(cid:36)(cid:83)(cid:83)(cid:79)(cid:72)(cid:15)(cid:3)(cid:44)(cid:81)(cid:70)(cid:17)(cid:3)(cid:11)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:72)(cid:85)(cid:12)
`(cid:89)(cid:17)(cid:3)
`(cid:52)(cid:88)(cid:68)(cid:79)(cid:70)(cid:82)(cid:80)(cid:80)(cid:3)(cid:44)(cid:81)(cid:70)(cid:82)(cid:85)(cid:83)(cid:82)(cid:85)(cid:68)(cid:87)(cid:72)(cid:71)(cid:3)(cid:11)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:50)(cid:90)(cid:81)(cid:72)(cid:85)(cid:12)
`(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:72)(cid:85)(cid:3)(cid:39)(cid:72)(cid:80)(cid:82)(cid:81)(cid:86)(cid:87)(cid:85)(cid:68)(cid:87)(cid:76)(cid:89)(cid:72)(cid:86)
`(cid:38)(cid:68)(cid:86)(cid:72)(cid:3)(cid:49)(cid:82)(cid:17)(cid:3)(cid:44)(cid:51)(cid:53)(cid:21)(cid:19)(cid:20)(cid:27)(cid:16)(cid:19)(cid:20)(cid:21)(cid:23)(cid:28)
`(cid:56)(cid:17)(cid:54)(cid:17)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:49)(cid:82)(cid:17)(cid:3)(cid:26)(cid:15)(cid:25)(cid:28)(cid:22)(cid:15)(cid:19)(cid:19)(cid:21)
`
`(cid:37)(cid:72)(cid:73)(cid:82)(cid:85)(cid:72)(cid:3)(cid:43)(cid:82)(cid:81)(cid:17)(cid:3)(cid:55)(cid:85)(cid:72)(cid:89)(cid:82)(cid:85)(cid:3)(cid:48)(cid:17)(cid:3)(cid:45)(cid:72)(cid:73)(cid:73)(cid:72)(cid:85)(cid:86)(cid:82)(cid:81)(cid:15)(cid:3)(cid:39)(cid:68)(cid:81)(cid:76)(cid:72)(cid:79)(cid:3)(cid:45)(cid:17)(cid:3)(cid:42)(cid:68)(cid:79)(cid:79)(cid:76)(cid:74)(cid:68)(cid:81)(cid:15)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:54)(cid:70)(cid:82)(cid:87)(cid:87)(cid:3)(cid:37)(cid:17)(cid:3)(cid:43)(cid:82)(cid:90)(cid:68)(cid:85)(cid:71)
`(cid:36)(cid:71)(cid:80)(cid:76)(cid:81)(cid:76)(cid:86)(cid:87)(cid:85)(cid:68)(cid:87)(cid:76)(cid:89)(cid:72)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:45)(cid:88)(cid:71)(cid:74)(cid:72)(cid:86)
`
`(cid:1005)
`
`Exhibit 1020
`Apple v. Qualcomm
`IPR2018-01249
`
`1
`
`

`

`(cid:44)(cid:86)(cid:86)(cid:88)(cid:72)(cid:86)
`Issues
`
`(cid:38)(cid:75)(cid:68)(cid:79)(cid:79)(cid:72)(cid:81)(cid:74)(cid:72)(cid:71)(cid:3)(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)
`@ Challenged ‘002 Patent
`
`(cid:44)(cid:86)(cid:86)(cid:88)(cid:72)(cid:3)(cid:20)(cid:29)(cid:3)(cid:58)(cid:75)(cid:72)(cid:87)(cid:75)(cid:72)(cid:85)(cid:3)(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:18)(cid:44)(cid:87)(cid:82)(cid:75)(cid:3)(cid:38)(cid:82)(cid:80)(cid:69)(cid:76)(cid:81)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:55)(cid:72)(cid:68)(cid:70)(cid:75)(cid:72)(cid:86)(cid:3)
`e Issue 1: Whether Asano/Itoh Combination Teaches
`(cid:71)(cid:76)(cid:86)(cid:87)(cid:76)(cid:81)(cid:70)(cid:87)(cid:3)(cid:179)(cid:73)(cid:76)(cid:85)(cid:86)(cid:87)(cid:180)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:179)(cid:86)(cid:72)(cid:70)(cid:82)(cid:81)(cid:71)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:180)
`distinct “first” and “second logic”
`
`(cid:44)(cid:86)(cid:86)(cid:88)(cid:72)(cid:3)(cid:21)(cid:29)(cid:3)(cid:58)(cid:75)(cid:72)(cid:87)(cid:75)(cid:72)(cid:85)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:50)(cid:90)(cid:81)(cid:72)(cid:85)(cid:182)(cid:86)(cid:3)(cid:38)(cid:82)(cid:81)(cid:86)(cid:87)(cid:85)(cid:88)(cid:70)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:82)(cid:73)(cid:3)
`e Issue 2: Whether Patent Owner’s Construction of
`(cid:179)(cid:38)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:54)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:180)(cid:3)(cid:76)(cid:86)(cid:3)(cid:44)(cid:80)(cid:83)(cid:85)(cid:82)(cid:83)(cid:72)(cid:85)
`“Clock Signal” is Improper
`
`(cid:44)(cid:86)(cid:86)(cid:88)(cid:72)(cid:3)(cid:22)(cid:29)(cid:3)(cid:58)(cid:75)(cid:72)(cid:87)(cid:75)(cid:72)(cid:85)(cid:3)(cid:54)(cid:68)(cid:87)(cid:82)(cid:3)(cid:53)(cid:72)(cid:81)(cid:71)(cid:72)(cid:85)(cid:86)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)
`e Issue 3: Whether Sato Renders the ’002 Patent
`(cid:38)(cid:79)(cid:68)(cid:76)(cid:80)(cid:86)(cid:3)(cid:50)(cid:69)(cid:89)(cid:76)(cid:82)(cid:88)(cid:86)
`Claims Obvious
`
`FISH.
`
`(cid:21)
`
`2
`
`

`

`Challenged ‘002 Patent
`
`(cid:38)(cid:75)(cid:68)(cid:79)(cid:79)(cid:72)(cid:81)(cid:74)(cid:72)(cid:71)(cid:3)(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)
`
`FISH.
`
`(cid:1007)
`
`°
`(cid:22)
`
`3
`
`

`

`(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:50)(cid:89)(cid:72)(cid:85)(cid:89)(cid:76)(cid:72)(cid:90)
`7002 Overview
`
`oN
`120
`Groupof nt
`
`mpgs| ST ty mes’
`(oo
`4130
`
`Ch<30>
`
`
`
`“ARRAY
`
`Address<1:0>=Glock
`
`
`
`(cid:135) (cid:56)(cid:17)(cid:54)(cid:17)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:49)(cid:82)(cid:17)(cid:3)(cid:26)(cid:15)(cid:25)(cid:28)(cid:22)(cid:15)(cid:19)(cid:19)(cid:21) (cid:11)(cid:179)(cid:87)(cid:75)(cid:72)(cid:3)(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)
`¢ U.S. Patent No. 7,693,002 (“the ’002
`(cid:83)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:180)(cid:12)(cid:3)(cid:76)(cid:81)(cid:70)(cid:79)(cid:88)(cid:71)(cid:72)(cid:86)(cid:3)(cid:22)(cid:27)(cid:3)(cid:70)(cid:79)(cid:68)(cid:76)(cid:80)(cid:86)(cid:15)(cid:3)(cid:82)(cid:73)(cid:3)(cid:90)(cid:75)(cid:76)(cid:70)(cid:75)(cid:3)
`patent”) includes 38 claims, of which
`(cid:70)(cid:79)(cid:68)(cid:76)(cid:80)(cid:86)(cid:3)(cid:20)(cid:15)(cid:3)(cid:26)(cid:15)(cid:3)(cid:20)(cid:20)(cid:15)(cid:3)(cid:20)(cid:26)(cid:15)(cid:3)(cid:21)(cid:20)(cid:15)(cid:3)(cid:21)(cid:22)(cid:15)(cid:3)(cid:21)(cid:23)(cid:15)(cid:3)(cid:21)(cid:24)(cid:15)(cid:3)(cid:21)(cid:25)(cid:15)(cid:3)
`claims 1, 7, 11, 17, 21, 23, 24, 25, 26,
`27, and 29 are independent.
`(cid:21)(cid:26)(cid:15)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:21)(cid:28)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:76)(cid:81)(cid:71)(cid:72)(cid:83)(cid:72)(cid:81)(cid:71)(cid:72)(cid:81)(cid:87)(cid:17)(cid:3)
`¢ The ’002 Patent’s claims are directed
`(cid:135) (cid:55)(cid:75)(cid:72)(cid:3)(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:182)(cid:86)(cid:3)(cid:70)(cid:79)(cid:68)(cid:76)(cid:80)(cid:86)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:71)(cid:76)(cid:85)(cid:72)(cid:70)(cid:87)(cid:72)(cid:71)(cid:3)
`(cid:87)(cid:82)(cid:90)(cid:68)(cid:85)(cid:71)(cid:15)(cid:3)(cid:72)(cid:17)(cid:74)(cid:17)(cid:15)(cid:3)(cid:179)(cid:71)(cid:92)(cid:81)(cid:68)(cid:80)(cid:76)(cid:70)(cid:3)(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:71)(cid:85)(cid:76)(cid:89)(cid:72)(cid:85)(cid:86)(cid:3)
`toward, e.g., “dynamic wordline drivers
`and decoders for memory arrays” and
`(cid:68)(cid:81)(cid:71)(cid:3)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:85)(cid:86)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:80)(cid:72)(cid:80)(cid:82)(cid:85)(cid:92)(cid:3)(cid:68)(cid:85)(cid:85)(cid:68)(cid:92)(cid:86)(cid:180)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)
`(cid:179)(cid:62)(cid:68)(cid:64)(cid:3)(cid:80)(cid:72)(cid:87)(cid:75)(cid:82)(cid:71)(cid:3)(cid:82)(cid:73)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:76)(cid:81)(cid:74)(cid:3)(cid:68)(cid:3)(cid:83)(cid:68)(cid:85)(cid:87)(cid:76)(cid:70)(cid:88)(cid:79)(cid:68)(cid:85)(cid:3)
`“[a] method of selecting a particular
`(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:82)(cid:73)(cid:3)(cid:68)(cid:3)(cid:80)(cid:72)(cid:80)(cid:82)(cid:85)(cid:92)(cid:3)(cid:68)(cid:85)(cid:85)(cid:68)(cid:92)(cid:17)(cid:180)(cid:3)
`wordline of a memory array.”
`
`*
`(cid:135)
`
`IPR2018-01249 challenges claims 1-28
`(cid:44)(cid:51)(cid:53)(cid:21)(cid:19)(cid:20)(cid:27)(cid:16)(cid:19)(cid:20)(cid:21)(cid:23)(cid:28)(cid:3)(cid:70)(cid:75)(cid:68)(cid:79)(cid:79)(cid:72)(cid:81)(cid:74)(cid:72)(cid:86)(cid:3)(cid:70)(cid:79)(cid:68)(cid:76)(cid:80)(cid:86)(cid:3)(cid:20)(cid:16)(cid:21)(cid:27)(cid:3)
`(cid:68)(cid:81)(cid:71)(cid:3)(cid:22)(cid:20)(cid:16)(cid:22)(cid:26)(cid:3)(cid:82)(cid:73)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:83)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:88)(cid:81)(cid:71)(cid:72)(cid:85)(cid:3)(cid:22)(cid:24)(cid:3)
`and 31-37 of the ‘002 patent under 35
`(cid:56)(cid:17)(cid:54)(cid:17)(cid:38)(cid:17)(cid:3)(cid:134) (cid:20)(cid:19)(cid:22)(cid:3)(cid:76)(cid:81)(cid:3)(cid:87)(cid:90)(cid:82)(cid:3)(cid:76)(cid:81)(cid:71)(cid:72)(cid:83)(cid:72)(cid:81)(cid:71)(cid:72)(cid:81)(cid:87)(cid:3)
`U.S.C. § 103 in two independent
`(cid:74)(cid:85)(cid:82)(cid:88)(cid:81)(cid:71)(cid:86)(cid:17)
`grounds.
`
`002 Patent (APPLE-1001), 1:8-9, 10:65-16:9; Petition, 1-2, 7-8.
`(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:11)(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:19)(cid:20)(cid:12)(cid:15)(cid:3)(cid:20)(cid:29)(cid:27)(cid:16)(cid:28)(cid:15)(cid:3)(cid:20)(cid:19)(cid:29)(cid:25)(cid:24)(cid:16)(cid:20)(cid:25)(cid:29)(cid:28)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:20)(cid:16)(cid:21)(cid:15)(cid:3)(cid:26)(cid:16)(cid:27)(cid:17)(cid:3)
`
`106
`
`
`Groupof Tae
`| weoreasy fi =
`
`
`
`Partially Decoded |
`Meee
`
`
`__| ose
`generator
`140
`2
`
`|
`
`116
`
`Address<5:2>
`
`002 Patent (APPLE-1001), FIG. 1.
`(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:11)(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:19)(cid:20)(cid:12)(cid:15)(cid:3)(cid:41)(cid:44)(cid:42)(cid:17)(cid:3)(cid:20)(cid:17)(cid:3)
`
`(cid:23)
`
`4
`
`

`

`(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:3)(cid:41)(cid:76)(cid:74)(cid:17)(cid:3)(cid:20)
`"002 PatentFig. 1
`
`
`
`(dontaPOSA,think and | don't believe a
`
`
`
`
`“Clk<3:0>"
`
`
`
`POSAwouldlookatthisfunctionalblockdiagramand
`generator
`
`
`
`implementedastwoseparatelocks,as such.
`
`Address<5:2> Address<1:0>=Clock
`Pedram Depo. (APPLE-1019), 50:4-18; Pet. Reply, 22.
`(cid:51)(cid:72)(cid:71)(cid:85)(cid:68)(cid:80) (cid:39)(cid:72)(cid:83)(cid:82)(cid:17)(cid:3)(cid:11)(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:20)(cid:28)(cid:12)(cid:15)(cid:3)(cid:24)(cid:19)(cid:29)(cid:23)(cid:16)(cid:20)(cid:27)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:17)(cid:3)(cid:53)(cid:72)(cid:83)(cid:79)(cid:92)(cid:15)(cid:3)(cid:21)(cid:21)(cid:17)
`
`FISH.
`
`(cid:24)
`
`
`ARRAY
`
`120
`
`PartiallyDecod\
`
`Address (0)
`
` [- (i102
`
`Groupof
`Wordline
`Driver
`(WL<0:3>)
`
`
`
`Clk<3:0>
`
`it
`180
`
`MEMORY
`
`
`106s
`Group of
`Wordline
`Driver
`pot t (WL<60:63>)
`
`Partially Decoded
`Address (15)
`122
`
`
`
`
` Conditional clock
`L18
`
`Would a person of ordinary skill!
`
`in the art
`
`have understood that the 2 to 4 decoder
`
`|abeled 112
`
`and the conditional clock generator
`
`labeled 110 were
`
`separate and distinct circuits in the ‘002 patent?
`
`imaljorblocks)/that)/are!needed)) functionally,
`
`to
`
`produce the final wordline driving function into the
`
`memory array.
`
` Q.
`
`5
`
`

`

`“second logic”
`
`(cid:44)(cid:86)(cid:86)(cid:88)(cid:72)(cid:3)(cid:20)(cid:29)(cid:3)(cid:58)(cid:75)(cid:72)(cid:87)(cid:75)(cid:72)(cid:85)(cid:3)(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:18)(cid:44)(cid:87)(cid:82)(cid:75)(cid:3)
`Issue 1: Whether Asano/Itoh
`(cid:38)(cid:82)(cid:80)(cid:69)(cid:76)(cid:81)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:55)(cid:72)(cid:68)(cid:70)(cid:75)(cid:72)(cid:86)(cid:3)(cid:71)(cid:76)(cid:86)(cid:87)(cid:76)(cid:81)(cid:70)(cid:87)(cid:3)(cid:179)(cid:73)(cid:76)(cid:85)(cid:86)(cid:87)(cid:180)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)
`Combination Teaches distinct “first” and
`(cid:179)(cid:86)(cid:72)(cid:70)(cid:82)(cid:81)(cid:71)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:180)
`
`FISH.
`
`(cid:1010)
`
`°
`(cid:25)
`
`6
`
`

`

`(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)(cid:29)(cid:3)(cid:38)(cid:79)(cid:68)(cid:76)(cid:80)(cid:3)(cid:20)
`7002 Patent: Claim 1
`
`(cid:182)(cid:19)(cid:19)(cid:21)(cid:3)(cid:51)(cid:68)(cid:87)(cid:72)(cid:81)(cid:87)
`?002 Patent
`1. A circuit device comprising:
`first logic to receive a clock signal andafirst portion of a
`memory address of a memory array, the first logic to
`decode the first portion of the memory address and to
`apply the clock signal to a selected clock output of a
`plurality of clock outputs associated with a selected
`group ofa plurality of wordline drivers that are associ-
`ated with the memoryarray; and
`second logic to decode a second portion of the memory
`address, the second logic to selectively activate a par-
`ticular wordline driver of the selected group of wordline
`drivers according to the second portion of the memory
`address.
`
`APPLE-1001, 10:65-11:10.
`(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:19)(cid:20)(cid:15)(cid:3)(cid:20)(cid:19)(cid:29)(cid:25)(cid:24)(cid:16)(cid:20)(cid:20)(cid:29)(cid:20)(cid:19)(cid:17)
`
`FISH.
`
`(cid:26)
`
`7
`
`

`

`(cid:44)(cid:86)(cid:86)(cid:88)(cid:72)(cid:3)(cid:20)(cid:29)(cid:3)(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:18)(cid:44)(cid:87)(cid:82)(cid:75)(cid:3)(cid:55)(cid:72)(cid:68)(cid:70)(cid:75)(cid:3)(cid:179)(cid:73)(cid:76)(cid:85)(cid:86)(cid:87)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:180)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:179)(cid:86)(cid:72)(cid:70)(cid:82)(cid:81)(cid:71)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:180)
`Issue 1: Asano/Itoh Teach “first logic” and “second logic”
`
`__.__ _Second Logic
`
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:182)(cid:86)(cid:3)(cid:58)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)(cid:39)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:85)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:39)(cid:85)(cid:76)(cid:89)(cid:72)(cid:85)
`Asano’s Wordline Address Decoder and Driver
`
`First Logic
`
`Group of
`WL Drivers
`
`WL ENABLE
`
`FISH.
`
`Asano,FIG.2 (annotated); Petition, 33-35.
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:15)(cid:3)(cid:41)(cid:44)(cid:42)(cid:17)(cid:3)(cid:21)(cid:3)(cid:11)(cid:68)(cid:81)(cid:81)(cid:82)(cid:87)(cid:68)(cid:87)(cid:72)(cid:71)(cid:12)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:16)(cid:22)(cid:24)(cid:17)
`
`(cid:27)
`
`8
`
`

`

`(cid:44)(cid:86)(cid:86)(cid:88)(cid:72)(cid:3)(cid:20)(cid:29)(cid:3)(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:18)(cid:44)(cid:87)(cid:82)(cid:75)(cid:3)(cid:55)(cid:72)(cid:68)(cid:70)(cid:75)(cid:3)(cid:179)(cid:73)(cid:76)(cid:85)(cid:86)(cid:87)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:180)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:179)(cid:86)(cid:72)(cid:70)(cid:82)(cid:81)(cid:71)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:180)
`Issue 1: Asano/Itoh Teach “first logic” and “second logic”
`
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:3)(cid:71)(cid:76)(cid:86)(cid:70)(cid:79)(cid:82)(cid:86)(cid:72)(cid:86)(cid:3)(cid:68)(cid:3)(cid:83)(cid:85)(cid:72)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:85)(cid:3)(cid:21)(cid:19)(cid:21)(cid:3)(cid:87)(cid:75)(cid:68)(cid:87)(cid:3)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:86)(cid:3)(cid:87)(cid:75)(cid:85)(cid:72)(cid:72)(cid:3)(cid:86)(cid:72)(cid:83)(cid:68)(cid:85)(cid:68)(cid:87)(cid:72)(cid:3)
`Asano discloses a predecoder202 that decodes three separate
`(cid:83)(cid:82)(cid:85)(cid:87)(cid:76)(cid:82)(cid:81)(cid:86)(cid:3)(cid:82)(cid:73)(cid:3)(cid:68)(cid:3)(cid:25)(cid:16)(cid:69)(cid:76)(cid:87)(cid:3)(cid:68)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)(cid:21)(cid:20)(cid:25)(cid:3)(cid:87)(cid:82)(cid:3)(cid:71)(cid:72)(cid:85)(cid:76)(cid:89)(cid:72)(cid:3)(cid:87)(cid:75)(cid:85)(cid:72)(cid:72)(cid:3)(cid:71)(cid:76)(cid:86)(cid:87)(cid:76)(cid:81)(cid:70)(cid:87)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:86)(cid:29)
`portions of a 6-bit address 216 to derive three distinct output signals:
`
`Second Logic __ __ __
`
`(cid:135)
`(cid:135)
`(cid:135)
`
`(cid:68)(cid:3)(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:72)(cid:81)(cid:68)(cid:69)(cid:79)(cid:72)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:3)(cid:11)(cid:58)(cid:47)(cid:3)(cid:72)(cid:81)(cid:68)(cid:69)(cid:79)(cid:72)(cid:12)
`a wordline enable signal (WL enable)
`(cid:68)(cid:81)(cid:3)(cid:59)(cid:3)(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:15)(cid:3)(cid:68)(cid:81)(cid:71)
`= WENA
`an X wordline select signal, and
`(cid:68)(cid:3)(cid:60)(cid:3)(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:17)
`a Y wordline select signal.
`Re
`[a
`Petition, 33, 36-41; Dr. Horst (APPLE-1003), para. 111, 115; Asano, [0016], [0019].
`FINAL
`(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:15)(cid:3)(cid:22)(cid:25)(cid:16)(cid:23)(cid:20)(cid:30)(cid:3)(cid:39)(cid:85)(cid:17)(cid:3)(cid:43)(cid:82)(cid:85)(cid:86)(cid:87)(cid:3)(cid:11)(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:19)(cid:22)(cid:12)(cid:15)(cid:3)(cid:83)(cid:68)(cid:85)(cid:68)(cid:17)(cid:3)(cid:20)(cid:20)(cid:20)(cid:15)(cid:3)(cid:20)(cid:20)(cid:24)(cid:30)(cid:3)(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:15)(cid:3)(cid:62)(cid:19)(cid:19)(cid:20)(cid:25)(cid:64)(cid:15)(cid:3)(cid:62)(cid:19)(cid:19)(cid:20)(cid:28)(cid:64)(cid:17)
`ANDRESS!|PREDECODER
`DECODER||
`202
`216"
`||
`|
`220
`a |
`| SS I
`
`‘To begin the access cycle for the memory 200, an
`[0016]
`addressis first received in step 302 at the predecoder 202
`through a first communication channel 216. Typically, the
`Clock Outputs
`|
`address is 6 bits long, and from those6bits, the predecoder
`locla. . ©
`derives a wordline enable signal and two wordline select
`-—H
`ica!
`signals in step 304, an X wordline select signal and a Y
`wordline select signal. The X wordline select signalis 8 bits
`ENABLE\226—
`long and is output to the final decoder 204 through a second
`ao
`communication channel 218. The Y wordline select signalis
`output to the final decoder 204 through a third communica-
`tion channel 220 and is 4 bits long.
`
`
`
`
`
`| p
`
`
`
`2387
`
`WLENABLEZ
`
`First Logi
`
`|
`
`Asano,[0016]; Petition, 33, 36.
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:15)(cid:3)(cid:62)(cid:19)(cid:19)(cid:20)(cid:25)(cid:64)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:15)(cid:3)(cid:22)(cid:25)(cid:17)
`
`
`
`(cid:28)
`
`9
`
`

`

`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:3)(cid:39)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:86)(cid:3)(cid:24)(cid:16)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:87)(cid:82)(cid:3)(cid:83)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:72)(cid:3)(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:86)
`Asano Decodes5-bits to produce wordline select signals
`
`(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:15)(cid:3)(cid:22)(cid:25)(cid:16)(cid:22)(cid:28)(cid:17)
`
`(cid:39)(cid:85)(cid:17)(cid:3)(cid:43)(cid:82)(cid:85)(cid:86)(cid:87)(cid:3)(cid:40)(cid:91)(cid:83)(cid:79)(cid:68)(cid:76)(cid:81)(cid:86)
`Dr. Horst Explains
`“vs”
`(cid:179)(cid:41)(cid:85)(cid:82)(cid:80)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:71)(cid:72)(cid:86)(cid:70)(cid:85)(cid:76)(cid:83)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:62)(cid:69)(cid:72)(cid:79)(cid:82)(cid:90)(cid:64)(cid:15)(cid:3)(cid:68)(cid:3)(cid:51)(cid:50)(cid:54)(cid:44)(cid:55)(cid:36)(cid:3)(cid:90)(cid:82)(cid:88)(cid:79)(cid:71)(cid:3)(cid:75)(cid:68)(cid:89)(cid:72)(cid:3)(cid:88)(cid:81)(cid:71)(cid:72)(cid:85)(cid:86)(cid:87)(cid:82)(cid:82)(cid:71)(cid:3)(cid:87)(cid:75)(cid:68)(cid:87)(cid:3)(cid:171)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:59)(cid:3)
`“From the description [below], a POSITA would have understoodthat ... the X
`(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:3)(cid:171)(cid:3)(cid:90)(cid:82)(cid:88)(cid:79)(cid:71)(cid:3)(cid:70)(cid:82)(cid:80)(cid:72)(cid:3)(cid:73)(cid:85)(cid:82)(cid:80)(cid:3)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:76)(cid:81)(cid:74)(cid:3)(cid:87)(cid:75)(cid:85)(cid:72)(cid:72)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:82)(cid:73)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:68)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)
`wordline select signal ... would come from decoding threebits of the address
`(cid:73)(cid:76)(cid:72)(cid:79)(cid:71)(cid:3)(cid:11)(cid:72)(cid:17)(cid:74)(cid:17)(cid:15)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:23)(cid:29)(cid:21)(cid:12)(cid:3)(cid:90)(cid:76)(cid:87)(cid:75)(cid:3)(cid:68)(cid:3)(cid:22)(cid:16)(cid:87)(cid:82)(cid:16)(cid:27)(cid:3)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:85)(cid:180)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:179)(cid:87)(cid:75)(cid:72)(cid:3)(cid:60)(cid:3)(cid:90)(cid:82)(cid:85)(cid:71)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:3)
`field (e.g., bits 4:2) with a 3-to-8 decoder” and “the Y wordline select signal
`(cid:171)(cid:3)(cid:90)(cid:82)(cid:88)(cid:79)(cid:71)(cid:3)(cid:70)(cid:82)(cid:80)(cid:72)(cid:3)(cid:73)(cid:85)(cid:82)(cid:80)(cid:3)(cid:68)(cid:3)(cid:21)(cid:16)(cid:87)(cid:82)(cid:16)(cid:23)(cid:3)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:85)(cid:3)(cid:70)(cid:82)(cid:81)(cid:81)(cid:72)(cid:70)(cid:87)(cid:72)(cid:71)(cid:3)(cid:87)(cid:82)(cid:3)(cid:87)(cid:90)(cid:82)(cid:3)(cid:68)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:11)(cid:72)(cid:17)(cid:74)(cid:17)(cid:15)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)
`... would comefrom a 2-to-4 decoder connected to two addressbits (e.g., bits
`(cid:20)(cid:29)(cid:19)(cid:12)(cid:3)(cid:171)(cid:180)
`1 :0) wae ”
`Dr. Horst (APPLE-1003), para. 111; Petition, 36, 39-40.
`(cid:39)(cid:85)(cid:17)(cid:3)(cid:43)(cid:82)(cid:85)(cid:86)(cid:87)(cid:3)(cid:11)(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:19)(cid:22)(cid:12)(cid:15)(cid:3)(cid:83)(cid:68)(cid:85)(cid:68)(cid:17)(cid:3)(cid:20)(cid:20)(cid:20)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:25)(cid:15)(cid:3)(cid:22)(cid:28)(cid:16)(cid:23)(cid:19)(cid:17)
`
`[0016]
`‘To begin the access cycle for the memory200, an
`address is first received in step 302 at the predecoder 202
`through a first communication channel 216. Typically, the
`address is 6 bits long, and fromthose 6 bits, the predecoder
`derives a wordline enable signal and two wordline select
`signals in step 304, an X wordline select signal and a Y
`wordline select signal. The X wordline select signalis 8 bits
`long and is output to the final decoder 204 through a second
`communication channel 218. The Y wordline select signal is
`output to the final decoder 204 through a third communica-
`tion channel 220 and is 4 bits long.
`Asano,[0016]; Petition, 33, 36.
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:15)(cid:3)(cid:62)(cid:19)(cid:19)(cid:20)(cid:25)(cid:64)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:15)(cid:3)(cid:22)(cid:25)(cid:17)
`
`FISH.
`
`"
`(cid:20)(cid:19)
`
`10
`
`

`

`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:182)(cid:86)(cid:3)(cid:39)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:86)(cid:3)(cid:20)(cid:16)(cid:69)(cid:76)(cid:87)(cid:3)(cid:87)(cid:82)(cid:3)(cid:83)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:72)(cid:3)(cid:87)(cid:90)(cid:82)(cid:3)(cid:47)(cid:38)(cid:37)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:68)(cid:79)(cid:86)
`Asano’s Decodes1-bit to produce two LCB selection signals
`
`(cid:39)(cid:85)(cid:17)(cid:3)(cid:43)(cid:82)(cid:85)(cid:86)(cid:87)(cid:3)(cid:40)(cid:91)(cid:83)(cid:79)(cid:68)(cid:76)(cid:81)(cid:86)
`Dr. Horst Explains
`(cid:179)(cid:55)(cid:75)(cid:76)(cid:86)(cid:3)(cid:181)(cid:80)(cid:82)(cid:86)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:81)(cid:87)(cid:3)(cid:69)(cid:76)(cid:87)(cid:182)(cid:3)(cid:82)(cid:73)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:80)(cid:72)(cid:80)(cid:82)(cid:85)(cid:92)(cid:3)(cid:68)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)(cid:17)(cid:3)(cid:17)(cid:3)(cid:17)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:86)(cid:3)(cid:82)(cid:81)(cid:72)(cid:3)(cid:47)(cid:38)(cid:37)(cid:3)(cid:90)(cid:75)(cid:72)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)
`“This ‘mostsignificant bit’ of the memory address .
`.
`. selects one LCB when the
`(cid:69)(cid:76)(cid:87)(cid:3)(cid:76)(cid:86)(cid:3)(cid:79)(cid:82)(cid:90)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:82)(cid:87)(cid:75)(cid:72)(cid:85)(cid:3)(cid:47)(cid:38)(cid:37)(cid:3)(cid:90)(cid:75)(cid:72)(cid:81)(cid:3)(cid:76)(cid:87)(cid:3)(cid:76)(cid:86)(cid:3)(cid:75)(cid:76)(cid:74)(cid:75)(cid:17)(cid:3)(cid:3)(cid:39)(cid:85)(cid:76)(cid:89)(cid:76)(cid:81)(cid:74)(cid:3)(cid:82)(cid:81)(cid:72)(cid:3)(cid:82)(cid:73)(cid:3)(cid:87)(cid:90)(cid:82)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87)(cid:86)(cid:3)(cid:75)(cid:76)(cid:74)(cid:75)(cid:3)
`bit is low and the other LCB when it is high. Driving one of two outputs high
`(cid:69)(cid:68)(cid:86)(cid:72)(cid:71)(cid:3)(cid:82)(cid:81)(cid:3)(cid:68)(cid:81)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87)(cid:3)(cid:69)(cid:88)(cid:87)(cid:3)(cid:76)(cid:86)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:90)(cid:72)(cid:79)(cid:79)(cid:16)(cid:78)(cid:81)(cid:82)(cid:90)(cid:81)(cid:3)(cid:73)(cid:88)(cid:81)(cid:70)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:82)(cid:73)(cid:3)(cid:68)(cid:3)(cid:20)(cid:16)(cid:87)(cid:82)(cid:16)(cid:21)(cid:3)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:85)(cid:3)(cid:17)(cid:17)(cid:17)(cid:180)
`based on an input but is the well-known function of a 1-to-2 decoder ...”
`Dr. Horst (APPLE-1003), para. 115; Petition, 36, 39.
`(cid:39)(cid:85)(cid:17)(cid:3)(cid:43)(cid:82)(cid:85)(cid:86)(cid:87)(cid:3)(cid:11)(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:19)(cid:22)(cid:12)(cid:15)(cid:3)(cid:83)(cid:68)(cid:85)(cid:68)(cid:17)(cid:3)(cid:20)(cid:20)(cid:24)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:25)(cid:15)(cid:3)(cid:22)(cid:28)(cid:17)
`
`Petition, 33, 36-39.
`(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:15)(cid:3)(cid:22)(cid:25)(cid:16)(cid:22)(cid:28)(cid:17)
`
`tion channel 220 and is 4 bits long. The firstAND gate 212
`or the second AND gate 236 is selected,
`
`[0016] To begin the access cycle for the memory 200, an
`address is first received in step 302 at the predecoder 202
`receives a clocking signal from the first LCB 208 through
`through a first communication channel 216. Typically, the
`the fifth communication channel 228, while the secondAND
`addressis 6 bits long, and from those6bits, the predecoder
`gate 236 receives a clocking signal from the second LCB
`derives a wordline enable signal and two wordline select
`234 through the sixth communication channel 240. Depend-
`signals in step 304, an X wordline select signal and a Y
`ing on the mostsignificant bit of the address signal that is
`wordline select signal. The X wordlineselect signal is 8 bits
`input into the predecoder 202, either the first AND gate 212
`long and is output to the final decoder 204 through a second
`communication channel 218. The Y wordline select signal is
`output to the final decoder 204 through a third communica-
`
`Asano,[0019]; Petition, 33, 36.
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:15)(cid:3)(cid:62)(cid:19)(cid:19)(cid:20)(cid:28)(cid:64)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:15)(cid:3)(cid:22)(cid:25)(cid:17)
`
`Asano,[0016]; Petition 33, 36.
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:15)(cid:3)(cid:62)(cid:19)(cid:19)(cid:20)(cid:25)(cid:64)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:22)(cid:22)(cid:15)(cid:3)(cid:22)(cid:25)(cid:17)
`
`(cid:179)(cid:55)(cid:75)(cid:88)(cid:86)(cid:15)(cid:3)(cid:68)(cid:79)(cid:79)(cid:3)(cid:86)(cid:76)(cid:91)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:75)(cid:68)(cid:89)(cid:72)(cid:3)(cid:69)(cid:72)(cid:72)(cid:81)(cid:3)(cid:68)(cid:70)(cid:70)(cid:82)(cid:88)(cid:81)(cid:87)(cid:72)(cid:71)(cid:3)(cid:73)(cid:82)(cid:85)(cid:15)(cid:3)(cid:90)(cid:76)(cid:87)(cid:75)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:62)(cid:23)(cid:29)(cid:21)(cid:64)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:76)(cid:81)(cid:74)(cid:3)
`“Thus,all six input bits have been accountedfor, with bits [4:2] selecting
`(cid:87)(cid:75)(cid:72)(cid:3)(cid:59)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87)(cid:15)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:62)(cid:20)(cid:29)(cid:19)(cid:64)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:76)(cid:81)(cid:74)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:60)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87)(cid:15)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:80)(cid:82)(cid:86)(cid:87)(cid:3)(cid:86)(cid:76)(cid:74)(cid:81)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:81)(cid:87)(cid:3)(cid:69)(cid:76)(cid:87)(cid:3)
`the X output, bits [1:0] selecting the Y output, and the mostsignificant bit
`(cid:62)(cid:24)(cid:64)(cid:3)(cid:86)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)(cid:76)(cid:81)(cid:74)(cid:3)(cid:82)(cid:81)(cid:79)(cid:92)(cid:3)(cid:82)(cid:81)(cid:72)(cid:3)(cid:82)(cid:73)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:47)(cid:38)(cid:37)(cid:86)(cid:17)(cid:180)
`[5] selecting only one of the LCBs.”
`
`Dr. Horst (APPLE-1003), para. 115; Petition, 36, 39.
`(cid:39)(cid:85)(cid:17)(cid:3)(cid:43)(cid:82)(cid:85)(cid:86)(cid:87)(cid:3)(cid:11)(cid:36)(cid:51)(cid:51)(cid:47)(cid:40)(cid:16)(cid:20)(cid:19)(cid:19)(cid:22)(cid:12)(cid:15)(cid:3)(cid:83)(cid:68)(cid:85)(cid:68)(cid:17)(cid:3)(cid:20)(cid:20)(cid:24)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:25)(cid:15)(cid:3)(cid:22)(cid:28)(cid:17)
`
`FISH.
`
`"
`(cid:20)(cid:20)
`
`11
`
`11
`
`

`

`(cid:53)(cid:72)(cid:89)(cid:76)(cid:72)(cid:90)(cid:29)(cid:3)(cid:54)(cid:72)(cid:83)(cid:68)(cid:85)(cid:68)(cid:87)(cid:72)(cid:3)(cid:50)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87)(cid:86)(cid:3)(cid:82)(cid:73)(cid:3)(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:182)(cid:86)(cid:3)(cid:51)(cid:85)(cid:72)(cid:71)(cid:72)(cid:70)(cid:82)(cid:71)(cid:72)(cid:85)(cid:3)(cid:21)(cid:19)(cid:21)
`Review: Separate Outputs of Asano’s Predecoder 202
`
`_Second Logic
`
`ADDRESS)|
`216
`|
`
`PREDECODER
`202
`
`
`
`| cx | 224
`——
`ZN,
`VL ENABLE
`
`Lad
`Loo
`208
`226— —
`
`ENABLEF
`
`7387
`
`
`
`LCB%
`ae
`
`First Log
`
`p40
`
`|
`
`
`
`(cid:36)(cid:86)(cid:68)(cid:81)(cid:82)(cid:15)(cid:3)(cid:41)(cid:44)(cid:42)(cid:17)(cid:3)(cid:21)(cid:3)(cid:11)(cid:68)(cid:81)(cid:81)(cid:82)(cid:87)(cid:68)(cid:87)(cid:72)(cid:71)(cid:12)(cid:30)(cid:3)(cid:51)(cid:72)(cid:87)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:22)(cid:22)(cid:16)(cid:22)(cid:28)(cid:17)
`
`(cid:25)(cid:3)(cid:44)(cid:81)(cid:83)(cid:88)(cid:87)(cid:3)(cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)(cid:37)(cid:76)(cid:87)(cid:86)
`6 Input Address Bits
`(cid:22)(cid:16)(cid:68)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:314)(cid:3)(cid:27)(cid:16)(cid:69)(cid:76)(cid:87)(cid:3)(cid:59)(cid:3)(cid:58)(cid:47)(cid:3)(cid:54)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)
`3-address bits — 8-bit X WL Select
`
`(cid:21)(cid:16)(cid:68)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86)(cid:3)(cid:69)(cid:76)(cid:87)(cid:86)(cid:3)(cid:314)(cid:3)(cid:23)(cid:16)(cid:69)(cid:76)(cid:87)(cid:3)(cid:60)(cid:3)(cid:58)(cid:47)(cid:3)(cid:54)(cid:72)(cid:79)(cid:72)(cid:70)(cid:87)
`2-addressbits — 4-bit Y WL Select
`
`(cid:20)(cid:16)(cid:68)(cid:71