查询HYI39SC256160FE-6供应商
`
`捷多邦，专业PCB打样工厂，24小时加急出货
`
`June 2007
`
`HYB39SC256[80/16]0FE
`HYI39SC256[80/16]0FF
`
`
`256-MBit Synchronous DRAM
`Green Product
`SDRAM
`
`
`
`
`Internet Data Sheet
`
`Rev. 1.25
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`HYB39SC256[80/16]0FE, HYI39SC256[80/16]0FF
`
`Revision History: 2007-06, Rev. 1.25
`
`Subjects (major changes since last revision)
`Page
`Adapted internet edition
`All
`Corrected in figure 28 (auto refresh) tRC to tRFC
`41
`Previous Revision: 2007-06, Rev. 1.24
`8
`Corrected figure 1
`11,12
`Corrected block diagram
`Previous Revision: 2007-06, Rev. 1.23
`18
`Added text for Auto Refresh Command (CBR)
`Previous Revision: 2007-06, Rev. 1.22
`6
`Corrected ball DQ0 to 2,8A for data signals x16 organization
`6
`Corrected data Data Signal Bus [7:0] for data signals x8 organization
`Previous Revision: 2007-06, Rev. 1.21
`13
`Corrected operation command "Power Down / Clock suspend ...” in truth table
`Previous Revision: 2007-05, Rev. 1.2
`13
`Corrected operation command "Power Down Exit" to X (WE#)
`15
`Corrected text to "After the mode register is set a NOP command is required" , chapter 3.2
`19
`Corrected text to "One clock delay is required for mode entry and exit", chapter 3.4
`21
`Corrected the line "Input Capacitances: CK" in table 10, chapter 4
`21
`Corrected to A0-A12 in table 10, chapter 4
`22
`Corrected tCK MIN in table 13
`22
`Corrected CLE setup time in table 13
`Previous Revision: 2007-05, Rev. 1.11
`6
`Corrected A6 position from H to 3H in table 3
`Previous Revision: 2006-09, Rev. 1.1
`
`We Listen to Your Comments
`Any information within this document that you feel is wrong, unclear or missing at all?
`Your feedback will help us to continuously improve the quality of this document.
`Please send your proposal (including a reference to this document) to:
`techdoc@qimonda.com
`
`qag_techdoc_rev400 / 3.2 QAG / 2006-07-21
`03062006-NMGU-CQ9D
`
`2
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`1
`
`Overview
`
`This chapter lists all main features of the product family HY[B/I]39SC256[80/16]0F[E/F] and the ordering information.
`
`1.1
`
`Features
`
`• Fully Synchronous to Positive Clock Edge
`• 0 to 70 °C Operating Temperature for HYB...
`•
`-40 to 85 °C Operating Temperature for HYI...
`• Four Banks controlled by BA0 & BA1
`• Programmable CAS Latency: 2 & 3
`• Programmable Wrap Sequence: Sequential or Interleave
`• Programmable Burst Length: 1, 2, 4, 8 and full page
`• Multiple Burst Read with Single Write Operation
`• Automatic and Controlled Precharge Command
`• Data Mask for Read / Write control (x8, x16)
`• Data Mask for Byte Control (x16)
`
`• Auto Refresh (CBR) and Self Refresh
`• Power Down and Clock Suspend Mode
`• 8192 refresh cycles / 64 ms (7.8 µs)
`• Random Column Address every CLK (1-N Rule)
`• Single 3.3 V ± 0.3 V Power Supply
`• LVTTL Interface
`• Plastic Packages
`– PG-TSOPII-54 (400mil width)
`– PG-TFBGA-54 (12 mm x 8 mm)
`• RoHS compliant product
`
`Product Type Speed Code
`Speed Grade
`
`–6
`PC166–333
`
`Max. Clock Frequency
`
`@CL3
`
`@CL2
`
`1) Max. Frequency CL/tRCD / tRP
`
`fCK3
`tCK3
`tAC3
`tCK2
`tAC2
`
`166
`6
`5.4
`7.5
`5.4
`
`TABLE 1
`Performance
`Unit
`—
`
`MHz
`ns
`ns
`ns
`ns
`
`–7
`PC143–333
`PC133–2221)
`143
`7
`5.4
`7.5
`5.4
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`3
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`Description
`1.2
`bank
`four
`are
`The HY[B/I]39SC256[80/16]0F[E/F]
`×8
`as 16 MBit
`Synchronous
`DRAM’s
`organized
`and 8 Mbit x16 respectively. These synchronous devices
`achieve high speed data transfer rates for CAS latencies by
`employing a chip architecture that prefetches multiple bits
`and then synchronizes the output data to a system clock. The
`chip is fabricated with Qimonda advanced 0.11 µm 256-MBit
`DRAM process technology.
`The device is designed to comply with all industry standards
`set for synchronous DRAM products, both electrically and
`mechanically. All of the control, address, data input and
`
`output circuits are synchronized with the positive edge of an
`externally supplied clock.
`Operating the four memory banks in an interleave fashion
`allows random access operation to occur at a higher rate than
`is possible with standard DRAMs. A sequential and gapless
`data rate is possible depending on burst length, CAS latency
`and speed grade of the device.
`Auto Refresh (CBR) and Self Refresh operation are
`supported. These devices operate with a single 3.3 V ± 0.3 V
`power supply. All 256-Mbit components are available in PG–
`TSOPII–54 and PG-TFBGA-54 packages.
`
`Product Type1)
`Speed Grade
`Standard Operating Temperature (0 to 70 °C)
`HYB39SC256800FE-6
`PC166–333
`HYB39SC256160FE-6
`HYB39SC256800FE-7
`HYB39SC256800FEH-7
`HYB39SC256160FE-7
`HYB39SC256160FEH-7
`HYB39SC256160FF-6
`HYB39SC256160FF-7
`HYB39SC256800FF-7
`
`PC166–333
`PC133–222
`
`PC133–222
`
`TABLE 2
`Ordering Information for RoHS Compliant Products
`Description
`Package
`Note
`
`166MHz 16M ×8 SDRAM
`166MHz 8M ×16 SDRAM
`143MHz 16M ×8 SDRAM
`
`143MHz 8M ×16 SDRAM
`
`166MHz 8M ×16 SDRAM
`143MHz 8M ×16 SDRAM
`143MHz 8M ×8SDRAM
`
`PG-TSOPII-54
`
`PG-TFBGA-54
`
`2)
`
`2)
`
`Industrial Operating Temperature (-40 to 85 °C)
`166MHz 16M ×8 SDRAM
`HYI39SC256800FE-6
`PC166–333
`166MHz 8M ×16 SDRAM
`HYI39SC256160FE-6
`143MHz 16M ×8 SDRAM
`HYI39SC256800FE-7
`HYI39SC256160FE-7
`143MHz 8M ×16 SDRAM
`1) Please check with your Qimonda representative that leadtime and availability of your preferred device and version meet your project
`requirements.
`2) RoHS Compliant Product: Restriction of the use of certain hazardous substances (RoHS) in electrical and electronic equipment as defined
`in the directive 2002/95/EC issued by the European Parliament and of the Council of 27 January 2003. These substances include mercury,
`lead, cadmium, hexavalent chromium, polybrominated biphenyls and polybrominated biphenyl ethers.
`
`PG-TSOPII-54
`
`2)
`
`PC133–222
`
`Note: For product nomenclature see Chapter 6 of this data sheet
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`4
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`2
`
`Configuration
`
`This chapter contains the pin configuration table, the TSOP and FBGA package drawing, and the block diagrams for the ×8,
`×16 organization of the SDRAM.
`
`Pin Configuration
`2.1
`Listed below are the pin configurations sections for the various signals of the SDRAM
`
`TABLE 3
`Pin Configuration of the SDRAM
`
`Function
`
`Clock Signal CK
`Clock Enable
`
`Row Address Strobe (RAS), Column Address Strobe (CAS), Write Enable (WE)
`
`Chip Select
`
`Bank Address Signals 1:0
`
`Address Signal, Address Signal 10/Auto precharge
`
`Pin No. Name
`
`Buffer
`Pin
`Type
`Type
`Clock Signals x8/x16 Organization
`38,2F
`CLK
`I
`LVTTL
`37,3F
`CKE
`I
`LVTTL
`Control Signals x8/x16 Organization
`18, 8F
`RAS
`I
`LVTTL
`I
`LVTTL
`17, 7F
`CAS
`16, 9F
`WE
`I
`LVTTL
`19, 9G
`CS
`I
`LVTTL
`Address Signals x8/x16 Organization
`20, 7G
`BA0
`I
`LVTTL
`21, 8G
`BA1
`I
`LVTTL
`23, 7H
`A0
`I
`LVTTL
`24, 8H
`A1
`I
`LVTTL
`25, 8J
`A2
`I
`LVTTL
`26, 7J
`A3
`I
`LVTTL
`29, 3J
`A4
`I
`LVTTL
`30, 2J
`A5
`I
`LVTTL
`31, 3H
`A6
`I
`LVTTL
`32, 2H
`A7
`I
`LVTTL
`33, 1H
`A8
`I
`LVTTL
`34, 3G
`A9
`I
`LVTTL
`22, 9H
`A10
`I
`LVTTL
`35, 2G
`A11
`I
`LVTTL
`36, 1G
`A12
`I
`LVTTL
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`5
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`Function
`
`Data Signal Bus [7:0]
`
`Data Signal Bus [15:0]
`
`Data Mask
`
`Data Mask Upper Byte
`Data Mask Lower Byte
`
`Power Supply
`
`Power Supply
`
`Power Supply Ground for DQs
`
`Power Supply Ground
`
`Pin No. Name
`
`VDD
`
`PWR —
`
`VSSQ PWR —
`
`Buffer
`Pin
`Type
`Type
`Data Signals x8 Organization
`2, 8A
`DQ0
`I/O
`LVTTL
`5, 8B
`DQ1
`I/O
`LVTTL
`8, 8C
`DQ2
`I/O
`LVTTL
`11, 8D
`DQ3
`I/O
`LVTTL
`44, 2D
`DQ4
`I/O
`LVTTL
`47, 2C
`DQ5
`I/O
`LVTTL
`50, 2B
`DQ6
`I/O
`LVTTL
`53, 2A
`DQ7
`I/O
`LVTTL
`Data Signals x16 Organization
`2, 8A
`DQ0
`I/O
`LVTTL
`4, 9B
`DQ1
`I/O
`LVTTL
`5, 8B
`DQ2
`I/O
`LVTTL
`7, 9C
`DQ3
`I/O
`LVTTL
`8, 8C
`DQ4
`I/O
`LVTTL
`10, 9D
`DQ5
`I/O
`LVTTL
`11, 8D
`DQ6
`I/O
`LVTTL
`13, 9E
`DQ7
`I/O
`LVTTL
`42, 1E
`DQ8
`I/O
`LVTTL
`44, 2D
`DQ9
`I/O
`LVTTL
`45, 1D
`DQ10
`I/O
`LVTTL
`47, 2C
`DQ11
`I/O
`LVTTL
`48, 1C
`DQ12
`I/O
`LVTTL
`50, 2B
`DQ13
`I/O
`LVTTL
`51, 1B
`DQ14
`I/O
`LVTTL
`53, 2A
`DQ15
`I/O
`LVTTL
`Data Mask x8 Organization
`39, 1F
`DQM
`I/O
`LVTTL
`Data Mask x16 Organization
`39, 1F
`UDQM I/O
`LVTTL
`15, 8E
`LDQM I/O
`LVTTL
`Power Supplies x8/x16 Organization
`3B, 3D,
`VDDQ PWR —
`7A, 7C
`7E, 9A,
`9J
`3A, 3C,
`7B, 7D
`1J, 1A,
`3E
`
`VSS
`
`PWR —
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`6
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

`Pin No. Name
`
`Buffer
`Pin
`Type
`Type
`Not connected x8 Organization
`7, 10, 13,
`NC
`NC
`—
`15, 40,
`42, 45,
`48, 51,
`1B, 1C,
`1D, 1E,
`2E, 8E,
`9B, 9C,
`9D, 9E
`Not connected x16 Organization
`40, 2E
`NC
`NC
`—
`
`Function
`
`Not connected
`
`Not connected
`
` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`FIGURE 1
`Pin Configuration PG–TSOPII–54
`
`(cid:91)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:91)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)
`(cid:47)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:48)(cid:3)(cid:3)
`(cid:58)(cid:3)(cid:3)(cid:40)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:53)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:37)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:37)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)(cid:18)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:51)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)
`
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:58)(cid:3)(cid:3)(cid:40)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:53)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:37)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:37)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)(cid:18)(cid:3)(cid:3)(cid:36)(cid:3)(cid:3)(cid:51)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)
`
`(cid:20)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)
`(cid:24)(cid:3)(cid:3)
`(cid:25)(cid:3)(cid:3)
`(cid:26)(cid:3)(cid:3)
`(cid:27)(cid:3)(cid:3)
`(cid:28)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`(cid:20)(cid:3)(cid:3)(cid:28)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`
`(cid:24)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:24)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:24)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:24)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:24)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:28)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:23)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:28)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:22)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:28)(cid:3)(cid:3)
`(cid:21)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:48)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:47)(cid:3)(cid:3)(cid:46)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:46)(cid:3)(cid:3)(cid:40)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:28)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:22)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:28)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)
`(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`(cid:49)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:38)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)
`(cid:56)(cid:3)(cid:3)(cid:39)(cid:3)(cid:3)(cid:52)(cid:3)(cid:3)(cid:48)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:47)(cid:3)(cid:3)(cid:46)(cid:3)(cid:3)
`(cid:38)(cid:3)(cid:3)(cid:46)(cid:3)(cid:3)(cid:40)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:21)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)(cid:20)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:28)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:25)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)
`(cid:36)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)
`(cid:57)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)
`
`(cid:55)(cid:3)(cid:3)(cid:54)(cid:3)(cid:3)(cid:50)(cid:3)(cid:3)(cid:51)(cid:3)(cid:3)(cid:44)(cid:3)(cid:3)(cid:44)(cid:3)(cid:3)(cid:16)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)(cid:11)(cid:3)(cid:3)(cid:23)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)(cid:80)(cid:3)(cid:3)(cid:76)(cid:3)(cid:3)(cid:79)(cid:3)(cid:3)(cid:91)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)(cid:26)(cid:3)(cid:3)(cid:24)(cid:3)(cid:3)(cid:80)(cid:3)(cid:3)(cid:76)(cid:3)(cid:3)(cid:79)(cid:3)(cid:3)(cid:15)(cid:3)(cid:3)(cid:19)(cid:3)(cid:3)(cid:17)(cid:3)(cid:3)(cid:27)(cid:3)(cid:3)(cid:80)(cid:3)(cid:3)(cid:80)(cid:3)(cid:3)(cid:83)(cid:3)(cid:3)(cid:76)(cid:3)(cid:3)(cid:87)(cid:3)(cid:3)(cid:70)(cid:3)(cid:3)(cid:75)(cid:3)(cid:3)(cid:12)(cid:3)(cid:3)
`
`(cid:80)(cid:83)(cid:83)(cid:86)(cid:19)(cid:20)(cid:20)(cid:19)
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`7
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`FIGURE 2
`Ballout for ×16 Components, PG-TFBGA-54 (top view)
`
`(cid:25)(cid:3)
`
`(cid:26)(cid:3)
`
`(cid:27)(cid:3)
`
`(cid:28)(cid:3)
`
`(cid:57)(cid:3)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:19)(cid:3)
`
`(cid:57)(cid:3)(cid:39)(cid:3)(cid:39)(cid:3)
`
`(cid:57)(cid:3)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:57)(cid:3)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:57)(cid:3)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:57)(cid:3)(cid:39)(cid:3)(cid:39)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:21)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:23)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:22)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:25)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:24)(cid:3)
`
`(cid:47)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)(cid:48)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:26)(cid:3)
`
`(cid:38)(cid:3)(cid:36)(cid:3)(cid:54)(cid:3)
`
`(cid:53)(cid:3)(cid:36)(cid:3)(cid:54)(cid:3) (cid:58)(cid:3)(cid:40)(cid:3)
`
`(cid:37)(cid:3)(cid:36)(cid:3)(cid:19)(cid:3)
`
`(cid:37)(cid:3)(cid:36)(cid:3)(cid:20)(cid:3)
`
`(cid:38)(cid:3)(cid:54)(cid:3)
`
`(cid:36)(cid:3)(cid:19)(cid:3)
`
`(cid:36)(cid:3)(cid:22)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)(cid:19)(cid:3)
`
`(cid:36)(cid:3)(cid:21)(cid:3)
`
`(cid:57)(cid:3)(cid:39)(cid:3)(cid:39)(cid:3)
`
`(cid:48)(cid:3)(cid:51)(cid:3)(cid:51)(cid:3)(cid:39)(cid:3)(cid:19)(cid:3)(cid:22)(cid:3)(cid:28)(cid:3)(cid:20)(cid:3)
`
`(cid:24)(cid:3)
`
`(cid:36)(cid:3)
`
`(cid:37)(cid:3)
`
`(cid:38)(cid:3)
`
`(cid:39)(cid:3)
`
`(cid:40)(cid:3)
`
`(cid:41)(cid:3)
`
`(cid:42)(cid:3)
`
`(cid:43)(cid:3)
`
`(cid:45)(cid:3)
`
`8
`
`(cid:20)(cid:3)
`
`(cid:21)(cid:3)
`
`(cid:22)(cid:3)
`
`(cid:23)(cid:3)
`
`(cid:57)(cid:3)(cid:54)(cid:3)(cid:54)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)(cid:24)(cid:3)
`
`(cid:57)(cid:3)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)(cid:23)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)(cid:22)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)(cid:21)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)(cid:20)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)(cid:19)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:28)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:27)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:57)(cid:3)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:57)(cid:3)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:57)(cid:3)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:57)(cid:3)(cid:54)(cid:3)(cid:54)(cid:3)
`
`(cid:56)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)(cid:48)(cid:3) (cid:38)(cid:3)(cid:47)(cid:3)(cid:46)(cid:3)
`
`(cid:38)(cid:3)(cid:46)(cid:3)(cid:40)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)(cid:21)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)(cid:20)(cid:3)
`
`(cid:36)(cid:3)(cid:28)(cid:3)
`
`(cid:36)(cid:3)(cid:27)(cid:3)
`
`(cid:57)(cid:3)(cid:54)(cid:3)(cid:54)(cid:3)
`
`(cid:36)(cid:3)(cid:26)(cid:3)
`
`(cid:36)(cid:3)(cid:24)(cid:3)
`
`(cid:36)(cid:3)(cid:25)(cid:3)
`
`(cid:36)(cid:3)(cid:23)(cid:3)
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`FIGURE 3
`Ballout for ×8 components, PG-TFBGA-54 (top view)
`
`(cid:25)(cid:3)
`
`(cid:26)(cid:3)
`
`(cid:27)(cid:3)
`
`(cid:28)(cid:3)
`
`(cid:54)(cid:0)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:19)(cid:3)
`
`(cid:54)(cid:0)(cid:39)(cid:3)(cid:39)(cid:3)
`
`(cid:54)(cid:0)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:20)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:54)(cid:0)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:21)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:54)(cid:0)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:22)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:54)(cid:0)(cid:39)(cid:3)(cid:39)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:38)(cid:3)(cid:36)(cid:3)(cid:54)(cid:3)
`
`(cid:53)(cid:3)(cid:36)(cid:3)(cid:54)(cid:3) (cid:58)(cid:3)(cid:40)(cid:3)
`
`(cid:37)(cid:3)(cid:36)(cid:3)(cid:19)(cid:3)
`
`(cid:37)(cid:3)(cid:36)(cid:3)(cid:20)(cid:3)
`
`(cid:38)(cid:3)(cid:54)(cid:3)
`
`(cid:36)(cid:3)(cid:19)(cid:3)
`
`(cid:36)(cid:3)(cid:22)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)(cid:19)(cid:3)
`
`(cid:36)(cid:3)(cid:21)(cid:3)
`
`(cid:54)(cid:0)(cid:39)(cid:3)(cid:39)(cid:3)
`
`(cid:48)(cid:3)(cid:51)(cid:3)(cid:51)(cid:3)(cid:39)(cid:3)(cid:19)(cid:3)(cid:23)(cid:3)(cid:19)(cid:3)(cid:19)(cid:3)
`
`(cid:24)(cid:3)
`
`(cid:36)(cid:3)
`
`(cid:37)(cid:3)
`
`(cid:38)(cid:3)
`
`(cid:39)(cid:3)
`
`(cid:40)(cid:3)
`
`(cid:41)(cid:3)
`
`(cid:42)(cid:3)
`
`(cid:43)(cid:3)
`
`(cid:45)(cid:3)
`
`9
`
`(cid:20)(cid:3)
`
`(cid:21)(cid:3)
`
`(cid:22)(cid:3)
`
`(cid:23)(cid:3)
`
`(cid:54)(cid:0)(cid:54)(cid:3)(cid:54)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:26)(cid:3)
`
`(cid:54)(cid:0)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:25)(cid:3)
`
`(cid:54)(cid:0)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:24)(cid:3)
`
`(cid:54)(cid:0)(cid:54)(cid:3)(cid:54)(cid:3)(cid:52)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:23)(cid:3)
`
`(cid:54)(cid:0)(cid:39)(cid:3)(cid:39)(cid:3)(cid:52)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:49)(cid:3)(cid:38)(cid:3)
`
`(cid:54)(cid:0)(cid:54)(cid:3)(cid:54)(cid:3)
`
`(cid:39)(cid:3)(cid:52)(cid:3)(cid:48)(cid:3) (cid:38)(cid:3)(cid:47)(cid:3)(cid:46)(cid:3)
`
`(cid:38)(cid:3)(cid:46)(cid:3)(cid:40)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)(cid:21)(cid:3)
`
`(cid:36)(cid:3)(cid:20)(cid:3)(cid:20)(cid:3)
`
`(cid:36)(cid:3)(cid:28)(cid:3)
`
`(cid:36)(cid:3)(cid:27)(cid:3)
`
`(cid:54)(cid:0)(cid:54)(cid:3)(cid:54)(cid:3)
`
`(cid:36)(cid:3)(cid:26)(cid:3)
`
`(cid:36)(cid:3)(cid:24)(cid:3)
`
`(cid:36)(cid:3)(cid:25)(cid:3)
`
`(cid:36)(cid:3)(cid:23)(cid:3)
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`3
`
`Functional Description
`
`This chapter lists all defined commands and their usage for this Synchronous DRAM.
`
`TABLE 4
`Truth Table: Operation Command
`CS1
`CAS1
`AP=
`Addr.
`RAS
`WE
`A101)2)
`1)2)
`1)2)
`1)2)
`)2)
`)2)
`V
`L
`H
`L
`H
`
`V
`X
`X
`V
`V
`
`L
`L
`L
`L
`L
`
`L
`L
`L
`H
`H
`
`H
`H
`H
`L
`L
`
`H
`L
`L
`L
`L
`
`L
`L
`
`H
`H
`
`L
`L
`
`H
`H
`
`Operation
`
`Device State
`
`Bank Active
`Bank Precharge
`Precharge All
`Write
`Write with Auto
`precharge
`Read
`Read with Auto
`precharge
`Mode Register Set
`No Operation
`Burst Stop
`Device Deselect
`Auto Refresh
`Self Refresh Entry
`Self Refresh Exit
`
`Idle3)
`Any
`Any
`Active3)
`Active3)
`
`Active3)
`Active3)
`
`Idle
`Any
`Active
`Any
`Idle
`Idle
`Idle (Self Refr.)
`
`CKE
`n-11)2)
`H
`H
`H
`H
`H
`
`CKE
`n1)2)
`X
`X
`X
`X
`X
`
`H
`H
`
`H
`H
`H
`H
`H
`H
`L
`
`X
`X
`
`X
`X
`X
`X
`H
`L
`H
`
`DQM
`1)2)
`
`X
`X
`X
`X
`X
`
`X
`X
`
`X
`X
`X
`X
`X
`X
`X
`
`BA0
`BA11)2)
`V
`V
`X
`V
`V
`
`V
`V
`
`V
`X
`X
`X
`X
`X
`X
`
`Active or Idle
`or Burst
`Active or Idle
`or Burst
`Active
`
`Active
`
`H
`
`L
`
`H
`
`H
`
`L
`
`H
`
`X
`
`X
`
`X
`
`X
`
`L
`
`H
`
`X
`
`X
`
`X
`
`X
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`10
`
`L
`H
`
`V
`X
`X
`X
`X
`X
`X
`
`V
`V
`
`V
`X
`X
`X
`X
`X
`X
`
`X
`
`X
`
`X
`
`X
`
`X
`
`X
`
`X
`
`X
`
`L
`L
`L
`H
`L
`L
`H
`L
`H
`L
`H
`L
`X
`
`X
`
`L
`H
`H
`X
`L
`L
`X
`H
`X
`H
`X
`H
`X
`
`X
`
`L
`H
`H
`X
`L
`L
`X
`H
`X
`H
`X
`H
`X
`
`X
`
`L
`H
`L
`X
`H
`H
`X
`X
`X
`H
`X
`H
`X
`
`X
`
`Power Down/
`Clock Suspend Entry
`Power Down/
`Clock Suspend Exit
`Data Write/
`Output Enable
`Data Write/
`Output Disable
`1) V = Valid, x = Don’t Care, L = Low Level, H = High Level
`2) CKEn signal is input level when commands are provided, CKEn-1 signal is input level one clock before the commands are provided.
`3) This is the state of the banks designated by BA0, BA1 signals.
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`(cid:37)(cid:36)(cid:20) (cid:37)(cid:36)(cid:19) (cid:36)(cid:20)(cid:21) (cid:36)(cid:20)(cid:20) (cid:36)(cid:20)(cid:19) (cid:36)(cid:28)
`
`(cid:36)(cid:27)
`
`(cid:36)(cid:26)
`
`(cid:36)(cid:25)
`
`(cid:19)
`
`(cid:19)
`
`(cid:19)
`
`(cid:19)
`
`(cid:19)
`
`(cid:58)(cid:37)(cid:47)
`
`(cid:55)(cid:48)
`
`(cid:85)(cid:72)(cid:74)(cid:17)(cid:3)(cid:68)(cid:71)(cid:71)(cid:85)
`
`(cid:90)
`
`(cid:36)(cid:21)
`
`(cid:36)(cid:24)
`
`(cid:38)(cid:47)
`
`(cid:90)
`
`(cid:36)(cid:23)
`
`(cid:36)(cid:22)
`
`(cid:37)(cid:55)
`
`(cid:90)
`
`(cid:36)(cid:19)
`
`(cid:36)(cid:20)
`
`(cid:37)(cid:47)
`
`(cid:90)
`
`(cid:48)(cid:51)(cid:37)(cid:54)(cid:19)(cid:19)(cid:19)(cid:20)
`
`Field
`BL
`
`Bits
`[2:0]
`
`Type
`w
`
`BT
`
`CL
`
`3
`
`[6:4]
`
`TM
`
`[8:7]
`
`WBL
`
`9
`
`[12:10]
`
`TABLE 5
`Mode Register Definition (BA[1:0] = 00B)
`
`Description
`Burst Length
`Number of sequential bits per DQ related to one read/write command, see Table 6
`Note: All other bit combinations are RESERVED
`000B 1
`001B 2
`010B 4
`011B 8
`111B Full Page (Sequential burst type only)
`Burst Type
`Sequential
`0B
`Interleaved
`1B
`CAS Latency
`Number of full clocks from read command to first data valid window.
`Note: All other bit combinations are RESERVED.
`010B 2
`011B 3
`Test Mode
`Note: All other bit combinations are RESERVED.
`00B Mode register set
`Write Burst Length
`Burst write
`0B
`Single bit write
`1B
`Reserved, set to zero
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`11
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`TABLE 6
`Burst Length and Sequence
`Order of Accesses Within a Burst
`
`Type=Sequential
`0–1
`1–0
`0–1–2–3
`1–2–3–0
`2–3–0–1
`3–0–1–2
`0–1–2–3–4–5–6–7
`1–2–3–4–5–6–7–0
`2–3–4–5–6–7–0–1
`3–4–5–6–7–0–1–2
`4–5–6–7–0–1–2–3
`5–6–7–0–1–2–3–4
`6–7–0–1–2–3–4–5
`7–0–1–2–3–4–5–6
`Cn, Cn+1, Cn+2 ....
`
`Type=Interleaved
`0–1
`1–0
`0–1–2–3
`1–0–3–2
`2–3–0–1
`3–2–1–0
`0–1–2–3–4–5–6–7
`1–0–3–2–5–4–7–6
`2–3–0–1–6–7–4–5
`3–2–1–0–7–6–5–4
`4–5–6–7–0–1–2–3
`5–4–7–6–1–0–3–2
`6–7–4–5–2–3–0–1
`7–6–5–4–3–2–1–0
`Not supported
`
`Burst Length
`
`Starting Column Address
`
`A2
`
`A1
`
`2
`
`4
`
`8
`
`FullPage
`
`0
`0
`0
`0
`1
`1
`1
`1
`n
`
`0
`0
`1
`1
`0
`0
`1
`1
`0
`0
`1
`1
`
`A0
`0
`1
`0
`1
`0
`1
`0
`1
`0
`1
`0
`1
`0
`1
`
`Notes
`1. For a burst length of two, A1-Ai selects the two-data-element block; A0 selects the first access within the block.
`2. For a burst length of four, A2-Ai selects the four-data-element block; A0-A1 selects the first access within the block.
`3. For a burst length of eight, A3-Ai selects the eight-data- element block; A0-A2 selects the first access with in the block.
`4. Whenever a boundary of the block is reached within a given sequence above, the following access wraps within the block.
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`12
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`4
`
`Electrical Characteristics
`
`4.1
`
`Operating Conditions
`
`Parameter
`
`Symbol
`
`Limit Values
`
`Input / Output voltage relative to VSS
`Voltage on VDD supply relative to VSS
`Voltage on VDDQ supply relative to VSS
`Operating Temperature for HYB...
`Operating Temperature for HYI...
`Storage temperature range
`Power dissipation per SDRAM component
`Data out current (short circuit)
`
`VIN, VOUT
`VDD
`VDDQ
`TA
`TA
`TSTG
`PD
`IOUT
`
`Min.
`–1.0
`–1.0
`–1.0
`0
`-40
`–55
`—
`—
`
`Max.
`+4.6
`+4.6
`+4.6
`+70
`+85
`+150
`1
`50
`
`TABLE 7
`Absolute Maximum Ratings
`Unit
`Note/
`Test Condition
`
`V
`V
`V
`°C
`°C
`°C
`W
`mA
`
`Attention: Stresses above the max. values listed here may cause permanent damage to the device. Exposure to
`absolute maximum rating conditions for extended periods may affect device reliability. Maximum ratings
`are absolute ratings; exceeding only one of these values may cause irreversible damage to the integrated
`circuit.
`
`Rev. 1.25, 2007-06
`03062006-NMGU-CQ9D
`
`13
`
`Netlist Ex 2014
`Samsung v Netlist
`IPR2022-00996
`
`

`

` Internet Data Sheet
`
`HY[B/I]39SC256[80/16]0F[E/F]
`256-MBit Synchronous DRAM
`
`Parameter
`
`Symbol
`
`Values
`
`TABLE 8
`DC Characteristics
`Unit Note/
`Test Condition
`
`Min. Max.
`V
`3.0
`3.6
`V
`3.0
`3.6
`2.0 VDDQ + 0.3 V
`–0.3 +0.8
`V
`2.4 —
`V
`— 0.4
`V
`–5
`+5
`µA
`–5
`+5
`µA
`
`Supply Voltage
`I/O Supply Voltage
`Input high voltage
`Input low voltage
`Output high voltage (IOUT = – 4.0 mA)
`Output low voltage (IOUT = 4.0 mA)
`Input leakage current, any input (0 V < VIN < VDD, all other inputs = 0 V)
`Output leakage current (DQs are disabled, 0 V < VOUT < VDDQ)
`1) All voltages are referenced to VSS
`2) VIH may overshoot to VDDQ + 2.0 V for pulse width of < 4ns with 3.3 V. VIL may undershoot to -2.0 V for pulse width < 4.0 ns with 3.3 V.
`Pulse width measured at 50% points with amplitude measured peak to DC reference.
`
`1)
`
`1)
`
`1)2)
`
`1)2)
`
`1)
`
`1)
`
`VDD
`VDDQ
`VIH
`VIL
`VOH
`VOL
`IIL
`IOL
`
`Parameter
`
`TABLE 9
`Input and Output Capacitances
`Values
`Unit
`Note
`
`Symbol
`
`Input Capacitances: CK
`Input Capacitance
`(A0-A12, BA0, BA1, RAS, CAS, WE, CS, CKE, DQM)
`Input/Output Capacitance (DQ)
` VDD,VDDQ = 3.3 V ± 0.3 V, f = 1 MHz, TA see Table 7
`1)
`2) Capacitance values are shown for TSOP-54 packages. Capacitance values for TFBGA packages are