(12) 公 開 特 許 公 報（Ａ） (11)特許出願公開番号
`特開平11−74367
`(43)公開日 平成11年(1999)3月16日
`
`技術表示箇所
`
`102
`
`A
`
`FI
` H 0 1 L 27/08
` H 0 3 F 1/34
` 3/60
`F
` H 0 1 L 27/06
`E
` 29/80
`審査請求 未請求 請求項の数 6ＯＬ（全 10数） 最終頁に続く
`(71)出願人 000003757
`東芝ライテック株式会社
`東京都品川区東品川四丁目3番1号
`(71)出願人 000221029
`東芝エー・ブイ・イー株式会社
`東京都港区新橋3丁目3番9号
`(72)発明者 川村 雅明
`東京都品川区東品川四丁目3番1号 東芝ラ
`イテック株式会社内
`(72)発明者 寺井 孝
`東京都品川区東品川四丁目3番1号 東芝ラ
`イテック株式会社内
`(74)代理人 弁理士 波多野 久 (外1名)
`最終頁に続く
`
`(19)日本国特許庁（JP）
`
`(51)Int.Cl6
` H 0 1 L 21/8234
` 27/088
` 21/06
` 21/8232
` 27/095
`
`識別記号 庁内整理番号
`
`(21)出願番号
`
`特願平9−235103
`
`(22)出願日
`
`平成9年(1997)8月29日
`
`(54)【発明の名称】 半導体装置及び増幅器
`
`(57)【要約】
`【課題】出力信号の波形歪み、特に二次非対称波形歪み
`を低減させる。
`【解決手段】ゲート２２、ソース２４およびドレイン２
`３を有する電界効果トランジスタ２１と；ゲート２２と
`ドレイン２３間の等価ダイオード２６に、逆極性となる
`ように並列に接続されて逆バイアスされるダイオード２
`７を有する波形歪み低減回路２５と；を具備している。
`
`APPLE 1024
`Apple v. Arigna
`IPR2022-00651
`
`1
`
`

`

`1
`
`【特許請求の範囲】
`【請求項１】 ゲート、ソースおよびドレインを有する
`電界効果トランジスタと；ゲートとドレイン間の等価ダ
`イオードに、逆極性となるように並列に接続されて逆バ
`イアスされるダイオードを有する波形歪み低減手段を具
`備していることを特徴とする半導体装置。
`【請求項２】 波形歪み低減手段は、電界効果トランジ
`スタのゲートとドレイン間の等価トランジスタに並列に
`接続される逆極性のダイオードとコンデンサとの直列回
`路と；このコンデンサとダイオードとの接続部に抵抗ま
`たはインダクタを介して接続される直流電源と；を具備
`していることを特徴とする請求項１記載の半導体装置。
`【請求項３】 ゲート、ソースおよびドレインを有する
`ディプレッション型ＭＯＳ電界効果トランジスタと；ゲ
`ートとドレインとの間に、これらゲートとドレイン間の
`等価容量に対して逆極性となるように逆バイアスされる
`等価容量を生ずるＭＯＳダイオードを有する波形歪み低
`減手段を具備していることを特徴とする半導体装置。
`【請求項４】 波形歪み低減手段は、ディプレッション
`型ＭＯＳ電界効果トランジスタのゲートとドレインとの
`間に介在されるコンデンサとＭＯＳダイオードとの直列
`回路と；このコンデンサとＭＯＳダイオードとの接続部
`に抵抗またはインダクタを介して接続される直流電源
`と；を具備していることを特徴とする請求項３記載の半
`導体装置。
`【請求項５】 波形歪み低減手段は、電界効果トランジ
`スタのサブストレートに一体に形成されていることを特
`徴とする請求項１ないし４のいずれか一記載の半導体装
`置。
`【請求項６】 請求項１ないし５のいずれか一記載の半
`導体装置と；電界効果トランジスタのゲートとドレイン
`間に挿入された帰還回路と；を具備していることを特徴
`とする増幅器。
`【発明の詳細な説明】
`【０００１】
`【発明の属する技術分野】本発明は高周波増幅用等の半
`導体装置および増幅器に関する。
`【０００２】
`【従来の技術】一般に、ＣＡＴＶ（ケーブルテレビ）ア
`ンプや高速センサアンプ等の高周波広帯域アンプ、また
`は通信や計測器等の高周波高出力アンプ等では増幅素子
`として電界効果トランジスタ（以下ＦＥＴという）を使
`用することが多い。
`【０００３】一般に、この種のＦＥＴとしては、ゲート
`構造によってＭＯＳ（Metal-oxide-semiconductor ）構
`造のＭＯＳＦＥＴ、ｐｎ接合（junction）を用いたＪＦ
`ＥＴおよび金属−半導体接触のショットキー障壁（バリ
`ア）を用いたＭＥＳ（Metal-semiconductor ）ＦＥＴに
`大別することができる。さらに、これらはチャネル（電
`流通路）構造によりｎ型とｐ型とに分けることができ
`
`(2)
`
`10
`
`20
`
`30
`
`40
`
`50
`
`特開平１１−７４３６７
`
`2
`
`る。
`【０００４】図６は従来のｎチャネルプレーナＪ（接合
`型）ＦＥＴ１の要部縦断面図である。このＦＥＴ１は例
`えばｐ型半導体よりなるサブストレート２の図中上端部
`に、例えばｎ型半導体よりなるｎチャネル３を形成して
`いる。また、ｎチャネル３の上面上には、電極のゲート
`４（Ｇ）と、その両側のソース５（Ｓ）およびドレイン
`６（Ｄ）とをそれぞれ固着してプレーナ形に形成してお
`り、ゲート４の図中下方のｎチャネル３の一部にはｐ型
`半導体よりなるｐ型部７をゲート４の下面に接触させた
`状態で形成している。
`【０００５】図７は従来のｎチャネルＭＥＳＦＥＴ８の
`要部縦断面図である。このＦＥＴ８は例えば電気絶縁性
`サブストレート９（Ｉ）の一面上に、例えばｎ型半導体
`よりなるｎチャネル１０を形成し、このｎチャネル１０
`の図中上面上に、電極のゲート（Ｇ）１１と、その両側
`のソース（Ｓ）１２およびドレイン１３（Ｄ）をそれぞ
`れ接着させた状態で固着している。
`【０００６】なお、他のＦＥＴとしては、これらＦＥＴ
`１，８のｎチャネル３，１０をｐ型半導体よりなるｐチ
`ャネルに置換する一方、ｐ型部７をｎ型半導体よりなる
`ｎ型部に置換して、ｐチャネル型ＦＥＴに構成したもの
`もある。
`【０００７】図８は従来のｎチャンネルディプレッショ
`ン型ＭＯＳＦＥＴ１４の部分縦断面図である。このＦＥ
`Ｔ１４は例えばｎ型半導体（Ｐ型半導体でもよい）より
`なるサブストレート１５の図中上端部に、例えばＰ型半
`導体（ｎ型半導体でもよい）よりなるｐチャネル１６
`を、その上面がサブストレート１５の上面とほぼ面一と
`なるように形成している。
`【０００８】このｐチャネル１６の上面上には、絶縁酸
`化膜１７を介して電極のゲート１８（Ｇ）を配設すると
`共に、このゲート１８の両側にソース１９（Ｓ）とドレ
`イン２０（Ｄ）の各電極とをそれぞれ固着している。し
`たがって、ゲート１８とｐチャネル１６との間には絶縁
`酸化膜１７を介して等価ＭＯＳ（Metal−Oxide−Semico
`nductor）ダイオードが形成される。
`【０００９】
`【発明が解決しようとする課題】図９は上記ＦＥＴ１，
`８のソース接地動作時の等価回路図であり、ゲートＧと
`ドレインＤ間との接合部には等価ダイオードＤ１が形成
`されている。この等価ダイオードＤ１はＪＦＥＴ１では
`ＰＮ接合ダイオードに相当し、ＭＥＳＦＥＴ８の場合は
`ショットキーバリアダイオードに相当する。
`【００１０】そして、等価ダイオードＤ１はソース接地
`の動作時に、ｐｎ接合の逆にバイアスされるので、等価
`ダイオードＤ１のカソードとアノード間で接合容量ＣＪ
`が発生するが、この接合容量ＣＪはこの逆バイアス印加
`電圧Ｖに対し、次の数（１）式に従って変化する。
`【００１１】
`
`2
`
`

`

`3
`3
`
`【数１】
`(#1)
`ciscoy
`
`ML. CO, KY TF —- FRASER
`
`(3)
`(3)
`
`*
`*
`
`*【００１２】
`* {001 2)
`(41)
`【外１】
`
`men (1)
`
`特開平１１−７４３６７
`RPE 11—-74367
`
`4
`4
`
`Caid, SHS 4A FDL ORGBES MS d HiVIC THEIL
`
`d«xVV J) PSCLRMBATS, ELT, CHEOPFETI, oc oeee
`
`Bd ORTH eh, LODRMEMMT SRT CHORD, BKAAES
`
`RBA SCL SRBARRC I ORLARS HA,
`
`*される等価ＭＯＳダイオードへの印加電圧が変化する。
`【００１３】しかも、この接合容量ＣＪはドレインＤか
`
`(0013) Ut, TOHRFGABCIIFLTYDD *XnNSSMOS 24 A— FAORIIEBEDAMET 4S.
`【００１６】このために、この等価ＭＯＳダイオードの
`らゲートＧへの帰還容量として作用するので、結局、信
`5b CADMAS LCUCHERT 40, tia, (2
`(0016) CODE, COAMMO S21 A-—EO
`等価容量が持つ非線形性により信号帰還量が変化するの
`号帰還容量が変化することとなる。その結果、ドレイン
`BEABDAET STL EKA. TORR. RFUTY
`SMAEOI ERECT KE OBSIERDAIET AO
`で、ドレイン２０に出力される出力信号に主として２次
`出力信号に主として二次非対称波形歪みが発生する。
`Hfslc$ & UTIRIENINEIEBADRET 3.
`GC RLY 2 OIHASNSMAMESICELEL TAR
`
`非対称振幅歪みが発生する。
`【００１４】また、この波形歪みは等価ダイオードＤ１
`(0014) EK. COMMBAUSMS7A— FD 1
`JEMPMRIRBADREST S
`【００１７】すなわち、ＭＯＳＦＥＴ１４のソース接地
`の接合容量ＣＪに起因するので、入力信号の振幅が大き
`
`OPEGAEC J IcHAT ADC. ATESORMAKE
`(0017) F%bD56, MOSFET 1 40Y—XZReh
`
`動作時、ゲート１８とｐチャネル１６間の等価ＭＯＳダ
`くなる程、あるいは信号周波数が高くなる程、または利
`
`SESE BSAWIMESARBOA SC COR ELA SER, 7—h1 8k pFyv AV 1 6HOSMMOS F
`イオードの持つ等価容量Ｃは、このＭＯＳダイオードの
`得が小さくなる程信号に対する比率が増大する。
`BDV < CSTESIONS SILBAIKES 4.
`A A— FOROAMAS Clk, TOMOSRFA-FEO
`印加電圧に対し、ほぼ次の数（２）式に従って変化す
`【００１５】図１０は上記した図８で示すディプレッシ
`
`(0015) M1 OM LMLEN 8 CHIEFATP vy FUSES LL, (HEROR (2) Hict€o TAME
`
`
`20
`る。
`ョン型ＭＯＳＦＥＴ１４のソース接地動作時の等価回路
`
`aVAMOSFET 1 40OV—X7REHHEYERFOSHEIRA 20 4.
`【００１８】
`図であり、ゲート１８（Ｇ）に入力信号が重畳される
`BICGHO, F—-h18 (G) CANESMHEENS
`(0018)
`
`【数２】
`と、これに応じてゲート１８とｐチャネル１６間で形成*
`Cc
`che
`Py
`te
`SHE Be
`z
`Ey CAUCIGUTI~ BAGG PY ESC,A yyy
`
`【００２１】
`【００１９】ここで、Ｃ１，Ｃ２はそれぞれ絶縁体層
`(0021)
`[OO19) TID Cl, C2UENENMBAS
`【数３】
`（酸化膜）、および半導体層の等価容量である。後者は
`(23)
`(EH) . BKOEAB OLMARCHS. HBlE
`
`空乏層の生成に由来する。また、Ｖはゲート１８・ドレ
`C2CiVID =CO+KY VIVE
`seem (3)
`FEDSIEOAEMICHDET 6. Ek. VlksT—-b18° KV
`イン２０間の電位差でｎチャンネルの場合はＶ＜０、ｐ
`iL, CO, KUS14— KRESEMTH A.
`tv2 OMIDENiZeCn Fv VAIVOAIEV <0. p
`チャネルの場合はＶ＞０となる。
`Fv r-VOGEEV > 0 LES,
`
`【００２２】
`【００２０】また、Ｃ２（｜Ｖ｜）は、次の（３）式で
`{0022)
`(0020) &% C2 (| V|) le RO (3) KE
`【外２】
`ほぼ近似することができる。
`Um
`(EIPAWMT HAT LAMCKS.
`InidpFre RVI CORARMM Ede
`YI V | Ct Ser tibet
`
`30
`30
`
`
`
`74, Lrewat, AMPS ORMBOKS (RAR, ARPA. wS.
`COBB KL TY 2 Omar h18.ORBARE LTR kM, CORR
`HA(LUMOSFETIAOM(ROPRMBETSA GL. BR 2 ENR
`
`SERESUS, Lob. F-bhLOOANBSOREMAR (RSE. EK.
`
`AMES AMER CSB, EORSMEKS (IS,
`
`【００２３】そこで本発明はこのような事情を考慮して
`していることを特徴とする。ここで、波形歪み低減手段
`LTWSTERHBMLFTS. COC. MIBEAMFES
`(0023) 7 CAHMAILCOKS GHEE T
`なされたもので、その目的は、出力信号の波形歪み、特
`は電界効果トランジスタとワンチップで形成しても、別
`RENKEOC. TOBMA, HESOMBEA (SEFMIR ADV VAREDYF YSCRRMUTE, Fl
`
`に二次非対称波形歪みを低減させることができる半導体
`体で形成してもよい。
`CRIBBEARE HT ENCE BEM ACHKL TE KU,
`装置及び増幅器を提供することにある。
`【００２５】この発明によれば、電界効果トランジスタ
`RIE OWarehST LICH,
`(0025) CORMICKNIT, BPMRKAIYVAR
`【００２４】
`のソース接地動作時、ゲートとドレイン間の等価ダイオ
`
`[0024]
`DY—Annee, T—-hE BLA UOSG AT
`【課題を解決するための手段】請求項１記載の発明の半
`ードと逆極性のダイオードがそれぞれ逆バイアスされる
`
`CREENHRS ST DOFR) aA 1 alaOFEHIO-F
`— FE WED 2-4 A— FRENEHVWVT AENS
`導体装置は、ゲート、ソースおよびドレインを有する電
`ので、これら等価ダイオードと逆極性のダイオードとに
`MMelk, T—-h., V-ABKOR LAY RAT SOE
`DC CHS A— KE WARMED 24 A KB EE
`界効果トランジスタと；ゲートとドレイン間の等価ダイ
`はそれぞれ接合容量が発生し、これら接合容量はドレイ
`FRR DYVARES THRE RL VAIOGST
`LENTCHEABEDRE L. TN SRABEIS ELT
`オードに、逆極性となるように並列に接続されて逆バイ
`ンからゲートへの帰還容量として作用する。
`A— RC, WHEL ES ED VCMIIPS VT WY NE
`YDBT— bh OWERARL UCIEAS 3.
`
`50
`アスされるダイオードを有する波形歪み低減手段を具備
`【００２６】しかし、これら両ダイオードの極性は相互
`TARENSBRAA— BRAT SIEBERAh 50
`[0026] LAL, CHS x4 A— FORME
`
`3
`
`3
`
`

`

`5
`5
`に逆極性であるので、これら両ダイオードの容量変化の
`(CHEECHSOC. THSWM1A— FORBAILD
`方向も逆向きであり、互いに打ち消し合う。このため
`AMbSwiMe CHO, BvicHbALAS. TORD
`に、ゲートに信号が入力されてもゲートとドレイン間の
`. T—hCESBDANENTET—bERLAT UAO
`総帰還容量の変化を低減することができるので、この帰
`TEAR OFLA(RINT ST EMCHESZOC TOMA
`還容量の変化に伴う出力信号の波形歪みを低減させるこ
`
`eA OZEICHES HIMESORBEARIS 4 T
`とができる。したがって、逆極性のダイオードとして等
`LBCES. LMT. WMRKEDORTA FEUTH
`価ダイオードのＣ−Ｖ（容量−電圧）特性と類似のダイ
`
`m7 A—-FOC—-V Ae -BH) RHELRUOR7
`オードを使用し、この逆極性のダイオードの印加電圧が
`
`A— PRA L, TOMO A— FOERIIEEEDS
`ゲートとドレイン間の電位差とほぼ等しくなるように逆
`Fo-KERLT VIDORLIFIES US BSED ICH
`バイアスすることにより、さらに出力信号の二次対称波
`WAPATATEHICED, SHSICTHHAESOLAKIN
`形歪みを低減して出力信号の二次対称性を向上させるこ
`JERR L CHIMESOOPERES AS T
`とができる。
`LEDBCES.
`【００２７】請求項２記載の発明の半導体装置は、波形
`
`(0027) JRA 2 ROTOMA, RG
`歪み低減手段は、電界効果トランジスタのゲートとドレ
`BEAMERI, BIIRKAIYVARZOTF-KERV
`イン間の等価トランジスタに並列に接続される逆極性の
`A VOSAM RDA ZCMCR 11 SERED
`ダイオードとコンデンサとの直列回路と；このコンデン
`RAA- PEAYFY COMBE 5 CONF Y
`サとダイオードとの接続部に抵抗またはインダクタを介
`TERA KE LOR HTL eld VY BD BIRSP
`
`
`して接続される直流電源と；を具備していることを特徴
`UCHREE NS ARBIRL | PAUL COST ERR
`とする。
`LSS,
`【００２８】この発明によれば、逆極性のダイオード
`(0028) CORA KMS, WROD? A- KF
`に、その印加電圧がゲートとドレイン間の等価ダイオー
`
`Wc. CORIMBEAT— bE BLA VIOSeta
`
`ドの電位差にほぼ等しくなるように逆バイアスを抵抗ま
`FOMMPEICEES US GSES IW AEE
`たはインダクタを介して直流電源により印加することが
`eld VAI ARS CRC KE OMNIS ST EDS
`できる。このために、請求項３の発明と同様の作用によ
`CXS. TORMDIC, PRIA 3 OFA LAROPEAIC K
`り、ゲートとドレイン間の帰還容量の変化を低減して出
`D0. PREPVOWHEAEOAYE(Ek LT HH
`力信号の波形歪み、特に二次非対称波形歪みを低減させ
`IVES OPFUDCBEA, RicRIEINEeS tt
`ることができる。
`ATEMCESS
`【００２９】請求項３記載の発明の半導体装置は、ゲー
`
`(0029) PRIA 3ROOAMER, 7
`ト、ソースおよびドレインを有するディプレッション型
`hk. Y-ABKOR LIVERTSAF AT yy av
`ＭＯＳ電界効果トランジスタと；ゲートとドレインとの
`MO SEHR KAGYVYARE;S TF-bRERLTVEO
`間に、これらゲートとドレイン間の等価容量に対して逆
`Alc, CHSEP-bERLST VAMOSMASION UH
`極性となるように逆バイアスされる等価容量を生ずるＭ
`RUEL TES KS ICMP AENSGMARLETSM
`
`ＯＳダイオードを有する波形歪み低減手段を具備してい
`OSRAA- FRAT SIIBEAEAlii TU
`ることを特徴とする。ここで、波形歪み低減手段は電界
`ZCERRALTS, COC, BBWIEA
`効果トランジスタとワンチップで形成しても、別体で形
`GREAIVVRAZEDYF YSCRRMLTH, AIACH
`成してもよい。
`MUTEKV
`【００３０】この発明によれば、ディプレッション型Ｍ
`(0030) CORMAIC ENFAP Ly ya VAM
`ＯＳ電界効果トランジスタのソース接地動作時、ゲート
`
`O SBIR AKIGYVVAROV—AtenER, 7b
`とドレイン間に、これら両者間の等価ＭＯＳダイオード
`LRLAVEC. CNSMAMOSIMMO S27 AF
`の等価容量と逆極性の等価容量を発生するＭＯＳダイオ
`OGMCREOSMABZREST SMO S 84a
`ードを設けたので、これら等価容量はドレインからゲー
`-FRRUKOC 7CN5 Smits PLT DSP
`トへの帰還容量として作用する。
`hAO EAR LU CIEAT 4.
`【００３１】しかし、これら両等価容量の極性は相互に
`(0031) LAL, CHS mmaROMESA
`逆極性であるので、これら両容量の変化の方向も逆向き
`RECHSOC, TCHNSHABOBILOAMD Wis
`であり、互いに打ち消し合う。このために、ゲートに信
`CHO, AViICHSIALAS. TORMIC, T—-hicls
`号が入力されてもゲートとドレイン間の総帰還容量の変
`BRAHAENTET—hEER LT VORAEOE
`化を低減することができるので、この帰還容量の変化に
`{ERT ST EDSCESZOC, TCOWMEABOAEIC
`伴う出力信号の波形歪みを低減させることができる。し
`
`FES HATESOWMEEREIS $STLAMCES. U
`たがって、ＭＯＳダイオードを、ゲート・ドレイン間の
`feDaT. MOSRAA-KR. T-—b FLT VO
`等価ＭＯＳダイオードのＣ−Ｖ（容量−電圧）特性と類
`
`SmMOS24A7—-ROC—-V (AB-BE) HEL
`
`
`
`(4)
`(4)
`
`10
`
`20
`
`30
`
`40
`
`50
`50
`
`4
`
`特開平１１−７４３６７
`RPE 11—-74367
`
`6
`6
`似のダイオードに形成し、このＭＯＳダイオードの印加
`WOR4A— FICHRL, TOMOS #4 4A— FORM
`電圧がゲートとドレイン間の電位差とほぼ等しくなるよ
`
`BEDT—b eR L171 VOBCIEIEG USK RSE
`うに逆バイアスすることにより、さらに出力信号の二次
`SICMUTP ATSTEICED, KE HSICHHESO_R
`対称波形歪みを低減して出力信号の二次対称性を向上さ
`WPNBTEEA 7%(Bak L THISOROTREZ [AE &
`せることができる。
`t4HTEMCESS
`【００３２】請求項４記載の発明の半導体装置は、波形
`
`(003 2) #e5RIA 4 ROSAEMER, WG
`歪み低減手段は、ディプレッション型ＭＯＳ電界効果ト
`FEAMRMFRL, Fa Ty ya VIMO S BFR
`ランジスタのゲートとドレインとの間に介在されるコン
`
`GIVRADTF—PERLAY LOMCIMEEN SAY
`デンサとＭＯＳダイオードとの直列回路と；このコンデ
`FYYVEMOSS1AFA-KCOBINBE > TONS
`ンサとＭＯＳダイオードとの接続部に抵抗またはインダ
`VYIEMOS27A— FE ORBEBICHETE eld 4 Ve
`
`
`クタを介して接続される直流電源と；を具備しているこ
`DRE CRENSEL 5 SAL TOST
`とを特徴とする。
`LRM E TS.
`【００３３】この発明によれば、ＭＯＳダイオードに、
`(0033) CMORmRIcKENIS, MOS #1TA— Pie,
`その印加電圧がゲートとドレイン間の等価ＭＯＳダイオ
`
`EOPMMBEDT— b & EL VIIOFAIM O S 2-4 >
`ードの電位差にほぼ等しくなるように逆バイアスを抵抗
`— ROBAEICIEIES US BH ED ICHARI
`
`またはインダクタを介して直流電源により印加すること
`Rreldt VRIRZE UCBIC KE OMIT STE
`ができる。このために、請求項３の発明と同様の作用に
`CES. TORMIC, FRA 3 OFEHA & ROPEA Ic
`より、ゲートとドレイン間の帰還容量の変化を低減して
`KO, POKER LN VOPRBOAEARIL T
`出力信号の波形歪み、特に二次非対称波形歪みを低減さ
`HAESORMBBEA, RIC LIIENINEIBEAZ(RX
`せることができる。
`t4HTEMCESS
`【００３４】請求項５記載の発明の半導体装置は、波形
`
`(003 4) #RIA 5 ROROMERI, We
`歪み低減手段は、電界効果トランジスタのサブストレー
`BARRER IL, BIBER KAY VY AROUTARL—
`トに一体に形成されていることを特徴とする。
`hl >ARITIBRE NCWS TERRE TSA,
`【００３５】この発明によれば、ＭＯＳダイオードを含
`(0035) THORAIcKNE. MOS#4AFA-KEE
`む波形歪み低減手段を、デレッション型ＭＯＳＦＥＴ等
`CUIBARMP, Ply ya VEMOS FETS
`の電界効果型トランジスタのサブストレートに一体に形
`DEIR KIL ARZOUTA RL blefale
`成してワンチップに形成しているので、ＭＯＳダイオー
`KRUTIVF vy TICBML TWHSDC. MOST A—
`ドとゲート・ドレイン間の等価ＭＯＳダイオードとのＣ
`REF-kh: FLA VEOSMMO S24A-F EOC
`−Ｖ（容量−電圧）特性等の物理的諸元をほぼ同様に形
`
`—V @e- BE) PES OMENYMC SISTERS
`成することができる。このために、ＭＯＳダイオードと
`MIZTEBCESA, TORMIC. MOSRTA-FE
`等価ＭＯＳダイオードにおける逆向きの両容量の変化を
`SM O S27 4A— RicéU Siw EOMAROA
`さらに等しくできるので、ゲートとドレイン間の帰還容
`& 5ICHUS CREED TF-hERL1 VAOWEA
`量の変化をさらに低減して出力信号の二次非対称歪みを
`HOBIE S Sick CHS OLRIEBA
`さらに低減させることができる。
`S SicS14 TEMCES,_
`【００３６】請求項６記載の発明の増幅器は、請求項１
`(0036) #PRIK6 RORHOMIRAIS. RIA
`
`ないし５のいずれか一記載の半導体装置と；電界効果ト
`KOU 5SOWSNDALOYMA + | BPR
`ランジスタのゲートとドレイン間に挿入された帰還回路
`GYVRADOT—b ERE VNCHA SNAS
`
`と；を具備していることを特徴とする。
`£3; REPL TWOSAT LHW ETS,
`【００３７】この発明によれば、出力側のドレインと入
`(0037) CMORRICKME, HHRORLIVER
`力側のゲート間の帰還容量の変化を低減して出力信号の
`FMWD 7— b IO REAOFMLZim LC HIESO
`二次非対称波形歪み等の波形歪みを低減させることがで
`IIEBRE ORCERR(LS £47 EDC
`きる請求項１ないし５のいずれか一記載の半導体装置を
`
`& SAA 1 GWU 5S OWSI AYAROARe
`増幅素子として使用するので、入力信号がゲートに重畳
`RAST LUCAS 40 C, ANESDT— biceS
`されたときの帰還回路の容量変化を低減して二次非対称
`EHNIc LE EOVMRABRORBE(Ee(Eh LT TRIEED
`波形歪み等の波形歪みを低減することができる。
`REERSORRER ERM ST EMCES,
`【００３８】
`(0038)
`【発明の実施の形態】以下、本発明の実施形態を図１〜
`
`
`CFEHADSEHHOWZRE) LAR. ARIA OSEMaRee I 1 ~
`
`図５に基づいて説明する。なお、図１〜図５中、同一ま
`SX] 5 WcHEOUY CHAT 4. 745. BI ~MIS,
`
`
`
`たは相当部分には同一符号を付している。
`Fe tdth SER clt AST UTS
`【００３９】図１は本発明の第１実施形態に係る半導体
`
`(0039) P41 dAHAO1 SEHAGREIC IRS SAR
`
`4
`
`

`

`(5)
`(5)
`
`特開平１１−７４３６７
`RPE 11—-74367
`
`
`
`8
`7
`8
`7
`*導体よりなるｐ型部３３を面一で形成している。
`装置の等価回路図であり、この半導体装置はソース接地
`EUAK OTS p HB 3 3 LHCBRL TS,
`
`TC OMSEIK VY — ABE
`EOSMER CHO,
`【００４４】このｐ型部３３の上面上には上記ゲート２
`のＦＥＴ（電界効果トランジスタ）２１を有する。この
`(0044) CO pMA3 30bii_ktctkkadbk 2
`OFETRHR KIGVVYAX) 218ATS, TO
`２の電極を金属蒸着等により形成し、このゲート２２の
`ＦＥＴ２１は入力信号が入力されるゲート２２（Ｇ）
`2 OFhieSBRSic KORRL, TOT—bh 220
`FET 2 1lkASMESDANENST—h 22 (G)
`図中左右両側において、ｎチャネル３２の上面上に、ド
`と、出力信号が出力されるドレイン２３（Ｄ）と、接地
`
`RIAAicHUYT. nFyRV32OEMEM,
`PF
`&, HASMAHAENSRLTY 23 (D) &, ett
`
`レイン２３とソース２４の電極を金属蒸着等により形成
`されるソース２４（Ｓ）とを具備しており、ゲート２２
`LIV23EY—-A2 4DGMERBRSSICK ORM
`ENSY—-A24 (S) LRA TBOL T-h 22
`している。
`とドレイン２３との間には波形歪み低減回路２５を挿入
`ULTW4S.
`LRL1Y2 3 LOM|C IIEBARIIER 2 5 FRA
`【００４５】そして、ｐ型サブストレート３１の上端部
`している。
`(0045) €UT,
`pHITARL—b3 10_bianeps
`LTW4.
`には、ｎチャネル３２の側方に、上記逆極性のダイオー
`【００４０】この波形歪み低減回路２５は、ゲート２２
`ld, nF VAV3 2OMAIC. Labeneren #7 z—
`(0040) COPIA2 51K, 7—-h 2 2
`ド２７、コンデンサ２８、抵抗２９をそれぞれ有する波
`とドレイン２３間に形成される等価ダイオード２６（Ｄ
`R27. DYFV2 8. H2 IRTNTHAT SH
`LRLAY 2 3IMCHBRMENS SMe4 A—F26 (D
`形歪み低減回路２５を配設している。
`１）に対して、Ｃ−Ｖ（容量−電圧）特性が類似で、か
`JEFEAMRRIEIES 2 5 HACER UTS.
`1) ICWUT. C—-V AEE) RPEDAILG. D>
`【００４６】波形歪み低減回路２５のダイオード２７は
`つ逆極性のダイオード２７（ＤＯ）とコンデンサ２８
`(0046) (RBBAHIEIER 2 5OR7A—F 2 7d
`DMD S47 A-F27 (DO) EAYFYH28
`ｎ型半導体よりなるｎ型部３４をｎチャネル３２から所
`（ＣＯ）との直列回路を、この等価ダイオード２６に対
`(CO) EOMFR, TOMMS7 A— KB 2 6 low
`nREAR K OES n3 4 en Fv KRIV3 2DSPM
`定間隔置いた近傍に配設しており、このｎ型部３４の上
`して並列に接続している。
`TETRISTCUPSIC ACR CSO, TON M3 ADE
`UCPC EREL TWH
`端部にはｐ型半導体よりなるｐ型部３５を面一で形成し
`【００４１】そして、この逆極性のダイオード２７とコ
`(0041) ZU, TOptHOTA-FK27bI4
`wate lk p HBAK OTS p HA 3 5 LH—CHRKL
`
`ている。また、このｐ型部３５の上面上にはアノード３
`ンデンサ２８との共通接続部には抵抗２９を介して直流
`YIVD2 8 EORTC ISH2 9 BIT UTE
`TWH. KE, TCO p W383 5OLMECT J—F 3
`６の電極を金属蒸着等により形成する一方、ｎ型部３４
`電源３０（ＶＢ）を接続している。この直流電源３０
`6 OPMBIBSSle KOMI SAL nWBBS 4
`By30 (VB) £ERUTWS. TORRE 3 O
`の上面上にカソード３７の電極を金属蒸着等により形成
`は、逆極性のダイオード２７の印加電圧がゲート２２と
`
`OLLCAVYV—-E3 7 ORMEBASS IC KON
`tk, WiMHEO4A KF 2 7 ORMEbh 22k
`してダイオード２７を形成している。さらに、このダイ
`ドレイン２３間の電位差にほぼ等しくなるように、抵抗
`UTRAA-F 27 ABMUTWHOS. S5le, TORT
`RL4Y 2 3MIDOBIGEICIEIES US KH KS IC, HT
`オード２７のアノード３６はｐ型サブストレート３１の
`２９を介して逆極性のダイオード２７を、そのｐｎ接合
`A-F27TOV/)—K¥3 6 pHYTALL—-b310
`2 ORITL THABMEDR4 A—R 27% EOp ns
`上面上に形成された導体パターン等によりドレイン２３
`に対して逆極性をなすバイアス、すなわち逆バイアスす
`ELEICIBRENEENA —VYSITKE OD FLT Y2 3
`WOOT L CHER TE SONA P AL TED SEWM TAT
`に電気的に接続されている。
`るようになっている。
`WCBRANCHES TWH
`ARB ICHITWS,
`【００４７】そして、このダイオード２７の側方では、
`【００４２】なお、図１中、Ｄ２はドレイン２２とソー
`(0047) €UT,. TORFA-—KF2TOMA CIE,
`
`(0042) &@B. M1, D2kRLITY22eV—
`ｐ型サブストレート３１の上面上に、第１の誘電体層３
`ス２４間の等価ダイオードを表わし、Ｌ，Ｃ，Ｒはそれ
`pHtFAbRL—b3 10Eikic, 1 OPES 3
`A2 4oOBme+7 A—- ReHRDL. L, C, Rien
`
`８を介して第２の誘電体層３９と抵抗体層４０とがそれ
`ぞれインダクタンス，キャパシタンス，抵抗を、また、
`ENT VRIAYVA, Fe ISYAVA, He Fie,
`SITU TH 2 OFSEIKIE 3 9 CHUA 4 OLDEN
`ぞれ積層されて並設されている。さらに、この第２の誘
`これらの添字のｄ，ｇ，ｓはそれぞれドレイン２３，ゲ
`CHHEOMRFOd, g, slkeNENEL1Y23, 7
`EVIE CME NOOSA, CHIC. TOR 2OR
`電体層３９の上面上には、コンデンサ用の一対の電極の
`ート２２，ソース２４を示す。よって例えば、Ｌｄ，Ｒ
`—h22, Y-A24¥mRST, KD THAR, Ld, R
`Bis 390 KmElclk, AY FUVAO-NOBMO
`一方の電極４１が形成される一方、抵抗体層４０の図中
`ｇ，Ｌｓはそれぞれドレイン２３の等価インダクタン
`g, Lstk@n@n klty 2 3081 VRIRY
`
`AOR 4 1 ABR XNS—AY HUAI 4 O OH
`左端部上面上には他方の電極４２がそれぞれ形成されて
`ス，ゲート２２の等価抵抗，ソース２４の等価インダク
`A, F—h 2 207M, Y-A2 40SVR
`FemmeEiEtc tattyOt 4 2DSNSHIEMENT
`コンデンサ２８に構成されている。この一方の電極４１
`タンスを、Ｉｄｓはドレイン２３（Ｄ）とソース２４
`AVF YD 2 SICMRENTWOS, TO-HORM4A 1
`ByAR TdsltkFUTY23 (D) EY-A24
`は導体パターン等によりゲート２２に電気的に接続さ
`（Ｓ）間を流れる電流をそれぞれ示している。
`(EASA — GIT KO Pb 2 2 CBRE
`CS) [eit S BIRZENENRUTWOS—
`れ、他方の電極４２はダイオード２７のカソード電極３
`【００４３】図２は本発明の第２実施形態に係る半導体
`N {HAD BERT AF 2 TOAY— FRR
`
`(0043) P12 lkAHAOSS 2 SEHTZREIT IRS SEK
`７に接続されている。
`装置の要部縦断面図である。この半導体装置は上記ＦＥ
`
`7 (HERES TWH
`EOEMM CHS. TORS Lad F OE
`【００４８】そして、抵抗体層４０の図中右端部上面上
`Ｔ２１をソース接地のｎチャネルプレーナＪ（接合型）
`T2182Y—-ARbHO NF Vv ANVIL—F J GERAD
`
`(0048) ZU, HANS 4 0 OBAanebit
`には電極４３が形成されて上記抵抗２９に構成され、こ
`ＦＥＴ２１Ａに構成した点に特徴がある。このＪＦＥＴ
`FET 21 AlcheM LC HICHBNSHS, COJ FET
`lee 4 3 DYERE NTC _EacHMt 2 9 ICHMT T
`の電極４３には直流電源３０（ＶＢ）が接続される。
`２１Ａは、ｐ型半導体よりなるｐ型サブストレート３１
`21 Ala, pHPBEAKK ORGS pHUTARL—H3 1
`OP A 3 ICISS O (VB) DHREENAS.
`【００４９】
`の図中上端部に、ｎ型半導体よりなるｎチャネル３２を
`
`(0049)
`OMA bimeBic, n BBR KORG SanF vv KRIV3 2%
`【外３】
`面一で形成し、このｎチャネル３２の上端部に、ｐ型半*
`7 AG
`=
`x
`peta a.
`Fy
`TCH, CONFeeTeURE ETSTod 1 Amy — xBeanetence
`aR itmry—-h 226 Feet v2 BOSSA P26 wwe TRE
`
`10
`me 0
`
`20
`
`30
`30
`
`WTWSR, COP—b 2 2CAABEMERBSENSL, COANSORER
`
`(CU CSRS tt— FR GOFF /—F > ¥-RAIMMEVERIELL, EOR
`
`~ CORMGS 4 t—-F260ORGAREC Jig bith (1) Re LoBets, =
`MURARESBR d wie do MVROME SC LICMRE So Lis. F
`ETS*RAM22BEd ORht + AAMT SRS CHSAM,
`
`SRSA S (Eh SRRARERC I OB(EMHATS.
`
`オード２７を逆バイアスし、しかも、このダイオード２
`【００５０】しかし、逆極性のダイオード２７の印加電
`A-—K27RWSTTVALL LMbt. TORAA-F2
`[0050] LAL, Witetko e+ A— K 2 7 OFM
`７のＣ−Ｖ特性は等価ダイオード２６のものと類似して
`圧がゲート２２とドレイン２３間の電位差Ｖにほぼ等し
`
`TOC— VES SMe7 F— FF 26OEOLRULT
`FANT—h 22 RLY 2 3MORAE VICIEIESEL
`50
`くなるように、外部電源３０（ＶＢ）により、このダイ
`いるので、ゲート２２とドレイン２３間の総帰還容量Ｃ
`CEAKSIC. NURS O CVB) CKO, TORT 50 W4DOC, F-h22ERL1(Y 2 3HMORMEAS C
`
`5
`
`5
`
`

`

`9
`Ｆ（Ｖ）は次の数（４）式で表わされる。
`【００５１】
`【数４】
`
`(6)
`
`特開平１１−７４３６７
`10
`【００５２】そして、ゲート２２に信号が入力されて、
`ゲート２２とドレイン２３間の電位差ＶがΔＶだけ変化
`した時の総帰還容量ＣＦ（Ｖ＋ΔＶ）は次の数（５）式
`で示すようになる。
`【００５３】
`【数５】
`
`【００５４】したがって、ゲート・ドレイン間の総帰還
`容量ＣＦ自体はほぼ倍となるが、逆極性のダイオード２
`７の容量変化の方向が等価ダイオード２６の容量変化の
`方向とほぼ対称的に逆向きであるので、ゲート２２に信
`号が入力されても帰還容量の変化を低減することができ
`る。
`【００５５】このために、これら帰還容量の変化に起因
`する出力信号の波形歪み、特に二次非対称波形歪みを低
`減させることができる。
`【００５６】また、逆極性のダイオード２７をｎチャネ
`ル３２の近傍に配置することにより、広い範囲の入力電
`力、周波数範囲および温度範囲に亘って波形歪みを低減
`することができる。
`【００５７】図３は図１で示すＦＥＴ２１をｎチャネル
`ＭＥＳＦＥＴ２１Ｂに構成した場合の第３の実施形態の
`要部縦断面図である。このＭＥＳＦＥＴ２１Ｂは上記Ｊ
`ＦＥＴ２１ＡのＰ型サブストレート３１を絶縁サブスト
`レート（Ｉ）に置換する一方、ｎチャネル３２中のＰ型
`部３３を省略してＭＥＳ型に構成することにより、ゲー
`ト２２とドレイン２３間の等価ダイオード２６をショッ
`トキーバリアダイオードに形成する点に特徴があり、こ
`れ以外の構成は波形歪み低減回路２５も含めて同様であ
`る。
`【００５８】したがって、このＭＥＳＦＥＴ２１Ｂによ
`っても出力信号の波形歪み、特に二次非対称波形歪みを
`高周波高広帯域かつ高出力域で低減することができる。
`【００５９】図４は本発明の第４の実施形態に係る半導
`体装置の要部縦断面図、図５はその半導体装置のソース
`接地動作時の等価回路図であり、この半導体装置はディ
`プレッション型ＭＯＳＦＥＴ２１Ｃに波形歪み低減回路
`４７をワンチップで一体に形成している点に特徴があ
`る。
`【００６０】このディプレッション型ＭＯＳＦＥＴ２１
`Ｃはｎ型半導体よりなるｎ型サブストレート４４の図中
`上端部に、ｐ型半導体よりなるｐチャネル４５を、その
`上面がｎ型サブストレート４４の図中上面とほぼ面一に
`
`20
`
`30
`
`40
`
`50
`
`なるように形成している。
`【００６１】このｐチャネル４５の上面上には所要大の
`絶縁酸化膜４６ａを形成し、この絶縁酸化膜４６ａの上
`面上にはゲート２２（Ｇ）の電極を金属蒸着等により形
`成している。
`【００６２】このゲート２２の両側ではソース２４
`（Ｓ）とドレイン２３（Ｄ）の電極とをｐチャネル４５
`の上面上に密着させて金属蒸着等によりそれぞれ配設し
`ている。したがって、ゲート２２の電極とｐチャネル４
`５との間には絶縁酸化膜４６ａを介して等価ＭＯＳ（Me
`tal-Oxide-Semiconductor ）ダイオード２２ａが形成さ
`れる。
`【００６３】そして、このｎ型サブストレート４４の上
`端部には、ＭＯＳ型ＦＥＴ２１Ｃの近傍側方にて波形歪
`み低減回路４７を配設してワンチップで一体に形成して
`いる。波形歪み低減回路４７はｎ型サブストレート４４
`の上端部に、ＭＯＳ型ＦＥＴ２１Ｃの近傍にて第２のＭ
`ＯＳダイオード４８を配設している。
`【００６４】第２のＭＯＳダイオード４８は上記ＭＯＳ
`ＦＥＴ２１の近傍側方にて、サブストレート４４に、ｐ
`型半導体よりなる第２のｐ型部４９を、その上面がサブ
`ストレート４４の上面とほぼ面一となるように形成して
`いる。この第２のｐ型部４９の上面上には、直接第１の
`電極５０を金属蒸着等により形成する一方、所要大の絶
`縁酸化膜４６ｂを介して第２の電極５１を金属蒸着等に
`より形成している。
`【００６５】これにより、第２の電極５１（Metal ）
`と、絶縁酸化膜４６ｂ（Oxide ）と、ｐ型部４９（Semi
`conductor ）の３層により第２のＭＯＳダイオード４８
`が形成される。この第２のＭＯＳダイオード４８の第２
`の電極５１には図示しない導体パターン等によりＭＯＳ
`ＦＥＴ２１Ｃのドレイン２３が電気的に接続されてい
`る。
`【００６６】さらに、この第２のＭＯＳダイオード４８
`の側方では、ｎ型サブストレート４４の上面上に、第１
`の誘電体層５２を介して第２の誘電体層５３と抵抗体層
`
`6
`
`

`

`(7)
`@D
`
`10
`me
`0
`
`特開平１１−７４３６７
`RPE 1 1—-74367
`12
`11
`12
`11
`*回路は上記コンデンサ５７（Ｃ１）に第２のＭＯＳダイ
`５４とがそれぞれ積層されて並設されている。さらに、
`«ERIS baVTL 5 7 (C1) A ZOMOS RT
`54AEDSNENMBENTHRENTWOS,
`€5lc,
`オード４８の等価容量６１（Ｃ２）を直列に接続し、こ
`この第２の誘電体層５３の上面上には、コンデンサ用の
`TOR 2 ORGAN 5D 3OLMEll, AY FUUO
`A-—E 4 SOBMARE 1
`(C2) ZEVINIcHRL, T
`れらコンデンサ５７と第２のＭＯＳダイオード４８の等
`一対の電極の一方の電極５５が形成される一方、抵抗体
`NEAVYVFYI5 TLB2OMOS2P1A-KE4 BOF
`—WORMO-FjOBIS SDERANS-AHA
`価容量６１との接続部には抵抗５９を介して直流電源６
`層５４の図中左端部上面上には他方の電極５６がそれぞ
`5 4 OPAEiEc lhoBie 5 6 SENS
`
`MAG 6 1 LOREGEBICISHHTS 9 ZIT UL CIBER 6
`０を電気的に接続している。直流電源６０はドレイン２
`れ形成されてコンデンサ５７に構成されている。この一
`ORERINICHEL CWS. GTR OK FLTY 2
`TUBRENTAYF YY 5 7 ICHRENTWOS, TO—
`３の印加電圧（ＶＤ）の２倍（２ＶＤ）からゲート２２
`方の電極５５は図示しない導体パターン等によりＭＯＳ
`
`3 ORB (VD) O2f% (2VD) DS7—-h22
`
`AOS 5 ARR UUENA — VYSICTEOMOS
`の印加電圧（ＶＧ）と同等程度の電圧を印加するように
`ＦＥＴ２１Ｃのゲート２２に電気的に接続され、他方の
`
`
`FET2Z1CO7—hb 2 21cCHRMICHHSN. (HAO
`OPINBE (VG) CMSREOREZAIINT SES IC
`なっている。
`電極５６は第２のＭＯＳダイオード４８の第１の電極５
`M5 CIS 2OMOS21A—-F 4 8O8 1 OFS
`hoaTwWS.
`
`【００７０】また、ＭＯＳＦＥＴ２１Ｃのゲート２２と
`０に導体パターン等により電気的に接続されている。
`(0070) #%. MOSFET21CO7—-h22k
`0 BAS — TIT KO BRUCE CWS
`ｐチャネル４５との間には等価ＭＯＳダイオード２２ａ
`【００６７】そして、抵抗体層５４の図中右端部上面上
`pFvAV4 5S LOM CSSMMOSRTA-F22 a
`
`(O067) GUT. HANS 5 4 OMAAmebit
`が形成され、この等価ＭＯＳダイオード２２ａには等価
`には電極５８が金属蒸着等により形成されて、抵抗５９
`DREN, COSAMMOS®47A—F 2 2 alcteSm
`Clk SDPBSSlc KOMEN T. HHS 9
`容量Ｃｄｇが形成される。
`に構成され、この電極５８には直流電源６０（ＶＣ）が
`BEC d g AMEND.
`WHER SA,
`TC ORME 8 ICISO CVC) AD
`【００７１】したがって、直流電源６０から第２のＭＯ
`電気的に接続される。なお、上記ｎ型サブストレート４
`BRUNICHBMS NS, HIS, LadnWITARL—bA4
`(0071) Lo TC. EER 6 OD 5585 2OMO
`Ｓダイオード４８に、その電極間電圧がＭＯＳＦＥＴ２
`４、ｐチャネル４５および第２のｐ型部はその半導体を
`
`A, pF Vv AVA 5S BKOH 2D p HBS TO-BSAK
`SRAA-F 4 8le, COMMABEDMOS FET 2
`
`１Ｃのゲート２２・ドレイン２３間の電位差にほぼ等し
`ｐ型またはｎ型にそれぞれ置換してもよい。
`pM 7elE n IC ENSEMBL TE EV.
`1CO7F—-h22°RL4Y 2 3HOBWAC IEIESL
`くなるようにほぼ２ＶＤ〜ＶＧ程度の電圧を印加する
`【００６８】図５はこのように構成された半導体装置の
`
`CESKFICIEE2 VD~V GHEOBEZEIMTS
`
`[006 8) M5 TOES HEMENICO
`と、ゲート２２・ドレイン２３間の総帰還容量ＣＦは次
`ソース接地動作時の等価回路図であり、ディプレッショ
`
`b, P-h22° KU 2 3 ORIRAEC Fl
`YAPaFROSMEG EI CHO. PSa4 Ply ya
`の数（６）式で表わされる。
`ン型ＭＯＳＦＥＴ２１Ｃのゲート２２とドレイン２３と
`VEIMOSFET2Z21CO7—-h22HRL7Y23¢
`DORM (6) WERDENS,
`【００７２】
`の間に、波形歪み低減回路４７を介在させている状態を
`
`[0072]
`ONC. OCAAMERIBIER 4 7 ESTEE AE CUS RRB
`20
`【数６】
`示している。
`20
`(2x6 ]
`MUTW4S.
`【００６９】そして、この波形歪み低減回路４７の等価*
`C
`OUFIBA
`AME
`z
`[0069] CLT. FOURIERAMIRIIERA7 Se
`7 {e1+E2 CIVI)}
`+CL#E2 CIVID 4 iCL+C!2 CIV IDE
`
`
`
`=2ce civil)
`
`ceneee (G}
`
`
`【００７３】また、ゲート・ドレイン間の電位差がΔＶ
`(0073) E%, T—-h: FUT VHOBIEAA V
`だけ変化した時、上記容量ＣＦは次の数（７）式で表わ
`FEWER, LECASREC FlkROR (7) CHD
`*
`される。
`*
`ENS.
`CF CIV+A4¥4)
`=C1#*C2 ()/ V+AViI) 4 {Cl +CO2 C] V+AV1)}
`
`*【００７４】
`* (0074)
`【数７】
`(207 ]
`
`FOL#eC2 C/ V-AV ID Y {61+C2 (| V-AV|)}
`
`=H=C CI V+AV1) 40 C1) VtAVI)
`
`~ (7)
`
`【００７５】そして、この数（７）式はＭＯＳＦＥＴ２
`(0075) €UT, TOR (7) HIEMOS FET 2
`１Ｃの動作領域において、Ｃ（｜Ｖ｜）は｜Ｖ｜による
`
`1 COMERRIcIBUYT. C CLV I) KI VL IckS
`単調減少かつ連続な関数であるので、次の数（８）式の
`ARTNADyyDBTBITB BOG. ROB (8) ZO
`B(d/dv) {Cd/¥dv) ¢ (| V-AVI|)} *AV
`
`ように近似することができる。
`KAHIT ST LMCES,
`【００７６】
`(0076)
`【数８】
`(8)
`
`KAVH2C CIVID
`
`aneaee (8)
`
`【００７７】
`[0077]
`
`COB CB) Hh,
`
`| AV/V LT
`
`【数９】
`(249)
`€ELL COL mE CESASLEAAILD
`
`HH CS SHS. KOR (9) AatmwesFs,
`
`CF CIV+AV ID R2C C/ VID =CF CIV1D
`
`vere (9)
`
`【００７８】したがって、ゲート２２に入力信号が入力
`[0078] LKEMoT. TF-h2 21CAIMESDAD
`しても帰還容量の変化を縮小することができるので、ド
`UC SIMBAOB(LAPDT ST EASCESZOC KF
`レイン２３からの出力信号の２次非対称波形歪みを低減
`L141 2 3D5SOWINESO 2 RIENINRIZEA 2(I
`することができる。しかも、第２のＭＯＳダイオード４
`TOECEMCES, LAB. F2OMOS#TA-KF 4
`50
`８の物理的諸元をゲート・チャネル間の等価ＭＯＳダイ
`8 OFFERLeT— b+ Fe RIVRIOSHMM O S24 50
`
`オードと類似にし、かつ、この第２のＭＯＳダイオード
`AR ERMMITL, DO, TOH2OMOS #LA-—KE
`４８をｐチャネル４５の近傍に配置することにより、広
`A 8% pFy AVA 5S OUCHTSTeICKDO,
`JK
`い入力電力および周波数範囲、かつ広い温度範囲で上記
`WATrai45 KOABE, AYOUAVYEECad
`
`
`２次非対照振幅歪みを低減することができる。
`2 RIPEAe(KT ST EMNCESS
`【００７９】
`(0079)
`
`7
`
`7
`
`

`

`特開平１１−７４３６７
`RPE 11—-74367
`14
`13
`14
`13
`
`*逆バイアスを抵抗またはインダクタを介して直流電源に
`【発明の効果】以上説明したように、本願の請求項１に
`“WNPARE ST VAD RRSUCT
`(EHOW) LLERA LE KS Ic. ARORPRIA 1 ic
`より印加することができる。このために、請求項３の発
`記載の半導体装置によれば、電界効果トランジスタのソ
`
`ACROSSPPC KhUd, BRUHRbK GY VAROV
`KORMNSTSTEMCES,. TORMIC, FHA Z OF
`明と同様の作用により、ゲートとドレイン間の帰還容量
`ース接地動作時、ゲートとドレイン間の等価ダイオード
`AA EIROPEAIC ED, TO-RKE RL VORA
`—Aetna, Ph ER LT VOSA A KF
`の変化を低減して出力信号の波形歪み、特に二次非対称
`と逆極性のダイオードがそれぞれ逆バイアスされるの
`LPURPED F4 A— ERENESNWNTP AENSO
`DAMECHES ORBEA, lc TRIEET
`波形歪みを低減させることができる。
`で、これら等価ダイオードと逆極性のダイオードとには
`GC TNSM1 A— KBE wHED A7A KF bli
`WEBAZRIE $5 TEDCES—
`【００８５】請求項５記載の半導体装置によれば、ＭＯ
`それぞれ接合容量が発生し、これら接合容量はドレイン
`
`(0085) #aSRIA5 aeRORc Knls, MO
`ENCVEARRIHEE L. CN SRAARIL RLY
`Ｓダイオードを含む波形歪み低減手段を、デレッション
`からゲートの帰還容量として作用する。
`SRA A— FRECWWEEAMKERE. Foy yay
`D57T—bOWRAEL UCIEAT 4.
`型ＭＯＳＦＥＴ等の電界効果型トランジスタのサブスト
`【００８０】しかし、これら両ダイオードの極性は相互
`AIMO S FE TS ORFRIRE KAY VY ARZDUYTAR
`(0080) LAL, CHSm7 +— FORME
`レートに一体に形成してワンチップに形成しているの
`に逆極性であるので、これら両ダイオードの容量変化の
`L— hlce-fRITIBRU CT Fv FICERL TWD
`(CHEECHSOC. THSWM1A— FORBAILD
`で、ＭＯＳダイオードとゲート・ドレイン間の等価ＭＯ
`方向が逆向きであり、互いに打ち消し合う。このため
`GC. MOSR1T4A-KFETF—b * FLA VAOFMM O
`AMDWAE CHO, BvICHS6IALAS. TORD
`ＳダイオードとのＣ−Ｖ（容量−電圧）特性等の物理的
`に、ゲートに信号が入力されてもゲートとドレイン間の
`
`SRAA-KFEOC—-V @R-EE) HESOWHEN
`. T—hCESBDANENTET—bERLAT UAO
`諸元をほぼ同様に形成することができる。このために、
`総帰還容量の変化を低減することができるので、この帰
`MOC FIZARICERT ST LNCES, TORIC,
`TEAR OFLA(RINT ST EMCHESZOC TOMA
`ＭＯＳダイオードと等価ＭＯＳダイオードにおける逆向
`還容量の変化に伴う出力信号の波形歪みを低減させるこ
`MOS24A-F ESMMMOS 24 4-— Ric bW Sit
`
`eA OZEICHES HIMESORBEARIS 4 T
`きの両容量の変化をさらに等しくできるので、ゲートと
`とができる。したがって、逆極性のダイオードとして等
`EOMBREBOALR SE BICSL< CEO TF-HE
`LBCES. LMT. WMRKEDORTA FEUTH
`ドレイン間の帰還容量の変化をさらに低減して出力信号
`価ダイオードのＣ−Ｖ（容量・電圧）特性と類似のダイ
`
`m7 A—-FROC—V Ae - BH) RHELRUOR7
`RLVOWAROZAYE& 5 cL CHINES
`の二次非対称歪みをさらに低減させることができる。
`オードを使用し、この逆極性のダイオードの印加電圧が
`
`A— PRA L, TOMO A— FOERIIEEEDS
`DORIEMMBEAR SE BICMGMETSTEMCES,
`【００８６】請求項６記載の増幅器によれば、出力側の
`ゲートとドレイン間の電位差とほぼ等しくなるように逆
`
`(0086) #PRIK6 ROMIRIC KMS. HAO
`Fo-KERLT VIDORLIFIES US BSED ICH
`ドレインと入力側のゲート間の帰還容量の変化を低減し
`バイアスすることにより、さらに出力信号の二次対称波
`RLAYVEATHIOT— b IO VERAOZeb7%(Ek L
`WAPATATEHICED, SHSICTHHAESOLAKIN
`て出力信号の二次非対称波形歪み等の波形歪みを低減さ
`形歪みを低減して出力信号の二次対称性を向上させるこ
`THATSO_RIFMEINEIEEARS OWEBEAZ(LS
`BEA (KL CHINESO_REMER LES AS T
`せることができる請求項１ないし５のいずれか一記載の
`とができる。
`
`WHT ENCE SAA BUS OWSNAALRO
`LEDBCES.
`半導体装置を増幅素子として使用するので、入力信号が
`【００８１】請求項２記載の半導体装置によれば、逆極
`
`(0081) #RIA 2 ROGERKUT, he
`“ASEAESPSR LC LCS SOC, AHS
`ゲートに重畳されたときの帰還回路の容量変化を低減し
`性のダイオードに、その印加電圧がゲートとドレイン間
`
`FP bhCHES Ni EE OMMEEIROAAYE(Ek L
`HORTA Kile, CORMMMBEAT— bE PLA UIE
`
`て二次非対称波形歪み等の波形歪みを低減することがで
`の電位差にほぼ等しくなるように逆バイアスを抵抗また
`OMRUAIIEIES LS BS KSCAER
`CIAEENERSORCEREAMS ST LDYG
`きる。
`はインダクタを介して直流電源により印加することがで
`at V RIAU CARIRIC KOFIST LDC
`EB.
`きる。このために、請求項１の発明と同様の作用によ
`【図面の簡単な説明】
`(Sqr faHAAA)
`£4, TOF MIC, #ORIA 1 OFAN L AYRROPERRIC KE
`り、ゲートとドレイン間の帰還容量の変化を低減して出
`【図１】本発明の第１の実施形態に係る半導体装置の等
`D0. PREPVOWHEAEOAYE(Ek LT HH
`(B41) AAO 1 OSEHAZREICRSKEOS
`力信号の波形歪み、特に二次非対称波形歪みを低減させ
`価回路図。
`
`MEAS
`IVES OPFUDCBEA, RicRIEINEeS tt
`ることができる。
`【図２】図１で示す実施形態をｎチャネルＪ型ＦＥＴに
`ATEMCESS
`(Hl2] Hl Croseneike nF -v HIV J FE Tle
`【００８２】請求項３記載の半導体装置によれば、ディ
`適用した場合の要部縦断面図。
`
`(00 8 2) #RIA 3 AROlc KN, 4
`
`A UKBAORCMTE.
`プレッション型ＭＯＳ電界効果トランジスタのソース接
`【図３】本発明の第２の実施形態に係る半導体装置の要
`Poey va VEMO SBIR RAY VYAROY—-AR
`(B43) AAO 2 OSHAZREIC RS -EKEBO
`地動作時、ゲートとドレイン間に、これら両者間の等価
`部縦断面図。
`
`HHBVERR, ThE RLA UMIC. CNS meHoOsih
`PBMEWTEOE
`ＭＯＳダイオードの等価容量と逆極性の等価容量を発生
`【図４】本発明の第３の実施形態に係る半導体装置の要
`MOS 24 4— FOSMALEOFMNAeR
`(S44) ASRRAOSS 3 OREREICRSSEARREOBE
`するＭＯＳダイオードを設けたので、これら等価容量は
`部縦断面図。
`TSEMOSZ1LA-PFERUKCOC TCHS SMABIs
`PBMEWTEOE
`ドレインからゲートへの帰還容量として作用する。
`【図５】図４で示す半導体装置のソース接地動作時の等
`
`RLYDST bAOMEAE LUCIE4.
`M5] M4 CrdBeego VY —ZRF
`ROSE
`【００８３】しかし、これら両等価容量の極性は相互に
`価回路図。
`
`IESE
`(0083) LAL, THSmMAiASOMESAc
`逆極性であるので、これら両容量の変化の方向も逆向き
`【図６】従来のｎチャネルＪＦＥＴの部分縦断面図。
`M6] HROnF + AVI FE T OBBHEB.
`TRECHSOC, TCHNSHABOB(LOAD Wi =
`であり、互いに打ち消し合う。このために、ゲートに信
`【図７】従来のｎチャネルＭＥＳＦＥＴの部分縦断面
`CHO, AVICHSIALAS. TORMDIC, F—-hicls
`EI7) (#3kOnF + HUME SFE T OBMNCATE
`号が入力されてもゲートとドレイン間の総帰還容量の変
`図。
`BRAHAENTET—bhER LT VM ORIMEAEOE
`化を低減することができるので、この帰還容量の変化に
`【図８】従来のディプレッション型ＭＯＳＦＥＴの部分
`M8) KROF 4 Ty ya VAMOS F ET OR
`{EST ST EDCE SOC, TCOWMEABOAEIC
`伴う出力信号の波形歪みを低減させることができる。し
`縦断面図。
`
`Wr.
`
`FES HATESOWMEEREIS $5 TEMCES. U
`たがって、ＭＯＳダイオードを、ゲート・ドレイン間の
`【図９】図６で示す従来のｎチャネルプレーナＪ型ＦＥ
`feDaT. MOSRAA-KR. T-—b KUT VAO
`EK9) M6 CRTTERO n Fv RAVI L—-F JEFE
`等価ＭＯＳダイオードのＣ−Ｖ（容量−電圧）特性と類
`Ｔと図７で示す従来のｎチャネルＭＥＳＦＥＴのソース
`
`SmMOS24A7—-ROC—-V (ABBE) HELE
`
`EM 7 CRITERO nF Vv AIVMESFETOVY—A
`似のダイオードに形成し、このＭＯＳダイオードの印加
`接地動作時の等価回路図。
`
`WOoOR4 A FICHRL. TOMOS 24 4A— FORM
`
`HeaRRODSM IES EX,
`電圧がゲートとドレイン間の電位差とほぼ等しくなるよ
`【図１０】図８で示す従来のディプレッション型ＭＯＳ
`M10) M8 CRITEROT 4 Py ya VIMO S
`BEDT— bE RL1 VOMCIEIEG US ESE
`うに逆バイアスすることにより、さらに出力信号の二次
`ＦＥＴのソース接地動作時の等価回路図。
`
`DIGPATFSTHICKED, SHICHISOLK
`
`FETOY—AfehEROSMEE.
`対称波形歪みを低減して出力信号の二次対称性を向上さ
`【符号の説明】
`(eSOsh)
`WPNBTEZEA (Ek LT HfSDOTE [_E &
`せることができる。
`２１ ＦＥＴ（電界効果トランジスタ）
`21 FET GRBARhKIVVAR)
`HT EMCESS
`【００８４】請求項４記載の半導体装置によれば、ＭＯ
`２１Ａ ＪＦＥＴ
`
`(008 4) #eDRIA 4 aeROeeRlic Kn, MO
`21A JFET
`Ｓダイオードに、その印加電圧がゲートとドレイン間の
`２１Ｂ ＭＥＳＦＥＴ
`
`21B MESFET
`SRAA— Fle, CORMMBEDT— bE RL UO
`50
`等価ＭＯＳダイオードの電位差にほぼ等しくなるように*
`２１Ｃ ＭＯＳＦＥＴ
`SHiM O S 44 A— FORMANCES US KS EFICHHO 21C MOSFET
`
`
`
`
`
`
`
`
`
`
`
`
`
`
`
`
`
`
`
`(8)
`(8)
`
`10
`
`20
`20
`
`30
`
`40
`
`8
`
`8
`
`

`

`15
`15
`
`２２ ゲート
`22 F7-k
`２３ ドレイン
`23 FUty
`２４ ソース
`24 YR
`２５，４７ 波形歪み低減回路
`25, 47 BBAREIES
`２６ 等価ダイオード
`26 Sie? zk
`
`(9)
`(9)
`
`*
`*
`
`特開平１１−７４３６７
`RPE 1 1—-74367
`16
`16
`
`*２７ 逆極性のダイオード
`*27 wWhRPrOR7z—F
`２８ コンデンサ
`28 ayy yd
`２９ 抵抗
`29 fi
`３０ 直流電源
`30 Baty
`４８ 第２のＭＯＳダイオード
`48 B2OMOS274—-Kk
`
`【図１】
`
`(h41)
`
`【図２】
`
`(2)
`
`243) 22a)
`
`23(D)
`
`f
`2lACIFET)
`
`
`
`【図５】
`
`
`【図３】
`
`(13)
`
`21B (MES FET)
`
`
`
`23(D)
`
`
`
`248) 2214)
`
`
`
`
`
`
`
`rec,|ois abn a TP,heacece
`_$ 36
`
`
`
`
`
`eAerreA edee
`SETLe
`
`【図１０】
`
`
`【図４】
`
`(H4]
`
`2l¢ (MOSFET)
`
`
`
`
`9
`
`

`

`(10)
`(10)
`
`特開平１１−７４３６７
`PE 1 1—-74367
`
`【図６】
`
`
`【図７】
`
`【図８】
`
`(18)
`
`14
`
`【図９】
`
`
`I9{s)
`
`1(G)
`
`20{D)
`
`
`A (xt P)
`
`
`
`
`Pp
`
`BZA
`
`Peed
`
`pt (migat)
`
`
`
`
`─────────────────────────────────────────────────────
`フロントページの続き
`JAY kN YORE
`
`(51)Int.Cl.6 識別記号 ＦＩ
`(51) Int.C1.°
`aesalsy
`FI
` Ｈ０３Ｆ 1/34
`HO3F_
`1/34
`// Ｈ０３Ｆ 3/60
`// HO3F—3/60
`
`(72)発明者 鈴木 俊也
`(72) 78144 sk fet
` 東京都品川区東品川四丁目３番１号 東芝
`
`
`Wai KRVI TASB Ss HS
` ライテック株式会社内
`DAT Y TRABHLA
`
`10
`
`10
`
`