공개특허 특2002-0085245
`
`
`
`(51) 。Int. Cl. 7
`G02F 1/1343
`
`(19) 대한민국특허청(KR)
`(12) 공개특허공보(A)
`
`(11) 공개번호
`(43) 공개일자
`
`특2002-0085245
`2002년11월16일
`
`(21) 출원번호
`(22) 출원일자
`
`10-2001-0024649
`2001년05월07일
`
`
`
`
`
`
`
`(71) 출원인
`
`(72) 발명자
`
`주식회사 현대 디스플레이 테크놀로지
`경기도 이천시 부발읍 아미리 산 136-1
`
`노정동
`부산광역시영도구봉래동4가134번지11/2
`이승희
`경기도이천시창전동49-1현대아파트102동1206호
`
`(74) 대리인
`
`강성배
`
`심사청구 : 있음
`
`(54) 액정표시장치
`
`요약
`
`
`본 발명은 액정표시장치의 보조 용량 크기를 유지하면서, 디스크리네이션 라인을 제거할 수 있는 박막 트랜지스터 액정
`표시장치를 개시한다. 개시된 본 발명은 투명성 절연 기판과, 상기 기판 상에 수직으로 교차 배열되어 단위 화소를 한정
`하는 수 개의 게이트 버스 라인 및 데이타 버스 라인과, 상기 게이트 버스 라인과 데이타 버스 라인이 교차되는 영역 상
`에 배치되는 박막 트랜지스터와, 상기 단위 화소 영역에 배치되는 플레이트형의 카운터 전극과, 상기 단위 화소 영역에
`상기 카운터 전극과 오버랩되게 배치되면서 내부에 수 개의 슬릿이 구비된 슬릿형의 화소 전극을 포함하는 액정표시장
`치에 있어서, 상기 카운터 전극은 상기 화소 전극의 슬릿의 양측 끝단과 오버랩되는 양측 가장자리 부분 각각에 홀이 구
`비된 것을 특징으로 한다.
`
`
`대표도
`도 3
`
`명세서
`
`도면의 간단한 설명
`
`도 1는 종래 기술에 따른 프린지 필드 스위칭 모드 액정표시장치를 도시한 평면도.
`
`
`
`- 1 -
`
`Page 1 of 20
`
`Tianma Exhibit 1006
`
`

`

`
`도 2는 상기 도 1a의 " A" 부분을 확대한 도면.
`
`도 3는 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치를 도시한 평면도.
`
`도 4a 및 도 4b는 본 발명의 다른 실시예들에 따른 프린지 필드 스위칭 모드 액정표시장치를 도시한 평면도.
`
`공개특허 특2002-0085245
`
`*도면의 주요 부분에 대한 부호의 설명*
`
`1: 게이트 버스 라인 3: 데이타 버스 라인
`
`5 공통 전극 라인 9: 화소 전극
`
`10: 박막 트랜지스터(TFT) 17: 카운터 전극
`
`발명의 상세한 설명
`
` 발명의 목적
`
` 발명이 속하는 기술 및 그 분야의 종래기술
`
`본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 보조 용량의 크기를 감소시키지 않으면서, 디스크리네이
`션 라인(disclination line)의 발생을 억제 시킬수 있는 프린지 필드 스위칭 모드(Fringe Field Switching mode: 이
`하, FFS라 한다) 액정표시장치에 관한 것이다.
`
`일반적으로 TN(Twisted Nematic) 모드 액정표시장치는 네마틱(nematic) 액정 분자들을 90°로 트위스트(Twist)
`시켜, 인가된 전압에따라 광투과 상태가 변하도록 한 장치이다. 하지만, 상기 TN 모드 액정표시장치는 시야각이 좁고,
`인가되는 전압에 따라 액정분자의 응답시간이 늦다. 또한, 시야각에 따른 빛의 투과율 차이가 심하므로 최근 추세인 대
`화면 액정표시장치에는 부적합한 단점을 가지고 있다.
`
`이러한, TN 모드의 좁은 시야각 문제를 해결하기 위해, 횡전계를 이용한 인 플렌 스위칭 모드(In-Plane Switching
`mode: 이하, IPS라 한다)와 프린지 필드 스위칭 모드(FFS)가 제안되어 졌다.
`
`상기 FFS 모드 액정표시장치는 강한 전계를 발생하지만, 상기 화소 전극에 형성된 슬릿의 가장자리에서 전계의 왜곡으
`로 디스크리네이션 라인이 발생하며, 이에 따라, 화면 품위가 저하된다. 이러한 문제를 해결하기 위하여 카운터 전극의
`폭을 줄여 배치하는 방법이 제안되었다.
`
`도 1a는 카운터 전극의 폭을 줄여 배치하는 종래 기술에 따른 프린지 필드 스위칭 모드 액정표시장치를 도시한 평면도
`로서, 도시한 바와 같이, 수직으로 교차되는 게이트 버스 라인(1)과 데이타 버스 라인(3)이 단위 화소 영역을 한정하고,
`상기 게이트 버스 라인(1)과 데이타 버스 라인(3)이 교차되는 영역 상에는 액정표시장치의 스위칭 역할을 하는 박막
`트랜지스터(10)가 배치되어 있다.
`
`상기 단위 화소 영역상에는 플레이트형 카운터 전극(7)과 단위화소 영역의 중침축을 기준으로 대응되고, 상기 게이트
`버스 라인(1) 혹은 데이타 버스 라인(3)과 소정의 각도를 이루는 다수개의 '∧'자형 슬릿을 갖는 화소 전극(9)이 상기
`카운터 전극(7)의 상부에 오버랩되게 배치되어 있다.
`
`도 2는 상기 도 1a의 " A" 부분을 확대한 도면으로서, 도시한 바와 같이, 상기 카운터 전극(7)의 폭을 화소 전극(9)의
`폭보다 줄여 디스크리네이션 라인의 발생을 최소화 하였다.
`
`이러한 전극 구조를 갖는 액정표시장치는 카운터 전극(7)의 폭을 상기 화소 전극(9)의 폭보다 줄여서 형성, 배치하였
`으므로, 상기 화소 전극(9)의 가장자리와 상기 카운터 전극(7)의 가장자리 부분이 오버랩되지 않아 전기장(12)의 왜
`곡을 최소화하여 디스크리네이션 라인의 발생을 억제하여 보다 양질의 화면을 얻을 수 있게 하였다.
`
`
`
`- 2 -
`
`Page 2 of 20
`
`

`

`2002 - 0085245
`공개특허 특2002-0085245
`
`
` 발명이 이루고자 하는 기술적 과제
`
`(7)
`,
`2
`'
`그런데, 상기와 같이 카운터 전극(7)의 폭을 줄이게 되면, 도 2에 도시한 바와 같이, 디스크리네이션 라인의 발생을 억
`(7)
`,
`7
`제 시킬 수 있으나, 상기 카운터 전극(7)의 면적이 줄어들면서, 보조 용량의 크기가 감소하게 되어, 화면상에 화면 떨림
`7t
`.
`(fliker)
`(fliker) 현상이 발생하는 또다른 문제가 발생된다.
`
`따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 디스크리네이션 라인의 발생을 억제시키면
`서, 보조 용량의 크기를 그대로 유지하여 플리커 발생을 방지할 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
`
` 발명의 구성 및 작용
`
`
`상기한 목적을 달성하기 위한, 본 발명은 투명성 절연 기판과, 상기 기판 상에 수직으로 교차 배열되어 단위 화소를 한
`정하는 수 개의 게이트 버스 라인 및 데이타 버스 라인과, 상기 게이트 버스 라인과 데이타 버스 라인이 교차되는 영역
`상에 배치되는 박막 트랜지스터와, 상기 단위 화소 영역에 배치되는 플레이트형의 카운터 전극과, 상기 단위 화소 영역
`에 상기 카운터 전극과 오버랩되게 배치되면서 내부에 수개의 슬릿이 구비된 슬릿형의 화소 전극을 포함하는 액정표시
`7t
`장치에 있어서, 상기 카운터 전극은 상기 화소 전극의 슬릿의 양측 끝단과 오버랩되는 양측 가장자리 부분 각각에 홀이
`구비된 것을 특징으로 한다.
`
`
`여기서, 상기 화소 전극은, " ∧" 자형 슬릿들이 구비되고, 상기 화소 전극은, 상기 게이트 버스 라인과 평행한 방향에서
`단위 화소의 중심을 기준으로해서 대칭되게 상기 게이트 버스 라인 또는 데이타 버스 라인과 소정 각도를 이루는 슬릿
`들이 구비되며, 상기 화소 전극은 상기 데이타 버스 라인과 평행한 방향의 슬릿을 구비한 것을 특징으로 한다.
`
`7t
`본 발명에 의하면, 화소 전극의 슬릿 양 끝단에 배치되는 카운터 전극의 양측 가장자리 부분 각각에 홀을 구비시킴으로
`써, 디스크리네이션 라인의 발생을 억제시키면서도 보조 용량을 그대로 유지할 수 있어, 화면 떨림 현상의 발생도 방지
`할 수 있다.
`
`(실시예)
`
`이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
`
`도 3는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 전극 구조를 도시한 평면도이다. 도시된 바와 같이,
`G)
`투명성 절연기판, 예컨데, 유리 기판(도시하지 않음) 상에 게이트 버스 라인(1)과 데이타 버스 라인(3)이 수직으로 교
`'
`(1)
`G3)
`차 배열되어 단위 화소 영역이 한정되어 있고, 상기 게이트 버스 라인(1)과 데이타 버스 라인(3)이 교차되는 영역 상에
`(10yt
`는 스위칭 역할을 하는 박막 트랜지스터(10)가 배치되어 있다.
`
`7t
`G)
`상기 단위 화소 영역 상의 가장자리 양측에 상기 데이타 버스 라인(3)과 평행하게 홀이 형성된 플레이트형 카운터 전극
`(17)
`(17)
`G3)
`(17)이 배치되어 있다. 또한, 상기 카운터 전극(17)의 상부에는 데이타 버스 라인(3)과 평행한 방향에서의 단위 화소
`(1)
`G3)
`의 중심축을 기준으로 서로 대응되도록, 상기 게이트 버스 라인(1) 혹은 데이타 버스 라인(3)과 소정의 각도를 이루는
`(9)
`다수개의 '∧'자형 슬릿들을 갖는 슬릿형 화소 전극(9)이 오버랩되게 배치되어 있다.
`
`
`또한, 도면에는 도시하지 않았지만, 상기한 구조의 하부 기판 상부에는 컬러 필터를 갖는 상부 기판이 배치되며, 상, 하
`유리 기판 사이에는 상기 화소 전극과 카운터 전극사이에서 발생하는 전계에의하여 회전되는 다수개의 액정 분자들로
`이루어진 액정층이 배치되고, 상하부 유리 기판의 외측면 각각에는 제 1편광판과 제 2 편광판이 서로 투과축이 수직이
`되도록 부착된다. 이때, 상기 제 1 편광판과 제 2편광판중의 어느하나의 투과축은 액정 분자의 배열 방향과 일치되도록
`한다.
`
`
`
`Page 3 of 20
`
`- 3 -
`
`Page 3 of 20
`
`

`

`2002 - 0085245
`공개특허 특2002-0085245
`
`
`여기서, 상기 액정 분자들은, 배향막에 의하여 양의 유전율 이방성을 갖는 경우에는 상기 게이트 버스 라인에 평행하게
`배열시키고, 음의 유전율 이방성을 갖는 경우에는 상기 데이타 버스 라인과 평행하게 배열시키도록 한다. 상기 카운터
`0 5um 1Qum
`,
`ns
`전극의 홀 부분 상에 나와있는 화소 전극의 폭은 양쪽 각각 0.5㎛~10㎛ 정도로 배치한다. 상기 화소 전극의 '∧' 형 슬
`Gum
`'
`Gum
`.
`릿의 폭은 8㎛이하 정도이고, 그 전극간 거리는 8㎛이하로 한다.
`
`ITO
`ZO
`또한, 상기 화소 전극의 재질은 ITO 금속 혹은 IZO 금속 중에서 어느하나로 형성할수 있다.
`
`상기에서 설명한 발명은 디스크리네이션을 제거 혹은 감소 시키기위하여 카운터 전극폭을 줄이는대신 카운터 전극의
`좌우 양측 혹은 상하 양측 부분에 홀을 형성하여 줌으로써, 디스크리네이션 발생을 억제시킬수 있으며, 동시에, 보조용
`량의 감소를 억제시켜 화면 떨림 현상을 방지할 수 있다.
`
`4a
`4b
`도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 액정표시장치를 도시한 평면도이다.
`
`4a
`,
`,
`(19)
`도 4a를 참조하면, 이 실시예에 따른 액정표시장치는 이전 실시예와 유사한 전극 구조를 갖지만, 화소 전극(19)의 슬
`(1)
`(1)
`릿들은 게이트 버스 라인(1)과 평행한 단위 화소의 중심축을 기준으로서 상기 게이트 버스 라인(1) 혹은 데이타 버스
`(3)
`라인(3)과 소정의 각도를 이루면서 상하 대응되도록 형성된다.
`
`4b
`,
`(27)
`(1)
`도 4b를 참조하면, 이 실시예에 따른 액정표시장치는 상기 카운터 전극(27)에서의 홀이 상기 게이트 버스 라인(1)과
`(29)
`(3)
`평행하도록 상하에 형성되고, 화소 전극(29)은 상기 데이타 버스 라인(3)과 평행한 다수개의 슬릿을 갖도록 형성 배치
`7t
`,
`7
`된다. 이들 실시예에 있어서도, 본 발명의 실시예에서와 마찬가지로, 디스크리네이션 라인의 억제와 보조 용량의 증가
`를 기할 수 있다.
`
` 발명의 효과
`
`7
`이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 카운터 전극의 크기를 일정하게 유지하되, 화소 전극의 가장자리
`와 오버랩되지 않도록 홀을 형성하여 디스크리네이션 라인을 감소시킬 수 있으면서, 액정표시장치의 보조 용량의 크기
`7k
`7
`가 줄어드는 것을 방지한 효과가 있다.
`
`본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용
`이하게 발명해낼 수 있다. 따라서 여기에 첨부된 청구 범위는 앞서 설명되 것에 한정하지 않고, 상기의 청구범위는 이
`발명에 내제되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술 분야에서 통상의 지식을
`가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
`
`7 G
`
`7)
`(57) 청구의 범위
`
`1.
`청구항 1.
`
`투명성 절연 기판과, 상기 기판 상에 수직으로 교차 배열되어 단위 화소를 한정하는 수 개의 게이트 버스 라인 및 데이
`타 버스 라인과, 상기 게이트 버스 라인과 데이타 버스 라인이 교차되는 영역 상에 배치되는 박막 트랜지스터와, 상기
`단위 화소 영역에 배치되는 플레이트형의 카운터 전극과, 상기 단위 화소 영역에 상기 카운터 전극과 오버랩되게 배치
`되면서 내부에 수개의 슬릿이 구비된 슬릿형의 화소 전극을 포함하는 액정표시장치에 있어서,
`
`7
`상기 카운터 전극은 상기 화소 전극의 슬릿의 양측 끝단과 오버랩되는 양측 가장자리 부분 각각에 홀이 구비된 것을 특
`징으로 하는 액정표시장치.
`
`2.
`청구항 2.
`
`1
`제 1항에 있어서, 상기 화소 전극은, " ∧" 자형 슬릿들이 구비된 것을 특징으로 하는 액정표시장치.
`
`3.
`청구항 3.
`
`
`Page 4 of 20
`
`- 4 -
`
`Page 4 of 20
`
`

`

`2002 - 0085245
`공개특허 특2002-0085245
`
`
`제 1항에 있어서, 상기 화소 전극은, 상기 게이트 버스 라인과 평행한 방향에서 단위 화소의 중심을 기준으로해서 대칭
`되게 상기 게이트 버스 라인 또는 데이타 버스 라인과 소정 각도를 이루는 슬릿들이 구비된 것을 특징으로 하는 액정표
`시장치.
`
`청구항 4.
`
`제 1항에 있어서, 상기 화소 전극은 상기 데이타 버스 라인과 평행한 방향의 슬릿을 구비한 것을 특징으로 하는 액정표
`시장치.
`
`도면
`
`도면 1
`
`
`
`3
`
`5
`
`
`Page 5 of 20
`
`- 5 -
`
`Page 5 of 20
`
`

`

`
`
`2002 - 0085245
`공개특허 특2002-0085245
`
`도면 2
`
`9
`
`12
`
`7
`
`도면 3
`
`17
`
`9
`
`
`
`3
`
`5
`
`
`Page 6 of 20
`
`- 6 -
`
`Page 6 of 20
`
`

`

`10
`
`{
`
`3
`
`
`
`공개특허 특2002-0085245
`
`도면 4a
`
`
`
`5
`
`
`Page 7 of 20
`
`- 7 -
`
`Page 7 of 20
`
`

`

`2002 - 0085245
`공개특허 특2002-0085245
`
`도면 4b
`
`10 /J
`
`
`
`3
`
`
`
`27
`
`29
`
`5
`
`
`Page 8 of 20
`
`- 8 -
`
`Page 8 of 20
`
`

`

`Laid-Open Patent Pat. 2002-0085245
`
`(19) Korea Intellectual Property Office (KR)
`
`(12) Laid-Open Patent Gazette (A)
`
`(51)Int. Cl.7
`G02F 1/1343
`(21) Application Number
`(22) Filing Date
`(71) Applicant
`
`(72) Inventors
`
`
`
`(74) Agent
`Request for Examination: Filed
`(54) Liquid crystal display device
`
`Pat. 2002-0085245
`(11) Laid-Open Number
`November 16, 2002
`(43) Laid-Open Date
`
`10-2001-0024649
`
` May 7, 2001
` Hyundai Display Technology Co., Ltd. San 136-1, Amiri-
`dong, Bubal-eup, Icheon-si, Gyeonggi
`Jeong-dong NO
`11/2, 134 Bongnae-dong 4-ga, Yeongdo-gu, Busan
`Seung-hee LEE
`Apt. 1206, Bldg. 102, Hyundai Apts., 49-1 Changjeon-dong,
`Icheon-si, Gyeonggi-do
`Seong-bae KANG
`
`
`
`
`
`Abstract
`
`The present invention discloses a thin film transistor liquid crystal display device capable of
`eliminating disclination lines while maintaining the size of the storage capacitor of the liquid
`crystal display device. The present invention as disclosed is a liquid crystal display device
`comprising: a transparent insulating substrate; a plurality of gate bus lines and data bus lines that
`are arranged intersecting perpendicularly on the substrate to form unit pixels; thin film transistors
`disposed on the regions where the gate bus lines and data bus lines intersect; plate-shaped counter
`electrodes disposed in the unit pixel regions; and slit-type pixel electrodes disposed so as to overlap
`the respective counter electrode in the unit pixel region and having a plurality of slits; wherein in
`each counter electrode, holes are is respectively furnished on both edge portions, which overlap
`with the respective ends of the slit of the pixel electrode.
`
`Representative drawing
`
`FIG. 3
`
`Specification
`
`Brief description of the drawings
`
`FIG. 1 is a plan view showing a fringe field switching mode liquid crystal display device
`according to the prior art.
`
`
`
`
`
`- 1 -
`
`Page 9 of 20
`
`

`

`Laid-Open Patent Pat. 2002-0085245
`
`FIG. 2 is an enlarged view of portion “A” in FIG. 1a.
`
`FIG. 3 is a plan view showing a fringe field switching mode liquid crystal display device according
`to the present invention.
`
`FIGS. 4a and 4b are plan views showing a fringe field switching mode liquid crystal display device
`according to other embodiments of the present invention.
`
`* Explanation of reference numerals of the principal parts of the drawings *
`
`1: Gate bus line
`
`
`
`5 Common electrode line
`
`
`
`
`
`3: Data bus line
`
`9: Pixel electrode
`
`10: Thin film transistor (TFT)
`
`17: Counter electrode
`
`Detailed description of invention
`
`Purpose of invention
`
`Art to which the invention belongs and prior art of the field
`
`The present invention relates to a liquid crystal display device, and more particularly to a fringe
`field switching mode (FFS) liquid crystal display device capable of suppressing the occurrence of
`disclination lines without reducing the size of the storage capacitor.
`
`In general, a twisted nematic (TN) mode liquid crystal display device is a device in which nematic
`liquid crystal molecules are twisted by 90° to change their light transmission state in accordance
`with an applied voltage. However, TN mode liquid crystal display devices have a narrow viewing
`angle, and the liquid crystal molecules’ response time to the applied voltage is slow. In addition,
`because there is a pronounced difference in transmittance of light as a function of the viewing
`angle, they are disadvantageously unsuitable for large-screen liquid crystal display devices, which
`are a recent trend.
`
`To solve this narrow viewing angle problem of the TN mode, there have been proposed an in-
`plane switching mode (hereinafter IPS), which uses a transverse electric field, and a fringe field
`switching mode (FFS).
`
`Although an FFS mode liquid crystal display device generates a strong electric field, disclination
`lines occur due to distortion of the electric field at an edge of the slit formed in the pixel electrode,
`and the screen quality is consequently degraded. To solve this problem, a method has been
`proposed in which the width of the counter electrode is reduced.
`
`FIG. 1a is a plan view showing a fringe field switching mode liquid crystal display device
`according to the prior art, in which the width of the counter electrode is reduced; as shown, a gate
`bus line (1) and a data bus line (3) intersect perpendicularly and define a unit pixel region, and a
`thin film transistor (10) that switches the liquid crystal display is disposed on the region where the
`gate bus line (1) and the data bus line (3) intersect.
`
`Page 10 of 20
`
`

`

`In the unit pixel region, a pixel electrode (9) is disposed that overlaps with the top part of the
`counter electrode (7) and has a plurality of “∧”-shaped slits about the central axis of the unit pixel
`region that form a predetermined angle with the gate bus line (1) or the data bus line (3), which
`correspond to the plate-shaped counter electrode (7).
`
`FIG. 2 is an enlarged view of portion “A” in FIG. 1a; as shown, the width of the counter electrode
`(7) is reduced to less than the width of the pixel electrode (9) to minimize the occurrence of
`disclination lines.
`
`In the liquid crystal display device having this electrode structure, because the counter electrode
`(7) is formed and disposed having a width less than that of the pixel electrode (9), the edge of the
`pixel electrode (9) and the edge portion of the counter electrode (7) do not overlap, thereby
`minimizing the distortion of the electric field (12) and thus suppressing the occurrence of
`disclination lines, so that a higher screen quality may be obtained.
`
`
`
`
`
`- 2 -
`
`Page 11 of 20
`
`

`

`Laid-Open Patent Pat. 2002-0085245
`
`Technical problem the invention is intended to solve
`
`However, if the width of the counter electrode (7) is reduced as described above, as shown in FIG.
`2, the occurrence of disclination lines may be suppressed; but as the area of the counter electrode
`(7) decreases, the size of the storage capacitor is reduced, and a different problem arises in that
`screen flicker occurs on the screen.
`
`Accordingly, the present invention, which has been conceived to solve the above problems, has
`the object of providing a liquid crystal display device capable of preventing the occurrence of
`flicker by keeping the size of the storage capacitor unchanged, while suppressing the occurrence
`of disclination lines.
`
`Configuration and operation of the invention
`
`
`
`The present invention, which is intended to accomplish the above object, is a liquid crystal display
`device comprising: a transparent insulating substrate; a plurality of gate bus lines and data bus
`lines that are arranged intersecting perpendicularly on the substrate to form unit pixels; thin film
`transistors disposed on the regions where the gate bus lines and data bus lines intersect; plate-
`shaped counter electrodes disposed in the unit pixel regions; and slit-type pixel electrodes disposed
`so as to overlap the respective counter electrode in the unit pixel region and having a plurality of
`slits; wherein in each counter electrode, holes are respectively furnished on both edge portions,
`which overlap with the respective ends of the slit of the pixel electrode
`
`
`
`The pixel electrode in this case is furnished with slits that form a predetermined angle with the
`gate bus line or the data bus line so as to be symmetric about the center of the unit pixel in a
`direction parallel to the gate bus line, and the pixel electrode is furnished with a slit in a direction
`parallel to the data bus line.
`
`According to the present invention, screen flicker may also be prevented, because it is possible to
`keep the storage capacitor unchanged while also suppressing the occurrence of disclination lines,
`by furnishing holes in each edge portion on each end of the counter electrode that is disposed at
`each end of the respective slit of the pixel electrode.
`
`(Embodiment)
`
`Below, a preferred embodiment of the present invention is described in detail, with reference to
`the attached drawings.
`
`FIG. 3 is a plan view illustrating an electrode structure of a thin film transistor liquid crystal display
`device according to an embodiment of the present invention. As shown, on a transparent insulating
`substrate, for example a glass substrate (not shown), a gate bus line (1) and a data bus line (3) are
`arranged intersecting perpendicularly so as to define a unit pixel region, and a thin film transistor
`
`Page 12 of 20
`
`

`

`(10) that plays a switching role is disposed on the region where the gate bus line (1) and the data
`bus line (3) intersect.
`
`A plate-shaped counter electrode (17) with holes formed parallel to the data bus line (3) is disposed
`on each edge of the unit pixel region. In addition, a slit-type pixel electrode (9) is disposed above
`the counter electrode (17) and overlapping it, having a plurality of “∧”-shaped slits that form a
`predetermined angle with the gate bus line (1) or the data bus line (3) so as to match up with each
`other about the central axis of the unit pixel that runs direction parallel to the data bus line (3).
`
`
`
`In addition, although not shown in the drawing, an upper substrate having a color filter is disposed
`above the lower substrate of the above-mentioned structure, and a liquid crystal layer composed
`of a plurality of liquid crystal molecules rotated by an electric field generated between the pixel
`electrode and the counter electrode is disposed between the upper and lower glass substrates; a
`first polarizing plate and a second polarizing plate are attached to each respective outer surface of
`the upper and lower glass substrates in such a manner that their transmission axes are perpendicular
`to each other. In this case, the transmission axis of either the first polarizing plate or the second
`polarizing plate is matched to the alignment direction of the liquid crystal molecules.
`
`
`
`
`
`- 3 -
`
`Page 13 of 20
`
`

`

`Laid-Open Patent Pat. 2002-0085245
`
`Here, the alignment layer aligns the liquid crystal molecules parallel to the gate bus line when they
`have positive dielectric anisotropy, and parallel to the data bus line when they have negative
`dielectric anisotropy. The arrangement is such that the width of the pixel electrode protruding into
`the hole portion of the counter electrode on each side is about 0.5–10 μm. The width of each “∧”-
`shaped slit of the pixel electrode is about 8 μm or less, and the distance between the electrodes is
`8 μm or less.
`
`In addition, the material of the pixel electrode may be formed of either ITO-metal or IZO-metal.
`
`The above-described invention is able to suppress the occurrence of disclination by forming holes
`in each upper and lower end portion or each left and right end portion of the counter electrode,
`rather than reducing the width of the counter electrode in order to eliminate or reduce disclination,
`while also reducing screen flicker by suppressing a reduction in the storage capacitor.
`
`FIGS. 4a and 4b are plan views that show a liquid crystal display device according to another
`embodiment of the present invention.
`
`Referring to FIG. 4a, the liquid crystal display device according to this embodiment has an
`electrode structure similar to that of the previous embodiment, but the slits of the pixel electrode
`(19) are formed so as to match up, upper and lower, about the central axis of the unit pixel that is
`parallel to the gate bus line (1), while forming a predetermined angle with the gate bus line (1) or
`the data bus line (3).
`
`Referring to FIG. 4b, in the liquid crystal display device according to this embodiment, upper and
`lower holes are formed in the counter electrode (27) so as to be parallel to the gate bus line (1),
`and the pixel electrode (29) is formed and disposed so as to have a plurality of slits parallel to the
`data bus line (3). In these embodiments, as in the embodiments of the present invention,
`disclination lines may be suppressed and the storage capacitor may be increased.
`
`Effects of the invention
`
`As described in detail above, according to the present invention, the size of the counter electrode
`is kept constant, and disclination lines may be reduced by forming holes so as not to overlap with
`the edge of the pixel electrode, while preventing a reduction in the size of the storage capacitor of
`the liquid crystal display device.
`
`Various embodiments within a scope not contrary to the principles and spirit of the present
`invention will be apparent to a person of skill in the art and may readily be invented. Accordingly,
`the claims appended hereto are not limited to what has been described above, and these claims
`encompass all novel patentable matters inherent in this invention, and also encompass all features
`that are treated as equivalent by persons of ordinary skill in the technical field to which this
`invention pertains.
`
`(57) Claims
`
`Claim 1.
`
`Page 14 of 20
`
`

`

`A liquid crystal display device comprising: a transparent insulating substrate; a plurality of gate
`bus lines and data bus lines that are arranged intersecting perpendicularly on the substrate to form
`unit pixels; thin film transistors disposed on the regions where the gate bus lines and data bus lines
`intersect; plate-shaped counter electrodes disposed in the unit pixel regions; and slit-type pixel
`electrodes disposed so as to overlap the respective counter electrode in the unit pixel region and
`having a plurality of slits;
`
`wherein in each counter electrode, holes are respectively furnished on both edge portions, which
`overlap with the respective ends of the slit of the pixel electrode.
`
`Claim 2.
`
`The liquid crystal display device according to Claim 1, wherein the pixel electrode is furnished
`with “∧”-shaped slits.
`
`Claim 3.
`
`
`
`
`
`- 4 -
`
`Page 15 of 20
`
`

`

`The liquid crystal display device according to Claim 1, wherein the pixel electrode is furnished
`with slits that form a predetermined angle with the gate bus line or the data bus line so as to be
`symmetric about the center of the unit pixel in a direction parallel to the gate bus line.
`
`Laid-Open Patent Pat. 2002-0085245
`
`Claim 4.
`
`The liquid crystal display device according to Claim 1, wherein the pixel electrode is furnished
`with slits in a direction parallel to the data bus line.
`
`Drawings
`
`FIG. 1
`
`... ·.
`. .
`. . . . . .
`
`3
`
`
`
`
`
`5
`
`
`
`- 5 -
`
`Page 16 of 20
`
`

`

`Laid-Open Patent Pat. 2002-0085245
`
`FIG. 2
`
`9
`
`7
`
`
`
`FIG. 3
`
`. .
`
`·:
`
`.
`
`.
`
`3
`
`..
`
`.
`
`· .
`.
`
`.
`
`.
`
`.
`
`. .
`. }
`'
`.
`
`9
`
`I ···
`
`.. ·••·•·•
`
`..
`
`.
`.
`·• ·· ··1·:
`.
`
`5
`
`
`
`
`
`- 6 -
`
`
`
`Page 17 of 20
`
`

`

`Laid-Open Patent Pat. 2002-0085245
`
`FIG. 4a
`
`10 J .. ,.
`
`3
`
`5
`
`
`
`- 7 -
`
`
`
`
`
`Page 18 of 20
`
`

`

`Laid-Open Patent Pat. 2002-0085245
`
`FIG. 4b
`
`10
`
`...... J.
`
`3
`
`27
`
`29
`
`5
`
`
`
`- 8 -
`
`Page 19 of 20
`
`

`

`I, Samuel Henderson, declare as follows:
`
`1 .
`
`I am over 21 years of age and am competent to make this declaration.
`
`I am a native speaker of English.
`
`I am fluent in Korean.
`
`I have 13 years of experience translating Korean to English.
`
`I translated the document "KR20020085245A" from Korean to
`
`2.
`
`3.
`
`4.
`
`5.
`
`English.
`
`6.
`
`I certify that the translation of the document "KR20020085245A" is,
`
`to the best of my knowledge, a true and accurate translation from Korean to
`
`English.
`
`7.
`
`In signing this declaration, I understand that the translation and this
`
`declaration may be filed as evidence in a contested case. I acknowledge that I may
`
`be subject to cross-examination within the United States.
`
`8.
`
`I declare under penalty of perjury that all statements made herein are
`
`true and accurate to the best of my knowledge and belief, and that these statements
`
`were made with the knowledge that willful false statements and the like so made
`
`are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of
`
`the United States Code.
`
`Executed: April 25, 2021
`
`Page 20 of 20
`
`