if probability-changing great success of a predetermined time occurs or non-probability-changing great success of a predetermined time occurs, you may make it switch a great success decision value. Moreover, if specific reaches, such as super reach, carry out predetermined time generating, you may make it switch a great success decision value. Moreover, you may make it switch a great success decision value by condition formation of eye a predetermined individual combined various conditions, such as ball detection by two or more kinds of ball detection equipments.

[0097] With the gestalt of this operation, although a great success decision value is made into one piece at the time of a low probability, a great success decision value is made [two or more] at the time of a high probability. Then, it is necessary to switch two or more great success decision values in the change—over opportunity of a great success decision value. In that case, although the random number for great success decision value decision according to two or more great success decision values of each may be used, you may make it determine each great success decision value by using one random number for great success decision value decision, and adding a predetermined value to the extracted random—number value for great success decision value decision.

[0098] In addition, in each example, although it was in agreement, the range of the value which the random number for a great success judging (random 1) takes, and the range of the value which the random number for great success decision value decision (random 6) takes do not necessarily need to be in agreement, and may be made smaller than the range of a value where the random number for a great success judging takes the range of the value which the random number for great success decision value decision takes. +n (n> 1) Moreover, it may be made to carry out by not taking +one at the time of renewal of the random number for great success decision value decision.

[0099] Moreover, one random number for great success decision value decision is used, a table is searched based on the extracted random-number value for great success decision value decision, and you may make it determine each great success decision value. Drawing 25 is the explanatory view showing an example of such a table. In this example, the random number for great success decision value decision shall take the value of the range of 0-4. And the great success decision value at the time of usual [according to each value of 0-4] (at the time of a low probability) and the great success decision value (this example five kinds) at the time of probability changing (at the time of a high probability) are set to the table. And CPU56 makes the great success decision value at the time of the low probability according to the random-number value for great success decision value decision extracted in the change-over opportunity, and the great success decision value at the time of a high probability a new great success decision value from such a table.

[0100] Even if there are two or more kinds of great success decision values at the time of a low probability even if there is how many kinds of great success decision value at the time of a high probability and if such a table is used, a great success decision value can be easily switched by one random numbers for great success decision value decision.

[0101] In addition, all the decision values shown in <u>drawing 25</u> are the prime factors, and do not serve as a multiple of other values. Therefore, the relevance with other values of each great success decision value is lost, and it becomes difficulty more to predict a great success decision value in the exterior of the main substrate 31. Moreover, although the random number for great success decision value decision shall take the value of the range of 0-4 in this example, that range may be arbitrary and there may be. [still more]

[0102] Moreover, although the random-number value for great success decision value decision is used in the example shown in <u>drawing 25</u> as a numeric value for determining a great success decision value as it is, it is good also as a numeric value for adding the extracted random-number value for great success decision value decision to the present random-number value for great success decision value decision, and determining a new great success decision value for an aggregate value. And the decision of the great success decision value based on a table may be used at the time of modification of the great success decision value on condition of ON of the count switch 23, and may be used at the time of modification of the great success decision

AMD EX1002 (Part 2 of 2)

THIS PAGE BLANK (USPTO)

value on condition of ON of the first starting opening switch 17 after powering on, or ON of the gate switch 12. Furthermore, you may use at the time of modification of these both sides. [0103] Although the gestalt of each above-mentioned operation explained the case where the image display section 9 by CRT for indicating two or more kinds of patterns by adjustable was used, you may be the case where the adjustable indicating equipment by LCD is used, and may be the case where an adjustable drum type and belt-type indicating equipment is used. Furthermore, all the face of a board can also apply to the image-type pachinko game machine which consists of images.

[0104] moreover, the game machine of the gestalt of each above-mentioned operation, i.e., the pachinko game machine shown in the front view of drawing 1 Although it was the 1st sort pachinko game machine with which the grant of predetermined game value to a game person is attained when the halt pattern of the special pattern by which it is indicated by adjustable at the image display section 9 based on starting winning a prize became the combination of a predetermined pattern The 2nd sort pachinko game machine with which the grant of predetermined game value to a game person will be attained if winning a prize to the predetermined field of the electric accessory opened based on starting winning a prize is, This invention is applicable even if a predetermined right is the 3rd sort pachinko game machine generated or continued, when winning a prize to the predetermined electric accessory which will be opened if the halt pattern of the pattern by which it is indicated by adjustable based on starting winning a prize becomes the combination of a predetermined pattern is. [0105] In addition, although interrupt processing was interrupt processing started by the internal timer interrupt of CPU56 with the gestalt of each above-mentioned operation The main routine which repeats and performs processing which updates a numeric value even when it is constituted so that a game machine may interrupt for every predetermined time from the exterior of CPU56 and may supply the signal for generating, The configuration of a game mean for controlling progress including interrupt processing which performs the routine which is started for every predetermined time under main routine activation, and includes game control is applicable.

[0106]

[Effect of the Invention] As mentioned above, the main routine to which the game mean for controlling progress which controls game advance for a game machine repeats and performs processing which updates a numeric value according to this invention, Since it constituted so that interrupt processing which performs the routine which is started for every predetermined time under main routine activation, and includes game control might be included The time amount which the continuity of the numeric value used for extracting a random number etc. is not disrupted, and are spent on a numerical update process can increase, and the numerical random nature for extracting a random number etc. used can be raised more.

[0107] When the numeric value updated by the main routine is a numeric value for deciding the display result of the adjustable display specially used by the game at least, the display result of an adjustable display can be made more into random.

[0108] Moreover, when the main routine is constituted so that initialization processing may be included, it can constitute so that initialization processing may be performed only to the power up of a game machine.

[0109] When interrupt processing is the internal timer interrupt of a microprocessor, the hardware circuitry for generating an interrupt becomes unnecessary, and can simplify circuitry. [0110] To the numeric value updated by the main routine, including the processing which updates a numeric value for interrupt processing to generate the random-number value for a specific game judging by predetermined numeric-value within the limits The numeric value used in order to generate the specific game decision value which is a decision value for judging whether it is compared with the random-number value for a specific game judging, and shifts to a specific game condition is included. When it has a decision value extract means for specific games to extract the numeric value for generating a specific game decision value a condition [the input of the detecting signal from predetermined game ball detection equipment], and to determine the decision value for specific games in a predetermined game condition It is effective in being hard

THIS PAGE BLANK (USPTO)

coming to win popularity the malfeasance which used the inaccurate substrate etc.

[Translation done.]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-116887 (P2000-116887A)

(43)公開日 平成12年4月25日(2000.4.25)

(51) Int.Cl.7

識別記号

テーマコート*(参考)

A63F 7/02 320

A63F 7/02

FΙ

320

2C088

G06F 19/00

G06F 15/44

審査請求 未請求 請求項の数5 OL (全 18 頁)

(21)出願番号

特願平10-294283

(22)出願日

平成10年10月15日(1998.10.15)

(71)出顧人 000144153

株式会社三共

群馬県桐生市境野町6丁目460番地

(72)発明者 鵜川 配八

群馬県桐生市相生町1丁目164番地の5

(72) 発明者 福田 隆

群馬県桐生市境野町6丁目460番地 株式

会社三共内

(74)代理人 100103090

弁理士 岩壁 冬樹

Fターム(参考) 20088 AA17 AA33 AA35 AA42 BC45


CA19

(54) 【発明の名称】 遊技機

(57)【要約】

【課題】 従来の遊技機では、乱数を抽出するためのカ ウンタのカウント値の連続性がとぎれたり、カウンタの カウントアップ処理にかけられる時間が少なくなったり するので、表示態様の組み合わせを決定するための乱数 値のランダム性が低下する場合がある。

【解決手段】 CPUは、まず、クロックモニタ制御を 動作可能状態にするために、CPU56に内蔵されてい るクロックモニタレジスタをクロックモニタイネーブル 状態に設定する。次いで、スタックポインタの指定アド レスをセットするためのスタックセット処理を行う。そ して、RAMクリア等のシステムチェック処理を行う。 そして、表示用乱数更新処理を繰り返し実行する。その 他の遊技制御は、定期的に発生する内部タイマ割込によ る割込処理において実行される。



()

2

【特許請求の範囲】

【請求項1】 特定入賞部への遊技媒体の入賞により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者にとって有利となる特定遊技状態に移行可能な遊技機であって、

遊技進行を制御する遊技進行制御手段が、数値を更新する処理を繰り返し実行するメインルーチンと、メインルーチン実行中の所定時間毎に起動される割込処理であって遊技制御を含むルーチンを実行する割込処理とを含むことを特徴とする遊技機。

【請求項2】 メインルーチンで更新される数値は、少なくとも特別遊技で使用される可変表示の表示結果を決めるための数値である請求項1記載の遊技機。

【請求項3】 メインルーチンは、イニシャライズ処理 後に、数値を更新する処理を繰り返し実行するように構 成されている請求項1または請求項2記載の遊技機。

【請求項4】 割込処理は、マイクロプロセッサの内部 タイマ割込である請求項1ないし請求項3記載の遊技 機。

【請求項5】 割込処理は、所定の数値範囲内で特定遊 技判定用乱数値を生成するための数値を更新する処理を 含み、

メインルーチンで更新される数値には、前記特定遊技判 定用乱数値と比較され特定遊技状態に移行するか否か判 定するための判定値である特定遊技判定値を生成するた めに用いられる数値が含まれ、

所定遊技状態中に、所定の遊技球検出装置からの検出信号の入力を条件として前記特定遊技判定値を生成するための数値を抽出して特定遊技用判定値を決定する特定遊技用判定値抽出手段を備えた請求項1ないし請求項4記載の遊技機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、所定の条件が成立すると遊技者に有利となる特定遊技状態に移行可能な遊技機に関する。

[0002]

【従来の技術】遊技機として、表示状態が変化可能な可変表示部を有する可変表示装置が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に遊技者に有利となる特定遊技状態に移行するように構成されたものがある。可変表示装置には複数の可変表示部があり、通常、複数の可変表示部の表示結果を時期を異ならせて表示するように構成されている。

【0003】可変表示部には、例えば、図柄等の複数の 識別情報が可変表示される。可変表示部の表示結果があ らかじめ定められた特定の表示態様の組合せとなること を、通常、「大当り」という。なお、遊技価値とは、遊 技機の遊技領域に設けられた可変入賞球装置の状態が打 球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。

【0004】また、「大当り」の組合せ以外の「はずれ」の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。

【0005】そのような遊技機では、大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい特定遊技状態としての大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば15ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。

【0006】そのような遊技機における遊技制御においては、複数種類ある「はずれ」の表示態様の組み合わせがランダムに発生することが望ましい。また、やはり複数種類ある「リーチ」の表示態様の組み合わせもランダムに発生することが望ましい。さらに、一般に複数種類ある「大当り」の表示態様の組み合わせもランダムに発生することが望ましい。特定の1つまたは複数の表示態様の組み合わせに比べて頻繁に発生するのでは、遊技者に不審感を抱かせる可能性があるからである。

【0007】そこで、表示態様の組み合わせを決定するために、遊技機内で乱数を発生させ、発生された乱数値に応じて表示態様の組み合わせが決定される。一般に、乱数は、所定のカウンタをカウントアップし、乱数値発生タイミングになるとそのときのカウンタ値を抽出することによって発生される。すると、表示態様の組み合わせのランダム性は、カウンタのカウント値のランダム性に依存することになる。

[0008]

【発明が解決しようとする課題】以上のように、可変表示部の表示結果に応じて特定遊技状態に移行可能なように構成された遊技機では、表示態様の組み合わせを決定する乱数を抽出するためのカウンタのカウント値のランダム性をいかに向上させるかが重要な課題になっている

【0009】パチンコ遊技機等の遊技機では、遊技制御

はソフトウェアで実現され、遊技制御プログラムを実行するマイクロコンピュータに所定時間間隔(例えば2ms毎)でハードウェア的にリセットをかけ、定期的に遊技制御プログラムが再起動されるように構成されることが多い。また、乱数を抽出するためのカウンタのカウントアップはやはりソフトウェアで実現されることが多い。その場合、カウンタのカウントアップは、必要な遊技制御がなされた後の余り時間で繰り返し実行されるように構成される。

【0010】マイクロコンピュータがリセットされると 初期化処理が実行され、通常、初期化処理においてRA Mクリア処理が行われる。すると、RAMに形成された 乱数を抽出するためのカウンタのカウント値もクリアさ れることになる。つまり、乱数を抽出するためのカウン タが定期的にクリアされるために、カウント値の連続性 がとぎれてしまう。その結果、カウント値から生成され る乱数値のランダム性が阻害されてしまう。乱数を抽出 するためのカウンタのカウント値は連続してカウントア ップされることが望ましいので、遊技機の電源投入時に のみRAMクリア処理を実行し、以後、定期的にリセッ トされても、RAMクリア処理を行わないように構成さ れた遊技機もある。しかし、そのように構成しても、定 期的にリセットされたときに、RAMクリア処理以外の 初期化処理は必要である。すると、定期リセット時に、 そのような初期化処理を実行するための期間が常に要求 されるので、乱数を抽出するためのカウンタのカウント アップにかけられる時間が、その分減少してしまう。一 般に、カウント値には所定の上限が定められ上限値を越 えると初期値に戻される。初期値から上限値までを1周 とすると、上限値が高く設定されていた場合には、カウ ントアップにかけられる時間が少ないと、カウント値が 1周するよりも前の時点で、1回の定期リセットにもと づく処理期間が完了してしまう。すなわち、カウント値 がそれほど進んでいないうちに次の定期リセットによる 遊技制御が行われる。その遊技制御において乱数値抽出 タイミングが発生すると、狭い範囲の数値のうちから乱 数値が抽出されることになり、実質的に乱数値のランダ ム性が低下する。以上のように、従来の遊技機では、乱 数を抽出するためのカウンタのカウント値の連続性がと ぎれたり、カウンタのカウントアップ処理にかけられる 時間が少なくなったりするので、表示態様の組み合わせ を決定するための乱数値のランダム性が低下する場合が あり、その結果、出現する表示態様の組み合わせに偏り が生ずる可能性がある。

【0011】本発明は、そのような課題を解決するためになされたものであって、乱数を抽出するためのカウンタのカウント値のランダム性をより向上させることができる遊技機を提供することを目的とする。

[0012]

【課題を解決するための手段】本発明による遊技機は、

特定入賞部への遊技媒体の入賞により特別遊技を行い、 特別遊技の結果が所定の態様になったことにもとづいて 遊技者にとって有利となる特定遊技状態に移行可能な遊 技機であって、遊技進行を制御する遊技進行制御手段 が、数値を更新する処理を繰り返し実行するメインルー チンと、メインルーチン実行中の所定時間毎に起動され て遊技制御を含むルーチンを実行する割込処理とを含む ように構成されている。

【0013】メインルーチンで更新される数値は、少なくとも特別遊技で使用される可変表示の表示結果を決めるための数値である。また、メインルーチンは、イニシャライズ処理後に、数値を更新する処理を繰り返し実行するように構成されていてもよい。

【0014】割込処理は、例えば、マイクロプロセッサの内部タイマ割込である。

【0015】割込処理は、所定の数値範囲内で特定遊技 判定用乱数値を生成するための数値を更新する処理を含 み、メインルーチンで更新される数値には、特定遊技判 定用乱数値と比較され特定遊技状態に移行するか否か判 定するための判定値である特定遊技判定値を生成するた めに用いられる数値が含まれ、さらに、所定遊技状態中 に、所定の遊技球検出装置からの検出信号の入力を条件 として特定遊技判定値を生成するための数値を抽出して 特定遊技用判定値を決定する特定遊技用判定値抽出手段 を備えていてもよい。

[0016]

【発明の実施の形態】以下、本発明の一実施形態を図面を参照して説明する。まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図、図2はパチンコ遊技機1の内部構造を示す全体背面図、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。

【0017】図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた景品玉を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。

【0018】遊技領域7の中央付近には、複数種類の図柄を可変表示するためのCRTを用いた画像表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。この実施の形態では、画像表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11

を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。

【0019】可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、画像表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。

【0020】遊技盤6には、複数の入賞口19,24が設けられている。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。

【0021】そして、この例では、一方のスピーカ27の近傍に、景品玉払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット50も示されている。

【0022】カードユニット50には、使用可能状態で 40 あるか否かを示す使用可表示ランプ151、カード内に 記録された残額情報に端数 (100円未満の数) が存在 する場合にその端数を打球供給皿3の近傍に設けられる 度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダラ 50

イタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。 [0023] 打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、図柄の変動を開始できる状態であれば、普通図柄を可変表示する可変表示器10の表示数字が連続的に変化する状態になる。普通図柄の変動を開始できる状態でなければ、ゲート通過記憶を1増やす。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。なお、始動入賞記憶については、後で詳しく説明する。

【0024】画像表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。

【0025】停止時の画像表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。

【0026】次に、パチンコ遊技機1の裏面の構造について図2を参照して説明する。可変表示装置8の背面では、図2に示すように、機構板36の上部に景品玉タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク38に供給される。景品玉タンク38内の景品玉は、誘導樋39を通って玉払出装置に至る。

【0027】機構板36には、中継基板30を介して画像表示部9を制御する可変表示制御ユニット29、基板ケース32に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31、可変表示制御ユニット29と遊技制御基板31との間の信号を中継するための中継基板33、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板37が設置されている。さらに、機構板36に

は、モータの回転力を利用して打球を遊技領域7に発射する打球発射装置34と、遊技効果ランプ・LED28 a,28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35が設置されている。

【0028】また、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。遊技盤6の裏面には、図3に示すように、各入賞口および入賞球装置に入賞した入賞玉を所定の入賞経路に沿って導く入賞玉集合カバー40が設けられている。入賞玉集合カバー40に導かれる入賞玉のうち、開閉板20を経て入賞したものは、玉払出装置(図3において図示せず)が相対的に多い景品玉数(例えば15個)を払い出すように制御される。始動入賞口14を経て入賞したものは、玉払出装置が相対的に少ない景品玉数(例えば6個)を払い出すように制御される。そして、その他の入賞口24および入賞球装置を経て入賞したものは、玉払出装置が相対的に中程度の景品玉数(例えば10個)を払い出すように制御される。なお、図3には、中継基板33が例示されている。

【0029】賞球払出制御を行うために、入賞球検出スイッチ99、始動ロスイッチ17およびVカウントスイッチ22からの信号が、主基板31に送られる。入賞があったことは入賞球検出スイッチ99で検出されるが、主基板31に入賞球検出スイッチ99のオン信号が送られると、主基板31から賞球制御基板37に賞球制御コマンドが送られる。例えば、始動ロスイッチ17のオンに対応して入賞球検出スイッチ99がオンすると、賞球個数「6」を示す賞球制御コマンドが出力され、カウントスイッチ23またはVカウントスイッチ22のオンに対応して入賞球検出スイッチ99がオンすると、賞球個数「15」を示す賞球制御コマンドが出力される。そして、それらのスイッチがオンしない場合に入賞球検出スイッチ99がオンすると、賞球個数「10」を示す賞球制御コマンドが出力される。

【0030】図4は、主基板31における回路構成の一例を示すプロック図である。なお、図4には、賞球制御基板37、ランプ制御基板35、音声制御基板70、発射制御基板91および表示制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23および入賞球検出スイッチ99からの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59と、始動記憶表示器18の点灯および滅灯を行うとともに7セグメントLED回路60とを含む。

【0031】また、基本回路53から与えられるデータ

に従って、大当りの発生を示す大当り情報、画像表示部 9の画像表示開始に利用された始動入賞球の個数を示す 有効始動情報、確率変動が生じたことを示す確変情報等 をホール管理コンピュータ等のホストコンピュータに対 して出力する情報出力回路 6 4 を含む。

【0032】基本回路 53 は、ゲーム制御用のプログラム等を記憶する ROM54、ワークメモリとして使用される RAM55、制御用のプログラムに従って制御動作を行う CPU56 および I/O ポート部 57 を含む。なお、ROM54、RAM55 は CPU56 に内蔵されている場合もある。

【0033】さらに、主基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、基本回路53から与えられるアドレス信号をデコードして1/0ポート部57のうちのいずれかの1/0ポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。なお、玉払出装置97から主基板31に入力されるスイッチ情報もあるが、図4ではそれらは省略されている。

【0034】遊技球を打撃して発射する打球発射装置は 発射制御基板91上の回路によって制御される駆動モー タ94で駆動される。そして、駆動モータ94の駆動力 は、操作ノブ5の操作量に従って調整される。すなわ ち、発射制御基板91上の回路によって、操作ノブ5の 操作量に応じた速度で打球が発射されるように制御され る。

【0035】次に動作について説明する。図5および図6は、主基板31における基本回路53の動作を示すフローチャートである。図5は基本回路53が実行するメイン処理を示し、図6は割込処理を示す。基本回路53の電源オン時のリセットが解けると、CPU56は、まず、クロックモニタ制御を動作可能状態にするために、CPU56に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する(ステップS1)。なお、クロックモニタ制御とは、入力されるクロック信号の低下または停止を検出すると、CPU56の内部で自動的にリセットを発生する制御である。

【0036】次いで、CPU56は、スタックポインタの指定アドレスをセットするためのスタックセット処理を行う(ステップS2)。この例では、スタックポインタに00FFHが設定される。そして、システムチェック処理を行う(ステップS3)。システムチェック処理では、CPU56は、RAM55にエラーが含まれているか判定し、エラーが含まれている場合には、RAM55を初期化するなどの処理を行う。電源投入時にはRAM55の内容は不定であるから、結局、RAM55のクリア処理が行われることになる。また、定期的(例えば2ms毎)にタイマ割込がかかるように、CPU内蔵タイマの初期設定を行う。

【0037】そして、表示用乱数更新処理を繰り返し実

行する(ステップ S 4)。図7は、遊技機で用いられる 各乱数を示す説明図である。各乱数は、以下のように使 用される。

- (1) ランダム 1: 大当りを発生させるか否か決定する (大当り判定用)
- (2) ランダム 2-1~2-3: 左右中のはずれ図柄決 定用
- (3) ランダム3:大当り時の図柄の組合せを決定する (大当り図柄決定用=特定図柄判定用)
- (4) ランダム4: はずれ時にリーチするか否か決定する (リーチ判定用)
- (5)ランダム5:リーチ種類を決定する(リーチ動作 決定用)
- (6) ランダム 6: 大当り判定値を決定する(大当り判定値決定用)

【0038】なお、遊技効果を高めるために、上記

- (1)~(6)の乱数以外の乱数も用いられている。例えば、普通図柄を表示する可変表示器 10の表示結果にもとづいてあたりとするか否か決定するための乱数や、可変表示器 10の停止図柄を決定する乱数等がある。
- 【0039】ステップS4の処理では、(2)のはずれ 図柄決定用の乱数、(4)のリーチ判定用の乱数、
- (5) のリーチ動作用および大当り判定値決定用の乱数を生成するカウンタのカウントアップ (1加算) が行われる。ただし、ランダム2-2は、ランダム2-1の桁上げが生ずるときに、すなわち、ランダム2-1の値が「15」になって「0」に戻されるときにカウントアップされる。また、ランダム2-3は、ランダム2-2の桁上げが生ずるときに、すなわち、ランダム2-2の値が「15」になって「0」に戻されるときにカウントア 30ップされる。

【0040】図6に示された処理は、CPU56内部のタイマ割込によって起動される。割込処理において、CPU56は、表示制御基板80に送出される表示制御コマンドをRAM55の所定の領域に設定する処理を行った後に(表示制御データ設定処理:ステップS11)、表示制御コマンドを出力する処理を行う(表示制御データ伝送処理:ステップS12)。

【0041】次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う(データ出力処理:ステップS13)。また、遊技領域7の周囲に設けられているランプ・LEDの点灯/滅灯パターン変更タイミングを決定するためのタイマを更新する処理を行う(ステップS14)。さらに、各種出力データの格納領域の出力データを設定するとともに、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データを格納領域に設定する出力データを協領域に設定する出力データ設定処理を行う(ステップS15)。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要な

らば警報が発せられる(エラー処理:ステップS16)。

【0042】次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を生成するための各カウンタを更新する処理を行う(ステップS17)。この実施の形態では、図7に示された各乱数を生成するための各カウンタのうち、(1)の大当り判定用乱数および(3)の大当り図柄判定用乱数を生成するためのカウンタのカウントアップ(1加算)を行う。

【0043】次に、CPU56は、特別図柄プロセス処理を行う(ステップS18)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS19)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。

【0044】さらに、CPU56は、スイッチ回路58を介して、ゲートスイッチ12、始動ロスイッチ17およびカウントスイッチ23の状態を入力し、各入賞ロや入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS20)。また、遊技の進行に応じてスピーカ27から所定音が発せられるように、音声制御基板70に信号を送出する制御を行う(ステップS21)。

【0045】CPU56は、ここで、ステップS4の処理と同様の表示用乱数を生成するための各カウンタを更新する処理を行う(ステップS15)。具体的には、

(2)のはずれ図柄決定用の乱数、(4)のリーチ判定用の乱数、(5)のリーチ動作用および(6)の大当り判定値決定用の乱数を生成するカウンタのカウントアップ(1加算)を行う。

【0046】また、CPU56は、賞球制御基板37との間の入賞球信号処理を行う(ステップS23)。すなわち、所定の条件が成立すると賞球制御基板37に賞球個数信号を出力する。賞球制御基板37に搭載されている賞球制御用CPUは、賞球個数信号に応じて玉払出装置97を駆動する。

【0047】ステップ $S11\sim S23$ 間での処理が完了すると、割込処理を終了し、メイン処理における割込発生時点で行われていた処理に戻る。図5に示されたように、割込発生時点で実行されている処理は、ステップS4の表示用乱数更新処理である。

【0048】図8は、図5および図6に示された表示用 乱数更新処理(ステップS4、S22)の具体的処理を 示すフローチャートである。表示用乱数更新処理におい て、CPU56は、まず、はずれ図柄決定用乱数(ランダム2-1、2-2、2-3)を更新する処理を行う(ステップS31)。すなわち、ランダム2-1をカウントアップ(1加算)するとともに、ランダム2-1の桁上げが生ずるとランダム2-2の桁上げが生ずるとランダム2-3のカウントアップを行う。

【0049】また、リーチ判定用乱数(ランダム4)を生成するするためのカウンタおよびリーチ動作用乱数(ランダム5)を生成するするためのカウンタをカウントアップする(ステップS32、S33)。そして、大当り判定値決定用乱数(ランダム6)を生成するするためのカウンタ(大当り判定値決定用カウンタ)をカウントアップする(ステップS34)。

【0050】なお、図5および図6に示された処理では、ステップS4とステップS22とにおいて、大当り判定値決定用カウンタの更新処理(ステップS34)が行われたが、図9および図10に示すように、メイン処理における無限ループ期間においてのみ大当り判定値決定用カウンタの更新処理を行ってもよい(ステップS5)。図9に示されたメイン処理および図10に示された割込処理では、ステップS4A、S2Aにおいて、大当り判定値決定用カウンタの更新処理は行われない。

【0051】また、図5および図9に示された処理では、大当り判定値決定用カウンタの更新処理は常時実行されることになるが、所定の期間においてのみ更新されるように構成してもよい。所定の期間とは、大当り判定用乱数と大当り判定値との比較を行わない期間中であり、例えば、大当り遊技中である。

【0052】図11は、メイン処理と割込処理との関係の一例を示すタイミング図である。図11に示すように、電源がオンすると、まず、メイン処理におけるステップ $S1\sim S3$ の処理が行われ、その後、ステップS4の処理(またはS4およびS5の処理)が繰り返し実行される。割込発生用タイマがタイムアップすると、タイマ割込が発生する。そして、その割込処理において、ステップ $S11\sim S23$ の処理が実行される。実行完了すると、ステップS4の処理(またはS4およびS5の処理)に戻り、表示用乱数更新処理(または表示用乱数更新処理(ランダムS0更新せず)+大当り判定値決定用乱数更新処理)が行われる。

【0053】図11において、表示用乱数更新処理(または表示用乱数更新処理(ランダム6更新せず)+大当り判定値決定用乱数更新処理)は斜線部分で示されている。また、割込が発生したときに表示用乱数更新処理(または表示用乱数更新処理(ランダム6更新せず)+大当り判定値決定用乱数更新処理)で扱われるカウンタのカウント値が「n」であれば、割込処理から復帰したときには、カウント値は「n」から始まる。すなわち、カウント値は連続する。なお、遊技進行状況に応じてス

テップS11~S23に要する時間は変わるので、図1 1において斜線で示された部分の期間は一定ではなくランダムである。

【0054】このように、乱数を抽出するためのカウンタのカウント値は割込前後において連続してカウントアップされ、かつ、表示用乱数更新処理(または表示用乱数更新処理(ランダム6更新せず)+大当り判定値決定用乱数更新処理)にかけられる時間が、従来の場合よりも延長されている。なぜなら、図11に示された制御ではメイン処理におけるイニシャライズ処理等に相当する白矩形部分は電源投入時にしか現れないが、従来の制御では、表示用乱数更新処理(または表示用乱数更新処理(ランダム6更新せず)+大当り判定値決定用乱数更新処理)を示す各斜線部分の前で常にイニシャライズ処理等が行われていたからである。

【0055】従って、従来の遊技機に比べて、乱数を抽出するためのカウンタのカウント値の連続性がとぎれたりすることはなく、また、カウンタのカウントアップ処理にかけられる時間が多くなって、乱数を抽出するためのカウンタのカウント値のランダム性をより向上させることができる。

【0056】次に、始動入賞口14への入賞(始動入賞)にもとついて画像表示部9に可変表示される図柄の決定方法について図12〜図14のフローチャートを参照して説明する。図12は打球が始動入賞口14に入賞したことを判定する処理を示し、図13は大当り判定の処理を示す。また、図14は、画像表示部9における可変表示の停止図柄を決定する処理を示すフローチャートである。

【0057】打球が遊技盤6に設けられている始動入賞口14に入賞すると、始動口スイッチ17がオンする。割込処理におけるステップS20のスイッチ処理において、基本回路53は、スイッチ回路58を介して始動口スイッチ17がオンしたことを判定する(ステップS41)。オンしたことを検出した場合には、CPU56は、判定値変更フラグがセットされているか否か確認する(ステップS46)。セットされていなければ、大当り判定値決定用カウンタのそのときのカウント値を抽出し、大当り判定値とする(ステップS47)。また、判定値変更フラグをセットする(ステップS48)。

【0058】そして、CPU56は、始動入賞記憶数が始動記憶上限値である4に達しているかどうか確認する(ステップS42)。始動入賞記憶数が始動記憶上限値に達していなければ、始動入賞記憶数を1増やし(ステップS43)、大当り判定用乱数の値を抽出する。そして、各始動入賞記憶数n(n=1, 2, 3, 4)に対応して設けられている乱数値格納エリアに抽出した乱数を格納する(ステップS44)。始動入賞記憶数が始動記憶上限値に達している場合には、ステップS43、S44の処理を行わない。

【0059】CPU56は、画像表示部9の可変表示をを所定の格約開始できる状態になると図14のフローチャートに示すお、格納エリクローチャートに示す処理を行う。まず、始動入賞記憶数の値を確認する(ステップS50)。始動入賞記憶数が0でなければ、始動【0064】入賞記憶数=1に対応する乱数値格納エリアに格納されている値を読み出すとともに(ステップS51)、始動でいた場合に入賞記憶数の値を1減らし、かつ、各乱数値格納エリア判定用乱数の

【0060】そして、CPU56は、ステップS51で 読み出した値、すなわち抽出されている大当り判定用乱 数値にもとづいて当たり/はずれを決定する(ステップS53)。この実施の形態では、大当り判定用乱数は0~249の範囲の値をとることにする。そして、図13に示すように、始動入賞時に抽出されている大当り判定用乱数(ランダム1)の値を大当り判定値と比較する。そして、ランダム1の値が大当り判定値と一致すれば、大当りと決定し、それ以外の値である場合にははずれと 20

の値をシフトする (ステップ S 5 2)。すなわち、始動 入賞記憶数= n (n=2, 3, 4)に対応する乱数値格

納エリアに格納されている値を、始動入賞記憶数=nー

1に対応する乱数値格納エリアに格納する。

決定する。

【0061】なお、画像表示部9における停止図柄の組合せが特定図柄の揃ったものである場合には、大当りが発生するとともに高確率の状態となる。高確率の状態では、次に大当りが発生する確率が高められるとともに、可変表示器10が可変表示開始後図柄が確定するまでの時間が短縮されるとともに、可変表示器10による当り発生時に可変入賞球装置15の開放状態が長く設定される。すなわち、高確率時には、遊技者にとって極めて有利な状態となる。低確率時(通常時)には大当り判定値は例えば1個とされるが、高確率時には、大当り判定値は複数個とされ、抽出されているランダム1の値がいずれかの大当り判定値と一致すると大当りと決定される。

【0062】大当りと判定されたときには、CPU56は、大当り図柄判定用乱数(ランダム3)の値にもとづいて停止図柄を決定する。ここで、リミッタが作動している場合には、高確率状態を引き起こす確変図柄を含まないテーブルから停止図柄を決定する(ステップS54、S56)。リミッタは、連続して高確率状態が継続することを制限するだめのものである。例えば、4回連続して高確率状態が継続するとりミッタが作動状態になる。従って、リミッタ作動状態では、確率変動が行われる特定図柄を含まないテーブルから停止図柄が決定される。リミッタが作動中でないならば、全図柄を含むテーブルから停止図柄を決定する(ステップS54、S55)。

【0063】さらに、CPU56は、ランダム5の値に 従ってリーチ種類を決定し(ステップS74)、大当り とするか否か、大当りの場合の図柄、およびリーチ種類 を所定の格納エリアに設定する(ステップS75)。なお、格納エリアは、基本回路53におけるRAM55に

【0064】ステップS53においてはずれと判定されていた場合には、CPU56は、リーチとするか否か判定する(ステップS59)。例えば、図7に示すリーチ判定用乱数の値が $0\sim104$ のいずれかである場合にはリーチすることに決定する。リーチすることに決定したときには、基本回路は、停止図柄の決定を行う。この実施の形態では、ランダム2-1の値に従って左右図柄を決定する(ステップS60)。また、ランダム2-2の値に従って中図柄を決定する(ステップS61)。ここで、決定された中図柄が左右図柄と一致した場合には、中図柄に対応した乱数の値に1加算した値に対応する図柄を中図柄の確定図柄として、大当り図柄と一致しないようにする。

【0065】さらに、CPU56は、ランダム5の値に従ってリーチ種類を決定する(ステップS62)。そして、所定の格納エリアに「リーチ」、リーチ図柄、およびリーチ種類を設定する(ステップS63)。ステップS59における抽選結果がはずれである場合には、所定の格納エリアにはずれであることを設定する(ステップS64)。

【0066】図15は特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図15に示す特別図柄プロセス処理は、図6および図10のフローチャートにおけるステップS18の具体的な処理である。基本回路53のCPU56は、特別図柄プロセス処理を行う際に、その内部状態に応じて、図15に示すステップS300~S309のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。

【0067】特別図柄変動待ち処理(ステップS300):始動入賃口14(この実施の形態では可変入賞球装置15の入賃口)に打球入賞して始動口スイッチ17がオンするのを待つ。始動口スイッチ17のオンが検出されたら、図12に示された処理を行う。特別図柄判定処理(ステップS301):特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が0でなければ、既に抽出されているランダム1の値に応じて大当たりとするかはずれとするか決定する。停止図柄設定処理(ステップS302):ランダム2またはランダム3の値に応じて左右中図柄の停止図柄を決定する。

【0068】リーチ動作設定処理(ステップS303):リーチ判定用乱数(ランダム4)の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数(ランダム5)の値に応じてリーチ動作の変動態様を決定する。

【0069】全図柄変動開始処理(ステップS304):画像表示部9において全図柄が変動開始されるよ

うに制御する。また、画像表示部9に背景やキャラクタも表示される場合には、それに応じた表示制御コマンドデータが表示制御基板80に送出されるように制御する。全図柄停止待ち処理(ステップS305):所定時間が経過すると、画像表示部9において表示される全図柄が停止されるように制御する。また、全図柄停止のタイミングまで、所定のタイミングで左右図柄が停止されるように制御するとともに、適宜、画像表示部9において表示される背景やキャラクタに応じた表示制御コマンドデータが表示制御基板80に送出されるように制御する。

【0070】大当たり表示処理(ステップS306): 停止図柄が大当たり図柄の組み合わせである場合には、 大当たり表示の表示制御コマンドデータが表示制御基板 80に送出されるように制御するとともに内部状態(プロセスフラグ)をステップS307に移行するように更新する。そうでない場合には、内部状態をステップS309に移行するように更新する。なお、大当たり図柄の組み合わせは、左右中図柄が揃った組み合わせである。また、遊技制御基板80の回路は表示制御コマンドデータに従って、画像表示部9に大当り表示を行う。大当り表示は遊技者に大当りの発生を報知するためになされるものである。大入賞口開放開始処理(ステップS307):大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド21を駆動して大入賞口を開放する。

【0071】大入賞口開放中処理(ステップS308):大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板80に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、大当り遊技状態の終了条件が成立していなければ内部状態をステップS307に移行するように更新する。大当り遊技状態の終了条件が成立していれば、内部状態をステップS309に移行するように更新する。

【0072】大当たり終了処理(ステップ S 3 0 9): 大当たり遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部フラグ等を初期状態に戻し、内部状態をステップ S 3 0 0 に移行するように更新する。

[0073]上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドデータを送出する処理を行うモジュールは、対応する表示制御コマンドデータを出力ポートに出力するとともに、ストローブ信号を出力ポートに出力する。なお、この実施の形態では、大当り遊技状態における各ラウンド毎に、ステップS307の大入賞口開放開始処理とステップS308の大入賞口開放中処理とが実行される。

【0074】図12のフローチャートに示されたように、この実施の形態では、始動入賞口への最初の入賞が

あると、大当り判定値決定用カウンタの値が抽出され、 大当り判定値が更新された(ステップS46~S4 8)。判定値変更フラグは電源投入時に実行されるイニシャライズ処理でクリアされているので、図16のタイミング図に示すように、遊技機の電源投入後、最初に始動入賞があると、大当り判定値が変更されることになる。

【0075】最初の始動入賞に変えて、電源投入後の最初の普通図柄変動開始の条件が成立すると大当り判定値の変更を行うようにしてもよい。図17は、そのような処理を示すフローチャートである。なお、この実施の形態では、普通図柄変動開始の条件は通過ゲート11の遊技球通過である。

【0076】打球が遊技盤6に設けられている通過ゲート11を通過すると、ゲートスイッチ12がオンする。割込処理におけるステップ S20のスイッチ処理において、基本回路53は、スイッチ回路58を介してゲートスイッチ12がオンしたことを判定する(ステップ S71)。オンしたことを検出した場合には、CPU56は、判定値変更フラグがセットされているか否か確認する(ステップ S76)。セットされていなければ、大当り判定値決定用カウンタのそのときのカウント値を抽出し、大当り判定値とする(ステップ S77)。また、判定値変更フラグをセットする(ステップ S78)。

【0077】そして、CPU56は、ゲート通過記憶数が上限値である4に達しているかどうか確認する(ステップS72)。ゲート通過記憶数が上限値に達していなければ、ゲート通過記憶数を1増やし(ステップS73)、普通図柄による当り判定用乱数の値を抽出する。そして、各ゲート通過記憶数n(n=1,2,3,4)に対応して設けられている乱数値格納エリアに抽出した乱数を格納する(ステップS74)。ゲート通過記憶数が上限値に達している場合には、ステップS73、S74の処理を行わない。なお、乱数値格納エリアに格納された乱数は、図6および図10に示された割込処理のステップS19の普通図柄プロセス処理における判定を実行する処理において参照される。

【0078】以上のような処理によって、図18のタイミング図に示すように、遊技機の電源投入後、最初に普通図柄を変動させるための条件が成立すると、大当り判定値が変更されることになる。

【0079】そして、この実施の形態では、図19のタイミング図に示すように、大当り遊技状態が開始され、大入賞口が最初に開放し、そのラウンドにおいて大入賞口への最初の入賞があると、すなわち、カウントスイッチ23がオンしたら、そのときの大当り判定値決定用カウンタのカウント値を抽出し、大当り判定値を変更する。

【0080】図20は、図19に示されたような制御を 行う大入賞口開放中処理(図15におけるステップS3 08)の処理を示すフローチャートである。大入賞口開

放中処理において、CPU56は、まず、タイマがタイ ムアウトしているか否か確認する(ステップS38 1)。このタイマは、例えば29.5秒を計時するもの であって、1ラウンドの大入賞口開放許容時間を計測す る。従って、タイムアウトしていれば、ソレノイド21

の駆動を停止するように制御して大入賞口を閉成し(ス テップS395)、プロセスフラグを大当り終了処理に 応じた値にセットする(ステップS396)。

【0081】タイマがタイムアウトしていない場合に は、カウントスイッチ23がオンしたかどうかチェック する(ステップS385)。カウントスイッチ23がオ ンしたときには、入賞数カウンタを+1する(ステップ S386)。そして、入賞数カウンタがmであれば、そ のときのランダム6の値を抽出する(ステップ538 7, 5388, 5389) 。具体的には、大当り判定値 決定用カウンタのそのときのカウント値を抽出する。抽 出されたランダム6の値は、次回の大当り判定値として 使用される。なお、図19に示された例は、m=1の例 である。

【0082】入賞数カウンタの値が10であれば、CP U56は、ソレノイド21の駆動を停止するように制御 して大入賞口を閉成し(ステップS391)、そのラウ ンドが最終ラウンドであるか否か確認する(ステップS 391、 S392)。 最終ラウンドであるか否かは、開 放回数カウンタの値によって判断される。最終ラウンド であれば、ステップS396の処理に移行する。また、 最終ラウンドでなければ、そのラウンドにおけるVカウ ントスイッチ有効期間中にVカウントスイッチ22がオ ンしたかどうか確認する(ステップS393)。Vカウ ントスイッチ22がオンしていれば、次のラウンドを開 始するためにプロセスフラグを大入賞口開放開始処理に 応じた値にセットする(ステップS394)。Vカウン トスイッチ22がオンしていなければ、ステップS39 6の処理に移行する。

【0083】図19に示された例は、大入賞口が最初に 開放したときのラウンドにおいて大入賞口への最初の入 賞があると、そのときの大当り判定値決定用カウンタの 値を抽出する例であったが、任意のラウンド中に、大当 り判定値決定用カウンタ値の抽出を行ってもよい。図2 1は、大当り遊技状態における任意のラウンドにおい て、大入賞口への最初の入賞があると、そのときの大当 り判定値決定用カウンタの値を抽出する例を示す。

【0084】また、任意のラウンドにおいて、任意の個 数目の大入賞口への入賞があったときに大当り判定値決 定用カウンタの抽出を行ってもよい。図22は、大当り 遊技中において、あるラウンドにおいて、所定の個数の 大入賞口への入賞があると大当り判定値決定用乱数値を 抽出して大当り判定値を切り換える例を示すタイミング 図である。図22では、大当り判定値決定用乱数値を抽 出するための所定個がsと表現されている。

[0085] 図23は、図22に示されたような制御を 行う大入賞口開放中処理(ステップS308)の処理を 示すフローチャートである。大入賞口開放中処理におい て、CPU56は、まず、タイマがタイムアウトしてい るか否か確認する(ステップS381)。タイムアウト していれば、大入賞口を閉成し(ステップS395)、 プロセスフラグを大当り終了処理に応じた値にセットす る(ステップS396)。

【0086】タイマがタイムアウトしていない場合に は、開放回数カウンタを十1する(ステップS38 2)。カウントスイッチ23がオンしたときには、入賞 数カウンタを+1する(ステップS385, S38 6)。そして、開放回数カウンタの値がNであるか否か 確認する (ステップ S 4 0 I)。開放回数カウンタの値 がNであれば、大当り判定値を切り換えるためのステッ プS402以降の処理を行う。なお、Nは1~15のう ちの任意の値である。

【0087】ステップS402において、CPU56 は、入賞数カウンタが s であれば、そのときのランダム 6の値を抽出する(ステップS389)。抽出されたラ ンダム6の値は、次回の大当り判定値として使用され る。その後、図20に示されたステップS390以降の 処理と同様の処理を行う。

【0088】以上のように、大当り判定値決定用カウン タを無限ループ(図5におけるステップS4または図9 におけるステップ S 5) で歩進させ、所定のタイミング で大当り判定値決定用カウンタのカウント値を抽出する ことによって大当り判定値決定用乱数を抽出し、大当り 判定値の切換を行った。大当り判定値の切換契機は、遊 技者が発射した遊技球の大入賞口への入賞にもとづくも のであって、ランダムに発生する。すなわち、ランダム に大当り判定値の切換が行われるので、外部から切換契 機を特定することは不可能である。従って、不正基板を 取り付けても、大当りを狙い撃つことはできなくなる。 なお、ここでは大当り判定値決定用カウンタを例にとっ て説明を進めたが、遊技制御に用いられる他のカウンタ を無限ループで歩進させるようにしてもよい。

【0089】また、上記の各実施の形態において、大当 り判定値の切り換えは、カウントスイッチ23のオンを 契機に行われている。例えば V カウントスイッチ 2 2 の オンを契機に判定値を切り換えるように構成すると、V カウントスイッチ22がオンせず、判定値切り換えが行 われない可能性がある。しかし、一般に、Vカウントス イッチ22よりもカウントスイッチ23はオンしやすい ので、カウントスイッチ23のオンを契機に判定値を切 り換えるように構成すれば、そのような不都台が生ずる 可能性が低減される。また、一般に、遊技機は、特定遊 技状態中においてカウントスイッチ23が1回もオンし ない場合にはエラーとされ遊技が中断される。

【0090】さらに、遊技機の電源投入後の最初の特別 図柄または普通図柄の変動開始の条件が成立すると、大当り判定値に変更を行った。そのような条件にもとづく 大当り判定値の変更が行われない場合には、遊技機の電源投入後、1回目の大当り遊技状態に入るまで大当り判定値の変更が行われないので、長期間にわたって大当り判定値が一定値に保持される可能性がある。すると、その長期間の間に何らかの不正手段によって大当り判定用 乱数の値が大当り判定値に一致するタイミングが認識されてしまうおそれもある。しかし、遊技機の電源投入後の最初の特別図柄または普通図柄の変動開始の条件が成立すると大当り判定値の変更を行うように構成すれば、不正手段によるタイミングの認識の可能性を低減することができる。

【0091】なお、上述した例では、遊技機の電源投入後の最初の特別図柄または普通図柄の変動開始の条件が成立すると、大当り判定値の変更を行った。しかし、大当り判定値の変更タイミングは1回目に限らず、電源投入後の所定回目であってもよい。図24は、電源投入後M回目の始動入賞で大当り判定値決定用カウンタの値を抽出し、抽出値を大当り判定値とする処理を示すフローチャートである。

【0092】図24に示すように、CPU56は、始動口センサ17がオンしたことを検出すると(ステップS41)、始動入賞カウンタを+1する(ステップS95)。そして、始動入賞カウンタがMになると(ステップS96)、大当り判定値決定用乱数(ランダム6)の値を抽出する(ステップS97)。そして、ここで抽出した乱数値を大当り判定値とする。また、始動入賞カウンタをクリアしておく(ステップS98)。

【0093】次いで、始動入賞記憶数が始動記憶上限値である4に達しているかどうか確認する(ステップS42)。始動入賞記憶数が始動記憶上限値に達していなければ、始動入賞記憶数を1増やし(ステップS43)、大当り判定用乱数の値を抽出する。そして、各始動入賞記憶数n(n=1, 2, 3, 4)に対応して設けられている乱数値格納エリアに抽出した乱数を格納する(ステップS44)。始動入賞記憶数が始動記憶上限値に達している場合には、ステップS43、S44の処理を行わない。

【0094】なお、所定回数Mとして、電源投入後大当り判定値が変更されない期間が長くならないように、小さい値が採用される。また、図24には、電源投入後所定回目の始動入賞があると大当り判定値を変更するようにしたが、電源投入後所定回目の通過ゲートの球通過があると大当り判定値を変更するようにしてもよい。

【0095】上記の例では、遊技者の遊技にもとついてランダムに生ずる入賞口への入賞を大当り判定値の切換契機として、切換契機のランダム性(=外部からの特定が不可能)を確保したが、入賞口への入賞に応じて行わ

れる遊技状態を切換契機としても、遊技者の遊技にもとづく入賞口への入賞にもとづくものであるから切換契機 のランダム性を確保できる。

【0096】例えば、始動入賞にもとづく特別図柄の可変表示の開始時、大当りの確定時、リーチの確定時などに大当り判定値を切り換えるようにしてもよい。つまり、大当り判定値と大当り判定用乱数値との比較を行ってから、大当り避技状態に移行するまでの適当なタイミングで大当り判定値を切り換えるようにしてもよい。その際、大当りやリーチが所定回生ずると大当り判定値を切り換えるようにしてもよい。また、当りが発生したり、所定回の非確変大当りが発生すると大当り判定値を切り換えるようにしてもよい。また、スーパリーチ等の特定のリーチが所定回発生すると大当り判定値を切り換えるようにしてもよい。また、複数種類の球検出装置による球検出等の条件を種々組み合わせた所定個目の条件成立によって大当り判定値を切り換えるようにしてもよい。

【0097】この実施の形態では、低確率時には大当り判定値は例えば1個とされるが、高確率時には、大当り判定値は複数個とされる。すると、大当り判定値の切換契機では、複数個の大当り判定値を切り換える必要がある。その場合、複数個のそれぞれの大当り判定値に応じた大当り判定値決定用乱数を使用してもよいが、1つの大当り判定値決定用乱数を使用して、抽出された大当り判定値決定用乱数値に所定値を加算することによって、各大当り判定値を決定するようにしてもよい。

【0098】なお、各例において、大当り判定用乱数 (ランダム1)がとる値の範囲と大当り判定値決定用乱数 (ランダム6)がとる値の範囲とは一致していたが、必ずしも一致している必要はなく、大当り判定値決定用 乱数がとる値の範囲を、大当り判定用乱数がとる値の範囲よりも小さくしてもよい。また、大当り判定値決定用 乱数の更新時に+1するのではなく、+n(n>1)するようにしてもよい。

【0099】また、1つの大当り判定値決定用乱数を使用して、抽出された大当り判定値決定用乱数値をもとにテーブルを検索して、各大当り判定値を決定するようにしてもよい。図25は、そのようなテーブルの一例を示す説明図である。この例では、大当り判定値決定用乱数は0~4の範囲の値をとるものとする。そして、テーブルには、0~4の各値に応じた通常時(低確率時)の大当り判定値と確変時(高確率時)の大当り判定値(この例では5種類)とが設定されている。そして、CPU56は、そのようなテーブルから、切換契機において抽出された大当り判定値決定用乱数値に応じた低確率時の大当り判定値と高確率時の大当り判定値とを新たな大当り判定値と高を

【0100】このようなテーブルを用いれば、高確率時の大当り判定値が何種類あっても、また、低確率時の大

30

当り判定値が複数種類あったとしても、1つの大当り判定値決定用乱数で容易に大当り判定値の切換を行うことができる。

【0101】なお、図25に示されている判定値は全て素数であって、他の値の倍数とはなっていない。従って、各大当り判定値は他の値との関連性がなくなり、主基板31の外部において大当り判定値を予測することはより困難になる。また、この例では、大当り判定値決定用乱数は0~4の範囲の値をとるものとしたが、その範囲は任意であり、さらに多くてもよい。

【0102】また、図25に示された例では、大当り判定値決定用乱数値をそのまま大当り判定値を決定するための数値として用いているが、抽出された大当り判定値決定用乱数値に加算して、加算値を新たな大当り判定値を決定するための数値としてもよい。そして、テーブルにもとづく大当り判定値の決定は、カウントスイッチ23のオンを条件とした大当り判定値の変更時に用いてもよいし、電源投入後最初の始動口スイッチ17のオンやゲートスイッチ12のオンを条件とした大当り判定値の変更時に用いてもよい。さらに、それら双方の変更時に用いてもよい。

【0103】上記の各実施の形態では、複数種類の図柄を可変表示するためのCRTによる画像表示部9を用いた場合について説明したが、LCDによる可変表示装置を用いた場合であってもよく、また、ドラム式やベルト式の可変表示装置を用いた場合であってもよい。さらに、盤面が全て映像で構成される映像式のパチンコ遊技機に適用することもできる。

【0104】また、上記の各実施の形態の遊技機、すなわち図1の正面図に示されたパチンコ遊技機は、始動入賞にもとづいて画像表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。

【0105】なお、上記の各実施の形態では、割込処理は、CPU56の内部タイマ割込によって起動される割込処理であったが、遊技機がCPU56の外部から所定時間毎に割り込み発生のための信号を供給するように構成されている場合でも、数値を更新する処理を繰り返し実行するメインルーチンと、メインルーチン実行中の所定時間毎に起動されて遊技制御を含むルーチンを実行する割込処理とを含む遊技進行制御手段の構成を適用することができる。

[0106]

【発明の効果】以上のように、本発明によれば、遊技機を、遊技進行を制御する遊技進行制御手段が、数値を更新する処理を繰り返し実行するメインルーチンと、メインルーチン実行中の所定時間毎に起動されて遊技制御を含むルーチンを実行する割込処理とを含むように構成したので、乱数を抽出する等のために用いられる数値の連続性がとぎれたりすることはなく、また、数値更新処理にかけられる時間が多くなって、乱数を抽出する等のための用いられる数値のランダム性をより向上させることができる。

【0107】メインルーチンで更新される数値が、少なくとも特別遊技で使用される可変表示の表示結果を決めるための数値である場合には、可変表示の表示結果をよりランダムにすることができる。

【0108】また、メインルーチンが、イニシャライズ 処理を含むように構成されている場合には、初期化処理 を遊技機の電源投入時のみに行うように構成できる。

【0109】割込処理が、マイクロプロセッサの内部タイマ割込である場合には、割込を発生させるためのハードウェア回路が不要になって、回路構成を簡略化することができる。

【0110】割込処理が所定の数値範囲内で特定遊技判定用乱数値を生成するための数値を更新する処理を含み、メインルーチンで更新される数値には、特定遊技判定用乱数値と比較され特定遊技状態に移行するか否か判定するための判定値である特定遊技判定値を生成するために用いられる数値が含まれ、所定遊技状態中に、所定の遊技球検出装置からの検出信号の入力を条件として特定遊技判定値を生成するための数値を抽出して特定遊技用判定値を決定する特定遊技用判定値抽出手段を備えている場合には、不正基板等を使用した不正行為を受けにくくなる効果がある。

【図面の簡単な説明】

【図1】 パチンコ遊技機を正面からみた正面図である。

【図2】 パチンコ遊技機の内部構造を示す全体背面図である。

【図3】 パチンコ遊技機の遊技盤を背面からみた背面 図である。

40 【図4】 遊技制御基板における回路構成の一例を示す フロック図である。

【図 5 】 基本回路のメイン処理を示すフローチャート である。

【図6】 基本回路の割込処理を示すフローチャートである。

【図7】 各乱数を示す説明図である。

【図8】 表示用乱数更新処理を示すフローチャートである。

【図9】 基本回路のメイン処理の他の例を示すフロー 50 チャートである。

【図10】 基本回路の割込処理の他の例を示すフローチャートである。

【図11】 メイン処理と割込処理との関係の一例を示すタイミング図である。

【図12】 打球が始動入賞口に入賞したことを判定する処理を示すフローチャートである。

【図13】 大当り判定の処理を示すフローチャートである。

【図 1 4 】 可変表示の停止図柄を決定する処理を示すフローチャートである。

【図 15】 特別図柄プロセス処理を示すフローチャートである。

【図16】 大当り判定値決定用乱数の抽出の一例を示すタイミング図である。

【図17】 打球が通過ゲートを通過したことを判定する処理を示すフローチャートである。

【図18】 大当り判定値決定用乱数の抽出の他の例を 示すタイミング図である。

【図19】 大当り判定値決定用乱数の抽出のさらに他の例を示すタイミング図である。

【図20】 大入賞口開放中処理を示すフローチャートである。

【図21】 大当り判定値決定用乱数の抽出の別の例を 示すタイミング図である。

【図22】 大当り判定値決定用乱数の抽出のさらに別の例を示すタイミング図である。

【図23】 大入賞口開放中処理の他の例を示すフローチャートである。


【図24】 打球が始動入賞口に入賞したことを判定する処理の他の例を示すフローチャートである。

【図25】 大当り判定値を決定するためのテーブルの 一例を示す説明図である。


【符号の説明】


- 9 画像表示部
- 10 可変表示器
- 11 通過ゲート
- 12 ゲートスイッチ
- 14 始動入賞口
- 15 可変入賞球装置
- 17 始動口スイッチ
- 23 カウントスイッチ
- 31 遊技制御基板(主基板)
- 53 基本回路


[図1]





【図2】














【図25】

大当り将定領決定用甚數	判定節(通常)	判定值(確変時)
0	3	3, 7, 79, 103, 107
1	7	7, 11, 83, 107, 113
2	11	11, 17, 89, 113, 127
3	17	17, 23, 101, 173, 197
4	19	19, 47, 103, 179, 211






[図23]



[図24]





UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

NOTICE OF ALLOWANCE AND FEE(S) DUE

20987

7590

09/14/2004

VOLENTINE FRANCOS, & WHITT PLLC ONE FREEDOM SQUARE 11951 FREEDOM DRIVE SUITE 1260 RESTON, VA 20190 EXAMINER
KIM, HAROLD J

PAPER NUMBER

ART UNIT

DATE MAILED: 09/14/2004

2182

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/251,755	09/23/2002	Hitoshi Endo	OKI.396	4191

TITLE OF INVENTION: SYSTEM LSI

APPLN, TYPE	SMALL ENTITY	ISSUE FEE	PUBLICATION FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1330	\$300	\$1630	12/14/2004

THE APPLICATION IDENTIFIED ABOVE HAS BEEN EXAMINED AND IS ALLOWED FOR ISSUANCE AS A PATENT. PROSECUTION ON THE MERITS IS CLOSED. THIS NOTICE OF ALLOWANCE IS NOT A GRANT OF PATENT RIGHTS. THIS APPLICATION IS SUBJECT TO WITHDRAWAL FROM ISSUE AT THE INITIATIVE OF THE OFFICE OR UPON PETITION BY THE APPLICANT. SEE 37 CFR 1.313 AND MPEP 1308.

THE ISSUE FEE AND PUBLICATION FEE (IF REQUIRED) MUST BE PAID WITHIN <u>THREE MONTHS</u> FROM THE MAILING DATE OF THIS NOTICE OR THIS APPLICATION SHALL BE REGARDED AS ABANDONED. <u>THIS STATUTORY PERIOD CANNOT BE EXTENDED</u>. SEE 35 U.S.C. 151. THE ISSUE FEE DUE INDICATED ABOVE REFLECTS A CREDIT FOR ANY PREVIOUSLY PAID ISSUE FEE APPLIED IN THIS APPLICATION. THE PTOL-85B (OR AN EQUIVALENT) MUST BE RETURNED WITHIN THIS PERIOD EVEN IF NO FEE IS DUE OR THE APPLICATION WILL BE REGARDED AS ABANDONED.

HOW TO REPLY TO THIS NOTICE:

I. Review the SMALL ENTITY status shown above.

If the SMALL ENTITY is shown as YES, verify your current SMALL ENTITY status:

A. If the status is the same, pay the TOTAL FEE(S) DUE shown above.

B. If the status above is to be removed, check box 5b on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and twice the amount of the ISSUE FEE shown above, or

If the SMALL ENTITY is shown as NO:

A. Pay TOTAL FEE(S) DUE shown above, or

B. If applicant claimed SMALL ENTITY status before, or is now claiming SMALL ENTITY status, check box 5a on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and 1/2 the ISSUE FEE shown above.

II. PART B - FEE(S) TRANSMITTAL should be completed and returned to the United States Patent and Trademark Office (USPTO) with your ISSUE FEE and PUBLICATION FEE (if required). Even if the fee(s) have already been paid, Part B - Fee(s) Transmittal should be completed and returned. If you are charging the fee(s) to your deposit account, section "4b" of Part B - Fee(s) Transmittal should be completed and an extra copy of the form should be submitted.

III. All communications regarding this application must give the application number. Please direct all communications prior to issuance to Mail Stop ISSUE FEE unless advised to the contrary.

IMPORTANT REMINDER: Utility patents issuing on applications filed on or after Dec. 12, 1980 may require payment of maintenance fees. It is patentee's responsibility to ensure timely payment of maintenance fees when due.

Page 1 of 4

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), to: Mail

Mail Stop ISSUE FEE Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

or <u>Fax</u>

(703) 746-4000

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where

indicated unless corrected by maintenance fee notification	respondence including the loclow or directed otherwise is.	in Block 1, by (a)	specifying	a new correspondence	address; and	or (b) indicating a sepa	rate "FEE ADDRESS" for
	E ADDRESS (Note: Use Block 1 for	any change of address)	·	Note: A certi	ficate of mail	ling can only be used for	or domestic mailings of the for any other accompanying
				papers. Each	nittal. This cer additional par	per, such as an assignment	for any other accompanying ent or formal drawing, must
	90 09/14/2004	DIT C		have its own o			
	ANCOS, & WHITT	PLLC		I hereby certi	Certificate for that this Fo	ate of Mailing or Trans	mission a deposited with the United
ONE FREEDOM S	DRIVE SUITE 1260			States Postal	Service with s	sufficient postage for fir	g deposited with the United st class mail in an envelope above, or being facsimile
RESTON, VA 201				transmitted to	the USPTO ((703) 746-4000, on the c	late indicated below.
,,					***************************************		(Depositor's name)
							(Signature)
							(Date)
APPLICATION NO.	FILING DATE	1	IRST NAME	D INVENTOR	AT	TORNEY DOCKET NO.	CONFIRMATION NO.
10/251,755	09/23/2002	_	Hitosh	i Endo		OKI.396	4191
TITLE OF INVENTION: S'	YSTEM LSI						
APPLN. TYPE	SMALL ENTITY	ISSUE FI	E	PUBLICATION F	EE .	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1330		\$300		\$1630	12/14/2004
EXAM	IINER	ART UN	T	CLASS-SUBCLAS	SS		
KIM, HA	AROLD J	2182		713-322000	·		
1. Change of correspondence CFR 1.363).	e address or indication of "F	ee Address" (37	•	nting on the patent fron	1 0 /	1	
	lence address (or Change of	Correspondence	(1) the na or agents (mes of up to 3 registe. OR, alternatively,	red patent atte	orneys I	
eren e	lence address (or Change of 22) attached.		(2) the nat	me of a single firm (ha	ving as a mer	mber a 2	
"Fee Address" indicate PTO/SB/47; Rev 03-02 of Number is required.	tion (or "Fee Address" Indica or more recent) attached. Use	ation form e of a Customer	2 registere	attorney or agent) and ed patent attorneys or a name will be printed.	I the names of gents. If no na	f up to same is 3	
3. ASSIGNEE NAME AND	RESIDENCE DATA TO B	E PRINTED ON T	HE PATENT	Γ (print or type)			
PLEASE NOTE: Unless recordation as set forth in	an assignce is identified be 37 CFR 3.11. Completion	clow, no assignee of this form is NOT	lata will app `a substitute	ear on the patent. If a for filing an assignmen	an assignee is nt.	s identified below, the d	locument has been filed for
(A) NAME OF ASSIGN	EE	(B) RESIDENC	CE: (CITY and STATE	OR COUNT	RY)	
Please check the appropriate	assignce category or catego	ries (will not be pri	nted on the p	oatent): 🗖 Individua	al 🗖 Corpor	ration or other private gr	oup entity Government
4a. The following fee(s) are	enclosed:	4b	Payment of	Fee(s):			
Issue Fee			A check	in the amount of the fe	e(s) is enclose	ed.	
	mall entity discount permitte		-	by credit card. Form P			
Advance Order - # of	f Copies		The Dire Deposit Acc	ector is hereby authori ount Number	zed by charge	e the required fee(s), or (enclose an extra c	credit any overpayment, to opy of this form).
5. Change in Entity Status	•	,	<u></u>				VIII 4 25 () (2)
	MALL ENTITY status. See		• •		-	ENTITY status. See 37 C	
NOTE: The Issue Fee and P interest as shown by the reco	is requested to apply the Issu ublication Fee (if required) vords of the United States Pate	ie Fee and Publicat vill not be accepted ent and Trademark	ion Fee (if an from anyone Office.	ny) or to re-apply any per other than the application	previously pai ant; a registere	id issue fee to the applicated attorney or agent; or the	ation identified above. the assignee or other party in
Authorized Signature				Dat	te		***************************************
Typed or printed name				Reg	gistration No.		
This collection of informatic an application. Confidentiali submitting the completed ap this form and/or suggestions Box 1450, Alexandria, Virg Alexandria, Virginia 22313- Under the Paperwork Reduc	1430.						d by the USPTO to process) in gathering, preparing, and me you require to complete artment of Commerce, P.O. for Patents, P.O. Box 1450, number.

PTOL-85 (Rev. 09/04) Approved for use through 04/30/2007.

OMB 0651-0033



UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/251,755	09/23/2002	Hitoshi Endo	OKI.396	4191
20987 75	590 09/14/2004		EXAM	INER
	RANCOS, & WHITT PLL	.C	KIM, HA	ROLD J
ONE FREEDOM S	SQUARE DRIVE SUITE 1260		ART UNIT	PAPER NUMBER
RESTON, VA 201			2182	
			DATE MAILED: 09/14/2004	4

Determination of Patent Term Adjustment under 35 U.S.C. 154 (b)

(application filed on or after May 29, 2000)

The Patent Term Adjustment to date is 0 day(s). If the issue fee is paid on the date that is three months after the mailing date of this notice and the patent issues on the Tuesday before the date that is 28 weeks (six and a half months) after the mailing date of this notice, the Patent Term Adjustment will be 0 day(s).

If a Continued Prosecution Application (CPA) was filed in the above-identified application, the filing date that determines Patent Term Adjustment is the filing date of the most recent CPA.

Applicant will be able to obtain more detailed information by accessing the Patent Application Information Retrieval (PAIR) WEB site (http://pair.uspto.gov).

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (703) 305-1383. Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at (703) 305-8283.



United States Patent and Trademark Office

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/251,755	09/23/2002	Hitoshi Endo	OK1.396	4191
20987	7590 09/14/2004		EXAM	INER
	RANCOS, & WHITT P	LLC	KIM, HA	ROLD J
ONE FREEDOM	SQUARE 1 DRIVE SUITE 1260		ART UNIT	PAPER NUMBER
RESTON, VA 20			2182	
			DATE MAILED: 09/14/200	4

Notice of Fee Increase on October 1, 2004

If a reply to a "Notice of Allowance and Fee(s) Due" is filed in the Office on or after October 1, 2004, then the amount due will be higher than that set forth in the "Notice of Allowance and Fee(s) Due" because some fees will increase effective October 1, 2004. See Revision of Patent Fees for Fiscal Year 2005; Final Rule, 69 Fed. Reg. 52604, 52606 (May 10, 2004).

The current fee schedule is accessible from WEB site (http://www.uspto.gov/main/howtofees.htm).

If the fee paid is the amount shown on the "Notice of Allowance and Fee(s) Due" but not the correct amount in view of the fee increase, a "Notice of Pay Balance of Issue Fee" will be mailed to applicant. In order to avoid processing delays associated with mailing of a "Notice of Pay Balance of Issue Fee," if the response to the Notice of Allowance is to be filed on or after October 1, 2004 (or mailed with a certificate of mailing on or after October 1, 2004), the issue fee paid should be the fee that is required at the time the fee is paid. See Manual of Patent Examining Procedure (MPEP), Section 1306 (Eighth Edition, Rev. 2, May 2004). If the issue fee was previously paid, and the response to the "Notice of Allowance and Fee(s) Due" includes a request to apply a previously-paid issue fee to the issue fee now due, then the difference between the issue fee amount at the time the response is filed and the previously-paid issue fee should be paid. See MPEP Section 1308.01.

Effective October 1, 2004, 37 CFR 1.18 is amended by revising paragraphs (a) through (c) to read as set forth below.

Section 1.18 Patent post allowance (including issue) fees.

(a) Issue fee for issuing each original or reissue patent, except a design or plant patent:

(b) Issue fee for issuing a design patent:

(c) Issue fee for issuing a plant patent:

By other than a small entity.....\$660.00

Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at (703) 305-8283.

	Application No.	Applicant(s)	
N. 47 5 A.H. 1 H.	10/251,755	ENDO, HITOSHI	
Notice of Allowability	Examiner	Art Unit	
	Harold Kim	2182	
The MAILING DATE of this communication appeal claims being allowable, PROSECUTION ON THE MERITS IS herewith (or previously mailed), a Notice of Allowance (PTOL-85) NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RID of the Office or upon petition by the applicant. See 37 CFR 1.313	(OR REMAINS) CLOSED in this apport or other appropriate communication GHTS. This application is subject to	plication. If not includ will be mailed in due	ed course. THIS
1. $igtimes$ This communication is responsive to <u>RCE filed on 6/18/200</u>	04; and Interview on 9/3/2004.		
2. \boxtimes The allowed claim(s) is/are <u>1-6 and 8-12. [now 1-11]</u> .			
3. $igotimes$ The drawings filed on 23 September 2002 are accepted by	the Examiner.		
 4. Acknowledgment is made of a claim for foreign priority unall a) All b) Some* c) None of the: 1. Certified copies of the priority documents have 2. Certified copies of the priority documents have 3. Copies of the certified copies of the priority documents 	been received. been received in Application No		tion from the
International Bureau (PCT Rule 17.2(a)).			
* Certified copies not received:			
Applicant has THREE MONTHS FROM THE "MAILING DATE" noted below. Failure to timely comply will result in ABANDONM THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.		complying with the re-	quirements
5. A SUBSTITUTE OATH OR DECLARATION must be subm INFORMAL PATENT APPLICATION (PTO-152) which give			IOTICE OF
6. CORRECTED DRAWINGS (as "replacement sheets") mus (a) including changes required by the Notice of Draftspers 1) hereto or 2) to Paper No./Mail Date (b) including changes required by the attached Examiner's Paper No./Mail Date Identifying indicia such as the application number (see 37 CFR 1).	on's Patent Drawing Review (PTO- s Amendment / Comment or in the C	Office action of	a hook) of
each sheet. Replacement sheet(s) should be labeled as such in the			back) of
 DEPOSIT OF and/or INFORMATION about the depo- attached Examiner's comment regarding REQUIREMENT 			Note the
Attachment(s) 1. ☐ Notice of References Cited (PTO-892) 2. ☐ Notice of Draftperson's Patent Drawing Review (PTO-948) 3. ☐ Information Disclosure Statements (PTO-1449 or PTO/SB/0	5. ☐ Notice of Informal F 6. ☑ Interview Summary Paper No./Mail Da 8), 7. ☐ Examiner's Amendr	(PTO-413), te <u>09032004</u> .	O-152)
Paper No./Mail Date 4. ☐ Examiner's Comment Regarding Requirement for Deposit	8. Examiner's Stateme	ent of Reasons for Allo	owance
of Biological Material	9. Other JE//R	EV GAFFIN	
U.S. Patent and Trademark Office PTOL-37 (Rev. 1-04) No.	001 L/10104/11	CERATO BARRINGEN CERATO BARRINGEN COPY	Mail Date 09072004

	Application No.	Applicant(s)	
Interview Summary	10/251,755	ENDO, HITOSI	-II
interview Summary	Examiner	ENDO, HITOSHI Art Unit 2182 Innel): Opplicant's representative] No. Seas not reached. h) \(\sum \) N/A. Se of what was agreed to if an agreement	
	Harold Kim	2182	
All participants (applicant, applicant's representativ	re, PTO personnel):		
(1) <u>Harold_Kim</u> .	(3)		
(2) <u>Andrew J. Telesz, Jr. [Reg. No. 33,581]</u> .	(4)		
Date of Interview: <u>03 September 2004</u> .			
Type: a)☐ Telephonic b)☐ Video Conferer c)⊠ Personal [copy given to: 1)☐ applic		ntative]	
Exhibit shown or demonstration conducted: d) If Yes, brief description:	Yes e)⊠ No.		
Claim(s) discussed: <u>1 and 8</u> .			
Identification of prior art discussed: Norris, USPAT	No. 5,630,148.		
Agreement with respect to the claims f)☐ was read	ched. g)⊠ was not reached.	h)∐ N/A.	
reached, or any other comments: Mr. Telesz stated disagreed, Mr. Telesz also requested prior art reference for a fire for the fire for for the fire for for the fire for the f	ences for Official Notice that Expenses for Official Notice that Expenses and Apple amendments which the examiner of copy of the amendments attached.) FFICE ACTION MUST INCLUDING to the last Office action has a LTE, OR THE MAILING DATE COMMENT OF THE SUBSTANCE.	aminer previously use A Coor. ner agreed would rend that would render the E THE SUBSTANCE already been filed, API OF THIS INTERVIEW OF THE INTERVIEW	ed in claim 1. der the claims e claims OF THE PLICANT IS SUMMARY
BEST AV	AILABLE COPY		
Examiner Note: You must sign this form unless it is an Attachment to a signed Office action	Evaminer	's signature if require	

U.S. Patent and Trademark Office PTOL-413 (Rev. 04-03)

Interview Summary

Paper No. 09032004

Summary of Record of Interview Requirements

Manual of Patent Examining Procedure (MPEP), Section 713.04, Substance of Interview Must be Made of Record

A complete written statement as to the substance of any face-to-face, video conference, or telephone interview with regard to an application must be made of record in the application whether or not an agreement with the examiner was reached at the interview.

Title 37 Code of Federal Regulations (CFR) § 1.133 Interviews

Paragraph (b)

In every instance where reconsideration is requested in view of an interview with an examiner, a complete written statement of the reasons presented at the interview as warranting favorable action must be filed by the applicant. An interview does not remove the necessity for reply to Office action as specified in §§ 1.111, 1.135. (35 U.S.C. 132)

37 CFR §1.2 Business to be transacted in writing.

All business with the Patent or Trademark Office should be transacted in writing. The personal attendance of applicants or their attorneys or agents at the Patent and Trademark Office is unnecessary. The action of the Patent and Trademark Office will be based exclusively on the written record in the Office. No attention will be paid to any alleged oral promise, stipulation, or understanding in relation to which there is disagreement or doubt.

The action of the Patent and Trademark Office cannot be based exclusively on the written record in the Office if that record is itself incomplete through the failure to record the substance of interviews.

It is the responsibility of the applicant or the attorney or agent to make the substance of an interview of record in the application file, unless the examiner indicates he or she will do so. It is the examiner's responsibility to see that such a record is made and to correct material inaccuracies which bear directly on the question of patentability.

Examiners must complete an Interview Summary Form for each interview held where a matter of substance has been discussed during the interview by checking the appropriate boxes and filling in the blanks. Discussions regarding only procedural matters, directed solely to restriction requirements for which interview recordation is otherwise provided for in Section 812.01 of the Manual of Patent Examining Procedure, or pointing out typographical errors or unreadable script in Office actions or the like, are excluded from the interview recordation procedures below. Where the substance of an interview is completely recorded in an Examiners Amendment, no separate Interview Summary Record is required.

The Interview Summary Form shall be given an appropriate Paper No., placed in the right hand portion of the file, and listed on the "Contents" section of the file wrapper. In a personal interview, a duplicate of the Form is given to the applicant (or attorney or agent) at the conclusion of the interview. In the case of a telephone or video-conference interview, the copy is mailed to the applicant's correspondence address either with or prior to the next official communication. If additional correspondence from the examiner is not likely before an allowance or if other circumstances dictate, the Form should be mailed promptly after the interview rather than with the next official communication.

The Form provides for recordation of the following information:

- Application Number (Series Code and Serial Number)
- Name of applicant
- Name of examiner
- Date of interview
- Type of interview (telephonic, video-conference, or personal)
- Name of participant(s) (applicant, attorney or agent, examiner, other PTO personnel, etc.)
- An indication whether or not an exhibit was shown or a demonstration conducted
- An identification of the specific prior art discussed
- An indication whether an agreement was reached and if so, a description of the general nature of the agreement (may be by attachment of a copy of amendments or claims agreed as being allowable). Note: Agreement as to allowability is tentative and does not restrict further action by the examiner to the contrary.
- The signature of the examiner who conducted the interview (if Form is not an attachment to a signed Office action)

It is desirable that the examiner orally remind the applicant of his or her obligation to record the substance of the interview of each case. It should be noted, however, that the Interview Summary Form will not normally be considered a complete and proper recordation of the interview unless it includes, or is supplemented by the applicant or the examiner to include, all of the applicable items required below concerning the substance of the interview.

A complete and proper recordation of the substance of any interview should include at least the following applicable items:

- 1) A brief description of the nature of any exhibit shown or any demonstration conducted,
- 2) an identification of the claims discussed,
- 3) an identification of the specific prior art discussed,
- 4) an identification of the principal proposed amendments of a substantive nature discussed, unless these are already described on the Interview Summary Form completed by the Examiner,
- 5) a brief identification of the general thrust of the principal arguments presented to the examiner,

(The identification of arguments need not be lengthy or elaborate. A verbatim or highly detailed description of the arguments is not required. The identification of the arguments is sufficient if the general nature or thrust of the principal arguments made to the examiner can be understood in the context of the application file. Of course, the applicant may desire to emphasize and fully describe those arguments which he or she feels were or might be persuasive to the examiner.)

- 6) a general indication of any other pertinent matters discussed, and
- if appropriate, the general results or outcome of the interview unless already described in the Interview Summary Form completed by the examiner.

Examiners are expected to carefully review the applicant's record of the substance of an interview. If the record is not complete and accurate, the examiner will give the applicant an extendable one month time period to correct the record.

Examiner to Check for Accuracy

If the claims are allowable for other reasons of record, the examiner should send a letter setting forth the examiner's version of the statement attributed to him or her. If the record is complete and accurate, the examiner should place the indication, "Interview Record OK" on the paper recording the substance of the interview along with the date and the examiner's initials.

Issue Classification										

Application No.	Applicant(s)	
10/251,755	ENDO, HITOSHI	
Examiner	Art Unit	
,		
Harold Kim	2182	

, , ,			- Walter			IS	SSU	E C	LAS	SIF	ICAT		1						
		OR	IGINAL							",		CROSS	REFERE	NCE(S)		tat.		7.
CLA	SS		SUBC	LASS	С	LASS				S	UBCLAS	S (ONE	SUBCLA	ASS PE	R BLO	CK)			
7:1	3		32	22		713	3	20								_			-
INTE	RNAT	IONA	L CLASSIF	ICATION															
G 0	6	F	1	/26															
	1	ļ F	1.				<u> </u>			. "				4	waren	4		<u> </u>	
	_			<u> </u>					_						<u> 7. j.</u>				13 10 10 10 10 10 10 10 10 10 10 10 10 10
				/														L	
				1	ł					.									
				1														Area .	
	1	1	OJ V	<i>-</i> -	9/1/	Defal /	<u> </u>						-		·			a aprilate s	
			ld K		3	1119									Total	Claims	ΔΙΙΟ	wed.	11
			ld Kim s		J4 ate)						BAFFIN				Total	Old	Aliği	rcu.	
	(/\5	SiSta	III EXAITIII	ei) (D	ale)		S	UPER)	/ISC/IN	(PATI	ENT/E)	KAWIN	ER /			O.G.	190		G.
	, ,							1 TE//	1///19	/SY/D	eykyk	2100				Claim(s)	Print	
(L	egal l	nstru	ıments Ex	aminer)	(Date	9)		Ary	hafy g x	am/ger)	11/	/Date)						5
\$41	j. 3.,	332	<u></u>			in and		<u> </u>	/ //	<u> </u>	<u> </u>			MEG	184	**************************************			
	'lain	e ro	number	od in th	0 cam	o orde	r de v	Joseph Color	tod by	, and	icant				F7 -		T		4 47
			Humber		e saiii	e orue		JIESGY	leu by		Tant		PA		□ T.			<u>□</u> R.	
<u>0</u>	Original		<u>8</u>	Original		<u>ਰ</u>	Original	,	<u>8</u>	Original		<u></u>	Original		a_	Original		<u>8</u>	Original
Final	rigin.	']	Final	rigi		Final	rigi	k	Final	rigi		Final	giri		Final	ig		Final	įį
	0									<u> </u>							Ĺ		
1	1	4		31			61			91	1		121			151	.		181
2	2	4		32			62			92			122			152	ļ		182
3	3	\dashv	<u> </u>	33			63 64	-		93 94	-	<u> </u>	123			153 154			183 184
5	5	\dashv	-	35			65	1		95	1		125			155		-	185
6	6			36			66	1		96			126			156	1		186
	7	٦		37			67			97			127			157			187
. 7	8			38			68			98			128			158			188
8	9			39			69			99			129			159			189
9	10		<u> </u>	40			70	1		100	-	 	130			160	-		190
10	11	_	<u> </u>	41			71	-		101	-		131			161	-		191
11_	12 13			42			72 73	1		102 103	1		132			162 163	-		192 193
	14	_		44			74	†	-	103	1 .	ļ———·	134	ł		164	+	-+	194
	15			45			75	1		105	1		135			165			195
	16			46			76			106			136	ļ		166	Ī		196
	17			47			77	1		107]		137	[167			197
	18			48			78	1		108]		138			168	- [198
	19			49			79	1	ļ	109			139			169	ļ		199
<u> </u>	20			50			80	}	}	110	-	<u> </u>	140	}		170	-		200
-	21 22			51 52			81 82	-	 	111 112	-		141	}		171 172	-		201 202
-	23			53			83	-	<u> </u>	113			143	}		173			202
	24			54			84	1	<u> </u>	114	1		144	}		174	+		204
	25			55			85	1		115	1		145			175	t		205
	26			56			86]		116]		146			176	ŀ		206
	27			57			87			117			147			177			207
	_28			58			88			118		-	148			178			208
	29			59			89	4		119			149			179			209
	30	Ш		60		L	90		L	120			150	69 A	25 0 45 1	180			210

li	1 d	e	(of	C	ai	ms	

App	lication	No.

10/251,755

Harold Kim

Applicant(s)

ENDO, HITOSHI Art Unit

Examiner

2182

1	Rejected
=	Allowed

_	(Through numeral) Cancelled
÷	Restricted

N	Non-Elected
ı	Interference

A	Appeal
o	Objected

Claim Date I<	Cla	im	-				Tate	<u> </u>			-	. 1	Cla	im)at	_	
1	Cie	uiti				_	Jan		_		_		Ulc	11111	_				Jan	<u></u>	_
2 2 1	Final	Original	40/6/6										Final	Original							
Section Sect	1	1	=											51							Ī
2 3	2		Т											52							T
\$\frac{4}{5}\$ \$\frac{5}{6}\$ \$\frac{5}{5}\$ \$\frac{5}{6}\$ \$\frac{5}{5}\$ \$\frac{5}{6}\$ \$\frac{5}{6}\$ \$\frac{5}{6}\$ \$\frac{5}{6}\$ \$\frac{6}{6}\$ \$\frac{6}{6}\$ \$\frac{6}{6}\$ \$\frac{6}{6}\$ \$\frac{6}{6}\$ \$\frac{6}{7}\$ \$\frac{7}{7}\$ \$\frac{7}{7}\$<	3	3												53					-		T
\$\frac{1}{7}\$ \$\frac{5}{8}\$ \$\frac{5}{9}\$ \$\frac{5}{58}\$ \$\frac{5}{9}\$ \$\frac{5}{9}\$ \$\frac{5}{9}\$ \$\frac{6}{9}\$ \$\frac{5}{9}\$ \$\frac{6}{9}\$ \$\frac{5}{9}\$ \$\frac{6}{9}\$ \$\frac{6}{7}\$ \$\frac{6}{1}\$ \$\frac{6}{6}\$ \$\frac{6}{7}\$ \$\frac{6}{9}\$ \$\frac{6}{7}\$ \$\frac{7}{1}\$ \$\frac{6}{9}\$ \$\frac{7}{7}\$ \$\frac{7}{1}\$	4		\top											54							T
\$\frac{1}{7}\$ \$\frac{5}{8}\$ \$\frac{5}{9}\$ \$\frac{5}{58}\$ \$\frac{5}{9}\$ \$\frac{5}{9}\$ \$\frac{5}{9}\$ \$\frac{6}{9}\$ \$\frac{5}{9}\$ \$\frac{6}{9}\$ \$\frac{5}{9}\$ \$\frac{6}{9}\$ \$\frac{6}{7}\$ \$\frac{6}{1}\$ \$\frac{6}{6}\$ \$\frac{6}{7}\$ \$\frac{6}{9}\$ \$\frac{6}{7}\$ \$\frac{7}{1}\$ \$\frac{6}{9}\$ \$\frac{7}{7}\$ \$\frac{7}{1}\$	5		T											55							Г
7 1 8 57 58 59 59 59 60 61 60 60 61 62 63 63 64 64 65 66 66 66 66 66 67 67 67 67 67 67 67 67 67 67 67 70 70 71 72 72 73 73 73 73 74 74 74 74 74 74 74 74 74 75 76 77 77 78 78 79 30 80 80 80 80 81 81 <td>1</td> <td>6</td> <td>=</td> <td></td> <td>56</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>	1	6	=											56							
\$\begin{array}{c c c c c c c c c c c c c c c c c c c	-	7		_										57							T
D 9 1 1 1 1 1 1 1 1 1	h		=		-	-	<u> </u>	-			_						-				Ħ
10	D	9	Ī			1		-	-					59						Γ	T
10	4		Ħ	_		\vdash											_		-	_	T
(1 12 = 62 13 63 14 65 15 66 16 66 17 68 18 68 19 69 20 70 21 71 22 72 23 73 24 74 25 75 26 76 27 77 28 78 29 79 30 80 31 81 32 83 33 84 35 85 36 86 37 87 38 89 40 90 41 91 42 92 43 94 44 95 46 96 47 97 48 98			Ħ	_		 	-													·	t
13 63 14 65 15 66 16 67 17 67 18 68 19 69 20 70 21 71 22 72 23 73 24 74 25 75 26 76 27 78 29 79 30 80 31 81 32 82 33 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 94 44 94 45 96 47 97 48 98	11		=	_		\vdash		\vdash	_					62	_		-				t
14 64 15 65 16 67 17 68 19 69 20 70 21 71 22 72 23 74 25 75 26 76 27 77 28 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 88 39 90 40 90 41 91 42 92 43 94 44 94 45 96 46 96 47 97 48 98			Т	_	-	-											İ		-	i —	t
15 65 66 16 66 67 18 68 69 20 70 71 21 71 72 23 74 74 25 75 76 26 76 77 28 78 79 30 80 81 32 82 82 33 83 84 35 85 86 37 88 88 39 40 90 41 91 91 42 92 92 43 94 94 45 96 96 47 97 98				-			 -							64	-	_			\vdash	_	t
16 66 17 68 18 69 20 70 21 71 22 72 23 73 24 74 25 75 26 77 28 79 29 78 30 80 31 81 32 82 33 83 34 84 35 86 37 87 38 88 39 90 40 90 41 91 42 92 43 94 44 94 45 95 46 96 47 97 48 98			\vdash	_	-	-	-	 		 				65	┢		\vdash				✝
17 18 19 68 20 70 21 71 22 72 23 73 24 74 25 75 26 76 27 77 28 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 90 40 90 41 91 42 92 43 94 44 95 46 96 47 97 48 98				-	-	-	\vdash	\vdash		Н						-			f		✝
18 68 19 69 20 70 21 71 22 72 23 73 24 74 25 75 26 76 27 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 90 41 91 42 92 43 94 44 94 45 96 47 97 48 98			-	\vdash		\vdash	\vdash		-					67		_	_		<u> </u>		t
19 69 20 70 21 71 22 72 23 74 24 74 25 75 26 76 27 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98						\vdash	<u> </u>	-									-			r-	t
20 70 21 71 22 72 23 74 24 74 25 75 26 76 27 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98			-	├─		├─			\vdash						-		-	\vdash	\vdash	-	t
21 71 22 72 23 74 25 75 26 76 27 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 94 44 94 45 96 47 97 48 98			-											70	-		-				t
22 72 23 73 24 74 25 75 26 76 27 77 28 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 90 41 91 42 92 43 94 45 96 47 97 48 98	-	21				\vdash					_						 	\vdash		\vdash	t
23 73 24 74 25 75 26 76 27 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 90 40 90 41 91 42 92 43 94 44 94 45 96 47 97 48 98				-	-											_			\vdash	<u> </u>	t
24 74 25 75 26 76 27 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 94 44 94 45 96 47 97 48 98	-	23	\vdash	_		-	-	H									\vdash				t
25 75 26 76 27 78 28 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 90 40 90 41 91 42 92 43 94 45 96 47 97 48 98	ļ	24	 	-	\vdash			1									\vdash		\vdash	╁	t
26 76 27 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 90 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98		25		_	一	\vdash	 							75	<u> </u>						T
27 28 77 28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98		26			T		 	-													t
28 78 29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98					┪			-									· · ·				T
29 79 30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98					\vdash			1						78						Г	T
30 80 31 81 32 82 33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98		29			Г									79							T
31 81 32 83 33 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98																					T
32 82 33 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98																					T
33 83 34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 96 47 97 48 98		32			Г																T
34 84 35 85 36 86 37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 95 46 96 47 97 48 98		33												83							Г
35 85 36 86 37 87 38 88 39 90 41 91 42 92 43 93 44 94 45 95 46 96 47 97 48 98		34			ļ									84							T
36 86 37 88 38 88 39 90 40 91 41 91 42 92 43 93 44 94 45 95 46 96 47 97 48 98		35												85							Т
37 87 38 88 39 89 40 90 41 91 42 92 43 93 44 94 45 95 46 96 47 97 48 98																					T
38 88 39 90 40 91 41 91 42 92 43 93 44 94 45 95 46 96 47 97 48 98		37		_							-										T
39 89 40 90 41 91 42 92 43 93 44 94 45 95 46 96 47 97 48 98																					T
40 90 41 91 42 92 43 93 44 94 45 95 46 96 47 97 48 98			1									1									T
42 92 43 93 44 94 45 95 46 96 47 97 48 98	-											1		90		Г					Τ
42 92 43 93 44 94 45 95 46 96 47 97 48 98		41										-		91							Г
44 94 45 95 46 96 47 97 48 98		42												92							Γ
44 94 45 95 46 96 47 97 48 98		43												93							Γ
46																					
46				L										95							Γ
48 98		46	oxdot	Ĺ									L	96							Ĺ
				L													L_				Ĺ
				L										98							
		49	$oxed{oxed}$	L		_	ļ			<u> </u>				99	`				L	_	L
50 100 100		50	<u>L</u>	L_			l .						L	100			L_	L		_	

Cla	im	Γ		-		Date				
-	Original	ļ								
Final	į									
<u> </u>	Öri									
	_			_	L		L			
	51									
	52 53									
	53									
	54		_							_
—	55			-		_				
	56		<u> </u>					-		
		ļ	_	_			_	-		
\vdash	57	<u> </u>			-		_			_
	58	_								_
	59		Ш	_	_			_		
	60									
	61						ĺ			
	62									
	63									
	64	-					_			
	65	┢		 				 	-	-
-	66		-	_				\vdash		\vdash
-	67			-	-					-
-	67	<u> </u>	_				-			
-	68			_	H	<u> </u>	_		-	
	69			ļ			<u> </u>	<u> </u>	<u> </u>	
	70			ļ			<u> </u>	<u> </u>		-
	71	_				<u> </u>	<u></u>		_	
	72			_		ļ		<u> </u>		_
	73					<u> </u>		_	<u> </u>	_
	74							_		
	75							<u></u>		
	76							L		L
	77	L.					L			
	78			ĺ				ĺ		
	79							L.		
	80									
	81									
	82									
1	83							-		
	84	1								
	85	\vdash				_	_			
	86		 		 		l –	l —	\vdash	
-	87									
	88	├				-		 		_
ļ	89	\vdash			┢			-	<u> </u>	
	90		┢						-	
-	91		-	 	<u> </u>	-	_	\vdash		
-		-		-	-		-	_	-	_
-	92	├-		-		-	<u> </u>	-	-	-
	93	<u> </u>		<u> </u>	<u> </u>	\vdash		<u> </u>	<u> </u>	_
	94	_	<u> </u>	<u> </u>	<u> </u>	_		ļ	L_	ļ
ļ	95	_	_	<u> </u>	ļ	L.		<u> </u>	L	
	96	_	<u> </u>		L_			<u>L</u>	_	
	97	<u> </u>		<u> </u>		_	<u> </u>	_		
	98	<u></u>	L_	L						
	99	`		<u> </u>		\Box		L	L	
1	100	1	l	1	1	ı	_	I		

Claim					[Date	€			
Final	Original									
ij	Ē									
_	0									
			-	 				 	_	\vdash
	101 102 103							-		\vdash
	102	-	 	 		\vdash	-	-		Н
-	103					_				\vdash
	104 105			_				-	H	
	105					_		-		
	100							_		Н
	107				<u> </u>			Ь—		
	108				_	_	-	-		
	109					_	_	-		
	110					_	_	L_		_
	111	$ldsymbol{ldsymbol{eta}}$	L	L						
	112 113		<u> </u>	L	L	Ш.	<u> </u>	L		
	113				L	L		L		
	114					Ш	L			
	114 115	L								$oxed{igsqc}$
	116	L	L				L			
	117 118									
	118									
	119									
	120									
	121									
	122	_								
	120 121 122 123 124 125 126 127							_		
	124							-		Н
	125							-		
-	126	\vdash	┢	\vdash	<u> </u>					
	127	┝	-	-		-	 	├—		-
	120		-		-		\vdash	-	-	
	128 129	_	<u> </u>			-		<u> </u>		
	130		<u> </u>	-			<u> </u>	-		
	130		<u> </u>	<u> </u>				-		\vdash
	131 132	-	_	<u> </u>	<u> </u>					
	132			<u> </u>						Ш
	133 134		<u> </u>					_		\sqcup
<u> </u>	134	<u> </u>	├	ļ	<u> </u>	Ш		<u> </u>		Ш
ļ	135		<u> </u>	ļ		H	├	<u> </u>		Ш
	136	<u> </u>	<u> </u>	<u> </u>	<u> </u>	Ι	<u> </u>	<u> </u>	<u> </u>	Ш
	137	<u> </u>	<u> </u>	ļ				<u> </u>		Ш
ļ	138	<u> </u>	<u> </u>	<u> </u>	<u> </u>	_	<u> </u>	<u> </u>		
L	139	<u> </u>	<u> </u>	<u> </u>	ļ	<u> </u>	<u> </u>	<u> </u>	<u> </u>	L
	140	<u> </u>	_				<u> </u>	L_		
	141				<u>L</u> _		L			Ш
	142		L_							
	143			L			L			
	144	L	L	L		L				
	145		Γ							
	146			l						
	147								 	
	148			\vdash	<u> </u>		T	 	\vdash	\Box
	149	1	\vdash	\vdash			 	t—	\vdash	\vdash
	150	 	┝┈	 -	 	H		 		\vdash
L		Ь	Ь	<u> </u>	<u> </u>			L	1	ш



UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS PO. Box 1450 Alexandra, Virginia 22313-1450 www.uspto.gov

BIBDATASHEET

Bib Data Sheet

CONFIRMATION NO. 4191

SERIAL NUMBI 10/251,755	ER	FILING DATE 09/23/2002 RULE		ELASS 713	GRO	UP ART (2182	JNIT		ATTORNEY OCKET NO. OKI.396	
APPLICANTS										
Hitoshi Endo, Tok	yo, J	APAN;								
** CONTINUING [DATA	*******	HONE	nk, 9/1/0x	•	•				
** FOREIGN APP JAPAN JP2002-0			** YES	nk, 9/1/04						
IF REQUIRED, FO ** 10/15/2002	OREI	GN FILING LICENSE G	RANTED							
Foreign Priority claime 35 USC 119 (a-d) cond met		yes no Met after		STATE OR	SH	IEETS	TO	ΓAL	INDEPENDENT	
Verified and Acknowledged	Exa	If which the summer's Signature I	MC nitials	COUNTRY JAPAN	DR	AWING 10	1	IMS 2	CLAIMS 1	
ONE FREEDOM S	20987 VOLENTINE FRANCOS, PLLC ONE FREEDOM SQUARE 11951 FREEDOM DRIVE SUITE 1260 RESTON , VA									
TITLE System LSI										
FILING FEE FEES: Authority has been given in Paper No to charge/credit DEPOSIT ACCOUNT No for following: RECEIVED 740 All Fees 1.16 Fees (Filing) 1.17 Fees (Processing Ext. of time) 1.18 Fees (Issue)										
☐ Other ☐ Credit										



Application No.	Applicant(s)	
10/251,755	ENDO, HITOSHI	
Examiner	Art Unit	
Harold Kim	2182	

	SEAR	CHED	
Class	Subclass	Date	Examiner
713	322, 300, 320, 600	9/7/2004	нк

INTERFERENCE SEARCHED							
Class	Şubclass	Date	Examiner				
713	322, 320	9/7/2004	нк				
	1						

	DATE	EXMR
JSPAT, JPO, EPO, IEEE, NPL, EAST, see attached search note.	9/7/2004	нк
;		

BEST AVAILABLE COPY

And K: 9/7/04

U.S. Patent and Trademark Office

	Search Text	DBs
1	lsi and clock	USPAT; EPO; JPO
2	lsi and clock and mode	USPAT; EPO; JPO
3	lsi and (clock near3 library) and mode	USPAT; EPO; JPO
4	lsi and (clock near3 library)	USPAT; EPO; JPO
5	713/322.ccls. and lsi	USPAT; EPO; JPO
6	713/322.ccls. and ((clock or frequency) near3 division)	USPAT; EPO; JPO
7	713/322.ccls. and ((clock or frequency) near3 division) and lsi	USPAT; EPO; JPO
8	713/322.ccls. and ((clock or frequency) near2 divi\$4) and	USPAT; EPO; JPO
9	713/322.ccls. and ((clock or frequency) near2 divi\$4) and library	USPAT; EPO; JPO
10	713/322.ccls. and ((clock or frequency) near2 divi\$4) and (stor\$4 adj clock)	USPAT; EPO; JPO
11	lsi	USPAT; EPO; JPO
12	713/322.ccls. and (clock or frequenc\$3) with library	USPAT; EPO; JPO
13	713/322.ccls.	USPAT; EPO; JPO
14	clock near2 register	USPAT; EPO; JPO
15	713/322.ccls. and (clock near2 register)	USPAT; EPO; JPO
16	(clock near2 register) with value	USPAT; EPO; JPO
17	((clock near2 register) with value) and 713/322.ccls.	USPAT; EPO; JPO
18	(clock near2 register) with program\$4	USPAT; EPO; JPO
19	((clock near2 register) with program\$4) and 713/322.ccls.	USPAT; EPO; JPO
20	plurality near3 (standard adj clock)	USPAT; EPO; JPO
21	generation near2 receiv\$4 near3 plurality near3 (standard adj clock)	USPAT; EPO; JPO
22	receiv\$4 near3 plurality near3 (standard adj clock)	USPAT; EPO; JPO
23	receiv\$4 near3 plurality near3 (clock)	USPAT; EPO; JPO
24	receiv\$4 adj3 plurality adj3 (clock)	USPAT; EPO; JPO
25	clock adj3 receiv\$4 adj3 plurality adj3 (clock)	USPAT; EPO; JPO
26	clock adj3 receiv\$4 adj2 plurality adj2 (clock)	USPAT; EPO; JPO
27	clock adj gener\$5 adj3 receiv\$4 adj2 plurality adj2 (clock)	USPAT; EPO; JPO
28	clock wirh supply with part with (central adj processing)	USPAT; EPO; JPO
29	(clock adj2 supply) adj3 part adj2 (central adj processing)	USPAT; EPO; JPO
30	(clock adj2 supply) with part adj2 (central adj processing)	USPAT; EPO; JPO

Under the Paperwork Reduction

Approved for use through 07/31/2006. OMB 0651-0031 U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

Act of 1995, no persons are required to respond to a co

& TRADEN REQUEST **FOR** CONTINUED EXAMINATION (RCE) TRANSMITTAL

Address to: Mail Stop RCE Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

onection of information unless	it displays a valid OND condornamer.
Application Number	10/251,755
Filing Date	September 23, 2002
First Named Inventor	Hitoshi Endo
Art Unit	2182
Examiner Name	H. Kim
Attorney Docket Number	OKI.396

This is a Request for Continued Examination (RCE) under 37 CFR 1.114 of the above-identified application. Request for Continued Examination (RCE) practice under 37 CFR 1.114 does not apply to any utility or plant application filed prior to June 8, 1995, or to any design application. See Instruction Sheet for RCEs (not to be submitted to the USPTO) on page 2.

1. Submission required under 37 CFR 1.114 Note: If the RC and amendments enclosed with the RCE will be entered in the order in which	CE is proper, any previously filed unentered						
applicant does not wish to have any previously filed unentered amendment(s)							
a. Previously submitted. If a final Office action is outstanding, any amendments filed after the final Office action may be considered as a submission even if this box is not checked.							
i. Consider the arguments in the Appeal Brief or Reply Br	rief previously filed on						
ii. 🗖 Other	<u> </u>						
b. 🗵 Enclosed							
	isclosure Statement (IDS)						
ii. ☐ Affidavit(s)/Declaration(s) iv. ☒ Other <u>Sup</u>	plemental Request for Reconsideration						
2. Miscellaneous							
a. Suspension of action on the above-identified application is	requested under 37 CFR 1.103(c) for						
a period of months. (Period of suspension shall not ex b. Other	cceed 3 months; Fee under 37 CFR 1.17(i) required)						
3. Fees The RCE fee under 37 CFR 1.17(e) is required by 37 CFR 1.114 v	when the RCE is filed.						
 a. \int The Director is hereby authorized to charge the following f 	ees, or credit any overpayments, to						
Deposit Account No. 50-0238							
	/21/2004 HTECKLU1 00000101 500238 10251755						
	FC:1801 770.00 DA						
 b.	enclosed						
WARNING: Information on this form may become public. C	Prodit and information of authors						
be included on this form. Provide credit card information a	nd authorization on PTO-2038.						
SIGNATURE OF APPLICANT, ATTORNEY,	OR AGENT REQUIRED						
Name (Print / Type) Andrew J. Telesz, Jr.	Registration No. (Attorney / Agent) 33,581						
Signature Signature	Date June 18, 2004						
CERTIFICATE OF MAILING OR TR	ANSMISSION						
I hereby certify that this correspondence is being deposited with the United States	Postal Service with sufficient postage as first class mail in						
an envelope addressed to: Mail Stop RCE, Commissioner For Patents, P.O. Box 14 the U.S. Patent and Trademark Office on the date shown below.	450, Alexandria, VA 22313-1450 or facsimile transmitted to						
Name (Print/Type)							
Signature	Date						

This collection of information is required by 37 CFR 1.114. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing the burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Mail Stop RCE, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



Serial No. 10/251,755 OKI.396

Supplemental Request for Reconsideration dated June 18, 2004

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Hitoshi Endo

Group Art Unit: 2182

Serial No.: 10/251,755

Examiner: H. Kim

Filed: September 23, 2002

Confirm. No.: 4191

For: SYSTEM LSI

SUPPLEMENTAL REQUEST FOR RECONSIDERATION

U. S. Patent and Trademark Office 2011 South Clark Place Customer Window, Mail Stop RCE Crystal Plaza Two, Lobby, Room 1B03

Arlington, VA 22202

Date: June 18, 2004

Sir:

Further to the Final Office Action dated December 19, 2003, the period for response having been extended an additional two (2) months to June 19, 2004, the following comments are submitted supplemental to the Amendment Under 37 C.F.R. 1.116 filed April 19, 2004, and the concurrently filed Request for Continued Examination (RCE), in connection with the above-identified application.

Remarks/Arguments begin on page 2 of this paper.

REMARKS

Claims 1-6 and 8-12 are pending in the present application.

Applicant acknowledges receipt of the courtesy copy of the Advisory Action, as sent to the undersigned by Examiner Kim via facsimile on June 14, 2004. As indicated in the Advisory Action, the Amendment Under 37 C.F.R. 1.116 filed on April 19, 2004, has not been entered because it has not been deemed to place the application in better form for Appeal by materially reducing or simplifying the issues.

The following remarks are submitted supplemental to the above noted

Amendment Under 37 C.F.R. 1.116 filed on April 19, 2004, which Amendment should

now be entered of record as requested in the concurrently filed Request for Continued

Examination (RCE).

Claim Rejections-35 U.S.C. 103

Claims 1-12 have been rejected under 35 U.S.C. 103(a) as being unpatentable over the Norris reference (U.S. Patent No. 5,630,148), in view of the Ashmore, Jr. et al. reference (U.S. Patent No. 5,811,987). This rejection is respectfully traversed for the following reasons, in addition to the reasons as set forth in the above noted Amendment Under 37 C.F.R. 1.116 filed on April 19, 2004.

On page 2 of the above noted Advisory Action, the Examiner provides comments regarding clock speed register 34 and clock generator circuit 14. The Examiner has apparently taken the position that the Norris reference carries out clock frequency

transitions among first, second and third special modes, as specifically featured in claim 1.

However, as particularly detailed on pages 9-11 of the Amendment dated April 19, 2004, Applicant respectfully submits that the Examiner's use of Official Notice with respect to a first special mode "in which clock supply to principal constituents of said central processing unit is halted", a second special mode "in which clock supply to an entirety of said central processing unit is halted", and a third special mode "in which supply of power to the entirety of said central processing unit is halted", as featured in claim 1, is clearly improper.

The Advisory Action does not address the above noted traversal regarding the Examiner's reliance on Official Notice. If this rejection is to be maintained, the Examiner is respectfully requested to support the assertion of Official Notice by way of a prior art teaching that shows the first, second and third special modes of operation for a central processing unit as in combination with a system control unit, as specifically featured in claim 1.

Request For Personal Interview

Applicant respectfully requests the Examiner to contact the undersigned prior to preparation of an Office Action responsive to the Amendment Under 37 C.F.R. 1.116 filed on April 19, 2004, and this Supplemental Request for Reconsideration as filed concurrently along with the RCE. Applicant's representative wishes to discuss the

Examiner's reliance on Official Notice and the Norris reference.

With regard to this request for a personal interview, the Examiner is respectfully directed to Manual of Patent Examining Procedure Section 706.07(b), which sets forth:

"A request for an interview prior to first action on a continuing or substitute application should ordinarily be granted."

Conclusion

The Examiner is respectfully requested to reconsider and withdraw the corresponding rejections, and to pass all the claims of the present application to issue, for at least the above reasons.

In the event that there are any outstanding matters remaining in the present application, please contact Andrew J. Telesz, Jr. (Reg. No. 33,581) at (703) 715-0870 in the Washington, D.C. area, to discuss these matters.

Pursuant to the provisions of 37 C.F.R. 1.17 and 1.136(a), the Applicant hereby petitions for an extension of two (2) months to June 19, 2004, for the period in which to file a response to the outstanding Office Action. The required fee of \$840.00 should be charged to Deposit Account No. 50-0238.

Serial No. 10/251,755

OKI.396

Supplemental Request for Reconsideration dated June 18, 2004

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment for any additional fees that may be required, or credit any overpayment, to Deposit Account No. 50-0238.

Respectfully submitted,

VOLENTINE FRANCOS, P.L.L.C.

Andrew J. Telesz, Jr.

Registration No. 33,581

12200 Sunrise Valley Drive, Suite 150

Reston, Virginia 20191

Telephone No.: (703) 715-0870 Facsimile No.: (703) 715-0877

PETITION FOR EXTENSION OF TIME UNDER 37 CFR 1.136() (Large Entity)				R 1.136(a)		11	ocket No. KI.396
In Re Application	Of: Hitoshi End	JUN 1 8 2004 5					
Application No.	Filing Date	RACEMARKSEXA	aminer	Customer No.	T_{i}	Group Art Unit	Confirmation No
10/251,755	September 23, 2002		. Kim			2182	4191
Invention: SYST	TEM LSI	-					
		COMMISSIC	ONER FOR PAT	ENTS:			
of <u>Dec</u>	under the provisions of the provisions of the provision is as follows:	ve-identified app	plication.	e period for filin	ng	j a response to	the Office Action
The requested ext	tension is as follows (nth Two m	•	•	. □ Four m	~,	tha 🗍	Five months
from:	ntn □		until:			onths U	Five monuis
The fee for the ex A check in the second The Director Deposit Acc If an addition	the amount of the fee or is hereby authorized	\$840 e is enclosed. ed to charge any e is required, ple	and is to be pa y fees which may ease consider thi	aid as follows: y be required, or nis a petition the	or (credit any over	rpayment, to
ANDREW J. TELE REG. NO. 33,581	Signature ESZ, JR.	<u> </u>	_	Dated: June	e]	18, 2004	
RESTON, VA 2019	ALLEY DRIVE, SUI 191	TE 150		on first class mail u	unc	with the der 37 C.F.R. 1.8	fee is being deposited e U.S. Postal Service a and is addressed to th ex 1450, Alexandria, VA
TEL. NO. (703) 715		i		Signatur	 re	of Person Mailing	Correspondence
2004 HTECKLU1 00000 1251 110.00				Typed or Printe	_ ed	Name of Person M	failing Correspondence
				11 -			•



UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.usplo.gov

DATE MAILED: 06/10/2004

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/251,755	09/23/2002	Hitoshi Endo	OKI.396	4191
75	90 06/10/2004		EXAMI	INER
VOLENTINE	FRANCOS, PLLC		KIM, HA	ROLD J
Suite 150 12200 Sunrise V	/ally Drive		ART UNIT	PAPER NUMBER
Reston, VA 20			2182	

Please find below and/or attached an Office communication concerning this application or proceeding.

Best Available Copy

\$\tau_{} =	Application No.	Applicant(s)
Advisory Action	10/251,755	ENDO, HITOSHI
,	Examiner	Art Unit
	Harold Kim	2182
The MAILING DATE of this communication ap	pears on the cover sheet with the	correspondence address
THE REPLY FILED 19 April 2004 FAILS TO PLACE T Therefore, further action by the applicant is required to final rejection under 37 CFR 1.113 may only be either: condition for allowance; (2) a timely filed Notice of Appel Examination (RCE) in compliance with 37 CFR 1.114.	avoid abandonment of this applic (1) a timely filed amendment whice eal (with appeal fee); or (3) a time	cation. A proper reply to a ch places the application in
PERIOD FOR I	REPLY [check either a) or b)]	
a) The period for reply expiresmonths from the main no event, however, will the statutory period for reply expires ONLY CHECK THIS BOX WHEN THE FIRST REPLY W 706.07(f).	s Advisory Action, or (2) the date set fort re later than SIX MONTHS from the maili AS FILED WITHIN TWO MONTHS OF T	ing date of the final rejection. THE FINAL REJECTION. See MPEP
Extensions of time may be obtained under 37 CFR 1.136(a). The fee have been filed is the date for purposes of determining the periodic fee under 37 CFR 1.17(a) is calculated from: (1) the expiration date (2) as set forth in (b) above, if checked. Any reply received by the C timely filed, may reduce any earned patent term adjustment. See 37	d of extension and the corresponding arr of the shortened statutory period for repl office later than three months after the ma	nount of the fee. The appropriate extension y originally set in the final Office action; or
1. A Notice of Appeal was filed on Appellan 37 CFR 1.192(a), or any extension thereof (37 C		
2. The proposed amendment(s) will not be entered	because:	
(a) they raise new issues that would require furt	ther consideration and/or search	(see NOTE below);
(b) they raise the issue of new matter (see Note	e below);	·
(c) they are not deemed to place the application issues for appeal; and/or	n in better form for appeal by mat	erially reducing or simplifying the
(d) they present additional claims without cance	eling a corresponding number of	finally rejected claims.
NOTE: See Continuation Sheet.		
3. Applicant's reply has overcome the following reje	ection(s):	
4. Newly proposed or amended claim(s) wou canceling the non-allowable claim(s).	ld be allowable if submitted in a s	separate, timely filed amendment
5. ☐ The a) ☐ affidavit, b) ☐ exhibit, or c) ☐ request f application in condition for allowance because: _		sidered but does NOT place the
6. The affidavit or exhibit will NOT be considered be raised by the Examiner in the final rejection.	ecause it is not directed SOLELY	to issues which were newly
7. For purposes of Appeal, the proposed amendme explanation of how the new or amended claims		
The status of the claim(s) is (or will be) as follows	s:	
Claim(s) allowed:		
Claim(s) objected to:		
Claim(s) rejected: <u>1-12</u> .		
Claim(s) withdrawn from consideration:		
8. The drawing correction filed on is a) ap	proved or b) disapproved by	the Examiner.
9. Note the attached Information Disclosure Statem		/ _ /
10. ☑ Other: <u>See Continuation Sheet</u>	As a second seco	JEV-REY GAFFIN JPKSVISORY PATENT EXAMINER

U.S. Patent and Trademark Office
PTOL-303 (Rev. 11-03)

Best Available Copy Advisory Action

0333

Part of Paper No. 06042004

Continuation of 2. NOTE: The limitations that the applicant argued are shown by Norris. Norris shows a system control circuit [14 in fig 2] which has a register [34 in fig 2], wherein said system control circuit carries out the clock frequency transition between said ordinary operation modes and said special modes in response to a change of a value in said register, and also carries out the clock frequency transition among said ordinary operation modes in response to said clock control library [col 6, lines 5-21; fig 2].

Continuation of 10. Other: Note the attached Notice of References Cited form PTO-892 which also mailed on 7/2/2003...

Notice of References Cited Application/Control No. 10/251,755 Examiner Harold Kim Applicant(s)/Patent Under Reexamination ENDO, HITOSHI Page 1 of 1

U.S. PATENT DOCUMENTS

*		Document Number Country Code-Number-Kind Code	Date MM-YYYY	Name	Classification
	Α	US-6,574,739	06-2003	Kung et al.	713/322
	В	US-			
	С	US-			
	D	US-			
	Ε	US-			
	F	US-			
	G	US-			
	Н	US-			
		US-			
	J	US-	_		
	К	US-			
	L	US-			
	М	US-			

FOREIGN PATENT DOCUMENTS

*		Document Number Country Code-Number-Kind Code	Date MM-YYYY	Country	Name	Classification
	N					
	0					
	Р					
	Q				·	
	R		_			
	s					
	Т					

NON-PATENT DOCUMENTS

*		Include as applicable: Author, Title Date, Publisher, Edition or Volume, Pertinent Pages)
	U	
	V	
	w	
	х	

A copy of this reference is not being furnished with this Office action. (See MPEP § 707.05(a).) Dates in MM-YYYY format are publication dates. Classifications may be US or foreign.

U.S. Patent and Trademark Office PTO-892 (Rev. 01-2001)

Notice of References Cited

Part of Paper No. 4



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Hitoshi Endo

Group Art Unit: 2182

Serial No.: 10/251,755

Examiner: H. Kim

Filed: September 23, 2002

Confirm. No.: 4191

SYSTEM LSI For:

AMENDMENT UNDER 37 C.F.R. 1.116

RECEIVED

APR 2 2 2004

Technology Center 2100

U.S. Patent and Trademark Office 6/4/04 2011 South Clark Place

Customer Window, Mail Stop AF

Crystal Plaza Two, Lobby, Room 1B03

Arlington, VA 22202

Date: April 19, 2004

Sir:

In response to the Office Action dated December 19, 2003, the period for response having been extended one (1) month to April 19, 2004, the following amendments and remarks are respectfully submitted in connection with the aboveidentified application.

Amendments to the Specification begin on page 3 of this paper.

Amendments to the Claims are reflected in the listing of claims which begins on page 4 of this paper.

Page 1 of 14



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Hitoshi Endo

Group Art Unit: 2182

Serial No.: 10/251,755

Examiner: H. Kim

Filed: September 23, 2002

Confirm. No.: 4191

For: SYSTEM LSI

RECEIVED

AMENDMENT UNDER 37 C.F.R. 1.116

APR 2 2 2004

Technology Center 2100

U.S. Patent and Trademark Office 2011 South Clark Place Customer Window, Mail Stop AF Crystal Plaza Two, Lobby, Room 1B03 Arlington, VA 22202

Date: April 19, 2004

Sir:

In response to the Office Action dated December 19, 2003, the period for response having been extended one (1) month to April 19, 2004, the following amendments and remarks are respectfully submitted in connection with the aboveidentified application.

Amendments to the Specification begin on page 3 of this paper.

Amendments to the Claims are reflected in the listing of claims which begins on page 4 of this paper.

Page 1 of 14

Remarks/Arguments begin on page 8 of this paper.

Amendments to the Sp. cification

Please replace the abstract with the following amended abstract:

There is disclosed a A system LSI capable of dynamically and speedily controls controlling clocks of various frequencies as used in [[the]] a wide range of operation modes [[mode,]] from [[the]] high-speed operation mode to [[the]] low-speed operation modes one and, in addition, enabling [[the]] user selection of to select a system of the low power consumption type[[,]] which is most suitable for his own system. The system LSI includes a ROM that stores 551 storing a clock control library for carrying out [[the]] clock state transition transitions between [[the]] ordinary operation modes[[,]]; and a system control circuit [[534]] having a register [[and]] for carrying out [[the]] clock state transitions transition between [[the]] ordinary operation [[mode]] modes and [[the]] special modes responsive mode in response to changes in the change of the value of the register, and also carrying out [[the]] clock state transition transitions among [[the]] ordinary operation modes responsive in response to the clock control library. The call Calling of the clock control library and changing change of the register value are controlled by [[the]] an application program. The main library of the clock control library is described and called in the C language and is called by also using [[the]] C language.

Amendments to the Claims

This listing of claims will replace all prior versions, and listings of claims in the application:

Listing of Claims:

Claim 1 (Currently Amended): A system LSI having a plurality of ordinary operation modes and a plurality of special modes in response to clock frequencies supplied to a central processing unit, comprising:

a first memory that stores a clock control library for controlling a clock frequency transition between said ordinary operation modes;

a system control circuit which has a register, wherein said system control circuit carries out the clock frequency transition between said ordinary operation modes and said special modes in response to a change of a value in said register, and also carries out the clock frequency transition among said ordinary operation modes in response to said clock control library;

a clock generation circuit that receives a plurality of standard clocks, wherein said clock generation circuit generates a clock supplied to said central processing unit according to control by said system control circuit; and

a second memory that stores an application program, wherein calling of said clock control library and changing of said register value are programmably controlled by said application program to enable user selectable clock frequency transitions.

Page 4 of 14

wherein said special modes comprise a first special mode in which clock supply to principal constituents of said central processing unit is halted, a second special mode in which clock supply to an entirety of said central processing unit is halted, and a third special mode in which supply of power to the entirety of said central processing unit is halted.

Claim 2 (Previously Presented): A system LSI as claimed in claim 1, wherein said clock control library comprises:

a plurality of libraries that control said system control circuit and said clock generation circuit to transition the clock frequencies supplied to said central processing unit; and

a main library which is called by said application program and selects any one of said libraries in correspondence with the clock frequency supplied to said central processing unit.

Claim 3 (Previously Presented): A system LSI as claimed in claim 2, wherein said main library is described using a same program language as said application program.

Claim 4 (Previously Presented): A system LSI as claimed in claim 3, wherein said application program and said main library are described using C language.

Claim 5 (Previously Presented): A system LSI as claimed in claim 2, wherein each of said libraries is described using a program language capable of directly controlling said clock generation circuit and said system control circuit.

Claim 6 (Previously Presented): A system LSI as claimed in claim 5, wherein each of said libraries is described using an assembler language.

Claim 7 (Canceled)

Claim 8 (Currently Amended): A system LSI as claimed in claim 1 [[7]], wherein said system control circuit comprises:

a frequency division ratio setting register that sets a frequency division ratio of the clock generated by said clock generation circuit;

a clock halting register that receives the clock from said clock generation circuit and individually sets the clock to be halted or supplied; and

a status register that judges a state of said central processing unit immediately after being released from said third special mode.

Claim 9 (Previously Presented): A system LSI as claimed in claim 1, wherein said clock generation circuit comprises:

a PLL that receives a plurality of standard clocks and generates the clock if

Page 6 of 14

needed by multiplying said standard clocks; and

a frequency division/selection portion that carries out frequency division or selection of said standard clocks or said multiplied standard clock.

Claim 10 (Currently Amended): A system LSI as claimed in claim 9, wherein one of said standard clocks uses a frequency of 32.768 kHz as a base oscillation.

Claim 11 (Previously Presented): A system LSI as claimed in claim 1, wherein said first memory and said second memory are two independent memories which are separated from each other.

Claim 12 (Previously Presented): A system LSI as claimed in claim 1, wherein said first memory and said second memory are formed to coexist in one memory, sharing memory area of said one memory.

REMARKS

Claims 1-6 and 8-12 are pending in the present application. Claims 1, 8 and 10 have been amended. Claim 7 has been canceled.

Information Disclosure Citation Form

Applicant respectfully notes receipt of the Information Disclosure Citation form PTO-A820 along with the current Final Office Action dated December 19, 2003. However, a Notice of References Cited form PTO-892 has not been received along with the initial Office Action dated July 2, 2003. The Examiner is respectfully requested to provide a Notice of References Cited form PTO-892 listing the prior art references as relied upon by the Examiner in the Office Action dated July 2, 2003, to ensure that these corresponding references will be cited of record in the present application.

Abstract

The Examiner has requested a new abstract presented on a separate sheet, in accordance with 37 C.F.R. 1.52(b)(1). Accordingly, an amended abstract is provided as presented on a separate sheet. The Examiner is therefore respectfully requested to enter the amended abstract.

Page 8 of 14

Claim Rejections-35 U.S.C. 103

Claims 1-12 have been rejected under 35 U.S.C. 103(a) as being unpatentable over the Norris reference (U.S. Patent No. 5,630,148), in view of the Ashmore, Jr. et al. reference (U.S. Patent No. 5,811,987). This rejection is respectfully traversed for the following reasons.

Claim 1 has been amended to include the features of dependent claim 7, wherein the special modes comprise a first special mode, a second special mode and a third special mode, as set forth. With regard to claim 7, the Examiner has acknowledged in the paragraph bridging pages 4 and 5 of the Final Office Action that the Norris reference fails to teach first, second and third special modes. The Examiner has however taken Official Notice that the concept of first, second and third special modes are old and well known in the art, and therefore obvious. Applicant respectfully disagrees for the following reasons.

Claim 1 includes in combination a system control circuit "which has a register, wherein said system control circuit carries out the clock frequency transition between said ordinary operation modes and said special modes in response to a change of a value in said register, and also carries out the clock frequency transition among said ordinary operation modes in response to said clock control library". Applicant respectfully submits that the prior art as relied upon by the Examiner does not make obvious a system LSI having a system control circuit as featured in claim 1, which

controls clock frequency transitions between ordinary operation modes and special modes. The Examiner's mere reliance upon Official Notice does not overcome these deficiencies of the relied upon prior art.

Manual of Patent Examining Procedure section 2144.03 sets forth guidelines regarding the use of Official Notice. As set forth, the Examiner may take Official Notice of facts outside of the record which are capable of instant and unquestionable demonstration as being well known. As a given example, Official Notice could be taken that polyethylene terephthalate films are commonly known to be shrinkable. In other words, if a characteristic or an aspect of a teaching is not explicitly set forth or described, but if knowledge thereof is of such notorious character, Official Notice can be taken. In general, the Examiner should not be obliged to spend time to produce documentary proof.

The Examiner has apparently taken the position that the use of a first special mode "in which clock supply to principal constituents of said central processing unit is halted", a second special mode "in which clock supply to an entirety of said central processing unit is halted", and a third special mode "in which supply of power to the entirety of said central processing unit is halted", as with a system control circuit that carries out clock frequency transitions as featured in claim 1, is "of such notorious character that Official Notice can be taken". However, this is improper use of Official Notice, because the Examiner has relied upon "Official Notice" to extensively modify the Norris reference without the benefit of clear and established motivation.

In absence of identified prior art that at least shows some type of central processing unit special modes in general, the Examiner's reliance on Official Notice to meet the special modes of claim 1 is clearly improper and based on impermissible hindsight. These features are not capable of instant and unquestionable demonstration as being "well known" in the art, and cannot be established as obvious merely by "Official Notice". As noted by the Court in In re Ahlert, 424 F.2d 1088, 1091, 165 USPQ 418, 420-421 (CCPA 1970), "[A]ssertions of technical facts in areas of esoteric technology must always be supported by citation of some reference work" and "allegations of specific 'knowledge' of the prior art, which might be peculiar to the prior art should also be supported". The noted assertions of technical fact are not supported by the relied upon prior art.

Accordingly, Applicant respectfully submits that the system LSI of claim 1 would not have been obvious in view of the prior art as relied upon by the Examiner taken singularly or together, and that this rejection, insofar as it may pertain to claims 1-6 and 8-12, is improper for at least these reasons. If this rejection is to be maintained, the Examiner is respectfully requested to provide a prior art teaching that specifically shows the special modes of operation for a central processing unit in combination with a system control unit, as featured in claim 1.

With further regard to this rejection, the Examiner has interpreted performance state table 56 in Fig. 2 of the Norris reference as a clock control library. However, as specifically described in column 6, lines 7-9 of the Norris reference, performance

manager 44 stores the selected clock frequencies for the high, medium and low performance states in performance state table 56. Thus, the content of performance state table 56 in the Norris reference merely includes clock frequencies, not a clock control library for controlling a clock frequency transition between ordinary operation modes, as featured in claim 1. Applicant therefore respectfully submits that the system LSI of claim 1 would not have been obvious in view of the prior art as relied upon by the Examiner taken singularly or together, and that this rejection, insofar as it may pertain to claims 1-6 and 8-12, is improper for at least these additional reasons.

With further regard to this rejection, the Examiner has interpreted clock speed register 34 in Fig. 2 of the Norris reference as the register of the system control circuit of claim 1. However, as very generally described in column 6, lines 13-16 of the Norris reference, an appropriate value of clock speed is apparently written into clock speed register 34 to set the frequency of processor clock 32. Accordingly, clock speed register 34 merely stores a clock frequency. Clock frequency transitions between ordinary operation and special modes are not carried out in the Norris reference by a system control circuit responsive to a change in a value stored in clock speed register 34. Applicant therefore respectfully submits that the system LSI of claim 1 would not have been obvious in view of the prior art as relied upon by the Examiner taken singularly or together, and that this rejection, insofar as it may pertain to claims 1-6 and 8-12, is improper for at least these reasons.

Regarding claim 5, performance state table 56 in Fig. 2 of the Norris reference

does not store a clock control library for controlling clock frequency transitions between ordinary modes. Since performance state table 56 of the Norris reference merely stores clock frequencies therein, the Norris reference clearly fails to disclose or suggest libraries using a program language capable of directly controlling a clock generation circuit and a system control circuit, as featured in claim 5. Applicant therefore respectfully submits that the system LSI of claim 5 would not have been obvious in view of the prior art as relied upon by the Examiner taken singularly or together, for at least these additional reasons.

Regarding the remaining claims, Applicant respectfully submits that the Examiner's reliance upon Official Notice is improper. The Examiner's assertion that the use of a clock halting register, a status register, a phase locked loop, a frequency of 32.768 kHz as a base oscillation, and the use of first through third special modes as noted previously, are "of such notorious character that Official Notice can be taken" is clearly improper. In absence of specific teachings disclosing these particular features, or supporting the Examiner's assertions of technical fact, this rejection is clearly based on impermissible hindsight.

Conclusion

The Examiner is respectfully requested to enter the above noted Amendment, which has been made merely to amend claim 1 to include the features of dependent claim 7 to improve antecedent in view of claim 1, and to improve punctuation. Also,

Page 13 of 14

since claim 7 has already been examined, entry and consideration of this Amendment should not be an undue burden.

The Examiner is respectfully requested to reconsider and withdraw the corresponding rejection, and to pass the claims of the present application to issue, for at least the above reasons.

In the event that there are any outstanding matters remaining in the present application, please contact Andrew J. Telesz, Jr. (Reg. No. 33,581) at (703) 715-0870 in the Washington, D.C. area, to discuss these matters.

Pursuant to the provisions of 37 C.F.R. 1.17 and 1.136(a), the Applicant hereby petitions for an extension of one (1) month to April 19, 2004, for the period in which to file a response to the outstanding Office Action. The required fee of \$110.00 is attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment for any additional fees that may be required, or credit any overpayment, to Deposit Account No. 50-0238.

Respectfully submitted,

VOLENTINE FRANCOS, P.L.L.C.

Andrew J. Telesz, Jr.

Registration No. 33,581

12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191

· . T						
In Re Applicatio	n Of: Hitoshi Endo				~ 2	
Serial No.	. Filin	g Date	Examiner		Group Art Unit	
10/251,755	Septembe	er 23, 2002	H. Kim		2182	
Imperation: SY	STEM LSI			RE	CEIVED	
				ı	APR 2 2 2004	
APR 1 9 2004 (2)						
ZART				196111	nology Center 2100	
A TRADEM	<u>TC</u>	THE COMMISSION	NER FOR PATENTS:			
This is a combin response to the	ed amendment and pet Office Action of		sions of 37 CFR 1.136 ne above-identified ap		d the period for filing a	
The requested e	xtension is as follows (check time period de	esired):			
One m	onth 🔲 Two me	onths 🔲 Thre	ee months 🔲 Foo	ur months	☐ Five months	
from:	from: March 19, 2004 until: April 19, 2004					
	Date	J4 U	intii: <u>A</u>	Date		
The fee for the a				Date	<u> </u>	
The fee for the a	Date	ion of time has been	ı calculated as shown	Date	·	
The fee for the a	Date	cion of time has been	ı calculated as shown	Date	ADDITIONAL	
The fee for the	Date amendment and extens	ion of time has been	calculated as shown	Date	ADDITIONAL	
,	Date amendment and extens . CLAIMS REMAINING	CLAIMS AS	a calculated as shown AMENDED NUMBER EXTRA	Date below:	FEE	
TOTAL CLAIMS	Date Amendment and extens CLAIMS REMAINING AFTER AMENDMENT	CLAIMS AS HIGHEST #	AMENDED NUMBER EXTRA CLAIMS PRESENT	Date below:	FEE \$0.0	
TOTAL CLAIMS	Date Date Date CLAIMS REMAINING AFTER AMENDMENT 11 -	CLAIMS AS AHIGHEST # PREV. PAID FOR 20 =	AMENDED NUMBER EXTRA CLAIMS PRESENT 0 0	Date below: RATE x \$18.0	FEE \$0.0 \$0.0 \$0.0	
TOTAL CLAIMS	Date Date Date CLAIMS REMAINING AFTER AMENDMENT 11 -	CLAIMS AS AHIGHEST # PREV. PAID FOR 20 =	AMENDED NUMBER EXTRA CLAIMS PRESENT 0 0	below: RATE x \$18.0 x \$86.0	FEE \$0.00 \$0.00 T \$0.00	
TOTAL CLAIMS	Date Date CLAIMS REMAINING AFTER AMENDMENT 11 - 1 -	CLAIMS AS AHIGHEST # PREV. PAID FOR 20 = 3 =	n calculated as shown AMENDED NUMBER EXTRA CLAIMS PRESENT 0 0 FEE FOR	Date RATE X \$18.0 X \$86.0 AMENDMEN SION OF TIM	FEE \$0.00 \$0.00 \$0.00 T \$0.00 E \$110.00	
TOTAL CLAIMS	Date Date CLAIMS REMAINING AFTER AMENDMENT 11 - 1 -	CLAIMS AS AHIGHEST # PREV. PAID FOR 20 = 3 =	NUMBER EXTRA CLAIMS PRESENT 0 0 FEE FOR	Date RATE X \$18.0 X \$86.0 AMENDMEN SION OF TIM	FEE \$0.00 \$0.00 \$0.00 T \$0.00 E \$110.00	
TOTAL CLAIMS	Date Date CLAIMS REMAINING AFTER AMENDMENT 11 - 1 -	CLAIMS AS AHIGHEST # PREV. PAID FOR 20 = 3 =	NUMBER EXTRA CLAIMS PRESENT 0 0 FEE FOR	Date RATE X \$18.0 X \$86.0 AMENDMEN SION OF TIM	FEE \$0.00 \$0.00 \$0.00 T \$0.00 E \$110.00	
The fee for the and the fee for the fee for the and the fee for th	Date Amendment and extens CLAIMS REMAINING AFTER AMENDMENT 11 - 1 -	CLAIMS AS AHIGHEST # PREV. PAID FOR 20 = 3 =	NUMBER EXTRA CLAIMS PRESENT 0 0 FEE FOR	Date RATE X \$18.0 X \$86.0 AMENDMEN SION OF TIM	FEE \$0.00 \$0.00 \$0.00 T \$0.00 E \$110.00	

COMBINED AMENDMENT & PETITION FOR EXTENSION OF ... TIME UNDER 37 CFR 1.136(a) (Large Entity)

Docket No. OKI.396

The fee for the amendment and extension of time is	to be paid as follo	ows:
☑ A check in the amount of \$110.00 for	the amendment	and extension of time is enclosed.
Please charge Deposit Account No.	in the am	nount of \$0.00
The Director is hereby authorized to charge pay communication or credit any overpayment to De	•	•
Any additional filing fees required under 37Any patent application processing fees under 37		•
☑ If an additional extension of time is required, ple fees which may be required to Deposit Account		s a petition therefor and charge any additional .
		RECEIVED
		APR 2 2 2004
•		Tournology Center 2100
(lely)	Dated: A	April 19, 2004
Signature ANDREW J. TELESZ, JR.		
REG. NO. 33,581		I certify that this document and fee is being deposited on with the U.S. Postal Service as
VOLENTINE FRANCOS, P.L.L.C. 12200 SUNRISE VALLEY DRIVE, SUITE 150 RESTON, VA 20191		first class mail under 37 C.F.R. 1.8 and is addressed to the Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.
TEL. NO. (703) 715-0870		Signature of Person Mailing Correspondence

Typed or Printed Name of Person Mailing Correspondence

cc:



United States Patent and Trademark Office



UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/251,755	09/23/2002	Hitoshi Endo	OK1.396	4191
75	90 12/19/2003		EXAMI	NER
VOLENTINE	FRANCOS, PLLC		KIM, HAI	ROLD J
Suite 150			A DOT LINES	DARED MURADED
12200 Sunrise V			ART UNIT	PAPER NUMBER
Reston, VA 2	0191		2182	\mathcal{L}
			DATE MAILED: 12/19/2003	, P

Please find below and/or attached an Office communication concerning this application or proceeding.

PTO-90C (Rev. 10/03)

	_	
,	Application No.	Applicant(s)
	10/251,755	ENDO, HITOSHI
Office Action Summary	Examin r	Art Unit
	Harold Kim	2182
The MAILING DATE f this communication Peri d for Reply	app ars n the cover sheet with	th c rresp ndence address
A SHORTENED STATUTORY PERIOD FOR RE THE MAILING DATE OF THIS COMMUNICATIO - Extensions of time may be available under the provisions of 37 CFF after SIX (6) MONTHS from the mailing date of this communication. - If the period for reply specified above is less than thirty (30) days, a - If NO period for reply is specified above, the maximum statutory per - Failure to reply within the set or extended period for reply will, by sta - Any reply received by the Office later than three months after the may earned patent term adjustment. See 37 CFR 1.704(b). Status	N. R 1.136(a). In no event, however, may a reply reply within the statutory minimum of thirty (3 iod will apply and will expire SIX (6) MONTHS atute, cause the application to become ABAN	be timely filed 0) days will be considered timely. 5 from the mailing date of this communication. DONED (35 U.S.C. § 133).
1) Responsive to communication(s) filed on 22	2 September 2003.	
2a)⊠ This action is FINAL . 2b)□ TI	his action is non-final.	
3) Since this application is in condition for allocal closed in accordance with the practice under the condition of the co		
Disposition of Claims		
4) ⊠ Claim(s) 1-12 is/are pending in the applicate 4a) Of the above claim(s) is/are without 5) □ Claim(s) is/are allowed. 6) ⊠ Claim(s) 1-12 is/are rejected. 7) □ Claim(s) is/are objected to. 8) □ Claim(s) are subject to restriction an	drawn from consideration.	
Application Papers		
9) ☐ The specification is objected to by the Exam 10) ☑ The drawing(s) filed on 23 September 2002 Applicant may not request that any objection to a Replacement drawing sheet(s) including the cor 11) ☐ The oath or declaration is objected to by the	is/are: a)⊠ accepted or b)⊡ c the drawing(s) be held in abeyance rection is required if the drawing(s)	See 37 CFR 1.85(a). is objected to. See 37 CFR 1.121(d).
Priority under 35 U.S.C. §§ 119 and 120		
12) Acknowledgment is made of a claim for force a) All b) Some * c) None of: 1. Certified copies of the priority document of: 2. Certified copies of the priority document of: 3. Copies of the certified copies of the priority document of the pri	ents have been received. ents have been received in App priority documents have been re- reau (PCT Rule 17.2(a)). list of the certified copies not re- estic priority under 35 U.S.C. § e first sentence of the specification provisional application has been estic priority under 35 U.S.C. §§	lication No ceived in this National Stage ceived. 119(e) (to a provisional application) on or in an Application Data Sheet. n received. 120 and/or 121 since a specific
Attachment(s)	•	
 Notice of References Cited (PTO-892) Notice of Draftsperson's Patent Drawing Review (PTO-948) Information Disclosure Statement(s) (PTO-1449) Paper No. 	5) 🔲 Notice of Infor	mary (PTO-413) Paper No(s) mal Patent Application (PTO-152)

U.S. Patent and Trademark Office PTOL-326 (Rev. 11-03) Application/Control Number: 10/251,755 Page 2

Art Unit: 2182

DETAILED ACTION

- 1. This Office Action is in response to the filing of the Amendment A, Paper # 5, on 9/22/03. Arguments have been considered but they are moot in view of the new ground(s) of rejection. Applicant's amendment necessitated the new ground(s) of rejection presented in this Office action. Accordingly, this action is made **FINAL**.
- 2. Claims 1-12 are presented for examination.
- 3. The abstract of the disclosure did not commence on a separate sheet in accordance with 37 CFR 1.52(b)(1). A new abstract of the disclosure is required and must be presented on a separate sheet, apart from any other text.

Claim Rejections - 35 USC § 103

- 4. The following is a quotation of 35 U.S.C. 103(a) which forms the basis for all obviousness rejections set forth in this Office action:
- (a) A patent may not be obtained though the invention is not identically disclosed or described as set forth in section 102 of this title, if the differences between the subject matter sought to be patented and the prior art are such that the subject matter as a whole would have been obvious at the time the invention was made to a person having ordinary skill in the art to which said subject matter pertains. Patentability shall not be negatived by the manner in which the invention was made.
- 5. This application currently names joint inventors. In considering patentability of the claims under 35 U.S.C. 103(a), the examiner presumes that the subject matter of the various claims was commonly owned at the time any inventions covered therein were made absent any evidence to the contrary. Applicant is advised of the obligation under 37 CFR 1.56 to point out the inventor and invention dates of each claim that was not commonly owned at the time a later invention was made in order for the examiner to consider the applicability of 35 U.S.C. 103(c) and potential 35 U.S.C. 102(f) or (g) prior art under 35 U.S.C. 103(a).
- 6. Claims 1-12 are rejected under 35 U.S.C. 103(a) as being unpatentable over Norris, US Patent no. 5,630,148, in view of Ashmore, Jr. et al., US Patent no. 5,811,987.

Application/Control Number: 10/251,755

Art Unit: 2182

7. In re claim 1, Norris shows a system LSI [fig 1] having a plurality of ordinary operation modes [col 4, lines 57-64; fig 3b] and a plurality of special modes [col 4, lines 57-64; fig 3b] in response to clock frequencies supplied to a central processing unit [12, 32 in fig 1], comprising:

Page 3

a first memory [18 in fig 1] that stores a clock control library [56 in fig 2; col 6, lines 5-16] for controlling a clock frequency transition between said ordinary modes;

a system control circuit [14 in fig 2] which has a register [34 in fig 2], wherein said system control circuit carries out the clock frequency transition between said ordinary operation modes and said special modes in response to a change of a value in said register, and also carries out the clock frequency transition among said ordinary operation modes in response to said clock control library [col 6, lines 5-21; fig 2];

a clock generation circuit [14 in fig 1], wherein said clock generation circuit generates a clock [32 in fig 1] supplied to said central processing unit according to control by said system control circuit; and

a second memory [20] that stores an application program [col 4, lines 29-34], wherein calling of said clock control library and changing of said register value are programmably controlled by said application program to ensure user selectable clock frequency transitions [col 5, lines 28-38].

Norris shows a clock generation circuit. However, Norris does not show a clock generation circuit that receives a plurality of standard clocks. Ashmore, Jr. et al. shows a clock generation circuit that receives a plurality of standard clocks [fig 5A]. Therefore, it would have been obvious to one of ordinary skill in the art at the time the invention

Application/Control Number: 10/251,755

Art Unit: 2182

was made to include a clock generation circuit that receives a plurality of standard clocks as shown in Ashmore, Jr. et.al. for a clock generation circuit that provides flexibility with a minimal number of components is needed [Ashmore, Jr. et al., col 3, lines 54-56].

Page 4

8. In re claim 2, Norris shows a plurality of libraries [col 5, lines 5-14; figs 3b and 4] that control said system control circuit and said clock generation circuits to transition the clock frequencies supplied to said central processing unit [col 6, lines 5-21]; and

a main library [fig 3b] which is called by said application program and selects any one of said libraries in correspondence with the clock frequency supplied to said central processing unit.

- 9. In re claim 5, Norris shows each of said libraries is described using a program language capable of directly controlling said clock generation circuit and said system control circuit [col 4, lines 48-53].
- 10. In re claim 11, Norris shows first memory and said second memory are two independent memories which are separated from each other [fig 1].
- 11. In re claims 3, 4, 6-10, and 12, Norris shows a frequency division ratio setting register [34 in fig 2; col 5, lines 48-56] and a frequency division/selection portion that carries out frequency division [34 in fig 2; col 5, lines 48-56]. Norris fails to teach said application program and said main library are described using a same program, C and assembler languages, first, second and third special modes, clock halting register, status register, PLL, frequency of 32.768 kHz as a base oscillation, said two memory means are formed to coexist in one memory means. Official Notice is taken that both

Art Unit: 2182

the concept and the advantages of providing for writing application program and data set (main library) using same program, C and assembler languages, first, second and third special modes, clock halting register, status register, PLL, frequency of 32.768 kHz as a base oscillation, and said two memory means are formed to coexist in one memory means are old and well known in the art. Therefore, it would have been obvious to the ordinary skilled person in the art at the time the invention was made to include writing application program and data set (main library) using same program, C and assembler languages, first, second and third special modes, clock halting register, status register, PLL, frequency of 32.768 kHz as a base oscillation, and said two memory means are formed to coexist in one memory means are very well known to provide necessary functions that user want (user friendly) and more flexible device by allowing it to operate in multiple configurations.

Conclusion

Applicant's arguments with respect to claims 1-12 have been considered but they are most in view of the new ground(s) of rejection. Applicant's amendment necessitated the new ground(s) of rejection presented in this Office action. Accordingly, **THIS ACTION IS MADE FINAL**. Applicant is reminded of the extension of time policy as set forth in 37 CFR 1.136(a).

A shortened statutory period for reply to this final action is set to expire THREE MONTHS from the mailing date of this action. In the event a first reply is filed within TWO MONTHS of the mailing date of this final action and the advisory action is not mailed until after the end of the THREE-MONTH shortened statutory period, then the shortened statutory period will expire on the date the advisory action is mailed, and any

Application/Control Number: 10/251,755 Page 6

Art Unit: 2182

extension fee pursuant to 37 CFR 1.136(a) will be calculated from the mailing date of the advisory action. In no event, however, will the statutory period for reply expire later than SIX MONTHS from the date of this final action.

Any response to this action should be mailed to:

Mail Stop ____ Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Effective December 1, 2003, hand-carried and facsimile-transmitted patent application related incoming correspondences will be to a centralized location.

The centralized fax number is 703 872-9306.

The centralized hand carry paper drop off location is:

U.S. Patent and Trademark Office
2011 South Clark Place
Customer Window
Crystal Plaza Two, Lobby, Room 1B03

Any inquiry of a general nature or relating to the status of this application should be directed to the technology center receptionist whose telephone number is (703) 306-5631.

Direct any inquiries concerning drawing review to the Drawing Review Branch (703) 305-8404.

Any inquiry concerning this communication or earlier communications from the examiner should be directed to Harold Kim whose telephone number is (703) 305-1948. The examiner can normally be reached on Monday-Thursday 6 AM - 4:30 PM.

Application/Control Number: 10/251,755

Art Unit: 2182

Page 7

If attempts to reach the examiner by telephone are unsuccessful, the examiner's supervisor, Jeffrey Gaffin can be reached on (703) 308-3301.

Harold J. Kim

A CAMPAGE AND A

Patent Examiner

December 14, 2003/HK

JEFFRZY GAFFIN

PENVISURY PARENTER 2100

Notice of References Cited

	· · · · · · · · · · · · · · · · · · ·	
Application/Control No.		Patent Under
10/251,755	Reexaminati ENDO, HITC	
Examiner	Art Unit	
Harold Kim	2182	Page 1 of 1

U.S. PATENT DOCUMENTS

				U.U. I ATENT DOCUMENTS	
*		Document Number Country Code-Number-Kind Code	Date MM-YYYY	Name	Classification
	Α	US-5,630,148	05-1997	Norris, David	713/322
	В	US-5,811,987	09-1998	Ashmore et al.	326/39
	С	US-			
	D	US-			
	Е	US-			
	F	US-			
	G	US-			
	Н	US-			
	ı	US-			
	J	US-			
	к	US-			
	L	US-			
	М	US-			

FOREIGN PATENT DOCUMENTS

*		Document Number Country Code-Number-Kind Code	Date MM-YYYY	Country	Name	Classification
	N					
	0					
	Φ					
	σ					
	R					
	S					
	Т					

NON-PATENT DOCUMENTS

	NON-FAIENT DOCUMENTS							
*		Include as applicable: Author, Title Date, Publisher, Edition or Volume, Pertinent Pages)						
	U							
	V							
	w							
	x							

*A copy of this reference is not being furnished with this Office action. (See MPEP § 707.05(a).)

Dates in MM-YYYY format are publication dates. Classifications may be US or foreign.

U.S. Patent and Trademark Office PTO-892 (Rev. 01-2001)

N tice of References Cited

Part of Paper No. 6



. INFORMATION DISCLOSURE CITATION

(Use several sheets if necessary)

Docket Number (Optional)
OKI.39

Application Number
NEW

Applicant(s)

Hitoshi ENDO

Filing Date

Group Art Unit

September 23, 2002

TO BE ASSIGNED

-				U.S. PATENT DOCUMENTS				
EXAMINER INITIAL	REF	DOCUMENT NUMBER	DATE	NAME	CLASS	SUBCLASS	FILING D	
							9 TO	
1.							.s.	100 100 100 100 100 100 100 100 100 100
							97 U	9/23
							JC9	
,				FOREIGN PATENT DOCUMEN	TS		<u> </u>	
	REF	DOCUMENT NUMBER	DATE	COUNTRY	CLASS	SUBCLASS	Transla: YES	ntion NO
aK	A	2001-202155	07/27/2001	Japan			ABSTRACT	
nk	В	06-119079	04/28/1994	Japan			ABSTRACT	
nk	С	10-149237	06/02/1998	Japan			ABSTRACT	
				OTHER DOCUMENTS (Include	ding Author, Title, Do	rte, Pertinent P	ages, Etc.)	
		·					~	
	\dashv							
					-			
EXAMINE	R	Azula K	<u>;</u>	DATE CONSIDERED	6/29/0	3	7	
		ial if citation considered, whether		n conformance with MPEP Section 6	09; Draw line throu	gh citation if no	ot in conforma	nce and

F rm PTO-A820 (also f rm PTO-1449) P09A/REV04

Patent and Trademark Office * U.S. DEPARTMENT OF COMMERCE

2/82 - MAIL STOP NON-FEE AMENDMENT 2/82

AMENDMENT TRANSMITTAL LETTER (Large Entity) Applicant(s): Hitoshi Endo									ocket No. OKI.396
Serial No. 10/251,755		1	ng Date per 23, 2002	Authorities and the second sec	Examiner H. Kim			G	Group Art Unit 2182
Invertions and	TEM LS	JI .				-	P		EIVED
1		тс	THE COMMISSI	NONER FOR	DATENTS:		,		2 4 2003
Transmitted herew The fee has been		ın amendment in	n the above-identi	tified application	_		Tec		gy Center 2100
			CLAIMS A	AS AMENDED	<u></u>				
	CLAIM	IS REMAINING	HIGHEST #	NUMB	BER EXTRA				ADDITIONAL
		R AMENDMENT	PREV. PAID FOF		S PRESENT	F	RATE		FEE
TOTAL CLAIMS		12 -	20 =		_	x	\$18.0	00	\$0.00
INDEP. CLAIMS	1	1 -	3 =	=			\$84.0	00	\$0.00
Multiple Depender	nt Claim	is (check if appl	licable)						\$0.00
		,	TOTAL ADDITIO	NAL FEE FC	OR THIS AM	ENDI	MENT		\$0.00
Please chair A check in The Direct communic Any a	narge De n the am ctor is he cation or additions	ereby authorized or credit any over nal filing fees requ	No.	e filing fee is e ent of the follo osit Account N J.F.R. 1.16. r 37 CFR 1.17	owing fees as No. 50-0238 7.	38		ith this	
ANDREW J. TELESZ, JR. REG. NO. 33,581									
VOLENTINE FRANCOS, P.L.L.C. 12200 SUNRISE VALLEY DRIVE, SUITE 150 RESTON, VA 20191 TEL. NO. (703) 715-0870 I certify that this document and fee is being depo on with the U.S. Postal Servi first class mail under 37 C.F.R. 1.8 and is addressed to Commissioner for Patents, P.O. Box 1450, Alexandria 22313-1450.						U.S. Postal Service as and is addressed to the			
cc:	Signature of Person Mailing Correspondence							-	



Serial No. 10/251,755 OKI.396 Amendment dated September 22, 2003

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Hitoshi Endo

Serial No.: 10/251,755

Filed: September 23, 2002

For: SYSTEM LSI

Group Art Unit: 2182

Examiner: H. Kim

RECEIVED

SEP 2 4 2003

Technology Center 2100

Date: September 22, 2003

AMENDMENT

10/9/5

U.S. Patent and Trademark Office 2011 South Clark Place Customer Window, **Mail Stop Non-Fee Amendment** Crystal Plaza Two, Lobby, Room 1B03 Arlington, VA 22202

Sir:

In response to the Office Action dated July 2, 2003, the following amendments and remarks are respectfully submitted in connection with the above-identified application.

Amendments to the Specification begin on page 3 of this paper.

Amendments to the Claims are reflected in the listing of claims which begins on page 8 of this paper.

Page 1 of 18

Serial No. 10/251,755 OKI.396 Amendment dated September 22, 2003

Remarks/Arguments begin on page 13 of this paper.

Amendments to the Specification

Please replace the paragraph beginning on page 1, line 9 with the following amended paragraph:



In case of battery-powered devices, for instance a mobile telephone, which belong to the application field of a microcontroller constituted by [[mean]] means of a system LSI, it is seemed seems that many of them are still requested to improve themselves such that their consumption of electric power (referred to simply as "power" hereinafter) is reduced as [[lower]] low as possible for the sake of their users' convenience and benefit, and there have been developed various techniques for responding to such request. Owing to these techniques, it has become possible to reduce the power consumption of the entire system, though gradually, by properly changing the clock speed corresponding to the need, for instance by supplying the high-speed clock when the high speed processing is necessary and supplying the lowspeed clock when the wait state is needed. In the recent years, in [[the]] almost all application fields [[field]], an application specific integrated circuit (ASIC) is provided for the microcontroller constituted by [[mean]] means of the system LSI. In the case of the system into which the ASIC is built, in order to extend the battery life, the power reduction as well as the matters related thereto [[is]] are requested to be described in the specification of the system, and it becomes not rare that such low power consumption technique is incorporated into the core CPU of the system.

Pleas_ replace the paragraph beginning on pag_ 10, line 16 with the following amended paragraph:

1/2

The quartz oscillator for use in a wristwatch may be used for obtaining the frequency of 32.768 kHz. With use of the clock of which the frequency is very low comparing compared to the ordinary operation mode which is operated at the frequency of several tens of MHz through several hundreds, it becomes possible to realize the substantial wait mode.

Please replace the paragraph beginning on page 13, line 2 with the following amended paragraph:

P3

The external clock terminal 546 is connected with a clock generation circuit placed on the system LSI [[560]] 550 and supplies the external clock to a system control circuit 534. In addition, an external interruption control circuit 559 is provided to be connected with the interruption signal terminal 545. The embodiment of the invention as mentioned above is characterized by a system control circuit 534 and a clock generation circuit 558. These two circuits 534 and 558 will be explained in the following, with reference to Figs. 3 and 4, respectively.

Please replace the paragraph beginning on page 16, line 15 with the following amended paragraph:



The processor 511 as used in the current embodiment has two operation modes,

R4

one being a fast bus mode and the other being a synchronous mode. The fast bus mode is an operation mode wherein the clock BCLK as used for access from the dedicated peripheral bus 521 is used by both of the processor 511 and the dedicated peripheral bus 521. The synchronous mode is an operation mode wherein the operation clock FCLK of the core CPU [[510]] 512 is used in the processor 511 while the clock BCLK for access use is used in the dedicated peripheral bus 521.

Please replace the paragraph beginning on page 19, line 9 with the following amended paragraph:



The clock speed in high-speed operation mode is slower than that in the highest-speed operation mode (STN1), but the application can be operated at a sufficient speed in this operation mode. The reason why the mode like this is separately provided is for smoothly executing the clock gear, thereby optimizing reduction of the power consumption by the [[enter]] entire system.

Please replace the paragraph beginning on page 20, line 9 with the following amended paragraph:



The halt mode is the mode for halting the clock supply to principal constituents of the CPU 510 as shown in Fig. 1, that is, the processor 511, the CPU bridge 520, the peripheral bridge 530, the bus <u>arbitration</u> arbitrary device <u>524</u>, and so forth. Transition to the halt mode is executed, from the application side, by setting HALT of the clock halt

pe

register 564 in the system control circuit 534 as shown in Fig. 3. With this, the operation of almost <u>all</u> devices operated with high-speed clocks is halted, so that the power consumption by the entire system can be reduced to a great extent. However, peripheral devices are still in operation even under this condition. For instance, as the interruption control circuit 525 is still in operation, it can accept the external interruption, thus being able to reopen the clock supply by a means other than resetting it.

Please replace the paragraph beginning on page 22, line 29 with the following amended paragraph:

M

Further, in order to reduce the power consumption of the entire system without losing the versatility of the core CPU <u>512</u> [[521]], there are provided in the CPU 510 the system control circuit 534 and the clock generation circuit 558 according to the invention. In this way, in the dynamic clock control according to the invention, the clock of the core CPU 512 in the system LSI 550 as well as the CPU 510 can be controlled simultaneously.

Please replace the abstract with the following amended abstract:



There is disclosed a A system LSI capable of dynamically and speedily controls controlling clocks of various frequencies as used in [[the]] a wide range of operation modes [[mode,]] from [[the]] high-speed operation mode to [[the]] low-speed operation modes one and, in addition, enabling [[the]] user selection of to select a system of the



LSI includes a ROM that stores 551 storing a clock control library for carrying out [[the]] clock state transition transitions between [[the]] ordinary operation modes[[,]]; and a system control circuit [[534]] having a register [[and]] for carrying out [[the]] clock state transitions transition between [[the]] ordinary operation [[mode]] modes and [[the]] special modes responsive mode in response to changes in the change of the value of the register, and also carrying out [[the]] clock state transition transitions among [[the]] ordinary operation modes responsive in response to the clock control library. The call Calling of the clock control library and changing change of the register value are controlled by [[the]] an application program. The main library of the clock control library is described and called in the C language and is called by also using [[the]] C language.

Amendments to the Claims

This listing of claims will replace all prior versions, and listings of claims in the application:

Listing of Claims:

Claim 1 (Currently amended): A system LSI having a plurality of ordinary operation modes and a plurality of special modes in response to [[the]] clock [[state]] <u>frequencies</u> supplied to a central processing unit, comprising:

[[the]] <u>a</u> first memory <u>means storing that stores</u> a clock control library for controlling [[the]] <u>a</u> clock [[state]] <u>frequency</u> transition between said ordinary operation modes;

a system control circuit which has having a register, wherein said system control circuit carries and carrying out the clock frequency [[state]] transition between said ordinary operation [[mode]] modes and said special modes [[mode]] in response to [[the]] a change of [[the]] a value [[of]] in said register, and also carries carrying out the clock frequency [[state]] transition among said ordinary operation modes in response to said clock control library;

a clock generation circuit that receives receiving a plurality of standard clocks and generating the, wherein said clock generation circuit generates a clock supplied to said central processing unit according to [[the]] control [[of]] by said system control circuit; and



[[the]] <u>a</u> second memory <u>that stores</u> means storing an application program[[;]], wherein <u>calling</u> [[call]] of said clock control library and <u>changing</u> change of said register value are <u>programmably</u> controlled by said application program <u>to enable user</u> <u>selectable clock frequency transitions</u>.

Claim 2 (Currently amended): A system LSI as claimed in claim 1, wherein said clock control library comprises:

a plurality of libraries that [[which]] control said system control circuit and said clock generation circuit as well to transit transition the clock [[state]] frequencies supplied to said central processing unit; and

a main library which is called by said application program and selects any one of said libraries in correspondence with the clock [[state]] <u>frequency</u> supplied to said central processing unit.

Claim 3 (Currently amended): A system LSI as claimed in claim 2, wherein said main library is described [[in the]] <u>using a</u> same program language as said application program.

Claim 4 (Currently amended): A system LSI as claimed in claim 3, wherein said application program and said main library are described [[in the]] using C language.

Claim 5 (Currently amended): A system LSI as claimed in claim 2, wherein each of said libraries is described [[in]] <u>using</u> a program language capable of directly controlling said clock generation circuit and said system control circuit as well.

Claim 6 (Currently amended): A system LSI as claimed in claim 5, wherein each of said libraries is described [[in]] using an assembler language.

Claim 7 (Currently amended): A system LSI as claimed in claim 1, wherein said special modes comprise mode comprises:

<u>a</u> [[the]] first special mode in which [[the]] clock supply to [[the]] principal constituents of said central processing unit is halted;

<u>a</u> [[the]] second special mode in which [[the]] clock <u>supply to an entirety of said</u> of the entire central processing unit is halted; and

a [[the]] third special mode in which supply of [[the]] power source of to the entire entirety of said central processing unit is halted.

Claim 8 (Currently amended): A system LSI as claimed in claim 7, wherein said system control circuit comprises:

a frequency division ratio setting register that [[which]] sets a [[the]] frequency division ratio of the clock [[in]] generated by said clock generation circuit;

a clock halting register that [[which]] receives the clock signal from said clock

generation circuit and individually sets the clock signal to be halted or supplied; and a status register that [[which]] judges [[the]] a state of said central processing unit immediately after being released from said third special mode.

Claim 9 (Currently amended): A system LSI as claimed in claim 1, wherein said clock generation circuit comprises:

a PLL that receives receiving a plurality of standard clocks and generates the clock generating[[,]] if needed need be, the clock obtained by multiplying said standard clocks; and

a frequency division/selection portion that carries carrying out [[the]] frequency division or selection of said standard [[clock]] clocks or said multiplied standard clock.

Claim 10 (Original): A system LSI as claimed in claim 9 wherein one of said standard clocks uses a frequency of 32.768 kHz as a base oscillation.

Claim 11 (Currently amended): A system LSI as claimed in claim 1, wherein said first memory [[means]] and said second memory [[means]] are constituted as two independent memory means memories which are separated from each other.

Claim 12 (Currently amended): A system LSI as claimed in claim 1, wherein said first memory [[means]] and said second memory [[means]] are formed to coexist in one

memory [[means]], sharing [[the]] memory area of said one memory [[means]].

Remarks/Arguments

Claims 1-12 are pending in the present application. Claims 1-9, 11 and 12 have been amended.

Priority Under 35 U.S.C. 119

Applicant notes the Examiner's acknowledgment of the Claim for Priority under 35 U.S.C. 119, and receipt of the certified copy of the priority document.

Drawings

Applicant notes the Examiner's acceptance of the drawings as filed along with the present application on September 23, 2002.

Information Disclosure Citation Forms

The Office Action Summary Form PTO-326 as provided along with the Office Action dated July 2, 2003, indicates that a Notice of References Cited Form PTO-892 and an Information Disclosure Citation Form PTO-1449 are attached to the Office Action. However, copies of the corresponding PTO-892 form and PTO-1449 form have not been received along with the current Office Action. The Examiner is respectfully requested to provide a copy of the Notice of References Cited Form PTO-892, and a signed and dated copy of the PTO-1449 form that was submitted along with the Information Disclosure Statement filed on September 23, 2002, so as to confirm

Page 13 of 18

that all the references as relied upon in the present application will be cited of record.

Specification

The abstract has been amended to be limited to a single paragraph within the range of 50-150 words. The Examiner is respectfully requested to acknowledge receipt and acceptance of the amended abstract.

Claim Rejections-35 U.S.C. 102

Claims 1-3, 7 and 8 have been rejected under 35 U.S.C. 102(e) as being anticipated by the Kung et al. reference (U.S. Patent No. 6,574,739). This rejection, insofar as it may pertain to the presently pending claims, is traversed for the following reasons.

The system LSI of claim 1 includes in combination a first memory "that stores a clock control library for controlling a clock frequency transition between said ordinary operation modes", a system control circuit "which has a register, wherein said system control circuit carries out the clock frequency transition between said ordinary operation modes and said special modes in response to a change of a value in said register, and also carries out the clock frequency transition among said ordinary operation modes in response to said clock control library", and a second memory "that stores an application program, wherein calling of said clock control library and changing of said register value

are programmably controlled by said application program to enable user selectable clock frequency transitions". Applicant respectfully submits that the prior art as relied upon by the Examiner does not disclose these features.

Applicant emphasizes that adjustment or changing of the internal clock frequencies of the CPU in the Kung et al. reference is based upon perceived CPU processing load as determined by the computer system. That is, the system of the Kung et al. reference does not store an application program wherein calling of a clock control library and changing of a register value of a system control circuit are programmably controlled by the application program, to enable user selectable clock frequency transitions as featured in claim 1. Clock frequency transitions are not programmably controlled to be user selectable in the Kung et al. reference, but are merely controlled directly based on processing load of the CPU.

Particularly, as described beginning in column 2, line 16 of the Kung et al. reference, the CPU of the preferred embodiment has a status signal line M/IO, wherein the state of the M/IO line indicates whether the CPU is performing a read/write operation to memory or to an I/O port. As further described beginning in column 2, line 47 of the Kung et al. reference, CPU activity monitoring circuit 50 is used for monitoring processing loads of CPU 10, and generates a load parameter that corresponds to a perceived processing load of CPU 10. Thereafter, CPU activity adjusting program 40 adjusts the internal clock frequency and operating voltage of CPU 10 according to the load parameter. Accordingly, adjustment or changing of internal clock frequencies of

the CPU in the Kung et al. reference is directly based on a determined load parameter that corresponds to the perceived processing load of CPU 10.

Moreover, the Examiner has interpreted memory 36 as the first memory of claim 1, and CPU activity adjusting program 40 as stored in memory 36 as the application program of claim 1. However, memory 36 of the Kung et al. reference as specifically relied upon by the Examiner is not described as including clock control libraries. Also, CPU activity adjusting program 40 of the Kung et al. reference as specifically relied upon by the Examiner is not described as programmably controlling calling of a clock control library and changing of a register value to enable user selectable clock frequency transitions, because the system of the Kung et al. reference is not described as including clock control libraries and is further characterized as adjusting internal frequencies of the CPU based on determined load parameters corresponding to perceived processing load of the CPU. Accordingly, Applicant respectfully submits that the system LSI of claim 1 distinguishes over the Kung et al. reference as relied upon by the Examiner, and that this rejection, insofar as it may pertain to claims 1-3, 7 and 8, is improper for at least these reasons.

Also, the system LSI of claim 1 is further featured as including in combination a clock generation circuit "that receives a plurality of standard clocks, wherein said clock generation circuit generates a clock supplied to said central processing unit according to control by said system control circuit". Clock 16 of the Kung et al. reference is described in column 2, lines 42-44 as providing a fixed frequency. Clock 16 is further

described in the alternative in column 5, lines 57-61 of the Kung et al. reference as one that has a variable, selectable frequency. The selected frequency is delivered from clock 16 to CPU 10, not a plurality of standard clocks, as featured in claim 1.

Applicant therefore respectfully submits that the system LSI of claim 1 distinguishes over the Kung et al. reference as relied upon by the Examiner, and that this rejection, insofar as it may pertain to claims 1-3, 7 and 8, is improper for at least these additional reasons.

Claim Rejections 35 U.S.C. 103

Claims 4-6 and 9-12 have been rejected under 35 U.S.C. 103(a) as being unpatentable over the Kung et al. reference. Applicant respectfully submits that claims 4-6 and 9-12 distinguish over and would not have been obvious in view of the Kung et al. reference as relied upon by the Examiner for at least the same reasons as set forth above with respect to claim 1.

Conclusion

Except as otherwise stated in the above Remarks, the claim amendments have been made merely to place the application in better form, not to otherwise narrow scope. Accordingly, such amendments should not be construed as narrowing scope within the meaning of *Festo*.

Serial No. 10/251,755 OKI.396 Amendment dated September 22, 2003

The Examiner is respectfully requested to reconsider and withdraw the corresponding rejections, and to pass the claims of the present application to issue, for at least the above reasons.

In the event that there are any outstanding matters remaining in the present application, please contact Andrew J. Telesz, Jr. (Reg. No. 33,581) at (703) 715-0870 in the Washington, D.C. area, to discuss these matters.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment for any additional fees that may be required, or credit any overpayment, to Deposit Account No. 50-0238.

Respectfully submitted,

VOLENTINE FRANCOS, P.L.L.C.

Andrew J. Telesz, Jr.

Registration No. 33,581

VOLENTINE FRANCOS, P.L.L.C. 12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191

Telephone No.: (703) 715-0870 Facsimile No.: (703) 715-0877





UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Vignia 22313-1450 www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/251,755	09/23/2002	Hitoshi Endo	OKI.396	4191
. 7.	590 07/02/2003			
VOLENTINE	FRANCOS, PLLC		EXAMI	INER
Suite 150 12200 Sunrise	Vally Drive		KIM, HA	ROLD J
Reston, VA 20				
			ART UNIT	PAPER NUMBER
			2182	Þ
		•	DATE MAILED: 07/02/2003	4

Please find below and/or attached an Office communication concerning this application or proceeding.

*	_	
	Applicati n N .	Applicant(s)
,	10/251,755	ENDO, HITOSHI
Office Action Summary	Examiner	Art Unit
	Harold Kim	2182
The MAILING DATE of this c mmunicati n app Period for R ply	ars on the cover sheet with the c	orresp ndence address
A SHORTENED STATUTORY PERIOD FOR REPLY THE MAILING DATE OF THIS COMMUNICATION. - Extensions of time may be available under the provisions of 37 CFR 1.130 after SIX (6) MONTHS from the mailing date of this communication. - If the period for reply specified above is less than thirty (30) days, a reply of the period for reply is specified above, the maximum statutory period with a failure to reply within the set or extended period for reply will, by statute, or any reply received by the Office later than three months after the mailing of the earned patent term adjustment. See 37 CFR 1.704(b). Status	6(a). In no event, however, may a reply be tin within the statutory minimum of thirty (30) day ill apply and will expire SIX (6) MONTHS from cause the application to become ABANDONE	nely filed s will be considered timely. the mailing date of this communication. D (35 U.S.C. § 133).
1) Responsive to communication(s) filed on 23 Section 2	eptember 2002 .	
2a)☐ This action is FINAL . 2b)⊠ This	s action is non-final.	
Since this application is in condition for alloware closed in accordance with the practice under E Disp sition of Claims		
4)⊠ Claim(s) <u>1-12</u> is/are pending in the application.		
4a) Of the above claim(s) is/are withdraw	n from consideration.	
5) Claim(s) is/are allowed.		
6)⊠ Claim(s) <u>1-12</u> is/are rejected.		
7) Claim(s) is/are objected to.		
8) Claim(s) are subject to restriction and/or	election requirement.	
Application Papers		
9) The specification is objected to by the Examiner		
10)⊠ The drawing(s) filed on <u>23 September 2002</u> is/ar		•
Applicant may not request that any objection to the 11) The proposed drawing correction filed on		
If approved, corrected drawings are required in rep		oved by the Examiner.
12) The oath or declaration is objected to by the Exa		
Priority under 35 U.S.C. §§ 119 and 120	armior.	
13) Acknowledgment is made of a claim for foreign	priority under 35 LLS C & 110/s	a)_(d) or (f)
a)⊠ All b)□ Some * c)□ None of:	priority under 55 c.c.c. g 115(a	1/-(u) or (i).
1.⊠ Certified copies of the priority documents	have been received	
2. Certified copies of the priority documents		on No
3. Copies of the certified copies of the priori		
application from the International Burn * See the attached detailed Office action for a list of	eau (PCT Rule 17.2(a)).	_
14) ☐ Acknowledgment is made of a claim for domestic	priority under 35 U.S.C. § 119(e) (to a provisional application).
a) ☐ The translation of the foreign language prov 15)☐ Acknowledgment is made of a claim for domestic	· ·	
Attachment(s)		
1) Notice of References Cited (PTO-892) 2) Notice of Draftsperson's Patent Drawing Review (PTO-948) 3) Information Disclosure Statement(s) (PTO-1449) Paper No(s) 2.	5) Notice of Informal	y (PTO-413) Paper No(s) Patent Application (PTO-152)

Application/Control Number: 10/251,755 Page 2

Art Unit: 2182

DETAILED ACTION

1. Claims 1-12 are presented for examination.

2. Applicant is reminded of the proper language and format for an abstract of the disclosure.

The abstract should be in narrative form and generally limited to a single paragraph on a separate sheet within the range of 50 to 150 words. It is important that the abstract **not exceed 150 words** in length since the space provided for the abstract on the computer tape used by the printer is limited. The form and legal phraseology often used in patent claims, such as "means" and "said," should be avoided. The abstract should describe the disclosure sufficiently to assist readers in deciding whether there is a need for consulting the full patent text for details.

Claim Rejections - 35 USC § 102

3. The following is a quotation of the appropriate paragraphs of 35 U.S.C. 102 that form the basis for the rejections under this section made in this Office action:

A person shall be entitled to a patent unless --

(e) the invention was described in (1) an application for patent, published under section 122(b), by another filed in the United States before the invention by the applicant for patent or (2) a patent granted on an application for patent by another filed in the United States before the invention by the applicant for patent, except that an international application filed under the treaty defined in section 351(a) shall have the effects for purposes of this subsection of an application filed in the United States only if the international application designated the United States and was published under Article 21(2) of such treaty in the English language.

- 4. Claims 1-3, 7 and 8 are rejected under 35 U.S.C. 102(e) as being anticipated by Kung et al., US Patent no. 6,574,739.
- 5. In re claim 1, Kung et al. shows a system LSI [fig 1] having a plurality of ordinary operation modes [col 5, lines 38-50] and a plurality of special modes [col 5, lines 38-50] in response to the clock state supplied to a central processing unit [10, fig 1], comprising:

the first memory means [36] storing a clock control library [col 4, line 16; col 5, lines 1-4; col 5, lines 38-50; fig 2] for controlling the clock state transition between said ordinary modes;

a system control circuit [14] having a register [14] and carrying out the clock state transition between said ordinary operation mode and said special mode in response to the change of the value of said register, and also carrying out the clock state transition among said ordinary operation modes in response to said clock control library [col 4, line 16; col 5, lines 1-4; col 5, lines 38-50; fig 2];

a clock generation circuit [16] receiving a plurality of standard clocks [col 5, lines 57-59] and generating the clock supplied to said central processing unit according to the control of said system control circuit; and

the second memory means [40] storing an application program;

wherein call of said clock control library and change of said register value are controlled by said application program.

- 6. In re claims 2-3, 7, Kung et al. shows the claimed limitations [col 4, line 16; col 5, lines 1-4; col 5, lines 38-50; fig 2].
- 7. In re claim 8, Kung et al. shows a frequency division ratio setting register [col 5, lines 50-55], a clock halting register [14, fig 1 when value is zero], a status register [29].

Claim Rejections - 35 USC § 103

8. The following is a quotation of 35 U.S.C. 103(a) which forms the basis for all obviousness rejections set forth in this Office action:

⁽a) A patent may not be obtained though the invention is not identically disclosed or described as set forth in section 102 of this title, if the differences between the subject matter sought to be patented and the prior art are such that the subject matter as a whole would have been obvious at the time the invention was made to a person having

Application/Control Number: 10/251,755

Art Unit: 2182

ordinary skill in the art to which said subject matter pertains. Patentability shall not be negatived by the manner in which the invention was made.

Page 4

- 9. This application currently names joint inventors. In considering patentability of the claims under 35 U.S.C. 103(a), the examiner presumes that the subject matter of the various claims was commonly owned at the time any inventions covered therein were made absent any evidence to the contrary. Applicant is advised of the obligation under 37 CFR 1.56 to point out the inventor and invention dates of each claim that was not commonly owned at the time a later invention was made in order for the examiner to consider the applicability of 35 U.S.C. 103(c) and potential 35 U.S.C. 102(f) or (g) prior art under 35 U.S.C. 103(a).
- 10. Claims 4-6, and 9-12 are rejected under 35 U.S.C. 103(a) as being unpatentable over Kung et al., US Patent no. 6,574,739, as applied to claims 1-3, 7 and 8 above.
- 11. In re claims 4-6, and 9-12, Kung et al. fails to teach said application program and said main library are described in the C and assembler languages that capable of directly controlling clock generation circuit and system control circuit, PLL, frequency of 32.768 kHz as a base oscillation, two memory means are constituted as two independent memory means, and said two memory means are formed to coexist in one memory means. Official Notice is taken that both the concept and the advantages of providing for writing application program and data set (main library) in the C and assembler languages that capable of directly controlling clock generation circuit and system control circuit, PLL, frequency of 32.768 kHz as a base oscillation, two memory means are constituted as two independent memory means, and said two memory means are formed to coexist in one memory means are old and well known in the art. Therefore, it would have been obvious to the ordinary skilled person in the art at the time the invention was made to include writing application program and data set (main

Application/Control Number: 10/251,755 Page 5

Art Unit: 2182

library) in the C and assembler languages that capable of directly controlling clock generation circuit and system control circuit, PLL, frequency of 32.768 kHz as a base oscillation, two memory means are constituted as two independent memory means, and said two memory means are formed to coexist in one memory means are very well known to provide necessary functions that user want (user friendly) and more flexible device by allowing it to operate in multiple configurations.

Art Unit: 2182

Conclusion

The prior art made of record and not relied upon is considered pertinent to applicant's disclosure. Further references of interest are cited on Form PLO-892, which is attachment to this office action.

Any response to this action should be mailed to:

Commissioner of Patents and Trademarks Washington, D.C. 20231

or faxed to:

(703) 746-7239 for regular communications (for informal or draft communications, please label "PROPOSED" or "DRAFT"), and

(703) 746-7238 for After Final communications.

Hand-delivered responses should be brought to Crystal Park II, 2121 Crystal Drive, Arlington, VA, Fourth Floor (Receptionist).

Any inquiry of a general nature or relating to the status of this application should be directed to the technology center receptionist whose telephone number is (703) 306-5631.

Direct any inquiries concerning drawing review to the Drawing Review Branch (703) 305-8404.

Any inquiry concerning this communication or earlier communications from the examiner should be directed to Harold Kim whose telephone number is (703) 305-1948. The examiner can normally be reached on Monday-Thursday 6 AM - 4:30 PM.



^{*}Application/Control Number: 10/251,755

Art Unit: 2182

ber: 10/251,755 Page 7

If attempts to reach the examiner by telephone are unsuccessful, the examiner's supervisor, Jeffrey Gaffin can be reached on (703) 308-3301.

Harold J. Kim

Patent Examiner

June 29, 2003/HK

Art Unit: 2182

Recent Statutory Changes to 35 U.S.C. § 102(e)

On November 2, 2002, President Bush signed the 21st Century Department of Justice Appropriations Authorization Act (H.R. 2215) (Pub. L. 107-273, 116 Stat. 1758 (2002)), which further amended 35 U.S.C. § 102(e), as revised by the American Inventors Protection Act of 1999 (AIPA) (Pub. L. 106-113, 113 Stat. 1501 (1999)). The revised provisions in 35 U.S.C. § 102(e) are completely retroactive and effective immediately for all applications being examined or patents being reexamined. Until all of the Office's automated systems are updated to reflect the revised statute, citation to the revised statute in Office actions is provided by this attachment. This attachment also substitutes for any citation of the text of 35 U.S.C. § 102(e), if made, in the attached Office action.

The following is a quotation of the appropriate paragraph of 35 U.S.C. § 102 in view of the AIPA and H.R. 2215 that forms the basis for the rejections under this section made in the attached Office action:

A person shall be entitled to a patent unless -

(e) the invention was described in (1) an application for patent, published under section 122(b), by another filed in the United States before the invention by the applicant for patent or (2) a patent granted on an application for patent by another filed in the United States before the invention by the applicant for patent, except that an international application filed under the treaty defined in section 351(a) shall have the effects for purposes of this subsection of an application filed in the United States only if the international application designated the United States and was published under Article 21(2) of such treaty in the English language.

35 U.S.C. § 102(e), as revised by the AIPA and H.R. 2215, applies to all qualifying references, except when the reference is a U.S. patent resulting directly or indirectly from an international application filed before November 29, 2000. For such patents, the prior art date is determined under 35 U.S.C. § 102(e) as it existed prior to the amendment by the AIPA (pre-AIPA 35 U.S.C. § 102(e)).

The following is a quotation of the appropriate paragraph of 35 U.S.C. § 102 prior to the amendment by the AIPA that forms the basis for the rejections under this section made in the attached Office action:

A person shall be entitled to a patent unless -

() the invention was d scrib d in a patent granted on an application for patent by an ther filed in the United States before the invention that r of by the applicant for patent, or on an international application by another who

Application/Control Number: 10/251,755 Page 9

Art Unit: 2182

has fulfilled the requirements of paragraphs (1), (2), and (4) of section 371(c) of this title before the invention the requirements of paragraphs (1), (2), and (4) of section

For more information on revised 35 U.S.C. § 102(e) visit the USPTO website at www.uspto.gov or call the Office of Patent Legal Administration at (703) 305-1622.

Notice of References Cited	Application/Control No. 10/251,755	Reexamination	Applicant(s)/Patent Under Reexamination ENDO, HITOSHI	
Notice of References Cited	Examiner	Art Unit		
	Harold Kim	2182	Page 1 of 1	

U.S. PATENT DOCUMENTS

*		Document Number Country Code-Number-Kind Code	Date MM-YYYY	Name	Classification
	Α	US-6,574,739	06-2003	Kung et al.	713/322
	В	US-			
	O	US-			
	D	US-			
	E	US-			
	F	US-			
	G	US-			-
	Н	US-			
	1	US-			
	J	US-			
	К	US-			
	L	US-			
	М	US-			

FOREIGN PATENT DOCUMENTS

*		Document Number Country Code-Number-Kind Code	Date MM-YYYY	Country	Name	Classification
	Ν					
	0					
	Р					7-4
	α					
	R					
	S					
	T					

NON-PATENT DOCUMENTS


*		Include as applicable: Author, Title Date, Publisher, Edition or Volume, Pertinent Pages)
	٥	
	>	
	W	
	X	


*A copy of this reference is not being furnished with this Office action. (See MPEP § 707.05(a).) Dates in MM-YYYY format are publication dates. Classifications may be US or foreign.

U.S. Patent and Trademark Office PTO-892 (Rev. 01-2001)


N tice of References Cited


Part of Paper No. 4





Ke megber of contract Date of Patent: May 20, 1997 US-PAT-NO: 5632040 POWER CONSUMPTION TEROUGH 5.021.679 6/1991 Fairbanks et al. 307/66 DOCUMENT-IDENTIFIER: US 5632040 A PEDANCE CONTROL AND FREQUENCY 10/1992 Pairbanks et al. 331/143 5.184.025 2/1993 McCmry et al. 307/66 5,426,755 6/1995 Yakouchi et el. 395/428 TITLE: Microcomputer having reduced power consumption through [75] Inventor: Toyokatan Nakajima, Hyogo, Japan 5,442,314 327/543 impedance control and frequency reduction 5,461,266 10/1995 Korcoda et al. 307/125 Assigness: Mitsubishi Electric Semiconducto 11/1995 Software Co., Ltd., Hyogo; Mitsubishi Denki Kabushiki Kaisha, Tokyo, both of Japan Primary Examiner-Gopal C. Ray KWIC -----Attorney, Agent, or Firm-Leydig, Voit & Mayer [21] Appl. No.: 564,949 ABSTRACT (22) Filed: Nov. 34, 1995 A microcomputer comprising a clock circuit which selects a Brief Summary Text - BSTX (6): 1301 Foreign Application Priority Data pulse signal as a system clock of the microcomputer from FIG. 14 is a block diagram showing a configuration of an oscillating circuit Jul. 24, 1995 OPI Japan . 7-187255 among a phyrality of pulse signals and a power source impedance controlling circuit which controls an imp GOOF 1/26; GOOF 1/32 and the peripheral portion of the oscillating circuit of a conventional [51] 395/750; 364/707; 364/273.1; 364/273.2; 364/273.3; 364/DIG. 1; 395/558 between a power input terminal and the units of the microsingle-chip microcomputer which has a function of selecting a frequency of the computer based on the frequency of the pulse signal selected system clock. In this figure, reference numeral 1 denotes an oscillating 395/750, 775. by the clock circuit to provide the electric power to the units 395/550; 364/707, 492; 365/227; 327/542; of the microcomputer. The power source impedance con-trolling circuit controls the impedance such that the power circuit which outputs a pulse signal having a predetermined frequency, 2 307/6K 4R 34 denotes a frequency divider which divides the frequency of the pulse signal source impedance is made lower as the frequency of the References Cited [56] outputted from the oscillating circuit 1, 3 denotes a selector which selects selected pulse signal is higher. U.S. PATENT DOCUMENTS one as a system clock between a pulse signal outputted from the oscillating 4,570,219 2/1986 Shibukawa et ul. 18 Claims, 15 Drawing Sheets circuit 1 and a pulse signal outputted from the frequency divider 2, 4 denotes a register in which a signal to drive the selector 3 is stored. For example, OUTPUT BUFFER when an "H" signal is stored in the register 4, the selector 3 selects a signal PORT CONTROL CIRCUIT outputted from the oscillating circuit 1 and when an "L" signal is stored in TERMINAL & the register 4, the selector 3 selects a signal outputted from the frequency 180 1,10 divider 2. POWER SOURCE IMPEDANCE ROM CIRCUIT Brief Summary Text - BSTX (7): SYSTEM CLOCK SC 130 A program which runs on a single-chip microcomputer consists of variety of RAM modules and each of the modules requires a certain processing speed. For CLOCK example, a module which polls reception of events does not require a high speed 140 of processing, whereas a module performing a large amount of calculations 170 PERIPHERAL DEVICE requires a high speed of processing. Therefore, when a module which does not 100 require a high speed processing is performed in a program, the program writes SINGLE-CHIP MICROCOMPUTER an "L" signal in the register 4, thereby the pulse signal S2 outputted from the U 1 Document ID Issue Dat Current Title 1 □ □ US 6574739 B 20030603 713/322 Dynamic power saving by monitoring CP US 5632040 A 19970520 713/322 Microcomputer having reduced power cor 3 □ US 5479648 A 19951226 713/322 Method and apparatus for switching clock 4 5 US 6314440 B 20011106 708/250 | Pseudo random number generator





UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

Docket No. OKI.396

Total Pages in this Submission

		TO THE ASSISTANT COMMISSIONER FOR PATENTS Box Patent Application										
		Washington, D.C. 20231										
		Transmitted herewith for filing under 35 U.S.C. 111(a) and 37 C.F.R. 1.53(b) is a new utility patent application for an										
>	12	Tion entitled:										
>	1	L IVI	i LSI							25 <u>**</u>		
	S.									22. 22.		
	yve	nte	ed by	:						60		
	Hitosh	u E	NDC	•				*		ř ‡		
							, , ,		the requisite information:			
			nuat	ion 📙	Divisional	Ц	Continuation-i	n-part (CIP)	of prior application No.:			
	Which is		: nuat	ion 🗆	Divisional		Continuation i	nnart /CIB\	of prior application No.:			
	Which is			.011	Divisional	_	Continuation-i	ii-pait (Oir)	or prior application No			
	☐ Co			ion 🔲	Divisional		Continuation-i	n-part (CIP)	of prior application No.:			
								. ,	· · · · · · · · · · · · · · · · · · ·			
	Enclose	d a	are:						`			
							Application	Elements				
	1. (X	Filin	g fee as c	calculated and	d trans	smitted as descr	ibed below				
	2. [X	Sno	cification	havina		31	nagge and in	scluding the following:			
	<u> </u>	2	Spe	Cilication	naving		31	pages and in	cluding the following:			
		a.	X	Descripti	ive Title of the) Inve	ntion					
		b.		Cross Re	eferences to I	Relate	ed-Applications (if applicable)				
	c. Statement Regarding Federally-sponsored Research/Development (if applicable)											
		d.		Reference	ce to Sequen	ce List	ting, a Table, or	a Computer F	Program Listing Appendix			
		e.	×	Backgro	und of the Inv	entior	n					
		f.	×	Brief Sur	mmary of the	Inven	tion					
		g.	×	Brief Des	scription of th	e Drav	wings (if filed)					
		h.	×	Detailed	Description							
		i.	×	Claim(s)	as Classified	Belov	W					
		j.	×	Abstract	of the Disclos	sure						

UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

Docket No. OKI.396

Total Pages in this Submission

		Application Elements (Continued)									
3.	X	Drawing(s) (when necessary as prescribed by 35 USC 113)									
	a.	Number of Sheets 10 10 10 10 10 10 10 10 10 10 10 10 10									
	b.	☐ Informal Number of Sheets									
4.	X	Oath or Declaration									
	a.	Newly executed (original or copy) □ Unexecuted									
	b.	Copy from a prior application (37 CFR 1.63(d)) (for continuation/divisional application only)									
	C.	☑ With Power of Attorney ☐ Without Power of Attorney									
	d.	DELETION OF INVENTOR(S) Signed statement attached deleting inventor(s) named in the prior application, see 37 C.F.R. 1.63(d)(2) and 1.33(b).									
5.		Incorporation By Reference (usable if Box 4b is checked) The entire disclosure of the prior application, from which a copy of the oath or declaration is supplied under Box 4b, is considered as being part of the disclosure of the accompanying application and is hereby incorporated by reference therein.									
6.		CD ROM or CD-R in duplicate, large table or Computer Program (Appendix)									
7.		Application Data Sheet (See 37 CFR 1.76)									
8.		Nucleotide and/or Amino Acid Sequence Submission (if applicable, all must be included)									
	a.	☐ Computer Readable Form (CRF)									
	b.	☐ Specification Sequence Listing on:									
		i. CD-ROM or CD-R (2 copies); or									
		ii. 🔲 Paper									
	C.	☐ Statement(s) Verifying Identical Paper and Computer Readable Copy									
		Accompanying Application Parts									
9.	×	Assignment Papers (cover sheet & document(s))									
10.		37 CFR 3.73(B) Statement (when there is an assignee)									
11.	\boxtimes	English Translation Document (if applicable)									
12.	X	Information Disclosure Statement/PTO-1449 Copies of IDS Citations									
13.		Preliminary Amendment									
14.	X	Return Receipt Postcard (MPEP 503) (Should be specifically itemized)									
15.	\boxtimes	Certified Copy of Priority Document(s) (if foreign priority is claimed)									
16.		Certificate of Mailing									
		☐ First Class ☐ Express Mail (Specify Label No.):									

UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

Docket No. OKI.396

Total Pages in this Submission

Accompanying Application Parts (Continued)							
17.		Additional Enclosures (please identify below):					
		·					
		Request That Application Not Be Published Pursuant To 35 U.S.C. 122(b)(2)					
18.		Pursuant to 35 U.S.C. 122(b)(2), Applicant hereby requests that this patent application not be published pursuant to 35 U.S.C. 122(b)(1). Applicant hereby certifies that the invention disclosed in this application has not and will not be the subject of an application filed in another country, or under a multilateral international agreement, that requires publication of applications 18 months after filing of the application.					
		Warning					
		An applicant who makes a request not to publish, but who subsequently files in a foreign country or under a multilateral international agreement specified in 35 U.S.C. 122(b)(2)(B)(i), must notify the Director of such filing not later than 45 days after the date of the filing of such foreign or international application. A failure of the applicant to provide such notice within the prescribed period shall result in the application being regarded as abandoned, unless it is shown to the satisfaction of the Director that the delay in submitting the notice was unintentional.					

UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

Docket No. OKI.396

Total Pages in this Submission

Fee Calculation and Transmittal

CLAIMS AS FILED							
For	#Filed	#Allowed	#Extra		Rate		Fee
Total Claims	12	- 20 =	0	x	\$18.00		\$0.00
Indep. Claims	1	- 3 =	0	×	\$84.00		\$0.00
Multiple Dependent Claims (check if applicable)							\$0.00
						BASIC FEE	\$740.00
OTHER FEE (specify purpose) ASSIGNMENT RECORDAL FEE							\$40.00
			-		TOTAL	_ FILING FEE	\$780.00

A check in the amount of

\$780.00

to cover the filing fee is enclosed.

The Commissioner is hereby authorized to charge and credit Deposit Account No. as described below. A duplicate copy of this sheet is enclosed.

50-0238

☐ Charge the amount of

as filing fee.

☑ Credit any overpayment.

☑ Charge any additional filing fees required under 37 C.F.R. 1.16 and 1.17.

☐ Charge the issue fee set in 37 C.F.R. 1.18 at the mailing of the Notice of Allowance, pursuant to 37 C.F.R. 1.311(b).

Signature

Dated: September 23, 2002

ADAM C. VOLENTINE REG. NO. 33,289

VOLENTINE FRANCOS, P.L.L.C.

12200 SUNRISE VALLEY DRIVE, SUITE 150

RESTON VA 20191

TEL. NO. (703) 715-0870

FOKI02009/US

1/31

System LSI

Background of the Invention

1. Field of the Invention

The present invention relates to a system LSI having a core CPU and, more particularly, to a system LSI capable of executing the dynamic clock control from the side of an application program.

2. Description of the Related Art

In case of battery-powered devices, for instance a mobile telephone, which belong to the application field microcontroller constituted by mean of a system LSI, it is seemed that many of them are still requested to improve themselves such that their consumption of electric power (referred to simply as "power" hereinafter) is reduced as lower as possible for the sake of their users' convenience and benefit, and there have been developed various techniques for responding to such request. Owing to these techniques, it has become possible to reduce the power consumption of the entire system, though gradually, by properly changing the clock speed corresponding to the need, for instance by supplying the high-speed clock when the high speed processing is necessary and supplying the low-speed clock when the wait state is needed. In the recent years, in the almost all application field, an application specific integrated circuit (ASIC) is provided for the microcontroller constituted by mean of the system LSI. In case of the system into which ASIC is built, in order to extend the battery life, the power reduction as well as the matters related thereto is requested to be described in the specification of the system, and it becomes not rare that such low

power consumption technique is incorporated into the core CPU of the system.

To begin with, a core CPU ST7 (referred to as "ST7 core" hereinafter), a product of a US firm "ST Microelectronics" will be explained as an example of a conventional core CPU with reference to Figs. 9 and 10 of the accompanying drawings. Fig. 9 is a block diagram for explaining a clock control circuit 40 of the ST7 core while Fig. 10 is an illustration for explaining the clock operation mode of the ST7 core.

As shown in Fig. 9, an oscillation portion 41 includes two oscillation terminals OSC1 and OSC2 and is connected with an oscillator such as a quartz oscillator through these oscillation terminals, thereby generating clock signals. A clock correction portion 42 is made up of a clock filter 43 and a clock rearrangement portion 44. The clock filters 43 removes the clock in which a spike noise or the like is mixed, and rearranges the clock in a predetermined wave forms. If the clocks are sparsely lined as a result of the above rearrangement of wave form thereof, the rearrangement portion 44 operates to narrow the frequency bandwidth of the clock.

A main clock control circuit 45 is made up of a setting register 46 and a clock frequency dividing portion 47. The setting register 46 sets the frequency division ratio of the clock to be 1/4, 1/8, 1/16, and 1/32. The frequency divided clocks fcpu are supplied to the ST7 core and peripheral devices, and are outputted from the I/O terminal CLKOUT to the external portion through an I/O switching portion 48.

The ST7 core is operable in four kinds of clock operation modes as shown in Fig. 10, under the control of the above clock control circuit 40. To put it more concretely, the ST7 core

operates at the frequency of 1/2 of the oscillation frequency in the high-speed operation mode. In the low-speed operation mode, it operates at the frequency of 1/4, 1/8, 1/16, and 1/32 of the oscillation frequency, respectively. In the wait mode, the clock of the CPU is halted while peripheral devices are in operation. In the halt mode, the oscillation per se halts so that the power consumption of the ST7 core is then minimized. Like this, if each operation mode is selectively used in correspondence with the processing by the CPU, a considerable amount of the power consumption can be saved in total.

On one hand, in case of constituting a microcontroller by means of the system LSI, there are some cases where the low power consumption technique is incorporated in the core CPU. An ARM920T (referred to as ARM core hereinafter), a product of a British firm "ARM", may be a good example of such core CPU. In case of the ARM core, it is premised that a power management portion is formed on the side of the system LSI.

There are two reasons why the ARM core adopts the constitution like the above. The first reason is that if the clock control mechanism is built in the core CPU side, a certain restriction is given to the design of the system LSI, as a result of which the core CPU would come to lose versatility thereof. On the side of the system LSI using the core CPU, there might take place a case where the clock drops its speed down and halts, eventually. In such case, it would become necessary to detect and examine such state and to adjust the timing of the internal memory, the internal timer, and so forth.

The second reason is as follows. The ARM core is provided with a joint test action group (JTAG) interface test terminal, and transmits the internal state of the core CPU to the external

portion through an in-circuit emulator (ICE), and operates the debugger, thereby giving convenience to the development of the application program. Consequently, the clock change on the core CPU side results in restriction of such use of the test terminal. Therefore, in order to effectively carry out the power management free from such restriction as mentioned above, it is preferable for them to provide the power management portion not on the side of the core CPU but on the side of the system LSI, thereby achieving the total power management.

In recent years, the system LSI has been sophisticated more and more and it becomes so difficult for the core CPU to directly and quickly respond to various demands coming from ASIC only by the core CPU itself. Then, in order to comply with the above problem, it would be considered to provide a versatile microcontroller mounting the same core CPU thereon. In other words, it is the thought of collecting common elements which are usually used by the system LSI, for instance, peripheral devices of the CPU, memory architectures and so forth, and have the basic function of executing an operating system (OS) at real time, and of presenting a versatile microcontroller provided with the elements and function as described above.

In order to achieve a total power management by mean of a versatile microcontroller like this, it is necessary for the versatile power management to be carried out taking account of not only the core CPU but also the inherent function of the application.

In the power management by the prior art microcontroller, however, the clock is just simply changed similar to the case of the ST7 core as mentioned above. In case of the ST7 core, as shown in Fig. 10, there are just simply changed the four operation modes which are the high-speed operation mode, the

low-speed operation mode, the wait mode and the halt mode. However, when the power management portion is provided not on the side of the core CPU but on the side of the system LSI, it is demanded that the clock of the core CPU and that of the system LSI have to be separately controlled. Consequently, it is not possible to carry out a fine control by means of the simple model like this.

Furthermore, it has been tried to dynamically control the clock from the application program side. For instance, in case of the ST7 core, the circuit related to the clock control is controlled by means of an assembler language which can be directly controlled. However, the clock control by using the assembler language is apt to receive many restrictions from the point of view of the application program development. Accordingly, it is preferable, if possible, to provide a flexible interface constituted by using the high-level program language like the C language that is usually adopted in the current software development. Unfortunately, however, there has been no support allowing a real power management by using the programming language like this.

Summary of the Invention

The present invention has been made in consideration of various problems the prior art system LSI has encountered so far, and an object of the invention is to provide a novel and improved system LSI wherein the power consumption of it can be suitably reduced by dynamically and speedily controlling the clock having various frequencies as used in a wide mode range from the high-speed operation mode to the low-speed operation mode and, in addition, a real power management is executed from the side of

FOKI02009/US 6/31

an application program by using such a programming language as usually and widely adopted in the software development, thereby enabling the user to select the low power consumption system most suitable for his own system.

In order to solve the problems as mentioned above, according to the first aspect of the invention, there is provided a system LSI having a plurality of ordinary operation modes and a plurality of special modes in response to the clock state supplied to a central processing unit. The system LSI includes: the first memory means (551) storing a clock control library for controlling the clock state transition between the ordinary operation modes; a system control circuit (534) having a register and carrying out the clock state transition between the ordinary operation mode and the special mode in response to the change of the value of the register, and also carrying out the clock state transition among the ordinary operation modes in response to the clock control library; a clock generation circuit (558) receiving a plurality of standard clocks and generating the clock supplied to the central processing unit according to the control of the system control circuit; and the second memory means (551) storing an application program (31); wherein call of the clock control library and change of the register value are controlled by the application program.

The first memory means storing the clock control library and the second memory means storing the application program may be constituted as two independent memory means which are separated from each other. The first memory means and the second memory means may be formed to coexist in a single memory means, sharing the memory area of the above single memory means.

The prior art system has used a single standard clock system and realized only the high-speed operation mode and the low-speed operation mode by executing the frequency division of the above standard clock. On this point, different from the above prior art system LSI, the present invention adopts a plurality of standard clock systems. Accordingly, the clock generation circuit (558) is made up of a PLL (573) which receives a plurality of standard clocks (MCLK0, MCLK1, MCLK2) and generates, if need be, the clock obtained by multiplying the standard clocks, and a frequency division/selection portion (574) which divides the frequency of the standard clock or the multiplied standard clock, or selects the same. With this, it becomes possible to construct the system LSI having a variety of ordinary operation modes (highest-speed operation mode, mode, high-speed operation low-speed operation mode, lowest-speed operation mode, and so on).

Furthermore, when expressing the relation between the current clock state and the clock state after transition by using a function (clkgear) in the form of the clock control library, it becomes possible to dynamically and speedily control a plurality of clocks in the ordinary operation mode, as if it were a gear-change operation. In this way, the clock state can be controlled more finely.

Still further, according to the invention, the system control circuit includes a register, and the control making the ordinary operation mode transit to the special mode is carried out by changing the value of this register. At this time, as the register setting is kept unchanged after completion of transition to the special mode, the reverse transition from the special mode to the ordinary operation mode can be carried out by just releasing the

special mode with the help of the external interruption, thus, the transition control being made much easier.

It is preferable that the clock control library is made up of a plurality of libraries and a main library, the former controlling the system control circuit and the clock generation circuit as well to transit the clock state supplied to the central processing unit and the latter being called by the application program and selecting any one of the libraries in correspondence with the clock state supplied to the central processing unit.

As described above, the clock control library is made up of the main library and a plurality of libraries. With execution of the function (clkgear) corresponding to the library as selected by the main library, it becomes possible to dynamically control the circuits associated with the clock control, that is, the clock generation circuit and the system control circuit.

It is preferable for the main library to be described in the same programming language as the application program.

The main library and the application program are described in the same programming language and the application calls the main library by using the above same language. With this, it becomes possible to realize a flexible interface enabling the user to handle it with ease and also enabling the user to select the power management system which is the most suitable to his system. At present, with regard to the above-mentioned language, the invention assumes the C language, which is a high-level language and, now a day, is widely adopted in the development of the software. Even though a certain higher-level language would come out in future, it is needless to say that the descriptive language of the library could be suitably altered without causing any change in the essential constitution of the

FOKI02009/US 9/31

invention.

Furthermore, it is preferable for each library to be described in a programming language which is able to directly control the clock generation circuit and the system control circuit as well.

With use of such language, the hardware in association with the clock control, that is, the clock generation circuit and the system control circuit can be directly controlled by the library. As an example of such language, the invention supposes the assembler language for the time being.

The special mode includes the first special mode (Halt Mode) which halts the clock supply to the principal constituents of the central processing unit, the second special mode (Stop Mode) which stops the clock of the entire central processing unit, and the third special mode (Sleep Mode) which puts the power source of the entire central processing unit into the sleeping state.

With provision of the above-mentioned three modes, it becomes possible to establish the constitution which can freely manages the reduction of the power consumption

It is preferable for the system control circuit to be provided with the frequency division ratio setting register (563) for setting the frequency division ratio of the clock in the clock generation circuit, the clock halt registers (564, 565) which receive the clock signal from the clock generation circuit to carry out the setting for stopping or supplying the individual clock signal, and the status register (567) for judging the status of the central processing unit immediately after being released from the third special mode. The above three registers, that is, the frequency setting register, the clock halt register, and the status register may be constituted by separately using a single register or by complexly using two or more registers. The design of the bit

FOKI02009/US 10/31

length and the meaning of each bit may be suitably changed to meet the specification of the system.

With provision of the clock halt register as the register of the system control circuit, it becomes possible to control the transition of the clock state to the first special mode (Halt Mode) which halts the clock supply to the principal constituents of the central processing unit, and also the transition to the second special mode (Stop Mode) which stops the clock of the entire central processing unit. Furthermore, with the provision of the status register, it becomes possible to control the transition of the clock state to the third special mode (Sleep Mode) which puts the power source of the entire central processing unit into the sleeping state.

It is preferable for one of the standard clocks to use the frequency of 32.768 kHz.

The quartz oscillator for use in a wristwatch may be used for obtaining the frequency of 32.768 kHz. With use of the clock of which the frequency is very low comparing the ordinary operation mode which is operated at the frequency of several tens MHz through several hundreds, it becomes possible to realize the substantial wait mode.

Brief Description of the Drawings

Certain embodiments of the system LSI according to the invention will now be described in detail by way of examples and with reference to the accompanying drawings, wherein parts having substantially like function and constitution in each of several figures are identified by the like reference numeral or character, and wherein:

Fig. 1 is a block diagram for explaining the constitution of a

FOKI02009/US 11/31

CPU,

Fig. 2 is a block diagram for explaining the constitution of a system LSI using the CPU as shown in Fig. 1,

Fig. 3 is a block diagram for explaining a system control circuit,

Fig. 4 is a block diagram for explaining a clock generation circuit.

Fig. 5 is a block diagram showing an example of clock operation mode and the state transition thereof,

Fig. 6 is a block diagram for explaining the constitution of a clock control library,

Fig. 7 is a table for explaining call of the clock control library,

Fig. 8 is a table for explaining parameters possessed by the library, wherein (a) indicates input parameters to the library and (b) indicates the contents of the input parameters,

Fig. 9 is a block diagram for explaining a prior art clock control circuit, and

Fig. 10 is an illustration for explaining conventional clock operation modes.

Detailed Description of the Preferred Embodiments

(CPU 510)

Referring to Fig. 1, a CPU 510 includes a processor 511 in its inside. A CPU bridge 520 is between the processor 511 and a dedicated high-speed bus 521 and connected with both of them, respectively. On one hand, a peripheral bridge 530 is between the dedicated high-speed bus 521 and a dedicated peripheral bus 531 and connected with both of them, respectively. The processor 511 includes a core CPU 512 as a main constituent thereof and further includes an internal data cache RAM 513 and

FOKI02009/US 12/31

an internal instruction cache RAM 514 as well.

A system control circuit 534 is connected with the peripheral bridge 530 and is able to receive an external clock from an external circuit through an external clock terminal 546. This system control circuit 534 has the function of supplying the clock to the processor 511 and the other constituents of the CPU 510 and also has the function of controlling them.

All of a test interface 522 connected to the dedicated high-speed bus 521, a memory control circuit 523, a bus arbitration device 524 and an interruption control circuit 525 belongs to the other constituents of the CPU 510. The test interface 522 is connected with an external test bus 542, the memory control circuit 523 is connected with an external memory bus 543, and the interruption control circuit 525 is connected with an interruption signal terminal 545. The dedicated high-speed bus 521 is provided with an external terminal 544, and the system LSI can be constituted by connecting a user device with this external terminal 544.

In addition to the system control circuit 534, a timer 532 and a serial interface 533 having a communication port 547 are also connected with a dedicated peripheral bus 531.

A JTAG terminal 541 is used as a test interface of the processor 511 itself.

(System LSI 550)

Referring to Fig. 2, a system LSI 550 includes the CPU 510 shown in Fig. 1 as a principal constituent thereof and a dedicated high-speed bus 521 extended from the external terminal 544. The extended dedicated high-speed bus 521 is connected with a read only memory (ROM) 551 storing a clock control library and an application program which will be described later, a random

FOKI02009/US 13/31

access memory (RAM) 552, and a user original circuit group 553.

Furthermore, a peripheral bridge 554 connected with the dedicated high-speed bus 521 is connected with a power down control circuit 556 and a user original clock generation circuit 557, both of which are on a dedicated peripheral bus 555. The power down control circuit 556 realizes the power down by controlling the clock distribution over the entire system LSI.

The external clock terminal 546 is connected with a clock generation circuit placed on the system LSI 560 and supplies the external clock to a system control circuit 534. In addition, an external interruption control circuit 559 is provided to be connected with the interruption signal terminal 545. The embodiment of the invention as mentioned above is characterized by a system control circuit 534 and a clock generation circuit 558. These two circuits 534 and 558 will be explained in the following, with reference to Figs. 3 and 4, respectively.

(System Control Circuit 534)

Referring to Fig. 3, the system control circuit 534 has the function of supplying the clock to the processor 511 and other constituents of the CPU 510 and controlling those. A dedicated peripheral bus 561 is connected with a various sorts of registers, by which the clock supplied to the CPU 510 is controlled. Each of these registers will be explained in the following.

A clock supply wait register 562 is a register having the function of setting up the start time of the oscillation of a reference clock and ensuring a stabilized period of time during which a phase-locked loop (PLL) 573 reaches its locked state. This register 562 outputs a control signal CKWT.

A frequency-division ratio setting register 563 is a register for controlling the clock generation circuit 558. This register 563

FOKI02009/US 14/31

determines a clock frequency-division ratio and outputs the control signal CGC.

A clock halt register 564 is the register that designates two clock operation modes of the CPU510, that is, a halt mode (the first special mode) halting the clock supply to the principal constituents of the CPU 510, and a stop mode (the second special mode) stopping the clock all over the entirety of the CPU 510. This register 564 outputs a control signal PMP. Designation of the operation mode and which constituent of the CPU 510 is to be given a halt command on the clock supply, are decided by setting a specific bit of the register.

A clock halt control register 565 is a register which outputs a clock signal HCLK according to the instruction from the clock halt register 564. A clock signal BCLK (IN) causing the above instruction is supplied from a clock generation circuit 558 which will be described later.

An ID register 566 is a register for reading out a system ID which identifies a sort of the CPU 510 and so on.

A status register 567 is a register for indicating the status of respective peripheral devices. This status register 567 notifies the handshaking state in the inside peripheral devices of the CPU 510, immediately after being released from the Sleeping mode (the third special mode), which is one of the clock operation modes of the CPU 510 and halts the entire power source of the CPU 510. The notice of the handshaking state is executed by setting a specific bit of the register.

Each value of registers 562 through 567 is directly designated by the processor 511 through the dedicated peripheral bus 561.

Having explained in detail the constitution and function of the system control circuit 534 in the above, we now move to the clock

FOKI02009/US 15/31

generation circuit 558.

(Clock Generation Circuit 558)

Referring to Fig. 4, the clock generation circuit 558 supplies the external clock to the system control circuit 534. The output of each quartz oscillator is inputted to each of terminals MCLK0 (62.5 MHz), MCLK1 (50 MHz), and MCLK2 (32.768 KHz), of which each constitutes a base oscillation of various clocks supplied to the system.

A clock control portion 571 controls various sorts of clocks. A control signal CKWT inputted to the clock control portion 571 is an input signal from the clock supply wait register 562 of the system control circuit 534 and is used for ensuring the stabilized period of time of the PLL 573.

A control portion 572 controls the entirety of the clock generation circuit 558. The control signal CGBSTP inputted to the control portion 572 is a signal which halts the clock of the clock generation circuit 558 itself. In the sleep mode which will be described later, halt of oscillation is instructed by an output signal OSCEN. Moreover, the control portion 572 outputs a signal CLKEN controlling the supply/halt of the clock to a frequency-division/selection portion 574.

The PLL 573 generates the stabilized high frequency clock (48 through 240 MHz) in synchronization with the clock MCLKO as supplied. Thus, it is possible to select four clock systems in total if combined with the above various sorts of clocks. The PLL 573 can be halted with a control signal PLLEN.

All the clocks are divided into frequencies and selected in the frequency division/selection portion 574, of which the principal output signals are a clock FCLK of the core CPU 512, a clock BCLK (OUT) as used for access from the dedicated peripheral bus

FOKI02009/US 16/31

521, and a timer clock TMCLK. Control signals used in the frequency division/selection portion are the operation clock FCLK, a control signal CSEL over the clock BCLK (OUT) as used for access from the dedicated peripheral bus 521, and a control signal TMSEL over the timer clock TMCLK.

As described before, the further object of the invention is to most suitably reduce the power consumption of the system LSI by dynamically and speedily control a lot of various frequencies as used in various modes from the high-speed operation mode to the low-speed operation mode. As shown in Fig. 2, the system LSI 550 is made up of the CPU 510 using the processor 511 and the user original circuit group 553. Therefore, the clock supplied to the processor 511 has to be able to respond to the request of the processor 511.

The processor 511 as used in the current embodiment has two operation modes, one being a fast bus mode and the other being a synchronous mode. The fast bus mode is an operation mode wherein the clock BCLK as used for access from the dedicated peripheral bus 521 is used by both of the processor 511 and the dedicated peripheral bus 521. The synchronous mode is an operation mode wherein the operation clock FCLK of the core CPU 510 is used in the processor 511 while the clock BCLK for access use is used in the dedicated peripheral bus 521.

The clock BCLK for access use of the dedicated peripheral bus 521 is processed by means of the frequency division/selection portion 574 as shown in Fig. 4 to have a frequency equal to or 1/2 of the clock FCLK for use in the core CPU. The switchover of these modes is carried out by setting the register of the core CPU 512.

In case of the CPU 510, the clock FCLK for use in the core CPU

FOKI02009/US 17/31

and others could be set in detail in the register group inside the system control circuit 534 as shown in Fig. 3. The function capable of dynamically and speedily controlling the clock group like this will be called "Clock Gear" hereinafter in the present specification. In the following description on the current embodiment, however, it is assumed that the clock gear control is possible only in the fast bus mode.

Fig. 5 shows, by way of an example, some clock operation modes which can be taken according to the current embodiment, more particularly, those which can be taken by such a circuit constitution having a dynamic random access memory (DRAM) inside the system LSI and allowing the lowest-speed operation mode to exist. Transition between these modes is carried out by means of the above-mentioned clock gear, which is described in detail in the following.

As shown in Fig. 5, the embodiment provides eight operation modes STNn (n: integer of 0 through 7). Five operation modes STNO through STN4 belong to an ordinary operation mode 11 while remaining three operation modes STN5 through STN7 belong to a special mode 12.

In the ordinary operation mode 11, there are an initial operation mode STN0, a highest-speed operation mode STN1, a high-speed operation mode STN2, a low-speed operation mode STN3, and a lowest-speed operation mode STN4, of which the last four (i.e. STN1 to STN4) are responsive to the operation speed of the CPU 510.

Furthermore, in the special mode 12, there are included a halt mode STN5 halting the clock supply to the principal constituents of the CPU 510, a stop mode STN6 stopping all the clocks of the CPU510, and a sleep mode STN7 halting all the power sources of

18/31

the CPU 510. In Fig. 5, several frequencies as written in the ordinary operation mode 11 indicate those of the clock BCLK as used for access from the dedicated peripheral bus 521.

The base oscillation of the clock (including an overtone) has three frequencies of 62.5 MHz, 50 MHz, and 32.768 KHz, which correspond to terminals MCLKO, MCLK1, and MCLK2 as shown in Fig. 4, respectively. The frequency of 32.768 KHz is generated by using the quartz oscillator for use in a wristwatch. The output of the PLL 573 is synchronized with the base oscillation MCLKO and is multiplied up to the maximum of 240 MHz. Therefore, in the system LSI 550, it becomes possible to select the clock including those which are multiplied by the PLL 573 from the four clock systems in total.

In Fig. 5, the above-mentioned frequencies 62.5 MHz, 50 MHz, and 32.768 KHz, or a half of the first two i.e. 31.25 MHz and 25 MHz is shown as the clock BCLK for access use. In this case, however, an upper limit is determined with regard to the operation clock FCLK of the core CPU 12 depending on a specification. Also, there is limited the maximum frequency at which the clock BCLK for access use is allowed to be used.

In the following, five ordinary operation modes and three special modes will be explained with reference to Fig. 5. The ordinary operation mode will be first explained.

(STN0: Initial Operation Mode, 25 MHz)

The initial operation mode is used for setting initial values and so on immediately after being reset. As it is difficult for some of I/O devices connected with the dedicated high-speed bus 521, the dedicated peripheral bus 531 and so forth to make a high-speed response, the initial setting is carried out in the initial operation mode by means of the low-speed clock.

FOKI02009/US 19/31

Immediately after being reset, the core CPU 512 is in the fast mode.

(STN1: Highest-Speed Operation Mode, 62.5 MHz)

The highest-speed mode is the mode for operating the dedicated high-speed bus 521 and the dedicated peripheral bus 531 at high-speed. Consequently, the power consumption by the entire system becomes large.

(STN2: High-Speed Operation Mode, 50 MHz)

The clock speed in high-speed operation mode is slower than that in the highest-speed operation mode (STN1), but the application can be operated at a sufficient speed in this operation mode. The reason why the mode like this is separately provided is for smoothly executing the clock gear, thereby optimizing reduction of the power consumption by the enter system.

(STN3: Low-speed Operation Mode, 31.25 MHz)

The low-speed operation mode is the mode which substantially reduces the power consumption by the entire system. If operating a low-speed device like a key board, this mode functions sufficiently.

(STN4: Lowest-Speed Operation Mode, 32.768 KHz)

The lowest-speed operation mode substantially realizes the wait mode of the system and reduces the power consumption of the entire system to a great extent. In this case, however, as the clock supply to the system is not completely halted, this operation mode can quickly transit to the above-mentioned low-speed operation mode and others.

The memory control circuit 523 as shown in Fig. 1 controls the external DRAM and others by means of an external memory bus 543. At this time, the above-mentioned base frequency 32.768 KHz is used as a clock for refreshing the DRAM. As this is

depending on the standard of the DRAM, if taking a frequency lower than the above frequency in the lowest-speed operation mode (STN4), the memory control circuit 523 controlling the DRAM has to be operated in the self-refresh mode.

Five ordinary operation modes according to the invention have been explained in the above. Now, we move to the explanation of special modes.

(STN5: Halt Mode (First Special Mode))

The halt mode is the mode for halting the clock supply to principal constituents of the CPU 510 as shown in Fig. 1, that is, the processor 511, the CPU bridge 520, the peripheral bridge 530, the bus arbitrary device, and so forth. Transition to the halt mode is executed, from the application side, by setting HALT of the clock halt register 564 in the system control circuit 534 as shown in Fig. 3. With this, the operation of almost devices operated with high-speed clocks is halted, so that the power consumption by the entire system can be reduced to a great extent. However, peripheral devices are still in operation even under this condition. For instance, as the interruption control circuit 525 is still in operation, it can accept the external interruption, thus being able to reopen the clock supply by a means other than resetting it.

(STN6: Stop Mode (Second Special Mode))

The stop mode is the mode for stopping the clocks of the entire CPU 510. Transition to the stop mode is executed, from the application side, by setting STOP of the clock halt register 564 in the system control circuit 534 as shown in Fig. 3. The control signal CGBSTP as shown in Fig. 4 instructs the stop of the clock generation circuit 558 according to the embodiment of the invention. As a result, the power consumption of the entire

FOKI02009/US 21/31

system comes to mainly depend on the leakage current. Accordingly, this very effectively works in a battery-powered portable device. If the internal RAM 552 is constituted with a DRAM, the memory control circuit 523 has to be kept in the self-refresh mode.

(STN7: Sleep Mode (Third Special Mode))

The sleep mode is the mode for stopping all the power sources of the CPU 510. The control of this mode is executed by a power MOS (not shown) connected in series with the power source. Transition to the sleep mode is executed, from the application side, by setting the internal register of the power down control circuit 556. Release from the sleep mode is carried out by using a hardwear signal to the power-down control circuit 556 which is the peripheral device not stopped yet. At that time, as the data stored in the internal DRAM and so on is era zed upon the stop of clocks, it would take a considerably long time for completely recovery the application.

It is possible to make transition from any one of ordinary operation modes to any one of special mode. The application program is able to make the ordinary operation mode transit to the special mode by calling the call function of an objective special mode as designated. Inversely, in order to return from the special mode to the ordinary operation mode, it is needed only to release the special mode because the setting of the register in the system control circuit 534 is kept unchanged. Release of the special mode is carried out usually by the external interruption which is controlled by means of the interruption control circuit 525 as shown in Fig. 1 or, if need be, by means of the external interruption control circuit 595 as shown in Fig. 2.

In Fig. 5, a plurality of parenthesized numerals appended to

FOKI02009/US 22/31

each of arrows transiting among various states (modes) indicate libraries corresponding to those state transitions. The above parenthesized numeral is referred to as "state transition number." The library will be explained later.

Comparing the clock operation mode of the invention with the case of the ST7 core as shown in Fig. 9, it will be understood that the ST7 core divides the frequency of the clock from a single clock system and assigns the divided one to the low-speed operation mode while in the embodiment of the invention, the clock from the four clock systems can be put in a proper use. Especially, the output from the PLL 573 is added to one of choices as a new clock system. Furthermore, a substantial wait mode has been realized by using the frequency of 32.768 KHz generated by the quartz oscillator for use in the wristwatch as a base oscillation. This has been done for the purpose of the invention, which is to dynamically and quickly control the clock with a lot of frequencies covering the wide range of the operation modes from the high-speed operation mode to the low-speed operation mode based on the concept we call the clock gear.

The special mode of the clock operation is full of varieties. The invention further includes the sleep mode in addition to two modes, that is, the halt mode and the stop mode which are usually equipped, thereby freely control the reduction of the power consumption. Especially, it belongs to the characteristics of the invention that the transition from the ordinary operation mode to the special mode can be freely set from the side of the application program and also that the reverse transition can be executed with ease by means of the external interruption.

Further, in order to reduce the power consumption of the entire system without losing the versatility of the core CPU 521, there are provided in the CPU 510 the system control circuit 534 and the clock generation circuit 558 according to the invention. In this way, in the dynamic clock control according to the invention, the clock of the core CPU 512 in the system LSI 550 as well as the CPU 510 can be controlled simultaneously.

The control program group (referred to as a clock control library hereinafter) for embodying the concept of the above clock gear will be explained in the following.

The clock control library makes it possible to realize a real power management from the side of the application program by using the C language. Fig. 6 shows the structure of the clock control library 32 according to the embodiment of the invention.

When calling libraries 34 from an application program 31, the first thing to be done is to call a main library 33. This call is done by using the C language. The main library 33 is compiled also with the C language. The main library 33 selects either one of the libraries 34 in correspondence with the state of the application program 31 and achieves the transition between operation modes of the clock.

All the libraries 34 are compiled with the assembler language. This is because the clock control associated hardware has to be controlled directly. To put it concretely, the system control circuit 534 as shown in Fig. 3 and the clock generation circuit 558 as shown in Fig. 4 belong to the clock control associated hardware.

The operation of calling and selecting the library 34 by the main library 33 is carried out by involving the input parameter and others related thereto as shown in a table of Fig. 7. Furthermore, this figure shows a library function which is called in correspondence with the state transition of the clock, the input

FOKI02009/US 24/31

parameter and the jump table number. Still further, the jump table number indicates the relative address where the library 34 is located. The table also shows that a different library function is used depending on whether or not the DRAM is included in the system LSI and whether or not the lowest-speed operation mode is included as the clock mode.

A table as shown in Fig. 8 indicates what parameters each library has. With these parameters, the library executes the processing of setting the memory parameter, switching of the clock, switching the clock mode, and so forth. Fig. 8 (a) indicates the library and the input parameter group as designated thereby. In each column ([1)) to ([8]) of the table, there are listed up the value of the input parameter.

In the next, the contents of each input parameter will be explained with reference to Fig. 8 (b).

A memory parameter changing pattern [1] executes the change of the parameter setting in the memories (RAM, ROM, I/O, DRAM existing in the system LSI, and so forth) for operating them to meet the clock speed. For instance, when changing (gear up) from the lower-speed operation mode to the high-speed operation mode, the value 0x00 is designated, thereby the memory parameter being changed to the memory parameter for high-speed use. Inversely, when changing (gear down) from the high-speed operation mode to the low-speed operation mode, the value 0x01 is designated, thereby the memory parameter being changed to the memory parameter for low-speed use.

A CPU clock mode [2] designates the changeover between two operation modes, that is, the synchronous mode and the fast bus mode. The value 0x00 is designated in the fast bus mode while the value 0x01 is designated in the synchronous mode.

Continuing to explain other input parameters, an external ROM memory parameter [3] designates a ROM type. An external SRAM memory parameter [4] designates a SRAM type. An external I/O memory parameter [5] designates an I/O type. The value of SDRAM/EDO – RAM parameter [6] is made available in the range of 0x00 through 0x09 if the DRAM is SDRAM, and also made available in the range values of 0x00 through 0x0a if the DRAM is EDO-RAM. PCGBCNTO SET VALUE [7] or PCGBCNT1 SET VALUE [8] determines a value to be set to the frequency division ratio setting register 563 as shown in Fig. 3, and designates the base oscillation, the clock frequency division ratio, and so forth. In all the parameters as mentioned above, there is no need for any input parameter to be set if its value is 0xff.

In Fig. 5, a plurality of parenthesized numerals appended to each of arrows transiting among various states (state transition number) indicate libraries corresponding to those state transitions. If the clock state transition is desired on the side of the application program s, just call the library corresponding to the state transition number by designating it, and the state transition will take place as desired.

The library function and the state transition number not always have a relation of one to one correspondence. One library function may realize a plurality of state transitions in response to the above-mentioned memory parameter change pattern. For instance, assuming that the application program 31 has carried out the control for switching the clock from the low-speed operation mode to the high-speed operation mode at the first line of the table as show in Fig. 8 (b), the main library 33 calls the library 0, to put it concretely, calls the library function clkgear 9 to the relative address 0x00 by means of the input parameter

FOKI02009/US

26/31

0x00.

At this time, if the current clock mode is the low-speed mode (STN3), the state transition number becomes (5) as shown in Fig. 5, and if the current clock mode is the high-speed mode (STN2), the state transition number becomes (3). Besides the clock control like the above, the library 33 is able to cope with various jobs such as halting PLL, setting the time, setting the frequency division ratio of an external circuit, and so forth.

As explained in the above, in the system LSI according to the invention, the main library 33 is prepared as an interface using the C language, so that the application program 31 is able to call, with ease, an individual library 34 necessary for the clock transition under the control of the main library 33. Furthermore, all the libraries 34 are compiled in the assembler language, which is very suitable and helpful for the control of the system control circuit 534 as described above. The structure of the clock control library 32 as mentioned above makes it possible to realize the system LSI of the Low power consumption type with ease, which has been earnestly desired by a lot of users.

The system LSI according to the invention has been discussed so far by way of an exemplary example and with reference to the accompanying drawings, but the invention should not be limited to this example. It is apparent that one who is skilled in the art may make various variation or modification of the invention within the category of the technical thoughts as recited in the scope of claims for patent attached hereto. It is understood that such variation or modification naturally belongs to the technical scope of the invention.

The following are principal effects brought by the invention.

With a plurality of standard clock systems, it becomes possible

to construct a system LSI having a variety of ordinary operation modes (highest-speed operation mode, high-speed operation mode, low-speed operation mode, lowest-speed operation mode, and so on).

Furthermore, when expressing the relation between the current clock state and the clock state after transition by using a function (clkgear) in the form of the clock control library, it becomes possible to dynamically and speedily control a plurality of clocks in the ordinary operation mode, as if it were gear-change operation. In this way, the clock state can be controlled more finely.

Still further, according to the invention, the system control circuit is provided with the register, and the control making the ordinary operation mode transit to the special mode is carried out by changing the value of this register. At this time, as the register setting is kept unchanged after completion of transition to the special mode, the transition from the special mode to the ordinary operation mode is carried out just releasing the special mode by means of the external interruption. Consequently, the transition control is made much easier.

Still further, according to the invention, the main library of the clock control library and the application program are described by using the same program language, and call of the main library from the side of the application program is carried out also by using the same program language. This makes it possible to realize such a flexible interface as handled by the user with ease, thus enabling the user to select the power management system which is the most suitable to his system.

What is claimed is:

1. A system LSI having a plurality of ordinary operation modes and a plurality of special modes in response to the clock state supplied to a central processing unit, comprising:

the first memory means storing a clock control library for controlling the clock state transition between said ordinary operation modes;

a system control circuit having a register and carrying out the clock state transition between said ordinary operation mode and said special mode in response to the change of the value of said register, and also carrying out the clock state transition among said ordinary operation modes in response to said clock control library;

a clock generation circuit receiving a plurality of standard clocks and generating the clock supplied to said central processing unit according to the control of said system control circuit; and

the second memory means storing an application program; wherein call of said clock control library and change of said register value are controlled by said application program.

- 2. A system LSI as claimed in claim 1 wherein said clock control library comprises:
- a plurality of libraries which control said system control circuit and said clock generation circuit as well to transit the clock state supplied to said central processing unit; and
- a main library which is called by said application program and selects any one of said libraries in correspondence with the

clock state supplied to said central processing unit.

- 3. A system LSI as claimed in claim 2 wherein said main library is described in the same program language as said application program.
- 4. A system LSI as claimed in claim 3 wherein said application program and said main library are described in the C language.
- 5. A system LSI as claimed in claim 2 wherein each of said libraries is described in a program language capable of directly controlling said clock generation circuit and said system control circuit as well.
- 6. A system LSI as claimed in claim 5 wherein each of said libraries is described in an assembler language.
- 7. A system LSI as claimed in claim 1 wherein said special mode comprises:

the first special mode in which the clock supply to the principal constituents of said central processing unit is halted;

the second special mode in which the clock of the entire central processing unit is halted; and

the third special mode in which the power source of the entire central processing unit is halted.

- 8. A system LSI as claimed in claim 7 wherein said system control circuit comprises:
- a frequency division ratio setting register which sets the frequency division ratio of the clock in said clock generation

30/31

FOKI02009/US

circuit;

a clock halting register which receives the clock signal from said clock generation circuit and individually sets the clock signal to be halted or supplied; and

- a status register which judges the state of said central processing unit immediately after being released from said third special mode.
- 9. A system LSI as claimed in claim 1 wherein said clock generation circuit comprises:
- a PLL receiving a plurality of standard clocks and generating, if need be, the clock obtained by multiplying said standard clocks; and
- a frequency division/selection portion carrying out the frequency division or selection of said standard clock or said multiplied standard clock.
- 10. A system LSI as claimed in claim 9 wherein one of said standard clocks uses a frequency of 32.768 kHz as a base oscillation.
- 11. A system LSI as claimed in claim 1 wherein said first memory means and said second memory means are constituted as two independent memory means which are separated from each other.
- 12. A system LSI as claimed in claim 1 wherein said first memory means and said second memory means are formed to coexist in one memory means, sharing the memory area of said one memory means.

31/31

Abstract of the Disclosure

There is disclosed a system LSI capable of dynamically and speedily controlling clocks of various frequencies as used in the wide range of operation mode, from the high-speed operation mode to the low-speed one and, in addition, enabling the user to select a system of the low power consumption type, which is most suitable for his own system. The system LSI includes a ROM 551 storing a clock control library for carrying out the clock state transition between the ordinary operation modes, and a system control circuit 534 having a register and carrying out the clock state transition between the ordinary operation mode and the special mode in response to the change of the value of the register, and also carrying out the clock state transition among the ordinary operation modes in response to the clock control library.

The call of the clock control library and change of the register value are controlled by the application program.

The main library of the clock control library is described in the C language and is called by also using the C language.

FIG.1




FIG.2




FIG.3




FIG.4




FIG.5




FIG.6




FIG.7

T	OCK STATE PANSITION	INPUT PARAMETER	JUMP TABLE NO.	LIBRARY FUNCTION NAME
	LOW-SPEED> HIGH-SPEED OR HIGHEST-SPEED	0x00	0×00	clkgear0
SYSTEM w/o DRAM	HIGH-SPEED OR HIGHEST-SPEED >LOW-SPEED	0x01	0×01	clkgear1
	NO CHANGE IN MEMORY PARAMETER	0×02	0×02	clkgear2
	LOW-SPEED > HIGH-SPEED OR HIGHEST-SPEED	0×00	0x10	clkgear3
SYSTEM w. DRAM w/o LOWEST	HIGH-SPEED OR HIGHEST-SPEED >LOW-SPEED	0x01	0×11	clkgear4
SPEED	NO CHANGE IN MEMORY PARAMETER	0×02	0×12	clkgear5
SYSTEM w. DRAM w. LOWEST SPEED	LOWEST-SPEED > LOW-SPEED, HIGH-SPEED OR HIGHEST-SPEED	0x13	0×23	clkgear6
	LOW-SPEED, HIGH-SPEED OR HIGHEST-SPEED >LOWEST-SPEED	0x14	0x24	clkgear7
	CLOCK CHANGE IN LOWEST-SPEED	0×15	0×25	clkgear8

FIG.8(a)

PARAMETER STATE TRANSITION NO:	1	2	3	4	(5)	6	7	8
0	1	0	1	1	1	6	1	0xff
1	0	1	3	3	3	8	7	0xff
2	1	0	0xff	0xff	1	6	1	0xff
3	0	1	0xff	0xff	3	8	7	0xff
4	1_1_	1	1_1_	1	11	6	0xff	_0xff_
5	_0_	1	3_	3	3	8	7_	0xff
6	0×14	0	0	0	00	2	2	0xff
77	0x13	_1	11	1	11	6	0x0f	0xff_
8	0x14	0	0	0	0	2	2	0xff
9	0×13	0	3	3	1	6	1	0xff
10	0	0	3	3	0xff	0xff	1	0xff

FIG.8(b)

	ь7	ь0
1	MEMORY PARAMETER CHANGE PATTERN	
2	CPU CLOCK MODE	
3	EXTERNAL ROM MEMORY PARAMETER]
4	EXTERNAL RAM MEMORY PARAMETER	
(5)	EXTERNAL I/O PARAMETER	
6	SDRAM/EDO-RAM	
7	PCGBCNT0 SET VALUE	
8	PCGBCNT1 SET VALUE	

FIG.9





FIG.10



PTO/SB/106(8-96)

Approved for use through 9/30/98. OMB 0651-0032 Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number

Declaration and Power of Attorney For Patent Application

特許出願宣言書及び委任状

Japanese Language Declaration

日本	語宣言書
下記の氏名の発明者として、私は以下の通り宣言します。	As a below named inventor, I hereby declare that:
私の住所、私書箱、国籍は下記の私の氏名の後に記載され た通りです。	My residence, post office address and citrzenship are as stated next to my name
下記の名称の発明に関して請求範囲に記載され、特許出願 している発明内容について、私が最初かつ唯一の発明者(下 記の氏名が一つの場合)もしくは最初かつ共同発明者である と(下記の名称が複数の場合)信じています。	l believe I am the original, first and sole inventor (if only one name is listed below) or an original, first and joint inventor (if plural names are listed below) of the subject matter which is claimed and for which a patent is sought on the invention entitled
·	System LSI
上記発明の明細書(下記の欄で×印がついていない場合は、本書に添付)は、	the specification of which is attached hereto unless the following box is checked: was filed on as United States Application Number or PCT International Application Number
	and was amended on (if applicable).
私は、特許請求範囲を含む上記訂正後の明細書を検討し、 内容を理解していることをここに表明します。	I hereby state that I have reviewed and understand the contents of the above identified specification, including the claims, as amended by any amendment referred to above
私は,連邦規則法典第37編第1条56項に定義されると おり、特許資格の有無について重要な情報を開示する義務が かることを認めます。	I acknowledge the duty to disclose information which is material to patentability as defined in Title 37, Code of Federal Regulations, Section 1.56
	use Lof 3

Burden Hour Statement: This form is estimated to take 0.4 hours to copulate, Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO Commissioner of Patents and Trademarks, Washington, DC 20231.

PTO/SB/106(8-96)

Approved for use through 9/30/98. OMB 0651-0032 Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

*Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Japanese Language Declaration

(日本語宣言書)

私は、米国法典第35編119条 (a) - (d) 項又は365条 (b) 項に基き下記の、米国以外の国の少なくとも一ヵ国を指定している特許協力条約365 (a) 項に基づく国際出願、又は外国での特許出願もしくは発明者証の出願についての外国優先権をここに主張するとともに、優先権を主張している、本出願の前に出願された特許または発明者証の外国出願を以下に、枠内をマークすることで、示しています。

Prior Foreign Application(s) 外国での先行出願

JP2002-047696	JAPAN
(Number)	(Country)
(番号)	(国名)
(Number)	(Country)
(番号)	(国名)

私は、第35編米国法典119条 (e) 項に基いて下記の米 国特許出願規定に記載された権利をここに主張いたします。

(Application No.)	(Filing Date)
(出願番号)	(出顧日)

私は、下記の米国法典第35編120条に基いて下記の米国特許出願に記載された権利、又は米国を指定している特許協力条約365条(c)に基づく権利をここに主張します。また、本出願の各請求範囲の内容が米国法典第35編112条第1項又は特許協力条約で規定された方法で先行する米国特許出願に開示されていない限り、その先行米国出願書提出日以降で本出願書の日本国内または特許協力条約国際提出日までの期間中に入手された、連邦規則法典第37編1条56項で定義された特許資格の有無に関する重要な情報について開示義務があることを認識しています。

(Application No.)	(Filing Date)
(出願番号)	(出願日)
(Application No.)	(Filing Date)
(Application No.)	(rinig Date)

私は、私自身の知識に基づいて本宣言書中で私が行なう表明が真実であり、かつ私の入手した情報と私の信じるところに基づく表明が全て真実であると信じていること、さらに故意になされた虚偽の表明及びそれと同等の行為は米国法典第18編第1001条に基づき、罰金または拘禁、もしくはその両方により処罰されること、そしてそのような故意による虚偽の声明を行なえば、出願した、又は既に許可された特許の有効性が失われることを認識し、よってここに上記のごとく宣誓を致します。

I hereby claim foreign priority under Title 35, United States Code. Section 119 (a)-(d) or 365 (b) of any foreign application(s) for patent or inventor's certificate, or 365 (a) of any PCT International application which designated at least one country other than the United States, listed below and have also identified below, by checking the box, any foreign application for patent of inventor's certificate, or PCT International application having a filing date before that of the application on which priority is claimed.

Priority Not Claimed 優先権主張なし

February 25, 2002	
(Day/Month/Year Filed)	
(出願年月日)	
(Day/Month/Year Filed)	
(出願年月日)	
I hereby claim the benefit under Title 35, Section 119(e) of any United States provisional	
below.	
(Application No.)	(Filing Date)
(出願番号)	(出願日)

I hereby claim benefit under Title 35, United States Code, Section 120 of any United States application(s), or 365(c) of any PCT International application designating the United States, listed below and, insofar as the subject matter of each of the claims of this application is not disclosed in the prior United States of PCT International application in the manner provided by the first paragraph of Title 35, United States Code Section 112, I acknowledge the duty to disclose information which is material to patentability as defined in Title 37, Code of Federal Regulations, Section 1.56 which became available between the filing date of the prior application and the national or PCT International filing date of application.

	` -	Patented, Pending, Abandoned) 特許許可済、係属中、放棄済)
((Status	Patented, Pending, Abandoned)
(現况	特許許可済、係属中、放棄済)

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and the such willful false statements may jeopardize the validity of the application or any patent issued thereon.

PTO/SB/106(8-96)

Approved for use through 9/30/98, OMB 0651-0032

Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Japanese Language Declaration

(日本語宣言書)

委任状: 私は下記の発明者として、本出願に関する一切の 手続きを米特許商標局に対して遂行する弁理士または代理人 として、下記の者を指名いたします。(弁護士、または代理 人の氏名及び登録番号を明記のこと)

POWER OF ATTORNEY: As a named inventor, I hereby appoint the following attorney(s) and/or agent(s) to prosecute this application and transact all business in the Patent and Trademark Office connected therewith (list name and registration number)

Raymond C. Jones (Reg.No.34,631) and Adam C. Volentine (Reg.No.33,289)

書類送付先

Send Correspondence to:

VOLENTINE FRANCOS, PLLC

12200 Sunrise Vally Drive Suite 150, Reston, Virginia 20191

直接電話連絡先:

(名前及び電話番号)

Direct Telephone Calls to: (name and telephone number)

ること)

Adam C. Volentine

VOLENTINE FRANCOS, PLLC

Telephone: (703) 715-0870, Fax: (703) 715-0877

唯一または第一発明者名	<u> </u>	Full name of sole or first inven	tor
		Hitoshi ENDO	
発明者の署名	日付	Inventor's signature	Date
		Kitishi Endo	September 9, 2002
住所		Residence	1
		Tokyo , Japan	
国籍		Citizenship	
Japanese			
私書箱		Post Office Address	
c/o Oki Elec	tric Industry Co., L	td.	
7-12, Torano	mon 1-chome, Minato-	ku, Tokyo, Japan	
第二共同発明者名		Full name of second joint inves	ntor, if any
第二共同発明者の署名	日付	Second inventor's signature	Date
住所		Residence	
国籍		Citizenship	
私書箱		Post Office Address	
 (第三以降の共同発明者	についても同様に記載し、乳	署名をす (Supply Similar information and	d signature for third and subsequent

Page 3 of 3

joint inventors.)

PATENT NUMBER and ISSUE DATE

U.S. UTILITY Patent Application

APPL NUM 10251755	FILING DATE 09/23/2002	CLASS	SUBCLASS 600	GAU P		EXAMINER H. KIN	4]_	
** FOREIGN A JAPAN JP2002	PPLICATIONS VE	o: <i>X</i> O	Yes 4K, 6	la/os				BEST AVAILABLE COPY
PG-PUB DO N	OT PUBLISH 🚨		RESCIN					
Foreign priority clair 35 USC 119 conditi		Ø yes Ø yes	□ no		ATT	DRNEY DOCKET NO	7	
Verified and Acknow	wledged Examiners's in		K		OKI.:	396		
TITLE : System	LSI				USD	EPT OF COMM/PAT& TM-PTO-436L(Rev. 12	94)	

NOTICE OF ALLOWANCE MAILED			CLAI	WED			
		Assistant Examiner			Print Claim for D.G		
ISS	UE FEE			DRAWING			
Amount Due	Date Paid	`	Shoets Drag. Figs.Drag.		Print Fig.		
		Primary Examiner	Examiner				
TER	MINAL	PREPARED FOR ISSUE	Application Examiner				
•	DISCLAMER	WARNING: The information disclosed herein may be restricted. Unauthorized disclosure may be prohibited by the United States Code Title 35, Sections 122, 181 and 368, Possession outside the U.S. Patent & Trademark Office is restricted to authorized employees and contractors only.					
		FILED WITH: TIDISK	(CRE)	Г	CD-ROM		

(Attached in pocket on right inside flap)

SEARCH Class Sub. Date Exmr. 113 322 300 nk 6/03 320 6001 yout sea nK 14/4/03

INTERFERENCE SEARCHED										
Class Sub. Date Exmr										
			-							
	ĺ		1							

SEARCH NOTES (List databases searched. Attach

(List databases search stra	searched. Iteav insid	Attach .)
	Date	Exmr.
WAT, JPO, EPO LEEE, UPL	6/p/03	nt
updated above searches	14/14/03	rk.
	į	
	!	BES
		COP
		~
	-	
•		

	_	7					ON/ ATIC)N				_			‡						#			1		-						\exists	_	_
	+	+		_	<u> </u>			<u>'</u>			\vdash				╁			-			+		·	+			ŀ		-			\dashv		
	\dagger	+			-			i			┢				\dagger			-			+			+			-	·····	-			\dashv		_
	t	1			H			<u> </u>			H				t						\dagger			\dagger			-		٦		***************************************	1		
	İ	1						,							1					۸	Co	ntir	TUO	d o	n is	SUB	Sly	o In	sid	e F	lle	Jac	жe	t
	/					Ra	octe	id	- (1	Thro	ugh	THE.	Marie de la composition della	⊯)	. a	noi	hed	OF	CI			••••		Non	-ale	ched	A				Aoc	peel		
ĺ	e ir	πÏ	••••	****	••••	Alle		ate	+	****		j	Ci		, R		ded		De		<u></u>		****	inte		100	۴	****	****		Ob	ect	<u>ad</u>	
	h		Zo.	13/4/11						Γ				2	Γ		Γ						Γ]		2		Γ	Γ		П	Г	П	Γ
	2	,	9	1.5	F	l			ļ			l	2	Organ		Ì							l		Ž									l
_	_	Ŗ	マ	了								1		51 62										1		101						匚		
	_	5	†								L	1		53	t	L								1	_	103								H
	-	1 8	£	H	F	F	F	F	F	F	F	ł	F	64 68	F	F	F	F	F	F	F		F	ł	F	104	F					F		F
_	1	9	#	口								1		56 57									L	1	口	106					口			
_	٠.	H	\dagger	Н		\vdash	-		-	╁	┝	1	-	58	┝	-	 	-	-	-	-	ļ	┝	┨	 	107 108		-	_	Н	\vdash	\vdash	Н	\vdash
_	_		7	H		F	F		F	L		1		50 60	F			L						1		109 110				П	口	\square	\Box	F
_	t	ī	1	世							L	1		61										1		111					日			
•		2	_	4	\vdash	\vdash		F	L	F	F	l	F	8 8	H	F	-	H	L	H	_		F		\vdash	112	H				Н			Ĺ
-	t	4 8	_									1		3 8											口	114	口							
•	t	6	_	_	-	-	-	├	┝	┝	\vdash	ł	\vdash	88	-	┝	┝	-	Н	Н	-	_	┝		Н	115	Н			Н	\vdash	\vdash	\dashv	-
-		7	_									1		67												117				\Box	\Box		二	_
_	†	9										1		8												119								
-		<u> </u>				_		_	_	_	-			70 71	L	L							_		-	120	\neg	\dashv	-	\dashv	\dashv	4	\dashv	
_	2	2												72												122				コ	コ	コ	\exists	
_		2		-	-	-	-	H	\vdash	\vdash	┝		-	73 74	-	_		_		_			-		Н	123 124	H	-	\dashv	\dashv	\dashv	\dashv	\dashv	
_		5	_									1		75 76												126 126		4	\neg	コ	コ	\dashv	コ	_
_	12	7	_											77												127				士	士	_	士	
-		200			_	_				-	_	}		78 79		_	_	_		_	_			1		128 129	\dashv	\dashv	\dashv	-	\dashv	\dashv	+	
_	13	Ö										1		80												130			\exists	コ	コ	コ	コ	_
_	1	1 2		Н	\vdash	\vdash	-	-	-	-	-	1	\vdash	81 82	\vdash	-	-	-	Н	Н	\dashv		ļ			131 132		-	+	\dashv	\dashv	\dashv	\dashv	_
_	1	3	_			F			F	F				83 84							\Box					133	\exists	\exists	\exists	7	7	7	7	_
_	13	5												85												135				士	\pm	士	士	_
_	13	16		L	_	_	H	ļ_	-	<u> </u>	-	1	-	8 %	-	H	_	_	Н	\dashv			_			136 137		\dashv	\dashv	4	\dashv	\dashv	-	_
_	13	8										1		88					Ц		\Box					138 139	\exists	口	\rightrightarrows	#	コ	コ	#	_
_	1	이	_		Н							1	H	88		\vdash	\vdash	-	Н	\dashv	\exists					140	-	_	_}	_	\dashv	\exists	\pm	·····
_		1 2	_		F	F	F	F	F	F	F	1		91 92	F	F			П	\Box	\Box					141 142	\dashv	4	7	7	4	7	4	
_	1	3										1		83												143	\exists	廿	\exists	士	士	コ	#	_
-		5	-	_	-	-	_	-	-	-	-	1	-	3 3	-	-	-	<u> </u>	-	\dashv	\dashv		<u> </u>			144	\dashv	-	-	+	\dashv	\dashv	+	
_	14	8										1		96 97					口							148	\dashv	\rightrightarrows	\rightrightarrows	コ	コ	コ	#	_
-	1	8	_		\vdash							1	-	98					_		_					148	\exists		_	\dashv	\pm	\pm	\pm	
_		0				F	F	F	F	F		1	F	8 8	F	F	F	L			\Box	=				149	7	4	4	7	4	4	4	
-	T,	_		Ь.	Ь	Щ.		٠,	_	_	<u>.</u>	Ţ	<u></u>				_				الم		4141			oot			_1		_		_	

0448

ISSUE SLIP STAPLE AREA (for additional cross-references)

ISSUING CLASSIFICATI N

CROSS REFERENCE(8)

SS CLASS SUBCLASS (ONE SUBCLASS PER BLOCK)

ORIGINAL
CLASS SUBCLASS

UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

Docket No. **OKI.396**

Total Pages in this Submission

TO THE ASSISTANT COMMISSIONER FOR PATENTS

Box Patent Application

Washington, D.C. 20231
Transmitted herewith for filing under 35 U.S.C. 111(a) and 37 C.F.R. 1.53(b) is a new utility patent application for an
mention entitled:
NESTEM LSI
Movented by:
Hitoshi ENDO
If a CONTINUATION APPLICATION, check appropriate box and supply the requisite information:
☐ Continuation ☐ Divisional ☐ Continuation-in-part (CIP) of prior application No.:
Which is a:
☐ Continuation ☐ Divisional ☐ Continuation-in-part (CIP) of prior application No.:
Which is a:
☐ Continuation ☐ Divisional ☐ Continuation-in-part (CIP) of prior application No.:
Enclosed are:
Application Elements
1. 🛭 Filing fee as calculated and transmitted as described below
2. Specification having 31 pages and including the following:
a. 🛛 Descriptive Title of the Invention
b. Cross References to Related Applications (if applicable)
c. Statement Regarding Federally-sponsored Research/Development (if applicable)
d. 🔲 Reference to Sequence Listing, a Table, or a Computer Program Listing Appendix
e. 🛛 Background of the Invention
f. 🛛 Brief Summary of the Invention
g. 🛛 Brief Description of the Drawings (if filed)
h. 🛭 Detailed Description
i. 🛭 Claim(s) as Classified Below
j. 🛛 Abstract of the Disclosure

UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

Docket No. OKI.396

Total Pages in this Submission

Application Elements (Continued)

3.	×	Drav	wing(s) (whe	n necessary a	s prescribed by 3	35 USC 113)
	a.	×	Formal	Numl	per of Sheets	10
	b.		Informal	Numl	per of Sheets	
4.	×	Oath	n or Declarat	ion		
	a.	×	Newly exec	uted (original	or copy)	Unexecuted
	b.		Copy from a	a prior applicat	ion (37 CFR 1.63	3(d)) (for continuation/divisional application only)
	C.	\boxtimes	With Power	of Attorney	☐ Without P	Power of Attorney
	d.		Signed state	OF INVENTO ement attache R. 1.63(d)(2) a	d deleting invente	tor(s) named in the prior application,
5.		The Box	entire disclo	sure of the pri	ng part of the o	s checked) om which a copy of the oath or declaration is supplied under disclosure of the accompanying application and is hereby
6.		CD	ROM or CD-	R in duplicate	large table or Co	computer Program (Appendix)
7.		App	lication Data	Sheet (See 3	7 CFR 1.76)	
8.		Nuc	leotide and/o	or Amino Acid	Sequence Subm	nission (if applicable, all must be included)
	a.		Computer R	Readable Form	(CRF)	
	b.		Specification	n Sequence L	sting on:	
			i. 🗆 CD	-ROM or CD-	R (2 copies); or	
			ii. 🗆 Pa	per		
	C.		Statement(s	s) Verifying Ide	entical Paper and	d Computer Readable Copy
				,	Accompanying A	Application Parts
9.	\boxtimes	Assi	ignment Pap	ers (cover she	et & document(s	s))
10.		37 (CFR 3.73(B)	Statement (wi	nen there is an as	ssignee)
11.	\boxtimes	Eng	lish Translati	on Document	(if applicable)	
12.	\boxtimes	Info	rmation Discl	losure Statem	ent/PTO-1449	☑ Copies of IDS Citations
13.		Prel	liminary Ame	ndment		
14.	X	Ret	urn Receipt F	Postcard (MPE	P 503) (Should I	be specifically itemized)
15.	\boxtimes	Cer	tified Copy of	f Priority Docu	ment(s) (if foreig	n priority is claimed)
16.		Cert	tificate of Ma	iling		
			First Class	☐ Expres	s Mail <i>(Specify</i> L	Label No.):

UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

was unintentional.

Docket No. OKI.396

Total Pages in this Submission

17.	Additional Enclosures (please identify below):
	Request That Application Not Be Published Pursuant To 35 U.S.C. 122(b)(2)
8.	Pursuant to 35 U.S.C. 122(b)(2), Applicant hereby requests that this patent application not be published pursuant to 35 U.S.C. 122(b)(1). Applicant hereby certifies that the invention disclosed in this application has not and will not be the subject of an application filed in another country, or under a multilateral international agreement, that requires publication of applications 18 months after filing of the application.
	Warning
	An applicant who makes a request not to publish, but who subsequently files in a foreign
	country or under a multilateral international agreement specified in 35 U.S.C. 122(b)(2)(B)(i), must notify the Director of such filing not later than 45 days after the date of the filing of such foreign or international application. A failure of the applicant to provide such notice

within the prescribed period shall result in the application being regarded as abandoned, unless it is shown to the satisfaction of the Director that the delay in submitting the notice

Accompanying Application Parts (Continued)

UTILITY PATENT APPLICATION TRANSMITTAL (Large Entity)

(Only for new nonprovisional applications under 37 CFR 1.53(b))

Docket No. OKI.396

Total Pages in this Submission

4

Fee Calculation and Transmittal

CLAIMS AS FILED For #Filed #Allowed #Extra Rate Fee \$0.00 **Total Claims** \$18.00 12 - 20 = 0 х \$0.00 1 0 Indep. Claims - 3 = \$84.00 Multiple Dependent Claims (check if applicable) \$0.00 **BASIC FEE** \$740.00 \$40.00 OTHER FEE (specify purpose) ASSIGNMENT RECORDAL FEE **TOTAL FILING FEE** \$780.00 A check in the amount of \$780.00 to cover the filing fee is enclosed. Market The Commissioner is hereby authorized to charge and credit Deposit Account No. 50-0238 as described below. A duplicate copy of this sheet is enclosed. ☐ Charge the amount of as filing fee. Credit any overpayment. ☐ Charge any additional filing fees required under 37 C.F.R. 1.16 and 1.17. ☐ Charge the issue fee set in 37 C.F.R. 1.18 at the mailing of the Notice of Allowance, pursuant to 37 C.F.R. 1.311(b). ADAM C. VOLENTINE Dated: September 23, 2002 **REG. NO. 33,289 VOLENTINE FRANCOS, P.L.L.C.** 12200 SUNRISE VALLEY DRIVE, SUITE 150 **RESTON VA 20191**

TEL. NO. (703) 715-0870

CC:

FIG.1




FIG.2




FIG.3




FIG.4




FIG.5




FIG.6




FIG.7

	OCK STATE ANSITION	INPUT PARAMETER	JUMP TABLE NO.	LIBRARY FUNCTION NAME
	LOW-SPEED > HIGH-SPEED OR HIGHEST-SPEED	0x00	0x00	clkgear0
SYSTEM w/o DRAM	HIGH-SPEED OR HIGHEST-SPEED >LOW-SPEED	0x01	0x01	clkgear1
	NO CHANGE IN MEMORY PARAMETER	0×02	0×02	clkgear2
	LOW-SPEED > HIGH-SPEED OR HIGHEST-SPEED	0×00	0x10	clkgear3
SYSTEM w. DRAM w/o LOWEST	HIGH-SPEED OR HIGHEST-SPEED >LOW-SPEED	0x01	0x11	clkgear 4
SPEED	NO CHANGE IN MEMORY PARAMETER	0×02	0×12	clkgear5
CVCTEM	LOWEST-SPEED > LOW-SPEED, HIGH-SPEED OR HIGHEST-SPEED	0x13	0x23	clkgear6
SYSTEM w. DRAM w. LOWEST SPEED	LOW-SPEED, HIGH-SPEED OR HIGHEST-SPEED > LOWEST-SPEED	0x14	0x24	clkgear7
	CLOCK CHANGE IN LOWEST-SPEED	0x15	0x25	clkgear8

FIG.8(a)

PARAMETER STATE TRANSITION NO.	1	2	3	4	5	6	7	8
0	1	0	1	1	1	6	1	0xff
1	0	1	3	3	. 3	8	7	0xff
2	1	0	0xff	0xff	1	6	1	0xff
3	0	1	0xff	0xff	3	8	7	0xff
4	_ 1	1_1_	<u> </u>	1	1_1_	6	0xff	_0xff
5	0	11	3	3	3_	8!	7_	_0xff_
6	0×14	0	0	0	0	2	2	0xff
7	0x13	11	11	1_	11	6	0x0f	0xff
8	0x14	0	0	0	0	2	2	0xff
9	0×13	0	3	3	1	6	1	0xff
10	0	0	3	3.	0xff	0xff	1	0xff

FIG.8(b)

	ь7	ь0
1	MEMORY PARAMETER CHANGE PATTERN	
2	CPU CLOCK MODE	1
3	EXTERNAL ROM MEMORY PARAMETER]
4	EXTERNAL RAM MEMORY PARAMETER]
(5)	EXTERNAL I/O PARAMETER	
6	SDRAM/EDO-RAM	
7	PCGBCNT0 SET VALUE	
8	PCGBCNT1 SET VALUE	

FIG.9





FIG.10



System LSI

Background of the Invention

1. Field of the Invention

The present invention relates to a system LSI having a core CPU and, more particularly, to a system LSI capable of executing the dynamic clock control from the side of an application program.

2. Description of the Related Art

Qm A

In case of battery-powered devices, for instance a mobile telephone, application which belong to the field microcontroller constituted by mean of/a system LSI, it is seemed that many of them are still requested to improve themselves such that their consumption of electric/power (referred to simply as "power" hereinafter) is reduced as lower as possible for the sake of their users' convenience and benefit, and there have been developed various techniques for responding to such request. Owing to these techniques, it has become possible to reduce the power consumption of the entire system, though gradually, by properly changing the clock speed corresponding to the need, for instance by supplying the high-speed clock when the high speed processing is necessary and supplying the low-speed clock when the wait state is needed. In the recent years, in the almost all application field, an application specific integrated circuit (ASIC) is provided for the microcontroller constituted by mean of the system LSI. In/case of the system into which ASIC is built, in order to extend the battery life, the power reduction as well as the matters related thereto is requested to be described in the specification of the system, and it becomes not rare that such low power consumption technique is incorporated into the core CPU of the system.

To begin with, a core CPU ST7 (referred to as "ST7 core" hereinafter), a product of a US firm "ST Microelectronics" will be explained as an example of a conventional core CPU with reference to Figs. 9 and 10 of the accompanying drawings. Fig. 9 is a block diagram for explaining a clock control circuit 40 of the ST7 core while Fig. 10 is an illustration for explaining the clock operation mode of the ST7 core.

As shown in Fig. 9, an oscillation portion 41 includes two oscillation terminals OSC1 and OSC2 and is connected with an oscillator such as a quartz oscillator through these oscillation terminals, thereby generating clock signals. A clock correction portion 42 is made up of a clock filter 43 and a clock rearrangement portion 44. The clock filters 43 removes the clock in which a spike noise or the like is mixed, and rearranges the clock in a predetermined wave forms. If the clocks are sparsely lined as a result of the above rearrangement of wave form thereof, the rearrangement portion 44 operates to narrow the frequency bandwidth of the clock.

A main clock control circuit 45 is made up of a setting register 46 and a clock frequency dividing portion 47. The setting register 46 sets the frequency division ratio of the clock to be 1/4, 1/8, 1/16, and 1/32. The frequency divided clocks fcpu are supplied to the ST7 core and peripheral devices, and are outputted from the I/O terminal CLKOUT to the external portion through an I/O switching portion 48.

The ST7 core is operable in four kinds of clock operation modes as shown in Fig. 10, under the control of the above clock control circuit 40. To put it more concretely, the ST7 core

operates at the frequency of 1/2 of the oscillation frequency in the high-speed operation mode. In the low-speed operation mode, it operates at the frequency of 1/4, 1/8, 1/16, and 1/32 of the oscillation frequency, respectively. In the wait mode, the clock of the CPU is halted while peripheral devices are in operation. In the halt mode, the oscillation per se halts so that the power consumption of the ST7 core is then minimized. Like this, if each operation mode is selectively used in correspondence with the processing by the CPU, a considerable amount of the power consumption can be saved in total.

On one hand, in case of constituting a microcontroller by means of the system LSI, there are some cases where the low power consumption technique is incorporated in the core CPU. An ARM920T (referred to as ARM core hereinafter), a product of a British firm "ARM", may be a good example of such core CPU. In case of the ARM core, it is premised that a power management portion is formed on the side of the system LSI.

There are two reasons why the ARM core adopts the constitution like the above. The first reason is that if the clock control mechanism is built in the core CPU side, a certain restriction is given to the design of the system LSI, as a result of which the core CPU would come to lose versatility thereof. On the side of the system LSI using the core CPU, there might take place a case where the clock drops its speed down and halts, eventually. In such case, it would become necessary to detect and examine such state and to adjust the timing of the internal memory, the internal timer, and so forth.

The second reason is as follows. The ARM core is provided with a joint test action group (JTAG) interface test terminal, and transmits the internal state of the core CPU to the external

portion through an in-circuit emulator (ICE), and operates the debugger, thereby giving convenience to the development of the application program. Consequently, the clock change on the core CPU side results in restriction of such use of the test terminal. Therefore, in order to effectively carry out the power management free from such restriction as mentioned above, it is preferable for them to provide the power management portion not on the side of the core CPU but on the side of the system LSI, thereby achieving the total power management.

In recent years, the system LSI has been sophisticated more and more and it becomes so difficult for the core CPU to directly and quickly respond to various demands coming from ASIC only by the core CPU itself. Then, in order to comply with the above problem, it would be considered to provide a versatile microcontroller mounting the same core CPU thereon. In other words, it is the thought of collecting common elements which are usually used by the system LSI, for instance, peripheral devices of the CPU, memory architectures and so forth, and have the basic function of executing an operating system (OS) at real time, and of presenting a versatile microcontroller provided with the elements and function as described above.

In order to achieve a total power management by mean of a versatile microcontroller like this, it is necessary for the versatile power management to be carried out taking account of not only the core CPU but also the inherent function of the application.

In the power management by the prior art microcontroller, however, the clock is just simply changed similar to the case of the ST7 core as mentioned above. In case of the ST7 core, as shown in Fig. 10, there are just simply changed the four operation modes which are the high-speed operation mode, the

low-speed operation mode, the wait mode and the halt mode. However, when the power management portion is provided not on the side of the core CPU but on the side of the system LSI, it is demanded that the clock of the core CPU and that of the system LSI have to be separately controlled. Consequently, it is not possible to carry out a fine control by means of the simple model like this.

Furthermore, it has been tried to dynamically control the clock from the application program side. For instance, in case of the ST7 core, the circuit related to the clock control is controlled by means of an assembler language which can be directly controlled. However, the clock control by using the assembler language is apt to receive many restrictions from the point of view of the application program development. Accordingly, it is preferable, if possible, to provide a flexible interface constituted by using the high-level program language like the C language that is usually adopted in the current software development. Unfortunately, however, there has been no support allowing a real power management by using the programming language like this.

Summary of the Invention

The present invention has been made in consideration of various problems the prior art system LSI has encountered so far, and an object of the invention is to provide a novel and improved system LSI wherein the power consumption of it can be suitably reduced by dynamically and speedily controlling the clock having various frequencies as used in a wide mode range from the high-speed operation mode to the low-speed operation mode and, in addition, a real power management is executed from the side of

an application program by using such a programming language as usually and widely adopted in the software development, thereby enabling the user to select the low power consumption system most suitable for his own system.

In order to solve the problems as mentioned above, according to the first aspect of the invention, there is provided a system LSI having a plurality of ordinary operation modes and a plurality of special modes in response to the clock state supplied to a central The system LSI includes: the first memory processing unit. means (551) storing a clock control library for controlling the clock state transition between the ordinary operation modes; a system control circuit (534) having a register and carrying out the clock state transition between the ordinary operation mode and the special mode in response to the change of the value of the register, and also carrying out the clock state transition among the ordinary operation modes in response to the clock control library; a clock generation circuit (558) receiving a plurality of standard clocks and generating the clock supplied to the central processing unit according to the control of the system control circuit; and the second memory means (551) application program (31); wherein call of the clock control library and change of the register value are controlled by the application program.

The first memory means storing the clock control library and the second memory means storing the application program may be constituted as two independent memory means which are separated from each other. The first memory means and the second memory means may be formed to coexist in a single memory means, sharing the memory area of the above single memory means.

The prior art system has used a single standard clock system and realized only the high-speed operation mode and the low-speed operation mode by executing the frequency division of the above standard clock. On this point, different from the above prior art system LSI, the present invention adopts a plurality of standard clock systems. Accordingly, the clock generation circuit (558) is made up of a PLL (573) which receives a plurality of standard clocks (MCLK0, MCLK1, MCLK2) and generates, if need be, the clock obtained by multiplying the standard clocks, and a frequency division/selection portion (574) which divides the frequency of the standard clock or the multiplied standard clock, or selects the same. With this, it becomes possible to construct the system LSI having a variety of ordinary operation modes (highest-speed operation high-speed operation mode, low-speed operation mode, lowest-speed operation mode, and so on).

Furthermore, when expressing the relation between the current clock state and the clock state after transition by using a function (clkgear) in the form of the clock control library, it becomes possible to dynamically and speedily control a plurality of clocks in the ordinary operation mode, as if it were a gear-change operation. In this way, the clock state can be controlled more finely.

Still further, according to the invention, the system control circuit includes a register, and the control making the ordinary operation mode transit to the special mode is carried out by changing the value of this register. At this time, as the register setting is kept unchanged after completion of transition to the special mode, the reverse transition from the special mode to the ordinary operation mode can be carried out by just releasing the

special mode with the help of the external interruption, thus, the transition control being made much easier.

It is preferable that the clock control library is made up of a plurality of libraries and a main library, the former controlling the system control circuit and the clock generation circuit as well to transit the clock state supplied to the central processing unit and the latter being called by the application program and selecting any one of the libraries in correspondence with the clock state supplied to the central processing unit.

As described above, the clock control library is made up of the main library and a plurality of libraries. With execution of the function (clkgear) corresponding to the library as selected by the main library, it becomes possible to dynamically control the circuits associated with the clock control, that is, the clock generation circuit and the system control circuit.

It is preferable for the main library to be described in the same programming language as the application program.

The main library and the application program are described in the same programming language and the application calls the main library by using the above same language. With this, it becomes possible to realize a flexible interface enabling the user to handle it with ease and also enabling the user to select the power management system which is the most suitable to his system. At present, with regard to the above-mentioned language, the invention assumes the C language, which is a high-level language and, now a day, is widely adopted in the development of the software. Even though a certain higher-level language would come out in future, it is needless to say that the descriptive language of the library could be suitably altered without causing any change in the essential constitution of the

FOKI02009/US

9/31

invention.

Furthermore, it is preferable for each library to be described in a programming language which is able to directly control the clock generation circuit and the system control circuit as well.

With use of such language, the hardware in association with the clock control, that is, the clock generation circuit and the system control circuit can be directly controlled by the library. As an example of such language, the invention supposes the assembler language for the time being.

The special mode includes the first special mode (Halt Mode) which halts the clock supply to the principal constituents of the central processing unit, the second special mode (Stop Mode) which stops the clock of the entire central processing unit, and the third special mode (Sleep Mode) which puts the power source of the entire central processing unit into the sleeping state.

With provision of the above-mentioned three modes, it becomes possible to establish the constitution which can freely manages the reduction of the power consumption

It is preferable for the system control circuit to be provided with the frequency division ratio setting register (563) for setting the frequency division ratio of the clock in the clock generation circuit, the clock halt registers (564, 565) which receive the clock signal from the clock generation circuit to carry out the setting for stopping or supplying the individual clock signal, and the status register (567) for judging the status of the central processing unit immediately after being released from the third special mode. The above three registers, that is, the frequency setting register, the clock halt register, and the status register may be constituted by separately using a single register or by complexly using two or more registers. The design of the bit

FOKI02009/US 10/31

length and the meaning of each bit may be suitably changed to meet the specification of the system.

With provision of the clock halt register as the register of the system control circuit, it becomes possible to control the transition of the clock state to the first special mode (Halt Mode) which halts the clock supply to the principal constituents of the central processing unit, and also the transition to the second special mode (Stop Mode) which stops the clock of the entire central processing unit. Furthermore, with the provision of the status register, it becomes possible to control the transition of the clock state to the third special mode (Sleep Mode) which puts the power source of the entire central processing unit into the sleeping state.

It is preferable for one of the standard clocks to use the frequency of 32.768 kHz.

The quartz oscillator for use in a wristwatch may be used for obtaining the frequency of 32.768 kHz. With use of the clock of which the frequency is very low comparing the ordinary operation mode which is operated at the frequency of several tens MHz through several hundreds, it becomes possible to realize the substantial wait mode.

Brief Description of the Drawings

Certain embodiments of the system LSI according to the invention will now be described in detail by way of examples and with reference to the accompanying drawings, wherein parts having substantially like function and constitution in each of several figures are identified by the like reference numeral or character, and wherein:

Fig. 1 is a block diagram for explaining the constitution of a

FOKI02009/US 11/31

CPU,

Fig. 2 is a block diagram for explaining the constitution of a system LSI using the CPU as shown in Fig. 1,

Fig. 3 is a block diagram for explaining a system control circuit,

Fig. 4 is a block diagram for explaining a clock generation circuit.

Fig. 5 is a block diagram showing an example of clock operation mode and the state transition thereof,

Fig. 6 is a block diagram for explaining the constitution of a clock control library,

Fig. 7 is a table for explaining call of the clock control library,

Fig. 8 is a table for explaining parameters possessed by the library, wherein (a) indicates input parameters to the library and (b) indicates the contents of the input parameters,

Fig. 9 is a block diagram for explaining a prior art clock control circuit, and

Fig. 10 is an illustration for explaining conventional clock operation modes.

Detailed Description of the Preferred Embodiments

(CPU 510)

Referring to Fig. 1, a CPU 510 includes a processor 511 in its inside. A CPU bridge 520 is between the processor 511 and a dedicated high-speed bus 521 and connected with both of them, respectively. On one hand, a peripheral bridge 530 is between the dedicated high-speed bus 521 and a dedicated peripheral bus 531 and connected with both of them, respectively. The processor 511 includes a core CPU 512 as a main constituent thereof and further includes an internal data cache RAM 513 and

FOKI02009/US 12/31

an internal instruction cache RAM 514 as well.

A system control circuit 534 is connected with the peripheral bridge 530 and is able to receive an external clock from an external circuit through an external clock terminal 546. This system control circuit 534 has the function of supplying the clock to the processor 511 and the other constituents of the CPU 510 and also has the function of controlling them.

All of a test interface 522 connected to the dedicated high-speed bus 521, a memory control circuit 523, a bus arbitration device 524 and an interruption control circuit 525 belongs to the other constituents of the CPU 510. The test interface 522 is connected with an external test bus 542, the memory control circuit 523 is connected with an external memory bus 543, and the interruption control circuit 525 is connected with an interruption signal terminal 545. The dedicated high-speed bus 521 is provided with an external terminal 544, and the system LSI can be constituted by connecting a user device with this external terminal 544.

In addition to the system control circuit 534, a timer 532 and a serial interface 533 having a communication port 547 are also connected with a dedicated peripheral bus 531.

A JTAG terminal 541 is used as a test interface of the processor 511 itself.

(System LSI 550)

Referring to Fig. 2, a system LSI 550 includes the CPU 510 shown in Fig. 1 as a principal constituent thereof and a dedicated high-speed bus 521 extended from the external terminal 544. The extended dedicated high-speed bus 521 is connected with a read only memory (ROM) 551 storing a clock control library and an application program which will be described later, a random

FOKI02009/US 13/31

access memory (RAM) 552, and a user original circuit group 553.

Furthermore, a peripheral bridge 554 connected with the dedicated high-speed bus 521 is connected with a power down control circuit 556 and a user original clock generation circuit 557, both of which are on a dedicated peripheral bus 555. The power down control circuit 556 realizes the power down by controlling the clock distribution over the entire system LSI.

The external clock terminal 546 is connected with a clock generation circuit placed on the system LSI 560 and supplies the external clock to a system control circuit 534. In addition, an external interruption control circuit 559 is provided to be connected with the interruption signal terminal 545. The embodiment of the invention as mentioned above is characterized by a system control circuit 534 and a clock generation circuit 558. These two circuits 534 and 558 will be explained in the following, with reference to Figs. 3 and 4, respectively.

(System Control Circuit 534)

Referring to Fig. 3, the system control circuit 534 has the function of supplying the clock to the processor 511 and other constituents of the CPU 510 and controlling those. A dedicated peripheral bus 561 is connected with a various sorts of registers, by which the clock supplied to the CPU 510 is controlled. Each of these registers will be explained in the following.

A clock supply wait register 562 is a register having the function of setting up the start time of the oscillation of a reference clock and ensuring a stabilized period of time during which a phase-locked loop (PLL) 573 reaches its locked state. This register 562 outputs a control signal CKWT.

A frequency-division ratio setting register 563 is a register for controlling the clock generation circuit 558. This register 563

FOKI02009/US 14/31

determines a clock frequency-division ratio and outputs the control signal CGC.

A clock halt register 564 is the register that designates two clock operation modes of the CPU510, that is, a halt mode (the first special mode) halting the clock supply to the principal constituents of the CPU 510, and a stop mode (the second special mode) stopping the clock all over the entirety of the CPU 510. This register 564 outputs a control signal PMP. Designation of the operation mode and which constituent of the CPU 510 is to be given a halt command on the clock supply, are decided by setting a specific bit of the register.

A clock halt control register 565 is a register which outputs a clock signal HCLK according to the instruction from the clock halt register 564. A clock signal BCLK (IN) causing the above instruction is supplied from a clock generation circuit 558 which will be described later.

An ID register 566 is a register for reading out a system ID which identifies a sort of the CPU 510 and so on.

A status register 567 is a register for indicating the status of respective peripheral devices. This status register 567 notifies the handshaking state in the inside peripheral devices of the CPU 510, immediately after being released from the Sleeping mode (the third special mode), which is one of the clock operation modes of the CPU 510 and halts the entire power source of the CPU 510. The notice of the handshaking state is executed by setting a specific bit of the register.

Each value of registers 562 through 567 is directly designated by the processor 511 through the dedicated peripheral bus 561.

Having explained in detail the constitution and function of the system control circuit 534 in the above, we now move to the clock

FOKI02009/US 15/31

generation circuit 558.

(Clock Generation Circuit 558)

Referring to Fig. 4, the clock generation circuit 558 supplies the external clock to the system control circuit 534. The output of each quartz oscillator is inputted to each of terminals MCLKO (62.5 MHz), MCLK1 (50 MHz), and MCLK2 (32.768 KHz), of which each constitutes a base oscillation of various clocks supplied to the system.

A clock control portion 571 controls various sorts of clocks. A control signal CKWT inputted to the clock control portion 571 is an input signal from the clock supply wait register 562 of the system control circuit 534 and is used for ensuring the stabilized period of time of the PLL 573.

A control portion 572 controls the entirety of the clock generation circuit 558. The control signal CGBSTP inputted to the control portion 572 is a signal which halts the clock of the clock generation circuit 558 itself. In the sleep mode which will be described later, halt of oscillation is instructed by an output signal OSCEN. Moreover, the control portion 572 outputs a signal CLKEN controlling the supply/halt of the clock to a frequency-division/selection portion 574.

The PLL 573 generates the stabilized high frequency clock (48 through 240 MHz) in synchronization with the clock MCLKO as supplied. Thus, it is possible to select four clock systems in total if combined with the above various sorts of clocks. The PLL 573 can be halted with a control signal PLLEN.

All the clocks are divided into frequencies and selected in the frequency division/selection portion 574, of which the principal output signals are a clock FCLK of the core CPU 512, a clock BCLK (OUT) as used for access from the dedicated peripheral bus

FOKI02009/US

16/31

521, and a timer clock TMCLK. Control signals used in the frequency division/selection portion are the operation clock FCLK, a control signal CSEL over the clock BCLK (OUT) as used for access from the dedicated peripheral bus 521, and a control signal TMSEL over the timer clock TMCLK.

As described before, the further object of the invention is to most suitably reduce the power consumption of the system LSI by dynamically and speedily control a lot of various frequencies as used in various modes from the high-speed operation mode to the low-speed operation mode. As shown in Fig. 2, the system LSI 550 is made up of the CPU 510 using the processor 511 and the user original circuit group 553. Therefore, the clock supplied to the processor 511 has to be able to respond to the request of the processor 511.

The processor 511 as used in the current embodiment has two operation modes, one being a fast bus mode and the other being a synchronous mode. The fast bus mode is an operation mode wherein the clock BCLK as used for access from the dedicated peripheral bus 521 is used by both of the processor 511 and the dedicated peripheral bus 521. The synchronous mode is an operation mode wherein the operation clock FCLK of the core CPU 510 is used in the processor 511 while the clock BCLK for access use is used in the dedicated peripheral bus 521.

The clock BCLK for access use of the dedicated peripheral bus 521 is processed by means of the frequency division/selection portion 574 as shown in Fig. 4 to have a frequency equal to or 1/2 of the clock FCLK for use in the core CPU. The switchover of these modes is carried out by setting the register of the core CPU 512.

In case of the CPU 510, the clock FCLK for use in the core CPU

FOKI02009/US 17/31

and others could be set in detail in the register group inside the system control circuit 534 as shown in Fig. 3. The function capable of dynamically and speedily controlling the clock group like this will be called "Clock Gear" hereinafter in the present specification. In the following description on the current embodiment, however, it is assumed that the clock gear control is possible only in the fast bus mode.

Fig. 5 shows, by way of an example, some clock operation modes which can be taken according to the current embodiment, more particularly, those which can be taken by such a circuit constitution having a dynamic random access memory (DRAM) inside the system LSI and allowing the lowest-speed operation mode to exist. Transition between these modes is carried out by means of the above-mentioned clock gear, which is described in detail in the following.

As shown in Fig. 5, the embodiment provides eight operation modes STNn (n: integer of 0 through 7). Five operation modes STNO through STN4 belong to an ordinary operation mode 11 while remaining three operation modes STN5 through STN7 belong to a special mode 12.

In the ordinary operation mode 11, there are an initial operation mode STNO, a highest-speed operation mode STN1, a high-speed operation mode STN2, a low-speed operation mode STN3, and a lowest-speed operation mode STN4, of which the last four (i.e. STN1 to STN4) are responsive to the operation speed of the CPU 510.

Furthermore, in the special mode 12, there are included a halt mode STN5 halting the clock supply to the principal constituents of the CPU 510, a stop mode STN6 stopping all the clocks of the CPU510, and a sleep mode STN7 halting all the power sources of

FOKI02009/US 18/31

the CPU 510. In Fig. 5, several frequencies as written in the ordinary operation mode 11 indicate those of the clock BCLK as used for access from the dedicated peripheral bus 521.

The base oscillation of the clock (including an overtone) has three frequencies of 62.5 MHz, 50 MHz, and 32.768 KHz, which correspond to terminals MCLKO, MCLK1, and MCLK2 as shown in Fig. 4, respectively. The frequency of 32.768 KHz is generated by using the quartz oscillator for use in a wristwatch. The output of the PLL 573 is synchronized with the base oscillation MCLKO and is multiplied up to the maximum of 240 MHz. Therefore, in the system LSI 550, it becomes possible to select the clock including those which are multiplied by the PLL 573 from the four clock systems in total.

In Fig. 5, the above-mentioned frequencies 62.5 MHz, 50 MHz, and 32.768 KHz, or a half of the first two i.e. 31.25 MHz and 25 MHz is shown as the clock BCLK for access use. In this case, however, an upper limit is determined with regard to the operation clock FCLK of the core CPU 12 depending on a specification. Also, there is limited the maximum frequency at which the clock BCLK for access use is allowed to be used.

In the following, five ordinary operation modes and three special modes will be explained with reference to Fig. 5. The ordinary operation mode will be first explained.

(STN0: Initial Operation Mode, 25 MHz)

The initial operation mode is used for setting initial values and so on immediately after being reset. As it is difficult for some of I/O devices connected with the dedicated high-speed bus 521, the dedicated peripheral bus 531 and so forth to make a high-speed response, the initial setting is carried out in the initial operation mode by means of the low-speed clock.

FOKI02009/US

19/31

Immediately after being reset, the core CPU 512 is in the fast mode.

(STN1: Highest-Speed Operation Mode, 62.5 MHz)

The highest-speed mode is the mode for operating the dedicated high-speed bus 521 and the dedicated peripheral bus 531 at high-speed. Consequently, the power consumption by the entire system becomes large.

(STN2: High-Speed Operation Mode, 50 MHz)

The clock speed in high-speed operation mode is slower than that in the highest-speed operation mode (STN1), but the application can be operated at a sufficient speed in this operation mode. The reason why the mode like this is separately provided is for smoothly executing the clock gear, thereby optimizing reduction of the power consumption by the enter system.

(STN3: Low-speed Operation Mode, 31.25 MHz)

The low-speed operation mode is the mode which substantially reduces the power consumption by the entire system. If operating a low-speed device like a key board, this mode functions sufficiently.

(STN4: Lowest-Speed Operation Mode, 32.768 KHz)

The lowest-speed operation mode substantially realizes the wait mode of the system and reduces the power consumption of the entire system to a great extent. In this case, however, as the clock supply to the system is not completely halted, this operation mode can quickly transit to the above-mentioned low-speed operation mode and others.

The memory control circuit 523 as shown in Fig. 1 controls the external DRAM and others by means of an external memory bus 543. At this time, the above-mentioned base frequency 32.768 KHz is used as a clock for refreshing the DRAM. As this is

FOKI02009/US

20/31

depending on the standard of the DRAM, if taking a frequency lower than the above frequency in the lowest-speed operation mode (STN4), the memory control circuit 523 controlling the DRAM has to be operated in the self-refresh mode.

Five ordinary operation modes according to the invention have been explained in the above. Now, we move to the explanation of special modes.

(STN5: Halt Mode (First Special Mode))

Im me

The halt mode is the mode for halting the clock supply to principal constituents of the CPU 510 as shown in Fig. 1, that is, the processor 511, the CPU bridge 520, the peripheral bridge 530, the bus arbitrary device, and so forth. Transition to the halt mode is executed, from the application side, by setting HALT of the clock halt register 564 in the system control circuit 534 as shown in Fig. 3. With this, the operation of almost devices operated with high-speed clocks is halted, so that the power consumption by the entire system can be reduced to a great extent. However, peripheral devices are still in operation even under this condition. For instance, as the interruption control circuit 525 is still in operation, it can accept the external interruption, thus being able to reopen the clock supply by a means other than resetting it.

(STN6: Stop Mode (Second Special Mode))

The stop mode is the mode for stopping the clocks of the entire CPU 510. Transition to the stop mode is executed, from the application side, by setting STOP of the clock halt register 564 in the system control circuit 534 as shown in Fig. 3. The control signal CGBSTP as shown in Fig. 4 instructs the stop of the clock generation circuit 558 according to the embodiment of the invention. As a result, the power consumption of the entire

FOKI02009/US 21/31

system comes to mainly depend on the leakage current. Accordingly, this very effectively works in a battery-powered portable device. If the internal RAM 552 is constituted with a DRAM, the memory control circuit 523 has to be kept in the self-refresh mode.

(STN7: Sleep Mode (Third Special Mode))

The sleep mode is the mode for stopping all the power sources of the CPU 510. The control of this mode is executed by a power MOS (not shown) connected in series with the power source. Transition to the sleep mode is executed, from the application side, by setting the internal register of the power down control circuit 556. Release from the sleep mode is carried out by using a hardwear signal to the power-down control circuit 556 which is the peripheral device not stopped yet. At that time, as the data stored in the internal DRAM and so on is era zed upon the stop of clocks, it would take a considerably long time for completely recovery the application.

It is possible to make transition from any one of ordinary operation modes to any one of special mode. The application program is able to make the ordinary operation mode transit to the special mode by calling the call function of an objective special mode as designated. Inversely, in order to return from the special mode to the ordinary operation mode, it is needed only to release the special mode because the setting of the register in the system control circuit 534 is kept unchanged. Release of the special mode is carried out usually by the external interruption which is controlled by means of the interruption control circuit 525 as shown in Fig. 1 or, if need be, by means of the external interruption control circuit 595 as shown in Fig. 2.

In Fig. 5, a plurality of parenthesized numerals appended to

each of arrows transiting among various states (modes) indicate libraries corresponding to those state transitions. The above parenthesized numeral is referred to as "state transition number." The library will be explained later.

Comparing the clock operation mode of the invention with the case of the ST7 core as shown in Fig. 9, it will be understood that the ST7 core divides the frequency of the clock from a single clock system and assigns the divided one to the low-speed operation mode while in the embodiment of the invention, the clock from the four clock systems can be put in a proper use. Especially, the output from the PLL 573 is added to one of choices as a new clock system. Furthermore, a substantial wait mode has been realized by using the frequency of 32.768 KHz generated by the quartz oscillator for use in the wristwatch as a base oscillation. This has been done for the purpose of the invention, which is to dynamically and quickly control the clock with a lot of frequencies covering the wide range of the operation modes from the high-speed operation mode to the low-speed operation mode based on the concept we call the clock gear.

The special mode of the clock operation is full of varieties. The invention further includes the sleep mode in addition to two modes, that is, the halt mode and the stop mode which are usually equipped, thereby freely control the reduction of the power consumption. Especially, it belongs to the characteristics of the invention that the transition from the ordinary operation mode to the special mode can be freely set from the side of the application program and also that the reverse transition can be executed with ease by means of the external interruption.

Further, in order to reduce the power consumption of the entire system without losing the versatility of the core CPU 521, there

FOKI02009/US 23/31

M

are provided in the CPU 510 the system control circuit 534 and the clock generation circuit 558 according to the invention. In this way, in the dynamic clock control according to the invention, the clock of the core CPU 512 in the system LSI 550 as well as the CPU 510 can be controlled simultaneously.

The control program group (referred to as a clock control library hereinafter) for embodying the concept of the above clock gear will be explained in the following.

The clock control library makes it possible to realize a real power management from the side of the application program by using the C language. Fig. 6 shows the structure of the clock control library 32 according to the embodiment of the invention.

When calling libraries 34 from an application program 31, the first thing to be done is to call a main library 33. This call is done by using the C language. The main library 33 is compiled also with the C language. The main library 33 selects either one of the libraries 34 in correspondence with the state of the application program 31 and achieves the transition between operation modes of the clock.

All the libraries 34 are compiled with the assembler language. This is because the clock control associated hardware has to be controlled directly. To put it concretely, the system control circuit 534 as shown in Fig. 3 and the clock generation circuit 558 as shown in Fig. 4 belong to the clock control associated hardware.

The operation of calling and selecting the library 34 by the main library 33 is carried out by involving the input parameter and others related thereto as shown in a table of Fig. 7. Furthermore, this figure shows a library function which is called in correspondence with the state transition of the clock, the input

FOKI02009/US 24/31

parameter and the jump table number. Still further, the jump table number indicates the relative address where the library 34 is located. The table also shows that a different library function is used depending on whether or not the DRAM is included in the system LSI and whether or not the lowest-speed operation mode is included as the clock mode.

A table as shown in Fig. 8 indicates what parameters each library has. With these parameters, the library executes the processing of setting the memory parameter, switching of the clock, switching the clock mode, and so forth. Fig. 8 (a) indicates the library and the input parameter group as designated thereby. In each column ([1)) to ([8]) of the table, there are listed up the value of the input parameter.

In the next, the contents of each input parameter will be explained with reference to Fig. 8 (b).

A memory parameter changing pattern [1] executes the change of the parameter setting in the memories (RAM, ROM, I/O, DRAM existing in the system LSI, and so forth) for operating them to meet the clock speed. For instance, when changing (gear up) from the lower-speed operation mode to the high-speed operation mode, the value 0x00 is designated, thereby the memory parameter being changed to the memory parameter for high-speed use. Inversely, when changing (gear down) from the high-speed operation mode to the low-speed operation mode, the value 0x01 is designated, thereby the memory parameter being changed to the memory parameter for low-speed use.

A CPU clock mode [2] designates the changeover between two operation modes, that is, the synchronous mode and the fast bus mode. The value 0x00 is designated in the fast bus mode while the value 0x01 is designated in the synchronous mode.

Continuing to explain other input parameters, an external ROM memory parameter [3] designates a ROM type. An external SRAM memory parameter [4] designates a SRAM type. An external I/O memory parameter [5] designates an I/O type. The value of SDRAM/EDO – RAM parameter [6] is made available in the range of 0x00 through 0x09 if the DRAM is SDRAM, and also made available in the range values of 0x00 through 0x0a if the DRAM is EDO-RAM. PCGBCNTO SET VALUE [7] or PCGBCNT1 SET VALUE [8] determines a value to be set to the frequency division ratio setting register 563 as shown in Fig. 3, and designates the base oscillation, the clock frequency division ratio, and so forth. In all the parameters as mentioned above, there is no need for any input parameter to be set if its value is 0xff.

In Fig. 5, a plurality of parenthesized numerals appended to each of arrows transiting among various states (state transition number) indicate libraries corresponding to those state transitions. If the clock state transition is desired on the side of the application program s, just call the library corresponding to the state transition number by designating it, and the state transition will take place as desired.

The library function and the state transition number not always have a relation of one to one correspondence. One library function may realize a plurality of state transitions in response to the above-mentioned memory parameter change pattern. For instance, assuming that the application program 31 has carried out the control for switching the clock from the low-speed operation mode to the high-speed operation mode at the first line of the table as show in Fig. 8 (b), the main library 33 calls the library 0, to put it concretely, calls the library function clkgear 9 to the relative address 0x00 by means of the input parameter

FOKI02009/US 26/31

0x00.

At this time, if the current clock mode is the low-speed mode (STN3), the state transition number becomes (5) as shown in Fig. 5, and if the current clock mode is the high-speed mode (STN2), the state transition number becomes (3). Besides the clock control like the above, the library 33 is able to cope with various jobs such as halting PLL, setting the time, setting the frequency division ratio of an external circuit, and so forth.

As explained in the above, in the system LSI according to the invention, the main library 33 is prepared as an interface using the C language, so that the application program 31 is able to call, with ease, an individual library 34 necessary for the clock transition under the control of the main library 33. Furthermore, all the libraries 34 are compiled in the assembler language, which is very suitable and helpful for the control of the system control circuit 534 as described above. The structure of the clock control library 32 as mentioned above makes it possible to realize the system LSI of the Low power consumption type with ease, which has been earnestly desired by a lot of users.

The system LSI according to the invention has been discussed so far by way of an exemplary example and with reference to the accompanying drawings, but the invention should not be limited to this example. It is apparent that one who is skilled in the art may make various variation or modification of the invention within the category of the technical thoughts as recited in the scope of claims for patent attached hereto. It is understood that such variation or modification naturally belongs to the technical scope of the invention.

The following are principal effects brought by the invention.

With a plurality of standard clock systems, it becomes possible

FOKI02009/US 27/31

to construct a system LSI having a variety of ordinary operation modes (highest-speed operation mode, high-speed operation mode, low-speed operation mode, lowest-speed operation mode, and so on).

Furthermore, when expressing the relation between the current clock state and the clock state after transition by using a function (clkgear) in the form of the clock control library, it becomes possible to dynamically and speedily control a plurality of clocks in the ordinary operation mode, as if it were gear-change operation. In this way, the clock state can be controlled more finely.

Still further, according to the invention, the system control circuit is provided with the register, and the control making the ordinary operation mode transit to the special mode is carried out by changing the value of this register. At this time, as the register setting is kept unchanged after completion of transition to the special mode, the transition from the special mode to the ordinary operation mode is carried out just releasing the special mode by means of the external interruption. Consequently, the transition control is made much easier.

Still further, according to the invention, the main library of the clock control library and the application program are described by using the same program language, and call of the main library from the side of the application program is carried out also by using the same program language. This makes it possible to realize such a flexible interface as handled by the user with ease, thus enabling the user to select the power management system which is the most suitable to his system.



What is claimed is:

71. A system LSI having a plurality of ordinary operation modes and a plurality of special modes in response to the clock state supplied to a central processing unit, comprising:

the first memory means storing a clock control library for controlling the clock state transition between said ordinary operation modes;

a system control circuit having a register and carrying out the clock state transition between said ordinary operation mode and said special mode in response to the change of the value of said register, and also carrying out the clock state transition among said ordinary operation modes in response to said clock control library;

a clock generation circuit receiving a plurality of standard clocks and generating the clock supplied to said central processing unit according to the control of said system control circuit; and

the second memory means storing an application program; wherein call of said clock control library and change of said register value are controlled by said application program.

- 2. A system LSI as claimed in claim 1 wherein said clock control library comprises:
- a plurality of libraries which control said system control circuit and said clock generation circuit as well to transit the clock state supplied to said central processing unit; and
- a main library which is called by said application program and selects any one of said libraries in correspondence with the



clock state supplied to said central processing unit.

pla

- 3. A system LSI as claimed in claim 2 wherein said main library is described in the same program anguage as said application program.
- 4. A system LSI as claimed in claim 3 wherein said application program and said main library are described in the C language.
- 5. A system LSI as claimed in claim 2 wherein each of said libraries is described in a program language capable of directly controlling said clock generation circuit and said system control circuit as well.
- 6. A system LSI as claimed in claim 5 wherein each of said libraries is described in an assembler language.
- 7. A system LSI as claimed in claim 1 wherein said special mode comprises:

the first special mode in which the clock supply to the principal constituents of said central processing unit is halted;

the second special mode in which the clock of the entire central processing unit is halted; and

the third special mode in which the power source of the entire central processing unit is halted.

- 8. A system LSI as claimed in claim 7 wherein said system control circuit comprises:
- a frequency division ratio setting register which sets the frequency division ratio of the clock in said clock generation



circuit;

a clock halting register which receives the clock signal from said clock generation circuit and individually sets the clock signal to be halted or supplied; and

a status register which judges the state of said central processing unit immediately after being released from said third special mode.

- 9. A system LSI as claimed in claim 1 wherein said clock generation circuit comprises:
- a PLL receiving a plurality of standard clocks and generating, if need be, the clock obtained by multiplying said standard clocks; and
- a frequency division/selection portion carrying out the frequency division or selection of said standard clock or said multiplied standard clock.
- 10. A system LSI as claimed in claim 9 wherein one of said standard clocks uses a frequency of 32.768 kHz as a base oscillation.
- 11. A system LSI as claimed in claim 1 wherein said first memory means and said second memory means are constituted as two independent memory means which are separated from each other.
- 12. A system LSI as claimed in claim 1 wherein said first memory means and said second memory means are formed to coexist in one memory means, sharing the memory area of said one memory means.



31/31

Abstract of the Disclosure

There is disclosed a system LSI capable of dynamically and speedily controlling clocks of various frequencies as used in the wide range of operation mode, from the high-speed operation mode to the low-speed one and, in addition, enabling the user to select a system of the low power consumption type, which is most suitable for his own system. The system LSI includes a ROM 551 storing a clock control library for carrying out the clock state transition between the ordinary operation modes, and a system control circuit 534 having a register and carrying out the clock state transition between the ordinary operation mode and the special mode in response to the change of the value of the register, and also carrying out the clock state transition among the ordinary operation modes in response to the clock control library.

The call of the clock control library and change of the register value are controlled by the application program.

The main library of the clock control library is described in the C language and is called by also using the C language.

PTO/SB/106(8-96)

Approved for use through 9/30/98. OMB 0651-0032 Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Declaration and Power of Attorney For Patent Application

特許出願宣言書及び委任状

Japanese Language Declaration

日本語宣言書

下記の氏名の発明者として、私は以下の通り宣言します。	As a below named inventor, I hereby declare that:
私の住所、私書箱、国籍は下記の私の氏名の後に記載され た通りです。	My residence, post office address and citizenship are as stated next to my name.
下記の名称の発明に関して請求範囲に記載され、特許出願している発明内容について、私が最初かつ唯一の発明者(下記の氏名が一つの場合)もしくは最初かつ共同発明者であると(下記の名称が複数の場合)信じています。	I believe I am the original, first and sole inventor (if only one name is listed below) or an original, first and joint inventor (if plural names are listed below) of the subject matter which is claimed and for which a patent is sought on the invention entitled
	System LSI
上記発明の明細書 (下記の欄で×印がついていない場合は、本書に添付) は、 □月_ 日に提出され、米国出願番号または特許協定条約 国際出願番号をとし、 (該当する場合) に訂正されました。	the specification of which is attached hereto unless the following box is checked: was filed on as United States Application Number or PCT International Application Number and was amended on (if applicable).
私は、特許請求範囲を含む上記訂正後の明細書を検討し、 内容を理解していることをここに表明します。	I hereby state that I have reviewed and understand the contents of the above identified specification, including the claims, as amended by any amendment referred to above.
私は、連邦規則法典第37編第1条56項に定義されるとおり、特許資格の有無について重要な情報を開示する義務があることを認めます。	I acknowledge the duty to disclose information which is material to patentability as defined in Title 37, Code of Federal Regulations, Section 1.56.

Page 1 of 3

Burden Hour Statement: This form is estimated to take 0.4 hours to copulate, Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner of Patents and Trademarks, Washington, DC 20231.



PTO/SB/106(8-96)

for use through 9/30/98. OMB 0651-0032 Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

"Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Japanese Language Declaration

(日本語宣言書)

私は、米国法典第35編119条 (a) - (d) 項又は365条 (b) 項に基き下記の、米国以外の国の少なくとも一ヵ国を指 定している特許協力条約365 (a) 項に基づく国際出願、又 は外国での特許出願もしくは発明者証の出願についての外国 優先権をここに主張するとともに、優先権を主張している、 本出願の前に出願された特許または発明者証の外国出願を以 下に、枠内をマークすることで、示しています。

Prior Foreign Application(s) 外国での先行出願 JP2002-047696 JAPAN (Country) (Number) (番号) (国名) (Number) (Country) (番号) (国名) 私は、第35編米国法典119条 (e) 項に基いて下記の米

国特許出願規定に記載された権利をここに主張いたします。

(Filing Date) (Application No.) (出願番号) (出願日)

私は、下記の米国法典第35編120条に基いて下記の米 国特許出願に記載された権利、又は米国を指定している特許 協力条約365条(c)に基づく権利をここに主張します。ま た、本出願の各請求範囲の内容が米国法典第35編112条 第1項又は特許協力条約で規定された方法で先行する米国特 許出願に開示されていない限り、その先行米国出願書提出日 以降で本出願書の日本国内または特許協力条約国際提出日ま での期間中に入手された、連邦規則法典第37編1条56項 で定義された特許資格の有無に関する重要な情報について開 示義務があることを認識しています。

(Application No.) (Filing Date) (出願番号) (出願日) (Filing Date) (Application No.) (出願番号) (出願日)

私は、私自身の知識に基づいて本宣言書中で私が行なう表 明が真実であり、かつ私の入手した情報と私の信じるところ に基づく表明が全て真実であると信じていること、さらに故 意になされた虚偽の表明及びそれと同等の行為は米国法典第 18編第1001条に基づき、罰金または拘禁、もしくはそ の両方により処罰されること、そしてそのような故意による 虚偽の声明を行なえば、出願した、又は既に許可された特許 の有効性が失われることを認識し、よってここに上記のごと く宣誓を致します。

I hereby claim foreign priority under Title 35, United States Code. Section 119 (a)-(d) or 365 (b) of any foreign application(s) for patent or inventor's certificate, or 365 (a) of any PCT International application which designated at least one country other than the United States, listed below and have also identified below, by checking the box, any foreign application for patent of inventor's certificate, or PCT International application having a filing date before that of the application on which priority is clamed.

> Priority Not Claimed 優先権主張なし

> > (出願日)

<u>Fe</u> bruary 25, 2002	
(Day/Month/Year Filed)	
(出願年月日)	
(Day/Month/Year Filed)	
(出願年月日)	
I hereby claim the benefit under Title 35, Section 119(e) of any United States provisiona below.	
(Application No.)	(Filing Date)

I hereby claim benefit under Title 35, United States Code, Section 120 of any United States application(s), or 365(c) of any PCT International application designating the United States, listed below and, insofar as the subject matter of each of the claims of this application is not disclosed in the prior United States of PCT International application in the manner provided by the first paragraph of Title 35. United States Code Section 112, I acknowledge the duty to disclose information which is material to patentability as defined in Title 37, Code of Federal Regulations, Section 1.56 which became available between the filing date of the prior application and the national or PCT International filing date of application.

(出願番号)

(Status: Patented, Pending, Abandoned) (現況: 特許許可済、係属中、放棄済) (Status: Patented, Pending, Abandoned) (現況: 特許許可済、係属中、放棄済)

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and the such willful false statements may jeopardize the validity of the application or any patent issued thereon.



PTO/SB/106(8-96)

Approved for use through 9/30/98. OMB 0651-0032 Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Japanese Language Declaration

(日本語宣言書)

委任状: 私は下記の発明者として、本出願に関する一切の 手続きを米特許商標局に対して遂行する弁理士または代理人 として、下記の者を指名いたします。 (弁護士、または代理 人の氏名及び登録番号を明記のこと)

POWER OF ATTORNEY: As a named inventor, I hereby appoint the following attorney(s) and/or agent(s) to prosecute this application and transact all business in the Patent and Trademark Office connected therewith (list name and registration number)

Raymond C. Jones (Reg.No.34,631) and Adam C. Volentine (Reg.No.33,289)

書類送付先

Send Correspondence to:

VOLENTINE FRANCOS, PLLC

12200 Sunrise Vally Drive Suite 150, Reston, Virginia 20191

直接電話連絡先:

(名前及び電話番号)

Direct Telephone Calls to: (name and telephone number)

Adam C. Volentine

VOLENTINE FRANCOS, PLLC

Telephone: (703) 715-0870, Fax: (703) 715-0877

唯一または第一発明者名	Full name of sole or first inventor	
	Hitoshi ENDO	
発明者の署名 日付	Inventor's signature	Date
	Kitishi Endo	September 9, 2002
住所	Residence	
	Tokvo , Japan	
国籍	Ćitizenship	
Japanese		
私書箱	Post Office Address	
c/o Oki Electric Industry Co., L	td.	
7-12, Toranomon 1-chome, Minato-	ku, Tokyo, Japan	
第二共同発明者名	Full name of second joint invento	r, if any
第二共同発明者の署名 日付	Second inventor's signature	Date
住所	Residence	
	·	
国籍	Citizenship	
私書箱	Post Office Address	
	,	
·		

(第三以降の共同発明者についても同様に記載し、署名をす ること)

(Supply similar information and signature for third and subsequent joint inventors.)

Page 3 of 3

PATENT	APPLICATION	SERIAL	NO.	

U.S. DEPARTMENT OF COMMERCE PATENT AND TRADEMARK OFFICE FEE RECORD SHEET

09/24/2002 HMARZI1 00000080 10251755

01 FC:101

740.00 OP

PTO-1556 (5/87)

PATENT	APPLICATI	ON FEE DE	TERMINATION	RECORD
---------------	------------------	-----------	-------------	---------------

Effective October 1, 2001

Application or Docket Number

10251755

		CLAIMS AS	FILED -		SMALL EN			OTVED	THAN			
			(Column		-	mn 2)		TYPE		OR	OTHER SMALL	
ТО	TAL CLAIMS		(9)					RATE	FEE		RATE	FEE
FO	R		NUMBER F	ILED	NUMB	ER EXTRA		BASIC FEE	370.00	οÀ	BASIC FEE	740.00
то	TAL CHARGEA	BLE CLAIMS	/ min	us 20=	*			X\$ 9=		OR	X\$18=	
IND	EPENDENT CL	AIMS	minus 3 = *		*	Ŏ		X42=	******	OR	X84=	
MU	LTIPLE DEPEN	DENT CLAIM PR	RESENT					+140=		OR	+280=	
* If	the difference	in column 1 is	less than ze	ro, ente	r "0" in c	olumn 2		TOTAL		OR	TOTAL	MA
	Ci	LAIMS AS A	MENDED	- PAR	TII					10	OTHER	THAN
		(Column 1)		(Colu		(Column 3)		SMALL	ENTITY	OR	SMALL	ENTITY
AMENDMENT A		CLAIMS REMAINING AFTER AMENDMENT	:	NUM PREVI	HEST IBER OUSLY FOR	PRESENT EXTRA		RATE	ADDI- TIONAL FEE		RATE	ADDI- TIONAL FEE
NON	Total	*	Minus	**		=		X\$ 9=		OR	X\$18= ·	
AME	Independent	*	Minus	***		<u> -</u>		X42=		OR	X84=	
	FIRST PRESE	NTATION OF M	JLTIPLE DEF	PENDEN	TCLAIM	L	¹]	+140=		OR	+280=	
							L	TOTAL		OR	TOTAL	
		(Column 1)		(Colu	mn 2)	(Column 3)	,	ADDIT. FEE			addit. Fee	
AMENDMENT B		CLAIMS REMAINING AFTER AMENDMENT		HIGH NUM PREVI	IEST IBER OUSLY FOR	PRESENT EXTRA		RATE	ADDI- TIONAL FEE		RATE	ADDI- TIONAL FEE
NON	Total	*	Minus	##		=		X\$ 9=		OR	X\$18=	
AME	Independent	*	Minus	***				X42=		OR	X84=	
	FIRST PRESE	NTATION OF M	JLTIPLE DEF	ENDEN	T CLAIM		┚╽	+140=		OR	+280=	
							L	TOTAL			TOTAL	
	•						-	ADDIT. FEE		OR	ADDIT. FEE	
		(Column 1) CLAIMS			mn 2) IEST	(Column 3)	٦ _					
AMENDMENT C		REMAINING AFTER AMENDMENT	ē.	NUM PREVI	BER OUSLY FOR	PRESENT EXTRA		RATE	ADDI- TIONAL FEE		RATE	ADDI- TIONAL FEE
NON	Total	*	Minus	**		=	\prod	X\$ 9=		OR	X\$18=	
AME	Independent	*	Minus	***		=		X42=		OR	X84=	
	FIRST PRESE	NTATION OF M	ULTIPLE DEF	PENDEN	T CLAIM		J þ				.000	
	If the intry in colu	mn 1 is less than t	ne entry in colu	mn 2. writ	"0" in co	dumn 3.	L	+140= TOTAL		OR	+280=	
**	If the "Highest Nu If the "Highest Nu	mber Previously Panber Previously Panber Previously Pa	aid For IN THI aid For IN THI	S SPACE S SPACE	is less that	un 20, enter "20. an 3, enter "3."		ADDIT. FEE	propriat bo		TOTAL ADDIT. FEE lumn 1.	

				,			SERIAL NO	<u>).</u>			FILING DA	TE	
CLAIMS ONLY							10/	8ERIAL NO. FILING DATE					
		UL.	WHAI:	S ON	LY		APPLICAN	IT(S)			/K		
						·	<u> </u>						
					t <u>-</u>		MS	+		j a		T#	
.	AS PI	rgo	API 1st'AM2	FOR NOMENT	PA SMA pas	NOMENT				<u> </u>			
•	IND.	DUP.	IND.	DOP.	IND.	DEP.		IND.	DEP.	IND.	DEP.	IND.	DEI
22	1						51			1			
2	. '						52				.L	l	
3		7					53						
4		. }					84						
5		T					55						
6 '							56						
7		1					57			1			
8		. 1					58						
9							59		<u> </u>	İ			
10							60						
11							61						
2							62						
3							63						
4							64						
5							65						
6							66					1	
7							67						
18							68						
Ş		·					69				1		
20		1.					70			1			
21							71		1		1		
22							72		 	1	†	1	
23							73		1	 	1	 	
4	1						74		 	 	 	 	
25						1	75		 	 	+	 	
26						1	78		 	┼	 	 	
27						 	77		 	 	 		
28							78		 	 	 	 	
29			· · · · · · · · · · · · · · · · · · ·	 		 	79		 	 -	+		
30		·		1		 	80		 		 ,	 	-
31							81		 	 	 	 	
32				 			82		 	 	+	 	-
33				 		 	83		 	+	 	 	
34				 		 	84		+	+	+	 	┼
35				 		 	85		 	+	+	 	+
36			 	 		 	, 66	 	 	+	 	 	
37				 	~~~~~		87	 -	 		+	 	1-
38			 				88	 -	1	 	+	 	+
39							89	 -	1	1	 	1	
40				 		 	80		 	 	1	 	+
41				1			91		1	1		1	
42							92		1	1	1	I	1
43			1	1		1	93				1	1	
44						T -	94	<u> </u>					
45							95						
46			I			<u> </u>	98						
47							97						
48			T			T	98.	T	1	1			
49			1	1		1	98	1	1	1	1		I
80	 		 	 		 	108	1					I
OTAL	 		 	п			TOTAL IND.	1		1			
IND.	لـــــا	E⇒					YOYAL	 		<u> </u>			ہے ل
OTAL DEP. OYAL LAIMS	<u> </u>						YOYAL				- 4.00a		70 .
~~17	1		a	98.	1		JOANNO.	1	0 0000	. · • · · · · · · · · · · · · · · · · ·	45.000	. d	0.86

0499

FORM PTO-2022 (1-98)

U.S.DEPARTMENT OF COMMERCE



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Hitoshi ENDO

Serial No.: [NEW]

Attn: Applications Branch

Filed: September 23, 2002

Attorney Docket No.: OKI.396

For: SYSTEM LSI

CLAIM OF PRIORITY

Honorable Assistant Commissioner for Patents and Trademarks, Washington, D.C. 20231

Sir:

Applicant, in the above-identified application, hereby claims the priority date under the International Convention of the following Japanese application:

Appln. No. 2002-047696

filed February 25, 2002

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE FRANCOS, PLLC

Adam C. Volentine

Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191 Tel. (703) 715-0870 Fax. (703) 715-0877

Date: September 23, 2002





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 2月25日

出 願 番 号

Application Number:

特願2002-047696

[ST.10/C]:

[JP2002-047696]

出 願 Applicant(s):

沖電気工業株式会社

2002年 5月17日

特許庁長官 Commissioner, Japan Patent Office 及川耕



出証番号 出証特2002-3036263

特2002-047696

【書類名】

特許願

【整理番号】

KT000410

【提出日】

平成14年 2月25日

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

G06F 1/32

G06F 1/08

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

遠藤 仁志

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100095957

【弁理士】

【氏名又は名称】

亀谷 美明

【電話番号】

03-5919-3808

【選任した代理人】

【識別番号】

100096389

【弁理士】

【氏名又は名称】

金本 哲男

【電話番号】

03-3226-6631

【選任した代理人】

【識別番号】

100101557

【弁理士】

【氏名又は名称】

萩原 康司

【電話番号】

03-3226-6631

【手数料の表示】

【予納台帳番号】 040224

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9707549

【包括委任状番号】 9707550

【包括委任状番号】 9707551

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 システムLSI

【特許請求の範囲】

【請求項1】 中央処理装置に供給されるクロック状態に応じて、複数の通 常動作モードと、特殊モードとを有するシステムLSIであって:

前記通常動作モード間のクロック状態の遷移を行うためのクロック制御ライブ ラリが格納された第1の記憶手段と;

レジスタを有し、該レジスタ値の変更により、前記通常動作モードと前記特殊 モードとの間のクロック状態の遷移を行うとともに、前記クロック制御ライブラ リに応じて、前記通常動作モード間のクロック状態の遷移を行うシステム制御回 路と;

複数の基準クロックが入力されて,前記システム制御回路の制御に応じて,前 記中央処理装置に供給されるクロックを生成するクロック生成回路と;

アプリケーションプログラムが格納された第2の記憶手段と; を備え,

前記アプリケーションプログラムにより、前記クロック制御ライブラリの呼び出し、および、前記レジスタ値の変更が制御されることを特徴とする、システムLSI。

【請求項2】 前記クロック制御ライブラリは、

前記システム制御回路および前記クロック生成回路を制御して前記中央処理装置に供給されるクロック状態を遷移させるための複数のライブラリと,

前記アプリケーションプログラムにより呼び出されて、前記中央処理装置に供給されるクロック状態に応じて、前記ライブラリのいずれかを選択するメインライブラリと、

から成ることを特徴とする, 請求項1に記載のシステムLSI。

【請求項3】 前記メインライブラリは、前記アプリケーションプログラムと同一のプログラム言語で記述されていることを特徴とする、請求項2に記載のシステムLSI。

【請求項4】 前記各ライブラリは、前記クロック生成回路および前記シス

テム制御回路を直接制御可能なプログラム言語で記述されていることを特徴とする,請求項2または3に記載のシステムLSI。

【請求項5】 前記特殊モードは、

前記中央処理装置の主要な構成要素に対しクロックの供給を停止する第1の特殊モードと,

中央処理装置全体のクロックを停止する第2の特殊モードと,

中央処理装置全体の電源を停止する第3の特殊モードと,

から成ることを特徴とする、請求項1,2,3または4のいずれかに記載のシステムLSI。

【請求項6】 前記システム制御回路は,

前記クロック生成回路におけるクロックの分周比を設定するための分周比設定 レジスタと,

前記クロック生成回路からクロック信号が供給されて,個別のクロック信号を 停止または供給するための設定を行うためのクロック停止用レジスタと,

前記第3の特殊モードから解除した直後の前記中央処理装置の状態を判断する ステータスレジスタと、

を備えたことを特徴とする、請求項5に記載のシステムLSI。

【請求項7】 前記クロック生成回路は、

前記複数の基準クロックが入力されて、必要に応じて該基準クロックを通倍したクロックを生成するPLLと、

前記基準クロックまたは前記逓倍された基準クロックを分周または選択する分 周/選択部と,

を備えたことを特徴とする、請求項1, 2, 3, 4, 5または6のいずれかに記載のシステムLSI。

【請求項8】 一の前記基準クロックは、原振として32.768kHzを 用いることを特徴とする、請求項7に記載のシステムLSI。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、コアCPUを有するシステムLSIにかかり、特に、アプリケーションプログラムの側からのクロックの動的制御に特徴を有するシステムLSIに関する。

[0002]

【従来の技術】

システムLSIで構成されるマイクロコントローラの応用分野のうち、例えば 携帯電話のように電池を使う携帯機器では、消費電力を極力抑えて利用者の利便 を図りたいものが多い。その場合にシステムのクロックを使い分けてシステム全 体の消費電力を低減させる技術がある。すなわち、高速の処理が要求される場合 にはその高速のクロックを供給し、待機時には低速のクロックにして、適宜使い 分けることによりシステム全体の消費電力を低減させることが可能である。近年 、システムLSIで構成されるマイクロコントローラには、あらゆる応用分野に ASIC(Application Specific Integrated Circult)が提供されている。ASICが組み込まれたシステムでは、 電池の寿命を少しでも延ばすために、消費電力を下げることを仕様として要求さ れており、そのコアCPUに上記低消費電力技術が組み込まれていることが少な くない。

[0003]

従来のコアCPUの一例として、米国STMicroelectronics 社のST7(以下、ST7コアという。)について説明する。図9は、ST7コアのクロック制御回路40の説明図である。図10は、ST7コアのクロック動作モードの説明図である。

[0004]

図9に示したように、発振端子OSC1、OSC2を持つ発振部41は、発振端子OSC1、OSC2に水晶発振子(クォーツ)等を取り付けることによりクロックを生成する。クロック補正部42はクロックフィルタ43とクロック補完部44から構成される。クロックフィルタ43はスパイクノイズ等の混入したクロックを取り除き、波形整形する働きをする。クロック補完部44は、上記波形整形の結果、クロックがまばらになった場合にクロックを補完し、クロックの周

波数帯域を狭める働きをする。

[0005]

メインクロック制御回路45は、設定レジスタ46とクロック分周部47から構成される。設定レジスタ46は、クロックの分周比を設定したり、入出力端子 CLKOUTの切替の設定を行う。クロック分周部47は、クロックfoscを 分周比1/4、1/8、1/16および1/32に分周する。分周されたクロックfcpuはST7コアと周辺装置49に供給され、入出力切替部48を通じて 入出力端子CLKOUTから外部に出力される。

[0006]

ST7コアは、上記クロック制御回路40の制御により、図10に示した4つのクロック動作モードを有する。高速動作モードでは発振周波数の1/2の周波数で動作し、低速動作モードでは発振周波数の1/4、1/8、1/16および1/32で動作する。待機モードではCPUのクロックは停止するが、周辺装置は動作している。停止モードでは発振自体が停止し、ST7コアの消費電力は最小になる。このような各モードをCPUの処理に応じて使い分けると、総合的に相当の消費電力を抑えることができる。

[0007]

一方、マイクロコントローラがシステムLSIで構成される場合に、コアCP Uに低消費電力技術が組み込まれていない場合もある。このようなCPUコアの 一例として、例えば、英国ARM社のARM920T(以下、ARMコアという 。)がある。ARMコアの場合は、パワーマネジメント部がシステムLSIの側 に作られることを前提としている。

[0008]

ARMコアがこのような構成を採用する理由としては、第一に、クロック制御機構をコアCPU側に内蔵させてしまうとシステムLSIを設計する側に制限を与えてしまい、結果的にコアCPUの汎用性が失われてしまうからである。コアCPUを使うシステムLSI側では、クロックが低速になったり、停止した場合に、その状態を検出して内部メモリのタイミングや内部タイマの調整をしなければならなくなる。

[0009]

第二に、ARMコアにはJTAG(Joint Test Action Group)インタフェースのテスト端子が設けられていて、インサーキット・エミュレータ(ICE)を通じてコアCPUの内部状態を外部に伝え、デバッガを動作させてアプリケーションプログラム開発の便宜に提供されているので、コアCPU側のクロックの変更はそのようなテスト端子の活用をも制限することになるからである。それゆえ、上記制限を受けずにパワーマネジメントを効率的に行うには、コアCPU側にではなくシステムLSI側にパワーマネジメント部を設け、総合的なパワーマネジメントを達成するのが好ましい。

[0010]

近年システムLSIがさらに複雑化し、コアCPUだけでは様々な要求を持つASICに直接的に応え、これに迅速に対応するのが難しくなってきている。そこで、同じコアCPUを搭載する汎用性のあるマイクロコントローラを提供して、上記要求に対応することが考えられる。すなわち、CPU周辺装置、メモリアーキテクチャ等、システムLSIで通常用いる共通な要素であって、リアルタイムOS等を実行可能な基本的な機能をまとめて、汎用性のあるマイクロコントローラとして提供しようとする考え方である。

[0011]

このような汎用性のあるマイクロコントローラで総合的なパワーマネージメントを達成させるには、コアCPUばかりでなく、アプリケーション固有の機能を も考慮した汎用性のあるパワーマネジメントを行う必要がある。

[0012]

【発明が解決しようとする課題】

ところで、従来のマイクロコントローラのパワーマネジメントは、上記ST7コアの場合と同様に、クロックの変化は単純なものが多かった。ST7コアでは、図10に示したように、高速動作モード、低速動作モード、待機モード、および、停止モードの各モードを単純に変化させているだけであった。しかし、コアCPUでなくシステムLSI側にパワーマネジメント部を持つ場合には、コアCPUのクロックとシステムLSI側のクロックとの双方を制御せねばならず、こ

のような単純なモデルではきめ細かな制御を達成することはできない。

[0013]

また、アプリケーションプログラムの側からクロックの動的制御を行う試みもなされている。このような場合、例えばST7コアでは、クロック制御に関連する回路を直接制御可能なアセンブラ言語で制御している。しかしながら、制御をアセンブラ言語で行うと、アプリケーションプログラムの開発の制約が多い。本来高級プログラム言語であって今日のソフト開発に通常用いられるプログラム言語、例えばC言語により、柔軟なインタフェースを持たせることが望ましい。しかしながら、このようなプログラム言語による本格的なパワーマネジメントを行うサポートは存在しなかった。

[0014]

本発明は、従来のシステムLSIが有する上記問題点に鑑みてなされたものであり、本発明の第1の目的は、高速動作モードから低速動作モードに至る多数の周波数においてクロックを動的、かつ、迅速に制御することにより、システムLSIの消費電力を最適に低減させることの可能な、新規かつ改良されたシステムLSIを提供することである。

[0015]

さらに、本発明の第2の目的は、アプリケーションプログラムの側から、ソフト開発に通常用いられるプログラム言語による本格的なパワーマネジメントを行うことにより、ユーザが自らのシステムに最適な低消費電力システムを選択できるようにすることの可能な、新規かつ改良されたシステムLSIを提供することである。

[0016]

【課題を解決するための手段】

上記課題を解決するため、本発明の第1の観点によれば、中央処理装置に供給されるクロック状態に応じて、複数の通常動作モードと、特殊モードとを有するシステムLSIが提供される。本発明のシステムLSIは、前記通常動作モード間のクロック状態の遷移を行うためのクロック制御ライブラリが格納された第1の記憶手段(551)と;レジスタを有し、該レジスタ値の変更により、前記通

常動作モードと前記特殊モードとの間のクロック状態の遷移を行うとともに、前記クロック制御ライブラリに応じて、前記通常動作モード間のクロック状態の遷移を行うシステム制御回路(534)と;複数の基準クロックが入力されて、前記システム制御回路の制御に応じて、前記中央処理装置に供給されるクロックを生成するクロック生成回路(558)と;アプリケーションプログラム(31)が格納された第2の記憶手段(551)とを備え、前記アプリケーションプログラムにより、前記クロック制御ライブラリの呼び出し、および、前記レジスタ値の変更が制御されることを特徴とする。

[0017]

なお、クロック制御ライブラリが格納された第1の記憶手段とアプリケーションプログラムが格納された第2の記憶手段は、別個独立した2つの記憶手段として構成してもよく、1つの記憶手段の異なる記憶領域を以て、前記第1の記憶手段および前記第2の記憶手段と称してもよい。

[0018]

従来は1系統の基準クロックを用い、基準クロックを分周することにより、高速動作モードと低速動作モードのみを実現していた。この点本発明では、複数系統の基準クロックを用いている。そして、前記クロック生成回路(558)の構成として、例えば、前記複数の基準クロック(MCLKO、MCLK1、MCLK2)が入力されて、必要に応じて該基準クロックを通倍したクロックを生成するPLL(573)と、前記基準クロックまたは前記逓倍された基準クロックを分周または選択する分周/選択部(574)とを備える構成とすることにより、基準クロックに加えて、基準クロックを通倍したクロックをもシステム内で用いることができる。このようにして、多様な通常動作モード(最高速動作モード、高速動作モード、低速動作モード、極低速動作モードなど)を有するシステムを構築することができる。

[0019]

また、現在のクロック状態と遷移させた後のクロック状態との関係を、クロック制御ライブラリという形で関数化することにより、通常動作モードにおける複数のクロック状態を、あたかもギアチェンジさせるように動的かつ迅速に制御す

ることができる(かかる概念を本明細書中「クロックギア」と称する。)。この ようにして、クロック状態のより細かな制御が可能となった。

[0020]

さらに、本発明では、クロック制御回路内にレジスタを有し、通常動作モードから特殊モードにクロック状態を遷移させる際の制御を、このレジスタ値の変更により行っている。この際、特殊モードに遷移した後もレジスタの設定は何ら変更されないので、特殊モードから通常動作モードへと再び遷移する際には、外部割込などにより特殊モードを解除するだけでよく、制御が容易に行える。

[0021]

前記クロック制御ライブラリは、前記システム制御回路および前記クロック生成回路を制御して前記中央処理装置に供給されるクロック状態を遷移させるための複数のライブラリと、前記アプリケーションプログラムにより呼び出されて、前記中央処理装置に供給されるクロック状態に応じて、前記ライブラリのいずれかを選択するメインライブラリとから成ることが好ましい。

[0022]

クロック制御ライブラリが、メインライブラリと複数のライブラリとから成り 、メインライブラリにより選択されたライブラリに対応する関数 (clkgear)が実行されることによって、クロック制御に関連する回路である前記クロック生成回路および前記システム制御回路を動的に制御することが可能である。

[0023]

前記メインライブラリは、前記アプリケーションプログラムと同一のプログラム言語で記述されていることが好ましい。

[0024]

メインライブラリがアプリケーションプログラムと同一のプログラム言語で記述され、アプリケーションからメインライブラリの呼び出しも同一のプログラム言語で行われることにより、ユーザが取り扱いやすいような柔軟なインタフェースを実現し、ユーザが自らのシステムに最適なパワーマネージメントシステムを選択することが可能である。本発明では、このようなプログラム言語の一例として、本来高級プログラム言語であって今日のソフト開発に広く用いられている、

C言語を想定している。ただし、将来におけるプログラム言語の使用状況の変化 に応じて、メインライブラリの記述言語を適宜変更できることは言うまでもない

[0025]

また,前記各ライブラリは,前記クロック生成回路および前記システム制御回路を直接制御可能なプログラム言語で記述されていることが好ましい。

[0026]

各ライブラリを、クロック生成回路およびシステム制御回路を直接制御可能なプログラム言語で記述することにより、クロックの制御に関連するハードウェアであるクロック生成回路およびシステム制御回路を、ライブラリにより直接制御することが可能である。本発明では、このようなプログラム言語の一例として、アセンブリ言語を想定している。

[0027]

前記特殊モードは,前記中央処理装置の主要な構成要素に対しクロックの供給 を停止する第1の特殊モードと,中央処理装置全体のクロックを停止する第2の 特殊モードと,中央処理装置全体の電源を停止する第3の特殊モードとから成る ことが好ましい。

[0028]

中央処理装置の主要な構成要素に対しクロックの供給を停止する第1の特殊モード(HALTモード)や、中央処理装置全体のクロックを停止する第2の特殊モード(STOPモード)の他に、中央処理装置全体の電源を停止する第3の特殊モード(SLEEPモード)有し、消費電力の削減を自在に実現できる構成としている。

[0029]

前記システム制御回路は、前記クロック生成回路におけるクロックの分周比を 設定するための分周比設定レジスタ(563)と、前記クロック生成回路からクロック信号が供給されて、個別のクロック信号を停止または供給するための設定 を行うためのクロック停止用レジスタ(564,565)と、前記第3の特殊モードから解除した直後の前記中央処理装置の状態を判断するステータスレジスタ (567)とを備えることが好ましい。なお、これら分周比設定レジスタ、クロック停止用レジスタあるいはステータスレジスタは、1のレジスタであってもよく、2以上のレジスタを複合的に用いてもよい。また、レジスタのビット長や各ビットの意味などは、システムの仕様に応じて適宜設計変更することができる。

[0030]

システム制御回路のレジスタとして、クロック停止用レジスタを備えることにより、中央処理装置の主要な構成要素に対しクロックの供給を停止する第1の特殊モード(HALTモード)や、中央処理装置全体のクロックを停止する第2の特殊モード(STOPモード)へのクロック状態の遷移を制御可能である。また、ステータスレジスタを備えることにより、中央処理装置全体の電源を停止する第3の特殊モード(SLEEPモード)へのクロック状態の遷移を制御可能である。

[0031]

一の前記基準クロックは、原振として32.768kHzを用いることが好ましい。

[0032]

原振として32.768KHzを得るには、腕時計などに用いられる水晶振動子(クォーツ)を用いることができる。数十MHz~数百MHzのクロックで動作する通常動作モードに比べて、極めて低い周波数のクロックを用いることにより、実質的な待機モードを実現することができる。

[0033]

【発明の実施の形態】

以下に添付図面を参照しながら、本発明にかかるシステムLSIの好適な実施の形態について詳細に説明する。図1はCPUの構成を示す説明図である。図2は、図1のCPUを用いたシステムLSIの構成を示す説明図である。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

[0034]

(CPU510)

CPU510は、図1に示したように、その内部にプロセッサ511を有しており、専用高速バス521と専用ペリフェラルバス531がそれぞれCPUブリッジ520とペリフェラルブリッジ530により結合している。プロセッサ511は、コアCPU512その主要な構成要素とし、この他に内部データキャッシュRAM513および内部命令キャッシュRAM514により構成されている。

[0035]

システム制御回路534はペリフェラルブリッジ530に結合しており、外部 クロック端子546により外部回路から外部クロックを受け入れることができる 。このシステム制御回路534は、プロセッサ511およびその他のCPU51 0の構成要素にクロックを供給し、かつ制御する機能を有する。

[0036]

その他のCPU510の構成要素としては、専用高速バス521に結合されるテストインタフェース522、メモリ制御回路523、バス調停装置524および割込制御回路525がある。テストインタフェース522は外部テストバス542と結合され、メモリ制御回路523は外部メモリバス543と結合され、割込制御回路525は割込信号端子545と結合されている。専用高速バス521は外部端子544を備えており、この外部端子544にユーザの装置を結合することによってシステムLSIを構成することができる。

[0037]

また、専用ペリフェラルバス531には、システム制御回路534の他、タイマ532と、通信ポート547を持つシリアルインタフェース533が結合している。

[0038]

JTAG端子541は、プロセッサ511自体のテストインタフェース等に使われる。

[0039]

(システムLSI550)

システムLSI550は、図2に示したように、図1に示したCPU510を その主要な構成要素とし、外部端子544から専用高速バス521が拡張されて いる。そして、専用高速バス521には、後述するクロック制御ライブラリやアプリケーションプログラム等を格納するROM(Read Only Memory) 551と、RAM(Random Access Memory) 552と、ユーザオリジナルの回路群553とが結合している。

[0040]

また、専用高速バス521に結合するペリフェラルブリッジ554により、専用ペリフェラルバス555上のパワーダウン制御回路556およびユーザオリジナルのクロック生成回路557と結合している。パワーダウン制御回路556は、システムLSI550全体のクロック分配等を制御することでパワーダウンを実現している。

[0041]

外部クロック端子546にはシステムLSI550上に置かれたクロック生成回路558が結合され、システム制御回路534に外部クロックを供給している。その他、割込端子545に外部割込制御回路559を設けている。本実施の形態は、システム制御回路534およびクロック生成回路558に特徴を有する。以下に、システム制御回路534について図3を、クロック生成回路558について図4を、それぞれ参照しながら説明する。

[0042]

(システム制御回路534)

図3は、システム制御回路534の説明図である。

システム制御回路534は、プロセッサ511およびその他のCPU510の 構成要素にクロックを供給し、かつ、制御する機能を有する。図3に示したよう に、専用ペリフェラルバス561には各種レジスタが結合し、これらレジスタに より、CPU510に供給されるクロックを制御する。以下に、各レジスタにつ いて説明する。

[0043]

クロック供給待ちレジスタ562は、基準クロックの発振の開始時やPLL573のロックに至るまでの安定時間を確保するための設定をするレジスタであり、制御信号CKWTを出力する。

[0044]

分周比設定レジスタ563は、クロック生成回路558を制御するためのレジスタであり、クロック分周比を定め、制御信号CGCを出力する。

[0045]

クロック停止レジスタ564は、CPU510内のクロック動作モードのうち、CPU510の主要な構成要素に対しクロックの供給を停止するHALTモード(第1の特殊モード)と、CPU510の全体のクロックを停止するSTOPモード(第2の特殊モード)の指定を行うためのレジスタであり、制御信号PMPを出力する。モードの指定やCPU510のいずれの構成要素に対しクロックの供給を停止するかについての指定は、レジスタの特定のビットを設定することにより行っている。

[0046]

クロック停止制御レジスタ565は、クロック停止レジスタ564の指定に従ったクロック信号HCLKを出力するためのレジスタである。この元になるクロック信号BCLK(IN)は後述するクロック生成回路558から供給される。

[0047]

IDレジスタ566は、CPU510の種別などを与えるシステムIDを読み出すためのレジスタである。

[0048]

ステータスレジスタ567は、周辺装置のステータスを示すレジスタである。 ステータスレジスタ567は、CPU510内のクロック動作モードのうち、C PU510の全体の電源を停止するSLEEPモード(第3の特殊モード)から 解除した直後、CPU510内部の周辺装置におけるハンドシェイクの状態を通 知する。ハンドシェイクの状態の通知は、レジスタの特定のビットを設定するこ とにより行っている。

[0049]

これら各レジスタ562~567は、専用ペリフェラルバス561を通して、 プロセッサ511がその値を直接指定することができる。

[0050]

以上、システム制御回路534について説明した。

次いで、クロック生成回路558について説明する。

[0051]

(クロック生成回路558)

図4は、クロック生成回路558の説明図である。

クロック生成回路 5 5 8 はシステム制御回路 5 3 4 に外部クロックを供給している。MCLK0(62.5MHz), MCLK1(50MHz), およびMCLK2(32.768KHz)の各端子には各水晶発信器等からの出力がそれぞれ入力され、システムに供給される各種クロックの原振となる。

[0052]

クロック制御部571は、各種クロックの制御を行う。クロック制御部571に入力される制御信号CKWTは、システム制御回路534内のクロック供給待ちレジスタ562からの入力であり、PLL574等の安定時間を確保するために用いられる。

[0053]

制御部572は、クロック生成回路558全体の制御を行う。制御部572に入力される制御信号CGBSTPはクロック生成回路558自体のクロックを停止する信号である。後述するSLEEPモードでは、出力信号OSCENにより発振の停止を指示する。この他、制御部572は、クロックの供給/停止を制御する制御信号CLKENを分周/選択部574に出力する。

[0054]

PLL573は、供給されたクロックMCLKOに同期して、安定した高周波クロック($48\sim240$ MHz)を生成する。上記各種クロックと併せると、全部で4系統のクロックを選択することができる。なお、PLL573は、制御信号PLLENにより停止することができる。

[0055]

すべてのクロックは分周/選択部574において分周され、かつ選択される。 分周/選択部574の主な出力信号は、コアCPU512の動作クロックFCL K、専用ペリフェラルバス521のアクセス用クロックBCLK(OUT)、お よび、タイマクロックTMCLKである。分周/選択に用いられる制御信号は、動作クロックFCLK、専用ペリフェラルバス521のアクセス用クロックBCLK(OUT)については制御信号CSELが用いられ、タイマクロックTMCLKについては制御信号TMSELが用いられる。

[0056]

本実施の形態では、高速動作モードから低速動作モードに至る多数の周波数において、クロックを動的、かつ、迅速に制御することにより、システムLSIの消費電力を最適に低減させることを第一の目的としている。システムLSI550は、図2に示したように、プロセッサ511を用いたCPU510と、ユーザオリジナルの回路群553で構成されている。従って、プロセッサ511に供給されるクロックはプロセッサ511の要請に応えるものでなければならない。

[0057]

本実施の形態のプロセッサ511は、ファストバス(FAST BUS)モードと同期モードの2つの動作モードを有する。ファストバスモードとは、専用ペリフェラルバス521のアクセス用クロックBCLKを、プロセッサ511と専用ペリフェラルバス521の双方で使用する動作モードを言う。同期モードとは、プロセッサ511ではコアCPU510の動作クロックFCLKを使用し、専用ペリフェラルバス521ではアクセス用クロックBCLKを使用する動作モードを言う。

[0058]

専用ペリフェラルバス521のアクセス用クロックBCLKは、図4に示した 分周/選択部574により、コアCPU用クロックFCLKと同一、もしくはそ の1/2の周波数を持つ。なお、これらのモードの切替はコアCPU512のレ ジスタ設定により行っている。

[0059]

CPU510の場合、図3に示したシステム制御回路534内のレジスタ群において、コアCPU用クロックFCLK等につき詳細な設定をすることができた。このようにクロック群を動的、かつ、迅速に制御する機能を、本明細書中「クロックギア」と称する。なお、本実施の形態では、クロックギアによるクロック

制御はファストバスモードにおいてのみ可能であるものとして説明する。

[0060]

本実施の形態のクロック動作モードの一例を図5に示した。図5はシステムLSI内にDRAM(Dynamic Random Access Memory)を有し、かつ、極低速動作モードが存在する回路構成を採用した場合のクロック動作モードである。これらの各モード間での遷移は上記クロックギアによって行われる。これについて以下に詳細に説明する。

[0061]

本実施の形態のクロック動作モードは、図 5 に示したように、8 つの動作モードSTNn ($n=0\sim7$) を有する。このうち、STN $0\sim$ STN 4 の5 つが通常動作モード1 1 に属し、STN $5\sim$ STN 7 の 3 つが特殊モード1 2 に属する

[0062]

通常動作モード11には、(STNO:初期動作モード)の他、CPU510の動作速度に応じて、(STN1:最高速動作モード)、(STN2:高速動作モード)、(STN3:低速動作モード)がある。

[0063]

また、特殊モード12には、CPU510の主要な構成要素に対しクロックの供給を停止するモード(STN5:HALTモード)、CPU510全体のクロックを停止するモード(STN6:STOPモード)、CPU510全体の電源を停止するモード(STN7:SLEEPモード)がある。図5において、通常動作モード11内に記載した周波数は、専用ペリフェラルバス521のアクセス用クロックBCLKの周波数である。

[0064]

クロックの原振(オーバトーン発振を含む)は62.5MHz,50MHz, および32.768KHzの3つであり、これらは、図4に示したMCLKO、 MCLK1、およびMCLK2の各端子に対応する。ここで32.768KHz は、腕時計用水晶振動子(クォーツ)を用いている。PLL573の出力は原振 MCLKOに同期し、最大で240MHzまで逓倍される。そこで、システムLSI550では、PLL573で逓倍した後のクロックを含め、全部で4系統のクロックを選択することができる。

[0065]

上記周波数(62.5MHz,50MHz,32.768KHz)もしくはその半分の周波数(31.25MHz,25MHz)は、図5において、アクセス用クロックBCLKとして表示されている。なお、コアCPU512の動作クロックFCLKはその仕様により上限が定められるものとし、アクセス用クロックBCLKも、使用できる最大周波数は制限されるものとする。

[0066]

以下に、図5を参照しながら、5つの通常動作モードおよび3つの特殊モード について説明する。まず、通常動作モードについて説明する。

[0067]

(STNO:初期動作モード, 25MHz)

初期動作モードは、リセット直後の初期値設定等のために使われる。専用高速 バス521、専用ペリフェラルバス531に接続される入出力装置の中には高速 の応答が難しいものもあり、低速のクロックである初期動作モードで初期設定が 行われる。なお、リセット直後、コアCPU512はファストバスモードとなる

[0068]

(STN1:最高速動作モード, 62. 5MHz)

最高速動作モードは、専用高速バス521、専用ペリフェラルバス531を最 高速で動作させるモードである。従ってシステム全体の消費電力も大きい。

[0069]

(STN2:高速動作モード, 50MHz)

高速動作モードは、最高速動作モード(STN1)よりクロックが遅いが、十分な速度でアプリケーションを動作させるモードである。このようなモードを別個に設けたのは、クロックギアを円滑に実行し、システム全体の消費電力の低減を最適にするためである。

[0070]

(STN3:低速動作モード, 31. 25MHz)

低速動作モードは、クロックを低速にしてシステム全体の消費電力を実質的に 低減させるモードである。キーボードのような低速デバイスのみを動作させてい る場合には、このモードで十分に機能する。

[0071]

(STN4:極低速動作モード, 32. 768KHz)

極低速動作モードは,実質的にシステムの待機状態(WAITモード)を実現し,システム全体の消費電力を大幅に低減させる。ただし,システムへのクロックの供給が停止されているわけではないので,速やかに上記低速動作モード等に 遷移できる。

[0072]

なお、図1に示したメモリ制御回路523は外部メモリバス543により外部のDRAM等を制御するが、その際、DRAMのリフレッシュ用クロックとして上記原振32.768KHzが用いられている。これはDRAMの規格から来るものであるので、極低速動作モード(STN4)においてこれ以下の周波数を採用する場合は、DRAMを制御するメモリ制御回路523をセルフリフレッシュモードで動作させなければならない。

[0073]

以上、5つの通常動作モードについて説明した。

次いで、特殊モードについて説明する。

[0074]

(STN5: HALTモード(第1の特殊モード))

HALTモードは、図1に示したCPU510の主要な構成要素であるプロセッサ511、CPUブリッジ520、ペリフェラルブリッジ530、バス調停装置524等)に対しクロックの供給を停止するモードである。HALTモードへは、アプリケーションの側から、図3に示したシステム制御回路534内のクロック停止レジスタ564のHALT設定を行うと遷移する。これにより、クロックが速く動く大部分の装置の動作を停止するので、システム全体の消費電力を大

きく低減させることができる。しかし、周辺装置はまだ動作しており、例えば割込制御回路525は動作しているので外部割込を受け付けることができ、リセット以外の手段によってクロックの供給を再開することができる。

[0075]

(STN6:STOPモード(第2の特殊モード))

STOPモードは、CPU510全体のクロックを停止するモードである。STOPモードへは、アプリケーションの側から、図3に示したシステム制御回路534内のクロック停止レジスタ564のSTOP設定を行うと遷移する。図4に示した制御信号CGBSTPは、本実施の形態に係るクロック生成回路558の停止を指示する。この結果、システム全体の消費電力は主にリーク電流に依存してくる。携帯機器で電池動作をするシステムではこのモードが有効に働く。なお、内部RAM552がDRAMである場合には、メモリ制御回路523をセルフリフレッシュモードにしておかなければならない。

[0076]

(STN7:SLEEPモード(第3の特殊モード))

SLEEPモードはCPU510全体の電源を停止するモードであり、電源に直列に接続したパワーMOS(不図示)によりその制御を行う。SLEEPモードへは、アプリケーションの側からパワーダウン制御回路556の内部レジスタ設定を行うと遷移する。SLEEPモードの解除は、まだ停止していない周辺装置であるパワーダウン制御回路556へのハードウェア信号を使う。その際、クロックの停止により内部DRAM等のデータが失われているので、アプリケーションを復旧するには相当の時間が必要となる。

[0077]

すべての通常動作モードにおいて特殊モードに遷移することができる。アプリケーションプログラムは、遷移させる特殊モードの呼び出し関数を呼び出すことにより、通常動作モードから特殊モードへ遷移することができる。逆に、遷移した特殊モードから通常動作モードに復帰するにはその特殊モードを解除するだけでよい。システム制御回路534内のレジスタの設定は何ら変更されていないからである。その特殊モードの解除は、通常、外部割込により行われ、図1に示し

た割込制御回路525が制御する。必要に応じて、図2に示した外部割込制御回路559も使われる。

[0078]

図5において各状態間を遷移する矢印に括弧書き数字で付された数字(以下, 状態遷移番号という)は、その状態遷移に対応するライブラリを表している。ラ イブラリについては、後述する。

[0079]

本実施の形態のクロック動作モードを、図9に示したST7コアの場合と比較したとき、ST7コアが1系統のクロックを分周して低速動作モードに割り当てているのに対し、本実施の形態では4系統のクロックを使い分けることができた。特に、PLL573の出力を新たなクロック系統として選択枝に加えている。さらに、クロックの中には原振として腕時計用水晶振動子の32.768KHzを用い、実質的な待機モードを実現することができた。これは本実施の形態がクロックギアと言う概念の元で高速動作モードから低速動作モードに至る多数の周波数においてクロックを動的、かつ、迅速に制御する目的だからである。

[0080]

クロック動作の特殊モードも多彩である。通常備えるHALTモードやSTOPモードの他にSLEEPモードを有し、消費電力の削減を自在に実現できる構成としている。特に、通常動作モードから特殊モードへの遷移がアプリケーションプログラムから自由に設定でき、かつ、外部割込等により復帰できることは本実施の形態の優れた特徴である。

[0081]

また、コアCPU512の汎用性を失わせることなくシステムLSI全体の消費電力を低減させるために、CPU500内に本実施の形態によるシステム制御回路534やクロック生成回路558を設けている。このようにして、本実施の形態にかかるクロックの動的制御においては、システムLSI550内部のコアCPU512のクロックとCPU510とを同時に制御することができる。

[0082]

以下に、上記クロックギアの概念を実現するための制御プログラム群(以下、

クロック制御ライブラリと称する。)について説明する。

[0083]

本実施の形態ではアプリケーションプログラムの側からC言語による本格的なパワーマネジメントを行うことを目的としている。これを実現するための手段がクロック制御ライブラリである。図6は、本実施の形態のクロック制御ライブラリ32の構造を示した説明図である。

[0084]

図6に示したように、アプリケーションプログラム31からライブラリ34を呼び出す場合には、まずメインライブラリ33を呼び出す。この呼び出しはC言語で行われ、メインライブラリ33自体もC言語で組まれている。メインライブラリ33は、アプリケーションプログラム31の状態に応じ、ライブラリ34のいずれかを選択してクロックの動作モード間遷移を達成する。

[0085]

ライブラリ34はすべてアセンブリ言語で組まれている。これはクロック制御 関連ハード35を直接制御する必要からである。クロック制御関連ハード35と は、具体的には、図3に示したシステム制御回路534や、図4に示したクロッ ク生成回路558である。

[0086]

メインライブラリ33がライブラリ34のいずれかを選択して呼び出す場合には、図7に示した入力パラメータ等を伴って行われる。図7は、クロックの状態遷移と、入力パラメータおよびジャンプテーブル番号とに応じて呼び出されるライブラリ関数を示した説明図である。なお、ジャンプテーブル番号はライブラリ34の置かれた相対アドレスを示している。この対応表ではシステムLSI内にDRAMを有するか、クロックモードとして極低速動作モードを有するかにより、使われるライブラリ関数が異なる。

[0087]

図8は、各ライブラリがどのようなパラメータを有しているかを示す表である。これらのパラメータにより、ライブラリは、メモリパラメータの設定、クロック切替、CPUクロックモードの切替等の処理を実行する。図8(a)は、ライ

ブラリとそこで指定する入力パラメータ群を表している。各列 (①~®) には入力パラメータの値がリストアップされている。

[0088]

入力パラメータの内容について,図8(b)を参照しながら説明する。

メモリパラメータ変更パターン(①)は、クロックの速度に合わせてメモリ等の動作を行わせるためにメモリ等のパラメータの設定変更を行う。例えば、低速動作モードから高速動作モードに変更(ギアアップ)するときには、値0×00を指定することにより高速用メモリパラメータへ変更する。逆に、高速動作モードから低速動作モードに変更(ギアダウン)するときには、値0×01を指定することにより低速用パラメータへ変更する。なお、ここでいうメモリ等とは、例えば、RAM、ROM、I/OそしてシステムLSI内に存在するときのDRAMである。

[0089]

CPUクロックモード(②)は、プロセッサ511の2つの動作モードである 同期モードとファストバスモードとを切り替える場合に指定する。ファストバス モードでは値0×00を指定し、同期モードでは値0×01を指定する。

[0090]

その他の入力パラメータについて説明すると、外部ROMメモリパラメータ(
③)ではROMのタイプを指定する。外部SRAMメモリパラメータ(④)ではSRAMのタイプを指定する。外部I/Oメモリパラメータ(⑤)ではI/Oのタイプを指定する。SDRAM/EDO-RAMのパラメータ(⑥)は、そのDRAMがSDRAMである場合の値OxOO~OxO9と、そのDRAMがEDO-RAMである場合の値OxOO~OxO9と、そのDRAMがEDO-RAMである場合の値OxOO~OxOaとがある。PCGBCNTO設定値(⑦)もしくはPCGBCNT1設定値(⑥)は、図3に示した分周比設定レジスタ563にセットする値を定め、使用する原振やクロック分周比等を指定する。上記すべてのパラメータにおいて、値がOxffの場合はその入力パラメータの設定は不要である。

[0091]

図5において各状態間を遷移する矢印に括弧書き数字で付された数字(状態遷

移番号)は、その状態遷移に対応するライブラリを表している。アプリケーションプログラムにおいてクロックの状態を遷移させたいと考えた場合、状態遷移番号に対応するライブラリを呼び出し、これを実行することで状態遷移を実現している。

[0092]

ライブラリ関数と状態遷移番号とは一対一ではなく、一のライブラリ関数が上記メモリ変更パターンに応じて複数の状態遷移を実現する。例えば第一行目において、アプリケーションプログラム31がクロックを低速動作モードから高速動作モードへ切り替える制御を行った場合、メインライブラリ33はライブラリ0を呼び出すが、具体的には入力パラメータ0×00を伴い、ライブラリ関数c1kgear0を相対アドレス0×00から呼び出す。

[0093]

この時、現在のクロックモードが低速動作モード(STN3)であれば、図5に示したように、状態遷移番号(5)となり、現在のクロックモードが高速動作モード(STN2)であれば状態遷移番号(3)となる。また、ライブラリ34は、クロック制御の他に、PLLの停止、タイマ設定、外部回路の分周比の設定等の処理を併せて行うことも可能である。

[0094]

以上説明したように、本実施の形態をアプリケーションプログラム31の側からみると、C言語インタフェースとしてメインライブラリ33が準備され、その制御下でクロック遷移に必要な個別のライブラリ34を呼び出す。ライブラリ34はすべてアセンブリ言語で組まれているので、上記システム制御回路534等の制御に適している。従って、このようなクロック制御ライブラリ32の構造により、ユーザの希望する低消費電力システムLSIを容易に実現することが可能である。

[0095]

以上、添付図面を参照しながら本発明にかかるシステムLSIの好適な実施形態について説明したが、本実施の形態はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例また

は修正例に想到し得ることは明らかであり、それらについても当然に本実施の形態の技術的範囲に属するものと了解される。

[0096]

【発明の効果】

本発明の主要な効果を挙げれば以下の通りである。

[0097]

複数系統の基準クロックを用いることによって、多様な通常動作モード(最高速動作モード、高速動作モード、低速動作モード、極低速動作モードなど)を有するシステムを構築することができる。

[0098]

また、現在のクロック状態と遷移させた後のクロック状態との関係を、クロック制御ライブラリという形で関数化することにより、通常動作モードにおける複数のクロック状態を、あたかもギアチェンジさせるように動的かつ迅速に制御することができる。このようにして、クロック状態のより細かな制御が可能となった。

[0099]

さらに、本発明では、クロック制御回路内にレジスタを有し、通常動作モードから特殊モードにクロック状態を遷移させる際の制御を、このレジスタ値の変更により行っている。この際、特殊モードに遷移した後もレジスタの設定は何ら変更されないので、特殊モードから通常動作モードへと再び遷移する際には、外部割込などにより特殊モードを解除するだけでよく、制御が容易に行える。

[0100]

さらに、本発明では、クロック制御ライブラリのメインライブラリがアプリケーションプログラムと同一のプログラム言語で記述され、アプリケーションからメインライブラリの呼び出しも同一のプログラム言語で行われることにより、ユーザが取り扱いやすいような柔軟なインタフェースを実現し、ユーザが自らのシステムに最適なパワーマネージメントシステムを選択することが可能である。

【図面の簡単な説明】

【図1】

CPUの構成を示す説明図である。

【図2】

図1のCPUを用いたシステムLSIの構成を示す説明図である。

【図3】

システム制御回路の説明図である。

【図4】

クロック生成回路の説明図である。

【図5】

クロック動作モードとその状態遷移の一例を表した図である。

【図6】

クロック制御ライブラリの構造を示す説明図である。

【図7】

クロック制御ライブラリの呼び出しを示す説明図である。

【図8】

ライブラリが有するパラメータの説明図であり、図8(a)はライブラリへの 入力パラメータを示し、図8(b)は入力パラメータの内容を示している。

【図9】

従来のクロック制御回路の説明図である。

【図10】

従来のクロック動作モードの説明図である。

【符号の説明】

- 510 CPU
- 511 プロセッサ
- 512 **J**7CPU
- 513 内部データキャッシュRAM
- 514 内部命令キャッシュRAM
- 520 CPUブリッジ
- 521 専用高速バス
- 522 テストインタフェース

特2002-047696


6

- 523 メモリ制御回路
- 524 バス調停装置
- 525 内部割込制御回路
- 531 専用ペリフェラルバス
- 532 タイマ
- 533 シリアルインタフェース
- 534 システム制御回路
- 541 JTAG端子
- 542 外部テストバス
- 543 外部メモリバス
- 544 外部端子
- 545 割込信号端子
- 546 外部クロック端子
- 547 通信ポート
- 550 システムLSI
- 551 ROM
- 552 RAM
- 553 ユーザオリジナルの回路群
- 554 ペリフェラルブリッジ
- 555 専用ペリフェラルバス
- 556 パワーダウン制御回路
- 557 ユーザオリジナルのクロック生成回路
- 558 クロック生成回路
- 559 外部割込制御回路
- 561 専用ペリフェラルバス
- 562 クロック供給待ちレジスタ
- 563 分周比設定レジスタ
- 564 クロック停止レジスタ
- 565 クロック停止制御レジスタ


特2002-047696

- 566 IDレジスタ
- 567 ステータスレジスタ
- 571 クロック制御部
- 572 制御部
- 573 PLL
- 574 分周/選択部


【書類名】 図面 【図1】




【図2】




【図3】




【図4】



【図5】



【図6】





クロックの 状態遷移		入力 パラメータ	ジャンプ テーブル 番号	ライブラリ	
DRAM無し システム	低速>高速 又は最高速	0x00	0x00	clkgear0	
	高速又は 最高速>低速	0x01	0x01	clkgear1	
	メモリ パラメータ 変更なし	0x02	0×02	cikgear2	
DRAM有り 極低速無し システム	低速>高速 又は最高速	0x00	0x10	clkgear3	
	高速又は 最高速>低速	0x01	0x11	clkgear4	
	メモリ パラメータ 変更なし	0×02	0x12	clkgear5	
DRAM有り 極低速有り システム	極低速>低速、 高速又は 最高速	0x13	0×23	clkgear6	
	低速、高速 又は最高速 >極低速	0x14	0×24	clkgear7	
	極低速内 クロック切替	0x15	0x25	clkgear8	


【図8】

(a)


入力 パラメータ 状態 遷移番号	1	2	3	4	(5)	6	7	8
0	1	0	1	1	1	6	1	0xff
1	0	1	3	3	3	8	7	0xff
2	1	0	0xff	0xff	1	6	1	0xff
3	0	11	0xff	0xff	3	8	7	0xff
44	1_1_	_1	1_1_	_ 1	1	6	0xff	0xff
5	0_	11	3	3	3	8	7_	0xff_
66	0x14	0	0	0_	00	2	2	0xff
77	0x13	1	1	1	11	_6_	0x0f	0xff
8	0x14	0	0	0	0	2	2	0xff
9	0x13	0	3	3	1	6	1	0xff
10	0	0	3	3	0xff	0xff	1	0xff

(b) **b**7 ь0 メモリパラメータ変更パタ-CPUクロックモード 3 外部ROMメモリパラメータ 4 外部RAMメモリパラメータ **(5)** 外部I/Oパラメータ **6** SDRAM/EDO-RAM 7 PCGBCNT0設定値 8 PCGBCNT1設定値

【図9】



[図10]





【要約】

【課題】 高速動作モードから低速動作モードに至る多数の周波数においてクロックを動的かつ迅速に制御すること,および,ユーザが自らのシステムに最適な低消費電力システムを選択できるようにすることの可能なシステムLSIを提供する。

【解決手段】 通常動作モード間のクロック状態の遷移を行うためのクロック制御ライブラリが格納されたROM551と、レジスタを有し、該レジスタ値の変更により、通常動作モードと特殊モードとの間のクロック状態の遷移を行うとともに、クロック制御ライブラリに応じて、通常動作モード間のクロック状態の遷移を行うシステム制御回路534とを備え、アプリケーションプログラムにより、クロック制御ライブラリの呼び出し、および、レジスタ値の変更が制御される。クロック制御ライブラリのメインライブラリはC言語で記述され、呼び出しもC言語で行われる。

【選択図】 図2

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社

7-24×2

TRANSMITTAL OF INFORMATION DISCLOSURE STATEMENT Docket No. (Under 37 CFR 1.97(b) or 1.97(c)) **OKI.396** In Re Application Of: Hitoshi ENDO Serial No. Filing Date Examiner Group Art Unit **NEW** September 23, 2002 TO BE ASSIGNED TO BE ASSIGNED Title: SYSTEM LSI Address to: **Assistant Commissioner for Patents** Washington, D.C. 20231 37 CFR 1.97(b) The Information Disclosure Statement submitted herewith is being filed within three months of the filing of a national application other than a continued prosecution application under 37 CFR 1.53(d); within three months of the date of entry of the national stage as set forth in 37 CFR 1.491 in an international application; before the mailing of a first Office Action on the merits, or before the mailing of a first Office Action after the filing of a request for continued examination under 37 CFR 1.114. 37 CFR 1.97(c) 2. The Information Disclosure Statement submitted herewith is being filed after the period specified in 37 CFR 1.97(b), provided that the Information Disclosure Statement is filed before the mailing date of a Final Action under 37 CFR 1.113, a Notice of Allowance under 37 CFR 1.311, or an Action that otherwise closes prosecution in the application, and is accompanied by one of: ☐ the statement specified in 37 CFR 1.97(e); OR \Box the fee set forth in 37 CFR 1.17(p).

	F INFORMATION DISCLO Inder 37 CFR 1.97(b) or 1.97	111	Docket No. OKI.396
In Re Application: H	litoshi ENDO		
Serial No.	Filing Date	Examiner	Group Art Unit
NEW	September 23, 2002	TO BE ASSIGNED	TO BE ASSIGNED
SYSTEM LSI			7 U.S. PTO /251755
	•	ment of Fee ects to pay the fee set forth in 37 CFR	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
as described belo Charge th Credit any Charge at Certificate of T	w. A duplicate copy of this sheen amount of y overpayment. In additional fee required. Iransmission by Facsimile* Tent and authorization to charge deposite the united States.	Certificate of Mailing b	y First Class Mail If fee is being deposited the U.S. Postal Service B7 C.F.R. 1.8 and is mmissioner for Patents,
Typed or Printed N	lame of Person Signing Certificate	Typed or Printed Name of Per	son Mailing Certificate
		Dated: SEPT. 23, 2002	

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-202155

(43) Date of publication of application: 27.07.2001

(51)Int.CI.

G06F 1/06

G06F 1/04

(21)Application number: 2000-

(71)Applicant: HITACHI LTD

009303

(22) Date of filing:

18.01.2000 (72)Inventor: KAMETANI

MASATSUGU

UMEKITA KAZUHIRO

YAMAMOTO KENJIRO

KOYAMA MASAHIRO

MOMOI YASUYUKI

FUNATSU

TERUNOBU

IKE KATSUHISA

(54) LOW POWER CONSUMPTION PROCESSOR

BEST AVAILABLE COPY

(57) Abstract:

PROBLEM TO BE SOLVED: To finely control power consumption of a processor by enabling high speed, smooth and dynamic switching of multiple clocks and further enabling high speed and dynamic switching of multiple CPUs.

SOLUTION: High speed and smooth switching of clocks is realized by generating a switching signal 15 the clock levels of which before and after switching are the same and which is synchronized with a standard clock CL by a clock switching control circuit 13, taking out a clock from a PLL clock driver 12 by

(上海南部大阪協会社 100 mm 12 m

selecting it by a multiplexer 14 by the switching signal 15. The switching

is dynamically executed by outputting select signals SELA, SELB by execution of an instruction of the CPU. In the switching between CPUs 20, 30, when the CPU under operation executes a switching instruction of the CPUs, supply of clocks to other CPUs is started, the present CPU enters a stopped state and the CPUs to which the clocks are supplied stop the clocks of other CPUs and starts operation of the present CPU.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

開特許公報(4) (12) **(A)**

(19)日本国称群庁 (JP)

(11) 許出顧公開番号

(43)公開日 平成13年7月27日(2001.7.27) **特開2001-202155** (P2001-202155A)

アワー・(参数) 301C 5B079 310A ₹ G 0 6 F

新四的中 301

(51) Int Q. G06F

1/86 8 (全15月) 審査額次 未銭次 観次項の数7 01

> 平成12年1月18日(2000.1.18) (21) 出数等中 (22) 出題日

权京都千代田区神田最何台四丁目6番地 英城県土浦市神立町502番地 朱式会社日立製作所 **一种** (7) 出版人 (72) 架明者

白斌布斯維護軍的形式

新, 数 (72) 聚聚岩

林式会社日 **牧城県土浦市神立町502郷地 计数在形态域距光形**在

100083872 (4)作題人

教 **中国士 南島** 職権国に扱く

低消費電力処理整備 (54) [発野の名称]

【課題】 複数クロックを高速かつスムーズに動的に切 換え可能とし、さらに複数のCPUの高速で動的切換を 可能とし、処理装置の電力消費量をきめ細かく制御す 【解決手段】 クロック切換制御回路13により切換前 後のクロックレベルが同一でかつ基準クロックCLに同 **朝した切換信号15を生成し、これによってPLLクロ** ックドライバ12からのクロックをマルチプレクサ14 ロック切換を実現する。この切換はCPUの命令実行に よりセレクト信号SELA、SELBを出力することで ゲイナミックに実行する。CPU20、30の切り換え は動作中CPUがCPUの切換命令を実行すると相手C PUのクロック供給をスタートさせて自CPUは休止状 で選択してとり出すことにより、高速かつスムーズなク 態となり、クロック供給されたCPUは相手CPUのク ロックを止めて自CPUの動作を開始する。

A STABLE PERSONAL

特許請求の範囲】

「請求項1】 与えられた基準クロックに同期しかつ互 いに異なる周波数を持つ複数のクロックを生成するPL しクロックドライバど、

の内の1つを入力された切換信号に応じて選択し、切換 後クロックとして出力するクロック切換マルチブレクサ このPLLクロックドライバにより生成されたクロック

このクロック切換マルチプレクサにより切り換えの前に 選択されていた切換前 パロックと前記切換後クロックが 同じ倡号レベルにありかつ前記基準クロックに同期した タイミングで与えられたクロック切換用セレクタ信号に 応じた信号を生成し、この信号を前記クロック切換マル チプレクサへの前記切巻信号として出力するクロック切 前記クロック切換マルチプレクサより出力されるクロッ ク出力に応答して動作するCPUと、

【請求項2】 請求項1記載の低消費電力処理装置にお を備えたことを特徴とする低消費電力処理装置。 いて、前記クロック切換手段は、

基準クロックに同期したクロックによって前記セレクタ 信号を同期化する同期用フリップフロップと、

このフリップフロップによって同期化されたセレクタ信 号がアクティブになっておりかつ前記切換前クロックと 切換後クロックが同じレベルに変化したタイミングでそ の状態がセットされ、前記セレクタ信号が非アクティブ になっており、かつ前記切換前クロックと切換後クロッ クが同レベルに変化したタイミングでその状態がリセッ トされる選択用フリップフロップとを備え、この選択用 フリップフロップの出力を前配切換信号として送出する ことを特徴とする低消費電力処理装置

【請求項3】 請求項1の低消費電力処理装置を第1処 前記第1処理装置に含まれるCPUよりも低消費電力の 理装置として備えるとともに、

こP Uを含む第2処理装置と

第1の処理装置及び第2の処理装置内の各CPUのレジ スタファイル間の情報を同一に保つためのC P U間イン ターフェース手段と、 第1処理装置のCPUに接続する第1キャッシュメモリ この第1キャッシュメモリシステムを制御する第1キャ ッシュメモリ制御手段と、

第1処理装置のCPUと第1キャッシュメモリシステム を介して入出力されるパス制御手段を含む第1パス手段 第2処理装置のCPUからのパス制御手段を含む第2パ

部のリソースに適合したタイミングで外部パス及び外部 第1パス手段と第2パス手段を第1処理装置及び第2処 理装置からの前記パス制御手段に応答して切り換え、外

特開2001-202155

3

即御信号を入出力するパススイッチインターフェース手

第1処理装置の動作と第2処理装置のいずれか一方を遼 Rして動作させ、選択されなかった処理装置内のC P U を停止させるか又はアイドル状態に保つモード切換手段

【翻束項4】 請求項3記載の低消費電力処理装置にお を具備したことを特徴とする低消費電力処理装置。

置に組み込まれており、第1又は第2処理装置の動作中 で動作中であった処理装置へのクロック供給を停止する **あった処理装置の状態を引き継いで動作するように制御** いて、前記モード切換手段は、前記第1及び第2処理装 の一方の処理装置から他方の処理装置へ動作を移行する ときは、動作中の処理装置のモード切換手段は他方の処 理装置の停止又はアイドル状態を解除して当該処理装置 はアイドル状態に移行するように制御し、これによって **起動した前記他方の処理装置のモード切換手段はそれま** ように制御して当該他方の処理装置はそれまで動作中で することを特徴とする低消費電力処理装置。

フェースを介して書き換えておくようにしたことを特徴 [請求項5] 請求項3記載の低消費電力処理装置にお いて、動作中の処理装置が自身のレジスタファイルを告 き換えた時、その沓き換え結果と一致するように停止中 の処理装置のレジスタファイルも前記CPU間インター する低消費電力処理装置。

[蘭永項6] 請求項1又は2に記載の低消費電力処理 換えるクロック切換命令を具備したことを特徴とする低 皮質において、前記CPUは、前記クロック切換用セレ クタ信号を発行してクロック周波数をダイナミックに切 消費電力処理装置。 |請求項7| 請求項3ないし5の内の1つに記載の低 てクロック周波数をダイナミックに切換えるクロック切 も命令と、前記モード切換手段により処理装置をダイナ ミックに切換えるCPU切換命令の少なくとも一方を具 消費電力処理装置において、前記第1及び第2処理装置 のCPUは、前記クロック切換用セレクタ信号を発行し **浦したことを特徴とする低消費電力処理装置。**

発明の詳細な説明】

0001

[発明の属する技術分野] 本発明は、省電力化を目指す CPU内蔵の処理装置に関するものである。

ナパソコン等のパーソナル計算機システムを中心とした コンピュータシステムの機能及び性能が向上するのと共 業用やOA用、科学技術計算用、組込み用といった計算 [従来の技術] 近年、マイコン/パソコンやラップトッ に、これらの処理装置が消費する電力が急選に高まって 来ており、様々な面で問題となって来ている。一般の工 処理装置や制御処理装置も、自然環境へ与える悪影響へ [0002]

の問題や、電力コスト、設環境コスト、電力供給事情等

特開2001-202155

は必須である。

【0003】従来、省電力化を目指すパーソナルコンピ ュータ(P C)では、下記の2つの方法が最も省電力化 に有効な手法として提案されて来た。その1つは、特開 ロックと高速クロックを用意し、アイドル状態(P Cが 有効な処理を実行していない状態)やバッククラウド処 (優先順位の低い処理) では、低速クロックをCPU に供給する様に切り換えることで動作電力を低減するも のであり、他の1つは、特闘平11-7344号に開示 されているように、低速CPUチップ(--仮に消費電力 が少ない)と高選チップ(一般に消費電力が大きい)を 用意し、2 つのC P Uからのパスを共通に接続し、低速 処理でも問題の無い処理を実行する際には低速CPUチ ップ側に切り換えることで動作電力を低減するものであ る。またクロック速度を切り換える方法で、スムーズな クロック切換を行えるようにした技術が特開平10-9 平8-241145号に開示されているように、低速ク 272号等に関示されている。 【発明が解決しようとする課題】従来技術では以下の点で問題があり、その解決が課題となっている。

(a) 近年のCPUは内部動作周波数が非常に高くなってきており(300~600加5)、CPUの外部(基板上等)でスムーズにクロックを切り換えることは実質不可能である。この点について、従来技術は何の解決策も開示していない。

(b) きめ細かな電力制御による低消費電力化が求められているが、従来技術はクロック切換やCPU切換のオーバーヘッドが大きく、その要求に応えることができない。

(c) CPUを切換える従来技術においては、一般のC PUチップを用いることが前続となっており、CPU間の内部情報の一致化処理のオーバーヘッドが大きくきめ細かな切換処理操作が困難である。

(d) 高速CPUにはキャッシュメモリや高速パスシステム等の高速化技術が用いられるが、低消費電力CPUを解棄するに隔して、その高速化技術の扱いや新たに必要となるアーキテクチャについて従来技術は何も開示していたい。

【0005】本発明の目的は、クロック及びCPU切り換えをスムーズにかつ少ないオーバーヘッドできめ細かく行え、キャッシュメモリやパス切り換えも短時間で行えるようにして大幅な消費電力低減を可能とした処理装置を提供することにある。

【0006】 【課題を解決するための手段】本発明は、与えられた基

律クロックに同期しかつ互いに異なる周波数を持つ複数 のクロックを生成するPLLクロックドライバと、この PLLクロックドライバにより生成されたクロックの句 の1つを入力された切換信号に応じて選択し、切換後ケ ロックとして出力するクロック切換マルチブレクサと、 このクロック切換マルチブレクサにより切り換えの前に 選択されていた切換前クロックと前記切換後クロックが 同じ信号レベルにありかつ前記基準クロックに同期した タイミングで与えられたクロックの換用セレクタ信号に 応じた信号を生成し、この信号を前記クロックに同期した チブレクサへの前配切換信号として出力するクロック チブレクサへの前配切換信号として出力するクロック切 条手段と、前記クロック切換マルチブレクサより出力さ れるクロック出力に応答して動作するCPUと、を備え たことを特徴とする低消費電力処理装置を開示する。

[0007] 更に本発明は、上記の低消費電力処理装置において、前記クロック切換手段は、基準クロックに同期したクロックにつっました。このフリップフロップによって同期用コリップフロップと、このフリップフロップによって同期化されたセレクタ信号がアクティブになっておりかつ前記切換前クロックと切換後クロックが同じレベルに変化したタイミングでその状態がセットされ、前記セレクを信号が非アクティブになっており、かり前記切換前クロックと切換後クロックが同レベルに変化したカイミングでその状態がリセットされる選択用フリップフロップとを備え、この選択用フリップフロップの出力を問記切換信号として送出することを特徴とする低消費電力処理技置を開示する。

U関インターフェース手段と、第1処理装置のCPUに 処理装置として備えるとともに、前記第1処理装置に含 まれるCPUよりも低消費電力のCPUを含む第2処理 装置と、第1の処理装置及び第2の処理装置内の各CP Uのレジスタファイル間の情報を同一に保っためのCP 接続する第1キャッシュメモリシステムと、この第1キ ャッシュメモリシステムを制御する第1キャッシュメモ メモリシステムを介して入出力されるパス制御手段を含 b第1パス手段と、第2処理装置のCPUからのパス制 **卸手段を含む第2パス手段と、第1パス手段と第2パス 卸手段に応答して切り換え、外部のリソースに適合した** リ制御手段と、第1処理装置のCPUと第1キャッシュ 手段を第1処理装置及び第2処理装置からの前記パス制 タイミングで外部パス及び外部制御信号を入出力するパ ススイッチインターフェース手段と、第1 処理装置の動 選択されなかった処理装置内のCPUを停止させるか又 はアイドル状態に保つモード切換手段と、を具備したこ 【0008】更に本発明は、低消費電力処理装置を第1 作と第2処理装置のいずれか一方を選択して動作させ、 とを特徴とする低消費電力処理装置を開示する。

【0009】更に本発明は、上記の低消費電力処理装置 において、前記モード切換手段は、前記第1及び第2処 理装置に組み込まれており、第1又は第2処理装置の動

作中の一方の処理装置から他方の処理装置へ動作を移行 するときは、動作中の処理装置のモード切換手段は他方 の処理装置の停止又はするドル状態を解除して当該処理 装置はアイドル状態に移行するように制御し、これによって起動した前記他方の処理装置のモード切換手段はそれまで動作中であった処理装置へのクロック供給を停止 するように制御して当該他方の処理装置はそれまで動作 中であった処理装置の実施に動作するように 側御することを特徴とする低消費電力処理装置はそように 側御することを特徴とする低消費電力処理装置を開示す 【0010】更に本発明は、上記の低消費電力処理装置において、動作中の処理装置が自身のレジスタファイルを容き換えた時、その背き換え結果と一致するように停止中の処理装置のレジスタファイルも前記CPU間インターフェースを介して替き換えておくようにしたことを特徴する低消費電力処理装置を開示する。

【0011】更に本発明は、上記の低消費電力処理装置において、前記CPUは、前記クロック切換用セレクタ信号を発行してクロック協数をダイナミックに切換えるクロック切換命令と、前記モード切換手段により処理装置をダイナミックに切換えるCPU切換命令の少なくとも一方を具備したことを特徴とする低消費電力処理装置を開示する。

[0012]

「発明の実施の形態」以下、本発明の実施の形態を詳細 に説明する。まず、計算級の消費電力を考察すると、消 費電力は主としてCPUの処理能力に比例している。す なわち下記の様な事情から計算機システムのCPUの消 費電力は上昇してきており、今後も上昇していくものと 考えられる。

10013] (1) 年々大きくなりつつあるOS等の大 想機な機能プログラムをストレスなく実行する処理能力 がCPUに要求されており、そのための機能ハードウェ アやCPU処理スピードを直接的に高めるためのハード ウェア (パイラインやキャッシュモリ及びそれらの 制御ハードウェア等) の量がそれに伴って大きくなって きている。これは単位時間当りのトランジスタのスイッ チング量が増加することを意味しており、特にCMOS プロセス主体の近年のCPUはトランジスタのスイッ テング量に消費電力が比例することから、消費電力の増大 を招いている。

[0014] (2) CPUを高速化するための主力技術として、CMOSプロセスを機舶化(近年では0.1~0.2μmプロセスが用いられつつある)して、高線積化とトランジスクのスイッチング速度向上を実現し、そのプロセスの性能向上を利用して、CPU(又はCPUコア)へ供給するクロックの周波数を向上させていく手法が待たれている。近年では、CPUチップの内部では500MHz数のクロックが用いられることも珍しくない。プロセスの高楽積化特性は、ハードウェアの些列化

等に用いられ、スイッチング递度向上との相乗効果によりパイプライン等のレイテンジ短縮、すなわちクロック 周波数の向上に寄与することになる。しかし、(1)で 述べたトランジスクのスイッチング量はその分相乗的に 増加することとなり、大幅な消費電力上昇につながって 【0015】(3) CPUを設計する際の低消費電力化の手法としては、CPUを動作する必要のない時のクロック停止等によって電力を削御する低消費電力モードの具備、低電圧動作化(3.37、2.23等)が現状用いられている。しかし、前者は、通常運転時には低消費電力化されている。また、後者は、近年低消費電力化に対する省電力化ではない。また、後者は、近年低消費電力化に対する名電力といてきた手であるが、あまり大きく電圧を下げすぎるとトランジスタのスイッチング速度又は驅動能力自体を低下させてPUの動作スピード等の性能を悪化させ兼ねないし、信号のノイズマージンの点でも好ましくないと考え

トになることがわかる。これには、回路論理規模の小型 組み合わせていくしかない事も (1)、 (2) より明ら かである。しかし、(1) (2) でも述べた様にこれら り、その矛盾を回避するために、あまり高速処理が要求 アーキテクチャや省電力の為の命令セットを提供してい 【0016】上記(1)~(3)のC P U設計上の低消 費電力化、省電力化に関する考慮から、(3)のCPU の低電圧動作を除けば、CPUが有効な処理を実行して いる時に、いかに単位時間内のCPU内の有効スイッチ CMO S プロセス高性能C P Uの低消費電力化のポイン 化によって有効動作トランジスタ数そのものを減少させ る手法と、クロック周波数を低下させる手法とをうまく の手法は、CPUの高性能化と完全に逆行するものであ されていない処理や、実質アイドル処理と見なせる処理 に対して効果的にこれらの手法を適用可能な、CPUの く必要がある。すなわち、動作中にいつでもどんなタス クや処理ステップに対しても、自在にかつ、高応答にて 必要な様々な電力消費モードに移行でき、その電力制御 動作をプログラム中の命令や、外部からの指令で実行で きるきめ細かな低消費電力化制御が自在にかつ動的に可 能なCPUを提供する必要がある。例えば、高消費電力 だが高速化に最適化されたCPUと、低速だが低消費電 に切り換えて動作させる様にし、かつ、各CPUに与え る基本クロック周波数も自在に切り換えることを可能に する電力制御用命令セットを有し、プログラム中に必要 な動作スピードに応じて細かく窓力制御用命令を配置す ングゲート数(又はトランジスタ数)を減らせるかが、 力化に最適化されたCPUとを1チップにまとめ、自在

る様にすれば良い。 【0017】図1は、上記の方針に基づいて構成した、 本発明の低消費電力処理装置の構成例を示すプロック図 で、高消費電力だが高速に動作する高速CP Uコア 20

9

と、それほど高速ではないが低消費電力の低速CPUコ ア30と、面CPUコアに対してそれぞれ周波数可変の CPUクロック11、81を供給するクロック周波数切 フェース回路21、31を介して接続され、2つのCP シ制御 (内容を同一に保つ制御) や、CPUコア間のス テータス情報のやりとりに用いられる。各CPUコアに 存在するが、2 つのCPUコアのうちアクティブな方の ーフェース60を具備している。パス手段B1、B2は **換回路10、10とが設けられている。但し低速CPU** コアに対するクロック81は周波数―定でもよく、その ときはクロック周波数の切換回路 7 0 は不要である。C Uコア内のレジスタファイル22、32間のコヒーレン は、キャッシュメモリ40、50がそれぞれ装備されて いることもある。特に高速CPUコア20には処理効率 を向上させるために外部1/0やメモリシステム等の外 部リソース90上の情報をCPU内部に蓄えておくため の高速アクセス可能なキャッシュメモリシステム40が 1/0、システムパス等) へのアクセスを実行するため に、各CPUコアからのパス手段B1、B2がそれぞれ みを外部リソースに接続するためにパススイッチインタ キャッシュメモリシステム40、50が存在する場合に P Uコア20と30の間は各コア内のC P U間インター 必須であるケースが多い。外部リソース90(メモリ、 は一度C P Uコアからのキャッシュメモリ制御信号C

キリ間のコピーレンシ制御を行うためのキャッシュ間インケーフェース41、51を設ける。 【0018】以上に示した図1の保成で、クロック周波数切換回路10、70を各CPUコア20、30に対して設けているが、これらは、各CPUコアへのクロック周波数をその時の状況(処理内容や環境等)に応じて自在に切り換え、最適な処理遊散や消費電力となるように各CPUコア20、低速CPUコア30の切り換えによって、全体としてより最適な処理速度及び消費を提供する。 これと、高速CPUコア20、低速CPUコア30の切り換えによって、全体としてより破壊を整備を提供する。 におより効率的な電力管理人動作過度管理を動作中にダイナミックに実施することが可能となり、結果的にジャンに実施することが可能となり、結果的にジオージンに実施することが可能となり、結果的にシステム全体の総合的な消費電力を減少させることがで [0019]クロック周波数切換回路10は、動作の基準となる基本クロックにしから複数の互いに凝密に同期したクロックを生成するPLL (フェイズ・ロックド・ループ)クロックドライバ12と、そこからの複数のクロック17か51つを選択するためのクロック対談マルチブレクサ14と、PLLクロックドライバからの対談

制御回期クロック16 (クロック17のうちのどれかを使用しても良い)に同期してセレクタ信号SELAに対応した切り換え信号15を生成してマルチブレクサ14へ送出するクロックり換制御回路13とから成る。マルチブレクサ14は、切り換え信号15によって選択されたクロック11をCPUコア20はこの動作用クロック11に基づいて動作する。クロック周波数切換回路70も同様な構成であるが、出力するクロック81の周波数は異なっている。

【0020】上記のクロック周波数切換回路10の構成 て複数のクロックを生成する場合には、a)外部入力に の遅延が発生してしまう等の問題があるが、PLLを使 うにすればよく、かつVCOからの内部クロックを使用 COを複数種持つこともでき、生成できる周波数の自由 において、P L L を内蔵したクロックドライバ1 2 を用 いている。これは、従来の様に単なる分周期回路によっ **最も高速なクロックを用意する必要がある、b)生成で** 8…倍となる)、c) 基本クロックに対し出力クロック すなわち、基本クロックCLは低周波数のものであって も、内部のVCOで非常に高い周波数のクロックを生成 し、これを分周して基本クロックとの位相比較を行うよ で、生成できる周波数の自由度も大きくできる。またV 度はさらに大きくなる。さらに、マルチブレクサ等の選 延量に相当するディレイ要素を介してPLLに基準とな るフィードバッククロックを戻すことにより、目的とす るクロック出力の遅延を基本入力クロックに対する出力 クロックの遅延を除去したり、調整したりするのが容易 きる周波数の自由度が低い(1、1/2、1/4、1/ 用すればこれらすべての問題を解決できるからである。 して複数種のクロックを生成するように構成すること

例を示すもので、この回路ではPLLクロックドライバ CINは、図1のセレクタ信号SELA又はSELB自 れをフリップフロップ (FF) 107、106にて同期 ドライバ12からの複数のクロック17と厳密に同期化 した信号とする。この信号はフリップフロップ 106の 高速及び低速クロックとのNAND計理がとられ、それ らNANDゲート出力は、ゲート104、103で構成 S フリップフロップ 1 1 3 のセット側の出力であるゲー 【0021】図2は、クロック切換制御回路13の構成 12からのクロック17が2つのクロック (私強クロッ クと低速クロック)の場合である。クロック選択信号·S 体か、あるいはそれに応答して生成した倡号であり、そ 用クロック16に同期した信号、即ち、PLLクロック Q出力及びQN出力の互いに反転した2つの出力として とり出され、3 入力NANDゲート102、101へ入 力される。NANDゲート102、101ではこれらと されたラッチ用R S フリップフロップ 1 1 3 のセット協 子S及びリセット婦子Rにそれぞれ入力される。このR ト104の出力がクロック切り換え信号15としてクロ

sd1、tcsd2を有しており、確実にその変化点は ある時に存在する設計となっている。これによって、切 【0022】図3は、図2に示したクロック切換制卸回 る。これら高速及び低速クロックと同期用クロック16 はすべてPLLクロッ次ドライバ12から同期して出力 されている。クロック選択信号SCINがハイレベルに 106により同期化じて得られたフリップフロップ10 6のQ出力がハイレベルに変化した後、最初に高速クロ ミング (時刻11) を使ってクロック切換信号15が口 レベルに通移し (時刻12)、 それをフリップフロップ 107、106により同期化して得られたフリップフロ ップ106のONH力がハイアベルに変化した後、最初 に高速クロックと低速ラロックがともにハイレベルに盈 移するタイミング (時刻も3) を使って、クロック切換 る。それに応じてクロシク出力11も低速クロックから 高速クロックへ切り換えられる。ただし、時刻13では すでに高速、低速クロック共パイレベルの状態になって いるので、クロック切換信号15の変化タイミングで直 ちに切り換えが行われる。ここで切り換えタイミングも 1、し3は、同期用クロック16や高速、低速クロック との間にゲート通過時間等から成る適当なディレイtc 高速、低速クロックレベルが共に安定してハイレベルに ックと低速クロックがどもにハイレベルに遷移するタイ 逆に、クロック選択信号 S C I Nがハイレベルからロー しも高速クロックから低速クロックに切り換えられる。 路13の動作を示すタポミングチャートを示すもので、 温移し(時刻t0)、それをフリップフロップ101、 ーフベアからにイフベルに切り換わり、クロック出力。 **高速クロックは低速クロックの2倍の周波数としてい** 信号15がパイレベルからローレベルに切り換えられ り換え時のハザード等の発生が防止される。 ック切換マルチプレクサー4へ出力される。

(0023)なお、図2に示したように、同期用タロック16の反応クロック108又はクロック16をディレイゲート109で程値させたもの、あるいは、タイミングさえ満たせば (マルチラレクサ14のA1, A2人力の状態が安定しているタイミングで信号15が変化するのであれば)、同期用クロック16そのものを用いてラッチ用RSフリップフロップ出力をフリップフロップ105でシフトして、上記のタイミングを満足するように同数したものをクロック切換信号15として用いても、同様にハザード等を防止できる。

【0024】図4は、図2に示したクロック切換例箱回路の変形網で、高速クロックと低速クロックの排他的路理相を(EXOR)ゲート114でとり、その反転出力を2人力のNANDゲート101、、102、に供給するようにしたもので、他は図2と同じである。この構成によると、高速クロック、低速クロックが共にローレベルの時でもハイレベルの時でも、単に同一レベルでさえあればクロック選択信号の変化点を基準に切り換え動作

を実行する回路を実現することが出来る。なお、EXO Rゲート114からのハザードを除去したい場合は、ゲート114の出力を同期用クロックの正転又は反転、又 は適当にクロックをディレイさせたクロックで駆動されるフリップフロップ115を介してNANDゲート10 1'、102'に供給すれば良い。なお、EXORゲート114からのハザードにより、クロック切換信号15にハザードが乗ったとしても、マルチブレクサ14がトランスファーゲートがイッチを用いて解成されているので、後述するCMOSトランスファーゲートの特性によって、人力(A1、A2)の状態が同一レベルに安定しているタイミングで切換信号が変化する限り(ハザードも含む)、マルチブレクサ14の出力にハザードが発生することはないと考えてよい。従って、フリップフロップ115は存在した方がよいが、必須の要素ではないと

ック)入力にこれに対して高い電位が印加されると尊通 方、トランジスタ110N、111NはNタイプトラン A2人力にこれより低い電位が印加されると英通し、A 2 (低速クロック) 入力の電位をパッファ112Bへ伝 【0025】 図5は、図2の高速・低速の2クロックを れた端子)に負電位が印加されていて、A1(高速クロ ジスタと呼ばれ、ゲートに正電位が印加されているとき える。従ってS人力の電位によってA1、A2人力の… 2段のトランジスタでパスが構成されているから高速ス れ、しばらくの間はその状態になる直前の状態が維持さ れ、これは出力増2にも反映される。従って、クロック **切換信号15 (S入力) の切換時に、インパータ112** Gの選延によって2つのトランジスタゲート入力がとも に低レベルとなる瞬間があっても、A1人力、A2人力 ッチである。トランジスタ110P、111PはPタイ ナトランジスタと呼ばれ、そのゲート(S 人力が接続そ **力をパッファ112Bを介して端子2へ出力でき、1~** 回路故にハイインピーゲンスであるので、トランジスタ 112Bからハザードが発生することはなく、スムーズ CMOS プロセスで構成したトランスファーゲートスイ が、パッファ112Bの入力インビーゲンスもCMOS に印加される電位がそのとき安定していれば、パッファ イッチが可能である。そして、上記の条件以外の状態で 切り換えるマルチプレクサ14の構成例を示しており、 は各トランジスタの出力側はハイインピーダンスとない 出力とパッファ入力との間の接続部には電荷が蓄積さ し、A1人力の電位をパッファ112Bへ伝える。

なクロック切り換えが行われる。 【0026】図6は、2つのクロックを切り換えるマルチプレクサの別の幕底例で、クロック切換側御回路の一部機能も有したものである。この回路の基本スイッチ600は、図5と同様にCMOSプロセスで構成したトランスファーゲートスイッチであるが、CPUからのセレクト信号及びスイッチ600の別換信号15の形式が異

1、C2と共にキャッシュメモリシステム40、50にそれぞれ接続され、キャッシュメモリ上に簡頼が存在しない場合のみパススイッチインターフェース60を介して外部リツース90から情報を入出力する。なお、両C

P Uコアがキャッシュメモリを持つ時は、キャッシュメ

なっている。即ち、基本スイッチ600は、切換信号S "0"のときA2入力を出力する。入力されるセレクト -1603, 604ELOT, SelA1="1", S e I A 2 = "0" のとき信号S A 1 = "0"、S A 2 = 信号SelA1、SelA2はそれぞれそれが"1"の ときクロックのA1人力、A2人力を選択するためのC P Uからの倡号で、E X O R ゲート602とNANDゲ A1が"0"のときA1入力を、切換信号SA2が "1" となって入力A1が出力され、Se1A1=

= SA2="1"となり、基本スイッチ600が完全に る。さらにこれらゲートの悩まで、SelA1、Sel A2がともに"0"かともに"1"のときは信号SA1 オフし、A1、A2両入力が出力されるのを訪いでい "1"、SA2= "0"となって入力A2が出力され "0"、SelA2="1"のとき信号SA1=

【0027】また、レジスタ601を用いてラッチクロ ックLCLによりいったんセレクタ信号をラッチして基 本スイッチ600へ送っているが、これは切換タイミン グをクロックと同期化するのと、ラッチして同時に切換 ミング誤差を極小化し、基本スイッチ600の2入力が 明化であるが、このためにはラッチクロックLCLを基 ショートしないようにする機能を持つ。ここで前者の同 この方法としては、CPUからの切換指令を基本クロッ 信号SA1、SA2を出力することで、切り換えのタイ 本クロックCLに厳密に同期化させておく必要がある。 クCLに同期させて出力するのが一般的である。

【0028】図8は、図6の回路を多段結合して4人力 クロックCL1~CL4を切り換えるようにした回路例 を、セレクト信号CL1~CL4から図6と同様にレジ (図6の112B) は各スイッチには不要で、多段結合 最後の出力端にパッファ803を設けるだけでよく、こ スタ804にラッチクロックLCLでラッチして生成し で、図6の基本スイッチ600を多段結合し、それら た切換信号で切り換えるようにしたものである。 なお、 各基本スイッチ600出力増2に接続されるパッファ れによってクロックドライバとする。

【0029】以上では高速・低速の2クロックを切り換 えるためのクロック切換制物回路及びマルチプレクサの 榕成例と動作を図2~図6を用いて説明したが、より多 つを選択してとり出す回路の例で、図1のクロック切換 制御回路 13とマルチプレクサ 14に相当する回路であ 力切換用のものであり、これらの多段結合でスイッチ部 分が構成されている。切換信号はレジスタ104の出力 で与えられ、その切換タイミングは、図6で説明したの と同様の、基本クロックに同期したラッチクロックLC る。マルチプレクサ701~703は図5に示した2人 る。図7 (a) は、4つのクロックCL1~CL4の1 くのクロックを切り換えるための各回路例を次に述べ

しで与えられる。レジスタ704へ入力される選択信号

みがこれまで説明してきた基本となる2入力クロック切 SelE1、SelE2は、CPUからのセレクト信号 【0030】図7は、図5のマルチプレクサを多段結合 ク切換制御回路13とマルチプレクサ14を組み合わせ 換える前と切り換えた後のそれぞれのクロックのみに依 存して、それらのクロックが同レベルの論理にある時に 切り換えるタイミングをセットする方法によって同様に スムーズな切り換え制御を実現する事ができる。すなわ ち、初段の回路において関係の無いクロック入力をマス 力すれば良い。例えば一方のクロック入力を"1"に固 り換わるべきクロックの場合にのみそのクロックと同期 化されたクロック選択信号とで切り換え動作が行われる **事になる。また、両方のクロック共関係なければ、その** り、マルチブレクサ14の出力も"1"に固定されるは ロックパス、すなわち、現在選択されているクロックパ スと、次に選択されるべきクロックのパスとを切り換え ているマルチプレクサ及びその切り換え制御回路 1 組の 換制御回路として動作しているとみなせる為、同様のス サへのセレクタ信号を特定し、それらを必要な論理に設 SeiCL1~SeiCL4を図7 (b) のようにエン コードして得られた信号である。これら選択信号Sel **E1、Se1E2、レジスタ704、ラッチクロックが** クロック切換制御回路の機能を実現していると考えられ るが、選択信号とラッチクロックを生成する部分は図7 では省略されている。なお、ここでは4クロックの例を した構成例であるが、図2または図4で説明したクロッ **た回路を1つの単位回路として、これらを多段結合して** も多数のクロック切り換えが行われる。この場合、切り クした後、AND論理をとってNANDゲート101、 102に入力すれか、あるいはEXOR+反転論理(E XNOR) をとってNANDゲート101、102に入 定すれば(マスク)、AND論理をとった場合でもEX OR+反転論理をとった場合でも、他方のクロックを通 過させる単なるパッファとなり、そのクロックが次に切 ずである。この2つの条件から、最終的に生きているク ムーズな切り換え動作が可能となる訳である。なお、新 しく切り換わるべきクロックパス選択はCPUがフェッ チした切換命令をデコードして対応する各マルチプレク 示したが、さらに多数の切り換えも同様に構成できる。 回路ではクロック選択信号自体が変化しないはずであ

これは図7の構成と同様である。このように、PLLか ちの最高周波数のクロックで同期化すれば、厳密な基本 【0031】図9は、多段入力時のクロック周波数切換 回路の倒とその中でのPLLクロックドライバの使用例 を示す。切換回路 9 1 1 ~ 9 1 7 の各々は、例えば図 5 に示したマルチプレクサに図りのようにレジスタをつけ 加え、このレジスタに周波数1のクロックを用いてセレ クロックへの同期化が可能になる。あるいは図6の回路 クト信号をラッチして同期化させるようにしたもので、

周波数を1として、それを基準に1/32の周波数の基 4, f/6, f/10, f/16, f/22, f/32 及びfの9種の周波数を生成可能なPLLクロックドラ クロックとしても使用している最も高速なクロックであ K)として受け、フィードバッククロックCLBを内部 で1/32倍した信号の位相とリファレンスクロックの 位相とをほぼ一致させる様にして上記各9種のクロック は、最も高速な周波数1のクロックに厳密に同期して生 成されるため、フィードバッククロックCLBの遅延量 パから出力されていることになる。従って、切換回路9 7の列の各選延量に相当する選延補正回路921~92 3を図示した様に同期がロック (1) へ挿入して各段へ の同期用クロックを構成すると共に、遅延補正回路92 ロックドライバに戻せば、、CPUへ出力する最終段のク ロック出力CLoutの位相を結果的に基本クロック位 PLLクロックドライバから生成されるクロック出力の **位相は、ループフィルタ(抵抗、コンデンサで補正)を** イバを想定した。なお、周波数1のクロックは、同期用 る。 PLLクロックドライバ901は、基準クロックC 3出力をフィードバックグロックCLBとしてPLLク 【0032】図9では、フィードバックすべきクロック に応じてその分だけ早い位相にてPLLクロックドライ 11~914の列、同9:1:5、916の列、及び同91 相とほぼ一致させる厳密な同期化が可能となる。なお、 位相を調整している。すなわち生成される各クロック L (f/32) をリフェレンスクロック (REFCL **本クロックを外部から犬力し、も/2、1/3、1/** 外付け可能なPLLを用いれば微調整が可能である。 ないれの切換回路としてもよい。

【0033】クロック周波数切換のためのPLLの使用 は、今後CPUが高速化されるに従ってCPUチップ内 に内蔵されることが必須となってくると考えられる。す なわち、現状でもLS!の内部クロックで500MHz で直接扱える周波数ではない。従って、外部の基本クロ ックとしては100MH2以下程度に抑え、LSIチッ る。さらに図1の様なCPUシステムは、1チップLS は、PLLクロックドライバを含むクロック周波数切換 回路10、10とCPじコア20、30は少なくとも一 ことが自然な流れである。現状はこの様な思想の低消費 電力1チップLSIは存在しないが、1チップCPUに 集積していくことを考慮した場合の構成上の特徴、新た に実現できる機能及び効果等について図1をベースに以 ているとも言える。すなわち、500MHzを越えるク ロックを厳密に同期化させて切り換え制御を行うために 体化して 1 チップ化する必要性が生じ、理想的には 1 チ ップCPUとして図1のシステム全体をを集積していく 极のCPUが存在し、外部のシステム (電子ボード上) プ内部で高速周波数動作をさせる僻成が必須となってく | としてまとめないと成立しなくなってくる事を意味し 下に検討を加える。

更した時、書き込み対象レジスタ情報と変更データ情報 タファイルに送り、対応するレジスタ内容を実時間で変 更しておくことが可能となる。これにより、CPU間の 切り換えが発生しても改めてコンテキストのコピーを実 施する必要はなく、余分なオーバーヘッド無しに直ちに 22、32間のコヒーレンシ制御をリアルタイムで実現 できる。動作中のCPUが自身のレジスタファイルを変 及びライトコマンドを並行して他方のCPU内のレジス 【0034】クロック周波数切換回路とCPUコアとを 集積化する利点及び必要性は上述したとおりである。従 って2つのCPUコア20、30を1チップLS1に集 U間 I.F.回路による通信レイテンシの短縮、スループ ットの飛躍的な向上が図れる。例えばレジスタファイル **債化することによる機能及び効果をまず検討する。第1** に2つのCPUコアを1チップ化することにより、CP 処理を開始できるという効果が得られる。

用いて値をセット、リセットする方法を保らざるを得な 号等から成るセレクタ倡号SELA、SELB及びCP U関の切り換え制御信号/情報等を低レイテンシで高速 生成できる様になる。従来では、これらの信号を生成す 用意し、CPUのMOV命令やロード/ストア命令等を て、それをCPUがフェッチした時、直ちに実行できる 様に構成することができる。CPUコア内では結果的に クロック周波数切換回路10、70内の非同期の同期化 【0035】第2に、クロック周波数切換回路10、7 0 への切り換え信号や前述した入力クロックのマスク信 る手段は、CPUの外部にステータスレジスタ等として かったが、1チップ化することによりCPUの命令とし て、組み込みプログラム中に適切に配置することによっ 06のみで同期化可能とできる場合もあり、またCPU る動作や処理も高応答ですばやく実行できるという利点 胡御を記述でき、さらなる低消費電力化を図ることがで 内部動作周波数は外部に対してはるかに高速であるとい 短縮することができる。CPU間の切り換え用勧御信号 れらのCPU間情報伝達がすばやく行え、それに対応す が生まれる。結果的に、プログラム中できめ細かな電力 処理用FF107、106を除去できるか、又はFF1 の枯粮倒やその切り換えプロトコル倒は後述するが、こ う利点もある為、切り換えにかかるレイテンシを大幅!

【0036】 次にキャッシュメモリ部(キャッシュメモ 制御と同様に、1チップ化によってマシンサイクルに同 期した高速なキャッシュ間インターフェースが構成でき に保つことが可能となる。具体的には、動作中のCPU のキャッシュメモリが沓き換わった時、並列して他方の CPUのキャッシュメモリの同じアドレス部分を書き換 える処理を行う。動作中のCPU倒から送る情報は、目 リシステム40、50)の1チップLSI内磁化を考え てみる。まず筇1に、レジスタファイルのコヒーレンシ るため、リアルタイムでキャッシュメモリの内容を同一 きる効果が得られる。

タと沓き込みコマンド倡号であり、沓き込みコマンドが アクティブになったら対応するキャッシュメモリのアド あることから、CPUが動作を再開した時には一度前の キャッシュ情報をフラッシュ (無効にする) する必要が 対応タイプと低消費電力対応タイプに分けてそれぞれ設 計、前者を高速CPUコアに、後者を低速CPUコアに 最適な構造を提供できる。また、キャッシュメモリ部の とリソース間のアクセスレイテンシは増大し、CPUシ 的とするキャッシュメモリアドレス及びキャッシュゲー ムで昏き換えていく。従来では、CPUチップが別々で あったが、本方法によりCPU切り換え時のキャッシュ メモリに関するオーバーヘッドを極少化することができ る。なお、キャッシュメモリシステムを各CPUコアモ れぞれに用意する場合は、メモリシステムの構造を高速 割り付けると、最も消費電力、動作速度の点で総合的に みを1チップ化して、別に1チップ化されたCPU部と すべてを1チップ化する場合に比べて、明らかにCPU レスの内容を目的とするキャッシュデータにリアルタイ パス手段B1、B2、キャッシュメモリ制御信号C1、 C2等の信号群を外部で結合する方法も考えられるが、 ステムの性能にはマイナスであると言える。

より有効にキャッシュメモリを利用する為に、高速CP U関が動作中はクロック同期型のアクセス制御等で高速 MOSプロセスの場合、コマンドによりアクセスしてい る時以外は消費電力がほぼゼロ)により低消費電力化を 目指した方式を採れば良い。これによれば、キャッシュ 粗分除去できることで、他の1 粗のキャッシュメモリ容 きたり等、さらなる高速化又は低消費電力化を目指すこ で、CPU鯛のキャッシュアクセス制御回路が設計され ーフェース 6 0 は、2 つの C P U かちのパスを切換える 方式のものでは無く、一体化されたキャッシュメモリシ 【0037】 第2に、1チップ化により、2組のキャッ ライトコマンドによるスタティックなアクセス制御(C メモリ間のコヒーレンシ管理/制御が必要なくなるだけ でなく、多量のトランジスタを必要とするメモリ部を1 量を増やしたり、チップのサイズを小さくすることがで とができる。この場合も必然的に上述した様なコヒーレ ンシ制御や共有キャッシュメモリを実現するために、キ ャッシュメモリの制御アルゴリズム及び、キャッシュメ ていなければならない。この場合、パススイッチインタ ステムへのアクセスが失敗した時に、直ちに外部へのア クセス動作が発生する様に制御される人出力用のパスス 1つのキャッシュメモリを2つのCPUコアが共有し、 シュメモリを1組にする事も可能である。具体的には、 アクセスを実行し、低速CPU側が動作中は、リード/ モリシステムの格造は両CPU共通であるという前提 イッチパッファとして構成しても良い。

[0038] バススイッチインターフェースユニット6 Oは、別のLSIにまとめ、リソース90の近くに配置 する方式も有効である。特にキャッシュメモリシステム

シュメモリからはそのキャッシュメモリへのアクセスに 失敗した時(キャッシュメモリ上に必要とするデータが ユニットとして定義することもできる。これをリソース へのアクセス用制御信号やデコーダ、入出力パッファ等 7 遅延やデコーダ遅延等が除去できる(リソースのそば ターフェースユニットを代用できる)分、高速化が図れ を1つにまとめて2つのCPUで共有化する場合、バス 手段B1、B2はキャッシュメモリで結合され、キャッ 存在しない時)に、外部リソースへのアクセスに向かう る。この内部パス手段をCPUシステムのLSIチップ の外部アクセスパスとして定義すれば、パススイッチイ ンターフェースユニット60は、リソースやシステムパ ス等へのインターフェースとなるパスインターフェース と一緒にLSIに集積すれば、各リソース又はローカル リソースブロックの近くに、1つ又は分散して複数配置 する方法を採ることができる。集中して集積されたCP Uチップから配線を引きまわす場合と比較して、パッフ に必要となるパッファ 1 Cやデコーダの代りにパスイン 場合に必要となるパス手段が1つあれば良いことにな る可能性がある。

01を制御する。ここで、図10に示したクロック選択 回路10、70の機能に相当する。また、信号Sele [0039] 次に図10、図11により、CPU間の切 り換え制御について説明する。まず図10に、CPU間 の切り換え制御及びクロック周波数制御のための信号接 税を示す。高速CPU20、低速CPU30はそれぞれ クロックセレクト制御回路202、203を有している (CPU内部に内蔵していても良い)。 CPUはクロッ ク周波数設定/変更命令やC P U 切換命令をフェッチし 実行を開始すると、対応するクロックセレクト制鈎回路 202又は203が必要な制御信号 (Select、S t o p 等)を生成してクロック選択ドライバ200、2 ドライバ200、201は、図1のクロック周波数切換 c t (A) 、 (B) は、前述したクロック切換マルチブ レクサの切換信号やクロック入力マスク信号等のコント ロール信号を含むところの図1におけるセレクタ信号S ELA、SELBの機能に相当し、信号Stop

(A) 、 (B) は、図1のクロック停止信号CLST A、CLSTBの機能に相当するものとする。

ロスに結擬している。図11は、高速CPU20から低 [0040] 図10では、動作中に選択されているCP 速CPU30への切り換えが実施される様子を図示して おり、これについて群しく説明する。まず動作中のCP Uである高遠CPU20がスイッチ命令(CPU30へ のスイッチ) をフェッチすると、CPU30への再起動 指令を生成し、アイドルステートへ移行する。再起動指 令は、クロックセレクト制御回路202へのクロック制 Uのみにクロックが供給されている構成を想定して、互 いに相手側のCPUによって自身に供給されるクロック の起動/停止処理が実行される様に、Stop信号をク

逆方向の、CPU30からCPU20への切り換えも同 御指令23を伴い、C.P.U30へのクロック再起動を実 行する(stop (B)を解除)と共に、CPU関通信 ライン61を介してC.P.U30にクロック再起動後直ち にアイドルステートから抜け、次の処理ステップに移行 く、クロックセレクト制御回路203を介して、sto は、自身のレジスタにコピーされたCPU20の情報を 用い、CPU20に引き続いて必要な処理を実行して行 する様に指令する。C.P.U.3の側はクロックが再起動さ く為、処理手順や処理内容に矛盾を生じることは無い。 れると、まずCPU20側のクロックを停止させるペ p (A) をアクティブにした後アイドルステートを抜 け、次の処理ステップに移行する、なお、CPU30

【0041】以上の様に、CPU間のスイッチ命令とC P Uへのクロック周波数切り換え命令とをリアルタイム ログラム中でそれらの命令を自由に使用できる様構成す ることができる。それらリアルタイム電力制御命令の使 電力制御命令としてCPLOの命令セットに組み込み、 用法について以下に説明する。

【0042】シーケンサ等の制御用コントローラにリア ルタイム電力制御命令を使用する場合、図12に示した 様に、各タスクのサンブリングタイムの違いが優先順位 の違いに直接関係することが多い。すなわち、サンプリ 程、高応答な処理を要求される傾向が高く、優先順位が 高いタスクであると言える。従って、これらのタスク問 るのSの中で電力制御命令を実行し、結果的にその優先 PUコア20を選択してクロック周波数も最高のものを は低速CPUコア30のグロック周波数最高の選択設定 30のクロック間波数中程度の選択設定という様に、処 る。この様にタスクの優先頭位が下がるに従って消費電 また、どのタスクも実行しないスリープモード又はウエ イトモード (サスペンドモード) 等のアイドルモード時 は、低速CPUコア30のクロック周波数最低の選択設 でタスクスイッチ(図中のa~g)が発生する時、起動 されたタスクの先頭又は、タスクスイッチをサポートす 頃位に従って適切なC P U及びクロック周波数を選択す る。例えば、最も優先順位の高いタスクTA1は高速C 選択する様にし、2番目の優先順位であるタスクTA2 に、最下位の優先順位であるタスク3は低速CPUコア 定にしておけば、無駄な消費電力を極力抑えることがで 理タスクに応じてCPUコアとクロック周波数を選択す 力を少なくする選択モードに移行すると効果的である。 ングタイム(図中三角印で指示)の間隔が短いタスク き、さらに効果的である。

【0043】図13は、マルチプロセッサ動作における 各CPUのタスク処理の一例であり、プロセッサ間同期 機構によって関連のあるタスク間で同期をとり、スケジ SYNCm-nはCPUmとCPUnが同期する事を示 ュールされた並列処理を進めている様子を示している。

しており、idleは空き時間(アイドル時間)を、N **ールする際に認知できるので、そこに配力制御命令を配** る。本図で、i d l e と N O P はタスクをプリスケジュ 置し、適切な省電力モードに設定(例えば低速CPUコ アのクロック周波数最低に設定)すれば効果的に省電力 OPは何も処理しない状態 (遊びタスタ) を示してい 化を図ることができる。

の処理装置、例えばノートパソコンにおけるパワーコン 【0044】次に、パッテリーシステムを用いて動作中 トロール手段及び利用技術の一例を挙げる。

定した時、バッテリの残量を参照しながら動的に消費電 (1) 動的に消費電力を調整するパワーコントロール手 段と、パッテリーの残量を検出するパッテリーモニタ手 サシステムをパッテリで稼動させたい目標可動時間を設 段を有するバッテリ駆動型処理装置において、プロセッ 力を調整することにより、目標可動時間を保証する。

(2) 上記の(1)において、処理装置が処理するアプ け、より負荷の軽い処理ほど消費電力を下げ(=処理選 度も下げ)て実行することより、高負荷アプリケーショ ン実行中にオペレータに負荷を感じさせずに、消費電力 リケーションに対して処理負荷に応じて優先原位をつ を調整する。

力に調整 (パワーコントロール) する。この操作は動作 ドとして処理装置のユーザーが直接処理の優先順位を選 奴できる手段 (外部ハードスイッチ又はソフトウェアス イッチ等)を設け、選択した優先取位に対応した消費電 前述したCPU切換え(高速/低速CPU切換え)とク ロック周波数切換えとのコンピネーションによる電力制 (3) (1) 又は (2) において、スーパーパイザモー 中にリアルタイムで実施しても良い。このような (1) ~ (3) の利用法で用いるパワーコントロール手段は、 御手段を用いると最も効果的である。

ウ画面にて消費電力設定を細かく行う方式での電力制御 手段を用い、処理装置 (PC等) のCRT上のウイン [0045] 次に、同様に本発明のパワーコントロー。 (パワーカーブ) にひでた一角や消べる。

を表示し、マウスにて優先度の設定を行う。消費電力設 (1) マルチタスクアプリケーションの優先度設定を行 定コントローラは、各アプリケーションの処理頻度のコ ントロールや、全アプリケーションの優先状態、PCの マンスを効率よくCPUのパワーに割り当てることがで ラコントロールボタンを各ウインドウに設けるか、また は各アプリケーション起動時に優先度の設定ウインドウ 全体消費電力及び電源状態から最適なクロック周波数を 決定し、これによりユーザーの期待するPCのパフォー き、かつ低消費電力化が図れる。

(2) PCの端末から離れる場合、消費電力設定ウイン ・ウ画面にて、橇れる時間、バックグラウンド高速資料 が必要なアプリケーションの指定を行う。消費電力設定 コントローラは、ディスプレイなど必要の無いデバイス **特開2001-202155**

ラッチ用RSフリップフロップ

113

(12)

114 EXOR%-1

106、107 同期化処理用フリップフロップ

[XI]

101,102 多人力NANDゲート

90 外部リソース

[図2]

の休止を即座に行い、利用者が戻るまでに行う演算量と 消費電力、電源状態の関係から最適なクロック周波数を 決定する。これによりユーザがアクセスしない間の期待 入力デパイス (キーボード、マウス等) による検出、あ るいは設定ウインドウ画面において直接低消費電力モー する処理を効率良く実行しかつ低消費電力化が図れる。 ここで踏末から磔れた事をセンスする仕掛けとしては、 ドへの移行の設定を行う等の方法を用いる。

し、休止状態とする。これによりユーザの利用状況に応 (3) 使用しないデバイスの指定をウィンドウにて指定 じて消費電力を低減できる。

クロック周波数切換えのコンピネーション)を操作する システム内の対応する電力制御命令を直ちに実行させる 外部命令指示手段を設けておく必要がある。ファームウ エア実行システムは、この外部命令指示手段を用いて必 前述の電力制御命令セットを用いて記述されたプログラ ムモジュールである。なお高速コントロールが必要な場 合、このコントローラはファームウェア化されていても 良い。CPU以外のファームウェア実行システムが存在 する場合、煎配電力制御命令セットは、外部からのピッ ト親又は情報人出力手段等によってその実行システムか やはり前述した本発明の電力制御手段(CPU切換えと ら直接命令実行の指示ができ、それに応答してCPU、 【0046】ここで、消費電力設定コントローラとは、 要な電力制御のための手続きを実行する。

れらの手続きを記述するプログラムは、プリコンパイラ で従来のプログラムに電力制御命令を条件にしたがって 05のドライバやシステムコールとして粗込み、05が 【0047】以上、利用技術について述べて来たが、こ 必要に応じて起動する仕掛けを用意したりする事でユー 挿入して自動生成し、システムにダウンロードしたり、 ザーに直接負担をかけずに実現することができる。

【0048】また、図1に示した処理装置は、最も実現 し易い形態として2つのCPUを含む形を提示している が、3つ以上のCPUを含む処理装置を構成することも 可能である。そのうち有効に動作しているのは10のC P Uだけであり、そのC P Uが動作中に変更したレジス タの内容は、2つのCPUで解成する場合と同様、選択 し、コヒーレンシを保つことができる様にCPU関イン タ ~フェースは脅成され動作する。CPU間の切換え時 になる。命令が実行されると、指定されたCPUと現在 は、切換え命令中で切換わるべきCPUを指定すること 選択されているCPUとの間で本実施例中で説明した2 されていない他のCPUのレジスタに実時間でコピー つのC P U間の切換え操作手続きが実施される。

信頼性システム等に応用することも可能である。すなわ ち、実行中の命令処理に異状を感知した場合(例えばパ リティエラー等)、CPU間の切換え手段を用いて他の フォールトトレラントシステムや異常時の代行処理付高 【0049】この様な複数のCPUを含む処理装置は、

CPUに切換え、命令を再処理し、誤動作を回避する等 はいくつかの過去の処理ステップのレジスタ内容をCP れたCPUのレジスタ内容を復帰させる手段を備える必 の高信頼化動作が可能となる。なおこの場合、エラーが 発生した命令によるレジスタの変更を実施しないか、又 U内に保持しておき、再実行すべき時点の状態に選択さ 思がある。

「発明の効果」本発明によれば、以下の効果が得られ [0000]

(1) 動的にかつきめ細かく高速に電力を制御すること

ができ、それによって処理装置の低消費電力化を図る効 ており、低消費電力化が必要な様々なアプリケーション (2) 低価格な1チップCPU化が可能な技術を提示し に高いコストパフォーマンスを確保しながら適用できる 果が得られる。

|図面の簡単な説明| 効果が得られる。

【図1】本発明になる低消費電力処理装置の構成例を示 ・プロック図である。

[図3] 図2のクロック切換制御回路の動作を示すタイ [図2] クロック切換制御回路の構成例である。

【図4】図2の回路の変形例である。 ムチャートである。

[図5] マルチブレクサの構成例である。

【図6】クロック切換回路の例である。

[図8] 多数クロックの切換回路の例である。 [図7] クロック切換回路の別の例である。

[図9] 多数のクロック周波数切換回路の例である。

[図10] CPU均換制御の結緞例である。

 サンプリングタイム及び優先順位の例を示す図であ 【図12】シーケンサシステムなどのタスクスイッチン [図11] 図10の動作説明図である。

[図13] マルチプロセッサ動作に於ける各CPUのタ スク処理例を示す図である。

[符号の説明]

0、70 クロック周波数切換回路

2 PLLクロックドライバ クロック切換制御回路 クロック切換マルチプレクサ 南海CPUコア 0 7

21、31 CPU間1.F.回路 22,32 byxy7rth


23 バス制御手段


10、50 キャッシュメモリシステム 低速CPUコア 30

バススイッチインターフェース C P U 問通信ライン 09

41、51 キャッシュ間1.F.

マルチブレッサの口の口 [図2] (404E) 020000 ภาภภาก CLSTE BANG SEELS [**図**3] OFFICE OF THE PERSON CECCOMPOUND 350044 クロックをこにこりとはソク T (100000 23.011 20,200 00,800 889910 90 • 98D. (KD)00% 分子155(8)





[8][6]

[🛭 4]

(13)

[🛭 13]

7.6.5	マルチプロセッサ助作に合ける各にPUのタスク処理例	CBHSBC	7 U 0 9 X 7 M	E.
CPUO	CPU1	CPUZ	CPUS	CPU4
0-0624	9×91-0			
1-0684	• I p I	È E	9278-0	0-9674
SYNCO-1	1-1426	9291-1 9292-0	0.00	
1-0424	SYNC	1-2	2	e
• P -	9201-2 9202-1	9292-1	7 0	1-9624
-	8 THCO- 1-2-8-4	1-2-8-4	<u> </u>	<u> </u>
•	-•	→	•	•

フロントページの税ぎ

(72)発明者 山本 健决郎 茨城県土浦市神立町502番地 株式会社日

立製作所機械研究所內

(72)発明者 小山 昌宏 茨城県土浦市神立町502番炮 株式会社日 立製作所機械研究所内

(72) 発明者 船津 輝宣

茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所內

(72) 発明者 桃井 康行

茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内

茨城県土浦市神立町502番地 株式会社日 治療人 (72) 発明者

立製作所機械研究所内 ドターム(参考) 5B079 AAO6 BA02 BB01 BC01

0554

BEST AVAILABLE COP

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-119079

(43)Date of publication of application: 28.04.1994

(51)Int.CI.

1/06 G06F

1/32 G06F

GO6F 1/28

(21)Application number: 04-

(71)Applicant: CANON INC

263405

(22) Date of filing:

01.10.1992 (72)Inventor: SHIMADA

KAZUTOSHI

SUZUKI NORIYUKI

NAGASAKI KATSUHIKO

TATSUMI EISAKU


SUNAKAWA SHINICHI

(54) PORTABLE INFORMATION PROCESSOR

(57)Abstract:

PURPOSE: To provide a portable information processor capable of operating in a long time and preventing malfunction caused by static electricity.

CONSTITUTION: Whether inputted picture data is binary data or multilevel data is investigated so as to output a mode selection signal to a clock switching part 110 based on the result. Receiving it, when input picture data is binary data, the clock switching part 110 switches a clock so that a bus control/ memory management part 101 operates in a relatively low frequency (CLK 1). On the



other hand, when picture data is multilevel data, the clock switching part 110 switches the clock so that the bus control/memory

management part 101 and a multilevel signal calculation part 102 operate in a relatively high frequency (CLK 0).

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国称群厅(JP)

(11)特許出願公開番号

特開平6-119079

(43)公開日 平成6年(1994)4月28日

技術表示簡形 332 B 310 > > 2 8 G06F FI 斤內密理番号 7165-5B 7165-5B **以別而**年

8 28 8

(SI)Int.C. G 0 6 F

最終買に続く

(21)出題番号


(22) 出盟日

東京都大田区下丸子3丁目30番2号 東京都大田区下丸子3丁目30番2号 キャノン株式会社 岛田 和俊 000001007 (四)出題人 (72) 発明者 平成4年(1992)10月1日 特爾平4-283405

東京都大田区下丸子3丁目30番2号 キヤ 東京都大田区下丸子3丁目30番2号 キヤ (\$14) 弁理士 大塚 殷雋 ノン株式会社内 ノン株式会社内 ノン株式会社内 部木 同7 聚石 计分数 (74)作單人 (72) 発明者 (72)発明者

(54) 【無明の名称】 訪帝政情報処理抜殴

【目的】 長時間の動作可能な、かつ、静電気による談 ケであるなら、相対的に高い周波数 (CLKO) でバス制御 る。これを受けて、クロック切換部110では入力画像 うクロックを切り換える。また、画像アータが階間アー ノメモリ管理部101と路調信号計算部102が動作す モード選択信号をクロック切換部110に対して出力す (CLKI) でパス制御/メモリ管理部101が動作するよ や、略韻データであるかを謂く、その枯果に基づいて、 データが2 位データであるなら、相対的に低い周波数 【榕成】 入力された画像アータが2値アータである 動作の防止が可能な携帯型情報処理装置を提供する。 るようクロックを切り換える。



表示手段への画像表示を行い、略調画像表示するなら相 前記電池から供給される電力を一定の電力に変換して供 前記検出手段によって検出された前記異なる複数の媒体 画像表示するか、或は、、路調画像表示するかを選択する 前記選択手段による選択結果に基づいて、2 値画像表示 前配検出手段によって検出された前記電池の残容量に基 媒体に対してデータを入出力する入出力手段を備えた携 **かなくとも2つ以上の周波数のクロックを発生するクロ** 前記入力手段によって入力された前記画像データを2値 であるなら相対的に低い周波数のクロックを用いて前記 対的に高い周波数のクロックを用いて前記表示手段への 「請求項2】 電池を電源として動作し、画像データを 変化させる制御手段とを有することを特徴とする携帯型 (請求項3】 電池を電源として動作し、異なる複数の 前記異なる複数の媒体に対するデータの入出力動作の状 こ対するデータの入出力動作の状況に基づいて、前記入 前記検出手段によって検出された前記異なる複数の媒体 こ対するデータの入出力動作の状況に基づいて、前記変 **奥手段による変換の効率が最適になるよう制御する制御** 前記入力手段に対して、前記入力手段が動作するよう電 前記入力線と前記電源供給組との間、及び、前記入力線 と前記接地線との間に各々投稿された静電気による誤動 4防止のため静電気を逃がす比較的小容量のコンデンサ 画像表示を行うように制御する制御手段とを有すること づいて、前記表示手段への前記画像データの転送速度を 「前水項4】 値々の情報を入力して処理する携帯型情 手段とを有することを特徴とする携帯型情報処理装置。 出力手段への電力供給を配御する電力供給手段と、 とを有することを特徴とする携帯型情報処理装置。 前記入力手段に入力信号を入力する入力親と、 前配電池の残容量を検出する検出手段と、 前配画像データを表示する表示手段と、 原部から電源を供給する電源供給線と、 表示する携帯型情報処理装置であって、 前配入力手段の接地をとる接地線と、 画像データを入力する入力手段と、 を特徴とする携帯型情報処理装置。 前配情報を入力する入力手段と、 許型情報処理装置であって、 兄を検出する検出手段と、 **蝦処理装置であって、** 哈する変換手段と、 情報処理装置。 異択手段と、 AVAILABLE BEST

[産業上の利用分野] 本発明は携帯型情報処理装置に関 し、特に、例えば、表示部に液晶パネルを備えパッテリ - で動作する携帯型情報処理装置に関する。

| 荫水項1| | 2値画像データと略調画像データを表示

特許請求の範囲

-段に表示可能な携帯型情報処理装置であって、

0002

従来の技術】近年、液晶パネル(LCD)を投示部に **溜え、かつ、パッテリーによって動作する携帯型のワー** ドプロセッサやパーソナルコンピュータ、電子手根など の情報処理装置が開発され、情報処理市場において大き なシェアを占めるようになってきている。このような携 **帯型情報処理装置はさらにパッテリーによる長時間の安** 定動作と、優れた可視性と、さらに信頼性の高い動作を 目指して、特に以下に示す分野において多くの改良が続 けられている。

このような、いわゆる携帯型情報処理装置において、そ の装置で動作するソフトウエアの互換性や見えやすさの **現点から、階調表現が可能なLCDが求められるように** なって来ている。LCDの路調駆動法としては、従来よ 謂)、の2つの方式があったが、PWM方式は駆動回路 に特殊なもの必要でかつデータ転送速度を選くする必要 があるのに対して、フレーム間引きは既存の2値液晶パ ネルがそのまま使えることからフレーム問引き方式がし り (a) フレーム間引き、 (b) PWM (パルス幅変 【0003】(1)階調表現をもった画像表示 CDの階調駆動法の主流となっている。

ある。この方式に従えば、例えばLCDに16段階の階 の内の5回を"ON"、10回を"OFF"する。しか [0004] 図22はフレーム間引き方式を用いてLC Dにあるドットを表示したときの、ドットの駆動波形で 調を表現するとき、15フレームの中で何回フレームを *0バ とし、何回フレームを "0FF" とするかによ って階調が制御される。例えば、設度を最大過度の1/ 3としたいならば、図2 2 に示すように、1 5 フレーム しながら、15フレームを1つの単位として階調表現を 行うため、実質的に情報を表示可能なフレーム数が減少 **- ることとなるので、結果として表示情報のちらつくな**

【0005】図23はフレーム間引き方式に従う従来の 階調表示用のグラフィックコントローラの表示データ制 **御部の樽成を示すプロック図である。ただし説明を簡単** にするため、図23では制御レジスタ及び画像変換に関 する部分等は除いている。図23において、液晶タイミ ング発生部100は、LCDのタイミング倡号とそれに どの問題が生じることになる。

[0006] 液晶タイミング発生部100からの出力信 号の内、 FRMは 1 画面のフレーム同期をとる信号、LDは | ライン分のデータ出力時にドライバ朝でデータをラッ チするためのライン同期信号、LCD CLK はデータのシリ アル転送時の同期クロック、LCD DATAL、LCD DATAHはL CD表示データの内、各々しCD上半面と下半面に対応 応じた表示データをLCDに出力する部分である。

するデータ、そして、 LCD ADDは、画像データをVRA

「発明の詳細な説明」

0557

特開平06-119079

ල

ば、640 (後) ×480 (税) ドットのLCDで、フ レーム周波数を704zとすればCO CLK (即ち、表示デー M 1 0 3 からアクセスするためのアドレスである。例え タ転送選度(8 ピットパラレル))は、2.6Mb程度であ

【0007】パス制御/メモリ管理部101は、CPU のパス調停の役割を行うと共に、4プレーンあるVRA M 1 0 3 にアクセス時に選択されたプレーンに従ってバ ス(32ピット中の8ピット)を選択する。階調信号計 ータをフレーム間引き階調データに変換する。VRAM (不図示) からアドレスパスと制御パスとデータパスで **費き込み信号と液晶タイミング発生部100からのVR** AM読み出し信号とが、衝突したときの制御を行うため **算部102は、VRAM103からの4プレーン階調デ** (A0~A15/16ビット) と制御信号と画像データ (D0~D1/8ピット) を受け取る。このパス制御/ メモリ管理部101は、CPUからVRAM読み出し、 構成されるCPUパス (不図示)を通して、アドレス 103は4ブレーンの画像記憶領域を持ち、各々R、

G、B、及び、輝度に対応している。ここで、VRAM 103に格納されるR、G、Bの色成分、及び、輝度の 度) で表現される。一方、VRAM103は各プレーン 情報は各画案について2ピット(4階調或は4段階の輝 (CLKO) は、装置内のクロック (不図示) より、液晶 タイミング発生部100、パス制御/メモリ管理部10 同時にデーク出力が可能である。また、動作クロッ 毎のデータ入出力として8ビットバスを備えているの で、1回の画像アクセスで32ピット (つまり4画素 1、及び、階調信号計算部102に供給される。

[0008] 図24は、図23で示した階劃信号計算部 をもつ、つまり、RGB各色成分について4階羂 (色金 体では4×4×4で64階票)、輝度について4段階の 1回のVRAMアクセスにより出力された4画素分のデ ータは画像メモリパッファ104に入力される。このと 情報をもった8ピットデータである。この人力画像デー タはカラーテーブル105においてLCDで表示可能な 路調数(ここでは、16階調とする)に変換される。こ のカラーテーブル105の機能はプログラムによって実 **入力画像データはRGB各色成分について1 ビットづつ** に変換されて出力される。またカラーテーブル105の 出力側を1ビット出力にすることで、2 値化表示に変更 き各画素のデータは1プレーンあたり2ピットのデータ 102の詳細な構成について示したプロック図である。 路)の4 ピットデータ(輝度を含めて16階調データ) 行させることも可能である。さて、その変換によって、 (つまり2階調) 輝度について1ピット (つまり2段

【0009】以上のようにして16階躓(4ピット)に 変換されたデータは、フレーム間引きテーブル106に 入力される。すでに前述したようにフレーム間引きは、

パラレル変換部108へ出力する。この動作を4回繰返 すことによって、入力された32ピット (4 画素分)の フレーム番号 1~15によって画素信号の駆動改形の0 N/OFFを制御するものであるから、階調信号計算部 102にはFRM (フレーム) 信号によってフレーム番 号をカウントするためのフレーム数カウンタ107を設 けられている。そのフレーム番号(4ピット)と前記略 調データ(4ピット)に基づいて、対応するフレーム間 引きテーブル106の表示データ1ピットをシリアル/ 画像データが表示データ(4ピット)に変換される。

5において、CLKOは基本クロックを示し、24~32MHz の 【0010】そして、LCD表示画面へのデータ転送は 素分の画像データ (DATALO, DATAHO) が入力されて、LCD その上半面と下半面に対して交互に実行する。つまり図 25に示すように、液晶の転送クロックLCD CLK に1周 明について、LCDの上半面と下半面に関して各々4画 DATAL 、LCD DATAH 各々4ビットが計算される。図2 直が取られる。

来の1プレーン、1画素1ピットで表す方式によって実 [0011] 以上階調表示について説明したが、2 値表 示は、①前述の4 ブレーンデータ 構造において最低階調 と最高階覇のデータのみを用いることによって、②前述 の4プレーンデータ構造においてカラーテーブルの出力 **側を2値に対応するように設定することによって、③従** 現できる。

装置のLCD表示部の構成を示すプロック図である。図 て出力されると、そのデータは調停回路203において る。一方、表示制御部207はVRAM204に格納さ れている画像データを順次読み出し、LCDモジュール さて、図26は従来のLCDを搭載した携帯型情報処理 26に示すような構成の装置において、CPU201か ら表示画像データがCPUインタフェース202に対し で、CPUインタフェース202と表示制御部の動作は 異停回路203によって、互いの動作(画像データの魯 ム周期内にデータ転送が完了するように設定されてい タイミングを調整され、VRAM204に審き込まれ 208にデータ転送を行って画像の表示を行う。ここ き込みと読み出し)が重ならないように制御される。 【0012】(2)電池残容量が少ない時の処理

られた転送クロックの周期毎に行われる。この転送クロ [0013] この画像データの読み出しは、発振器10 5で生成されるクロックを分周回路106で分周して作 る。例えば、LCDが640ドット (横) ×480ドッ 一般にはちらつきが発生しないように画面表示を行う ためにはフレーム周波数は601比以上が必要と言われて ックは、表示画面がちらつきが発生しないようにフレー ト(樅)のサイズであるなら、転送クロックは30Mb フレーム周波数は70比程度の値が選ばれている 12.5

【0014】なお図26において、209は装置全体に

動作電力を供給する電源部であり、ここで説明している 携帯型情報処理装置の場合、マシガン電池や充電可能な NiCd電池などが使用されている。従って、電池の容量が 少なくなった場合には、内部データ保持のため、強制的 に装置の動作を停止する制御も行っている。さらに、電 他の残容量が少ない場合、LCDの駆動電圧の低下によ って表示機度が薄くなることもあるので、設度調整用の 可変抵抗を設けて、ユーザが表示決度の調整可能とした 構成をとる装置もある。

[0015] (3) スダンパイモード、給電停止による 消費電力削減 また、携帯型の情報処理装置はパッテリーで装置を駆動 V)に変換するためのDC-DCコンバータの変換効率 を向上させる試みも多くなされている。この変換効率の 最大値は、図28に示されているように装置の定格電力 付近で得られるよう装置電源部の効率・電力特性の設計 するために、電池電圧を一定の供給電圧(例えば、5 がなされている。

[0016] 一方で、このような携帯型情報処理装置の 動作可能時間を延ばすために、種々の省エネルギー対策 の設計がなされている。図27に示すような構成をもっ た携帯型情報処理装置を倒として考慮すると、各構成要 素の使用状況に応じてクロックの停止や給電の停止を行 うような設計になっている。例えば、ある一定時間以上 ら、タイマによる計測に基づいてハードディスク(HD (HDD) 305への電源部315からの給電を停止す ドディスク(HDD)3:0.5に給電を再開し初期設定を 行って、実際のアクセスを実行している。同様の制御は フロッピィディスク (FDD) 307や通信インタフェ 3からのキー操作が一定時間以上ない場合にはLCD3 11の表示輝度を落として消費電力の節減を行うなどの 工夫もなされている。また、図27において、302は フォントメモリなどを含むメモリ、303はタイマ割り 込みコントローラ、DMAなどの機能を有する周辺IC さらに一定時間以上アクセスがないならハードディスク D)305へのアクセス命令を検出した時点で再びハー **ース309に関しても行われる。また、キーボード31** D)305のモータ回転を停止しスタンバイ状態とし、 る。そして、CPU301からハードディスク (HD ハードディスク (HDD):305にアクセスがないな

チップである。

して、各構成要素が独立したタイミングでスタンパイ状 【0017】このように装置構成要素の動作特性に注目 態や給電停止状態に移行してゆくための処理が行われ

以上のような消費電力を低減する試みに加えて、装置使 とも考慮されている。たがていの携帯型情報処理装置に 用中や待ち運び中に発生する装置の誤動作を防止するこ はキーボードなどの入力部が設けられているが、例え 【0018】 (4) 静電気による誤動作の防止

に流れたり、或は、直接装置に指を触れなくとも指が近 **ざいたときに火花放電によって静電気が装置内部に伝わ** ば、装置使用者の手に(或は体全体に)蓄積された静電 気が、指の先端部を通して、キーボードを経て装置内部 ることによって、装置に誤動作を起こさせる原因とな

信号線404、コンデンサ423を経て、デジタル信号 【0019】これは、キーボードだけから発生するもの ではなく、例えば、指をLCDの表面に触れることによ た、装置を持ち運ぶことによっても、静電気が装置内部 に伝わり、スイッチ0FFにおいても常時動作している り、例えば、図29に示すように、指401より火花放 **電402によって回路の一部403に伝わった静電気が** って発生する沿面放電によっても装置の訳動作の原因と 【0020】こうした誤動作を防止するために従来よ が入力される半草体素子405の入力部の信号入力端 なる電気がLCDドライバ部に伝わることになる。ま クロック部などに誤動作を発生させることがある。

れる半尊体素子405の入力部の接地端 (GND) に伝 わって誤動作を発生させる前に、その信号入力端(S Y GIN) と接地端 (GND) との間にコンデンサ409 サ422、信号椒407を経て、デジタル信号が入力さ (SYGIN) に伝わり、また、抵抗421、コンデン に配置するような回路構成をとっている。

[0021]

【発明が解決しようとする課題】しかしながら上近した 4つの側面からの試みにもかかわらず、従来技術におい ては以下に述べるような問題点があった。その問題点を 前述の従来技術の項目に対応させて説明する。

アプリケーションプログラムや装置の用途によって2値 KO) が必要であり、その結果、電力消費が多くなる。また、③の方式を採用する場合、降調計算に用いる高い局 【0022】(1)階調表現をもった画像表示に関して 表示の必要しかない場合には、例えば、上述の①②の方 CDへ転送するために、高い固放数の基本クロック(CL 彼数の基本クロック (CLKO) が必要でないにもかかわら ず、グラフィック・コントローラ I C にCLKOを供給して 【0023】(2)電池残容量が少ない時の処理に関し 式を採用すると、階調表示と全く同じ方式でデータをし いなければならず、結果として、電力消費が多くなる。

フされると、外部電源を接続するか、或は、新しい電池 と交換するまではユーザは内部データを見ることができ ない。現在まで、電源オフの前に最小暇の操作が行える ようにLED点灯、ブザー鳴動、メッセージ表示などの ユーザが装置使用中に電池残容量の関係で突然電源をオ 処理が考えられてきたが、これらはいづれも別途に電力 を必要とする処理であるため、かえって留池の消耗をは

[0024]また、動作可能時間を長くするために、動 やめてしまうという欠点があった。

るが、LCDへの転送クロックやフレーム周波数が一定 作クロックを遅くして消費電力を下げる方法が有効であ 【0025】(3)スタンパイモード、給電停止による であるために、それらの調整は不可能であった。

消費電力削減に関して

の解成要素がそれぞれにスタンパイモードに移行してい 装置のDC-DCコンパークの変換効率が定格電力にお いて最大となるように設定されているため、装置の種々 るときは、図28に示すように変換効率が低いところで DC-DCコンパータが用いられパッテリ電力を効率的 に利用できないという欠点があった。

【0026】(4)静電気による誤動作の防止に関して アンサの容量は増やせず、結局、ノイズ冠圧レベルを高 誤動作として検知されるノイズ電圧レベルを高くするに はコンデンサの容量を大きくすれば良いが、コンデンサ の容宜を大きくすると、本来入力すべきデジタルデータ り、これが誤動作の原因となってしまう。従って、コン 信号の立ち上がりと立ち下がりがシャープではなくな くできないという問題があった。

ときにもパッテリ消費に影響を与えることなくこれを報 [0027] 本発明は上記従来例が抱えていた種々の間 し、また、パッテリ電力を効率的に利用することによっ て長時間の動作が可能で、バッテリの残容量が低下した 知することが可能で、かつ、静電気による誤動作を防止 することが可能な携帯型情報処理装置を提供することを 題点に鑑みてなされたもので、装置の消費電力を削減 目的とする。

表示手段への画像表示を行い、路調画像表示するなら相 なる。即ち、2億画像データと階調画像データを表示手 段に表示可能な携帯型情報処理装置であって、少なくと 前記選択手段による選択結果に基づいて、2値画像表示 であるなら相対的に低い周波数のクロックを用いて前記 対的に高い周波数のクロックを用いて前記表示手段への 【課題を解決するための手段】上記目的を達成するため に本発明の携帯型情報処理装置は以下のような構成から と、画像データを入力する入力手段と、前記入力手段に か、蚊は、路調画像表示するかを選択する選択手段と、 も2つ以上の周波数のクロックを発生するクロック部 よって入力された前記画像データを2値画像表示する 0 0 2 8

検出された前記電池の残容量に基づいて、前記表示手段 [0029] また他の発明によれば、電池を電源として 動作し、画像データを表示する携帯型樹類処理装置であ って、前記電池の残容量を検出する検出手段と、前記画 像データを表示する表示手段と、前記検出手段によって への前記画像データの転送速度を変化させる制御手段と を有することを特徴とする携帯型情報処理装置を備え を特徴とする携帯型情報処理装置を備える。

タの入出力動作の状況に基づいて、前記入出力手段への 入出力手段を備えた携帯型情報処理装置であって、前記 竜の電力に変換して供給する変換手段と、前記検出手段 って検出された前記異なる複数の媒体に対するデータの 【0030】また他の発明によれば、電池を電源として **動作し、異なる複数の媒体に対してデータを入出力する 倹出する検出手段と、前記電池から供給される電力を一** によって検出された前記異なる複数の媒体に対するデー **入出力動作の状況に基づいて、前記変換手段による変換** 異なる複数の媒体に対するデータの入出力動作の状況を 電力供給を制御する電力供給手段と、前配検出手段によ の効率が最適になるよう制御する制御手段とを有するこ とを特徴とする携帯型情報処理装置を備える。

【0031】また他の発明によれば、種々の情報を入力 入力する入力手段と、前記入力手段に入力倡号を入力す を逃がす比較的小容量のコンデンサとを有することを特 して処理する携帯型情報処理装置であって、前記情報を る入力線と、前記入力手段に対して、前記入力手段が動 顕供給穣との間、及び、前記入力粮と前記接地穣との間 に各々接続された静電気による誤動作防止のため静電気 作するよう電源部から電源を供給する電源供給親と、前 記入力手段の接地をとる接地線と、前記入力線と前記電 散とする携帯型情報処理装置を備える。

用いて表示手段への画像表示を行うように制御するよう 2 値画像表示するなら相対的に低い周波数のクロックを 用いて表示手段への画像表示を行い、入力画像データを 階調画像表示するなら相対的に高い周波数のクロックを [作用] 以上の構成により本発明は、入力画像データを [0032]

[0033]また他の発明によれば、電池の残容量に基 づいて、表示手段への画像データの転送速度を変化させ るよう動作する。

動作する。

【0034】また他の発明によれば、異なる複数の媒体 に対するデータの入出力動作の状況に基づいて、入出力 手段に対する電力供給を制御するとともに変換手段によ る電池電力の変換の効率が最適になるよう制御する。

【0035】また他の発明によれば、人力報と電源供給 **第との間、及び、入力線と接地線との間に各々コンデン** サとを設けて静電気を逃がすよう動作する。 [0036]

[実施例] 以下添付図面を参照して本発明の好適な実施 列を詳細に説明する。

画像表示を行うように制御する制御手段とを有すること

【0037】ここでは従来技術に対応して4つの側面か ら実施例を考える。

【0038】(1)階調表現をもった画像表示に関する 電力消費の削減 (図1~図6)

トローラの表示データ制御部の構成を示すプロック図で ある。ただし、説明を簡単にするために図23で示した 図1は、本実施例に従う階調表示用のグラフィックコン

途来例と同じ構成要素や人力信号については同じ装置参 照番号や同じ記号を付して説明を省略する。

と表示データ制御部に供給される。表示データ制御部に 【0039】この表示データ制御部にはCPU1からデ - タパスとアドレスパスと制御パスとで構成されるCP 6 ピットのアドレス(A O~A 1 5)と制御信号とが供 Uパス3を通して、8 ビットデータ(D 0~D 7)と1 恰される。また、クロック2からはクロックがCPU1 共給されるには、高い周波数のクロック (CLKO) と低い **弱波数のクロック (CLK1)** が供給される。

【0040】さて、図1 亡示したグラフィックコントロ ーラの表示データ制御部の基本的な考えはLCDを動作 メモリ管理部101や階調信号計算部102を含むシー ケンス制御部との分離にある。即ち、液晶制御部100 は、相対的に低い周波数のクロック (CLK1、例えば、6 的に高い周波数のクロック (CLKO、例えば2 4 MHz - 3 OMHz)と低い周波数(図1ではCLK1を共用)とを動作 図1に示すように、モード選択信号発生的119によっ ~1 0 MHz) で常に動作させ、シーケンス制御部は相対 て発生されるモード選択信号に従ってクロック切換部1 させるためのタイミング信号を発生させる液晶制御部1 00とCPUパス3とのパス制御などを行うパス制御/ 条件によって切り換えて動作させる。この切り換えは、 10によってなされる。

で2つの処理モードがあると考える。この階調表示は前 【0041】次にモード選択について説明する。ここで は、LCDに階酮表示をする場合と2値表示をする場合 2 値表示はその4 プレーンデータ構造のデータの最低階 買と最高階調のみを用いることによってなされるものと 亦の4 プレーンデータ格温のデータを用いるものとし、

示)"又は"FFH (1.6/進表示)"であるので、1 画 00から出力されるLCD RD信号をバス制御/メモ れば不一致信号"L"が出力される。図2では、このこ 【0042】図2は、画像データが前述の4プレーンデ --ク傑造をもつときに路闘データであるか2値データあ るかを判定してモード選択信号を出力するモード選択信 号発生部119の構成を示すプロック図である。画像デ **ータが4プレーンデータ構造をとっていながら、それが** 2値デーケであるなら、実際の値は"0 OH (1 6 進嚢 ピットロ~ピット1を比較して、全てが"1"であるか 全て"0"であるかを闘べる。いの判定は、通常、LC Dへのデータ転送のために、液晶制御部100から出さ れるアドレスに従ってVRAM103がアクセスされる ときに同時に行われる。この同時処理は、液晶制御部1 リ管理部101経由で受信することによって同期がとら れる。ここで、データが全て"0"又は全て"1"であ 5ならば、一致倡号"H"が、又、階間データが存在す とがV R A M 1 0 3 の 4 つめプレーン各々に対して行わ 素データ比較部112では、画像データ1画素について

れていることが示されている。モード判定部113では これらの一致信号が、全フレームにわたって出力されて いるのか、又は一部でも不一致信号が出力されているの かをFRM倡号に同期して判定する。

【0043】そして、全て一致信号のときは処理モード が2値モードであり、不一致倡号が存在するときは処理 モードが路鋼モードであると判定される。なお、処理モ 【0044】VRAM査き込み (WR) データ比較回路 114では、VRAM103にその後합き込まれるデー タ (D0~D7) をVRAM103への杳き込みが発生 ードのデフォルトは路闘モードとしている。

数部112は、処理モードが2値モードに移行すればモ ド解除信号が入力されるまで、データ比較動作を停止 するタイミングを契機として同様に比較して階調データ の書き込み時には、モード解除倡号をモード判定部11 3へ送り、2値モードから階調モードに戻す。このタイ ミングは、パス制御/メモリ管理部101が発行するV RAMへの書き込み命令 (VRAM WR) を検知する ことによって知ることができる。なお、1画素データ比

102へのクロック供給は停止し、パス制御/メモリ管 メモリアクセスを1メモリプレーンについてのみ実行す る。なぜなら、前述のように画像データが2値データの 【0045】さて、図1で示した表示データ制御部に入 力されるモード選択信号が2値モードとなると、クロッ ク切換部110によってシーケンス制御部の階調計算部 理部101へのクロックは低い周波数のクロック(CLK 1) が送られる。このとき、高い周波数のクロック (CLR 0) は発振そのものを停止させる。それと共に、バス制 **御ノメモリ管理部101では、VRAM103に対する** 場合、4プレーン共に同じデータが格納されているから である。その読み出された2位データは、パス制御/メ モリ管理部101からデータ選択路111を通して液晶 制御部100~転送される。これに対して、処理モード が階額モードであるなら画像データはVRAM103か ら階調信号計算部102での階調変換の後、データ選択

【0046】従って本実施例に従えば、剛像データが2 直データであるときには、高周波数のクロックで動作す る階調信号計算部を停止させ、シーケンス制御部の動作 周波数を下げることによって消費電力を削減することが 路111を通して液晶制御路100へ転送される。

【0047】上述の実施例では2値画像表現は4プレー ンデータ構造のデータの最低階調と最高階調のみを用い ることを前提として、また、モード選択信号は表示デー タ制御部の外部にあるモード判定回路から供給されると **_て説明したが、本発明はこれに限定されるものではな** 1、2 値画像表現を従来技術で説明した階調信号計算部 102のカラーテーブル105の出力を2値とするよう にし、モード選択信号を略調信号計算部内部から発生さ ⊛

【0048】つまり、画像データそのものは階調をもっ せることによっても可能である。

たアータでありながら、カラーテーブル105の出力を "OH (16進表現)"或は"FH (16進表現)"と ル105の出力が4ピットで表現されているのは、LC Dの表示階調を16階闘と想定しているためである。こ の場合の装置の表示データ制御部は図3に示すような構 成となる。図3の構成では2値判定回路116が、階調 **暦号計算部102の外部に接続され、パス制御/メモリ 育理部101から出力された関値に従って画像データを** 白或は黒の2値に変換するように制御する。また、図3 して2値表現を行う場合である。ここで、カラーテーフ

れ以外の中間値を含んでいるかどうかを判定する。その は、図4に示すように、カラーテーブル105の前段に ル105に設定する値が"OH"或は"FH"、或はそ 判定結果、設定値が"OH"或は"FH"であるときは 処理モードを2値モードに設定するようにモード選択信 号を発生する。これに対して、その設定値に中間値を含 んでいるときは処理モードを階調モードに設定するよう 定部115は2値モードのとき、パス制御/メモリ管理 部101から出力された関値に従い、画像データのどの 値を開値として白或は黒の2値に変換するかを表す基準 なり、路鋼信号計算部102を停止させられる。このた テーブル判定部115を設け、CPU1がカラーテーブ にモード選択信号を発生する。それと共に、テーブル判 値を2値判定回路116に出力する。さて、モード選択 信号で1度、2値モードが設定されると、その信号はク め、パス制御/メモリ管理部101は入力される画像デ が入力された時点でCLTB WR信号を階調信号計算 部102に入力して路調信号計算部102を再び動作さ ロック切換部に入力され、クロックは低い動作周波数と ータが階調データであるかどうかを監視し、階調データ に示した表示データ制御部の階調信号計算部102に

経て液晶制御部100~出力される。図6に示されてい ク (CLKI) の4クロックに相当する時間で、LCD1画 示すブロック図である。つまり、階調信号計算部102 に入力された画像信号は各画素毎に、2値判定部117 15から出力された閾値と比較され、2値データに変換 されて階調信号計算路102及びアータ選択部111を るように、その制御は低い周波数のクロック(CLKI)に RAM103から読み出され、それぞれが2値判定の後 【0049】図5は2値判定回路116の詳細な構成を において、図6に示すタイムチャートに従って、2 値判 定基準レジスタ118にセットされたテーブル判定部1 面、下画面用にそれぞれについて別々のタイミングでV に2値画像に変換される。つまり、低い周波数のクロッ 基づいて行われ、画像データはLCD表示画面の上画

は、低い周波数のクロック (CLKI) をパス制御/メモリ 0に入力され、すでに説明したように2値モードのとき 出力されるモード選択信号は同じくクロック切換部11 制御部101及び階韻計算部102へ出力する。 【0051】以上のような構成によっても、処理モード が自動的に判別され、処理モードが2値モードであるな らシーケンス制御部の動作周波数を下げることによって 消費電力を削減することができる。

【0052】(2)電池残容量が少ない時の処理(図7 ~図12)

した図26に示す装置と同じ構成要素については同じ装 [電池残容量に従う転送クロック周波数の切り換え (図 7~図10)] 図7は本実施例に従う携帯型情報処理装 なお、図1に示す構成要素の内、従来技術において説明 置の表示データ制御部の構成を示すブロック図である。 置参照番号を付して説明を省略する。

は、セレクタ211の選択信号によって分周比を切り換 セレクタ、212は発板器205の発生するクロック僧 号を分周してフレーム周波数の元となる転送クロックの 2のクロック信号が切り換わることにより、LCDモジ ュールへの転送クロックが切り換わり、LCD上でのフ [0053] 図1において、210は電源電圧を検出し 1 はコンパレータ210の結果により分周比を選択する タイミングを生成する分周回路である。分周回路212 える動作を行う。表示制御部207では、分周回路21 てデジタル値に変換する2 ビットのコンパレータ、2 1 レーム周波数が変化する。

とした場合の電源209の電池電圧とフレーム周波数の 関係を示す図である。本実施例では640ドット×48 0 ドットのサイズのLCDに対して8 ビットずつデータ 【0054】図8は発振器205の発振周波数を6MHz 転送を行うことを想定している。

ので消費電力を抑えることができる。さらに、分周数が 4で、フレーム周波数が39Hzの場合、表示画面はちらつ がみられるが、転送クロック周波数が2.0Mbと低くなる きがみられるが、消費電力はさらに低く抑えることがで フレーム開波数が52Hzの場合、表示画面にややちらつき 【0055】図8によると例えば、分周数が2の場合、 転送クロックは3.0Mfz、フレーム周波数は78Hzであり、 ちらつきのない良好な画質が得られる。分周数が3で、

[0056] 従って、コンパレータ210が電池の電源 **閻圧を検知して、その検知された値に基づいて分周数を** 切り換えることによって、電池の電源電圧に従ったフレ - ム因波数の制御が可能になる。

低下を知ることができる。また、電池電圧低下時に表示 【0057】従って本実施例に従えば、電池電圧低下時 することによって、ユーザはそのちらつきから逆に電圧 データの転送クロック周波数を下げることにより表示に に転送クロックをLCD画面がややちらつく程度に設定

【0050】いづれにしてもテーブル判定部115から

面分の画像データの2値変換が行われることになる。

係る回路の消費電力を低く抑え、装置の動作可能時間を 長くすることができる。

もできる。この場合、装置に電池の脱着検出スイッチを **設け、電池装着後の経過時間を計測することにより、表** 【0058】また上述の実施例では電池の残容量を知る 手段として検知した電池電圧を用いていたが、装置が充 電が効かない一次電池を電源として用いる場合は、残容 **量検出の指標として電池装着後の経過時間を用いること** 示データの転送クロック周波数を変化させる構成とす

ック図である。図9において、図7で説明した装置と同 置において、217は鴛池が装置に装着されている装置 【0059】図9は電池の脱着検出スイッチを設けた携 **帯型情報処理装置の表示データ制御部の構成を示すプロ** じ構成要素には同じ装置参照番号を付してある。この装 を検出する電池検出スイッチ、218は電池装着後の装 マ218のカウント値が設定値を越えたかどうかを判定 回路212の切換信号を完生するセレクタである。電池 険出スイッチ217は、電池装着時にタイマ218に対 してカウントスタート信号を発生し、電池が取り外され 置の累積動作時間をカウントするタイマ、219はタイ する比較器、220は比較器219の結果に応じて分周 た時にカウントストップ及びカウンタクリア信号を発生

あるなら、セレクタ220は"0"を出力し、これに応 じて分周数が定められ、プレーム周波数は7842程度とな 換えられ"1"を出力し、これに応じて分周数が定めら 時間が2. 5時間以上であるなら、比較器219からの カし、これに応じて分周数が定められ、フレーム周波数 【0060】図10は電池装着後の動作時間とLCD表 示画面のフレーム周波数の関係を示す図である。図10 に従うなら、電池装着後の果積動作時間が0~2時間で 比較器219からの信号によってセレクタ220が切り れ、フレーム周波数は52½程度となる。同様に累積動作 信号によってセレクタ220が切り換えられ"2"を出 る。また、累積動作時間が2~2. 5時間であるなら、 は39比程度に下げられる。

連づけることにより、上述の実施例と同様に電池電圧低 【0061】以上説明したように電池装着後の累積動作 ので、電池の残容量と電池装着後の累積動作時間とを関 下時(果積動作時間が長くぶったとき)フレーム周波数 を変化させてLCD画面にちらつきを与え、そのちらつ 時間によってフレーム周波数を変化させることができる フレーム周波数を下げることにより表示に係る回路の消 費電力を低く抑え、装置の動作可能時間を長くすること きからユーザに電池寿命が近いことを通知することや、

【0062】なお、上記の説明ではセレクタ220の出 力を"0"、"1"、"2"の3通りとしたが本発明は これに限定されるものではない。例えば、セレクタ出力

数切り換え不可から可能に)することができる。

をこれ以上に増やすことも可能である。また、転送クロ ック周波数やフレーム周波数についても、1以上の任意 の数のちらつきのない周波数と、1以上の任意の数のち らつきの見られる周波数をもつように構成することも可

6、上記説明した電池電圧の検知や装置の累積操作時間 の検出の他にも種々の方法を用いることができることは [0063] さらに、電源残容量の検知手段について 言うまでもない。

ンパレータ出力(検出された電池電圧)を直接用いて転 【0064】 [CPU制御による転送クロック周波数の 切り換え(図11~図12)] さて上述の実施例ではコ 送クロック周波数を切り換えたが、その切り換えは装置 のCPUによって制御することもできる。特に、CPU による制御は実行アプリケーションプログラムの性質に 依存した制御が可能となる点で有効である。

【0065】図11はCPU制御によって転送クロック 間波数の切り換えが可能な携帯型情報処理装置の表示デ 1に示す構成要素の内、従来技術において説明した図2 6に示す装置や図7に示した装置と同じ構成要素につい **ータ制御部の構成を示すブロック図である。なお、図 1** ては同じ装置参照番号を付して説明を省略する。

のとき切り換え不可、"0"のとき切り換え可能と定義 【0066】図11において、213はCPU201が して用いられるRAM、215は電源209の電池電圧 を離散値へ変換するA/Dコンパータ、216はA/D 実行する制御プログラムや処理プログラム或は定数など を格納するROM、214はCPU201の作業領域と コンパータ215の動作及びその雑散値の読み込みタイ ミングを発生するタイマであり、例えば、数秒に1回カ ウントアップするように設定され、そのタイミングでC PU201に割り込み信号を発生する。また、RAM2 | 4には転送クロック周波数切り換え制御フラグ(1 F LG)が設けられる。ここでは、IFLGの値が"1" されているものとする。

【0067】次に図12 (a) ~ (b) に示すフローチ ャートを参照して、C P U 制御による転送クロック周波 数切り換え処理について説明する。

【0068】まずステップS201において、プログラ ム実行に使用するRAM214の作業領域の確保や変数 は、IFLGに対して、電圧低下時に表示データの転送 クロック周波数の切り換えを行うがどうかを指示する値 を設定する。この値の設定は装置に備えられたユーザ人 力部(例えば、キーポード、LCDパネルキーポードな ど)から指示される。ステップS203では、ユーザが 指示したアプリケーションプログラムを起動して実行す る。ステップS204では、IFLGの値をステップS 202と同様の手順で変更(例えば、転送クロック周波 設定などの初期設定を行う。次にステップS202で

特周平06-119079

6

【0069】さて次に、A/Dコンバータ215から値 数値(電池電圧のデジタル値:以下VD という)が読み 込まれた時の転送クロック周波数の切り換え側御処理に ついて、詳細に説明する。その読み込みは、タイマ21 6によるCPU割り込みが契機となる。

【0070】CPU割り込みが発生すると処理はステップS301において、A/Dコンパータ215に変換開始信号を出力して電池電圧のA/D変換を指示する。ステップS302ではA/D変換終了待ちとなり、A/D 変換棒ですると、処理はステップS303に進み、A/Dコンパータ215から変換値(傾於値VD)

 $\{0072\}$ ステップS308では V_D の値が6.0V 以上であるかどうかを謂べる。ここで、 V_D ≤ 6.0V であるなら処理はステップS310に進み、さらに続けて、 V_D の値が6.5V以上であるかどうかを顕べる。これに対して、 V_D < 6.0Vであるなら、処理はステップS309に進み、 V_D の値の範囲が $5.5 \le V_D$ < 6.0であると判断して、セレクタ211に"2"の値を出力するよう結形して、セレクタ211に"2"の値を出力するよう指示して処理はステップS313に進む。

 $\{00073\}$ ステップS 310において、 $V_D \ge 6.5$ Vであるなら処理はステップS 312に進み、 $V_D < 6.5$ であるなら処理はステップS 311に進み、 V_D の値の範囲が $6.0 \le V_D < 6.5$ であると判断して、セレクタ 211に"1"の値を出力するよう指示して処理はステップS 313に進む。

【0074】処理がステップS312に進んだ場合、V D ≥ 6. 5 Vであるか転送クロック局被数切り換え不可 であるので、セレクッ211に"0"の値を出力するよう指示して処理はステップS313に進む。

【0075】さて、本実施例の場合以上の説明で用いたセレクタ211の値が、図8及び図10で示した値に対応してと考えると、A/D変換して検出されたVDの値と指示された1FLGの値に従って、分周数が定められ 転送フロック周数数が変化する。この結果、セレクタ211の出力値が"0"であるなら、LCD表示画面のフ

レーム周波数は78b2程度となり良好な画質が得られ、高 粕細な画面を生かした作業が可能となる。また、セレケ タ2 11の出力値が"1"であるなら、LCD表示画面 のフレーム周波数は52b2程度となり、画面はややちらつ 〈程度となる。さらに、セレクタ2 11の出力値が "2"であるなら、LCD表示画面のフレーム周波数は 39b2程をなる。

[0076] 最後に処理はステップS313において、 3.4.5016を開始や1.4個種を繋でする

タイマ216を再設定して処理を終了する。 【0077】従って本実施例に従えば、アプリケーションプログラムの実行開始時に転送クロック周波数切り換え制卸フラグ(1FLG)に値を設定することによって、各アプリケーションプログラムの特徴に合わせてユーザの操作性を犠牲にすることなく、効果的に消費電力の削減と電源電圧低下時のユーザへの通知を行うことができる。

【0078】 (3) スタンパイモード、結び停止による

において、図27に示した従来例の装置と同じ装置構成 **要素には同じ装置参照番号を付して説明を省略する。図** 13において、326はHDDユニット305を制御す を制御するFDDコントローラ、318は通信ユニット 309を制御する通信コントローラ、320はLCD3 11の表示制御を行うLCDコントローラ、322はキ ーポード313からの入力された情報を得るキーボード コントローラ、324は電源部315からの電圧を一定 ~V5)の制御とDC-DCコンバータ324の素子定 数の変更制御を信号 Sg によって行うパワーマネジメン 図13は本実施例に従うLCDを備えた携帯型情報処理 装置の槹成を示すプロック図である。図13に示す装置 るHDDコントローラ、316はFDDユニット307 **靍圧に変換するDC-DCコンバータ、328は本装置** のI/O関係の構成要素に関する電源供給(図中のVi 消費電力削減 (図13~図18)

【0019】図14はパワーマネジメント部328の詳 36 は各1/0関係の枏成要素 (ここでは、HDDユニ ット305、FDDユニット307、通信ユニット30 5)のスタイパイモードに移行する時間を設定する時間 設定レジスタ (REG)、337は上配各1/0関係の **南成要素にI/O (入出力動作) が発生しなくなって経** 過した時間(I/O動作未発生経過時間)と時間散定レ ジスタ (REG) 336に設定された時間とを比較する 比較回路、338は1/0動作未発生経過時間を計測す るタイマ、339は各1/0関係の構成要素への電源供 或は、CPUへのクロック供給が停止しているかを示す 給を制御する1/0電源制御部、330はCPU301 細な構成を示すブロック図である。図14において、3 やその周辺機器(メモリ302や周辺IC303など) 66段大周波数 (何えば、20Mb) で動作しているか、 7、LCD表示部311、キーボード313が対応す

C P U状態レジスタ (R:E/G)、331は1/の循源的 御部339から供給される各1/0関係の構成要素の動作情報とC P U状態レジスタ330に設定されたC P U 動作状態の情報に基づいて装置全体の負荷を推定しDC-DCコンパータ324の素子定数の変更を創御する信号S0を出力するパワー判定部である。

[0080]以上の構成において、例えば、時間設定レジスタ336にHDDにニット305のスタイパイモードに移行する時刻として最後に1人の動作が発生したした時刻+1分を設定してはくと、HDDユニット305に対して1人のが1分以上発生しないとき、比較回路37はこれを検出してごとり301に対して割り込み信号(INT)を発生させると共に、1人の電源側部第39に対してHDDユニット305に対してHDDユニット305に対してI人のが「分以内に発生すると、引きづつき電源供給(VI)が核行される。同様の側部が他のI人の関係の構成要素(FDDユニット307、通信ユニット307、LCD表示部311、キーボード313)に対しても行われる。

ペル"し"になり、消費電力はスタンパイモード2とな [0081] 図15は装置の構成要素の動作状況とDC また、HDDユニット305或はFDDユニット306 が動作停止状態(図中に×で示されている)にあるなら 倡号S0 の値はハイレベル"H"のままであるが、消費 電力はスタンパイモード3となる。さらに、HDDユニ ット305、FDDユニット306、及び、キーボード る。さらに1/0関係の全構成要素が動作停止状態にあ ているなら、信号 20 の値はローレベル"し"で、消費 −DCコンパータ324の素子定数の変更を制御する信 (図中に〇で示されている) にあるなら信号 Sn の値は る。図15に従えば、装置の各構成要素全てが動作状態 り、CPUとその周辺回路へのクロック供給が停止され 313が動作停止状態にあるなら信号50の値はローレ ハイレベル"H"となり、消費電力は定格電力となる。 号S0 の値及び装置の消費電力の関係を示した図であ 電力はスタンパイモード」となる。

電力はスタンバイモード:となる。 【0082】 さて次に、上記のような動作条件に対応したDC-DCコンバータ324の動作について設明す [0083] 図16は総核型のDCーDCコンパータ3 24の評価な格成を示す自路図である。図16において、341ほ2次個にタッグのついたトランス定数を2 種類もったトランス、342はトランスを数を101次回を駆動するトランジスタ。343はトランジスタ341の1次回を駆動するトランジスタ、343はトランジスタ342の駆動函波数及びオンデューティ(ON DUTY)を創御する前倒1C、344は信号50によって切り替わる半導体スイッチ(SW)である。

【0084】スイッチ(SW)344は信号Sg によって、トランス341のダップのH側とL側とを切り換

え、負荷が重い時(信号SOがハイレベル"H"になる)にはH側に、負荷が軽い時(信号SOがローレベル"L"になる)にはL側に到り替わる。これによって、DC-DCコンパータ324の変換効率は負荷の大小に依存して図17に示すような、電力(W)-効率(%)の関係由線を得ることができる。従って、図17に示す関係に従えば、負荷が比較的小さいスタンパイモード1、2においても、高い電力変換効率を保ったまま電力を引き出すことができる。このことは、負荷が比較的小さい時には電池電源の消耗を低く如えることを意味してさい時には電池電源の消耗を低く如えることを意味して

【0085】また、図16で説明した絶縁型DC-DC コンパータ以外に、昇圧降圧可能なチョッパタイプのものを用いることも可能である。 [0086]なお以上の実施的では1/0関係の特成要素の動作状態と、CPUとその周辺回路の動作状況から装置の負荷を推定してDCコンバータの変換効率を高く維持する場合について説明したが、本発明はこれに関定されるものではない。例えば、図18に示すように、DC-DCコンバータに電流調定部345を設け負荷に流れる電流を直接調定することで負荷を推定し、電流値が高い場合は負荷が頂いと判断して、信号S0をハイレベル。HIにすることにより、また、電流値が呼い、場合は負荷が軽いと判断して、信号S0をハイレベル。HIにすることにより、また、電流値が呼い

(4) 静電気による認動作の防止(図19~図21) 次に指などが上記3つの実施例において説用した情報処理装置に触れたり、近づいたりすることによって、節電気が装置内に伝えられた場合に、静電気によって引き起こされる認動作を防止する回路について説明する。

[0087] 図19は本実施例に従う認動作防止回路の 構成を示す回路図である。図19において、従来技術に 従った図29に示す回路と同じ構成要素については同じ 参照番号を付して説明を省砕する。また図19におい て、406a、406b、406には半導体案子405 の人力端子SYGIN、SYGINS、SYGINSに各々入力されるデ ジタルデータ入力線、408は半導体素子405の動作 電源保持線、409a、409b、409にはデジタル データ入力線406a、409b、409にはデジタル データ人力線406a、406b、406に各々と接地 線 (GND) 407との図のコンデンサ、410a、4 10b、410にはデジタルデータ入力線406a、4 06b、406c各々と動作電源供給線408との図の

コンデンサである。 【0088】以上の構成の回路において、指401から

 $\widehat{\Xi}$

(22)

て、コンデンサ409a、409b、409cによって **デジタルデータ人力線406a、406b、406cと** 動作電源供給線408との間に発生したノイズ信号の電 10cによってデジタルデータ入力報406a、406 b、406cと接地級 (GND) 407との間に発生し 流は遊がされ、またコンデンサ410a、410b、4 たノイズ倡号の電流は逃がされることになる。

【0090】その結果、本実施例に従えば、図29で示 した従来例のコンデンサの静電容量が100応程度必要 であるのに対して、図19で示した回路のコンデンサ4 10cの静電容量は各々、10吓程度でノイズ信号の電 保ちながらも、即ち、入力デジタル信号の立ち上がりと 立ち下がりをなまらせることなく、ノイズ電圧レベルを 09a, 409b, 409c, 410a, 410b, 4 **流を逃がすことができる。このため、薛昭容量を小さく** 上げることが可能になる。

の性質、例えば、信号のオンオフのスイッチング頻度に 【0091】さて、人力信号の被形を乱すことなく、効 図19に示す回路に限定されるものではない。入力信号 果的にノイズ信号の電流を送がすことができる回路は、 応じて、種々の回路構成をとることができる。

供給粮408と動作電源増子(VCC)との間に直列接続 【0092】図20は、入力デジタル信号のオンオフの スイッチング頻度が高い場合に対応した認動作防止回路 を示す回路である。図20において、431は動作電源 07とGND端子との間に直列接続されたフェライトビ 一式、433はパイパスコンデンサである。この回路に おいて、フェライトピーズ431は動作電源供給粮40 8 から半導体素子405に伝えられる高周波ノイズ電流 を防ぐために、また、フェライトピーズ432は接地線 (GND) 407から半導体素子405に伝えられる高 されたフェライトピーズ、432は接地線 (GND) 4 **間抜ノイズ電流を防ぐために用いられる。このフェライ** トピーズは高周波電流に対しては抵抗値が小さいので、 人力回路全体の消費電力を増やさないという利点もあ

ッチング頻度が高くない場合には、図21に示すように 高価なフェライトピーズの代わりに安価な抵抗441を 用いることによって、動作電源供給額408から半草体 素子405に伝えられる高周波ノイズ電流を防ぐことが 【0093】また、入力デジタル信号のオンオフのスイ

05の人力端子前に、接地線 (GND) と入力端子との 【0094】以上、いくつかの回路構成を示したが本実 【0095】尚、本発明は、複数の機器から構成される /ステムに適用しても良いし、1つの機器から成る装置 にプログラムを供給することによって達成される場合に **施例によれば、デジタル信号が入力される半導体素子4** 3、及び、動作電源供給粮と入力端子との間に比較的小 容量のコンデンサを接続することによって、入力デジタ に適用しても良い。また、本発明は、システム或は装置 り、ノイズ信号に係る誤動作を防止することができる。 ル個号の立ち上がりと立ち下がりをなまらせることな く、ノイズ信号の電流を逃がすことができることにな も適用できることはいうまでもない。

[9600]

[発明の効果] 以上説明したように本発明によれば、画 を用い、暗鯛装示するときには高い周波数のクロックを 用いるので、2 値表示時の装置の消費電力を階調表示時 像データを2値表示するときには低い周波数のクロック

【0091】また他の発明によれば、電池の残容量に従 れによって表示画面の画質が変化するので、装置利用者 に電池残容量を報知することができるとともに、電力消 って画像データの転送速度を変化させることができ、こ のそれに比べて削減できるという効果がある。 費を抑制することができるという効果がある。

電力供給を制御するとともに電池電力の変換効率を制御 るデータ入出力動作の状態に従って入出力手段に対する できるので、電池による装置の長時間使用が可能となる [0098] また他の発明によれば、種々の媒体に対す という効果がある。

【0099】また他の発明によれば、比較的小容量のコ 入力信号の波形を変えることなく、誤動作電流を吸収す ンデンサによって入力信号を逃がすことができるので、 ることができる。

【図面の簡単な説明】

た携帯型情報処理装置の階調表示用の表示データ制御部 【図1】本発明の代表的な実施例であるLCDを搭載し の構成を示すプロック図である。

【図2】モード信号選択回路の構成を示すプロック図で

【図4】 階調信号計算部に2値/階調判定回路を備えた 【図3】携帯型情報処理装置の階調表示用の表示アータ 前御部の別の実施例の構成を示すプロック図である。

【図5】図3で示した2値判定回路の詳細な構成を示す 晶合の構成を示すプロック図である。 ブロック図である。

【図6】2値判定処理のタイミングを示すタイムチャー トである。

【図7】 LCDを格載した携帯型情報処理装置の電源供

給部と表示データ制御部の構成を示すプロック図であ

【図8】電池電圧としてシ画面の画質との関係を示す図

【図9】 LCDを搭載した携帯型情報処理装置の電源供 哈部と表示データ制御部の別の実施例の構成を示すプロ

[図10] 図9に示した装置の累積動作時間とLCD画 ック図である。

ク周波数がC P U 制御可能な携帯型情報処理装置の構成 【図11】LCDへの画像データ転送の際の転送クロッ 面の画質との関係を示す図である。 を示すプロック図である。

[図13] スタンパイモードへの移行や柗電停止によっ 【図12】図11で示した装置が実行する転送クロック 因波数制御処理を示すフローチャートである。

て電力供給制御の可能な携帯型情報処理装置の構成を示 【図14】図13に示すパワーマネージメント回路の群 すプロック図である。

信号S0 の値及び装置の消費電力の関係を示した図であ 【図15】図13に示す袋団の各構成要素の動作状況と 田な構成を示すプロック図である。

[図16] 絶縁型のDC-DCコンバータ324の詳細 [図17] DC-DCコンパータ324の変換効率を示 な構成を示す回路図である

【図18】 DC-DCコンパータ324の別の構成を示 す電力 (W) - 効率 (%)の関係曲級である。

【図20】 誤動作防止回路の別の構成を示す回路図であ 【図19】 麒動作防止回路の構成を示す回路図である。 す回路図である。

【図21】 説動作防止回路のさらに別の構成を示す回路 [図22] 従来の階調表現のための画像信号とフレーム 図である。

【図23】従来のLCDを搭載した携帯型情報処理装置 9階調表示用の表示データ制御船の構成を示すプロック 番号の関係を示す図である。

【図24】図23に示す階調信号計算部の構成を示すプ ロック図である。

[図25] 入力画像データの処理タイミングを示すタイ

【図26】従来のLCDを搭載した携帯型情報処理装置 ムチャートである。

【図27】従来のLCDを搭載した携帯型情報処理装置 の電源供給部と表示データ制御部の構成を示すプロック 0一般的な構成を示すプロック図である。 図である。

【図28】従来のDC-DCコンパータの変換効率を示 【図29】従来の誤動作防止回路の構成を示す回路図で す電力 (W) 一効率 (%) の関係曲級である。

[作号の説明] I CPU

クロック

CPUKA

00 液晶動御部

パス制御部/メモリ管理部 0.1

画像信号計算部 0 2

VRAM 0 3

画像パッファ 0.4

カラーデーブル 0.5 フレーム間引きテーブル 901

フレーム数カウンタ 0.7 シリアル/パシフル奴殻部 0 8

タイミング制御邸 601

クロック知機部

データ選択部 10


1 画素データ比較部

モード判定部


VRAM WRデータ比較部


テーブル判定部


VRAM F-LOCIK 2(14) GRI




[図[8]










CPU




インタフェース

調停回路

VRAM

204


動作時間	セレクタ	分周数	転送クロック周波数	フレーム周波数	画質	
0 ~ 2 h	0	2	3.0 MHz	78 Hz	. 良好	or a large way to the
2 ~ 2.5 h	1	3	2.0 MHz		やや ちらつく	0 J
2.5 ~	2	·-· · 4	1.5 MHz	39 Hz	ちらつく	-




(81


特開平06-119079


























PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-149237

(43)Date of publication of application: 02.06.1998

(51)Int.CI.

GO6F 1/32

GO6F 1/08

(21)Application number: 08-

(71)Applicant: KYUSHU SYST

309150

JOHO GIJUTSU **KENKYUSHO** MATSUSHITA

ELECTRIC IND CO

LTD

(22)Date of filing:

20.11.1996 (72)Inventor: KAI YASUSHI

BEST AVAILABLE COPY


ISHIHARA TORU YASUURA HIROTO

(54) SEMICONDUCTOR CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To control the power consumption of a semiconductor in accordance with the remaining capacity of a battery or the state of a load and to extend the application time of a portable electronic equipment.

SOLUTION: Normally a machine instruction I stored in an instruction storing means 2 is decoded in an instruction decoding means 4 and arithmetic processing is executed by a function unit 5, but when the decoded machine instruction I is a previously



determined power consumption controlling instruction, operation voltage and clock frequency are changed by controlling a voltage control means 7 for transforming voltage inputted from the outside of the semiconductor and supplying the transformed voltage to respective

circuits in the semiconductor and a clock generation means 6 for supplying clocks to respective circuits in the semiconductor. Since the means for controlling power consumption based on a program is included, accurate control for power consumption can be executed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

特開平10-149237

路称呼公 (E2) (19) 日本図称紹介 (1 b)

(三)特群田口公司命中 **S**

特開平10-149237

(43)公园日 平成10年(1998) 6月2日

G08F

口四四四

1/32


G06F (51) Int C.

(全7月) CHECK 未口水 口水項のほ3 OL

(21) HICTOR	(本口平8-309150	(71)曲[1人 588134367	598134367
			財団独入九州システム的党技術研究
(22) 出口用	平成8年(1998)11月20日		招岡市早良区百選紙二丁目1公25号
		(1) 田口人	000005821
			极下口器四位位数式设计
			大阪路日以市大学門以1008日始
		(72) 発明者	甲级口句
	v		福岡市早島区百辺斑2丁目1522号
			株人 九州システム信仰技術研究所
		(72) 班明省	石原 李
			们局市公区IDH 1-42-5-35
		(72) 宏明位	ATD TOX
			福岡市以区省和展4丁目1の1の403
		(74) (FEL)	弁粒士 小紅 苔 (外1名)

(34) [発散の名称]

【課題】 電池の残量や負荷の状況に応じて半導体の消 費電力を制御し、携帯電子機器の使用時間を長くするこ 通常は、命令記憶手段2に記憶した機械 **電力を制御する手段を設けることで、きめ細かい消費電** 命令1を命令復号手段4で復号し、機能ユニットちで演 算処理を行うが、復号した機械命令2が予め決められた 制御手段フと、半導体内部の各回路にクロック供給する 消費電力制御用の命令である場合、半導体外部から入力 した電圧を変圧して半導体内部の各回路に供給する電圧 クロック発生手段 6 とを制御して動作電圧およびクロッ ク周波数を変化させる。このようにプログラムから消費 力制御を行うことを可能とする, [解決手段]



BEST AVAILABLE COPY

前配配位手段に配位した機械命令を復号して制御倡号を |精水項1] 機械命令を記憶する記憶手段と、 出力する命令復号手段と

前記命令復号手段の出力する制御信号を保持する制御信 前記制御信号保持手段の出力する制御信号に依り出力電

前記制御信号保持手段の出力する制御信号に依りクロッ ク出力の周波数を制御するクロック発生手段とを備えて 圧を制御する電圧制御手段と

前記機械命令に依り前記半導体回路の動作電圧と動作周 波数を変化させることを特徴とする半草体回路。

【請求項2】 前記機械命令が、電圧と動作周波数を制 **卸するために予め定められた機械命令であることを特徴** とする請求項1記载の半草体回路。

【請求項3】 前記機械命令が、データ転送命令である ことを特徴とする請求項1記載の半導体回路。

[発明の詳細な説明]

医盘

|発明の属する技術分野||本発明は、本発明は、携帯用 **電子機器などにおいて使用される消費電力制御機能を備** えた半導体回路に関する。

[従来の技術] たとえば、ラップトップコンピュータ等 の電池を電源とする携帯用電子機器においては、動作可 能な時間を長くするために、消費電力を出来るかぎり減 らすことが必要である。このため、従来から模帯用電子 ングシステムにより監視して、たとえば、キーボードか らの入力が一定時間以上無かった場合には、携帯用電子 機器が待機状態にあると判断して、携帯用電子機器を低 機器の動作状態を、携帯用電子機器自体のオペレーティ 消費電力モードで動作させることが行われている。

[0003] 従来、このナペレーティングツステムによ り半草体の消費電力制御を行う手段として、いくつかの 方法が提案されてきた。一般に、CMOS LSIの消 費電力は充放電電流と貫通電流とリーク電流の和で求め ることができるが、中でも充放電電流が全体の約80% を占めると言われている。この充故電電流による消費電 ×容量 (C) ×電圧の2章 (V~2) ×周波数 (f) に 比例することから、オペレーティングシステムから可能 な制御としては、ハードウェアの不必要な動作を抑制す 力 (b) は、単位時間当たりのスイッチング回数 (u) るか処理速度を低下させるかのいずれかが行われて来

【0004】具体的には、まず1つ目の方法として、た とえば、特開平1-105174号公報に記載されてい るようなゲーテッドクロック (Gated Cloc

k)方式と呼ばれる手法がある。これは、データ保持用 のレジスタのクロック入力信号経路にアンド素子を挿入

オフする方式であり、新たにデータを保持する必要がな 5。これを用いて、一定の期間だけ使用しないことが予 **わわかっている回路プロックについて、クロックを入力** Jないことで回路の不必要なスイッチング動作を停止さ .、イネーブル信号によりクロック信号の伝搬をオン/ い時に、レジスタのスイッチングを行わないようにす せて消費電力の低下を図っている。

にし、専用の命令あるいはデータ転送命令により制御レ [0005] ゲーテッドクロック方式の回路をプログラ ムで制御するためには、アンド素子に入力するクロック の制御信号を専用の制御レジスタなどから供給するよう [0006] 2つ目は動作周波数を制御する方式であ ジスタをセット/リセットすることで実現できる。

)、電池の残量や負荷の状況に応じてクロック発振器の クロック・ジェネレータの出力を選択する方法、VCO (電圧制御発振器)を用いる方法などがある。また制御 タ転送命令を用いて制御レジスタのフラグを設定するこ このクロック発振器としては、異なる周波数を発生する の方法として、第1の方法と同様に、命令あるいはデー 出力する周波数を切替えることで消費電力を制御する。 とで、任意の周波数を発振することが可能となる。

用の専用回路を設けて、システムを構成する各半導体の [0007] さらに3つ目の方法として、特開平5-2 0433号公報に記載されているような消費電力制御 **電圧を個々に制御する方法がある。** 【発明が解決しようとする課題】しかしながら、上述し た1つ目の方法、すなわち、ゲーテッドクロック方式で よ、回路動作のオン/オフの制御しかできないため、負 苛の状況に応じて処理能力を随時変更することは困難で

[0009] 2つ目の方法、すなわち、動作周波数を制 2 乗が消費電力に比例することから、周波数の制御だけ **御する方式であれば、この問題は解消されるが、電圧**

2周波数を制御するものであるので、ハードウェア量が [0010] さらに、電圧の制御を行えるようにしたの が3つ目の方法であるが、これは電力制御用の回路を専 用に設けて、システムを構成する各プロック単位で電圧 プログラムと電力制御用のプログラムが独立に動作する ことから、周一アプリケーション中での負荷の状況に応 て、きめ細かく電力消費を抑えることが困難である問 **増加するという問題があり、また、アプリケーション・** では低消費電力化は不十分であった。

0011]本発明は上記問題点に鑑み、簡易なハード ウェアでアプリケーションプログラムから半導体回路の 電力消費量を制御することを目的とする。

の発明は、機械命令を記憶する記憶手段と、前記記憶 【課題を解決するための手段】上記問題点を解決する第

手段に配憶した機械命令を復号して制御倡号を出力する 命令復号手段と、前配命令復号手段の出力する制御信号 を保持する制御信号保持手段と、前配制御信号保持手段 の出力する制御信号に依り出力電圧を制御する電圧制御 手段と、前記制御信号保持手段の出力する制御信号に依 りクロック出力の周波数を制御するクロック発生手段と を備えた半蕁体回路によって構成される。

【0013】第2の発明は、前記機械命令が、電圧と動 作周波数を制御するために予め定められた機械命令であ る半導体回路によって構成される。

【0014】第3の発明は、前記機械命令が、データ転 **送命令である半導体回路によって僚成される。**

[0015]

【発明の実施の形態】以下、本発明の半尊体回路の実施 例について、図面を参照しながら説明する。

[実施の形態1] 図1は、本発明の半尊体回路の第1の 英施例を示すプロック図である。

き込まれた命令記憶手段2と、この命令記憶手段2に対 してアドレスを指定するプログラムカウンタ等のアドレ ス指定手段3と、命令記憶手段2に皆き込まれている複 数の機械命令を順次読み出して命令を復号し制御信号を 出力する命令復号手段4と、出力された制御信号に応じ て所定の演算処理が行われる機能ユニット5と、この機 能ユニット5等に対して可変周波数のクロックを供給す るクロック発生手段6と、半導体回路1の外部から供給 された電圧を変圧して機能ユニット 5 等に対して供給す れている。また、命令記憶手段2に杳き込まれる機械命 [0016] 半葛体回路1は、消費電力の制御を指示す るための特定の機械命令 1 がその他の機械命令と共に容 は、1枚の基板の上に半幕体回路集積回路として形成さ 合は、ユーザが使用するアプリーションプログラム毎に る電圧制御手段7とを備えている。この半草体回路1 異なったものとされる。

【0017】命令復号手段4には、命令記憶手段2から 脱み出された機械命令が、消費電力の制御を指示するた めの特定の機械命令Iであったときに、前記クロック発 生手段6と電圧制御手段1の動作を制御するための制御 た、機能ユニット5は、クロック発生手段6からのクロ モードと省電力モードのいずれかで動作する。なお、通 常モードとは、機能ユニット5を最大限の能力で動作さ せるために、クロック発生手段6からの規定の周波数の 倡号が告き込まれる制御レジスタ4aを備えている。ま ック及び亀圧制御手段7からの動作電圧に応じて、通常 クロックが出力され、電圧制御手段7から規定の動作電 圧が出力される状態を意味する。また、省電力モードと に、クロック発生手段6からのクロックの周波数及び電 圧制御手段7からの動作電圧の一方又は両方を低下させ は、機能ユニット5における消費電力を低減するため て動作させる状態を意味する。

【0018】次に、図1に示す半導体回路の動作につい

は、命令復号手段4により順次読み取られ、その命令の 内容に応じて機能ユニット5において所定の演算処理が であったときには、消費電力の制御を行なうための特定 示す制御信号である場合には、クロック発生手段6の出 圧が低くされる。これにより、機能ユニット5における は、命令配億手段2に沓き込まれている複数の機械命令 行われる。命令復号手段4により読み取られた機械命令 の制御信号が制御レジスタ4aに沓き込まれる。制御レ ジスタ4aに音き込まれた制御信号が、省電力モードを 力周波数が低くされると共に、電圧制御手段7の出力電 【0019】命令記憶手段2には実行すべき複数の機械 が、消費電力の制御を指示するための特定の機械命令1 命令が順次書き込まれており、プログラム実行の際に 消費電力が低減される。

【0020】また、制御レジスタ42に費き込まれた制 歯信号が、通常電力モードを示す制御信号である場合に は、クロック発生手段6の出力周波数が通常の周波数ま で上昇されるとともに、電圧制御手段1の出力電圧が通 常の周波数まで上昇される。これにより、機能ユニット 5 において通常の動作が可能となる。

使用するアプリーションプログラムに応じて任意の時点 で行なうことができるが、たとえば、以下のような事例 の場合に有用である。

なるないのと

【0022】(1)ピデオ信号を処理する場合には高速 それほどの高速処理は必要でないので、、ビデオ信号の処 理の開始を指示する機械命令の直前に通常モードを指示 する機械命令を宙き込み、ピデオ信号の処理の終了を指 示する機械命令の直後に省電力モードを指示する機械命 **令を沓き込むことにより、ビデオ信号の処理を可能とし** 処理が必要であるが、その他の演算を行なう場合には、 ながら全体の消費電力を減らすことができる。

が、簡単な演算を行なう場合には、それほどの高速処理 は必要でないので、複雑な演算の処理の開始を指示する ドを指示する機械命令を書き込むことにより、ユーザの 機械命令の直前に通常モードを指示する機械命令を啓き 54、複雑な演算の最後の機械命令の直後に省電力モー **持ち時間を長くすることなく全体の消費電力を減らすこ** 【0023】(2)複雑な演算を処理する場合にはユー げの待ち時間を短くするために高速処理が必要である とができる。

【0024】(3)処理すべきデータの量から資算時間 通常モードを指示する機械命令を沓き込むルーチンをコ ドを指示する機械命令を宙き込むルーチンをコールする ことにより、ユーザの待ち時間を長くすることなく全体 **ールし、短時間で処理可能である場合には、省電力モー** を予測し、長時間を要することが予測された場合には、 の消費電力を減らすことができる。

【0025】(4) アブリーションプログラムの中に亀

ドには、クロック発生手段6と電圧制御手段7を同時に 他の消耗を検出するルーチンを組み込み、電池の消耗が 険出されたら、省電力モードを指示する機械命令を沓き **込むルーチンをコール式ることにより、電池が消耗した** 問御して、クロック周波数と動作電圧の両方を同時に低 **下させたが、これに限定されるものでは、省電力の程度** に応じてクロック発生手段6と電圧制御手段7を順次制 御するようにしても良い。たとえば、電池が或る程度消 耗したら、最初は動作電圧を下げて、更に電池が消耗し [0026] なお、上近した例においては、省間力モー い。また逆に、最初はクロック周波数を下げて、次に、 たら、次に、クロック周波数を下げるようにしても良 場合でも演算処理を継続して実行することができる。

動作電圧を下げるようにしても良い。

b, 11cから構成されており、半草体回路1が形成さ 【0027】図2は、グロック発生手段6と電圧制御手 段1の具体例を示すプロック図である。クロック発生手 段6は、制御レジスタ4aからの制御データに基づいて 出力周波数が変更可能なP.L.L発振回路9から構成する ことができる。また、電圧制御手段7は、制御レジスタ 4 aからの制御データに基づいて出力電圧が変更可能な 【0028】図3は、クロック発生手段6と電圧制御手 段1の他の具体例を示すプロック図である。図3に示す 例においては、電圧制御手段1を構成するDC-DCコ ンパータ10からの出力電圧が、クロック発生手段6を 構成するリングオシレータ11の電源電圧として供給さ れている。リングオシレータ11は、閉ループを形成す るように縦続接続された複数のインパータ11a, 11 れる半導体集積回路のチップ内に、他の部分と同様な製 造プロセスにより製造される。このようにして製造され たリングオシレータ 1 1 は、電源電圧が低くなると、そ の発振周波数が低下する特性を有しているので、制御レ DCコンパータ10に供給されて、DC-DCコンパー **タ10の出力電圧が低下すると、これにともなってリン** グオシレータ11の出力周波数も低下する。図3に示す て飼御されるので、図1に示す制御レジスタ4aからク ジスタ4aから省電力モードを示す制御データがD C~ DCIDCコンパータ 1:0:から構成することができる。 例においては、出力電圧と出力周波数が自動的に連動! ロック発生手段6への制御線は不要となる。

【0029】 [実施の形態2] 図4は、本発明の半尊体 回路の第2の実施例を示すブロック図である。図4に示 す実施例は、基本的には図1に示す実施例と同様な構成 を有しているが、制御レジスタ8が他の機械命令から可 なお、図1に示す実施例と対応する部分には同一符号を 視なアドレス空間上に存在している点が異なっている。 付し説明は省略する。

【0030】図4に示す実施例においては、クロック発 生手段6及び電圧制御手段7の動作を制御する制御レジ スタ8に特定のアドレスが割り当てられると共に、命令

5 場合には、機械命令1として、消費電力制御を示す制 御信号を制御レジスタ8に割り当てられたアドレスに転 たとえば、制御レジスタ8に割り当てられたアドレスが あるとすると、機械命令Ⅰは、アドレスXXXXの桁報 と、機械命令Iに含まれるアドレス情報により指定され るアドレス指定手段3とは別のアドレス指定手段4bが 设けられており、機械命令 I に含まれるアドレス情報に より制御レジスタ8が指定される。消費電力制御を行な XXXXXであり、消費電力制御を示す制御信号がYYで 復号手段4の内部に命令記憶手段2のアドレスを指定す るアドレスにデータYYを転送するという操作の情報を 送する機械命令Ⅰを命令配憶手段2にむき込んでおく。

により順次読み取られ、その命令の内容に応じて機能ユ ニット5の動作が制御される。命令復号手段4により読 たときには、機械命令Iに含まれているアドレスがアド 8のアドレスが指定されるとともに、消費電力制御を示 [0031] 図5は、第2の実施例におけるアドレス空 間を説明するための模式図である。図5に示す例におい ドレス空間が存在し、このアドレス空間内に、機械命令 を記憶するための命令用領域、制御レジスタ8に割り当 てられたレジスタ領域、種々のデータを記憶するための み取られた機械命令が、制御レジスタ8のアドレスに消 費電力制御を示す制御倡号を転送する機械命令 1 であっ すデータが制御レジスタ8に転送される。これ以降の勤 **では、たとえば、0000番地からFFFF番地までア** [0032] プログラム実行の際には、命令記憶手段2 こ音き込まれている複数の機械命令は、命令復号手段4 レス指定手段4bによりデコードされて、制御レジスタ 作は、図1に示す実施例と同様であるので説明は省略す データ領域が、互いに重ならない状態で存在している。

[0033]


製械命令の一つとして消費電力の制御を指示するための 特定の機械命令を命令記憶手段に杳き込むようにしたの で、アプリーションプログラム側で動作モードを切り替 えることができ、ユーザの意図に沿った動作を行わせる [発明の効果] 以上述べたように、本発明においては、 ことができる。

【図1】 本発明の半蕁体回路の第1の実施例を示すフ 【図面の簡単な説明】 ロック図である。

[図3] クロック発生手段と電圧制御手段の他の具体 [図2] クロック発生手段と電圧制御手段の具体例を 示すプロック図である。

【図4】 本発明の半草体回路の第2の実施例を示すプ 角を示すプロック図である。 ロック図である。

【図5】 第2の実施例におけるアドレス空間を説明す 5ための模式図である。



特開平10-149237

(2)

