

207 HAR 21 PH 4 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Mizuki SEGAWA, et al.

Confirmation Number: 5361

Application No.: 10/995,283

Group Art Unit: 2822

Patent No. 7,126,174

Issue Date: October 24, 2006

Examiner: POTTER, Roy K.

Filed: November 24, 2004

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

REQUEST FOR REFUND

Mail Stop Request for Refund Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

A refund in the amount of \$120.00 is hereby requested in the above-identified application for the following reason:

The Petition for Extension of Time in the amount of \$120.00 filed on February 20, 2007 was inadvertently filed in this case.

Please immediately credit Deposit Account number 500417 in this amount.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Ramyar M. Fatid

Registration No. 46,692

Please recognize our Customer No. 20277

as our correspondence

600 13th Street, N.W.

Washington, DC 20005-3096 Phone: 202.756.8000 RMF:MaM

Facsimile: 202.756.8087 Date: March 20, 2007

WDC99 1363893-1.071971.0012

ATTENTION ATTENTION

Method of Refund:
ACH/EFT
Credit Card
Deposit Account # 50-0417
Treasury Check
Patent/TM/App/Serial # 10 995,283 Program Area Peck Center 2822
Date Processed 3 27 2007
ATTENTION ATTENTION ATTENTION



UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Addres: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Vignia 22313-1450 www.uspto.gov

BIBDATASHEET

Bib Data Sheet

CONFIRMATION NO. 5361

SERIAL NUMBER 10/995,283	FILING OR 371(c) DATE 11/24/2004 RULE	CLASS 257		GROU	JP ART UNI 2822		ATTORNEY DOCKET NO. 71971-012
Foreign Priority claimed 35 USC 119 (a-d) conditio met Verified and Acknowledged Ex	ter STATI COUN JAP	TRY	DRAWING CLA		OTAL AIMS 14	INDEPENDENT CLAIMS 1	
ADDRESS 20277 TITLE							
SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME							
RECEIVED No.	S: Authority has been g to charge/cr for following	edit DEPOSIT A	ccou	NT	All Fees 1.16 Feetime) 1.18 Feetime Other	s (Proc	essing Ext. of

P	age	2	of	2

•
☐ Credit

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together van applicable fee(s), to: Mail

Mail Stop ISS FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450
(571)-273-2885

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where appropriate. All further correspondence including the Patent, advance orders and notification of maintenance fees will be mailed to the current correspondence address as indicated unless corrected below or directed otherwise in Block 1, by (a) specifying a new correspondence address; and/or (b) indicating a senarate "FEE ADDRESS" for

maintenance fee notifica	tions.	lock I for any change of hiddenss	TAN F	Note: A certificate of ee(s) Transmittal. Thi	mailing can only be used for	or domestic mailings of the for any other accompanying ent or formal drawing, must
McDermott Wi 600 13th Street, Washington, DC	ill & Emery LLP N.W.	AUG 3 0	2006 (بو	Cor	tificate of Mailing or Trans	smission g deposited with the United st class mail in an envelope above, or being facsimile tate indicated below.
						(Depositor's name)
"CUSTOMER N	10.: 20277"					(Signature)
			[(Date)
APPLICATION NO.	FILING DATE		FIRST NAMED INVENT	OR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	L	Mizuki Segawa		71971-012	5361
TITLE OF INVENTION	: SEMICONDUCTOR I	DEVICE AND METHOD	OF MANUFACTURI	NG THE SAME		
APPLN. TYPE	SMALL ENTITY	ISSUE FEE DUE	PUBLICATION FEE DU	E PREV. PAID ISSUE	FEE TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$0	\$1700	10/17/2006
EXAM	INER	ART UNIT	CLASS-SUBCLASS		•	
POTTER, R	OY KARL	2822	257-288000			
Change of correspondence address or indication of "Fee Address" (37 CFR 1.363). Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. "Fee Address" indication (or "Fee Address" Indication form PTO/SB/47; Rev 03-02 or more recent) attached. Use of a Customer Number is required.			or agents OR, altern (2) the name of a si- registered attorney of 2 registered patent a listed, no name will	ngle firm (having as a or agent) and the name ttorneys or agents. If a be printed.	member a 2EMER	RMOTT WILL & Y LLP
	ess an assignee is ident h in 37 CFR 3.11. Comp GNEE HITA ELECTRIC	ified below, no assignee oletion of this form is NO INDUSTRIAL CO	data will appear on the Ta substitute for filing (B) RESIDENCE: (CI	patent. If an assigned an assignment of 31/2/31/2/31/2/31/31/2/31/31/31/31/31/31/31/31/31/31/31/31/31/	701 1400.00 DA 704 300.00 DA 701 12.00 DA	locument has been filed for 599417 16995283
4a. The following fee(s) a lssue Fee Publication Fee (N	o small entity discount p	permitted)	☐ A check is enclose ☐ Payment by credit	i. card. Form PTO-2038	y previously paid issue fee is attached. se the required fee(s), any do r 500417 (enclose a	
	s SMALL ENTITY statu	s. See 37 CFR 1.27.	**		L ENTITY status. See 37 C stered attorney or agent; or the	
interest as shown by the r	ecords of the United Sta	tes Patent and Trademark	Office.	rr,	, B4	
Authorized Signature			····	DateAug	ust 30, 2006	
Typed or printed name	Michael F.	Fogarty		Registration N	o. <u>36,139</u>	
This collection of inform an application. Confident submitting the completed this form and/or suggesti Box 1450, Alexandria, V Alexandria, Virginia 223	ation is required by 37 C tiality is governed by 35 I application form to the ons for reducing this but irginia 22313-1450. DO 13-1450.	FR 1311. The informatic U.S.C. 122 and 37 CFR JESPTO. Time will vary den, should be sent to the O NOT SEND FEES OR (on is required to obtain on the collection is depending upon the interest of the collection of the col	or retain a benefit by the estimated to take 12 ndividual case. Any conficer, U.S. Patent and TO THIS ADDRESS	ne public which is to file (an inutes to complete, includir mments on the amount of ti Trademark Office, U.S. Dep SEND TO: Commissioner	d by the USPTO to process) ag gathering, preparing, and me you require to complete artment of Commerce, P.O. for Patents, P.O. Box 1450,

PTOL-85 (Rev. 07/06) Approved for use through 04/30/2007

OMB 0651-0033

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

NOTICE OF ALLOWANCE AND FEE(S) DUE

7590

07/17/2006

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, DC 20005-3096

EXAMINER

POTTER, ROY KARL

ART UNIT PAPER NUMBER

2822

2022

DATE MAILED: 07/17/2006

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995 283	11/24/2004	Mizuki Segawa	71971-012	5361

TITLE OF INVENTION: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

APPLN. TYPE	SMALL ENTITY	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$0	\$1700	10/17/2006

THE APPLICATION IDENTIFIED ABOVE HAS BEEN EXAMINED AND IS ALLOWED FOR ISSUANCE AS A PATENT. PROSECUTION ON THE MERITS IS CLOSED. THIS NOTICE OF ALLOWANCE IS NOT A GRANT OF PATENT RIGHTS. THIS APPLICATION IS SUBJECT TO WITHDRAWAL FROM ISSUE AT THE INITIATIVE OF THE OFFICE OR UPON PETITION BY THE APPLICANT. SEE 37 CFR 1.313 AND MPEP 1308.

THE ISSUE FEE AND PUBLICATION FEE (IF REQUIRED) MUST BE PAID WITHIN THREE MONTHS FROM THE MAILING DATE OF THIS NOTICE OR THIS APPLICATION SHALL BE REGARDED AS ABANDONED. THIS STATUTORY PERIOD CANNOT BE EXTENDED. SEE 35 U.S.C. 151. THE ISSUE FEE DUE INDICATED ABOVE DOES NOT REFLECT A CREDIT FOR ANY PREVIOUSLY PAID ISSUE FEE IN THIS APPLICATION. IF AN ISSUE FEE HAS PREVIOUSLY BEEN PAID IN THIS APPLICATION (AS SHOWN ABOVE), THE RETURN OF PART B OF THIS FORM WILL BE CONSIDERED A REQUEST TO REAPPLY THE PREVIOUSLY PAID ISSUE FEE TOWARD THE ISSUE FEE NOW DUE

HOW TO REPLY TO THIS NOTICE:

I. Review the SMALL ENTITY status shown above.

If the SMALL ENTITY is shown as YES, verify your current SMALL ENTITY status:

A. If the status is the same, pay the TOTAL FEE(S) DUE shown above.

B. If the status above is to be removed, check box 5b on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and twice the amount of the ISSUE FEE shown above, or

If the SMALL ENTITY is shown as NO:

A. Pay TOTAL FEE(S) DUE shown above, or

B. If applicant claimed SMALL ENTITY status before, or is now claiming SMALL ENTITY status, check box 5a on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and 1/2 the ISSUE FEE shown above.

II. PART B - FEE(S) TRANSMITTAL, or its equivalent, must be completed and returned to the United States Patent and Trademark Office (USPTO) with your ISSUE FEE and PUBLICATION FEE (if required). If you are charging the fee(s) to your deposit account, section "4b" of Part B - Fee(s) Transmittal should be completed and an extra copy of the form should be submitted. If an equivalent of Part B is filed, a request to reapply a previously paid issue fee must be clearly made, and delays in processing may occur due to the difficulty in recognizing the paper as an equivalent of Part B.

III. All communications regarding this application must give the application number. Please direct all communications prior to issuance to Mail Stop ISSUE FEE unless advised to the contrary.

IMPORTANT REMINDER: Utility patents issuing on applications filed on or after Dec. 12, 1980 may require payment of maintenance fees. It is patentee's responsibility to ensure timely payment of maintenance fees when due.

Page 1 of 3

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), to: Mail Mail Stop ISSUE FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450
or Fax (571)-273-2885

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where

appropriate. All further indicated unless corrector maintenance fee notifica	ed below or directed oth	ng the Patent, advance of nerwise in Block 1, by (a	rders and notification of a) specifying a new con	f maintenance fees v respondence address	will be mailed to the ci ; and/or (b) indicating	urrent con a separate	rrespondence address as e "FEE ADDRESS" for
CURRENT CORRESPOND		ock 1 for any change of address)	F	Note: A certificate of mailing can only be used for domestic mailings of the Fee(s) Transmittal. This certificate cannot be used for any other accompanying papers. Each additional paper, such as an assignment or formal drawing, must have its own certificate of mailing or transmission.			
McDermott W 600 13th Street, Washington, DC	ill & Emery LLP N.W.	/2006	I S a u	hereby certify that that that the	rtificate of Mailing or 7 his Fee(s) Transmittal is with sufficient postage f I Stop ISSUE FEE ad TO (571) 273-2885, on	being de	ssion posited with the United lass mail in an envelope ove, or being facsimile indicated below.
			[(Depositor's name)
							(Signature)
			L				(Date)
APPLICATION NO.	FILING DATE		FIRST NAMED INVENT)R	ATTORNEY DOCKET	NO. C	CONFIRMATION NO.
10/995,283 FITLE OF INVENTION	11/24/2004 : SEMICONDUCTOR I	DEVICE AND METHOD	Mizuki Segawa OF MANUFACTURIN	G THE SAME	71971-012		5361
APPLN. TYPE	SMALL ENTITY	ISSUE FEE DUE	PUBLICATION FEE DU	E PREV. PAID ISSU	E FEE TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$0	\$1700	I	10/17/2006
EXAM	INER	ART UNIT	CLASS-SUBCLASS	7			
POTTER, R	OY KARL	2822	257-288000	_			
Change of correspondence address or indication of "Fee Address" (37 iFR 1.363). Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. Change of correspondence address (or Change of Correspondence Address form PTO/SB/122) attached. Change of correspondence address (or Change of Correspondence Address form pto 3 registered patent attorneys or agents of a single firm (having as a member a registered attorney or agents and the names of up to 2 registered attorneys or agents. If no name is listed, no name will be printed. ASSIGNEE NAME AND RESIDENCE DATA TO BE PRINTED ON THE PATENT (print or type) PLEASE NOTE: Unless an assignee is identified below, no assignee data will appear on the patent. If an assignee is identified below, the document has been filed for recordation as set forth in 37 CFR 3.11. Completion of this form is NOT a substitute for filing an assignment. (B) RESIDENCE: (CITY and STATE OR COUNTRY)							
a. The following fee(s) a	are submitted:		D. Payment of Fee(s): (P. A check is enclosed Payment by credit of	ease first reapply a ard. Form PTO-2038	ny previously paid issu s is attached.	e fee sho	·
	tus (from status indicated s SMALL ENTITY statu		☐ b. Applicant is no le	onger claiming SMA	LL ENTITY status. Sæ	37 CFR :	1.27(g)(2).
NOTE: The Issue Fee and neerest as shown by the r	d Publication Fee (if requeeords of the United State	ired) will not be accepted tes Patent and Trademark	d from anyone other that Office.	the applicant; a reg	stered attorney or agent	; or the as	ssignee or other party in
Authorized Signature	<u>.</u>			Date			
					lo		
tiexanuria, virginia 223	13-1430.	FR 1.311. The information U.S.C. 122 and 37 CFR USPTO. Time will vary den, should be sent to the NOT SEND FEES OR Concersons are required to res					



UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.	
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361	
7:	590 07/17/2006		EXAM	INER	
McDermott Will	& Emery LLP	POTTER, ROY KARL			
600 13th Street, N.	.W.		ART UNIT PAPER NUMBE		
Washington, DC 2	0005-3096		2822		
			DATE MAILED: 07/17/2006		

Determination of Patent Term Adjustment under 35 U.S.C. 154 (b)

(application filed on or after May 29, 2000)

The Patent Term Adjustment to date is 0 day(s). If the issue fee is paid on the date that is three months after the mailing date of this notice and the patent issues on the Tuesday before the date that is 28 weeks (six and a half months) after the mailing date of this notice, the Patent Term Adjustment will be 0 day(s).

If a Continued Prosecution Application (CPA) was filed in the above-identified application, the filing date that determines Patent Term Adjustment is the filing date of the most recent CPA.

Applicant will be able to obtain more detailed information by accessing the Patent Application Information Retrieval (PAIR) WEB site (http://pair.uspto.gov).

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (571)-272-7702. Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at 1-(888)-786-0101 or (571)-272-4200.

	Application No.	Applicant(s)
	10/995.283	SEGAWA ET AL.
Notice of Allowability	Examiner	Art Unit
	Roy K. Potter	2822
The MAILING DATE of this communication appear All claims being allowable, PROSECUTION ON THE MERITS IS herewith (or previously mailed), a Notice of Allowance (PTOL-85) NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT R of the Office or upon petition by the applicant. See 37 CFR 1.313	(OR REMAINS) CLOSED in or other appropriate communication is s	n this application. If not included unication will be mailed in due course. THIS
1. \boxtimes This communication is responsive to <u>the amendment of 5/</u>	<u>31/06</u> .	
2. X The allowed claim(s) is/are 39-43,45-47 and 49-60.		
 3. Acknowledgment is made of a claim for foreign priority ur a) All b) Some* c) None of the: 1. Certified copies of the priority documents have 		or (f).
Certified copies of the priority documents have		n No. 10454682
3. ☐ Copies of the certified copies of the priority do		
International Bureau (PCT Rule 17.2(a)).		
* Certified copies not received:		
Applicant has THREE MONTHS FROM THE "MAILING DATE" noted below. Failure to timely comply will result in ABANDONN THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.	of this communication to file IENT of this application.	a reply complying with the requirements
4. A SUBSTITUTE OATH OR DECLARATION must be subm INFORMAL PATENT APPLICATION (PTO-152) which give	itted. Note the attached EXA es reason(s) why the oath or	AMINER'S AMENDMENT or NOTICE OF declaration is deficient.
5. CORRECTED DRAWINGS (as "replacement sheets") mus	st be submitted.	
(a) I including changes required by the Notice of Draftspers		v (PTO-948) attached
1) 🗌 hereto or 2) 🔲 to Paper No./Mail Date	,	
(b) ☐ including changes required by the attached Examiner's Paper No./Mail Date	s Amendment / Comment or	in the Office action of
Identifying indicia such as the application number (see 37 CFR 1 each sheet. Replacement sheet(s) should be labeled as such in t		
 DEPOSIT OF and/or INFORMATION about the depo attached Examiner's comment regarding REQUIREMENT 		
Attachment(s) 1. ☐ Notice of References Cited (PTO-892) 2. ☐ Notice of Draftperson's Patent Drawing Review (PTO-948) 3. ☑ Information Disclosure Statements (PTO-1449 or PTO/SB/C Paper No./Mail Date 4. ☐ Examiner's Comment Regarding Requirement for Deposit of Biological Material	6. Interview Si Paper No./ 08), 7. Examiner's	Amendment/Comment Statement of Reasons for Allowance

U.S. Patent and Trademark Office PTOL-37 (Rev. 7-05)

SHEET 1 OF 1

INFO)RM	TI	ON DISCLO	SURE	ATTY. DOCKET NO. SERIAL NO.					
1141 0			ION IN AN	JOIL	071971-0012	1	0/995,2			
	\mathbf{A}	PPI	ICATION		İ					
					APPLICANT					
					Mizuki SEGAW	A, et al	•			
		æт	O-1449)		FILING DATE		ROUP	<u> </u>		
		(1 1	0-1449)		November 24, 2	004 2	822			
U.S. PATENT				DOCUMENTS						
EXAMINER'S	CITE		Document Number	Publication Date	Name of Patentee or Applie	cant of Cited	Page	s, Columns,	Lines, Where	
INITIALS	NO.	Number-Kind Codes (# known) MM-DD-YYYY		Document		Relev	ant Passage Figures A	es or Relevant ppear		
	ļ				<u></u>					
	├	US						 		
	 	us			 		 			
<u> </u>	-	us			 		- 			
	\vdash	US			 		+			
		υs								
		US								
		US								
		US								
		US								
ļ	<u> </u>	US		ļ	<u> </u>					
 	 	US			 					
	<u> </u>	US								
				FOREIGN PAT	ENT DOCUMENTS					
EXAMINER'S	T	Fo	reign Patent Document	Publication Date	Name of Patentee or Pages, Columns, Lines Translat			anslation		
INITIALS	CITE NO.	Cou	entry Codes -Number 4 -Kind Codes (if known)	MM-DD-YYYY	Applicant of Cited Document		Relevant Appear	Yes	No	
M			JP 06-21208	01/28/1994	Sony Corp.					
N			JP 07-142726	06/02/1995	Oki Electric Ind. Co. Ltd.					
111		<u> </u>	JP 06-196495	07/15/1994	Matsushita Electric Ind. Co. Ltd.					
M			JP 06-177237	06/24/1994	SGS Thomson Microelectron Inc.					
H			JP 07-153939	06/16/1995	Oki Electric Ind. Co. Ltd.					
	L	<u> </u>	ATUES	DY (landoutes Anders	Title Date Redisset Commit			L		
EXAMINER'S		Ind.			, Title, Date, Pertinent Pages, E		f the item (ho	ok magazine		
EXAMINER'S INITIALS CITE NO. Include name of the author (in CAPITAL LETTERS), t journal, serial, symposium, catalog, etc.), date, page(in published.									,	
				ı			·			
ava		EX	AMINER		6/23/00	DATE CON	SIDERED			
ava	7	$\overline{}$			6/23/00					

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

Issue Classification	

Application/Control No.	Applicant(s)/Patent under Reexamination	
10/995,283	SEGAWA ET AL.	
Examiner	Art Unit	_
Roy K Potter	2822	

					IS	SUE C	LASSIF	ICA	TION							
			ORIG	SINAL					CROSS REFE	RENCE(S)						
	CLA	SS		SUBCLASS	CLASS	SUBCLASS (ONE SUBCLASS PER BLOCK)										
	25	7		288	257	336										
II.	NTER	RNAT	IONAL	CLASSIFICATION												
н	0	1	L	29/94												
				1												
				1												
				1												
				1												
	(Assistant Examiner) (Date)					Ri	Roy F	otter	Total	Total Claims Allowed						
						Te	Primary E chnology			O.G. Print Claim(s)						
	(Le	gall	nstrum	nents Examiner) (Date)	(P	rimary Examiner)		1						

											cant	ОС	CPA T.D.					☐ R.1.47		
Final	Original		Final	Original		Final	Original		Final	Original		Final	Original		Final	Original		Final	Original	
	1			31]		61			91			121			151			181	
<u></u>	2			32			62			92			122			152			182	
	_3			33			63			93			123			153			183	
	4			34			64			94			124			154			184	
	5			35			65			95			125			155			185	
	6			36]		66			96			126			156			186	
	7			37			67			97			127			157			187	
	8			38			68			98			128			158			188	
	9		1	39			69			99			129			159			189	
	10		2	40_			70			100			130			160			190	
	11		3_	41			71			101			131			161			191	
	12		4	42			72			102			132			162			192	
	13		5	43			73			103			133			163			193	
	14			44			74			104			134			164			194	
	15		6	45			75			105			135			165			195	
	16		7	_46			76			106			136			166			196	
	17		_8	47			77			107			137			167			197	
	18			48			78			108			138			168			198	
	19		9	49			79			109			139			169			199	
	20		10	50			80			110			140			170			200	
L	21		_11	51			81			111			141			171			201	
L	22		12	52			82			112			142			172			202	
	23		13	53			83			113			143			173		-	203	
_	24		14	54			84			114			144			174			204	
	25		15	55	ĺ		85			115			145			175			205	
	26		16	56			86			116			146			176			206	
	27		17	57			87			117			147			177			207	
	28		18	58			88			118			148			178			208	
	29		19	59			89			119			149			179			209	
	30		20	60			90			120			150			180			210	

U.S. Patent and Trademark Office

Part of Paper No. 20060625



Application/Control No.	Applicant(s)/Patent under Reexamination
10/995,283	SEGAWA ET AL.
Examiner	Art Unit
Roy K. Potter	2822

	SEAR	CHED	
Class	Subclass	Date	Examiner
257	384	6/24/2006	RP
257	336	6/24/2006	RP
257	288	6/24/2006	RP
257	333	6/24/2006	RP
257	396	6/24/2006	RP
257	386	6/24/2006	RP
257	401	6/24/2006	RP

INT	INTERFERENCE SEARCHED												
Class	Subclass	Date	Examiner										
257	401,386	6/25/2006	RP										
	396,333	6/25/2006	RP										
	336,288	6/25/2006	RP										
257	/384	6/25	RP										

SEARCH NOTES (INCLUDING SEARCH STRATEGY)													
	DATE	EXMR											
EAST SEARACH	6/25/2006	RP											



UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS PO. Box 1450 Alexandria, Vrignia 22313-1450 www.uspto.gov



Bib Data Sheet

CONFIRMATION NO. 5361

SERIAL NUMBE 10/995,283	R	FILING OR 371(c) DATE 11/24/2004 RULE	C	CLASS 257	GROUP A			ATTORNEY OCKET NO. 71971-012
Isao Miyana Toshiki Yabi Takashi Nak Takashi Uer Kyoji Yamas Takaaki Uke Masatoshi A Takayuki Ya Michikazu M ** CONTINUING D This applica 07/11/2001 which is a D ** FOREIGN APPI JAPAN 7-19 JAPAN 7-33	nga, (ou, Oscabayanara, shita,	08/685,726 07/24/199	* 06/05/20 96 PAT 6	5,281,562	',409 which i	s a DIV of	09/90	2,157
Verified and	itions	yes no no Met aft	itials	STATE OR COUNTRY JAPAN	SHEETS DRAWING 21	TOT CLAI	MS	INDEPENDENT CLAIMS 1
ADDRESS McDermott Will & I 600 13th Street, N Washington, DC20	. W .	•						
TITLE SEMICONDUCTO	R DE	EVICE AND METHOD	OF MAN	NUFACTURING	G THE SAM	∃		
FILING FEE F RECEIVED N 790 N	EES: 0 0	Authority has been gi to charge/cre for following	ven in Peedit DEP	aper OSIT ACCOU	NT 1 time		Proce	essing Ext. of

Ind	dex of	Clain	ns

	Applicat	tion/Control	No.
--	----------	--------------	-----

10/995,283

Examiner

Art Unit

Reexamination

SEGAWA ET AL.

Applicant(s)/Patent under

Roy K. Potter

2822

Rejected Allowed

_	(Through numeral) Cancelled

Non-Elected

Appeal

Restricted

Interference

0 Objected

	L		_			J	ı	Ш.							l L						l l						
Claim	1 T				Date	е				Cla	aim	T		[Date				1	Cla	aim					ate	
Final	Original	6/24/06								Final	Original									Finat	Original						
	1 2	1									51 52	=					1				101 102				\exists	1	+
4	3 4 5	‡			L						53 54 55	=	+		=		#	+	1		103 104 105				\dashv	#	#
	6 7										56 57	=									106 107				\exists	\exists	1
9	8 9 0	+		+				\dashv			58 59 60	= =	+				+				108 109 110		\dashv	\dashv	\dashv	\dashv	-
1	1 2 3	-									61 62							-			111 112 113				\exists	\exists	
1	4 5		-								63 64 65]		114 115				\exists	\pm	\pm
1	6 7 8	+						$\frac{1}{1}$	4		66 67 68					-	\dashv				116 117 118	\exists			\dashv	\exists	$\frac{1}{1}$
1 2	9										69 70										119 120					1	
2	12	+	+					-			71 72 73		+	-		+	+				121 122 123	1	\dashv	\dashv	\dashv	+	$\frac{1}{1}$
2	5										74 75					1	1				124 125				_	1	#
2	6 7 8	+	+				_	_			76 77 78					\dashv	#				126 127 128	1		_	\dashv	\dagger	+
3	9		-								79 80		1	F							129 130				\exists	1	1
	3	+	‡	+				\dashv			81 82 83		+	-		+	+	-			131 132 133	1	_		\dashv	#	\mp
3	5	+	1								84 85 86						1				134 135 136	_				1	1
3	7		ŧ								87 88					1	1				137 138				1	1	$\frac{1}{1}$
	0	= = =	+	-				-	1		90 91		+	<u> </u>		_	+	-			139 140 141		\dashv		\dashv	+	+
4	2	=	-	F							92 93		#								142 143				\exists	#	1
4		= =	+	-				+	1		94 95 96		+	-		+	+				144 145 146	-			\dashv	\pm	+
4	8	=	1					1	\exists		97 98 99		#				1	F			147 148				\exists	7	+
			\pm					士	\exists		100	Щ	1				\pm	\perp	1		149 150				\pm	\pm	\pm

U.S. Patent and Trademark Office

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	909	257/384	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:21
L2	1753	257/336	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L3	1732	257/288	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L4	485	257/333	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L5	410	257/396	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L6	279	257/386	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L7	238	257/389	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23
L8	254145	"L shaped" or "L-shaped"	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23

6/25/06 8:24:57 PM Page 1

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	909	257/384	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:21
L2	1753	257/336	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L3	1732	257/288	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L4	485	257/333	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L5	410	257/396	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L6	279	257/386	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L7	238	257/389	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23
L8	254145	"L shaped" or "L-shaped"	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23

6/25/06 8:34:16 PM Page 1

L9	5128	I1 or I2 or I3 or I4 or I5 or I6 or I7	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L10	83	18 and 19	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L11	17693	sidewall and 18	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L12	49	l10 and l11	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:33
L13	2149	257/401	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:34
L14	43	18 and 113	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:34

6/25/06 8:34:16 PM Page 2

		-				
L9	5128	11 or 12 or 13 or 14 or 15 or 16 or 17	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L10	83	18 and 19	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L11	17693	sidewall and 18	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L12	49	I10 and I11	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24

6/25/06 8:24:57 PM Page 2

l	PATE	NT APPLICA	ATION P						App	lication	n or	Docket	Numbe	r	٦
•		NT APPLICA	ective De	E DETERI	MINATION 2004 (15.11	PE			10	1.	950	•		
	RCI			ED - PART	V	////									_
	TOTAL CLA			olumn 1)	(Column :	2)			LENT	TY J	OF	OTI SMA	HER TH	ĮAN TITV	
	FOR		 		ļ			RAT	E	FEE	7	RAT		FEE	\dashv
				ABER FILED	NÚMBER E	XTRA		BASIC	FEE 1	0.00	OR	BASIC		0.00	1
		IGEABLE CLAIN	1S / 2	minus 20=				X\$ 25	5=		OR	X\$50	_		1
	NDEPENDEN		1/	minus 3 =			ı	X100	-						┨
	IULTIPLE DE	PENDENT CLAI	M PRESEN	Т			ł		+		OR	X200	<u>-</u>		1
	If the differe	nce in column	l is less tha	n zero, enter	*0° in colum	n 2	L	+180=			OR	+360:	=		
		CLAIMS AS						TOTA	٠ ــ ــ		OR	TOTAL	79	90	P
	1	(Column		(Colum		ımn 3)		SMAL	L ENTI	TY /	OR	OTHE SMAL	R THA		1
	6/14/	CLAIMS REMAINING	3	HIGHE	ST	SENT	٦		AD		1	SINAL	-,	DI-	ł
	1'70	AFTER AMENOMEN	IT	PREVIOU PAID F	JSLY EXT		I	RATE	TIO	- 1	- [RATE	TIO	NAL	ľ
	Total	1.20	Minus	1.2	0 =	7	1	×\$ 25=				X\$50=	7-	E	İ
	Independen	. '	Minus	***	3 =	(\vdash	X100=	+-	$\neq \int_{C}$	DR			[
	FIRST PRE	SENTATION OF	MULTIPLE I	DEPENDENT (CLAIM [1	~ · · · · ·	 	\dashv^{c}	P	X200=	-	[)
							Ľ	180=		o	R	+360=		1	
		(Column 1)					ADI	TOTAL DIT. FEE		\Box \circ	R AC	TOTAL DOIT, FEE			
	·	CLAIMS	Т	(Column HIGHES	ī	n 3)		,			_				
	•	AFTER AMENDMENT		PREVIOUS	SLY EXTE		F	ATE	ADD TION			RATE	ADD TION		
	Total	*	Minus	PAID FO		\dashv	-		FEE	4	L	-	FE		_
	Independent	*	Minus	** ; `	= .		X	25=		OF	1)	<\$50≃			
	IRST PRESE	ENTATION OF M	ULTIPLE DE	PENDENT CL			X	100=		OF	X	(200=	:		
							+1	80≈		OR	T.	360=		7	
						L		TOTAL		OR	<u></u>	TOTAL		4	
		(Column 1)		(Column 2	(Column		וטט	T. FEE L	~		ADE	OIT. FEE		4	
		REMAINING		HIGHEST NUMBER	PRESEN		_	1	ADDI-	7	_	7	ADDI		
		AFTER AMENDMENT	··	PREVIOUSL PAID FOR	Y EXTRA		RA		TIONAL		R	ATE	TIONA	L	
	ntai	*	Minus	**	=		X\$:	25	FEE:	1			FEE	\dashv	
			Adiana	***	-	7 -	Λ Ψ 2	-		OR	X\$	50≡		1	,
		4	Minus		ı									1.7	
		* NTATION OF MU			JM D	」 [X10	0=		OR	X2	00=	- <u> </u>		
		NTATION OF MU	LTIPLE DEI	PENDENT CLA		┛┝	X10 +18			OR OR		:00= : :60=			
	RST PRESER e entry in column e "Highest Num e "Highest Num e "Highest Num		entry in colu	PENDENT CLA	column 3. Ihan 20, enter 1	20." ADI	+180	O= OTAL		OR OR	+3	60=			

, *			de		of	CI	laiı	ms	 ;				\neg	Ар	plic	atio	n/C	ontr	ol l	No.			A R	lqq xee	ica an	nt(s nina	s)/P	ate	nt :	under
101					MA								- 1	10	/995	.2	33						โร	FG	ΑV	۷A	ΕT	AL		
		Ш	Ш		Ш								ł		amii									ri U			<u> </u>	Ť	-	
Ш			Ш		Ш																							ı		
					_								Roy K. Potter				2	822	<u>-</u>			ᆚ								
	г	_				ר		_							٦	_												٦.		
	4	h	Rej	ect	ted	1		-	(Thro	ance ugh r	ווער ווא	rera 4	al)		N	No	n-El	lect	ted		A		A	ppe	eal				
	\vdash	╀	_			-		\vdash	├		ance	1100	_		┨	-				{		H						┨		
	=	: .	All	ow	ed			+		R	estri	cte	đ			ı	In	terfe	ren	СВ				Op	jec	ted	ŀ	1		
	L	L	-			J		<u> </u>							J	_						Ш					_	J		
Claim	Т				Da	te				C	aim				Date	•] [Cla	im				D	ate				
_ =	; T,,	Т	Т	Τ	Τ	Τ	Т		П	Г	क	_	П		Т] [_ [iei,				T	T	Τ	Т		
Final	3/8/08		ı	l	1		1			Firal	Original	3/8/08						1	П	Final	Original	H		1			1	1		
ا ۳ ا ه	۶ ۳	1	1			1	1	ı		1	ō	ຶ							Н	~	ō	H		- 1		ŀ	ŀ			
		Τ	I	Ţ	I	I	I				51	=		\Box	工		\Box	工] [101		\Box	ユ	Ţ	1	I	$oxed{\Box}$		
<u> </u>	+	╀	+	+	+	+	+	⊢	┝┼╸	+-	52 53	-	$\vdash \vdash$	+	+		-	+	Į ŀ	\dashv	102 103	⊦⊣	\dashv	+	+	+	+	+	-	
- 	+	十	+	十	+	+	+	╁┈	Н	\vdash	54	H	H	+	+-	Н	+	+	l l	\dashv	103	H	+	+	+	十	+	+	H	
18		I	I	I	I	I	上				55		口	士					l		105	口	⇉	\Box	I	土	I			
	Ŧ	F	1	F	1	Ļ	1	\Box	П		56		Ц	\bot	4		\bot	+	ļļ]	106	Ц	4	1	\bot	1	1	F	Ш	
} ₩	+	╁	十	+-	╁	+	╁	\vdash	Н	-	57 58	Н	$\vdash \vdash$	+	╁	\vdash	+	+	-	\dashv	107 108	╁┤	+	+	+	+	+	╁	Н	
	士	土	I	İ	İ	İ	T				59			士	T			土	1 t	二	109	口		士	士	士	士	I		
	_	Ţ	Ŧ	1	L	Ļ	L		\Box		60	_	\Box	\bot	$oldsymbol{\perp}$		\Box] [110	П	\Box	\dashv	${\downarrow}$	1	I	Ţ		
1		╀	╀	╀	╀	╀	╀	H	Н	-	62	Н	-	+	╀	Н	+	+-	┨		111	H	-	+	+	+	╀	╀	Н	
1		╁	┿	十	╁	十	╁╴	H	Н	\vdash	63	Н	-	+	+	_	\dashv	+	l t		113	H	┪	十	\dagger	+	+	╁╴	Н	
1	_	Ι	I		I	I	T				64			工	$oldsymbol{\Box}$		\Box				114			\Box	I	I	I	I		
1		╀	╀	╁	╀	╄	╄	\vdash	Н	-	65 66	Н	\dashv	+	+		+	+	!		115 116	₩	4	+	+	╬	╀	╀	Н	
17	_	十	╁	╁	十	┿	╁	Н	Н	-	67	Н	\dashv	十	+	-	+	+	H	_	117	Н	\dashv	\dashv	+	+	十	╁	Н	
18	3	I	Ι	T	T	I	I				68			\perp	\Box		1	\blacksquare			118	П	7	\Box	1		I	工		
189		╀	╀	╀	╀	╀	╀	Н	Н		69 70	Н	-	-	+	Н	+	+-			119 120	H	\dashv	+	┿	+	╀	╀	Н	
21		十	+	+	t	╁	╈	Н	Н	\vdash	71	Н	\dashv	+	\top	Н	+	\top		\neg	121	H	┪	十	\dagger	+	十	╁	Н	
122	2	I	I	T	Γ	Τ					72		\Box	1	\Box		\Box	\Box			122	П	\Box	\Box	7		I	I		
24		╀	╀	╀	╀	╀	╁	Н	Н	\vdash	73 74	Н	\dashv	+	Н	\dashv	+	+	l		123 124	\vdash	\dashv	+	+	+	╀	╂	Н	
25		╁	╁	÷	t	+	t	Н	Н	\vdash	75	H	十	十	H	_	+	+	lt	\dashv	125	H	+	+	\dagger	十	+	十	Н	
26	<u> </u>	L	I	I	L	L					76		\sqsupset	1	П		ユ	\perp	ן [126	П	\Box	ユ	1	Ŧ	Ţ	F	П	
27		╀	+	╀	+	╀	╀	Н	\dashv	<u> </u>	77	\vdash	+	+	╂┤	-	+	44			127 128	⊢	\dashv	+	+	+	╀	╀	Н	
2	\vdash	t	†	十	t	+	+-	H	\dashv	_	79	Н	╅	+	+	-	+	+	 	\dashv	129	${f H}$	\dashv	\dashv	+	+	+	+	Н	
30		L	Ţ	L	L			П			80		コ	\perp	П		ユ	\Box	[130	口	\Box	耳	1	工	I	I		
31		╀	╀	╀	╀	╀	╀	\vdash	\dashv	<u> </u>	81 82	Н	+	+	+		-+-	+			131 132	$\vdash \downarrow$	+	+	+	+	╀	╀	Н	
333	П	t	+	T	\vdash	+	t	H	\dashv		83	H	_	+	+1	\dashv	+	+	 	_	133	\vdash	\dashv	+	+	+	\dagger	t	H	
344		Γ	Γ	\Box	F	L		口			84		\rightrightarrows	1	口		ユ	口			134	口	コ	ightharpoons	I	1	T	I		
35	4-	╀	╀	╀	╀	╀	⊢	┝┥	\dashv	-	85 86	Н	+	+	+	4	+	+			135 136	$\vdash \vdash$	+	-+	+	+	╀	╂	Н	
37	T	╁	+	+	t	H	\vdash	H	\dashv		87	Н	+	十	+	ᅱ	╁	╫	 		137	⊢┼	+	+	+	十	\dagger	十	Н	
338		L	T	Γ	L	L	Г		\Box		88		コ	工	\Box	\Box	士	口			138	口	ユ	\perp	工	1	I		口	
) =		╀	╀	╀	╀	╀	Н	4	-	89 90	\dashv	+	+	╁┤	\dashv	-	4-1			139 140	$\vdash \vdash$	+	+	+	+	╀	╀	Н	
	1=		\dagger	t	t	+	H	H	\dashv	\vdash	91	\dashv	\dashv	+	H	\dashv	+	+	 		141	H	\dashv	十	+	+	†	1	H	
42	=		L	Γ	L	L		口	\Box		92		\dashv	工	\Box		\Rightarrow	卭			142	口	\exists	ユ	Ţ	\top	I		口	
43	-	_	╀	╀	Ͱ	╀	\vdash	$\vdash \vdash$	\dashv	-	93 94	\dashv	\dashv	+	╁┤	4	+	┦	-		143 144	${oldsymbol{arphi}}$	+	+	+	+	╀	\vdash	Н	
45			+	╁	†-	╁╴		H	\dashv	<u> </u>	95	\dashv	+	十	╁┤	┥	+	┿┤	H		145	$\vdash \vdash$	+	+	+	+	+	\vdash	Н	
46	=	L	1	Ĺ		L					96		コ	士	口		土	口			146		1	土	1	工	I			
47		_	+	-	1	+	\vdash	Н	\dashv	<u> </u>	97 98	\dashv	+	+	$oldsymbol{+}oldsymbol{+}$	4	-	+			147 148	Н	+	+	+	+	╀	╀╌	Н	
49			╁	+	۲	\vdash	╁╌	\vdash	\dashv	—	99	\dashv	+	+	┼┤	\dashv	+	+	H		149	\dashv	十	+	十	+	╁		Н	
50		T	+	1	十	<u> </u>	1	П	\dashv		100		十		┰	┪	\top	\dashv	h		150	\vdash	十	1	╅	十	+-	1	М	

U.S. Patent and Trademark Office

Part of Paper No. 20060306



Docket No.: 71971-012

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Mizuki SEGAWA, et al. : Confirmation Number: 5361

Application No.: 10/995,283 : Group Art Unit: 2822

Filed: November 24, 2004 : Examiner: Roy K. POTTER

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

AMENDMENT

Mail Stop Amendment Honorable Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

Applicant respectfully requests reconsideration in accordance with the filing of the RCE, amendments and remarks for the reasons set forth below.

AMENDMENT TO CLAIMS

Listing of Claims

Claims 1 - 38 (Cancelled)

39. (Currently amended) A semiconductor device, comprising:

[[an]] <u>a trench</u> isolation insulating area surrounding an active area of a semiconductor substrate;

a gate insulating film formed over the active area;

a gate electrode formed over the gate insulating film;

first L-shaped sidewalls formed over the side surfaces of the gate electrode; [[and]]

first silicide layers formed on regions located on the sides of the first L-shaped sidewalls within the active area

an interconnection formed on the trench isolation; and

second L-shaped sidewalls formed over the side surfaces of the interconnection.

- 40. (Previously presented) The semiconductor device of Claim 39, wherein the first L-shaped sidewalls are made of a silicon nitride film.
- 41. (Previously presented) The semiconductor device of Claim 39, further comprising first protection oxide films formed between the gate electrode and the first L-shaped sidewalls.
- 42. (Previously presented) The semiconductor device of Claim 39, further comprising a second silicide layer formed on the gate electrode.

2

43. (Previously presented) The semiconductor device of Claim 39, further comprising source/drain regions formed on both sides of the gate electrode within the active area,

wherein the first silicide layers are formed on the source/drain regions.

16

- 44. (Cancelled)
- 45. (Currently amended) The semiconductor device of Claim [[44]] 39, the second L-shaped sidewalls are made of a silicon nitride film.
- 46. (Currently amended) The semiconductor device of Claim [[44]] 39, further comprising second protection oxide films formed between the interconnection and the second L-shaped sidewalls.
- 47. (Currently amended) The semiconductor device of Claim [[44]] <u>39</u>, further comprising a third silicide layer formed on the interconnection.
 - 48. (Cancelled)
- 49. (Currently amended) The semiconductor device of Claim [[48]] <u>39</u>, the trench isolation has an upper surface higher than the surface of the active area.

- 50. (Currently amended) The semiconductor device of Claim [[48]] 39, wherein a lower portion of the interconnection provided on the upper surface of the trench isolation is located higher than the surface of the active area.
- 51. (Currently amended) The semiconductor device of Claim [[44]] <u>39</u>, wherein the interconnection is composed of the same material as the gate electrode.
- 52. (Currently amended) The semiconductor device of Claim [[51]] <u>39</u>, wherein the gate electrode and the interconnection has at least a polysilicon film.
- 53. (New) The semiconductor device of Claim [[39]] 41, wherein a channel stop region of the same conductivity as that of the semiconductor substrate is formed below the trench isolation.
- 54. (New) The semiconductor device of Claim 39, wherein the first and second L-shaped sidewalls are made of the same insulating film.
- 55. (New) The semiconductor device of Claim 41, wherein the first protection oxide film is a CVD oxide film.
- 56. (New) The semiconductor device of Claim 43, wherein the source/drain regions include low-concentration source/drain regions and high-concentration source/drain regions, and the first silicide layers are formed on the high-concentration source/drain regions.

10/995,283

- 57. (New) The semiconductor device of Claim 46, wherein the second protection oxide film is a CVD oxide film.
- 58. (New) The semiconductor device of Claim 46, wherein the second protection oxide films are L-shaped films.
- 59. (New) The semiconductor device of Claim 39, wherein the first silicide layers are formed so as to be located apart from the trench isolations.
- 60. (New) The semiconductor device of Claim 56, wherein the source/drain regions are formed so as to be located apart from the trench isolations.

REMARKS

In the foregoing amendment, claims 39, 46, 47 and 49-52 have been amended and new claims 54-60 have been added to further clarify the intended subject matter of the present invention. No new matter has been added. In addition, claims 44 and 48 have been cancelled. Entry of the foregoing amendment is respectfully requested.

To the extent necessary, a petition for an extension of time under 37 C.F.R. 1.136 is hereby made. Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Michael E. Fogarty
Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13th Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:MaM

Facsimile: 202.756.8087 **Date: May 31, 2006i**

PTO/SB/30 (09-04)

Approved for use through 07/31/2006. OMB 0651-0031 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Request	Application Number	10/995,283
for	Filing Date	November 24, 2004
Continued Examination (RCE)	First Named Inventor	Mizuki SEGAWA, et al.
Transmittal O 4	Art Unit	2822
Address to: Mail Stop RCE Commissioner for Patents MAY 3 1 2006	Examiner Name	POTTER, Roy K.
P.O. Box 1450 Alexandria, VA 22313-1450	Attorney Docket Number	071971-0012
This is a Request for Continued Examination (RCE) ander Request for Continued Education (RCE) practice under 37 CFR 1 1995, or to any design application. See Instruction Sheet for RCE	.114 does not apply to any utility or	plant application filed prior to June 8,
 Submission required under 37 CFR 1.114 Note: and amendments enclosed with the RCE will be entered in applicant does not wish to have any previously filed unente amendment(s). 	which they were filed unless appli	icant instructs otherwise. If
a. Previously submitted If a final Office action is ou considered as a submission even if this box is n	itstanding, any amendments filed ot checked.	after the final Office action may be
i. Consider the arguments in the Appeal Br	ief or Reply Brief previously filed	on
ii. Other		
b. 🗵 Enclosed		
i. 🛛 Amendment/Reply	iii. 🛛 Informa	tion Disclosure Statement (IDS)
ii. Affidavit(s)/Declaration(s)	iv. Dther	
2. Miscellaneous		
a. Suspension of action of the above-identified app period of months. (Period of suspension sl	olication is requested under 37 CF hall not exceed 3 months; Fee under	R 1.103(c) for a er 37 CFR 1.17(i) required)
b. Other		
3. Fees The RCE fee under 37 CFR 1.17(e) is required by	by 37 CFR 1.114 when the RCE i	s filed.
a. The Director is hereby authorized to charge the Deposit Account No. 500417. I have enclosed a	following fees, or credit any overp a duplicate copy of this sheet.	payments, to

	nation on this form may become public. Credit can		
	SIGNATURE OF APPLICANT, ATTO	ORNEY, OR AGENT REQUIRED	
Signature		Date	May 31, 2006
Name (Print/Type)	Michael E. Fogarty	Registration No.	36,139

enclosed

CERTIFICA E OF MAILING OR TRANSMISSION

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Mail Stop RCE, Commissioner for Patents, P. J. Box 1450, Alexandria, VA 22313-1450 or facsimile transmitted to the U.S. Patent and Trademark Office on the date shown below.

109 5283

 Signature
 V1 FC:1801 Date
 790.00 DA

RCE fee required under 37 CFR 1.17(e) \$790 Extension of time fee (37 CFR 1.136 and 1.17)

Payment by credit card (Form PTO-2038 enclosed)

This collection of information is required by 37 CFR 1.114. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.11 and 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450, DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Mail Stop RCE, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

iii.

с. 🗌

Other

Check in the amount of \$

Docket No.: 071971-0012



PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Mizuki SEGAWA, et al.

Application No.: 10/995,283

Filed: November 24, 2004

MAY 3 1 2006 W

Customer Number: 20277

Confirmation Number: 5361

Group Art Unit: 2822

Examiner: POTTER, Roy K.

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Mail Stop RCE Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

<u>Transmitted</u> herewith is an Amendment in the above-identified application.

No additional fee is required.

Applicant is entitled to small entity status under 37 CFR 1.27

Also attached:

The fee has been calculated as shown below:

	NO. OF CLAIMS	HIGHEST PREVIOUSLY PAID FOR	EXTRA CLAIMS	RATE	FEE
Total Claims	20	20	0	\$50.00 =	\$0.00
Independent Claims	1	3	0	\$200.00 =	\$0.00
	· · · · · · · · · · · · · · · · · · ·	Multiple dependent	claims newly pro	esented	\$0.00
		Fee for extension of	time		\$0.00
		RCE			\$790.00
			Total of Abo	ve Calculations	\$790.00

Please charge my Deposit Account No. <u>500417</u> in the amount of \$790.00.

The Commissioner is hereby authorized to charge payment of any fees associated with this communication or credit any overpayment, to Deposit Account No. 500417, including any filing fees under 37 CFR 1.16 for presentation of extra claims and any patent application processing fees under 37 CFR 1.17.

Respectfully submitted,

McDERMOTA WILL & EMERY LLP

Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13th Street, N.W.

Washington, DC 20005-3096 Phone: 202.756.8000 MEF:MaM

Facsimile: 202.756.8087 **Date: May 31, 2006**

WDC99 1240005-1.071971.0012



Docket No.: 071971-0012

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Mizuki SEGAWA, et al. : Confirmation Number: 5361

Application No.: 10/995,283 : Group Art Unit: 2822

Filed: November 24, 2004 : Examiner: POTTER, Roy K.

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

INFORMATION DISCLOSURE STATEMENT

Mail Stop RCE Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

In accordance with the provisions of 37 C.F.R. 1.56, 1.97 and 1.98, the attention of the Patent and Trademark Office is hereby directed to the references listed on the attached form PTO-1449. It is respectfully requested that the references be expressly considered during the prosecution of this application, and that the references be made of record therein and appear among the "References Cited" on any patent to issue therefrom.

This Information Disclosure Statement is being filed within three months of the U.S. filing date OR before the mailing date of a first Office Action on the merits. No certification or fee is required.

Each non-English language reference was first cited in a corresponding foreign application search report or office action and its relevance discussed therein. A copy of the

WDC99 1239948-1.071971.0012

10/995,283

foreign search report or office action, together with an English language version thereof, is attached for the Examiner's information.

Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

600 13th Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:MaM

Facsimile: 202.756.8087 **Date: May 31, 2006**

Michael E. Fogary Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

SHEET <u>1</u> OF <u>1</u>

INFC	INFORMATION DISCLOSURE CITATION IN AN APPLICATION					ATTY. DOCKET NO. 071971-0012	HADEN	SER 10/	IAL NO '995,2				
						APPLICANT Mizuki SEGAWA, et al.							
		(PT	O-1449)			FILING DATE November 24, 2	2004	GR0 28 2		٠			
			U	J.S. PATEN	I TV	OCUMENTS						_	
EXAMINER'S INITIALS	CITE NO.	Nu	Document Number mber-Kind Code2 (if known)	Publication Dat MM-DD-YYY)		Name of Patentee or Applie Document	cant of Ci	ted		s, Columns, ant Passag Figures A	es or Rele		
		US											
		US											
		US							 ,				
		US				· · · · · · · · · · · · · · · · · · ·					-		
	<u> </u>	US			\dashv								
		us	, · · · · · - · - · · · · · · · · · · · · · · · · · 		_								
	<u> </u>	US			\dashv								
		US		i	\dashv								
		ūs											
		US											
		US											
		US		_	_								
	<u> </u>	US		FOREICN D	ATEN	T DOCUMENTS							
EXAMINER'S	r	Ι ε.	reign Patent Document	Publication Date		Name of Patentee or	Pages	Colum	ns, Lines	Tr	anslation		
INITIALS	CITE NO.		untry Codes -Number 4 -Kind Codes (if known)	MM-DD-YYYY		pplicant of Cited Document	Whe	ere Rele ires Ap	evant	Yes	N		
			JP 06-21208	01/28/1994		Sony Corp.							
			JP 07-142726	06/02/1995	\perp	Oki Electric Ind. Co. Ltd.							
			JP 06-196495	07/15/1994		Matsushita Electric Ind. Co. Ltd.							
			JP 06-177237	06/24/1994	S	GS Thomson Microelectron Inc.							
			JP 07-153939	06/16/1995		Oki Electric Ind. Co. Ltd.							
		T				tle, Date, Pertinent Pages, E				f			
EXAMINER'S INITIALS	CITE NO.	journ				tle of the article (when approp), volume-issue number(s), p					е,		
		<u> </u>							_				
		 											
		<u> </u>		<u> </u>	1		DATE 5:						
		EX	AMINER	:	1		DATE CO	NSIDI	EKED				

^{*}EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-021208

(43)Date of publication of application: 28.01.1994

(51)Int.CI.

H01L 21/76

(21)Application number: 04-078348

(71)Applicant: SONY CORP

(22)Date of filing:

28.02.1992


(72)Inventor: TOKUNAGA KAZUHIKO


(54) SEMICONDUCTOR DEVICE AND BURYING METHOD OF RECESSED PART ON SUBSTRATE

(57)Abstract:

PURPOSE: To provide a semiconductor device wherein a defect is not caused near a recessed part and a trouble that a leakage current becomes large or the like is not caused when a heat treatment is executed after various kinds of substrate treatments (ion implantation and the like) have been executed and to provide a method wherein a recessed part on a substrate is buried.

CONSTITUTION: (1) In a semiconductor device, a burying material is buried in a recessed part 2 on a substrate 1 and buried parts 3, 3a, 3b are formed. In the semiconductor device, each buried part is formed as a structure in which it protrudes from the opening surface of the recessed part and in which sidewalls 4 are formed on side parts of a protrusion part 31. (2) In a method, a recessed part on a substrate is buried. The method is provided with a process wherein a substrate treatment is executed and, after that, a heat treatment is executed after having executed a process wherein a burying material is buried in the recessed part on the substrate. In the method wherein the burying material is formed as a structure in which the burying material protrudes from the opening surface of the recessed part, substrate protective parts 4 are formed on side parts of the protrusion part, the subatrate treatment is executed and the recessed part is buried.





	-		S	-	T :	$\overline{}$
- 4		. 4	•	1		•

[Date of request for examination] 23.02.1999 [Date of sending the examiner's decision of rejection] 19.06.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3277383 [Date of registration] 15.02.2002 [Number of appeal against examiner's decision of 2001-12625 rejection

[Date of requesting appeal against examiner's decision 19.07.2001 of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

EST AVAILABLE COPY

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-21208

(43)公開日 平成6年(1994)1月28日

(51)Int.Cl.⁸

識別配号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/76

L 9169-4M

審査請求 未請求 請求項の数2(全 6 頁)

(21)出願番号

特願平4-78348

(22)出顧日

平成 4年(1992) 2月28日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 徳永 和彦

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 高月 亨

(54) 【発明の名称】 半導体装置及び基板上の凹部の埋め込み方法

(57)【要約】

【目的】 各種の基板処理(イオン注入など)の処理を行った後、熱処理を行う場合についても、凹部近傍に欠陥が生じず、リーク電流が大きくなるなどの不都合の生じない半導体装置、及び基板の凹部の埋め込み方法を提供する。

【構成】 ①基板1上の凹部2に埋め込み材料を埋め込んで埋め込み部3,3a,3bを形成した半導体装置であって、該埋め込み部は凹部の開口上面よりも突出する構成で形成し、該突出部31の側部にはサイドウォール4を形成した構成の半導体装置。②基板上の凹部に埋め込み材料を埋め込む工程を行った後、基板処理を行い、その後熱処理を施す工程を備える基板上の凹部の埋め込み方法において、埋め込み材料を凹部の開口上面よりも突出する構成で形成し、この突出部の側部に下地保護部4を形成し、その後基板処理を行う凹部の埋め込み方法。



然外理(7=-1)検 6 4 4 31 4 ザ(ドウァール 21 Sio2 -2

(b)

BEST AVAILABLE COPY

【請求項1】基板上の凹部に埋め込み材料を埋め込んで 埋め込み部を形成した半導体装置であって、

該埋め込み部は凹部の開口上面よりも突出する構成で形成し

該突出部の側部にはサイドウォールを形成した構成であることを特徴とする半導体装置。

【請求項2】基板上の凹部に埋め込み材料を埋め込む工程を行った後、基板処理を行い、その後熱処理を施す工程を備える基板上の凹部の埋め込み方法において、埋め込み材料を凹部の開口上面よりも突出する構成で形

この突出部の側部に下地保護部を形成し、

その後基板処理を行うことを特徴とする基板上の凹部の 埋め込み方法。

【発明の詳細な説明】

[0001]

成し、

【産業上の利用分野】本発明は、半導体装置、及びこの 半導体装置の製造に用いることができる基板上の凹部の 埋め込み方法に関する。

[0002]

【従来の技術】半導体装置等の形成の際、基板に形成した凹部に埋め込み材料を埋め込み、各種の構造を形成することが行われている。例えば、トレンチアイソレーションの形成、トレンチキャパシタの形成、埋め込み配線(プラグ)の形成などである。

【0003】ところで、基板には各種の処理、例えばイオン注入などの処理が施される。更に、基板には熱処理が行われることが多い。

【0004】ところが、上記のように凹部を埋め込む構 30 成のものについては、上記基板処理、及び熱処理により、凹部に欠陥が生じることがある。

【0005】以下に、この問題について、アスペクト比の大きいトレンチ(溝)を埋め込んで素子分離を行う構成の半導体基板を形成する場合で、かつ、基板には基板処理としてイオン注入を行い、更に熱処理を行う場合を例にとって説明する。

【0006】図5(a)に示すように、基板1上に形成した凹部2(トレンチ)を絶縁材で埋め込んで埋め込み部3を形成し、これを素子分離として用いる場合、ソー 40ス/ドレイン(S/D)形成のためのイオン注入(図5(a))を行った後、熱処理(アニール)を行う(図5(b))と、図5(b)に略示するように、凹部2のコーナー部に欠陥Dが生じることがある(なお図中、6はゲート、61はLDD形成用のサイドウォールである)。即ち、一般に半導体装置形成の際に行われているように、通常のLDD(Lightly Doped Drain)構造のトランジスタを形成後、ソース/ドレイン領域形成のための高濃度の不純物の注入(イオン注入)を行い、シリコンのアモルファス化した部分5を50

形成し(図5 (a) 参照)、その後拡散層活性化のためのアニール(回復アニール)を行うと、トレンチューナーのエッヂに図5 (b) に示したように欠陥Dが発生する傾向がある。この原因は、以下の理由によるものと考えられる。

【0007】①ソース/ドレインイオン注入時のダメージと、埋め込み材料(例えば SiO_2)の応力の相乗により、欠陥が生じる。

②固相成長過程で、結晶方位(例えば(100)の方向での成長)であるとか、結晶性の問題で、アモルファス化する部分5において、トレンチョーナーのエッヂが最後に固相成長するため、ここでミスフィット、つまりアモルファス化する時にエッヂ部がしわよせを受ける如く成長することになる現象を起こし、これが欠陥となる。【0008】このため、この欠陥部Dでリーク電流が発生しやすくなる。一般に、上記のように凹部2を埋め込んで素子分離を行う構成にあっては、リーク電流は、通常のLOCOS構造の素子分離に比べ、1~2桁多い。【0009】

20 【発明の目的】本発明は、上記問題点を解決して、各種 の基板処理、例えばイオン注入などの処理を行った後、 熱処理を行う場合についても、凹部近傍に欠陥が生じ ず、リーク電流が大きくなるなどの不都合の生じない半 導体装置、及び基板の凹部の埋め込み方法を提供しよう とするものである。

[0010]

【問題点を解決するための手段】本出願の請求項1の発明は、基板上の凹部に埋め込み材料を埋め込んで埋め込み部を形成した半導体装置であって、該埋め込み部は凹部の開口上面よりも突出する構成で形成し、該突出部の側部にはサイドウォールを形成した構成であることを特徴とする半導体装置であって、これにより上記目的を達成するものである。

【0011】本出願の請求項2の発明は、基板上の凹部に埋め込み材料を埋め込む工程を行った後、基板処理を行い、その後熱処理を施す工程を備える基板上の凹部の埋め込み方法において、埋め込み材料を凹部の開口上面よりも突出する構成で形成し、この突出部の側部に下地保護部を形成し、その後基板処理を行うことを特徴とする基板上の凹部の埋め込み方法であって、これにより上記目的を達成するものである。

[0012]

【作用】本発明によれば、埋め込み部の突出部の側壁にサイドウォールを形成し、これが下地保護部となるので、基板処理の際にその下地部分が欠陥を生じ得る状態になることが防がれる。この結果、欠陥の生じないように凹部の埋め込み7が達成され、また欠陥のない半導体装置が得られる。

[0013]

【実施例】以下本発明の実施例について、図面を参照し

BEST AVAILABLE COPY

3

て説明する。但し当然のことではあるが、本発明は以下 の実施例により限定を受けるものではない。

【0014】実施例1

本実施例は、凹部の埋め込みによりトレンチアイソレーション(構型素子分離)を形成する場合であって、かつ、基板処理としてソース/ドレイン領域形成用のイオン注入を行い、更に熱処理として回復アニールを行う場合について、本発明を適用したものである。

【0015】図1を参照する。本実施例の方法にあっては、基板1上の凹部2に埋め込み材料を埋め込む工程を 10行って埋め込み部3を形成した後、ここではイオン注入である基板処理を行い(図1(a))、その後熱処理(ここではアニール、図1(b))を施す工程を備える基板1上の凹部2の埋め込み方法において、埋め込み材料を凹部2の開口上面21よりも突出する構成で形成して埋め込み部3を形成し、この埋め込み部3の突出部31の側部に下地保護部(サイドウォール)4を形成し、その後イオン注入である基板処理や、アニールである熱処理を行うものである。

【0016】得られた半導体装置は、図1(b)に示すように、基板1上の凹部2に埋め込み材料を埋め込んで埋め込み部3を形成した半導体装置であって、該埋め込み部3は凹部2の開口上面21よりも突出する構成で形成し、該突出部31の側部にはサイドウォール4を形成した構成になる。

【0017】本実施例は、凹部2であるトレンチョーナーのエッヂ11にソース/ドレイン領域形成用イオン注入時のダメージが加わらないようにするものであり、具体的には上記したように、トレンチの埋め込みSiO2(埋め込み材料3)の高さが、Si基板表面(凹部開口 3021)より高くなるように形成し、LDD構造のトランジスタを作るとき、トレンチの埋め込みSiO2の側面にも、同時にサイドウォールを形成する。こうすれば、ソース/ドレイン領域形成のためのイオン注入時に、トレンチョーナーのエッヂにはダメージが加わらず、アモルファス化もしないので、結晶回復時に欠陥も発生しない。なおこの例のように、LDD形成のためのサイドウォール形成と保護部としてのサイドウォール4形成とを同時に行うことは、好ましい態様である。

【0018】本実施例により、図2(A)に示すような 40 アモルファス化部分5が形成され、コーナー部に不都合をもたらすおそれのある図2(B)に示すアモルファス 化部分5(コーナー部11にかかる)の生成が防止できる。

【0019】このように図1(a)の如くトレンチの埋め込み SiO_2 (埋め込み部3)の高さがSi基板1表面より高くなるように形成し、LDD構造のトランジスタを作る時、埋め込み SiO_2 の側面にも同時にサイドウォールを形成するようにしたので、次の作用がもたらされる。

【0020】(1)トレンチコーナー11は、イオン注入時のダメージが無いので、当然欠陥は発生しない。 (2)イオン注入後の固相成長では、トレンチコーナーの単結晶部分が種結晶となるので、アモルファス領域は単結晶で回復する。

【0021】より具体的には、本実施例においては、図 $2(a) \sim (h)$ に示す工程を行った。

【0022】まず、図3(a)に示すように、基板1であるSi基板上に、熱酸化により酸化膜12を形成し(例えば10~20nm)、更にCVD等により、Poly Si13を形成する(例えば100~300nm)。

【0023】次に、通常のリソグラフィー技術を用いて、RIEにより、素子分離領域形成用の凹部2(トレンチ)を形成し、図3(b)の構造とする。

【0024】次に、埋め込み材料を埋め込んで埋め込み 部 3 を形成し、図 3 (c) の構造とする。埋め込み材料 は、トレンチアイソレーションを形成できるものなら任意であり、 SiO_2 やBPSGその他の不純物含有ガラス(平坦化材料)を用いることができ、例えばバイアス ECR-CVDで SiO_2 を埋め込んだり、あるいは各種手段でポリSi や不純物含有ガラスを埋め込み、平坦化することができる。ここでは SiO_2 を埋め込んで、図 3 (c) の構造とした。

【0025】次に、RIEにより、PolySi13、酸化膜12であるSiO $_2$ を除去する。これにより、図3(d)に示すように、埋め込み部 $_3$ が、基板 $_1$ の表面である凹部 $_2$ の開口上面 $_2$ 1よりも高く、突出部 $_3$ 1を有する構成で得られる。突出部の突出の大きさ、つまり開口上面 $_2$ 1より上に出っぱる高さは、PolySi1 $_3$ の膜厚により調整できる。

【0026】次に、熱酸化膜14、PolySiCVD膜を形成し、更にフォトリソグラフィー工程、つまりレジスト工程及びRIEにより、通常のポリシリコンゲート電極15を形成する。これによって、図3(e)の構造を得る。

【0027】次に、一般的な手法に従い、 SiO_2-C VDとRIEにより、ゲート電極をなすPolySi1 5の側壁に通常のサイドウォール41を形成する。この時、素子分離の SiO_2 である埋め込み材料3は、突出部31が形成されている結果、ゲート電極と同程度位、上に出っぱっているので、この横にもサイドウォール4が形成される。このサイドウォールを、下地保護部として用いる。

【0028】即ち、上記保護部4となるサイドウォール、及びポリシリコン電極15のサイドウォールー41形成後、通常のソース/ドレイン領域形成用イオン注入を行うと、図3(g)に示すように、アモルファス領域となったアモルファス部5が形成される。ここで、下地50保護部4となるサイドウォールが形成されているので、

5

図の(A)の領域(トレンチコーナーのエッヂ)は、イオン注入によるダメージを受けず、完全な単結晶のままである。

【0029】その後、熱処理である回復アニールを行う。図3(h)に示すように、5′で示す如く結晶の回復が行われ、上記図3(g)で説明したところから、欠陥の無い構造が得られることになる。

【0030】ここで、埋め込み部3の突出部31の高

さ、つまりここでは埋め込み SiO_2 の高さ(Si基板表面から出っぱる高さ)の適正値は、ソース/ドレイン領域形成用イオン注入の条件(イオン種、エネルギー、ドーズ量)により異なる。一般に、このイオン注入により Si 基板がアモルファス化される深さより、高くすれば良い。

6

【0031】例えば、以下の表1に示す如くである。 【表1】

ソース/ドレイン用 イオン注入条件	アモルファス部 の深さ	埋め込み SiO ₂ の高さ
As 20keV 5E15 cm ⁻²	40~45 nm	45加以上
As 50keV 5B15 cm ⁻²	85~90 nm	90加以上

【0032】 実施例2

本実施例では、埋め込み材料として、PolySieH いた。即ち図4に示すように、PolySinら成る埋め込み部<math>3bを凹部2内に形成し、その周囲は SiO_2 部3aとした。その他は実施例1と同様にして、同様の効果を得た。

[0033]

【発明の効果】本出願の発明によると、凹部の埋め込み構造を備える構成の基板について各種の基板処理、例えば、イオン注入などの処理を行った後、熱処理を行う場合についても、凹部近傍に欠陥が生じず、リーク電流が大きくなるなどの不都合の生じない半導体装置、及び基板の凹部の埋め込み方法を提供することができる。

【図面の簡単な説明】


- 【図1】実施例1の工程の概略を示す図である。
- 【図2】本発明の作用説明のための図である。
-) 【図3】実施例1の工程を示す図である。
 - 【図4】実施例2を示す図である。
 - 【図5】従来技術を示す図である。


【符号の説明】

1	基板
2	心 部
3, 3a, 3b	埋め込み部
3 1	突出部
4	下地保護部(サイドウォール)
5	アモルファス部分

【図4】


实提例[2






【図5】

煤泉极特





PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-142726

(43)Date of publication of application: 02.06.1995

(51)Int.CI.

H01L 29/78 H01L 21/336

H01L 21/8238 H01L 27/092

(21)Application number: 05-290576

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

19.11.1993


(72)Inventor: WAKAMATSU HIDETOSHI

(54) MANUFACTURE OF FIELD EFFECT TRANSISTOR

(57)Abstract:

PURPOSE: To provide a manufacturing method for FETs capable of suppressing leakage currents, parasitic resistances, the short channel effect and the hot carrier effect.

CONSTITUTION: A gate electrode 24 is formed on a semiconductor substrate, and on its sides double walls 31a, 31b, and 27a, 27b are formed. Using these double side walls as masks, deep n- diffusion layers 30a and 30b are formed in source and drain regions. Then only side walls 27a and 27b are removed by etching leaving the L-shaped side walls 31a and 31b unremoved, and shallow n+ diffusion layers 32a and 32b are formed in the source and drain regions. Next the L-shaped side walls 31a and 31b are removed by etching, and an n-layer for LDD is formed by ion implantation using the gate electrode 24 as a mask. Besides, a layer insulating film is formed and heat treatment is performed for smoothing it and activating the source and drain diffusion layers. Gate electrode wiring and laminated metal wiring containing barrier metals are brought into contact.



LEGAL STATUS

[Date of request for examination]

08.11.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

3238551

05.10.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-142726

(43)公開日 平成7年(1995)6月2日


(外1名)

											•
(51) Int.Cl.6		識別記号	庁内整理番号	FΙ						技術表示	簡所
HO1L	29/78										
	21/336										
	21/8238	I									
			7514-4M	Н0	1 L	29/ 78		301	P		
			9170 - 4M			27/ 08		321	E		
			審査請求	未請求	請求項	頁の数 5	OL	(全 10]	頁)	最終頁に	続く
(21)出願番	}	特顯平5-290576		(71) 出	順人	0000002	295				
						沖電気:	工業株	式会社			
(22)出顧日		平成5年(1993)11)	月19日			東京都	港区虎	ノ門1丁目	17#	針2号	
				(72)発	明者	若松 :				• •	
								ノ門1丁目	∃ 7 #	\$12. 县 油坑	浸重
				ł		-1-4100			· F		

(54) 【発明の名称】 電界効果型トランジスタの製造方法

(57)【要約】 (修正有)

【目的】 漏れ電流、寄生抵抗、短チャネル効果及びホ ットキャリア効果を抑制したFETの製法を提供する。 【構成】 半導体基板上にゲート電極24、その側面に 31a, 31b、及び27a, 27bの2重サイドウォ ールを形成し、この2重サイドウォールをマスクにして ソース・ドレイン領域に深いn-拡散層30a、30b を形成する。サイドウォール27a, 27bだけをエッ チング除去し、L型サイドウォール31a, 31bは残 して、ソース・ドレイン領域に浅いn+拡散層32a, 32bを形成し、次にL型サイドウォール31a, 31 bをエッチング除去し、ゲート電極24をマスクにしイ オン注入法により、LDD用n-層を形成する。また層 間絶縁膜を形成し、その平滑化と、ソース・ドレイン拡 散層の活性化のために熱処理を行う。ゲート電極配線と バリアメタルを含む積層メタル配線とコンタクトをと る。



工業株式会社内

(74)代理人 弁理士 清水 守

【特許請求の範囲】

【請求項1】 サリサイド構造を有する電界効果型トランジスタの製造方法において、

- (a) 半導体基板上のアクティブ領域にゲート電極を形成する工程と、
- (b) 該ゲート電極の側面に第1のL型サイドウォール 及びその上に堆積される第2のサイドウォールを有する 2重サイドウォールを形成する工程と、
- (c) ソース・ドレイン領域及び前記ゲート電極上に高 融点金属シリサイド膜を形成する工程と、
- (d) 前記2重サイドウォールをマスクにしてソース・ドレイン領域に深い接合の不純物拡散層を形成する工程と、
- (e) 前記2重サイドウォールの第2のサイドウォールをエッチング除去し、前記第1のL型サイドウォールを残した状態で、ソース・ドレイン領域に浅い接合の不純物拡散層を形成する工程と、
- (f) 前記第1のL型サイドウォールをエッチング除去し、ゲート電極をマスクにして大斜角斜め回転イオン注入法により、LDD用の不純物拡散層を形成する工程と、
- (g) 多層の層間絶縁膜を形成し、該層間絶縁膜の平滑化と、ソース・ドレイン拡散層を活性化するための熱処理を行う工程と、
- (h) ゲート電極配線とソース・ドレイン領域をバリアメタルを含む積層メタル配線とコンタクトをとる工程とを順に施すことを特徴とする電界効果型トランジスタの製造方法。

【請求項2】 サリサイド構造を有する電界効果型トランジスタの製造方法において、

- (a) 半導体基板上のアクティブ領域にゲート電極を形成する工程と、
- (b) 該ゲート電極の側面に幅の広いサイドウォールを 形成する工程と、
- (c) ソース・ドレイン領域及び前記ゲート電極上に高融点金属シリサイド膜を形成する工程と、
- (d) 前記サイドウォールをマスクにしてソース・ドレイン領域に深い接合の不純物拡散層を形成する工程と、
- (e) 前記サイドウォールをエッチング除去し、ソース・ドレイン領域に浅い接合の不純物拡散層を形成する工 40 程と、
- (f) ゲート電極をマスクにして大斜角斜め回転イオン 注入法により、LDD用の不純物拡散層を形成する工程 と、
- (g) 多層の層間絶縁膜を形成し、該層間絶縁膜の平滑 化と、ソース・ドレイン拡散層を活性化するための熱処 理を行う工程と、
- (h) ゲート電極配線とソース・ドレイン領域をバリアメタルを含む積層メタル配線とコンタクトをとる工程とを順に施すことを特徴とする電界効果型トランジスタの 50

製造方法。

【請求項3】 サリサイド構造を有する電界効果型トランジスタの製造方法において、

2

- (a) 半導体基板上のアクティブ領域にゲート電極を形成する工程と、
- (b) 該ゲート電極の側面に第1のL型サイドウォール 及びその上に堆積される第2のサイドウォールを有する 2重サイドウォールを形成する工程と、
- (c)ソース・ドレイン領域及び前記ゲート電極上に高 10 融点金属シリサイド膜を形成する工程と、
 - (d) 前記2重サイドウォールをマスクにしてソース・ドレイン領域に深い接合の不純物拡散層を形成する工程と、
 - (e) 前記2重サイドウォールの第2のサイドウォールをエッチング除去し、前記第1のL型サイドウォールを残した状態で、ソース・ドレイン領域に浅い接合の不純物拡散層を形成する工程と、
- (f) 前記第1のL型サイドウォール及びゲート電極をマスクにして大斜角斜め回転イオン注入法により、LD 20 D用の不純物拡散層を形成する工程と、
 - (g) 多層の層間絶縁膜を形成し、該層間絶縁膜の平滑化と、ソース・ドレイン拡散層を活性化するための熱処理を行う工程と、
 - (h) ゲート電極配線とソース・ドレイン領域をバリアメタルを含む積層メタル配線とコンタクトをとる工程とを順に施すことを特徴とする電界効果型トランジスタの製造方法。

【請求項4】 前記LDD用の不純物拡散層を形成した後にゲート電極及びソース・ドレイン領域全面を N_2 あるいは NH_3 ガス雰囲気中で窒化することを特徴とする請求項1、2又は3項記載の電界効果型トランジスタの製造方法。

【請求項5】 前記多層の層間絶縁膜は、下層から順にシリコン酸化膜、シリコン窒化膜、シリコン酸化膜及び不純物を含むシリコン酸化膜の4層からなることを特徴とする請求項1、2又は3項記載の電界効果型トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電界効果型トランジスタの製造方法に係り、、特に、MOSFETを有するCMOSデバイスの、主としてそのnチャネルMOSFETの製造方法に関するものである。

[0002]

【従来の技術】近年、半導体素子の微細化が進み、それとともに、MOSFETが縮小化されるにしたがい、そのゲート長が短くなり、また、短チャネル効果を抑制するため、ソース・ドレイン領域の接合深さ(xj)は浅くせざるを得なくなってきている。

【0003】このように、ゲート長が短くなり、MOS

Page 41 of 262

FETのオン抵抗は下がり、一方でxjが浅くなるた め、ソース・ドレインのシート抵抗は増大する。したが って、ゲート長がサブミクロン領域のMOSFETで は、ソース・ドレインのシート抵抗が、MOSFETの オン抵抗に対して無視し得なくなり、MOSFETの駆 動力が、ソース・ドレイン領域の寄生抵抗により低下す る問題が顕著となる。

【0004】かかる問題に対してソース・ドレイン及び ゲートを自己整合的でシリサイド化し、シート抵抗を下 げるためにサリサイド技術が存在している。図3はかか 10 る従来のサリサイド構造を有するMOSFETの製造工 程断面図である。

(1) まず、図3 (a) に示すように、P型100Si 基板1上の一部に、通常のホトリソグラフィ (以下、ホ トリソと略す) とエッチング及びイオン注入法を用い て、N型不純物(リン等)を導入し、Nウエル領域2を 形成する。次に、通常のLOCOS法により、フィール ド酸化膜3を形成する。ドライ酸化雰囲気中で熱酸化 し、Si基板1表面にゲート酸化膜4を形成し、ゲート 電極となる多結晶シリコン膜を全面に堆積し、通常のホ 20 トリソ・エッチング技術を用いたゲート電極5のパター ニングを行う。

【0005】通常のホトリソ工程により、Pch(Pチ ャネル) MOSFET形成領域をホトレジスト6で被 い、全面にLDD (Lightly Dope)層(低 濃度拡散層) n- 層7となるリンまたはヒ素を、加速エ ネルギー30~50keVで1~4×10¹³ions/ c m² イオン注入法により注入することで、Nch(N チャネル) MOSFET領域のみn- 層7を形成する。

【0006】次いで、全面に常圧CVD(化学的気相成 30 長)法により、シリコン酸化膜もしくはボロン、リン等 を含むシリコン酸化膜を形成し、異方性イオンエッチン グ法により、図3(b)に示すように、ゲート電極5側 壁にサイドウォール膜8を形成する。次いで、上記と同 様に、ホトレジストにより、PchMOSFET、Nc hMOSFET側を各々被い、Nch側、Pch側に各 々イオン注入法により、ソース・ドレイン領域となる不 純物のヒ素打ち込み領域9 (n+層)及びボロン打ち込 み領域 9′ (p + 層) を注入する。

【0007】次に、図3 (c) に示すように、800~ 40 1000℃の熱処理を行い、ソース・ドレイン領域9の 不純物の活性化を行った後、高融点金属膜10を形成す る。次いで、600~1000℃の範囲内で、2段階短 時間熱処理法を施すと、図3(d)に示すように、高融 点金属膜10とゲート電極5の多結晶シリコン膜、及び ソース・ドレイン領域9のシリコン活性層との間にシリ サイド化反応が生じ、自己整合的に高融点金属シリサイ ド膜11が形成される。

【0008】この工程の間には、アンモニア水と過酸化

的にエッチング除去することにより、図3(e)に示す ように、サリサイド構造を有するMOSFETが完成す る。

[0009]

【発明が解決しようとする課題】しかしながら、以上述 べた従来のサリサイド構造を有するMOSFETの製造 方法では、素子の微細化に伴い、短チャネル効果抑制の ため、そのソース・ドレイン領域の拡散層の接合深さ (xj) が浅くなり、シリサイド化した層の底面と接合 との間隔が短くなり、接合リーク電流が増大するという 問題があった。

【0010】また、ソース・ドレイン領域及びゲート電 極上のシリサイド表面は、大気に晒されたときに酸化物 が生成され、メタル配線との接続のときに十分なオーミ ックコンタクトがとれないという問題があった。また、 ソース・ドレイン領域を形成した後に、シリサイド化を 行っているため、シリサイドと拡散層の界面の不純物濃 度が層間絶縁膜の平坦化熱処理によって低下し、寄生抵 抗が生じ、MOSトランジスタの電流駆動能力が低下す るという問題があった。

【0011】また、ソース・ドレイン領域を形成すると きに、サイドウォールが形成された状態でイオン注入を 行っているためと、そのサイドウォールがプロセスの最 後まで除去されずに残っているために、後工程の熱処理 によってサイドウォール膜中の不純物が、ソース・ドレ イン領域に拡散し、ゲート電極端のソース・ドレイン領 域の不純物プロファイルを不均一にし、短チャネル効果 及びホットキャリア耐性の劣化を生じるという問題があ った。

【0012】また、ソース・ドレイン領域とゲート電極 上をシリサイド化するときに、サイドウォール上部は殆 どシリサイド化はしないが、わずかにサイドウォール表 面部はシリサイド化反応が生じるため、その後の選択エ ッチングのときに、その反応層を十分除去しきれずに、 ゲート電極とソース・ドレイン領域をショートさせると いう問題点があった。

【0013】本発明は、上記問題点を解決するために、 以上述べた接合リーク電流及び寄生抵抗の増大をなく し、また、効果的に短チャネル効果を抑制し、さらにホ ットキャリア効果を抑制できるようにしたサリサイド構 造を有する電界効果型トランジスタの製造方法を提供す ることを目的とする。

[0014]

【課題を解決するための手段】本発明は、上記目的を達 成するために、サリサイド構造を有する電界効果型トラ ンジスタの製造方法において、

[A] 半導体基板上のアクティブ領域にゲート電極を形 成する工程と、該ゲート電極の側面に第1のL型サイド ウォール及びその上に堆積される第2のサイドウォール 水素水の混合液を用いて、未反応高融点金属12を選択 50 を有する2重サイドウォールを形成する工程と、ソース

・ドレイン領域及び前記ゲート電極上に高融点金属シリ サイド膜を形成する工程と、前記2重サイドウォールを マスクにしてソース・ドレイン領域に深い接合の不純物 拡散 (n-) 層を形成する工程と、前記2重サイドウォ ールの第2のサイドウォールをエッチング除去し、前記 第1のL型サイドウォールを残した状態で、ソース・ド レイン領域に浅い接合の不純物拡散 (n+) 層を形成す る工程と、前記第1のL型サイドウォールをエッチング 除去し、ゲート電極をマスクにして大斜角斜め回転イオ 成する工程と、多層の層間絶縁膜を形成し、該層間絶縁 膜の平滑化と、ソース・ドレイン拡散層を活性化するた めの熱処理を行う工程と、ゲート電極配線とソース・ド レイン領域をバリアメタルを含む積層メタル配線とコン タクトをとる工程とを順に施すようにしたものである。 【0015】 [B] 半導体基板上のアクティブ領域にゲ ート電極を形成する工程と、該ゲート電極の側面に幅の 広いサイドウォールを形成する工程と、ソース・ドレイ ン領域及び前記ゲート電極上に高融点金属シリサイド膜 を形成する工程と、前記サイドウォールをマスクにして 20 ソース・ドレイン領域に深い接合の不純物拡散 (n-) 層を形成する工程と、前記サイドウォールをエッチング 除去し、ソース・ドレイン領域に浅い接合の不純物拡散 (n⁺)層を形成する工程と、ゲート電極をマスクにし て大斜角斜め回転イオン注入法により、LDD用の不純 物拡散 (n-) 層を形成する工程と、多層の層間絶縁膜 を形成し、該層間絶縁膜の平滑化と、ソース・ドレイン 拡散層を活性化するための熱処理を行う工程と、ゲート 電極配線とソース・ドレイン領域をバリアメタルを含む 積層メタル配線とコンタクトをとる工程とを順に施すよ 30 うにしたものである。

【0016】〔C〕半導体基板上のアクティブ領域にゲ ート電極を形成する工程と、該ゲート電極の側面に第1 のL型サイドウォール及びその上に堆積される第2のサ イドウォールを有する2重サイドウォールを形成する工 程と、ソース・ドレイン領域及び前記ゲート電極上に高 融点金属シリサイド膜を形成する工程と、前記2重サイ ドウォールをマスクにしてソース・ドレイン領域に深い 接合の不純物拡散 (n-) 層を形成する工程と、前記2 重サイドウォールの第2のサイドウォールをエッチング 40 除去し、前記第1のL型サイドウォールを残した状態 で、ソース・ドレイン領域に浅い接合の不純物拡散(n. *) 層を形成する工程と、前記第1のL型サイドウォー ル及びゲート電極をマスクにして大斜角斜め回転イオン 注入法により、LDD用の不純物拡散 (n-) 層を形成 する工程と、多層の層間絶縁膜を形成し、該層間絶縁膜 の平滑化と、ソース・ドレイン拡散層を活性化するため の熱処理を行う工程と、ゲート電極配線とソース・ドレ イン領域をバリアメタルを含む積層メタル配線とコンタ クトをとる工程とを順に施すようにしたものである。

[0017]

【作用】本発明によれば、上記のように、比較的長いサ イドウォールの外側で、ソース・ドレイン領域がシリサ イド化され、しかもその領域のみ拡散層深さが深くなっ ているため、トランジスタの短チャネル効果を増大させ ることなく、接合リーク電流の増大を抑制できる。

6

【0018】また、ソース・ドレイン領域の拡散層を形 成する前に、その領域のシリサイド化を行っているの で、自然酸化膜の影響を受けずに、低温でシリサイド化 ン注入法により、LDD用の不純物拡散(n-)層を形 10 反応を安定に生じさせることができ、十分な低抵抗化を 再現性よく安定に実現することができる。更に、ソース ・ドレイン領域にイオン注入時のマスク酸化膜による酸 素のノックオンがないので、シリサイド化反応の熱処理 において、低温下でシリサイド化反応を均一に生じさせ ることができる。

> 【0019】また、より具体的には、ソース・ドレイン 形成用イオン注入ドーズ量が接合深さを十分浅くし、し かも電流駆動力駆を低下させないような範囲に抑制され ているため、微細なMOSFETにおいても、十分な短 チャネル効果が抑制され、しかも高駆動力なMOSFE Tが実現可能となる。更に、シリサイド化領域の深い拡 散層形成は、シリサイド膜からの固相拡散を利用してい るため、シリサイド界面や拡散層界面が凹凸にならない スムーズな界面が得られ、かつシリサイドと拡散層界面 の不純物濃度が高濃度に保たれ、オーミック接合が再現 性よく安定に実現できる。

> 【0020】また、シリサイド化後に、浅い拡散層形成 と、LDD(n-)層形成のためのイオン注入を行って いるので、そのイオン注入の不純物の活性化を層間絶縁 膜の平坦化アニールと同時に行うようにしても、シリサ イドと拡散層界面の不純物濃度が低下するのを補うこと ができ、十分なオーミック接合がシリサイドと拡散層の 間で実現できる。

[0021]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明の第1の実施例を 示す電界効果型トランジスタの製造工程断面図(その 1)、図2はその電界効果型トランジスタの製造工程断 面図(その2)である。

【0022】(1)まず、図1(a)に示すように、p 型の面方位(100)面のシリコン基板21上に、LO COS法により素子分離領域を形成するためにフィール ド酸化膜22を4000Å程度形成する。

(2) 次に、図1 (b) に示すように、高清浄度なドラ イ酸化雰囲気中でゲート酸化膜23を100Å程度形成 する。次に、減圧CVD法を用いて、多結晶シリコン膜 を3000Å程度形成する。次に、通常のホトリソ技術 とエッチング技術を用いて、多結晶シリコン膜からなる ゲート電極24配線を形成する。次に、シリコン活性層 50 表面25a、多結晶シリコン膜表面25b上に、800

7

[℃]程度の温度のドライ酸化雰囲気中で酸化膜を形成す る。

【0023】次に、LPCVD法を用いて、全面にシリコン窒化膜26を500~1000Å程度形成する。次に、LPCVD法かあるいは常圧CVD法を用いて、シリコン酸化膜を2000~3000Å程度形成する。次いで、反応性(異方性)イオンエッチング法を用いて、シリコン酸化膜のみをエッチングし、ゲート電極24側壁にシリコン酸化膜からなるサイドウォール27a,27bを形成する。

【0024】(3)次に、図1(c)に示すように、ウェットエッチング法あるいは反応性イオンエッチング法を用いてゲート電極24側壁以外のシリコン窒化膜26をエッチング除去し、L型のサイドウォールを含む2重サイドウォール31a,31b,27a,27bを形成し、これをマスクにして、界面活性剤入りのバッファードフッ酸溶液を用いて、シリコン活性層表面25aと多結晶シリコン膜表面25b上の酸化膜をエッチング除去する。次に、シリコン活性層表面25aと多結晶シリコン膜表面25b上の自然酸化膜を、Ar+H2ガス混合のガス雰囲気中でプラズマ表面クリーニングによってエッチング除去する。

【0025】次いで、連続的にシリコン基板を大気に晒さないで、全面にプラズマスパッタリング法を用いて、高融点金属(Ti, Co, W, Ni, Mo等)膜を200~500Å程度形成する。次に、2段階短時間熱処理法を用いて、多結晶シリコン膜からなるゲート電極24上と、ソース・ドレイン領域となるシリコン活性層表面25aに、自己整合的に高融点金属シリサイド膜、例えばTiSi2膜を600Å程度形成する。なお、1段階30目の短時間熱処理は、600~700℃程度でN2ガス雰囲気中で30秒間行う。

【0026】次いで、アンモニア水(NH_3 OH)と過酸化水素水(H_2 O₂)と水(H_2 O)の混合液を用いて、室温でシリサイド上のT i Nとサイドウォール上及びフィールド酸化膜上の未反応T i N E T i N E T i N E T i N E T i N E T i N E T i N E T i T i T i T i T E T i T i T E T i T i T E T i T E T i T E T i T E T i T E T i T E T i T E T i T E T E T i T E

【0027】次に、ソース・ドレイン領域形成用不純物 (P)を、加速エネルギー $40 \, \mathrm{keV}$ 、ドーズ量 1×1 $0^{14} \sim 1 \times 10^{15} \, \mathrm{ions/cm^2}$ と、通常使用される ($3 \sim 5 \times 10^{15}$) $\mathrm{ions/cm^2}$ より低いドーズ量 で、シリサイド膜とシリコン基板界面付近にイオン注入し、接合の深い n^- 拡散層 $30 \, \mathrm{a}$, $30 \, \mathrm{be}$ を形成する。 【0028】 (4)次に、図1 (d)に示すように、シリコン酸化膜のサイドウォール $27 \, \mathrm{a}$, $27 \, \mathrm{be}$ 、反応性イオンエッチング法を用いてエッチング除去する。次に、L型サイドウォール $31 \, \mathrm{a}$, $31 \, \mathrm{be}$ マスクにし

て、サイドウォール下に加速エネルギー $110 \, \mathrm{keV}$ 、ドーズ量 $3 \sim 5 \times 10^{15} \, \mathrm{ions/cm^2}$ の条件で、接合の浅い n^+ 拡散層32a, 32bのソース・ドレイン領域を形成するためのイオン、例えばAsのイオン注入をする。

【0029】(5) 次に、L型サイドウォール31a,31bを、図2(a)に示すように、反応性イオンエッチング法を用いてエッチング除去する。次いで、シリコン活性層表面と多結晶シリコン膜側壁のシリコン酸化膜を、界面活性剤入りのバッファードフッ酸を用いてエッチング除去する。次いで、ホットキャリア効果抑制用のLDD層(n-層)33a,33bを形成するための不純物(P)を大斜角(45°程度)斜め回転イオン注入法により、2~4×10¹³ions/cm²程度のドーズ量、加速エネルギー30keVの条件でイオン注入する。次に、800℃程度でN2(又はNH3)ガス雰囲気中で30秒間短時間熱処理を行い、シリサイド膜表面及び多結晶シリコン膜側壁を窒化する(図示なし)。

【0030】(6) 次に、図2(b)に示すように、LPCVD法を用いて、全面にシリコン酸化膜34を500A程度形成する。次に、LPCVD法を用いて、全面にシリコン窒化膜35を500A程度形成する。次に、常圧CVD法を用いて全面にシリコン酸化膜36と、不純物(B,P)を含むシリコン酸化膜37を連続的に形成する。次に、不純物を含むシリコン酸化膜37を平坦にするためとソース・ドレイン領域の不純物を活性化するためのアニールを行う。

【0031】(7)次に、図2(c)に示すように、通常のホトリソ技術とエッチング技術を用いて、ソース・ドレイン領域上あるいはゲート電極24配線上にコンタクト穴38を形成する。次に、スパッタリング法を用いて、2層あるいはそれ以上の積層膜で形成された金属を形成し、通常のホトリソ技術とエッチング技術により、メタル配線39を形成する。

【0032】次に、本発明の第2実施例について図を用いて説明する。図4は本発明の第2実施例を示す電界効果型トランジスタの製造工程断面図である。この第2の実施例は、比較的長いサイドウォール1層を用いて、第1の実施例と同様のソース・ドレイン領域を形成するようにしたものである。

【0033】(1)まず、図4(a)に示すように、p型の面方位(100)面のシリコン基板41上に、LOCOS法により素子分離領域を形成するためにフィールド酸化膜42を4000Å程度形成する。次に、高清浄度なドライ酸化雰囲気中でゲート酸化膜43を100Å程度形成する。次に、減圧CVD法を用いて、多結晶シリコン膜を3000Å程度形成する。次に、通常のホトリソ技術とエッチング技術を用いて、多結晶シリコン膜からなるゲート電極44配線を形成する。次に、シリコ50ン活性層表面45a、多結晶シリコン膜表面45bに、

800℃程度の温度のドライ酸化雰囲気中で酸化膜を形成する。次に、LPCVD法かあるいは常圧CVD法を用いて、シリコン酸化膜を2500~4000Å程度形成する。次いで、反応性イオンエッチング法を用いて、シリコン酸化膜のみをエッチングし、ゲート電極44側壁にサイドウォール46a,46bを形成する。

【0034】(2)次いで、図4(b)に示すように、サイドウォール46a,46bをマスクにして、ウェットエッチング法あるいは反応性イオンエッチング法を用いてゲート電極44側壁以外のシリコン酸化膜をエッチ 10ング除去する。次いで、界面活性剤入りのバッファードフッ酸溶液を用いて、シリコン活性層表面45aと多結晶シリコン膜表面45b上の酸化膜をエッチング除去する。次に、シリコン活性層表面45aと多結晶シリコン膜表面45b上の自然酸化膜をAr+H2ガス混合のガス雰囲気中でプラズマ表面クリーニングによってエッチング除去する。

【0035】次いで、連続的にシリコン基板を大気に晒さないで、全面にプラズマスパッタリング法を用いて、高融点金属(Ti, Co, W, Ni, Mo等)膜を200~500Å程度形成する。次に、2段階短時間熱処理法を用いて、ゲート電極44上と、ソース・ドレイン領域となるシリコン活性層表面45bに、自己整合的に高融点金属シリサイド膜、例えばTiSi2膜を600Å程度形成する。なお、1段階目の短時間熱処理は、600~700℃程度でN2ガス雰囲気中で30秒間行う。

【0036】次いで、アンモニア水(NH_3 OH)と過酸化水素水(H_2 O₂)と水(H_2 O)の混合液を用いて、室温でシリサイド上のT i Nとサイドウォール上及びフィールド酸化膜上の未反応T i E i E i E i E が除去する。次に、2 段階目の短時間熱処理をE 7 0 0~900℃程度でE がス雰囲気中で 3 0 秒間行い、化学量論的に安定なシリサイド膜、つまりE i E

【0037】次に、ソース・ドレイン領域形成用不純物 (P) を、加速エネルギー40 k e V、ドーズ量 1×1 $0^{14}\sim1\times10^{15}$ i o n s / c m 2 と、通常使用される ($3\sim5\times10^{15}$) i o n s / c m 2 より低いドーズ量 で、シリサイド膜とシリコン膜基板界面付近にイオン注入し、接合の深い n^- 拡散層49a,49bを形成する。

【0038】 (3) 次いで、図4 (c) に示すように、シリコン酸化膜のサイドウォール46a, 46bを、反応性イオンエッチング法を用いてエッチング除去する。更に、シリコン活性層表面と多結晶シリコン膜側壁のシリコン酸化膜を界面活性剤入りのバッファードフッ酸を用いてエッチング除去する。次に、加速エネルギー60keV、ドーズ量3~5×10 15 ions/cm²の条件で、接合の浅い $^{+}$ 拡散層50a,50bのソース・ドレイン領域を形成するためのイオン、例えば、As+

のイオン注入をする。

10

【0040】(5) その後は、第1実施例の図2(b)及び図2(c)に示す工程を施し、電界効果型トランジスタを完成する。このように、第2実施例においては、第1の実施例で用いたL型サイドウォールを用いずに、LDD構造のソース・ドレイン領域を形成する。シリサイド膜の形成後のシリサイド膜下の接合の深い n^- 拡散層49a,49bは第1の実施例と同じである。ゲート電極44をマスクにして入射角0°で、接合の浅い n^+ 拡散層50a,50bを形成し、その後、大斜角斜め回転イオン注入法を用いて、LDD層(n^- 層)51a,51bを形成するようにしたことが特徴である。

【0041】次に、本発明の第3実施例について図を用いて説明する。図5は本発明の第3実施例を示す電界効果型トランジスタの製造工程断面図である。

(1)まず、図5 (a)に示すように、p型の面方位 (100)面のシリコン基板61上に、LOCOS法により素子分離領域を形成するためにフィールド酸化膜62を4000Å程度形成する。次に、高清浄度なドライ酸化雰囲気中でゲート酸化膜63を100Å程度形成する。次に、減圧CVD法を用いて、多結晶シリコン膜を3000Å程度形成する。次に、通常のホトリソ技術とエッチング技術を用いて、多結晶シリコン膜からなるゲート電極64配線を形成する。

【0042】次に、シリコン活性層表面65a、多結晶シリコン膜表面65b上に、800℃程度の温度のドライ酸化雰囲気中で酸化膜を形成する。次に、LPCVD法を用いて、全面にシリコン窒化膜66を500~1000Å程度形成する。次に、LPCVD法かあるいは常圧CVD法を用いて、シリコン酸化膜を2000~300Å程度形成する。次いで、反応性(異方性)イオンエッチング法を用いて、不純物を含むシリコン酸化膜67のみをエッチングし、ゲート電極側壁にサイドウォール67a、67bを形成する。

【0043】(2) 次いで、図5(b) に示すように、 L型のサイドウォールを含む2重サイドウォール71 a,71b,67a,67bをマスクにして、ウエット エッチング法あるいは反応性イオンエッチング法を用い て、ゲート電極64側壁以外のシリコン窒化膜66をエ ッチング除去する。次いで、界面活性剤入りのバッファ 50 ードフッ酸溶液を用いて、シリコン活性層表面65aと

多結晶シリコン膜表面 6 5 b 上の酸化膜をエッチング除 去する。次に、シリコン活性層表面65aと多結晶シリ コン膜表面65b上の自然酸化膜を、Ar+H2ガス混 合のガス雰囲気中でプラズマ表面クリーニングによって エッチング除去する。

【0044】次いで、連続的にシリコン基板を大気に晒 さないで、全面にプラズマスパッタリング法を用いて、 高融点金属(Ti, Co, W, Ni, Mo等)膜を20 0~500Å程度形成する。次に、2段階短時間熱処理 法を用いて、多結晶シリコン膜からなるゲート電極64 10 上と、ソース・ドレイン領域となるシリコン活性層表面 65aに、自己整合的に高融点金属シリサイド膜、例え ばTiSi2 膜を600A程度形成する。なお、1段階 目の短時間熱処理は、650℃程度でN2ガス雰囲気中 で30秒間行う。

【0045】次いで、アンモニア水 (NH₃ OH) と過 酸化水素水($m H_2~O_2$)と水($m H_2O$)の混合液を用い て、室温でシリサイド上のTiNとサイドウォール上及 びフィールド酸化膜上の未反応TiとTiNをエッチン グ除去する。次に、2段階目の短時間熱処理を700~ 900℃程度№2 ガス雰囲気中で30秒間行い、化学量 論的に安定なTiSi₂ 膜68a,68b,69を形成 する。

【0046】次に、ソース・ドレイン領域形成用不純物 (P) を、加速エネルギー40keV、ドーズ量1×1 0¹⁴~1×10¹⁵ions/cm²と、通常使用される (3~5×10¹⁵) ions/cm² より低いドーズ量 で、シリサイド膜とシリコン膜基板界面付近にイオン注 入し、接合の深いn‐拡散層70a,70bを形成す る。

【0047】(3)次に、図5(c)に示すように、シ リコン酸化膜からなるサイドウォール67a,67bを 反応性イオンエッチング法を用いてエッチング除去す る。次に、L型サイドウォール71a,71bをマスク にして、サイドウォール下に加速エネルギー110k e V、ドーズ量3~5×10¹⁵ions/cm² の条件で 接合の浅いn艹拡散層72a,72bのソース・ドレイ ン領域を形成するためのイオン、例えばAsのイオン注 入をする。

【0048】(4)次いで、図5(d)に示すように、 ホットキャリア効果抑制用のLDD層(n-層)73 a, 73bを形成するための不純物(P)を大斜角(4 5° 程度) 斜め回転イオン注入法により、 $2\sim4\times10$ ¹³ i o n s / c m² 程度のドーズ量、加速エネルギー3 0 k e Vの条件でイオン注入する。次いで、800℃程 度でN2 (又はNH3)ガス雰囲気中で30秒間短時間 熱処理を行い、シリサイド膜表面及び多結晶シリコン膜 側壁を窒化する(図示なし)。

【0049】(5)その後は、第1実施例の図2(b) 及び図2(c)に示す工程を施し、電界効果型トランジ 50 いるので、そのイオン注入の不純物の活性化を層間絶縁

スタを完成する。このように、第3の実施例は、L型の サイドウォールを含む2重サイドウォールを用いた第1 の実施例を変形したものである。第1の実施例との違い は、ホットキャリア効果抑制用のLDD層(n-層)7 3 a, 73 bを形成する工程である。

12

【0050】すなわち、L型サイドウォール71a,7 1 b を残した状態で、まず、入射角0°のイオン注入に より、接合の浅いn+ 拡散層72a,72bを形成し、 更に、L型サイドウォール71a,71bを残した状態 で、大斜角斜めイオン注入法を用いて、LDD層(n-層) 73a, 73bを、ゲート電極64にオーバーラッ プするように形成する。

【0051】なお、上記実施例においては、nチャネル MOSFETについて説明したが、pチャネルMOSF ETの場合にも同様に適用できることは言うまでもな い。また、本発明は上記実施例に限定されるものではな く、本発明の趣旨に基づいて種々の変形が可能であり、 これらを本発明の範囲から排除するものではない。

[0052]

【発明の効果】以上、詳細に説明したように、本発明に

(1) 比較的長いサイドウォールの外側で、ソース・ド レイン領域がシリサイド化され、しかもその領域のみ拡 散層深さが深くなっているため、トランジスタの短チャ ネル効果を増大させることなく、接合リーク電流の増大 を抑制できる。

【0053】 (2) ソース・ドレイン領域の拡散層を形 成する前に、その領域のシリサイド化を行っているの で、自然酸化膜の影響を受けずに、低温でシリサイド化 30 反応を安定に生じさせることができ、十分な低抵抗化を 再現性よく安定に実現することができる。

(3) ソース・ドレイン領域にイオン注入時のマスク酸 化膜による酸素のノックオンがないので、シリサイド化 反応の熱処理において、低温下でシリサイド化反応を均 一に生じさせることができる。

【0054】(4)より具体的には、ソース・ドレイン 形成用イオン注入ドーズ量が接合深さを十分浅くし、し かも電流駆動力を低下させないような範囲に制御されて いるため、微細なMOSFETにおいても、十分な短チ 40 ャネル効果が抑制され、しかも高駆動力なMOSFET が実現可能となる。

(5) シリサイド化領域の深い拡散層形成は、シリサイ ド膜からの固相拡散を利用しているため、シリサイド界 面や拡散層界面が凹凸にならないスムーズな界面が得ら れ、かつシリサイドと拡散層界面の不純物濃度が高濃度 に保たれるオーミック接合が再現性よく安定に実現でき る。

【0055】(6)シリサイド化後に、浅い拡散層形成 と、LDD(n-)層形成のためのイオン注入を行って

膜の平坦化アニールと同時に行うようにしても、シリサ イドと拡散層界面の不純物濃度が低下するのを補うこと ができ、十分なオーミック接合がシリサイドと拡散層の 間で実現できる。

【0056】また、特に、請求項1及び3によれば、上 記効果に加えて、L型サイドウォールは、エッチングに よるサイドウォール幅のばらつきが生じないため、電気 的なゲート長のばらつきがなくなり、閾値電圧のばらつ きの小さいMOSFETを安定に形成することができ る。また、LDD (n^-) 層形成のイオン注入は、マス 10 ジスタの製造工程断面図(その1)である。 ク酸化膜なしにシリコン活性層表面に直接大斜角斜めに 回転イオン注入法により行っているため、マスク酸化膜 中の酸素のシリコン基板へのノックオンによる不純物の 不活性化を防止できる。

【0057】更に、特に、請求項2によれば、上記効果 に加えて、浅いn+の接合の拡散層領域を、ゲート電極 とオーバーラップさせることにより、バンド間トンネル によるドレインリーク電流の発生を回避させることが可 能である。また、特に、請求項4によれば、ソース・ド レイン領域のn-層とn+層及びLDD(n-)層を形 20 成した後に、低温短時間熱処理によるシリサイド表面と 多結晶シリコン膜表面及びシリコン活性層表面を膜応力 緩和のための窒化とシリサイド膜結晶回復を同時に行っ ているため、後の熱処理によって拡散層の不純物の再分 布が生じないだけでなく、シリサイド膜の凝集も起こら なくなり、十分な低抵抗拡散層とオーミック接合が形成 できる。

【0058】更に、特に、請求項5によれば、層間絶縁 膜を下層よりシリコン酸化膜、シリコン窒化膜、シリコ ン酸化膜及び不純物を含むシリコン酸化膜の4層構造に 30 したため、シリサイド膜への膜応力が緩和され、その後 の熱プロセスに対するシリサイド膜の耐熱性が十分とな る。また、層間絶縁膜の構成膜の中にLPCVD法かあ るいはプラズマCVD法によるシリコン窒化膜が含まれ ているので、層間絶縁膜の表面平坦化熱処理雰囲気とし $TN_2 \cdot O_2 \cdot DェットO_2$ ガスの全ての雰囲気に対し て対応できる。特にウェットO2 ガス雰囲気にすること により、N2 処理より低温で平坦化が可能になる。

【0059】また、シリサイド膜表面がTiN化されて

いるため、コンタクト穴を形成した後、TiN表面が酸 化されなくなり、メタル配線との接合において、十分な オーミックコンタクトが得られる。更に、現行のコンタ クト穴形成後のHFディップにより微小コンタクト穴底 部の自然酸化膜を除去する工程をそのまま使うことがで きる。ここでHFとしては、界面活性剤の入っているバ ッファードフッ酸溶液が望ましい。

14

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す電界効果型トラン

【図2】本発明の第1の実施例を示す電界効果型トラン ジスタの製造工程断面図(その2)である。

【図3】従来のサリサイド構造を有するMOSFETの 製造工程断面図である。

【図4】本発明の第2の実施例を示す電界効果型トラン ジスタの製造工程断面図である。

【図5】本発明の第3の実施例を示す電界効果型トラン ジスタの製造工程断面図である。

【符号の説明】

21, 41, 61 シリコン基板

22, 42, 62 フィールド酸化膜

23, 43, 63 ゲート酸化膜

24, 44, 64 ゲート電極

26, 35, 66 シリコン窒化膜

27a, 27b, 46a, 46b, 67a, 67b サイドウォール

28a, 28b, 29, 47a, 47b, 48, 68

a, 68b, 69 TiSi2膜

30a, 30b, 49a, 49b, 70a, 70b 接合の深い n - 拡散層

31a, 31b, 71a, 71b L型サイドウォー


32a, 32b, 50a, 50b, 72a, 72b 接合の浅い n + 拡散層

33a, 33b, 51a, 51b, 73a, 73b LDD層 (n-層)

34, 36, 37 シリコン酸化膜

3.8 コンタクト穴

39 メタル配線



フロントページの続き

(51) Int. Cl. ⁶ H O 1 L 27/092

識別記号 庁内整理番号

FΙ

技術表示箇所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS	
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER.	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-196495

(43)Date of publication of application: 15.07.1994

(51)Int.CI.

H01L 21/336

H01L 29/784 H01L 27/092

(21)Application number: 05-275187

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

04.11.1993

(72)Inventor: HIROKI AKIRA

KURIMOTO KAZUMI

ODANAKA SHINJI

(30)Priority

Priority number: 04294819

Priority date: 04.11.1992

Priority country: JP

04294820

04.11.1992


JP

(54) SEMICONDUCTOR DEVICE, COMPLEMENTARY SEMICONDUCTOR DEVICE, AND MANUFACTURE **THEREOF**

(57)Abstract:

PURPOSE: To provide a semiconductor device which is excellent in resistance to a short channel effect and high in operational speed and

CONSTITUTION: The junction depth D1 of a high concentration source.drain diffusion layer 3 under an L-shaped side wall 6 is set smaller than the junction depth D2 of the high concentration source.drain diffusion layer 3 outside the L-shaped side wall 6, and the junction depth D3 of a low concentration diffusion layer 4 is set equal to or smaller than the junction depth D1 of the high concentration source.drain diffusion layer 3 under an L-shaped side wall 6. Therefore, a potential is more effectively restrained from expanding from a source.drain diffusion layer toward a channel than that in a conventional overlapped LDD structure, so that a problem or a reduction in Vt peculiar to a MOSFET is effectively prevented when a device is microminiaturized to a size of the order of half-micron or below.



LEGAL STATUS

[Date of request for examination]

21.09.2000

[Date of sending the examiner's decision of rejection]

19.10.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-196495

(43)公開日 平成6年(1994)7月15日


(51)Int.Cl. ⁶ H 0 1 L 21/336 29/784 27/092	識別記号	庁内整理番号	FΙ	技術表示箇所
5.762		9054—4M 9170—4M	H01L	29/78 301 L 27/08 321 E 審査請求 未請求 請求項の数23(全 20 頁)
(21)出願番号	特願平5-275187		(71)出願人	000005821 松下電器産業株式会社
(22)出願日	平成5年(1993)11月	月4日	(72)発明者	大阪府門真市大字門真1006番地
(31)優先権主張番号 (32)優先日	特願平4-294819 平 4 (1992)11月 4 日	3		大阪府門真市大字門真1006番地 松下電器 産業株式会社内
(33)優先権主張国 (31)優先権主張番号 (32)優先日		1	(72)発明者	栗本 一実 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
(33)優先權主張国	日本 (JP)		(72)発明者	小田中 紳二 大阪府門真市大字門真1006番地 松下電器
			(74)代理人	· 産業株式会社内 弁理士 小鍜治 明 (外2名)

(54)【発明の名称】 半導体装置及び相補型半導体装置並びにそれらの製造方法

(57)【要約】

【目的】 短チャネル効果に強く、高速で高信頼性の半 導体装置を提供する。

【構成】 L型側壁6下部の高濃度ソース・ドレイン拡散層3の接合深さD1が、L型側壁6の外側の高濃度ソース・ドレイン拡散層3の接合深さD2よりも浅く形成され、かつ低濃度ソース・ドレイン拡散層4の接合深さD3がL型側壁6下部のソース・ドレイン拡散層3の接合深さD1と同等かそれよりも浅く形成されている。このため、従来のオーバラップLDD構造よりもソース・ドレイン拡散層からのポテンシャルのチャネル方向への広がりが効果的に抑えられ、ハーフミクロン領域以下の微細化に問題となるMOSFET特有のVtの低下が効果的に抑制される。



【特許請求の範囲】

【請求項1】第1導電型不純物がドープされた第1導電型領域を含み、かつ、主面を有する半導体基板と、該第1導電型領域に設けられたMOSトランジスタと、を備えた半導体装置であって、

該MOSトランジスタは、

該第1導電型領域内に形成された第2導電型ソース領域 と、

該第1導電型領域内に形成され、該第2導電型ソース領域から一定距離だけ離れた第2導電型ドレイン領域と、該第1導電型領域内に形成され、該第2導電型ソース領域と該第2導電型ドレイン領域との間に位置するチャネル領域と、

該チャネル領域の両端部に形成され、該第2導電型ソース領域の不純物濃度よりも低い不純物濃度を有する一対の第2導電型不純物拡散層と、

該半導体基板の該主面上に形成されたゲート絶縁膜であって、該チャネル領域及び該第2導電型不純物拡散領域 を直接に覆っているゲート絶縁膜と、

該ゲート絶縁膜上に形成されたゲート電極と、

該ゲート電極の側面に設けられたサイドウォールと、 を備えており、

該サイドウォールは、該ゲート電極の該側面から基板の 該主面に沿って伸びる部分を有する形状を有しており、 該第2導電型ソース領域及びドレイン領域は、該サイド ウォールの該主面に沿って伸びる部分に覆われている第 1部分と、該サイドウォールの該主面に沿って伸びる部 分に覆われていない第2部分とを有しており、該第1部 分の厚さは該第2部分の厚さよりも薄い、半導体装置。

【請求項2】前記第2導電型ソース領域及びドレイン領 30 域の前記第1部分は、前記ゲート電極の端部の真下の領 域にまで達している請求項1に記載の半導体装置。

【請求項3】前記ゲート絶縁膜は、前記一対の第2導電型不純物領域上の部分の厚さが前記チャネル領域上の部分の厚さが前記チャネル領域上の部分の厚さよりも厚い請求項1に記載の半導体装置。

【請求項4】前記ゲート絶縁膜は、前記一対の第2導電型不純物領域上の部分の厚さが前記チャネル領域上の部分の厚さよりも厚い請求項2に記載の半導体装置。

【請求項5】第1導電型不純物がドープされた第1導電型領域を含み、かつ、主面を有する半導体基板と、該第 40 1 導電型領域に設けられたMOSトランジスタと、を備えた半導体装置であって、

該MOSトランジスタは、

該第1導電型領域内に形成された第2導電型ソース領域 レ

該第1導電型領域内に形成され、該第2導電型ソース領域から一定距離だけ離れた第2導電型ドレイン領域と、該第2導電型ソース領域と該第1導電型領域との間の接合、及びドレイン領域と該第1導電型領域との間の接合を覆うように設けられ、該第2導電型ソース領域及びド 50

レイン領域の不純物濃度よりも低い不純物濃度を有する 一対の第2導電型不純物拡散層と、

該第1導電型領域内に形成され、該一対の第2導電不純物拡散層の間に位置するチャネル領域と

該半導体基板の該主面上に形成されたゲート絶縁膜であって、該チャネル領域を直接に覆っているゲート絶縁膜 と、

該ゲート絶縁膜上に形成されたゲート電極と、

該ゲート電極の側面に設けられたサイドウォールと、 を備えており、

該サイドウォールは、該ゲート電極の該側面から基板の 該主面に沿って伸びる部分を有する形状を有しており、 該部分は、該第2導電型不純物拡散層を直接に覆ってい る、半導体装置。

【請求項6】前記第2導電型ソース領域及びドレイン領域は、前記サイドウォールの前記主面に沿って伸びる前記部分の外側端部の真下の領域にまで達している、請求項5に記載の半導体装置。

【請求項7】前記第2導電型不純物拡散層領域は、前記 20 ゲート電極の端部の真下の領域にまで達している請求項 5に記載の半導体装置。

【請求項8】前記ゲート絶縁膜は、前記一対の第2導電型不純物領域上の部分の厚さが前記チャネル領域上の部分の厚さよりも厚い請求項6に記載の半導体装置。

【請求項9】前記ゲート絶縁膜は、前記一対の第2導電型不純物領域上の部分の厚さが前記チャネル領域上の部分の厚さりも厚い請求項7に記載の半導体装置。

【請求項10】第1導電型不純物がドープされた第1導電型領域を含み、かつ、主面を有する半導体基板と、該第1導電型領域に設けられたMOSトランジスタと、を備えた半導体装置を製造する方法であって、

該第1導電型領域を覆うように、該トランジスタのゲート ト絶縁膜となる第1絶縁膜及び該トランジスタのゲート 電極となる導電材料膜をこの順番で該半導体基板上に堆 積する工程と、

該導電材料膜をパターニングし、それによって該ゲート 電極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 堆積する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜をこの順番でエッチングすることによって、該第3及び第2絶縁膜の一部を該ゲート電極の側面に残置させる工程と、

選択性エッチング技術を用いて、該第3絶縁膜を選択的 に除去することによって、該第2絶縁膜からなるL字型 サイドウォールを形成する工程と、

該ゲート電極を注入マスクとして、第2導電型不純物イオンを該半導体基板に注入し、それによって、第2導電型不純物拡散層を形成する第1イオン注入工程と、

Page 53 of 262

2

3

該ゲート電極を注入マスクとして、第2導電型不純物イオンを該半導体基板に注入し、それによって、該第2導電型不純物拡散層の不純物濃度よりも高濃度の不純物を含み、しかも、該サイドウォールに覆われている第1部分と該サイドウォールに覆われていない第2部分とを有し、該第1部分の厚さが該第2部分の厚さよりも薄い、第2導電型ソース及びドレイン領域を形成する第2イオン注入工程と、

を包含する製造方法。

. L

【請求項11】前記選択性エッチング技術を用いて前記 10 L字型サイドウォールを形成する前記工程の前に、前記 ゲート絶縁膜の端部を更に厚くする酸化工程を包含す る、請求項10に記載の製造方法。

【請求項12】第1導電型不純物がドープされた第1導電型領域を含み、かつ、主面を有する半導体基板と、該第1導電型領域に設けられたMOSトランジスタと、を備えた半導体装置を製造する方法であって、

該第1導電型領域を覆うように、ゲート絶縁膜となる第 1 絶縁膜及びゲート電極となる導電材料膜をこの順番で 該半導体基板上に堆積する工程と、

該導電材料膜をパターニングし、それによってゲート電 極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 堆積する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜をこの順番でエッチングすることによって、該第3及び第2絶縁膜の一部を該ゲート電極の側面に残置させる工程と、

選択性エッチング技術を用いて、該第3絶縁膜を選択的 30 に除去することによって、第2絶縁膜からなるL字型サイドウォールを形成する工程と、

該ゲート電極及び該サイドウォールを注入マスクとして、該サイドウォールを透過し得ない加速エネルギにて第2導電型不純物イオンを該半導体基板に注入し、それによって、該ゲート電極及び該サイドウォールに実質的に覆われてない領域に第2導電型ソース及びドレイン領域を形成する第1イオン注入工程と、

該ゲート電極を注入マスクとして、該サイドウォールを 透過し得る加速エネルギにて第2導電型不純物イオンを 40 該半導体基板に注入し、それによって、該第2導電型ソ ース及びドレイン領域の不純物濃度よりも低濃度の不純 物を含み、しかも、該第2導電型ソース及びドレイン領 域の厚さよりも厚い第2導電型不純物拡散層を形成する 第2イオン注入工程と、

を包含する製造方法。

【請求項13】前記選択性エッチング技術を用いて前記 L字型サイドウォールを形成する前記工程の前に、前記 ゲート絶縁膜の端部を更に厚くする酸化工程を包含す る、請求項12に記載の製造方法。 【請求項14】 n型不純物がドープされた n型領域及び 第 p型不純物がドープされた p型領域を含み、かつ、主 面を有する半導体基板と、該 p型領域に設けられた n チャネル型MOSトランジスタと、該 n型領域に設けられた p チャネル型MOSトランジスタと、を備えた相補型 半導体装置であって、

該nチャネル型MOSトランジスタは、

該 p型領域内に形成された n型ソース領域と、

該p型領域内に形成され、該n型ソース領域から一定距離だけ離れたn型ドレイン領域と、

該 p型領域内に形成され、該 n型ソース領域と該 n型ドレイン領域との間に位置するチャネル領域と、

該チャネル領域の両端部に形成され、該n型ソース領域の不純物濃度よりも低い不純物濃度を有する一対のn型 不純物拡散層と、

該半導体基板の該主面上に形成されたゲート絶縁膜であって、該チャネル領域及び該一対のn型不純物領域を直接に覆い、該一対のn型不純物領域上の部分の厚さが、該チャネル領域上の部分の厚さよりも厚いゲート絶縁膜と、

該ゲート絶縁膜上に形成されたゲート電極と、 を備えており、

該pチャネル型MOSトランジスタは、

該n型領域内に形成されたp型ソース領域と、

該n型領域内に形成され、該p型ソース領域から一定距 離だけ離れたp型ドレイン領域と、

該半導体基板の該主面上に形成されたゲート絶縁膜であって、均一な厚さを有するゲート絶縁膜と、

該ゲート絶縁膜上に形成されたゲート電極と、

を備えている相補型半導体装置。

【請求項15】前記nチャネル型MOSトランジスタ及び前記pチャネル型MOSトランジスタの少なくとも一方は、前記ゲート電極の側面に設けられたサイドウォールであって、該ゲート電極の該側面から前記半導体基板の前記主面に沿って伸びる部分を有する形状を有するサイドウォールを備えており、

前記ソース領域及びドレイン領域は、該サイドウォールの該主面に沿って伸びる部分に覆われている第1部分と、該サイドウォールの該主面に沿って伸びる部分に覆われていない第2部分とを有しており、該第1部分の厚さは該第2部分の厚さよりも薄い、請求項14に記載の相補型半導体装置。

【請求項16】前記第2導電型ソース領域及びドレイン 領域の前記第1部分は、前記ゲート電極の端部の真下の 領域にまで達している請求項15に記載の半導体装置。

【請求項17】前記pチャネル型MOSトランジスタの前記チャネル領域は、p型の埋め込み型チャネル構造を 50 有し、該チャネル領域の両端部に形成され、該p型ソー

Page 54 of 262

ス領域の不純物濃度よりも低い不純物濃度を有する一対 のp型不純物拡散層を有している請求項14に記載の半 導体装置。

【請求項18】前記pチャネル型MOSトランジスタの前記ゲート電極は、第1導電型ゲート電極である、請求項14に記載の半導体装置。

【請求項19】 n型不純物がドープされた n型領域及び 第p型不純物がドープされた p型領域を含み、かつ、主 面を有する半導体基板と、該p型領域に設けられた n チャネル型MOSトランジスタと、該n型領域に設けられ たp チャネル型MOSトランジスタと、を備えた相補型 半導体装置を製造する方法であって、

該 p型領域及び該n型領域を覆うように、該トランジスタのゲート絶縁膜となる第1 絶縁膜及び該トランジスタのゲート電極となる導電材料膜をこの順番で該半導体基板上に堆積する工程と、

該導電材料膜をパターニングし、それによって該ゲート 電極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 20 堆積する工程と、

該 pチャネル型MOSトランジスタの該ゲート電極を覆 うレジストを該 n型領域上に形成する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜のうちの該レジストに覆われてない部分をこの順番でエッチングすることによって、該第3及び第2絶縁膜の一部を該nチャネル型MOSトランジスタの該ゲート電極の側面及び該n型領域上に残置させる工程と、

該レジストを除去する工程と、

該nチャネル型MOSトランジスタの該ゲート絶縁膜の 30 端部を更に厚くする酸化工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜をこの順番でエッチングすることによって、該第3及び第2絶縁膜の一部を該pチャネル型MOSトランジスタの該ゲート電極の側面に残置させる工程と、

選択性エッチング技術を用いて、該第3絶縁膜を選択的 に除去することによって、該第2絶縁膜からなるL字型 サイドウォールを形成する工程と、

を包含する製造方法。

【請求項20】前記pチャネル型MOSトランジスタを 40 覆うレジストを前記n型領域上に形成する工程と、

該レジスト及び前記nチャネル型MOSトランジスタの ゲート電極を注入マスクとして、n型不純物イオンを前 記p型領域に注入し、それによって、n型不純物拡散層 を形成する第1のn型イオン注入工程と、

該レジスト及び該nチャネル型MOSトランジスタの該 ゲート電極を注入マスクとして、n型不純物イオンを該 p型領域に注入し、それによって、該n型不純物拡散層 の不純物濃度よりも高濃度の不純物を含み、しかも、該 サイドウォールに覆われている第1部分と該サイドウォ 50 ールに覆われていない第2部分とを有し、該第1部分の 厚さが該第2部分の厚さよりも薄い、n型ソース及びド レイン領域を形成する第2のn型イオン注入工程と、

を更に包含する、請求項19に記載の製造方法。 【請求項21】前記nチャネル型MOSトランジスタを

覆うレジストを前記p型領域上に形成する工程と、 該レジスト及び前記pチャネル型MOSトランジスタの ゲート電極を注入マスクとして、p型不純物イオンを前 記n型領域に注入し、それによって、前記サイドウォー ルに覆われている第1部分と該サイドウォールに覆われ ていない第2部分とを有し、該第1部分の厚さが該第2 部分の厚さよりも薄い、p型ソース及びドレイン領域を 形成するp型イオン注入工程を更に包含する、請求項2 0に記載の製造方法。

【請求項22】前記p型領域を覆うレジストと前記pチャネル型MOSトランジスタの前記ゲート電極を注入マスクとして、p型不純物イオンを前記n型領域に注入し、それによって、該サイドウオールに覆われている第1部分と該サイドウオールに覆われていない第2部分とを有し、該第1部分の厚さが該第2部分の厚さよりも薄く、しかも、該ゲート電極の端部の真下の領域にまで達しているp型ソース及びドレイン領域を形成するp型イオン注入工程と、

を更に包含する、請求項20に記載の製造方法。

【請求項23】 n型不純物がドープされたn型領域及び 第p型不純物がドープされたp型領域を含み、かつ、主 面を有する半導体基板と、該p型領域に設けられたnチャネル型MOSトランジスタと、該n型領域に設けられ たpチャネル型MOSトランジスタと、を備えた相補型 半導体装置を製造する方法であって、

該 p型領域及び該 n型領域を覆うように、該トランジスタのゲート絶縁膜となる第 1 絶縁膜及び該トランジスタのゲート電極となる導電材料膜をこの順番で該半導体基板上に堆積する工程と、

該導電材料膜をパターニングし、それによって該ゲート 電極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 堆積する工程と、

0 該pチャネル型MOSトランジスタの該ゲート電極を覆 うレジストを該n型領域上に形成する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜のうちの該レジストに覆われてない部分をこの順番でエッチングすることによって、該第3及び第2絶縁膜の一部を該nチャネル型MOSトランジスタの該ゲート電極の側面及び該n型領域上に残置させる工程と、

該レジストを除去する工程と、

該nチャネル型MOSトランジスタの該ゲート絶縁膜の 端部を更に厚くする酸化工程と、

50 異方性エッチング技術を用いて、該第3及び第2絶縁膜

をこの順番でエッチングすることによって、該第3及び 第2絶縁膜の一部を該pチャネル型MOSトランジスタ の該ゲート電極の側面に残置させる工程と、

選択性エッチング技術を用いて、該第3絶縁膜を選択的 に除去することによって、該第2絶縁膜からなるL字型 サイドウォールを形成する工程と、

該pチャネル型MOSトランジスタを覆うレジストを前 記n型領域上に形成する工程と、

該レジスト及び前記nチャネル型MOSトランジスタの ゲート電極を注入マスクとして、n型不純物イオンを前 10 記p型領域に注入し、それによって、n型不純物拡散層 を形成する第1のn型イオン注入工程と、

該イオン注入工程と連続して、該レジスト及び該nチャ ネル型MOSトランジスタの該ゲート電極を注入マスク として、n型不純物イオンを該p型領域に注入し、それ によって、該n型不純物拡散層の不純物濃度よりも高濃 度の不純物を含み、しかも、該サイドウォールに覆われ ている第1部分と該サイドウォールに覆われていない第 2部分とを有し、該第1部分の厚さが該第2部分の厚さ よりも薄い、n型ソース及びドレイン領域を形成し、同 20 時に、n型ゲート電極を形成する第2のn型イオン注入 工程と、

該nチャネル型MOSトランジスタを覆うレジストを該 p型領域上に形成する工程と、

該レジスト及び前記 p チャネル型MOSトランジスタの ゲート電極を注入マスクとして、p型不純物イオンを前 記n型領域に注入し、それによって、p型不純物拡散層 を形成する第1のp型イオン注入工程と、

該イオン注入工程と連続して、該レジスト及び該pチャ ネル型MOSトランジスタの該ゲート電極を注入マスク 30 として、p型不純物イオンを該n型領域に注入し、それ によって、該p型不純物拡散層の不純物濃度よりも高濃 度の不純物を含み、しかも、該サイドウォールに覆われ ている第1部分と該サイドウォールに覆われていない第 2部分とを有し、該第1部分の厚さが該第2部分の厚さ よりも薄い、p型ソース及びドレイン領域を形成し、同 時に、p型ゲート電極を形成する第2のp型イオン注入 工程と、

を包含する製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、微細化された半導体装 置及びその製造方法に関する。より詳細には、微細化さ れたMOS型半導体装置及び相補MOS型半導体装置並 びにそれらの製造方法に関する。

[0002]

【従来の技術】VLSIを更に高集積化するために、V LSIに使用されるMOS型半導体装置のサイズは益々 微細化され、現在、装置の最小寸法はハーフミクロン領

置の電気特性がホットキャリアによって劣化するという ことが、装置の信頼性上、深刻な問題となっている。ホ ットキャリアによる装置の劣化に対する耐性を向上し、 しかも、駆動能力を向上させるために、ゲート・ドレイ ンオーバラップLDD構造が提案されている。例えばア ላ, ላ, ላ, ላ, 198674, ላ, デ ላ, エል (I. E. E. E. 1986 I. E. D. M.) Tech nical Digest pp742-745にT. Y. Hung等によって ITLDD構造。また、アイ、イ、イ、イ トランズアクション エレクトロン テ 'ハ' イス(I.E.E.E.Transaction on Electron Devices) vo 1.35, pp2088-2093, 1988にR. Izawa等によってGOLD構 造が提案されている。

【0003】図16は、ゲート・ドレインオーバラップ LDD構造を有するMOS型トランジスタの断面を示し

【0004】このトランジスタは、基板31中に形成さ れた高濃度n型ソース・ドレイン拡散層33及び低濃度 n型拡散層34と、基板31上に形成されたゲート酸化 膜32と、ゲート酸化膜32上に設けられたゲート電極 35と、ゲート電極35の両側面に設けられたゲート側 壁36とを有している。高濃度ソース・ドレイン拡散層 33は、ゲート電極35の端部真下にまで拡散するよう に形成されており、低濃度n型拡散層34は、ゲート酸 化膜32を介してゲート電極と完全にオーバラップして いる。従って、低濃度 n型拡散層 34内の横方向の電界 の強度は、ゲート電極35に印加された電位によって充 分に緩和され、これによって、ホットキャリアの発生率 が減少する。また、低濃度n型拡散層34内のキャリア は完全にゲート電極によって制御されねので、低濃度n 型拡散層34のソース抵抗は低減し、素子の駆動能力が 向上する。

[0005]

【発明が解決しようとする課題】しかしながら、これら の構造は、ハーフミクロン領域以下のサイズのMOS型 トランジスタには適していない。図16に示したMOS 型トランジスタは、以下の問題点を有しているからであ

【0006】(1)ゲート電極35がゲート酸化膜32 を介して低濃度拡散層34と完全にオーバラップしてい るので、実効チャネル長Leffは、次の関係を有してい 40 る。

 $[0007] L_{eff} < L_{g} - 2 \times L_{1dd}$ ここで、 L_g はゲート長、 L_{1dd} は低濃度拡散層34の幅 (チャネル方向に沿って測ったもの) である。

【0008】低濃度n型拡散層34の幅L_{1dd}は、少な くとも0. 1 μ m は必要であるので、ゲート・ドレイン オーバラップLDD構造の実効チャネル長Leffは、ゲ ート長Lgよりも0. 2μmは短くなる。従って、ハー フミクロン領域以下のサイズのMOS型トランジスタに おいては、実効チャネル長 L_{eff} が 0. 3μ m以下にな 域に迄達している。このような装置の微細化に伴い、装 50 り、短チャネル効果による素子の初期特性劣化が従来の LDD構造に比べて顕著になる。

【0009】(2) ゲート電極35が低濃度拡散層34 とゲート酸化膜32を介して完全にオーバラップしているのでトランジスタの駆動能力は改善されるが、ゲート・ドレインオーバラップ容量が増大し、MOSトランジスタを含む回路の動作特性を著しく劣化させる。

【0010】(3) ゲート酸化膜32の厚さが10nm 以下になると、ゲート電圧に誘因するバンド間トンネル 電流がリーク電流の新たな原因となる。

【0011】(4) 低濃度 n型拡散層と高濃度ソース・ドレイン拡散層を形成するために、少なくとも2回のマスク工程を必要とする。CMOS回路においては、pチャネルーMOS型トランジスタを形成するための同様のマスク工程を含めて、合計4回以上のマスク工程が必要となる。

【0012】以上の点から、ゲート・ドレインオーバラップ構造を、ハーフミクロン領域以下のサイズを持つMOS型トランジスタに適用しても、良好なトランジスタ特性を得ることが困難であり、また、CMOS製造工程全体がますます複雑化するという問題がある。

【0013】一方、従来のLDD構造のMOS型半導体 装置の製造方法の問題点を、図17(a)~(c)を参 照しながら説明する。図17 (a) に示すように、ゲー ト電極35をマスクとして第2導電型の不純物、例え ば、リンイオンを半導体基板表面にイオン注入し、低濃 度のソース・ドレイン拡散層34を形成する。その後、 図17 (b) に示すように、酸化膜を200-250n m程度堆積する。その後、異方性ドライエッチングによ り前記酸化膜をゲート電極側部のみに残置させる。とこ ろが、ゲート電極側部に残置する酸化膜36の幅はドラ イエッチングの条件に極端に左右され精度良く形成する ことは困難である。そのため、図17(c)に示すよう にゲート電極側部の酸化膜36の幅が厚く残置した場 合、第2導電型の不純物、例えば、ヒ素イオン注入によ って形成されたソース・ドレイン拡散層33はゲート電 極35の下部に達するように拡散せずオフセット状態に なる。

【0014】その場合、

(1) オーバラップLDD構造よりも、短チャネル効果 は改善されるがホットキャリア耐性は悪くなる。

【0015】(2)ゲート・ドレインオーバラップ容量は改善されるが、駆動能力は低減する。

【0016】(3) 低濃度拡散層と高濃度拡散層を形成するために2回のマスク工程を必要とする。p-MOSFETの形成工程も考えれば4回も必要である。

【0017】本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、高速で動作し得、しかも短チャネル効果に強く高い信頼性を有する半導体装置(MOS型半導体装置及び相補型半導体装置)、並びにその製造方法を提供することにある。

[0018]

【課題を解決するための手段】本発明による半導体装置 は、第1導電型不純物がドープされた第1導電型領域を 含み、かつ、主面を有する半導体基板と、該第1導電型 領域に設けられたMOSトランジスタと、を備えた半導 体装置であって、該MOSトランジスタは、該第1導電 型領域内に形成された第2導電型ソース領域と、該第1 導電型領域内に形成され、該第2導電型ソース領域から 一定距離だけ離れた第2導電型ドレイン領域と、該第1 10 導電型領域内に形成され、該第2導電型ソース領域と該 第2導電型ドレイン領域との間に位置するチャネル領域 と、該チャネル領域の両端部に形成され、該第2導電型 ソース領域の不純物濃度よりも低い不純物濃度を有する 一対の第2導電型不純物拡散層と、該半導体基板の該主 面上に形成されたゲート絶縁膜であって、該チャネル領 域及び該第2導電型不純物拡散領域を直接に覆っている ゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート 電極と、該ゲート電極の側面に設けられたサイドウォー ルと、を備えており、該サイドウォールは、該ゲート電 極の該側面から基板の該主面に沿って伸びる部分を有す る形状を有しており、該第2導電型ソース領域及びドレ イン領域は、該サイドウォールの該主面に沿って伸びる 部分に覆われている第1部分と、該サイドウォールの該 主面に沿って伸びる部分に覆われていない第2部分とを 有しており、該第1部分の厚さは該第2部分の厚さより も薄く、それによって上記目的が達成される。

10

【0019】前記第2導電型ソース領域及びドレイン領域の前記第1部分は、前記ゲート電極の端部の真下の領域にまで達していることが好ましい。

【0020】ある実施例では、前記ゲート絶縁膜は、前 記一対の第2導電型不純物領域上の部分の厚さが前記チャネル領域上の部分の厚さよりも厚い。

【0021】本発明による他の半導体装置は、第1導電 型不純物がドープされた第1導電型領域を含み、かつ、 主面を有する半導体基板と、該第1導電型領域に設けら れたMOSトランジスタと、を備えた半導体装置であっ て、該MOSトランジスタは、該第1導電型領域内に形 成された第2導電型ソース領域と、該第1導電型領域内 に形成され、該第2導電型ソース領域から一定距離だけ 離れた第2導電型ドレイン領域と、該第2導電型ソース 領域と該第1導電型領域との間の接合、及びドレイン領 域と該第1導電型領域との間の接合を覆うように設けら れ、該第2導電型ソース領域及びドレイン領域の不純物 濃度よりも低い不純物濃度を有する一対の第2導電型不 純物拡散層と、該第1導電型領域内に形成され、該一対 の第2導電不純物拡散層の間に位置するチャネル領域 と、該半導体基板の該主面上に形成されたゲート絶縁膜 であって、該チャネル領域及を直接に覆っているゲート 絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極 50 と、該ゲート電極の側面に設けられたサイドウォール

と、を備えており、該サイドウォールは、該ゲート電極の該側面から基板の該主面に沿って伸びる部分を有する 形状を有しており、該部分は、該第2導電型不純物拡散 層を直接に覆っており、そのことにより上記目的が達成 される

【0022】前記第2導電型ソース領域及びドレイン領域は、前記サイドウォールの前記主面に沿って伸びる前記部分の外側端部の真下の領域にまで達していることが好ましい。

【0023】前記第2導電型不純物拡散層領域は、前記 ゲート電極の端部の真下の領域にまで達していることが 好ましい。

【0024】ある実施例では、前記ゲート絶縁膜は、前記一対の第2導電型不純物領域上の部分の厚さが前記チャネル領域上の部分の厚さよりも厚い。

【0025】本発明による半導体装置の製造方法は、第 1 導電型不純物がドープされた第1 導電型領域を含み、 かつ、主面を有する半導体基板と、該第1導電型領域に 設けられたMOSトランジスタと、を備えた半導体装置 を製造する方法であって、該第1導電型領域を覆うよう に、該トランジスタのゲート絶縁膜となる第1絶縁膜及 び該トランジスタのゲート電極となる導電材料膜をこの 順番で該半導体基板上に堆積する工程と、該導電材料膜 をパターニングし、それによって該ゲート電極を形成す る工程と、該ゲート電極を覆うように、第2絶縁膜及 び、酸化種を透過しにくい第3絶縁膜をこの順番で該半 導体基板上に堆積する工程と、異方性エッチング技術を 用いて、該第3及び第2絶縁膜をこの順番でエッチング することによって、該第3及び第2絶縁膜の一部を該ゲ ート電極の側面に残置させる工程と、選択性エッチング 30 技術を用いて、該第3絶縁膜を選択的に除去することに よって、該第2絶縁膜からなるL字型サイドウォールを 形成する工程と、該ゲート電極を注入マスクとして、第 2 導電型不純物イオンを該半導体基板に注入し、それに よって、第2導電型不純物拡散層を形成する第1イオン 注入工程と、該ゲート電極を注入マスクとして、第2導 電型不純物イオンを該半導体基板に注入し、それによっ て、該第2導電型不純物拡散層の不純物濃度よりも高濃 度の不純物を含み、しかも、該サイドウォールに覆われ ている第1部分と該サイドウォールに覆われていない第 40 2部分とを有し、該第1部分の厚さが該第2部分の厚さ よりも薄い、第2導電型ソース及びドレイン領域を形成 する第2イオン注入工程と、を包含し、そのことによっ て上記目的が達成される。

【0026】ある実施例では、前記選択性エッチング技術を用いて前記L字型サイドウォールを形成する前記工程の前に、前記ゲート絶縁膜の端部を更に厚くする酸化工程を包含する。

【0027】本発明による半導体装置の他の製造方法 は、第1導電型不純物がドープされた第1導電型領域を 50

含み、かつ、主面を有する半導体基板と、該第1導電型 領域に設けられたMOSトランジスタと、を備えた半導 体装置を製造する方法であって、該第1導電型領域を覆 うように、ゲート絶縁膜となる第1絶縁膜及びゲート電 極となる導電材料膜をこの順番で該半導体基板上に堆積 する工程と、該導電材料膜をパターニングし、それによ ってゲート電極を形成する工程と、該ゲート電極を覆う ように、第2絶縁膜及び、酸化種を透過しにくい第3絶 縁膜をこの順番で該半導体基板上に堆積する工程と、異 方性エッチング技術を用いて、該第3及び第2絶縁膜を この順番でエッチングすることによって、該第3及び第 2 絶縁膜の一部を該ゲート電極の側面に残置させる工程 と、選択性エッチング技術を用いて、該第3絶縁膜を選 択的に除去することによって、第2絶縁膜からなる L字 型サイドウォールを形成する工程と、該ゲート電極及び 該サイドウォールを注入マスクとして、該サイドウォー ルを透過し得ない加速エネルギにて第2導電型不純物イ オンを該半導体基板に注入し、それによって、該ゲート 電極及び該サイドウォールに実質的に覆われてない領域 に第2導電型ソース及びドレイン領域を形成する第1イ オン注入工程と、該ゲート電極を注入マスクとして、該 サイドウォールを透過し得る加速エネルギにて第2導電 型不純物イオンを該半導体基板に注入し、それによっ て、該第2導電型ソース及びドレイン領域の不純物濃度 よりも低濃度の不純物を含み、しかも、該第2導電型ソ ース及びドレイン領域の厚さよりも厚い第2導電型不純 物拡散層を形成する第2イオン注入工程と、を包含し、 そのことにより上記目的が達成される。

12

【0028】ある実施例では、前記選択性エッチング技 術を用いて前記L字型サイドウォールを形成する前記工 程の前に、前記ゲート絶縁膜の端部を更に厚くする酸化 工程を包含する。

【0029】本発明による相補形半導体装置は、n型不 純物がドープされたn型領域及び第p型不純物がドープ されたp型領域を含み、かつ、主面を有する半導体基板 と、該p型領域に設けられたnチャネル型MOSトラン ジスタと、該n型領域に設けられたpチャネル型MOS トランジスタと、を備えた相補型半導体装置であって、 該nチャネル型MOSトランジスタは、該p型領域内に 形成されたn型ソース領域と、該p型領域内に形成さ れ、該n型ソース領域から一定距離だけ離れたn型ドレ イン領域と、該p型領域内に形成され、該n型ソース領 域と該n型ドレイン領域との間に位置するチャネル領域 と、該チャネル領域の両端部に形成され、該n型ソース 領域の不純物濃度よりも低い不純物濃度を有する一対の n型不純物拡散層と、該半導体基板の該主面上に形成さ れたゲート絶縁膜であって、該チャネル領域及び該一対 のn型不純物領域を直接に覆い、該一対のn型不純物領 域上の部分の厚さが、該チャネル領域上の部分の厚さよ りも厚いゲート絶縁膜と、該ゲート絶縁膜上に形成され

たゲート電極と、を備えており、該pチャネル型MOSトランジスタは、該n型領域内に形成された第1導電型ソース領域と、該n型領域内に形成され、該p型ソース領域から一定距離だけ離れたp型ドレイン領域と、該n型領域内に形成され、該p型ソース領域と該p型ドレイン領域との間に位置するチャネル領域と、該半導体基板の該主面上に形成されたゲート絶縁膜であって、均一な厚さを有するゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を備えており、そのことにより上記目的が達成される。

【0030】ある実施例では、前記nチャネル型MOSトランジスタ及び前記pチャネル型MOSトランジスタの少なくとも一方は、前記ゲート電極の側面に設けられたサイドウォールであって、該ゲート電極の該側面から前記半導体基板の前記主面に沿って伸びる部分を有する形状を有するサイドウォールを備えており、前記n型ソース領域及びドレイン領域は、該サイドウォールの該主面に沿って伸びる部分に覆われている第1部分と、該サイドウォールの該主面に沿って伸びる部分に覆われていない第2部分とを有しており、該第1部分の厚さは該第202部分の厚さよりも薄い。

【0031】前記第2導電型ソース領域及びドレイン領域の前記第1部分は、前記ゲート電極の端部の真下の領域にまで達していることが好ましい。

【0032】ある実施例では、前記pチャネル型MOSトランジスタの前記チャネル領域は、第1導電型の埋め込み型チャネル構造を有している。

【0033】ある実施例では、前記pチャネル型MOSトランジスタの前記ゲート電極は、第1導電型ゲート電極である。

【0034】本発明による相補形半導体装置の製造方法 は、n型不純物がドープされたn型領域及び第p型不純 物がドープされたp型領域を含み、かつ、主面を有する 半導体基板と、該p型領域に設けられたnチャネル型M OSトランジスタと、該n型領域に設けられたpチャネ ル型MOSトランジスタと、を備えた相補型半導体装置 を製造する方法であって、該p型領域及び該n型領域を 覆うように、該トランジスタのゲート絶縁膜となる第1 絶縁膜及び該トランジスタのゲート電極となる導電材料 膜をこの順番で該半導体基板上に堆積する工程と、該導 40 電材料膜をパターニングし、それによって該ゲート電極 を形成する工程と、該ゲート電極を覆うように、第2絶 縁膜及び、酸化種を透過しにくい第3絶縁膜をこの順番 で該半導体基板上に堆積する工程と、該pチャネル型M OSトランジスタの該ゲート電極を覆うレジストを該n 型領域上に形成する工程と、異方性エッチング技術を用 いて、該第3及び第2絶縁膜のうちの該レジストに覆わ れてない部分をこの順番でエッチングすることによっ て、該第3及び第2絶縁膜の一部を該nチャネル型MO Sトランジスタの該ゲート電極の側面及び該 n型領域上 50

に残置させる工程と、該レジストを除去する工程と、該 nチャネル型MOSトランジスタの該ゲート絶縁膜の端 部を更に厚くする酸化工程と、異方性エッチング技術を 用いて、該第3及び第2絶縁膜をこの順番でエッチング することによって、該第3及び第2絶縁膜の一部を該 p チャネル型MOSトランジスタの該ゲート電極の側面に 残置させる工程と、選択性エッチング技術を用いて、該 第3絶縁膜を選択的に除去することによって、該第2絶 縁膜からなる L字型サイドウォールを形成する工程と、 を包含し、そのことにより上記目的が達成される。

14

【0035】前記 p チャネル型MOSトランジスタを覆 ラレジストを前記 n 型領域上に形成する工程と、該レジスト及び前記 n チャネル型MOSトランジスタのゲート電極を注入マスクとして、n 型不純物イオンを前記 p 型領域に注入し、それによって、n 型不純物拡散層を形成する第1の n 型イオン注入工程と、該レジスト及び該 n チャネル型MOSトランジスタの該ゲート電極を注入マスクとして、n 型不純物イオンを該 p 型領域に注入し、それによって、該 n 型不純物拡散層の不純物濃度よりも高濃度の不純物を含み、しかも、該サイドウォールに覆われている第1部分と該サイドウォールに覆われていない第2部分とを有し、該第1部分の厚さが該第2部分の厚さよりも薄い、n型ソース及びドレイン領域を形成する第2のn型イオン注入工程と、を更に包含することが好ましい。

【0036】前記nチャネル型MOSトランジスタを覆 うレジストを前記p型領域上に形成する工程と、該レジ スト及び前記pチャネル型MOSトランジスタのゲート 電極を注入マスクとして、p型不純物イオンを前記n型 30 領域に注入し、それによって、前記サイドウォールに覆 われている第1部分と該サイドウォールに覆われていな い第2部分とを有し、該第1部分の厚さが該第2部分の 厚さよりも薄い、p型ソース及びドレイン領域を形成す るp型イオン注入工程を更に包含することが好ましい。 【0037】

【実施例】以下に、図面を参照しながら、本発明による 半導体装置およびその製造方法を説明する。

【0038】 (実施例1) 図1は、本発明の半導体装置 (第1の実施例) の断面図である。この半導体装置は、 p型(第1導電型) 不純物がドープされているp型半導 体基板1に設けられたMOSトランジスタを含む半導体 装置である。

【0039】このMOSトランジスタは、半導体(シリコン)基板1中に形成された高濃度 n型ソース・ドレイン拡散層3と、ソース拡散層3とドレイン拡散層3との間に位置するチャネル領域と、を有している。チャネル領域の両端部には、ソース・ドレイン拡散層3のn型不純物濃度よりも低いn型不純物濃度を有する一対の低濃度 n型不純物拡散層(低濃度 n型ソース・ドレイン拡散層)4が形成されている。

【0040】半導体基板1の主面上には、チャネル領域及び低濃度n型不純物拡散層4を直接に覆うように、ゲート絶縁膜2が形成されている。ゲート絶縁膜2上には、ゲート電極5が形成されている。ゲート電極5の両側面にはL型側壁6が形成されている。このL型側壁6は、ゲート電極5の側面から半導体基板11の主面に沿って伸びる部分を有する形状を有している。高濃度n型ソース・ドレイン拡散層3のそれぞれは、L型側壁の主面に沿って伸びる部分によって覆われている第1部分と、覆われていない第2部分とを有している。図1に示 10されているように、この第1部分の厚さ(接合深さD1)は、第2部分の厚さ(接合深さD2)よりも薄くなっている。

【0041】本実施例の特徴的なことの一つは、接合深さD1が、接合深さD2よりも浅く形成され、かつ低濃度 n型ソース・ドレイン拡散層4の接合深さD3が接合深さD1と同等かそれよりも浅く形成されていることである。このため、従来のオーバラップLDD構造よりもソース・ドレイン拡散層からチャネル方向へのポテンシャルの広がりが効果的に抑えられる。その結果、ハーフ 20ミクロン領域以下の微細化に問題となるMOSFET特有のVtの低下が効果的に抑制される。

【0042】また、ソース・ドレイン拡散層3は、ゲート電極5の端部の真下にまで拡散しており、低濃度n型不純物拡散層4は、ゲート絶縁膜2を介してゲート電極5と完全にオーバラップする位置にある。このため、オーバラップLDD構造と同様に、低濃度n型ソース・ドレイン拡散層4内の横方向の電界はゲート電極に印加された電位によって充分に緩和される。

【0043】また、L型側壁6を通してイオン注入され 30 た高濃度のソース・ドレイン拡散層の不純物濃度は、L型側壁の真下で1019cm-3程度の低い値となる。このため、横方向電界の強度はさらに緩和され、オーバラップ量を減少させることができる。

【0044】また、ゲート電極5の外側に位置する酸化膜(L型側壁6)内にトラップされた電子やそこに発生した界面準位は、高濃度拡散層3の上に位置するため、素子特性の劣化を加速することはない。これによって、ホットキャリアの発生率が減少する。また、低濃度 n型不純物拡散層4内のキャリアは、ゲート電極によて完全40に制御され、しかも、低濃度 n型不純物拡散層4の抵抗(ソース抵抗)は低減され、それによって、素子の駆動能力が向上する。

【0045】図9は、本発明の第1の実施例における不純物濃度分布等高線図である。これは、以下に示す条件の基でシミュレーションを行った結果得られたものである。すなわち、図9の例では、ゲート側部の幅が50nmで、半導体基板に接する部分の長さが150nmで、厚さが40nmのL型側壁を透過して、ヒ素イオンを注入エネルギーが80KeV、注入ドーズ量が6×1015 50

cm-2でイオン注入し、それによって高濃度ソース・ドレイン拡散層を形成している。また、ヒ素注入に連続して、リンイオンを注入エネルギーが60KeV、注入ドーズ量4×1013cm-2で注入し、それによって低濃度ソース・ドレイン拡散層を形成している。

16

【0046】図9から分かるように、L型側壁の真下の高濃度ソース・ドレイン拡散層の接合深さは、L型側壁の外側の高濃度ソース・ドレイン拡散層の接合深さよりも浅く形成され、L型側壁直下では高濃度ソース・ドレイン拡散層の濃度は、1019cm-3程度に低下している。また、ゲート電極下部における低濃度ソース・ドレイン拡散層は、そのの接合深さがL型側壁下部の高濃度ソース・ドレイン拡散層の接合深さと同程度になるように、形成されている。

【0047】 (実施例2) 図2は、本発明の半導体装置 (第2の実施例) の断面図である。

【0048】図2の半導体装置と図1の半導体装置との 間の構造上の主要な相違点は、図2の半導体装置のゲー ト電極5 b が下に凸な構造を有している点にある。 言い 替えれば、ゲート酸化膜2の端部の厚さが、中央部の厚 さよりも厚くなっている。なお、ゲート電極5 b の端部 は、ゲート酸化膜2を介して低濃度拡散層4にオーバラ ップしている。低濃度 n型不純物拡散層 4 とゲート電極 5 b との間のゲート酸化膜2の厚さが、チャネル領域上 部のゲート酸化膜2の厚さよりも厚いため、ゲート・ド レインオーバラップ容量は、従来のゲート・ドレインオ ーバラップLDD構造のオーバラップ容量よりも小さ い。従って、回路動作の速度が向上し、高速で動作し得 る半導体集積回路が実現される。さらに、ゲート電圧に 誘因するバンド間トンネル電流を低減することができ る。しかも、第1の実施例と同様に、短チャネル効果に 強くホットキャリア劣化耐性に強い高信頼性半導体装置 を得ることができる。

【0049】(実施例3)図3は、本発明の他の半導体装置(第3の実施例)の断面図を示す。

【0050】図3の実施例で特徴的なことの一つは、第2導電型の低濃度拡散層4がゲート酸化膜2を介してゲート電極5の端部に達するように形成されていることである。このため、本実施例のMOS型半導体装置の実効チャネル長は、ゲート電極5の長さとほぼ等しくなる。また、第2導電型の高濃度ソース・ドレイン拡散層3の接合深さが低濃度拡散層4の接合深さよりも浅く形成され、かつ、L型ゲート側壁6の端部に達するように形成されていることで、ソース・ドレイン拡散層からのポテンシャルのチャネル方向への広がりを効果的に抑え、ハーフミクロン領域いかの微細化に問題となる初期特性のしきい値の劣化(Vt低下)を抑制している。

【0051】 (実施例4) 図4は、本発明の半導体装置 (第4の実施例) の断面図を示す。

【0052】図4の半導体装置と図3の半導体装置との

間の構造上の主要な相違点は、図4の半導体装置のゲー ト電極5bが下に凸の構造を持っていることである。そ のため、ゲート酸化膜2の厚みはゲート電極端部で厚く なっている。さらにゲート電極5bの凸部の端部がゲー ト酸化膜2を介して低濃度拡散層4に達している。この ため、低濃度拡散層4とゲート電極5bの間の酸化膜2 はチャネル上部の酸化膜よりも厚くなりゲート・ドレイ ンオーバラップ容量は、従来のゲート・ドレインオーバ ラップLDD構造のオーバラップ容量よりも小さくな る。従って、回路速度を向上し高速な半導体回路を実現 10 できる。さらに、ゲート電圧に誘因するバンド間トンネ

ル電流を低減することができる。しかも、図3の実施例 と同様に、短チャネル効果に強くハーフミクロン領域以 下の微細化に適した半導体装置を得る。

18

【0053】第1及び第2の従来例と実施例1から4の 半導体装置とについて、各特性の評価を行った。下記の 表1は、その評価結果を示している。この表1におい て、記号◎は「非常に良い」を意味し、○は「良い」を 意味し、△は「良くも悪くもない」を意味し、×は「悪 い」を意味している。

[0054] 【表1】

	短 チャ ネル 効果抑制	回路特性 (オーバ ラップ容量)	駆動 能力	ホット キャリア 抑制	バンド間 トンネル リーク抑制	マスク 工程 改善
実施例1	0	0	0	0	×	0
実施例2	0	0	0	0	0	0
実施例3	0	0	×	Δ	0	0
実施例4	0	0	×	Δ	0	0
従来例1 (オーバラップLDD)	×	0	0	0	×	×
従来例2 (LDD)	×	×	×	Δ	0	×

【0055】 (実施例5) 図5 (a) ~ (c) を参照し ながら、図1に示す半導体装置を製造する方法の実施例 を説明する。

【0056】まず、図5(a)に示すように、p型半導 30 体基板1の一主面上にゲート酸化膜2を形成した後、ゲ 一ト酸化膜2上にゲート電極5を形成する。この後、酸 化膜(厚さ:40nm程度)6'を半導体基板1上に堆 積して、ゲート電極5を覆うようにする。更に、酸化膜 6 の材質とは異なる材質の絶縁膜、たとえば、窒化膜 (厚さ:100nm程度) 7を酸化膜6'上に堆積す

【0057】次に、図5(b)に示すように、異方性ド ライエッチングによって酸化膜6'及び窒化膜7をエッ チングすることにより、ゲート電極5の側面にのみ酸化 40 膜6'及び窒化膜7の一部を残置させる。

【0058】次に、選択性エッチング、例えば、熱リン 酸溶液を用いたエッチングによって、残置されたされた 窒化膜7を完全に除去し、それによってL型側壁6°を 形成する。このとき、プラズマ等を用いた異方性ドライ エッチングではなく、選択性エッチングを行うことによ って、窒化膜7のみを選択的に除去し、酸化膜6°をほ とんどエッチングしないようにする。このようにして、 特別マスクを使用せずに、酸化膜からなるL型側壁6を

6は、図5(b)に示されるように、ゲート電極5の側 面から半導体基板1の主面に沿って外方に伸びている部 分を有している。この部分をチャネル方向に沿って計測 したサイズは、窒化膜7の堆積厚さを制御することによ り高い精度で調整される。

【0059】次に、図5(c)に示すように、第2導電 型の不純物、例えば、注入ドーズ量6×1015cm-2程 度のヒ素イオンを加速エネルギー80KeVで半導体基 板1に注入し、それによって高濃度ソース・ドレイン拡 散層3を形成する。このイオン注入工程で、ヒ素イオン の一部は、L型側壁6のゲート電極5側面から半導体基 板1の主面に沿って外方に伸びている部分を透過して、 半導体基板1内に注入され、それによって高濃度ソース ・ドレイン拡散層3の相対的に薄い部分が形成される。 また、このとき同時に、ヒ素イオンの他の部分は、L型 側壁6を透過することなく、直接に半導体基板1内に注 入され、それによって高濃度ソース・ドレイン拡散層3 の相対的に厚い部分が形成される。こうして、L型側壁 6の真下のソース・ドレイン拡散層3の接合深さは、L 型側壁6の外側の接合深さよりも浅く形成される。 L型 側壁6の幅は、窒化膜7の厚さを制御することによっ て、高い精度で所望の幅に調整されているので、ソース ・ドレイン拡散層3の端部の位置は、ゲート電極5の端 ゲート電極5の側壁に形成することができる。L型側壁 50 部の真下にまで達するように高い精度で拡散され得る。

19

【0060】前記ヒ素イオン注入工程に連続して、第2 導電型の不純物、例えば、ドーズ量4×1013cm-2程 度のリンイオンを加速エネルギー70KeVで半導体基 板1中に注入し、低濃度拡散層4を形成する。この注入 は、注入イオンビームと半導体基板1の主面との間の角 度が45度になるように行われる。この注入に際して、 リンイオンの一部は、L型側壁6を透過して、大仰角 (=45度)で半導体基板1に注入されるので、低濃度 拡散層4の接合深さはL型側壁6の真下部のソース・ド レイン拡散層3の接合深さと同等かそれよりも浅く形成 10 される。

【0061】図9は本発明の半導体装置についてシミュレーションを行った結果得られた不純物濃度分布等高線図である。図9の例では、L型側壁を透過して、6×1015cm-2のドーズ量のヒ素イオンを加速エネルギー80KeVで半導体基板1に注入し、それによって高濃度ソース・ドレイン拡散層3を形成した。また、連続してドーズ量4×1013cm-2のリンイオンを加速エネルギー60KeVで注入し、それによって低濃度ソース・ドレイン拡散層を形成した。

【0062】図9からわかるように、L型側壁下部の高 濃度ソース・ドレイン拡散層の接合深さは、L型側壁の 外側の高濃度ソース・ドレイン拡散層の接合深さよりも 浅く形成され、L型側壁直下では濃度が1019cm-3程 度に低下している。また、ゲート電極下部の低濃度ソー ス・ドレイン拡散層の接合深さは、L型側壁下部の高濃 度ソース・ドレイン拡散層の接合深さと同程度に形成さ れている。

【0063】図10は、本実施例の方法により製造された半導体装置の断面TEM写真に基づいて作成した図で 30ある。図10で、1は半導体基板(p型)、5はゲート電極、6はL型の側壁である。図10から分かるように、L型側壁が精度良く形成されている。

【0064】本実施例によれば、図1の半導体装置を精度良く、しかも1回のマスキングステップで高濃度ソース・ドレイン拡散層と低濃度ソース・ドレン拡散層を効率良く形成することができる。

【0065】 (実施例6) 図6 (a) ~ (d) を参照しながら、図2の半導体装置を製造する方法の実施例を説明する。

【0066】まず、図6(a)に示すように、p型半導体基板1の一主面上にゲート酸化膜2を形成した後、ゲート酸化膜2上にゲート電極5bを形成する。この後、酸化膜(厚さ:40nm程度)6°を半導体基板1上に堆積して、ゲート電極5bを覆うようにする。更に、酸素を透過しない絶縁膜、たとえば、窒化膜(厚さ:100nm程度)7を酸化膜6°上に堆積する。この後、異方性ドライエッチングによって酸化膜6°及び窒化膜7をエッチングすることにより、ゲート電極5の側面にのみ酸化膜6°及び窒化膜7の一部を残置させる。

【0067】次に、図6(b)に示すようにウエット酸化工程により酸化膜(厚さ:30nm程度)8を形成する。この時、酸化種を透過させない窒化膜7がゲート電極5a側面に残置しているので、ゲート電極5bの側部はほとんど酸化されず、ゲート電極側部の酸化膜6が露出している部分から透過した酸化種によってゲート電極5bは下に凸に酸化される。

【0068】次に、図6(c)に示すように、選択性エッチング、例えば、熱リン酸溶液を用いたエッチングによって、残置されたされた窒化膜7を完全に除去し、それによってL型側壁6'を形成する。このとき、プラズマ等を用いた異方性ドライエッチングではなく、選択性エッチングを行うことによって、窒化膜7のみを選択的に除去し、酸化膜6'をほとんどエッチングしないようにする。このようにして、特別マスクを使用せずに、酸化膜からなるL型側壁6をゲート電極5bの側壁に形成することができる。L型側壁6は、図6(b)に示されるように、ゲート電極5bの側面から半導体基板1の主面に沿って外方に伸びている部分を有している。この部分をチャネル方向に沿って計測したサイズは、窒化膜7の堆積厚さを制御することにより高い精度で調整される。

【0069】次に、第2導電型の不純物、例えば、注入 ドーズ量6×1015cm-2程度のヒ素イオンを加速エネ ルギー80KeVで半導体基板1に注入し、それによっ て高濃度ソース・ドレイン拡散層3を形成する。このイ オン注入工程で、ヒ素イオンの一部は、L型側壁6のゲ 一ト電極5bの側面から半導体基板1の主面に沿って外 方に伸びている部分を透過して、半導体基板1内に注入 され、それによって高濃度ソース・ドレイン拡散層3の 相対的に薄い部分が形成される。また、このとき同時 に、ヒ素イオンの他の部分は、L型側壁6を透過するこ となく、直接に半導体基板1内に注入され、それによっ て高濃度ソース・ドレイン拡散層3の相対的に厚い部分 が形成される。こうして、L型側壁6の真下のソース・ ドレイン拡散層3の接合深さは、L型側壁6の外側の接 合深さよりも浅く形成される。 L型側壁 6の幅は、窒化 膜7の厚さを制御することによって、高い精度で所望の 幅に調整されているので、ソース・ドレイン拡散層3の 端部の位置は、ゲート電極5の端部の真下にまで達する ように高い精度で拡散され得る。

【0070】前記ヒ素イオン注入工程に連続して、第2 導電型の不純物、例えば、ドーズ量4×1013cm-2程度のリンイオンを加速エネルギー70KeVで半導体基板1中に注入し、低濃度拡散層4を形成する。この注入は、注入イオンビームと半導体基板1の主面との間の角度が45度になるように行われる。この注入に際して、リンイオンの一部は、L型側壁6を透過して、大仰角(=45度)で半導体基板1に注入されるので、低濃度50 拡散層4の接合深さはL型側壁6の真下部のソース・ド レイン拡散層3の接合深さと同等かそれよりも浅く形成 される。

【0071】以上より、本実施例によれば、ゲート電極側部を酸化することなく下に凸なゲート電極を効果的に形成することができる。しかも1回のマスキングステップで高濃度ソース・ドレイン拡散層と低濃度ソース・ドレイン拡散層を効率良く形成することができる。

【0072】(実施例7)図7(a)~(c)を参照しながら、図3に示す半導体装置を製造する方法の実施例を説明する。

【0073】まず、図7(a)に示すように、p型半導体基板1の一主面上にゲート酸化膜2を形成した後、ゲート酸化膜2上にゲート電極5を形成する。この後、酸化膜(厚さ:40nm程度)6'を半導体基板1上に堆積して、ゲート電極5を覆うようにする。更に、酸化膜6'の材質とは異なる材質の絶縁膜、たとえば、窒化膜(厚さ:100nm程度)7を酸化膜6'上に堆積する。

【0074】次に、図7(b)に示すように、異方性ドライエッチングによって酸化膜6'及び窒化膜7をエッ 20 チングすることにより、ゲート電極5の側面にのみ酸化膜6'及び窒化膜7の一部を残置させる。

【0075】次に、選択性エッチング、例えば、熱リン酸溶液を用いたエッチングによって、残置されたされた窒化膜7を完全に除去し、それによってL型側壁6'を形成する。このとき、プラズマ等を用いた異方性ドライエッチングではなく、選択性エッチングを行うことによって、窒化膜7のみを選択的に除去し、酸化膜6'をほとんどエッチングしないようにする。このようにして、特別マスクを使用せずに、酸化膜からなるL型側壁6をグート電極5の側壁に形成することができる。L型側壁6は、図7(b)に示されるように、ゲート電極5の側面から半導体基板1の主面に沿って外方に伸びている部分を有している。この部分をチャネル方向に沿って計測したサイズは、窒化膜7の堆積厚さを制御することにより高い精度で調整される。

【0076】次に、図7(c)に示すように、第2導電型の不純物、例えば、注入ドーズ量6×1015cm-2程度のヒ素イオンを加速エネルギー40KeVで半導体基板1に注入し、それによって高濃度ソース・ドレイン拡 40散層3を形成する。このイオン注入工程で、ヒ素イオンの一部は、L型側壁6のゲート電極5側面から半導体基板1の主面に沿って外方に伸びている部分によってブロックされる。このとき同時に、ヒ素イオンの他の部分は、L型側壁6を透過することなく、直接に半導体基板1内に注入され、それによって高濃度ソース・ドレイン拡散層3が形成される。上記ヒ素イオン注入は、低加速エネルギにて行われるため、L型側壁6の真下には、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3の接合変さは10~10mm程度に進く形ちの

成される。

【0077】次に図7 (d) に示すように、前記ヒ素イオン注入に連続して、第2導電型の不純物、例えば、注入ドーズ量4×1013cm-2程度のリンイオンを加速エネルギー60KeVで半導体基板2内に注入し、低濃度拡散層4を形成する。この時、リンイオンは、前記ヒ素イオンよりも高い加速エネルギーで半導体基板1に注入されるので、L型側壁6を透過し得て、低濃度拡散層4はゲート電極5の端部真下にまで達する。

10 【0078】以上より、本実施例によれば、精度良く、 しかも1回のマスキングステップで高濃度ソース・ドレ イン拡散層と低濃度ソース・ドレイン拡散層を効率良く 形成することができる。

【0079】(実施例8)図8(a)~(d)を参照しながら、図4の半導体装置を製造する方法の実施例を説明する。

【0080】まず、図8(a)に示すように、p型半導体基板1の一主面上にゲート酸化膜2を形成した後、ゲート酸化膜2上にゲート電極5 bを形成する。この後、酸化膜(厚さ:40nm程度)6'を半導体基板1上に堆積して、ゲート電極5を覆うようにする。更に、酸素を透過しない絶縁膜、たとえば、窒化膜(厚さ:100nm程度)7を酸化膜6'上に堆積する。この後、異方性ドライエッチングによって酸化膜6'及び窒化膜7をエッチングすることにより、ゲート電極5の側面にのみ酸化膜6'及び窒化膜7の一部を残置させる。

【0081】次に、図8(b)に示すようにウエット酸化工程により酸化膜(厚さ:30nm程度)8を形成する。この時、酸化種を透過させない窒化膜7がゲート電極5b側面に残置しているので、ゲート電極5bの側部はほとんど酸化されず、ゲート電極側部の酸化膜6が露出している部分から透過した酸化種によってゲート電極5bは下に凸に酸化される。

【0082】次に、図8(c)に示すように、選択性エッチング、例えば、熱リン酸溶液を用いたエッチングによって、残置されたされた窒化膜7を完全に除去し、それによってL型側壁6を形成する。このとき、プラズマ等を用いた異方性ドライエッチングではなく、選択性エッチングを行うことによって、窒化膜7のみを選択的に除去し、酸化膜6'をほとんどエッチングしないようにする。このようにして、特別マスクを使用せずに、酸化膜からなるL型側壁6をゲート電極5bの側壁に形成することができる。L型側壁6は、図8(b)に示されるように、ゲート電極5bの側面から半導体基板1の主面に沿って外方に伸びている部分を有している。この部分をチャネル方向に沿って計測したサイズは、窒化膜7の堆積厚さを制御することにより高い精度で調整される。

エネルギにて行われるため、L型側壁6の真下には、ソ 【0083】次に、図8(c)に示すように、第2導電 ース・ドレイン拡散層3が形成されず、また、ソース・ 型の不純物、例えば、注入ドーズ量6×1015cm-2程 ドレイン拡散層3の接合深さは0.1μm程度に浅く形 50 度のヒ素イオンを加速エネルギー40KeVで半導体基 有している。

板1に注入し、それによって高濃度ソース・ドレイン拡散層3を形成する。このイオン注入工程で、ヒ素イオンの一部は、L型側壁6のゲート電極5b側面から半導体基板1の主面に沿って外方に伸びている部分によってブロックされる。このとき同時に、ヒ素イオンの他の部分は、L型側壁6を透過することなく、直接に半導体基板1内に注入され、それによって高濃度ソース・ドレイン拡散層3が形成される。上記ヒ素イオン注入は、低加速エネルギにて行われるため、L型側壁6の真下には、ソース・ドレイン拡散層3が形成されず、また、ソース・ドレイン拡散層3の接合深さは0.1μm程度に浅く形成される。

【0084】次に図8(d)に示すように、前記ヒ素イオン注入に連続して、第2導電型の不純物、例えば、注入ドーズ量4×1013cm-2程度のリンイオンを加速エネルギ60KeVで半導体基板2内に注入し、低濃度拡散層4を形成する。この時、リンイオンは、前記ヒ素イオンよりも高い加速エネルギーで半導体基板1に注入されるので、L型側壁6を透過し得て、低濃度拡散層4はゲート電極5bの端部真下にまで達する。

【0085】以上より、本実施例によれば、ゲート電極側部を酸化することなく下に凸なゲート電極5bを効果的に形成することができる。しかも1回のマスキングステップで高濃度ソース・ドレイン拡散層と低濃度ソース・ドレイン拡散層を効率良く形成することができる。

【0086】以下に、図面を参照しながら、本発明による相補型半導体装置およびその製造方法を説明する。

【0087】(実施例9)図11は、本発明の相補型半 導体装置の断面を示している。

【0088】半導体基板19は、n型不純物がドープさ 30 れたn型領域(nウェル)18及びp型不純物がドープ されたp型領域を含んでいる。半導体基板19の素子分離領域には、トランジスタを相互に電気的に分離するためのLOCOS分離13が形成されている。

【0089】半導体基板19のp型領域には、nチャネ ル型MOSトランジスタが形成され、nウェル18には p チャネル型MOSトランジスタが形成されている。 n チャネル型MOSトランジスタは、半導体基板19のp 型領域中に形成されたn型高濃度ソース・ドレイン拡散 層14と、半導体基板19上に形成されたゲート絶縁膜 40 20と、ゲート絶縁膜20上に形成されたゲート電極1 1と、ゲート電極11の側壁に設けられたL型ゲート側 壁酸化膜12とを備えている。また、 n型高濃度ソース ドレイン拡散層14のチャネル側端部には、n型低濃 度ソース・ドレイン拡散層16が設けられている。ゲー ト絶縁膜20は、チャネル領域を覆う比較的薄い部分 と、n型低濃度ソース・ドレイン拡散層 6°を覆う比較 的厚い部分とを有している。このnチャネル型MOSト ランジスタの構成は、図2に示されているものと実質的 に同じである。

【0090】一方、pチャネル型MOSトランジスタは、半導体基板19のnウェル18中に形成されたp型高濃度ソース・ドレイン拡散層16と、nウェル18上に形成されたゲート絶縁膜20と、ゲート絶縁膜20上に形成されたゲート電極110側壁に設けられたL型ゲート側壁酸化膜12とを備えている。また、p型高濃度ソース・ドレイン拡散層15のチャネル側端部には、p型低濃度ソース・ドレイン拡散層17が設けられている。このpチャネル型MOSトラン

ジスタのゲート絶縁膜20は、nチャネル型MOSトラ

ンジスタのゲート絶縁膜20とは異なり、均一な厚さを

【0091】高濃度ソース・ドレイン拡散層14、15のL型側壁2の真下における接合深さD1は、L型側壁12の下部以外の接合深さD2よりも浅く形成され、かつ、低濃度拡散層16、17の接合深さD3がL型側壁2下部の高濃度ソース・ドレイン拡散層14、15の接合深さD1と同等かそれよりも浅く形成されている。このため、ソース・ドレイン拡散層からのポテンシャルのチャネル方向への広がりが効果的に抑えられ、微細MOSトランジスタ特有のVtの低下が効果的に抑制される。

【0092】また、n チャネル型MOSトランジスタの低濃度ソース・ドレイン拡散層 16がゲート絶縁膜20 の両端の厚いゲート酸化膜10の下面に拡散していることにより、ドレイン電流を下げることなくゲート・ドレイン容量とゲート・ソース容量を減少させ、ゲート電極1による垂直電界により低濃度ソース・ドレイン拡散層6の水平電界の緩和を行なうことができる。一方、ホットキャリア劣化耐性が良く、駆動力が低く、短チャネル効果を誘発しやすいp型MOSトランジスタでは、均一なゲート絶縁膜20を持ち、低濃度ソース・ドレイン拡散層を小さくとり、実効チャネル長を長くとることによって寄生抵抗の減少と短チャネル効果の抑制を行なうことができる。

【0093】(実施例10)図12は、本発明の他の相補型半導体装置の断面を示している。

【0094】半導体基板19は、n型不純物がドープされたn型領域(nウェル)18及びp型不純物がドープされたp型領域を含んでいる。半導体基板19の素子分離領域には、トランジスタを相互に電気的に分離するためのLOCOS分離13が形成されている。

【0095】半導体基板19のp型領域には、nチャネル型MOSトランジスタが形成され、nウェル18にはpチャネル型MOSトランジスタが形成されている。nチャネル型MOSトランジスタは、半導体基板19のp型領域中に形成されたn型高濃度ソース・ドレイン拡散層14と、半導体基板19上に形成されたゲート電極120と、ゲート電極11aと、ゲート電極11aの側壁に設けられたL型ゲー

ト側壁酸化膜12とを備えている。また、n型高濃度ソ ース・ドレイン拡散層14のチャネル側端部には、n型 低濃度ソース・ドレイン拡散層16が設けられている。 ゲート絶縁膜20は、チャネル領域を覆う比較的厚さ薄 い部分と、n型低濃度ソース・ドレイン拡散層16を覆 う比較的厚い部分とを有している。

【0096】一方、pチャネル型MOSトランジスタ は、半導体基板19のnウェル18中に形成されたp型 高濃度ソース・ドレイン拡散層18と、nウェル18上 に形成されたゲート絶縁膜20と、ゲート絶縁膜20上 10 に形成されたゲート電極11と、ゲート電極11の側壁 に設けられたL型ゲート側壁酸化膜12とを備えてい る。また、p型高濃度ソース・ドレイン拡散層15のチ ヤネル側端部には、p型低濃度ソース・ドレイン拡散層 17が設けられている。

【0097】図12の相補型半導体装置と図11の相補 型半導体装置との間にある構造上の主要な差異は、p型 MOSトランジスタがp型ゲート電極11bを持つ表面 チャネル型であることである。表面チャネル構造を持つ ことによって埋め込みチャネル型より優れた耐短チャネ 20 ル効果特性と耐ホットキャリア劣化特性を有する。ま た、電界を緩和させ、ホットキャリア劣化を改善する p 型低濃度ソース・ドレイン拡散層のない構造を適応する ことができる。またp型低濃度ソース・ドレイン拡散層 による寄生抵抗を解消することができる。

【0098】実施例9と同様にn、p型MOSトランジ スタのL型側壁12下部の高濃度ソース・ドレイン拡散 層4、5の接合深さD1が、L型側壁12下部以外の高 濃度ソース・ドレイン拡散層4、5の接合深さD2より も浅く形成されることと、加えてn型MOSトランジス 30 タで低濃度拡散層6の接合深さD3がL型側壁12下部 の高濃度ソース・ドレイン拡散層4の接合深さD1と同 等かそれよりも浅く形成されていることによって、ソー ス・ドレイン拡散層4、5からのポテンシャルのチャネ ル方向への広がりが効果的に抑えられ、微細MOSトラ ンジスタ特有のV t の低下が効果的に抑制される。

【0099】 (実施例11) 図13 (a) から (f) 及 び図14(a)から(e)を参照しながら、本発明によ る相補型半導体装置の製造方法を以下に説明する。

【0100】まず、13 (a) に示されるように、p型 半導体基板19の一部にnウエル領域18を形成するこ とによって、p型領域とn型領域とを導体基板19中に 形成する。

【0101】次に、半導体基板19の主面を熱酸化する ことによって、半導体基板19の表面にLOCOS分離 13を形成する。

【0102】p型領域及びnウエル領域18上にゲート 酸化膜20を介してゲート電極11を形成した後、図1 3 (b) に示されるように、第1の酸化膜(厚さ:約5

板19の主面上に形成される。

【0103】この後、図13(c)に示されるように、 第2の酸化膜(厚さ:40mm程度)25が第1の酸化 膜23上に堆積される。第2の酸化膜25は、例えば、 CVD法に形成されたシリコン酸化膜である。次に、酸 素を透過させにくい絶縁膜、たとえば、窒化膜(100 nm程度) 24が第2の酸化膜25上に堆積される。

26

【0104】次に、図13(d)に示されるように、レ ジスト26がフォトリソグラフィ工程によってnウエル 18上にのみ選択的に堆積される。

【0105】垂直方向に強い異方性を有するドライエッ チングにより、n型MOSトランジスタが形成される領 域に位置する酸化膜23と窒化膜24とをエッチング し、それによって、図13 (e) に示されるように、こ れらの膜23及び24からなるサイドウォールをゲート 電極21の側面に形成する。

【0106】レジスト26を除去した後、図13 (f) に示されるように、熱酸化工程、例えば850℃のウエ ット酸化工程によって、第3の酸化膜(厚さ:約30 n m) 27がn型MOSトランジスタが形成される領域上 に形成される。ゲート電極端部のゲート酸化膜20を厚 くする。このとき p型MOSFET領域の pウエル18 上は窒化膜に覆われているため酸化されない。

【0107】この後、図14(a)に示されるように、 垂直方向に強い異方性をもつドライエッチングにより、 室化膜24をゲート電極21の側面に残置させる。この 異方性エッチングにより、n型MOSトランジスタ領域 のゲート電極21の側部の窒化膜24の高さは、さらに 低くなる。また同時に第3の酸化膜27と第2の酸化膜 25が10~20nmエッチングされる。

【0108】選択性エッチング、例えば、熱リン酸溶液 のエッチングにより、窒化膜24を完全に除去し、図1 4 (b) に示されるように、L型の側壁12を形成す る。このとき、従来方法の異方性ドライエッチングでは なく、選択性エッチングにより窒化膜24を除去するの で、酸化膜25、27はほとんどエッチングされずL型 の側壁が精度良くゲート電極21の側壁に形成される。 【0109】次に、図14(c)に示されるように、フ オトリソグラフィ工程によってレジスト26をnウエル 上に選択的に堆積させる。この後、レジスト26とL型 側壁12とゲート電極11とをマスクとして、n型の不 純物、例えば、ドーズ量6×1015cm-2程度のヒ素イ オンを加速エネルギー80Ke Vで注入し、n型高濃度 ソース・ドレイン拡散層14とn型ゲート電極11aを 形成する。この時、L型側壁12をマスクとして高濃度 ソース・ドレイン拡散層4を形成するので、L型側壁1 2下部のソース・ドレイン拡散層14の接合深さはL型 側壁12下部以外の接合深さよりも浅く形成される。さ らにL型側壁12の幅が精度良く形成されているのでソ nm) 23がゲート電極11を覆うようにして半導体基 50 ース・ドレイン拡散層14は精度良くn型ゲート電極1

1 a 端部まで達するように拡散させている。

【0110】さらに、n型の不純物、例えば、ドーズ量 4×1013cm-2程度のリンイオンを加速エネルギー8 0KeVで、しかも、45度の入射角度で注入し、n型低濃度拡散層16を形成する。L型側壁12をマスクとして大仰角でイオン注入するため、低濃度拡散層16の接合深さはL型側壁12下部の高濃度ソース・ドレイン拡散層14の接合深さと同等かそれよりも浅く形成される。

【0111】図14 (d) に示されるように、フォトリ 10 ソグラフィ工程によってn型MOSトランジスタ領域上に選択的にレジスト26を堆積させる。このレジスト26とL型の側壁12とゲート電極11とをマスクとして、p型の不純物、例えば、ドーズ量4×1015cm-2程度のBF2イオンを、加速ネルギー40KeVで注入し、p型高濃度ソース・ドレイン拡散層15とp型ゲート電極11bとを形成する。

【0112】図14 (e) に示されるように、レジスト26を除去した後、絶縁膜28を堆積する。

【0113】上記製造方法は、自己整合性的な工程を多 20 く含み、現在のLSI技術で容易に実現され得る。この 製造方法により、比較少ない工程数で、図11の相補型 半導体装置を歩留り良く製造することができる。

【0114】(実施例12)図15(a)及び(b)を 参照しながら、本発明による相補型半導体装置の他の製 造方法を以下に説明する。

【0115】本製造方法は、図13(a)から(f)及 び図14(a)~(c)に示される工程と同様の工程を含んでおり、図15(a)に示される工程は、図14

(c) に示される工程の後に行なわれる。なお、図15 30(a) 及び(b) において、実施例11の相補型半導体 装置の各要素に対応する要素には、実施例11に使用されている図番号と同じ図番号が使用される。

【0116】図14(c)に示される工程が終了した 後、図15(a)に示されるように、フォトリソグラフ ィ工程によって選択的にn型MOSトランジスタ領域上 にレジスト26を堆積させる。このレジスト26とL型 側壁12とゲート電極11とをマスクとしてp型の不純 物、例えば、ドーズ量4×1015cm-2程度のBF2イ オンを加速エネルギー40KeVで注入し、p型高濃度 40 ソース・ドレイン拡散層15を形成すると同時に、大仰 角イオン注入によりp型の不純物、例えば、注入ドーズ 量 4×1 013 c m-2程度のボロンイオンを注入エネルギ ー30KeVで、しかも45度の入射角度で注入し、p 型低濃度拡散層17を形成する。この時、L型側壁12 をマスクとして大仰角でイオン注入するので低濃度拡散 層17はゲート電極11端に達し、しかも接合深さはL 型側壁12下部の高濃度ソース・ドレイン拡散層17の 接合深さと同等かそれよりも浅く形成される。

【0117】次に、図15(b)に示されるように、レ 50 度のソース・ドレイン拡散層を形成できる。また、高濃

28 ジスト26を除去した後、絶縁膜28を堆積させる。

【0118】このように、本製造方法によっても、前述の製造方法と同様に、図11の相補型半導体装置が簡単に製造される。

[0119]

【発明の効果】以上のように、本発明の半導体装置によれば、ゲート電極側部のL型側壁下部のソース・ドレイン拡散層の接合深さが前記L型側壁の外側の接合深さよりも浅く形成され、かつ、第2導電型の低濃度ソース・ドレイン拡散層の接合深さがL型側壁下部のソース・ドレイン拡散層の接合深さがL型側壁下部のソース・ドレイン拡散層の接合深さと同等かそれよりも浅く形成されていることで、従来のオーバラップLDD構造よりもソース・ドレイン拡散層からのポテンシャルのチャネル方向への広がりを効果的に抑え、ハーフミクロン領域以下の微細化に問題となる初期特性のしきい値電位の劣化(Vt低下)を抑制している。

【0120】また、高濃度ソース・ドレイン拡散層がゲ ート酸化膜を介してゲート電極端部まで拡散するように 形成され、かつ、第2導電型の低濃度拡散層が完全にゲ ート電極とオーバラップするように形成されていること で、オーバラップLDD構造と同様に低濃度拡散層内の 横方向の電界はゲート電極に印加された電位によって充 分に緩和される。また、L型側壁を通してイオン注入さ れた高濃度のソース・ドレイン拡散層はL型側壁直下で は1019cm-3程度に低下しさらに横方向電界は緩和さ れオーバラップ量を減少させることができる。また、ゲ ート電極の外側の酸化膜内にトラップされた電子や発生 した界面準位は高濃度拡散層のために素子特性の劣化を 加速することはない。これによって、ホットキャリアの 発生率が減少する。また、低濃度拡散層内のキャリアは 完全にゲート電極によって制御され、低濃度拡散層のソ ース抵抗は低減し、秦子の駆動能力が向上する。

【0121】また、ゲート電極が下に凸の構造を持ちゲート電極凸部の端部がゲート酸化膜を介して低濃度第2 導電型拡散層に達するように形成されていることで、オーバラップ部のゲート酸化膜がチャネル部よりも厚くなり、ゲート・ドレインオーバラップ容量が減少し、素子の回路特性を改善している。また、ゲート電圧誘因のバンド間トンネル電流を減少させる。

〇 【0122】従って、本発明は、電気特性の劣化や駆動能力の低下を招くことなく、短チャネル効果に強くハーフミクロン領域以下の微細化が可能で、高速で高信頼性なMOS型半導体装置を提供する。

【0123】また、第3の絶縁膜を選択性エッチングにより除去しL型の第2の絶縁膜を形成する工程と、ゲート電極をマスクとし前記第2の絶縁膜の底部を透過して第2導電型の高濃度ソース・ドレイン拡散層を形成するイオン注入工程を有することで、1回のイオン注入工程で効果的に請求項1に記載のMOS型半導体装置の高濃度のソース・ドレイン拡散層を形成できる。また、高速

度ソース・ドレイン拡散層とゲート電極のオーバラップ 量を確実に制御することができる。

【0124】また、このイオン注入工程と連続してL型側壁を透過させて第2導電型の低濃度拡散層をイオン注入により形成することで、1回のマスキング工程で高濃度ソース・ドレイン拡散層と低濃度ソース・ドレイン拡散層を形成することができる。

【0125】さらに、酸化工程により、ゲート電極側部を酸化させることなく効果的にゲート酸化膜端部を厚くし、本発明の半導体装置を効率よく形成することができ 10る。

【0126】従って、本発明の半導体装置は、ハーフミクロン領域以下のVLSI技術に要求される短チャネル効果を抑制しホットキャリア劣化耐性が高い高信頼性で高性能な半導体装置である。さらに、本発明の半導体装置の製造方法は、前記半導体装置を高精度に効果的に得る製造方法であり、その工業的価値はきわめて高い。

【0127】また、本発明の相補型半導体装置によれば、ゲート電極側部のL型側壁下部の高濃度ソース・ドレイン拡散層の接合深さが前記L型側壁の外側の接合深 20 さよりも浅く形成され、かつ低濃度拡散層の接合深さがL型側壁下部の高濃度ソース・ドレイン拡散層の接合深さと同等かそれよりも浅く形成されていることで、ソース・ドレイン拡散層からのポテンシャルのチャネル方向への広がりを効果的に抑え、ハーフミクロン領域以下の 微細に問題となる初期特性のしきい値電位の劣化(V t 低下)を抑制している。

【0128】また、第1導電型半導体基板上の第2導電型の低濃度拡散層がゲート電極と十分にオーバラップするように形成されていることで、オーバラップLDD構 30造と同様に第2導電型の低濃度拡散層内の横方向の電界はゲート電極に印加された電位によって充分に緩和され、ホットキャリアの発生率が減少する。また、低濃度拡散層内のキャリアは完全にゲート電極によって制御され、低濃度拡散層のソース抵抗は低減し、素子の駆動能力が向上する。

【0129】さらに第1導電型半導体基板上の第2導電型の低濃度拡散層上に厚いゲート酸化膜を形成することでオーバラップ部のゲート酸化膜がチャネル部よりも厚くなり、ゲート・ドレインオーバラップ容量が減少し、素子の回路特性を改善している。

【0130】また、本発明の他の相補型半導体装置は、第2導電型のウエル上のゲート絶縁膜が均一な膜厚を持つことで第1導電型の低濃度拡散層とゲート電極の重なりを最小にすることができ寄生抵抗を増加させることなしに、ゲート長に対して最大の実効チャネル長を設定することができる。

【0131】従って、本発明は電気特性の劣化や駆動力 の低下を招くことなく、短チャネル効果に強くハーフミ クロン領域以下の微細化が可能で、高速で高信頼性の相 50 補型相補型半導体装置を提供する。

【0132】また、酸化種を通し難い第3の絶縁膜を第2導電型のウエル上と第1導電型半導体基板上のゲート電極側面に残留させる工程と酸化工程により、ゲート電極側面と第2導電型のウエル上のゲート電極端部を酸化することなく、第1導電型半導体基板上のゲート電極端部のゲート絶縁膜を厚く形成することができる。

30

【0133】従って、本発明の相補型半導体装置は、ハーフミクロン領域以下のVLSI技術に要求される短チャネル効果を抑制しホットキャリア劣化耐性が高い高信頼性で高性能な相補型相補型半導体装置である。さらに、本発明の相補型半導体装置の製造方法は、前記相補型半導体装置を容易に得る製造方法であり、その工業的価値はきわめて高い。

【図面の簡単な説明】

- 【図1】本発明による半導体装置の断面図
- 【図2】本発明による他の半導体装置の断面図
- 【図3】本発明による更に他の半導体装置の断面図
- 【図4】本発明による更に他の半導体装置の断面図
- 【図5】本発明による半導体装置の製造方法を示す工程 断面図

【図6】本発明による半導体装置の他の製造方法を示す 工程断面図

【図7】本発明による半導体装置の更に他の製造方法を 示す工程断面図

【図8】本発明による半導体装置の更に他の製造方法を 示す工程断面図

【図9】本発明の第1の実施例における不純物分布の一例を示す不純物分布等高線図

- 【図10】本発明による半導体装置製造方法により形成 された半導体装置の断面TEM写真に基づく図
 - 【図11】本発明による相補型半導体装置の断面図
 - 【図12】本発明による他の相補型半導体装置の断面図
 - 【図13】本発明による相補型半導体装置の製造方法を 示す工程断面図

【図14】本発明による相補型半導体装置の製造方法を 示す工程断面図


【図15】本発明による相補型半導体装置の他の製造方 法を示す工程断面図


40 【図16】従来例の半導体装置の断面図


【図17】従来例の半導体装置の製造方法の工程断面図 【符号の説明】

- 1 第1導電型半導体基板 (p型)
- 2 ゲート酸化膜
- 3 高濃度ソース・ドレイン拡散層 (n型)
- 4 低濃度ソース・ドレイン拡散層 (n型)
- 5 ゲート電極
- 6 L型側壁
- 11 ゲート電極
- 11a n型ゲート電極


(17)特開平6-196495 31 11b p型ゲート電極 20 ゲート絶縁膜 12 L型側壁 23 第1の酸化膜 13 LOCOS分離 24 窒化膜 14 n型高濃度拡散層 25 第2の酸化膜 15 p型高濃度拡散層 26 レジスト 16 n型低濃度拡散層 27 第3の酸化膜 17 p型低濃度拡散層 28 絶縁膜 18 nウエル 29 埋め込みチャネル部 p型低濃度層 19 半導体基板 【図1】 【図2】 【図3】 【図4】 【図5】 【図6】 (b) 【図16】 (C) (d)








【図15】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-177237

(43) Date of publication of application: 24.06.1994

(51)Int.CI.

H01L 21/76 H01L 29/784

(21)Application number: 05-126607

(22)Date of filing:

28.05.1993

(71)Applicant: SGS THOMSON MICROELECTRON INC

(72)Inventor: BRYANT FRANK

(30)Priority

Priority number : 92 889822

Priority date : 29.05.1992


Priority country: US


(54) MOSFET CONSTITUTION BODY PROVIDED WITH FLAT SURFACE

(57)Abstract:

PURPOSE: To provide a separation structure body provided with the surface practically in the same surface shape as the surface of an adjacent active area by forming a flat silicide layer layer on a conductive layer and an insulation area on a substrate.

CONSTITUTION: A gate oxidized film 12, a polysilicon layer 14 and a silicon nitride layer 16 are formed on the substrate 10. Then, a photoresist layer is formed and patterned. The silicon nitride layer 16, the polysilicon layer 14 and a gate oxide layer 12 are etched, an opening 20 is formed and the substrate 10 is exposed. Then, photoresist is removed, the exposed substrate 10 and a part of the polysilicon layer 14 are oxidized and an oxidized area 22 is formed. A flattened insulation layer is formed on the silicon nitride layer 16 and inside the opening 20. the flattened insulation layer is etched back and the silicon nitride 16 is exposed. In this case, the upper surface of the insulation layer is turned to the same surface shape as the upper surface of the polysilicon layer 14. Then, the silicon nitride layer 16 is removed and the flat silicide layer 28 is formed on the polysilicon layer 14.





LEGAL STATUS

[Date of request for examination] 26.05.2000 [Date of sending the examiner's decision of rejection] 01.06.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3640974 [Date of registration] 28.01.2005 [Number of appeal against examiner's decision of 2004-17963

rejection

[Date of requesting appeal against examiner's decision 31.08.2004 of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-177237

(43)公開日 平成6年(1994)6月24日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H 0 1 L 21/76 29/784

L 9169-4M

7377-4M

H01L 29/78

FΙ

301 R

審査請求 未請求 請求項の数27(全 6 頁)

(21)出願番号

特願平5-126607

(22)出願日

平成5年(1993)5月28日

(31)優先権主張番号 889822

(32)優先日

1992年5月29日

(33)優先権主張国

米国(US)

(71)出願人 591236448

エスジーエスートムソン マイクロエレク トロニクス, インコーポレイテッド SGS-THOMSON MICROEL

ECTRONICS, INCORPORA

アメリカ合衆国, テキサス 75006, カーロルトン, エレクトロニクス ドラ

イブ 1310

(72)発明者 フランク プライアント

アメリカ合衆国, テキサス 76201,

デントン, クレストウッド 2125

(74)代理人 弁理士 小橋 一男 (外1名)


(54)【発明の名称】 平坦な表面を具備するMOSFET構成体

(57)【要約】

(修正有)

【目的】 隣接する活性領域の表面と実質的に、同一面 状の表面を具備する分離構成体及びその製造方法を提供 する。

【構成】 基板上に導電層を形成し、その上に窒化シリ コン層を形成する。次いでホトレジスト層を形成し且つ パターン化する。窒化シリコン層と導電層をエッチング して基板の一部を露出させる開口を形成する。次いで、 ホトレジストを除去し、露出された基板及び開口内の側 壁に沿って露出された導電層の一部を酸化する。スピン オンガラス等の平坦化用絶縁層を窒化シリコン層上及び 開口内に形成する。絶縁層をエッチバックして窒化シリ コンを露出させ、その場合に絶縁層の上表面が導電層の 上表面と同一面状となる。次いで、窒化シリコン層を除 去し、次いで導電層上に平坦なシリサイド層を形成す る。



【特許請求の範囲】

【請求項1】 半導体集積回路の平坦な表面を形成する 方法において、

¹ f) 4

基板上に導電層を形成し、

前記基板の一部を露出させるために前記導電層を貫通し て開口を形成し、

前記開口内の前記基板の一部及び前記開口内の側壁に沿 っての前記導電層の一部を酸化し、

前記開口内に絶縁性領域を形成し、

前記絶縁性領域及び前記導電層上に平坦なシリサイド層 10 る方法において、 を形成する、

上記各ステップを有することを特徴とする方法。

【請求項2】 請求項1において、前記導電層を形成す るステップが、更に、

前記基板上にゲート酸化物層を形成し、

前記ゲート酸化物層上にポリシリコン層を形成し、

前記ポリシリコン層上に窒化シリコン層を形成し、

前記室化シリコン層上にホトレジスト層を形成すると共 にパターン化し、

前記窒化シリコン層とポリシリコン層とゲート酸化物層 20 とをエッチングして前記基板の一部を露出させる開口を 形成し、

前記ホトレジスト層を除去する、

上記各ステップを有することを特徴とする方法。

【請求項3】 請求項2において、更に、

酸化の前に前記窒化シリコン層の一部と前記窒化シリコ ン層の一部の下側に存在するポリシリコン層の一部とを 除去するステップを有しており、残存するポリシリコン 層の上表面が前記酸化ステップ期間中に酸化されること を特徴とする方法。

【請求項4】 請求項1において、前記絶縁性領域を形 成するステップが、更に、

前記室化シリコン層上及び前記開口内にスピンオンガラ ス層を形成し、

前記スピンオンガラス層をエッチバックして前記窒化シ リコン層を露出させ、その場合に前記スピンオンガラス 層の上表面が前記ポリシリコン層の上表面と同一面状に ある、

上記各ステップを有することを特徴とする方法。

【請求項5】 請求項2において、更に、

前記シリサイド層を形成する前に前記室化シリコン層を 除去する、

上記ステップを有することを特徴とする方法。

【請求項6】 請求項4において、更に、

前記スピンオンガラス層を形成した後にそれを硬化す

上記ステップを有することを特徴とする方法。

【請求項7】 請求項1において、更に、

酸化の前に露出された基板内にドーパントを注入する、 上記ステップを有することを特徴とする方法。

【請求項8】 請求項3において、更に、

前記基板の一部を酸化する前に前記開口内に露出された 基板の一部をエッチングする、

上記ステップを有することを特徴とする方法。

【請求項9】 請求項3において、更に、

前記平坦なシリサイド層と導電層をパターン化し且つエ ッチングして導電性構成体を形成する、

上記ステップを有することを特徴とする方法。

【請求項10】 半導体集積回路の平坦な表面を形成す

基板上に導電層を形成し、

前記導電層上に窒化シリコン層を形成し、

前記窒化シリコン層上にホトレジスト層を形成すると共 にパターン化し、

前記室化シリコン層及び導電層をエッチングして前記基 板の一部を露出する開口を形成し、

前記ホトレジスト層を除去し、

前記露出された基板及び前記開口内の側壁に沿って露出 された導電層の一部を酸化し、

前記室化シリコン層上及び開口内に絶縁層を形成し、 前記絶縁層の上表面が前記導電層の上表面と同一面状で あるように前記絶縁層をエッチバックして前記室化シリ コンを露出させて、

前記窒化シリコン層を除去し、

前記導電性構成体上に平坦なシリサイド層を形成する、 上記各ステップを有することを特徴とする方法。

【請求項11】 請求項10において、更に、

酸化の前に前記窒化シリコン層及びその下側に存在する 導電層の一部を除去する、

30 上記ステップを有しており、その場合に残存する導電層 の部分の上表面が酸化ステップ期間中に酸化されること を特徴とする方法。

【請求項12】 請求項10において、更に、

前記ホトレジスト層を除去する前に前記開口内に露出さ れた基板の一部をエッチングする、

上記ステップを有することを特徴とする方法。

【請求項13】 請求項12において、前記基板が約2 000Åエッチングされることを特徴とする方法。

【請求項14】 請求項10において、前記絶縁層がス 40 ピンオンガラスであり、且つ前記スピンオンガラスは、 形成された後に、硬化されることを特徴とする方法。

【請求項15】 請求項10において、更に、

酸化の前に露出された基板内にドーパントを注入する、 上記ステップを有することを特徴とする方法。

【請求項16】 請求項10において、前記導電性構成 体が酸化物層上に配設したポリシリコン層を有している ことを特徴とする方法。

【請求項17】 請求項16において、前記ポリシリコ ン層が約1500Åの厚さを有していることを特徴とす 50 る方法。

Page 76 of 262

1 f) a

【請求項18】 請求項10において、前記窒化シリコ ン層が約500Åの厚さを有していることを特徴とする

【請求項19】 請求項10において、酸化前に開口内 の側壁に沿っての導電層の部分の間の距離が約0.6ミ クロンの幅であることを特徴とする方法。

【請求項20】 請求項10において、酸化後の開口内 の側壁に沿っての導電層の部分の間の距離が約0.7ミ クロンの幅であることを特徴とする方法。

【請求項21】 請求項10において、前記基板が約1 10 いる。 000Åの厚さに酸化されることを特徴とする方法。

【請求項22】 集積回路装置の一部からなる構成体に おいて、

基板.

前記基板の一部の上側に位置しておりそれを貫通してお り前記基板の一部を露出させる開口を具備する導電性構 成体、

前記露出された基板の上表面の一部と前記開口内の側壁 に沿っての導電性構成体の一部とからなる酸化領域、 前記開口内の絶縁性領域、

前記導電性構成体及び前記絶縁性領域の上の平坦なシリ サイド層、

を有することを特徴とする構成体。

【請求項23】 請求項22において、前記絶縁性領域 がスピンオンガラスを有することを特徴とする構成体。

【請求項24】 請求項22において、前記酸化領域 が、更に、前記導電性構成体の一部の上表面を有するこ とを特徴とする構成体。

【請求項25】 請求項22において、前記導電性構成 体がゲート酸化物層の上に配設したポリシリコン層を有 30 することを特徴とする構成体。

【請求項26】 請求項22において、更に、前記酸化 領域の下側に位置し前記基板内に注入したドーパントが 設けられていることを特徴とする構成体。

【請求項27】 請求項22において、前記酸化領域が 約1000Aの厚さを有することを特徴とする構成体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、大略、半導体集積回路 及びその処理技術に関するものであって、更に詳細に は、平坦な表面を有するMOSFET構成体及びその製 造方法に関するものである。

[0002]

【従来の技術】集積回路の製造コストは、所望の機能を 実現するのに必要とされるチップ面積にかなりの部分が 依存する。このチップ面積は、例えば金属一酸化物一半 導体 (MOS) 技術におけるゲート電極等のアクティブ な構成要素や、例えばMOS装置のソース及びドレイン 領域やバイポーラ装置のエミッタ及びベース領域等の拡

らの幾何学的形状及び寸法は、しばしば、特定の製造設 備に対して得られるホトリソグラフィの分解能に依存す ることが多い。種々の装置及び回路の水平方向の寸法を 確立する場合のホトリソグラフィの目標は、設計条件に かなうパターンを形成すると共に、ウエハの表面上に回 路パターンを正確に整合させることである。ライン幅が サブミクロンホトリソグラフィにおいて益々小さくなる に従って、ホトレジスト内にライン及びコンタクト孔を プリントするためのプロセスは益々困難なものとなって

【0003】回路が超大規模集積化(VSLI)レベル に進むと共に、ウエハの表面にはより多くの層が付加さ れる。これらの付加的な層は、ウエハ表面上により多く のステップ即ち段差を形成する。従って、ホトリソグラ フィにおける小さな画像寸法の分解能は、光の反射及び これらの段差においてのホトレジストの薄層化のため に、これらの付加的な段差においてより一層困難なもの となる。変化されるトポグラフィ即ち地形的構成の影響 を取除くために平坦化技術が一般的に使用されている。 【0004】ホトリソグラフィの分解能を向上させるた めに平坦化技術が使用されることに加えて、チップ面積 は、更に、使用される分離技術にも依存する。リーク電 流が機能的又は仕様上の障害を発生させないように、ア クティブな回路要素間には充分なる電気的分離が与えら れねばならない。例えば、より高い密度のメモリアレイ に使用するより小型のメモリセルに対する要求と共に、 益々厳しくなる仕様条件は、メモリ装置及びその他の最 近の集積回路においての分離技術に著しい圧力をかけて いる。

【0005】公知の広く使用されている分離技術は、通 常LOCOSとして呼ばれるシリコンの局所酸化技術で ある。このLOCOSプロセスは、分離領域に対して必 要とされる面積を減少させ且つある寄生要領を減少させ る上で優れた技術的改良であった。LOCOSフィール ド酸化膜は、通常、最大回路電圧へバイアスされた場合 に、フィールド酸化膜上に設けられた導体がその下側の チャンネルを反転させることがないように充分な厚さに 形成される。しかしながら、LOCOSフィールド酸化 膜及びその他の分離技術は、集積回路表面に対してトポ グラフィ即ち凹凸のある地形的形状を発生させる。この 付加的なトポグラフィ即ち地形的構成は、シリコンの酸 素に対する反応のために、シリコンが酸化する前の体積 よりも、二酸化シリコンは必然的により大きな体積を占 めるものとなることの結果である。その結果、従来のし OCOSフィールド酸化膜の表面はアクティブ領域の表 面上であり、該酸化膜の厚さの約半分はアクティブ領域 表面の上方に位置している。このトポグラフィは、上側 に存在する導体がフィールド酸化膜の端部において段差 を被覆することを必要とし、そのことは、導体層をエッ 散領域の幾何学的形状及び寸法により画定される。これ 50 チングする場合及び導体層の信頼性において問題となる

* 1) u

蓋然性を与えている。更に、サブミクロンホトリソグラ フィに対するフィールドの深さは、ウエハ表面のトポグ ラフィにより超えることが可能である。

[0006]

【発明が解決しようとする課題】従って、本発明の目的 とするところは、隣接するアクティブ即ち活性な領域の 表面と実質的に同一面状の表面を具備する分離構成体及 びその製造方法を提供することである。

【0007】本発明の別の目的とするところは、幅広及 び幅狭の両方の分離位置に対して使用することの可能な 10 分離構成体を形成する方法を提供することである。

【0008】本発明の更に別の目的とするところは、分 離用の物質として熱二酸化シリコンを使用する分離構成 体を形成する方法を提供することである。

【0009】本発明の更に別の目的とするところは、分 離用の凹所を平坦化用絶縁層で実質的に充填する分離構 成体を形成する方法を提供することである。

[0010]

【課題を解決するための手段】本発明は、基板上に導電 層を形成することによる、半導体装置構成体の製造方法 20 及びその際に製造される半導体装置構成体に組込むこと が可能である。導電層を貫通して開口を形成し基板の一 部を露出させる。露出された基板の一部を該開口内にお いてエッチング除去する。開口内の側壁に沿っての導電 層の一部と共に、該開口内に残存する露出された基板を 酸化する。該開口内に平坦化用絶縁性領域を形成する。 次いで、平坦化用絶縁性領域及び導電層の上に平坦なシ リサイド層を形成する。

[0011]

【実施例】以下に説明する処理ステップ及び構成は、集 30 積回路を製造するための完全な処理の流れを構成するも のではない。本発明は、当該技術分野において現在使用 されている集積回路製造技術に関連して実施することが 可能なものであり、本発明の重要な特徴を理解するのに 必要と思われる重要なステップについて重点的に説明す る。尚、添付の図面は製造過程中における集積回路の一 部の概略断面を示したものであるが、これらの図面は縮 尺通りに画いたものではなく適宜拡縮して示してあるこ とに注意すべきである。

【0012】図1を参照すると、シリコン基板10の上 40 に集積回路を形成すべき状態が示されている。シリコン 基板10の上にゲート酸化物層12を形成する。ゲート 酸化物層の上にポリシリコン層14を形成する。ポリシ リコン層14は、典型的には、適宜ドープされて、電界 効果トランジスタのゲート電極を形成する。典型的に は、ポリシリコン層14は約1500Åの厚さを有して いる。ポリシリコン層14の上に約500Åの厚さに窒 化シリコン層16を形成する。次いで、窒化シリコン上 にホトレジスト層を形成し且つパターン化して約0.6

する開口を形成する。窒化シリコン層16、ポリシリコ ン層14及びゲート酸化物層12をエッチングして開口 20を形成し、該開口内にシリコン基板層10を露出さ せる。種々の層の形成及びエッチングは従来のプロセス に従って行なわれる。注意すべきことであるが、本発明 は、単一セルCMOSプロセス、ツインウエル即ちツイ ンタブCMOSプロセス、及びその他のバイポーラ、N チャンネル及びPチャンネルMOS及びB i CMOS技 術を包含するその他の技術においても適用可能なもので ある。このような技術では、それらのアクティブな装置 は、直接的にモノリシック基板内に又は基板の表面にお いてエピタキシャル層内に形成する場合がある。本発明 は、このようなその他の技術に適用可能であり且つその ようなその他の技術に実現される場合に効果的であると 考えられる。

【0013】図2を参照すると、開口内において基板1 0の一部がエッチング除去されている。 好適には、従来 のプロセスを使用して約2000Åがエッチング除去さ れる。ホトレジスト層18を除去する。Xで示したチャ ンネルストップ注入をシリコン基板内に付与して、寄生 スレッシュホールド電圧を増加させることにより電気的 分離を改善させることが可能である。このチャンネルス トップ注入は、開口内の領域に適切なドーピングを与 え、それは分離構成体として作用する。基板のエッチン グの後に形成される基板10内の凹所の側部にイオン注 入することによっても分離が改善される。このことは、 凹所及びトレンチの側部のイオン注入に対しての角度回 転型注入により達成することが可能である。

【0014】開口内の露出されたシリコン基板10は熱 酸化によって酸化領域22を形成する。この酸化プロセ スは、通常、30分間の間900℃の温度で行なわれ る。熱酸化は、開口20内の側壁に沿ってポリシリコン 層14の一部をも酸化させる。 注意すべきことである が、シリコン基板10及び開口20内の側壁に沿ってポ リシコンの熱酸化は、窒化シリコン層16がアクティブ 即ち活性な装置の表面の上にマスクとして作用する状態 で行なわれる。

[0015]

【実施例】窒化シリコンは、ポリシリコン層14の上表 面の酸化を防止するための酸化バリアとして作用する。 酸化された区域、即ち現在ポリシリコン層14を離隔さ せる分離区域の幅は、元が0.6ミクロンの幅であった のと比較し、約0. 7ミクロンである。この分離区域の 厚さは、典型的に、約4000Åである。シリコン基板 とポリシリコン層14との間にはそのエッジに沿って酸 化ステップの期間中に小さなバードビークが形成され る。このバードビークは活性領域の尖った角部を丸めた 形状とさせ、そのことはポリシリコンゲート電極の角部 によって形成される高い電界を減少させ且つ寄生フィー ミクロンの幅を持った下側に存在する層を貫通して延在 50 ルド酸化物トランジスタのリークの傾向を減少させるこ

7

¹ () ()

とに貢献する。

【0016】図3を参照すると、窒化シリコン層26上及び開口20内に絶縁層24を形成する。絶縁層24は、好適には、例えばスピンオンガラス(SOG)のような平坦化層である。説明の便宜上絶縁層24のことをSOGとして呼称する。

【0017】図4を参照すると、SOGをエッチバックしてSOG領域26を形成し、従ってそれはほぼポリシリコン層14と同一面状である。開口内にSOGを形成することにより分離区域開口が充填され且つポリシリコ10ン層14のレベルにおいて集積回路を平坦化させる。次いで、窒化シリコン層16を除去し、且つポリシリコン層14、酸化領域22の一部及びSOG26の上に適合性シリサイド層28を形成する。シリサイド層28は平面状乃至は平坦状である。何故ならば、下側に存在するポリシリコン層及びSOG層が実質的に同一面状だからである。次いで、ポリシリコン層14及びシリサイド層28を従来の方法に従ってパターン化し且つエッチングしてゲート電極を形成する。

【0018】ゲート電極を形成する前に導電層を実質的 20 に平坦化させる方法は、従来技術と比較し著しい利点を提供している。このプロセスは、サブミクロンの分離区域を形成するのに適している。酸化領域22とSOG26とを有する活性区域分離構成体を形成することは、サブミクロンの分離区域を維持しながらゲート電極のパターン化をする前に集積回路のより良好な平坦性を確保する。このような平坦な表面は、一様な画像ライン及び空間をプリントする能力を改善する。

【0019】しかしながら、図5を参照すると、大きな分離区域を形成することも可能である。基板の酸化を行 30なう前に、分離区域として作用する大きな区域にわたり窒化シリコンを除去する。残存されるべき窒化シリコンの上にホトレジスト層(不図示)即ちマスクを形成する。除去されるべき窒化シリコンの部分の下側に存在するポリシリコン層の一部も除去することが可能である。例えば、ポリシリコン層14のうちの500Åを除去し、ゲート酸化物層12の上側に位置するポリシリコン層30の薄い層を有する区域を残存させることが可能である。一方、除去する窒化シリコン層の下側に存在する全てのポリシリコンを除去することも可能である。熱酸 40 化領域22を形成する基板の熱酸化は、更に、開口20内の側壁に沿って残存するポリシリコン層30の一部を

酸化させる。窒化シリコン層の一部は除去されているので、露出されたポリシリコン層30の上表面も酸化して領域32を形成する。

【0020】より大きな分離区域においてポリシリコンを残存させることは、例えば、より薄いポリシリコン層30をクロスオーバー即ち交差する信号ラインを持った装置の性能に著しい影響を与えることはない。このことは、その大きな区域は種々のデバイス即ち装置を電気的に分離する酸化領域22及びSOG26を有するトレンチによって取囲まれているからである。更に、より大きな分離区域内に残存するポリシリコンは、酸化領域及びSOG領域の平坦性を向上させる。例えば500Åのポリシリコンの幾分かを残存させることの付加的な利点としては、オプションとしてポリシリコン層30をVssへ接続させてラジエーション(RAD)保護を与えることが可能であるということである。

【0021】以上、本発明の具体的実施の態様について 詳細に説明したが、本発明は、これら具体例にのみ限定 されるべきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論であ る。

【図面の簡単な説明】

【図1】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。

【図2】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。


【図3】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。

【図4】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。


【図5】 本発明の別の実施例に基づいて半導体集積回路を製造する一段階における状態を示した概略断面図。 【符号の説明】


- 10 シリコン基板
- 12 ゲート酸化物層
- 14 ポリシリコン層
- 16 窒化シリコン層
- 20 開口
- 22 酸化領域
- 24 絶縁層
- 26 SOG領域


【図1】




【図2】











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-153939

(43) Date of publication of application: 16.06.1995

(51)Int.CI.

H01L 29/78 H01L 21/336

(21)Application number : 05-297844

(22)Date of filing:

29.11.1993

(71)Applicant : OKI ELECTRIC IND CO LTD


(72)Inventor: WAKAMATSU HIDETOSHI

(54) SEMICONDUCTOR ELEMENT AND MANUFACTURE THEREOF

PURPOSE: To inhibit a short channel effect by forming source-drain while forming structure, in which junction depth can be shallowed sufficiently, in an ion-implanting dose for forming the source-drain.

CONSTITUTION: Gate oxide films 3 in sections except a gate electrode 4, sections as source-drain regions, are removed through etching by a buffered hydrofluoric acid containing a surface-active agent. The ions of impurities (As, P, etc.,) are implanted under oblique ion implanting conditions in the large inclination of approximately 45° in the does of approximately 2 × 1013ions/cm2 for forming the N layers 5a, 5b of an LDD type source-drain layers for inhibiting a hot carrier effect. Accordingly, the N layers 5a, 5b are formed in a shape that the N layers 5a, 5b are overlapped under the gate electrode 4.

Junction depth is shallowed sufficiently in an ion implanting dose for forming source-drain, and the dose is controlled within a range that driving force is not lowered, thus suppressing a sufficient short channel effect in a fine MOSFET.



[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-153939

(43)公開日 平成7年(1995)6月16日

(51) Int.Cl.8

識別記号

FΙ

技術表示箇所

H01L 29/78

21/336

7514-4M

庁内整理番号

H01L 29/78

301 L

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

(22)出願日

特願平5-297844

平成5年(1993)11月29日

(71)出顧人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 若松 秀利

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 鈴木 敏明

(54) 【発明の名称】 半導体素子およびその製造方法

(57)【要約】

【目的】 本発明は、半導体装置の中でも特にサリサイド構造でLDD型MOSFETの製法と構造に関するもので、従来のサリサイドプロセスでは、素子の微細化に伴い短チャネル効果抑制のため、ソース・ドレインの接合深さが浅くなり、シリサイド化した層の底面と接合との間隔が短くなり、接合リーク電流が発生するという問題点があり、これを解消することを目的とする。

【構成】 本発明は、LDD型のトランジスタのソース・ドレインの最も浅い拡散層n 層5 a, 5 bを形成する際、斜めイオン注入法でゲート電極4下にオーバーラップするようにし、ゲート電極4の側壁にL字型の窒化膜のサイドウォール12 a, 12 bを形成し、それをマスクにして、次に深いn 拡散層16 a, 16 bを前記サイドウォール12 a, 12 bの下部まで形成し、最も深いn 拡散層17 a, 17 bを前記サイドウォール12 a, 12 bの外側に形成するようにしたものである。



【特許請求の範囲】

【請求項1】 半導体基板上に設けるLDD型のMOS型トランジスタの構造として、

- (a) 半導体基板上に、前記トランジスタのゲート電極 が有り、該ゲート電極の両側壁に耐酸化性膜のサイドウ ォールが設けられており、
- (b)前記ゲート電極の両側の前記基板に、前記LDD型のトランジスタのソース・ドレインとしての多重拡散層のうち、最も浅い拡散層は前記ゲート電極の下部の一部まで延在し、それより深い次の拡散層は前記サイドウ10ォール下部まで延在し、最も深い拡散層は前記サイドウォールの端部下より外側に有り、
- (c) 少なくとも前記ゲート電極とそのサイドウォールの下部以外に存在するソース・ドレインの拡散層の表面がシリサイド膜となっていることを特徴とする半導体素子。

【請求項2】 半導体装置におけるLDD型のMOS型トランジスタ部の製造方法として、

- (a) 半導体基板上にゲート電極を形成した後、該ゲート電極をマスクにして、トランジスタのソース・ドレインとなる拡散層を形成する不純物の注入を、斜イオン注入法により注入し、前記ゲート電極下部まで前記拡散層が形成されるようにする工程、
- (b) 前記ゲート電極の側壁に少なくとも耐酸化性膜のサイドウォールを形成する工程、
- (c) 前記ソース・ドレイン領域とゲート電極上とに、 自己整合的にシリサイド膜を形成する工程、
- (d)前記サイドウォールをマスクにして、ソース・ドレインとしての浅い拡散層を前記サイドウォール下に不純物を注入して形成し、次に該浅い拡散層より不純物濃 30度の低い濃度の不純物を注入してソース・ドレインの深い拡散層を前記ソース・ドレイン領域のシリサイド膜界面下に形成する工程、
- (e)前記までの構造の上に絶縁膜を形成し、熱処理を行なうととにより、該絶縁膜の平滑化と前記ソース・ドレイン領域の各拡散層の不純物活性化とを同時に行う工程、以上の工程を含むことを特徴とする半導体素子の製造方法。

[請求項3] 半導体装置におけるサリサイド構造でL DD型のMOS型トランジスタ部の製造方法として、

- (a) 半導体基板上にゲート電極を形成した後、該ゲート電極をマスクにして、トランジスタのソース・ドレインとなる拡散層を形成する不純物の注入を、斜イオン注入法により注入し、前記ゲート電極下部まで前記拡散層が形成されるようにする工程、
- (b) 前記ゲート電極の側壁に少なくとも耐酸化性膜のサイドウォールを形成する工程、
- (c) 前記ソース・ドレイン領域とゲート電極上とに、 自己整合的にシリサイド膜を形成する工程、
- (d) 前記サイドウォールをマスクにして、ソース・ド 50 keV、 $1\sim4\times10^{13}$ ions/cm² イオン注入法

レインとしての浅い拡散層形成のための不純物を、前記 サイドウォール下に注入して形成する工程、

- (e) 前記ソース・ドレイン領域に形成されたシリサイ ド膜に不純物を注入する工程、
- (f)前記までの構造の上に絶縁膜を形成し、熱処理を行なうことにより、該絶縁膜の平滑化と前記不純物を注入したシリサイド膜からの固相拡散によりソース・ドレインの深い拡散層の形成とを同時に行う工程、以上の工程を含むことを特徴とする半導体素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、半導体素子の中でも特にLDD型の電界効果型トランジスタ(主にMOSFET)を有するCMOSデバイスの、主としてそのFET部の構造とその形成方法に関するものである。

【従来の技術】半導体素子の微細化が進み、それとともにMOSFETが縮小化されるに従い、そのゲート長が短くなり、また、短チャネル効果を抑制するため、ソース・ドレイン領域の接合深さ(Xj)は、浅くせざるを得ない。ゲート長が短くなり、MOSFETのオン抵抗は下がり、一方でXjが浅くなるため、ソース・ドレインのシート抵抗は増大する。従って、ゲート長がサブミクロン領域のMOSFETでは、ソース・ドレインのシート抵抗が、MOSFETのオン抵抗に対して無視し得なくなり、MOSFETの駆動力が、ソース・ドレイン領域の寄生抵抗により低下する問題が顕著となる。

【0003】上記問題に対して、ソース・ドレイン及びゲートをセルフ・アライメントでシリサイド化し、シート抵抗を下げるサリサイド・プロセスがある。図3に、従来より使われて来たサリサイド・プロセスを示し、以下に説明する。なお、この図はCMOSデバイスの例であり、従って周知のようにPchMOSFET領域(同図右半分)とNchMOSFET領域(同図左半分)が形成される。

【0004】まず、図3(a)のように、P型Si基板31の一部に、通常のホトリソグラフィ(以下ホトリソと略す)・エッチング及びイオン注入法を用いて、N型不純物(リン等)を導入し、Nウェル領域32を形成する。次に、通常のLOCOS(Local Oxidation of Silicon)法により、フィールド酸化膜33を形成する。次に熱酸化により、Si基板31表面に、ゲート酸化膜34を形成し、ゲート電極となるポリシリコン35を全面に堆積し、通常のホトリソ・エッチング技術を用い、ゲート電極35のパターニングを行なう。次いで、通常のホトリソ工程により、PchMOSFET形成領域をホトレジスト36で被い、全面にLDD(Lightly Doped Drain)層(N-層)37となるリン又はヒ素を30~50

Page 84 of 262

により、注入することでNchMOSFET領域にの み、N⁻ 層37を形成する。この後、前記ホトレジスト 36は除去する。

【0005】その後、図3(b)のように、全面にCV D(化学的気相成長)法により酸化膜もしくは、ボロ ン、リン等を含む酸化膜を堆積し、RIE(React ivelon Etching)法により異方性エッチ ングを行なうことによりゲート電極35側壁に、サイド ウォール38を残す。このとき、サイドウォール38下 以外の前記酸化膜34は除去され、そこに再度酸化膜3 4 a を形成する。その後、上記と同様に、ホトレジスト によりPchMOSFET側、NchMOSFET側を 各々、交互に被い、Nch側、Pch側に各々、イオン 注入法によりソース・ドレインとなる不純物のヒ素(N ・層)37a及びボロン(P・層)37b(図3

(c)) を注入し(図3(b)はPchMOSFET側 を被った例示である)、ホトレジストを除去し、また前 記酸化膜34aを除去して図3(c)の形状を得る。

【0006】その後、図3(c)のように、800~1 000℃の熱処理を行ない、ソース・ドレイン部の不純 20 物の活性化を行なった後、高融点金属39を堆積させ る。その後、図3 (d) のように、600~1000℃ の熱処理を施すと、髙融点金属39と、ゲート電極35 のポリシリコン膜とソース・ドレイン領域(37a, 3 7 b) のシリコン活性層との間に、シリサイド化反応が 生じ、自己整合的に、ゲート電極35及び、ソース・ド レイン部に、高融点金属39のシリサイド40が形成さ れる。その後、未反応高融点金属41を除去することに より、図3(e)に示すサリサイド構造が完成する。 [0007]

【発明が解決しようとする課題】しかしながら、以上述 べた従来のサリサイドプロセスおよびその結果できた構 造では、素子の微細化に伴い、短チャネル効果抑制のた め、そのソース・ドレイン接合深さ(Xj)が浅くな り、シリサイド化した層の底面と接合との間隔が短かく なり接合リーク電流が発生するという問題があった。 【0008】本発明は、前述した接合リーク電流が発生 するといった問題点を除去するとともに、短チャネル効 果を抑制し、ホットキャリア効果を抑制できるようにし

[00091

【課題を解決するための手段】前記目的達成のため、本 発明は以下に述べる製造方法および構造を主要点とした ものである。なお、本発明は主として前記トランジスタ のうちNch側に関するものである。これはPch側も 同じような製法で作ってもよいが、周知のように、Pc h側は特にLDD構造にする必要はないからであり、本 発明の説明からは除いた。

法とその構造を提供することを目的とする。

記述しない)としてのソース・ドレインの最初のn-層 を形成する際、常にゲート電極の下にオーバーラップし た構造となるよう、斜めにイオン注入法によりマスク酸 化膜なしで行なうようにした。

(2) ゲート電極側壁にし型サイドウォールを形成し、 それをマスクにしてソース・ドレイン層のn゚の浅い層 とn- の深い拡散層とを同時または片方 (n- 層) を固 相拡散で形成するようにした。このとき、深い拡散層 は、ソース・ドレイン部をシリサイド化したシリサイド 10 膜を通して形成するようにした。

【0011】(3)ソース・ドレイン領域の不純物の活 性化熱処理は(このとき第2の実施例では固相拡散も行 なう)、層間絶縁膜の平滑化熱処理と同時に行うように Utc.

[0012]

【作用】本発明は、前述した点を中心にした製造方法で MOSFETを形成、つまり、ソース・ドレイン形成用 イオン注入ドーズ量が接合深さを十分浅くできる構造と してソース・ドレインを形成したので、短チャネル効果 を十分抑制できるとともに、サイドウォールの外側でソ ース・ドレインの表面がシリサイド膜となっており、そ の領域のみ接合が深くなっているため、トランジスタの 短チャネル効果を増大させることなく、接合リーク電流 の増大を抑制できる。

[0013]

【実施例】図1に、本発明の第1の実施例の製造工程を 断面図で示し、以下に説明する。なお、第1の実施例も 後述する第2の実施例も、前述したようにNch側のみ の製法であり、図1も図2もその部分のみ表示してあ 30 る。

【0014】まず、図1(a)に示すように、半導体基 板(この場合、P型で面方位(100)面のシリコン基 板、以下、単に基板と称す)1上に、従来同様LOCO S法により素子分離領域としてのフィールド酸化膜2を 4000 A程度の厚さ(以下一々厚さと記述しない)形 成する。以下の各工程での形成は、言うまでもなくフィ ールド酸化膜2で素子分離された素子形成領域に行なう ものである。

【0015】次いで、図1(b) に示すように、高清浄 たサリサイド化MOSFET(特にNch側)の製造方 40 度なドライ酸化雰囲気中で、ゲート酸化膜3を100A 程度形成し、その上にLPCVD(減圧化学的気相成 長) 法でポリシリコン(多結晶シリコン) 膜4を300 0 A程度形成し、通常のホトリソ (ホトリソグラフィ) ・エッチング技術により、ゲート電極としての所定のパ ターン4を形成する。 ことまでもその形成方法は従来同 様である。また、ゲート電極4以外、つまりソース・ド レイン領域となる部分の前記ゲート酸化膜3は界面活性 剤入りのパッファードフッ酸でエッチング除去する。次 いで、ホットキャリア効果抑制用のLDD型のソース・

(4)

(As, P等)のイオン注入を2×10¹ions/c m'程度のドーズ量で45°程度の大傾斜の斜めイオン 注入条件で行なう。すると、前記 n - 層 5 a , 5 b が図 のようにゲート電極4の下にオーバーラップした形状に 形成される。

【0016】次いで、図1 (c) に示すように、ソース ・ドレイン領域5a,5bのイオン注入ダメージ回復の ために、ドライ酸化雰囲気中で850℃、30minの 条件で熱処理を行ない、ゲート電極4表面とソース・ド レイン領域5 a, 5 b表面に酸化膜7, 6 a, 6 bを形 10 成する。次ぎに、LPCVD法により耐酸化性膜である シリコン窒化膜(以下、単に窒化膜と称す)8を全面に 500A程度形成する。次いで、LPCVD法により絶 縁膜であるシリコン酸化膜(以下、単に酸化膜と称す) を形成し、それを比較的イオンエネルギーの高い異方性 の反応性イオンエッチング法(RIE)によりエッチン グし、ゲート電極4側壁にサイドウォール酸化膜9a. 9 b を形成する。

【0017】次いで、図1(d)に示すように、ウエッ トエッチング法あるいは比較的イオンエネルギーの低い 20 RIE法で、前記サイドウォールの酸化膜9a, 9bを マスクにして、前記室化膜8をエッチング除去する。そ の後、前記酸化膜6a,6bを界面活性剤入りのバッフ ァードフッ酸にて基板1表面があれないようにエッチン グ除去する。このとき、前記サイドウォール酸化膜9 a, 9bも同時にエッチング除去される。すると、図1 (d) に示すように、ゲート電極4の側壁に前記窒化膜 8がL字型のサイドウォールとして残る。図1(d)で はこれを12a, 12bと表示してある。

【0018】次いで、図1(e)に示すように、全面に 30 プラズマスパッタリング法により、髙融点金属(例え ば、コパルト(Co)、チタニウム(Ti)、タングス テン (W) など、本実施例はT i とする) 13を100 ~500 A程度形成する。

【0019】次ぎに、図1(f)に示すように、2段階 短時間熱処理法により、ゲート電極4上とソース・ドレ イン領域5a, 5bの露出部を自己整合的にシリサイド (TiSi,) 化させて、髙融点金属シリサイド膜1 5, 14a, 14bを形成する。まず、第1段階目の短 時間熱処理は、600~700℃の範囲で10~60秒 40 間、N、雰囲気中で行なう。次ぎに、サイドウォール1 2a, 12b上部およびフィールド酸化膜2上の未反応 TiおよびTiN膜を選択的にウエットエッチング法 (例えばアンモニア水 (NH, OH) と過酸化水素水 (H、〇、)の混合液)により、室温でエッチング除去 する。次ぎに、第2段階目の短時間熱処理は、700~ 900℃の範囲で10~60秒間、N、雰囲気あるいは Ar 雰囲気中で行なう。このとき、ゲート電極4上のシ リサイド膜15とソース・ドレイン領域のシリサイド膜 14a, 14bは完全なTiSi, を形成する。一般に 50 極4側壁にL字型12a, 12bとして残る。

このようなシリサイド膜を形成するプロセスでできた形 状をサリサイド構造と言う。

【0020】次ぎに、図1(g)に示すように、前記L 字型サイドウォール12a、12bをマスクにして、ソ ース・ドレイン領域にn・層の浅い拡散層16a,16 bと深い拡散層17a,17bを形成する。このn・層 の浅い拡散層16a, 16bは、ヒ素 (As) を3×1 0¹⁵~1×10¹⁶ions/cm²のドーズ量で50k eV加速エネルギーの条件で、前記し字型サイドウォー ル12a、12bの下部にイオン注入する。また、n^{*} 層の深い拡散層17a,17bは、リン(P)をドーズ 型1×10¹⁴~1×10¹⁵ ions/cm² (前記As より濃度が薄い)、加速エネルギー100keVの条件 で前記シリサイド膜14a,14b界面下にイオン注入 する。つまり、最初の不純物(本例の場合As)より2 番目の不純物(Cの場合P)の濃度を薄くするのであ る。

【0021】次いで、図1(h)に示すように、全面に LPCVD法により窒化膜18を500A程度形成し、 その上に、常圧CVD法により酸化膜19を1000 A、さらにその上にボロンとリンを含む酸化膜20を7 000A程度、連続的に形成する。そして、ドライN, 雰囲気中あるいはウエットO,雰囲気中で、800~9 00℃の温度範囲で20~60分間熱処理を行ない、前 記ポロン、リンを含む酸化膜20表面の平滑化とソース ·ドレイン領域のn^{*}, n⁻ 拡散層5 a, 5 b, 1 6 a, 16b, 17a, 17bの不純物活性化を同時に行 う。

【0022】次ぎに、図1(i)に示すように、通常の ホトリソ・エッチング技術により、ソース・ドレイン領 域上、あるいはゲート電極4上にコンタクトホール21 を形成し、次いで、スパッタリング法により2層あるい はそれ以上積層した金属膜を形成し、ホトリソ・エッチ ング技術でパターニングしてメタル配線22を形成して Nch側のMOSFET構造を得る。

【0023】次ぎに、本発明の第2の実施例の製造工程 を図2に断面図で示し、以下に説明する。説明および表 示の主旨は第1の実施例で述べた通りである。また、第 1の実施例の図1と同じ機能部分には同じ符号を付して

【0024】本第2の実施例の図2の(a)ないし (c)の工程は、第1の実施例の図1の(a)ないし (c)の工程と全く同じであるので、あらためて説明す ることは割愛する。従って、以下の説明は図2(c)の 工程の後の工程である図2(d)の工程から記述する。 【0025】前記工程後、図2(d)に示すよろに、サ イドウォール酸化膜9a, 9bをマスクにして、第1の 実施例同様の方法でゲート電極4側壁以外の窒化膜8を エッチング除去する。すると、前記室化膜8はゲート電

Page 86 of 262

【0026】次いで、これも第1の実施例同様、前述し た酸化膜6a, 6bおよびサイドウォール酸化膜9a, 9 bを除去し、基板 1 上にできた自然酸化膜などの不純 物をAr+H,ガス雰囲気中のプラズマ表面クリーニン グを行なった後、図2(e)に示すように、高融点金属 13を第1の実施例同様形成する。

【0027】次いで、図2(f)に示すように、これも 第1の実施例と同じように、2段階短時間熱処理法によ り、ゲート電極4上の15とソース・ドレイン領域の1 4 a、14 bに示す高融点金属シリサイド膜を形成す る。勿論、第1の実施例同様、不要な髙融点金属は除去 する。

【0028】次ぎに、図2(g)に示すように、ソース ・ドレイン形成用不純物(リン)を加速エネルギー10 0 k e V、ドーズ量1×10¹*~1×10¹*ions/ cm' と通常使用されるドーズ量 (3×10"~5×1 O''ions/cm')より低いドーズ量とで前記し字 型窒化膜サイドウォール12a,12b下に注入し、n * 拡散層 1 6 a , 1 6 b を形成する。引き続き、ソース keV、ドーズ量3×10¹⁵~5×10¹⁵ions/c m'の条件で、前記ソース・ドレイン領域に形成された シリサイド膜14a, 14b中に注入する。

【0029】次いで、図2(h)に示すように、第1の 実施例同様、全面に窒化膜15、その上に酸化膜19、 さらにその上にボロン、リンを含む酸化膜20を形成 し、熱処理を行なうと、前記ボロン、リンを含む酸化膜 20の平滑化とともに、前記シリサイド膜14a, 14 bからの固相拡散により、その下にn-の深い層17 a. 17bが形成される。

【0030】後は、第1の実施例同様、図2(i)に示 すように、コンタクトホール21を形成し、メタル配線 22を形成してNch側のMOSFETの構造を得る。 【0031】第1、第2の実施例とも最終的な構造とし ては、ゲート電極4の側壁に耐酸化性膜のサイドウォー ル12a,12bがあり、ソース・ドレインの拡散層 は、最も浅い層5a, 5bがゲート電極4の下部にオー パーラップしており、次の層16a, 16bが前記サイ ドウォール12a, 12bの下部まであり、一番深い層 17a, 17bが前記サイドウォール12a, 12bの 40 外側にある。また、ソース・ドレインの最も深い層17 a, 17bの上部、つまり、前記サイドウォール12 a, 12 bの外側の前記ソース・ドレイン上(およびゲ ート電極4上) にシリサイド膜14a, 14b (および 15)が存在しているものである。

[0032]

【発明の効果】以上詳細に説明したように、本発明の製 造方法によれば以下に述べるような効果がある。

【0033】(1)ソース・ドレイン形成用イオン注入

下させない様な範囲に制御されるため、微細なMOSF ETにおいて十分な短チャネル効果が抑制され、しかも 高駆動力のMOSFETが実現可能となる。また、ホッ トキャリア耐性の向上が期待できる。

【0034】(2)比較的長いサイドウォールの外側で ソース・ドレイン領域の表面をシリサイド膜としてお り、しかも、その領域のみ接合が深くなっているため、 トランジスタの短チャネル効果を増大させることなく、 接合リーク電流の増大を抑制できる。さらに、ソース・ 10 ドレインのイオン注入を比較的低ドーズとし、ソース・ ドレインのシート抵抗増大をサリサイド化により抑え、 十分な低抵抗化を実現できる。

【0035】(3)シリコンと高融点金属を反応させる シリサイド化工程では、そのシリコン中の不純物が従来 より非常に低いため、すなわち、n・層ソース・ドレイ ン領域を形成する前にシリサイド化しているため、シリ サイド化工程も再現性よく安定して行なえる。

【0036】(4)深いn⁻ 拡散層は、シリサイド化 後、シリサイド界面にイオン注入するか、シリサイド膜 ・ドレイン形成用不純物(ヒ素)を加速エネルギー50 20 からの固相拡散で形成しているため、シリサイド界面や 拡散層界面が凸凹にならないスムーズな界面が得られ、 かつ、シリサイドと拡散層界面の濃度が高濃度に保た れ、オーミック接合が再現性よく安定して形成できる。 【0037】(5) LDD構造を形成するのに、サイド ウォールエッチングのときのプラズマダメージを抑える エッチングストッパー膜が形成されているため、トラン ジスタ特性が信頼性よく再現性よく安定に得られる。 【0038】(6)ソース・ドレイン、LDD構造形成 のための不純物注入は、それぞれマスク酸化膜なしにシ 30 リコン基板表面に直接行なうようにしているため、マス ク酸化膜中の酸素のシリコン基板へのノックオンによる 拡散層不純物の不活性化を防止でき、その後の熱処理に おいて低温で活性化アニールが可能となる。

> 【0039】(7) LDD構造を形成するのに、L型の 窒化膜サイドウォールマスク膜だけで、イオン注入領域 の打ち分けを行なうため、マスクステップ数が簡略化で き、工程を簡略化できる。

【0040】(8) n・層となる領域がゲート電極とオ ーバーラップすることをさけることにより、バンド間ト ンネルによるドレインリーク電流の発生を回避すること が可能である。

【0041】(9)サイドウォールのエッチングに影響 しないL型の前記サイドウォールによって、LDD構造 の浅いn゚ 拡散層を形成したので、ゲート長のバラツキ を決める主要因であったサイドウォールエッチングのバ ラツキをゲート長のバラツキ要因より省くことができ、 バラツキの小さいMOSFETの特性を安定に得ること ができる。

【0042】(10)ソース・ドレイン領域の高融点金 ドーズ量が接合深さを十分に浅くし、しかも駆動力を低 50 属シリサイド膜上には、シリコン窒化膜という熱による

9

膜ストレス緩和のためのバッファ層が形成されているため、その後の熱処理によるシリサイド膜の耐熱性向上および膜ストレスによるシリコン基板への結晶誘起欠陥の発生防止が可能となり、高密度でかつ高速化が可能な信頼性の高いLSIが実現できる。

【0043】(11)サイドウォール側壁膜として、高誘電率のシリコン窒化膜を用いているため、ソース・ドレイン領域のゲート電極近傍の電界が緩和され、ホットエレクトロン耐性の向上が期待でき、信頼性の高いLSIが実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の工程説明図

【図2】本発明の第2の実施例の工程説明図

*【図3】従来例の工程説明図 【符号の説明】

1 基板

4 ゲート電極

5a, 5b ソース・ドレインの n^- 層

6a, 6b, 7, 19 酸化膜

8,18 窒化膜

9a, 9b サイドウォール酸化膜

12a, 12b L字型窒化膜サイドウォール


10 13 髙融点金属膜

14a, 14b, 15 シリサイド膜


16a, 16b ソース・ドレインの浅いn・層

17a, 17b ソース・ドレインの深いn⁻ 層

[図1]




【図2】



THE SECOND PROPERTY OF THE PRO

【図3】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandra, Virginia 22313-1450 www.uspto.gov

NOTICE OF ALLOWANCE AND FEE(S) DUE

7590

03/10/2006

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, DC 20005-3096

EXAMINER							
POTTER	POTTER, ROY KARL						
ART UNIT	PAPER NUMBER						
2022							

DATE MAILED: 03/10/2006

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361

TITLE OF INVENTION: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

APPLN. TYPE	SMALL ENTITY	ISSUE FEE	PUBLICATION FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$1700	06/12/2006

THE APPLICATION IDENTIFIED ABOVE HAS BEEN EXAMINED AND IS ALLOWED FOR ISSUANCE AS A PATENT. PROSECUTION ON THE MERITS IS CLOSED. THIS NOTICE OF ALLOWANCE IS NOT A GRANT OF PATENT RIGHTS. THIS APPLICATION IS SUBJECT TO WITHDRAWAL FROM ISSUE AT THE INITIATIVE OF THE OFFICE OR UPON PETITION BY THE APPLICANT. SEE 37 CFR 1.313 AND MPEP 1308.

THE ISSUE FEE AND PUBLICATION FEE (IF REQUIRED) MUST BE PAID WITHIN THREE MONTHS FROM THE MAILING DATE OF THIS NOTICE OR THIS APPLICATION SHALL BE REGARDED AS ABANDONED. THIS STATUTORY PERIOD CANNOT BE EXTENDED. SEE 35 U.S.C. 151. THE ISSUE FEE DUE INDICATED ABOVE REFLECTS A CREDIT FOR ANY PREVIOUSLY PAID ISSUE FEE APPLIED IN THIS APPLICATION. THE PTOL-85B (OR AN EQUIVALENT) MUST BE RETURNED WITHIN THIS PERIOD EVEN IF NO FEE IS DUE OR THE APPLICATION WILL BE REGARDED AS ABANDONED.

HOW TO REPLY TO THIS NOTICE:

I. Review the SMALL ENTITY status shown above.

If the SMALL ENTITY is shown as YES, verify your current SMALL ENTITY status:

A. If the status is the same, pay the TOTAL FEE(S) DUE shown above.

B. If the status above is to be removed, check box 5b on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and twice the amount of the ISSUE FEE shown above, or

If the SMALL ENTITY is shown as NO:

A. Pay TOTAL FEE(S) DUE shown above, or

B. If applicant claimed SMALL ENTITY status before, or is now claiming SMALL ENTITY status, check box 5a on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and 1/2 the ISSUE FEE shown above.

II. PART B - FEE(S) TRANSMITTAL should be completed and returned to the United States Patent and Trademark Office (USPTO) with your ISSUE FEE and PUBLICATION FEE (if required). Even if the fee(s) have already been paid, Part B - Fee(s) Transmittal should be completed and returned. If you are charging the fee(s) to your deposit account, section "4b" of Part B - Fee(s) Transmittal should be completed and an extra copy of the form should be submitted.

III. All communications regarding this application must give the application number. Please direct all communications prior to issuance to Mail Stop ISSUE FEE unless advised to the contrary.

IMPORTANT REMINDER: Utility patents issuing on applications filed on or after Dec. 12, 1980 may require payment of maintenance fees. It is patentee's responsibility to ensure timely payment of maintenance fees when due.

Page 1 of 3

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), to: Mail Stop ISSUE FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450
or Fax (571)-273-2885

INSTRUCTIONS: This for appropriate. All further con indicated unless corrected by maintenance fee notification	below or directed otherwise	smitting the ISSUE FEE Patent, advance orders ar in Block 1, by (a) speci	and PUBLIC nd notification fying a new co	ATION FEE (if required of maintenance fees was prespondence address	ired). Blocks I through 5 s will be mailed to the current ; and/or (b) indicating a sepa	correspondence address as arate "FEE ADDRESS" for
CURRENT CORRESPONDENC	E ADDRESS (Note: Use Block 1 for	any change of address)		Fee(s) Transmittal Th	mailing can only be used for its certificate cannot be used if al paper, such as an assignment of mailing or transmission.	for any other accompanying
759	90 03/10/2006					
McDermott Will 600 13th Street, N. Washington, DC 20	W.			I hereby certify that the States Postal Service vaddressed to the Mai transmitted to the USP	rtificate of Mailing or Trans nis Fee(s) Transmittal is bein, with sufficient postage for fin l Stop ISSUE FEE address TO (571) 273-2885, on the d	g deposited with the United st class mail in an envelope above, or being facsimile late indicated below.
						(Depositor's name)
						(Signature)
						(Date)
APPLICATION NO.	FILING DATE	FIRST	NAMED INVEN	TOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	M	1izuki Segawa		71971-012	5361
TITLE OF INVENTION: SE	EMICONDUCTOR DEVIC	E AND METHOD OF MA	ANUFACTUR	ING THE SAME		
APPLN. TYPE	SMALL ENTITY	ISSUE FEE	PU	BLICATION FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	***	\$300	\$1700	06/12/2006
EXAM	INER	ART UNIT	CL	ASS-SUBCLASS]	
POTTER, R	OY KARL	2822		257-288000		
"Fee Address" indicat PTO/SB/47; Rev 03-02 o Number is required. 3. ASSIGNEE NAME AND PLEASE NOTE: Unless	ence address (or Change of el.2) attached. ion (or "Fee Address" Indicar more recent) attached. Use RESIDENCE DATA TO B an assignee is identified be 37 CFR 3.11. Completion	Correspondence (1) or a (2) or	the names of ugents OR, alter the name of a stered attorney gistered patent id, no name will aTENT (print of ill appear on the stitute for filing	ingle firm (having as a or agent) and the nam attorneys or agents. If I be printed. r type) ne patent. If an assign	a member a 2a member a 3a member is 3a mee is identified below, the d	locument has been filed for
Please check the appropriate	assignee category or catego	ries (will not be printed or	n the patent):	☐ Individual ☐ C	orporation or other private gro	oup entity Government
	enclosed: mall entity discount permitte Copies	d) \square A \circ	yment by credi e Director is he	nount of the fee(s) is en t card. Form PTO-2038 reby authorized by cha Number		edit any overpayment, to ra copy of this form).
5. Change in Entity Status	(from status indicated above MALL ENTITY status. See		Applicant is no	longer eleiming SMA	LL ENTITY status. See 37 C	ED 1 27/a)/2)
			• •	-	ly paid issue fee to the application istered attorney or agent; or the	12.1.
Authorized Signature				Date		
Typed or printed name				Registration 1	No	
Alexandra, virginia 22313-	1430.				the public which is to file (an minutes to complete, includir omments on the amount of ti Trademark Office, U.S. Dep S. SEND TO: Commissioner displays a valid OMB control	



United States Patent and Trademark Office

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361
7:	590 03/10/2006		EXAM	INER
McDermott Will	& Emery LLP		POTTER, R	OY KARL
600 13th Street, N.			ART UNIT	PAPER NUMBER
Washington, DC 2	0005-3096		2822	
			DATE MAILED: 03/10/200	6

Determination of Patent Term Adjustment under 35 U.S.C. 154 (b)

(application filed on or after May 29, 2000)

The Patent Term Adjustment to date is 0 day(s). If the issue fee is paid on the date that is three months after the mailing date of this notice and the patent issues on the Tuesday before the date that is 28 weeks (six and a half months) after the mailing date of this notice, the Patent Term Adjustment will be 0 day(s).

If a Continued Prosecution Application (CPA) was filed in the above-identified application, the filing date that determines Patent Term Adjustment is the filing date of the most recent CPA.

Applicant will be able to obtain more detailed information by accessing the Patent Application Information Retrieval (PAIR) WEB site (http://pair.uspto.gov).

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (571)-272-7702. Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at 1-(888)-786-0101 (571)-272-4200.

		-	Hi
	Application No.	Applicant(s)	
Notice of Allowability	10/995,283	SEGAWA ET AL.	,
Notice of Allowability	Examiner	Art Unit	
	Roy K. Potter	2822	
The MAILING DATE of this communication apperall claims being allowable, PROSECUTION ON THE MERITS IS therewith (or previously mailed), a Notice of Allowance (PTOL-85) NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RI	(OR REMAINS) CLOSED in this ap or other appropriate communication IGHTS. This application is subject to and MPEP 1308.	plication. If not include n will be mailed in due	ed course. THIS
1. This communication is responsive to Applicant's response	<u>of 12/21/05</u> .		
2. 🔀 The allowed claim(s) is/are <u>39-52</u> .			
3. Acknowledgment is made of a claim for foreign priority un a) All b) Some* c) None of the: 1. Certified copies of the priority documents have 2. Certified copies of the priority documents have 3. Copies of the certified copies of the priority documents have International Bureau (PCT Rule 17.2(a)). * Certified copies not received: Applicant has THREE MONTHS FROM THE "MAILING DATE" of noted below. Failure to timely comply will result in ABANDONM THIS THREE-MONTH PERIOD IS NOT EXTENDABLE. 4. A SUBSTITUTE OATH OR DECLARATION must be submit INFORMAL PATENT APPLICATION (PTO-152) which give	been received. been received in Application No. 10 cuments have been received in this of this communication to file a reply ENT of this application.	national stage applicate complying with the rec	quirements
 CORRECTED DRAWINGS (as "replacement sheets") must (a) including changes required by the Notice of Draftsperson 1) hereto or 2) to Paper No./Mail Date (b) including changes required by the attached Examiner's Paper No./Mail Date Identifying indicia such as the application number (see 37 CFR 1.) each sheet. Replacement sheet(s) should be labeled as such in the 	on's Patent Drawing Review (PTO- s Amendment / Comment or in the C	Office action of	back) of
DEPOSIT OF and/or INFORMATION about the depose attached Examiner's comment regarding REQUIREMENT F	sit of BIOLOGICAL MATERIAL n	must be submitted. N	lote the
Attachment(s) I. Notice of References Cited (PTO-892) 2. Notice of Draftperson's Patent Drawing Review (PTO-948) 3. Information Disclosure Statements (PTO-1449 or PTO/SB/08 Paper No./Mail Date Paminer's Comment Regarding Requirement for Deposit of Biological Material	5. Notice of Informal P 6. Interview Summary Paper No./Mail Dat 7. Examiner's Amenda 8. Examiner's Stateme 9. Other	(PTO-413), te ment/Comment	·

U.S. Patent and Trademark Office PTOL-37 (Rev. 7-05)

OL-37 (Rev. 7-05)

Notice of Allowability

Part of Paper No./Mail Date 20060306

SHEET 1 OF 1

INFO	CIT	'ΑΤ	ON DISCÊO: ION IN AN ICATION	SURE	71971-012		RIAL NO. /995,2		
					APPLICANT Mizuki SEGAWA	A, et al.			
	-	(PT	O-1449)		FILING DATE November 24, 2	1	OUP 12		
			U	.S. PATENT	DOCUMENTS				
EXAMINER'S INITIALS	CITE NO.	Nu	Document Number mber-Kind Codes (1 known)	Publication Date MM-DD-YYYY	Name of Patentee or Applic Document	cant of Cited	Page Relev	s, Columns, Lir ant Passages Figures App	or Relevant
de		US	4,966,870	10/30/1990	Barber et al.				
m		US	5,384,281	01/24/1995	Kenney et al.	· · · · · · · · · · · · · · · · · · ·			
		US							
		US					ļ		
	ļ. <u>.</u>	US					ļ		
		ÜS							
		US			<u> </u>		ļ		
		US			 		 		
	 	US					-		
	-	us					_		
		US			· · · · · · · · · · · · · · · · · · ·		 		
		us			<u> </u>				
		US			 		 		
				FOREIGN PAT	ENT DOCUMENTS		•		
EXAMINER'S INITIALS	CITE NO.		reign Patent Document intry Codes -Number 4 -Kind Codes (if known)	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Colum Where Re Figures A	levant	Trans Yes	slation No
126			EP 0 708 208 A2	04/10/1996	MOTOROLA, INC.				
0									
		L							ļļ
	l	L	04050	DT ((a.a.)	Tilly Data Portinent Peque. E		!	<u> </u>	L
Extensens	•				ים בפספי הפתונה שווה שוווים ביו וווים ביו ווים			i	
INITIALE	CIYE NO.	jul-r publi	zi, seriai, symposium, cata	slog, etc.), date, page	c(s), volume-issue number(s) pi	iblisher, city ar	d/er countr	y where	
		<u> </u>							
		_							
		l		1					
A	for	Ž Ž	AMINER		4 1/28/06	DATE CONSID	ERED		

*EXAMINERYfittial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

SHEET 1 OF 1

								JIII.	I OF I
INFO	CIT	ΆΊ	ON DISCLO ION IN AN	SURE	ATTY. DOCKET NO. 71971-012	Di	RIAL NO visional /454,682	of Appli	cation No.
	_ A]	PPI	ICATION						
•					APPLICANT Mizuki SEGAWA,	et al.			•
		ŒΤ	O-1449)		FILING DATE		OUP		
		(November 24, 200	4 No	t yet as	signed	
				U.S. PATENT	F DOCUMENTS				
				Publication Date MM-DD-YYYY	Name of Patentee or Appli Document	cant of Cited		s, Columns, t /ant Passage: Figures Ap	s or Relevant
1001			4,578,128	03/1986	Mundt et al.		†		
dro		υs	5,177,028	01/1993	Manning				
117		US	5,198,910	03/1993	Moriuchi et al.				
140		US	5,286,674	02/1994	Roth et al.				
ay .	<u> </u>	US	5,319,235	08/1994	Kihara et al.		 		
1/2		US	5,393,708 5,397,910	02/1995	Hsia et al.		 		
		US	5,401,673	03/1995	Urayama		+		· · · · · · · · · · · · · · · · · · ·
22		US	5,413,881	05/1995	Kim		 		
US 5,413,981				07/1995	Fazan et al.		 		
			5,497,016	03/1998	Koh				
em	US 5,521,422 05/1996 Mandelman et al.		 						
PA		US	5,581,311	10/1998	Hamamoto et al.		 		***************************************
W		US	5,777,370	07/1998	Omid-Zohoor et	al.			
m			5,804,882	09/1998	Matumoto				
m		US	6,022,781	02/2000	Noble, Jr.				
m		US	6,077,344	06/2000	Shoup et al.				
MR.		US	6,278,138 B1	08/2001	Suzuki		.		
		05	8,281,582	08/2001	Segawa et al. ENT DOCUMENTS		<u> </u>		
EXAMINER'S		Fo	reign Patent Document	Publication Date	Name of Patentee or	Pages, Colum	en Liene	Ten	nslation
INITIALS	CITE NO.		ntry Codes-Humber «-Kind Codes (# known)	MM-DD-YYYY	Applicant of Cited Document	Where Re Figures A	levent	Yes	No
			JP 59181082 A	10/1984					
100		<u> </u>	JP 82-85481	04/1987					
1		<u> </u>	EP 0234988-A1 EPA 0 243 988	04/1987 11/1987					
1/2			JP 03079033 A	04/1991					
The state of	_	<u> </u>	JP 4-48847	02/1992					
The state of the s		—	JP 4-68584	03/1992				 	
11/2			JP 4-305922	10/1992					
110			EPA 0 513 639	11/1992					
100			JP 8-45432	02/1994	*				
M			JP 6-163843	08/1994					
ar			JP 7-273330	10/1995			<u> </u>		
or			JP 09162392 A	08/1997					
					, Title, Date, Pertinent Pages, E				
EXAMINER'S INITIALS	CITE NO.	Includ journa publis	a), seriai, symposium, cata	CAPITAL LETTERS) llog, etc.), date, page	, tille of the article (when approp s(s), volume-issue number(s), p	oriate), title of the ublisher, city an	ne item (boo id/or countr	ok, magazine, y where	
R	or	1/2	MINER		7/15/03	DATE CONSID	ERED		

*EXAMINER: tritial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

Issue Classification	

Application/Control No.	Applicant(s)/Patent under Reexamination
10/995,283	SEGAWA ET AL.
Examiner	Art Unit
Roy K Potter	2822

					IS	SSUE C	LASSIF	ICA	TIO	N			
			ORIG	SINAL		CROSS REFERENCE(S)							
	CLA	SS		SUBCLASS	CLASS		SUBCLASS (ONE SUBCLASS PER BLOCK)						
	257 288		257	336	336								
INTERNATIONAL CLASSIFICATION			Е	23.001									
н	0	1	L	1									
				1									
				1									
				1									
				1					\supset				
		(As	sistan	t Examiner) (Dat	e)	(Roy Kar	l Potte	er		Total Claims	s Allow	ved: 14
April wall 3/1/06					17/06	Primary Examiner Technology Center 2800			O.G. Print Claim(s	;)	O.G. Print Fig.		
	(Le	gaf I	nstrun	nents Examiner) ((Date)	(Pri	mary Examiner)	(Date	e)	1		16e

	Claims	renur	nbere	d in th	e sam	e ord	er as p	oresen	ted by	/ appli	cant	o C	PA		□т.	D.	 □R	.1.47
Final	Original		Final	Original		Final	Original		Final	Original		Final	Original		Final	Original	Final	Original
	1			31]		61	1		91			121			151		181
	2			32]		62			92			122			152		182
	3			33			63			93			123			153		183
	4			34			64	}		94			124			154		184
	5			35			65			95			125			155		185
	6			36	1		66			96			126			156		186
	7			37			67			97			127			157		187
	8			38			68]		98			128			158		188
	9		1	39			69]		99			129			159		189
	10		2	40			70	1		100			130			160		190
	11		3	41	}		71]		101			131	ĺ		161		191
	12		4	42			72			102			132			162		192
	13		5	43			73			103			133			163		193
	14		6	44			74			104			134			164		194
	15		7	45			75			105			135			165		195
	16		8	46			76			106			136			166		196
	17		တ	47			77			107			137			167		197
	18		10	48			78			108			138			168		198
	19		11	49			79			109			139			169		199
	20		12	50			80			110			140			170		200
	21		13	51			81			111			141	[171		201
	22		14	52			82			112			142	(172		202
	23	i		53			83			113			143	[173		203
	24			54			84			114			144	[174		204
	25			55			85			115			145			175		205
	26			56			86			116			146			176		206
	27			57			87			117			147			177		207
	28			58			88			118			148			178		208
	29			59			89			119			149			179		209
	30			60			90			120			150			180		210

U.S. Patent and Trademark Office

Part of Paper No. 20060306

- 1	nde	ex of	Claims	

Application/Control No.	Applicant(s)/Patent under Reexamination	
10/995,283	SEGAWA ET AL.	
Examiner	Art Unit	
Roy K. Potter	2822	

/	Rejected	_	(Through numeral) Cancelled
=	Allowed	÷	Restricted

 N	Non-Elected
_	Interference

A	Appeal
0	Objected

C1:	-im		_	_	_	Dot				_	Cli	im					ate				٦	<u> </u>	nim.					ate			_	-
Cla		-	1	Γ-		Dat	و	1		H	Ula	aim				ᅱ	ale	-	Т	_	┨		aim	-		-1	ᅮ	alt	7		_	-
Final	Original	3/9/9/									Final	Original	90/9/6									Final	Original									
	1					Г						51	=										101									
	2											52	=										102									
	3							<u> </u>				53											103									
	4											54											104				_				_	
	5		L_				<u> </u>				<u></u>	55						\perp	\perp]		105		Ш	_	_	_				
L	6				L	<u>_</u>				Ш		56						\perp	\perp		Ţ		106									
<u></u>	7			<u> </u>	L	<u>L</u>	<u> </u>	<u> </u>				57			_	_	1	┸	\downarrow		ļ		107		\perp	\perp	_	_	_	_	_	
	8	<u> </u>			L		乚	<u> </u>		Ш		58			\perp	\perp	\perp	_	\perp		Ţ		108				_	_	_			
L	9		<u> </u>			L	_	L	L	Ш		59	_	\Box	_	4	\dashv		4		1		109		\perp	_	_	_	_			
	10	_	<u> </u>	_		<u> </u>						60		_	_	4	4	4	4	_	-		110		\perp	_	_	_	_		_	_
<u> </u>	11	_	_		_		_		L.	Ш		61			_	_	4	_	4	_	1		111		\perp	4	_	_	_	-	_	
<u></u>	12	<u> </u>	<u> </u>	<u> </u>	L	<u> </u>	<u> </u>	<u> </u>	_	Щ		62		\dashv	\dashv	_	_	4	4			ldash	112		-	_	\dashv		_	_	_	
	13	<u> </u>	_		_	_	L	L		Ш		63	_	_	_		+		+	_	-	\vdash	113			4	_			\dashv		_
<u> </u>	14	<u> </u>	<u> </u>	<u> </u>	-	-	<u> </u>	\vdash	\vdash	Н	-	64		\vdash	-		+	+	4		-	\vdash	114 115		\vdash		\dashv	\dashv	\dashv		-	-
<u> </u>	15	<u> </u>	_	<u> </u>	-	_	├	\vdash		_	<u> </u>	65		\dashv	-	-	\dashv	+	+	+	-	\vdash		_	\vdash			-	-		-	_
<u> </u>	16	<u> </u>		├	-		-			\dashv	-	66	_		4	-+	\dashv	+	+	-	-		116 117		-	\dashv	ᅱ	\dashv	\dashv	\dashv	\dashv	-
	17	H		⊢	⊢	⊢	H		Н	\dashv	-	67	_	-	-	-	+	+	+		1	-	118	\blacksquare	-	-	\dashv	-	\dashv	-		
<u> </u>	18	H	-	⊢	┞	\vdash	H	-	Н	\dashv	<u> </u>	68	Н			4	-+	-	+	+	-	-			-+	-		\dashv	-	-	\dashv	
\vdash	19 20	\vdash	_	⊢	H	\vdash	H	H	Н	\dashv		69 70	Н	\dashv	+	-	+	+	+	-	-	<u> </u>	119 120	_	-	\dashv		\dashv	\dashv	+	\dashv	
<u> </u>	21			-	-	├-	-	H		\dashv	-	71	Н	\dashv	\dashv	\dashv	+	+	+		1	-	121		\dashv				-	-	\dashv	-
	22	-	-		-	-	-	-	Н	\vdash		72	-	\dashv	\dashv	\dashv	_	+	+		1		122			┥		\dashv	\dashv	-	\dashv	\dashv
-	23			<u> </u>		\vdash	\vdash	-	\vdash	-	-	73	-		-+	+	-+	+-	+	+	- 1	\vdash	123	-	-	-	-		-1	\dashv	-	-
├ ─	24					-	-		Н			74	-	-	+	\dashv	+	+	+	+	-		124	-	-	┥	\dashv	\dashv	\dashv		-1	\dashv
	25		_	_	<u> </u>	_	H	\vdash		\dashv	\vdash	75	-	ᅱ	+	-+	+	+	+	+	1	\vdash	125	\dashv	\vdash	-		\dashv	\dashv	\dashv	┪	\dashv
-	26			\vdash	\vdash	├-	\vdash	├			-	76	\vdash	\dashv	\dashv	\dashv	+	+	+	+	┨	\vdash	126	\dashv	+	+	-	\dashv	\dashv	-		\dashv
	27				-		-	-				77	\vdash		-+	\dashv	\dashv	+	+		1		127	\dashv		\dashv	-	\dashv	\dashv	\dashv	\dashv	\dashv
	28		_	-	-	-	-	-				78		\dashv	-+	-+	\dashv	+	+		1	\vdash	128	\dashv	\dashv	-	-	-	\dashv	\dashv	\dashv	\dashv
	29				-	\vdash	-	\vdash	-	_	-	79	-	\dashv	-+	$^+$	\dashv	十	+	+	1	\vdash	129	\dashv	\dashv	+	-	-	\dashv	\dashv		-
\vdash	30						\vdash			_	—	80	\exists	\dashv	十	\dashv	+	+	+	+	1	\vdash	130	\dashv	\dashv	+	\dashv	_	寸	\dashv	一	\dashv
	31			_	Н	\vdash			Н		-	81	\dashv	ᅥ	_	\dashv	十	╅	+	╅	1	h	131	\dashv	-	\dashv	\dashv	\dashv	-+	\dashv		\neg
	32		_		_		H	-				82		_			\top	十	+	_	1		132	\exists	\vdash	┪	寸		\dashv	寸	_	
	33				Н	\vdash			\neg	_		83		寸	十	\dashv	\top	╅	†		1		133	\neg	\dashv	7	寸	寸	_	7		\dashv
	34									_		84		7	_	1	+	\top	Ť	\top	1		134		一	寸	\exists	一		7		
П	35			Т			П	П		\dashv		85		一	寸	\top	\dashv	\top	Ť	1	1		135		\top	T	\dashv	╛	寸	寸	╗	
	36						П	П		\neg		86		寸	\dashv	寸	\top	十	十	┪	1		136			7		寸	T	7	ヿ	\neg
	37					П	П	П		_		87			\neg	+	\top	\top	\dagger	\top	1		137		\dashv	7		7	\neg	一	\dashv	\dashv
	38	П				П		П		\neg		88		\dashv	\dashv	\dashv	十	\top	†	\top	1	\Box	138	\neg	丁			\dashv		寸	┪	
	39	=						П		\neg		89			寸	\neg	┪	T	T		1		139				T	一	T	7	\neg	
	40	=								\neg		90			T		T	T	T	\top	1		140			\exists	T			7	\neg	
	41	=					П	П		\neg		91			\top		\top		Ţ]		141			I						
	42	=										92					_T		Ī				142			╛		┚	_T			
	43	Ξ										93			_1				I	T]		143		\Box				⅃		╛	
	44	=										94				I		I	I]		144				J	J			J	
	45	=										95			\Box	\Box	I		\mathbb{I}				145					\Box			┚	
	46	=										96			\Box	\Box		Ι	floor				146	J	$oldsymbol{\mathbb{I}}$	\Box	\Box	J			J	
	47	=										97			\Box	$oldsymbol{ol}}}}}}}}}}}}}}}$	$oxed{oxed}$	\perp	\int		1		147	\Box	\Box	$oldsymbol{ol}}}}}}}}}}}}}}}$	\Box	\Box		\Box	$ \mathbb{J} $	
	48	=							\Box			98	\Box		\Box	\Box	$oldsymbol{\perp}$	\bot]		148		\Box	\perp			\bot			
	49	=							[99	\Box			\perp	[_		\perp	\bot	Į ļ		149	[\perp	┙	_	[_[
ليا	50	=										100	ᆚ						\perp		J		150		\perp				\perp			

Search Notes								

Application/Control No.	Applicant(s)/Patent under Reexamination	
10/995,283	SEGAWA ET AL.	
Examiner	Art Unit	
Roy K. Potter	2822	

	SEAR	CHED	
Class	Subclass	Date	Examiner
257	384, 336	3/6/2006	RP
257	288, 333	3/6/2006	RP
257	386, 389	3/6/2006	RP
257	401	3/6/2006	RP
.,,,			

INT	INTERFERENCE SEARCHED											
Class	Subclass	Date	Examiner									
257	384, 336	3/6/2006	RP									
	288, 333	3/6/2006	RP									
	386, 389	3/6/2006	RP									
257	/401	3/6/2006	RP									

SEARCH NOTES (INCLUDING SEARCH STRATEGY)										
	DATE	EXMR								
EAST SEARCH	3/5/2006	RP								



UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

Bib Data Sheet

CONFIRMATION NO. 5361

SERIAL NUMBER 10/995,283	FILING DATE 11/24/2004 RULE	CLASS 257	GROUP ART 2822	IINIII K	ATTORNEY DOCKET NO. 71971-012				
APPLICANTS									
Mizuki Segawa, Osaka, JAPAN;									
Isao Miyanaga, Osaka, JAPAN; Toshiki Yabu, Osaka, JAPAN;Takashi Nakabayashi, Osaka, JAPAN; Takashi Uehara, Osaka, JAPAN; Kyoji Yamashita, Osaka, JAPAN; Takaaki Ukeda, Osaka, JAPAN; Masatoshi Arai, Osaka, JAPAN; Takayuki Yamada, Osaka, JAPAN; Michikazu Matsumoto, Osaka, JAPAN;									
** CONTINUING DATA **********************************									
** FOREIGN APPLICA JAPAN 7-19218 JAPAN 7-33011		***							
IF REQUIRED, FOREI ** 01/21/2005	GN FILING LICENSE (GRANTED							
Foreign Priority claimed 35 USC 119 (a-d) conditions	yes no no Met afte	STATE OR	SHEETS	TOTAL	INDEPENDENT				
met Verified and Acknowledged Exal	Allowance miner's Signature Init	COUNTRY JAPAN	DRAWING 21	CLAIMS 14	CLAIMS 1				
ADDRESS McDermott Will & Emery LLP 600 13th Street, N.W. Washington , DC 20005-3096									
TITLE									

EAST Search History

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	1	"E23.001"	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/03/06 11:21
L2	0	sidewall and l1	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/03/06 11:21

3/6/06 11:21:40 AM Page 1

EAST Search History

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp	
L1	21	"I-shaped" with sidewall same gate same active	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/02/28 12:17	
L2	433	(257/384).CCLS.	USPAT	OR	OFF	2006/02/28 12:18	
L3	595	(257/336).CCLS.	USPAT	OR	OFF	2006/02/28 12:18	
L4	560	(257/288).CCLS.	USPAT	OR	OFF	2006/02/28 12:19	
L5	202	(257/333).CCLS.	USPAT	OR	OFF	2006/02/28 12:21	
L6	141	(257/386).CCLS.	USPAT	OR	OFF	2006/02/28 12:21	
L7	142	(257/389).CCLS.	USPAT	OR	OFF	2006/02/28 12:21	
L8	1076	(257/401).CCLS.	USPAT	OR	OFF	2006/02/28 12:21	

2/28/06 12:22:34 PM Page 1

DATEA	IT ADDLLOAS	FION FEE		••••				Applica	ation o	r Docket I	Number
PATER	IT APPLICAT Effe	ctive Dec	ember 8, 2	IINA7 2004	NON REC	OR	٠ ا	10	/9	952	5 J. 3
	CLAIMS	AS FILE	D - PART	i			SMALL	ENTIT			
TOTAL CLAIR	MS	(Colu	mn 1)	(Co	umn 2)	,	TYPE				IER THAN LL ENTIT
·····	VIO.						RATE	FE	E	RAT	
FOR		NUMBI	ER FILED	NUM	BER EXTRA	1	BASIC F	EE 150.	.00	OR BASIC I	
TOTAL CHARC	SEABLE CLAIMS	;	minus 20≃	*		1	X\$ 25	=		A X\$50	
NDEPENDENT			minus 3 =	•	-		X100:		7	You	-
MULTIPLE DEF	ENDENT CLAIM	PRESENT				1			°	R X200	
If the differen	ce in column 1 i	is less than	zero, enter	*0" in	column 2	,	+180=		_ 0	R +360	<u> </u>
	CLAIMS AS						TOTAL	- L	0	R TOTAL	
·	(Column 1)		Colum		(Column 3))	SMALI	L ENTIT	Y Of		ER THAN L ENTITY
Total Independent	CLAIMS REMAINING	-	HIGHE NUMB		PRESENT] [·	ADD			ADDI-
130/0	AFTER AMENDMENT		PREVIOU PAID F	JSLY	EXTRA		RATE	TIONA	\L	RATE	
Total	14	Minus	- 2	0	=	H	X\$-25∈		OF	X\$50=	
Independent		Minus		3	=		X100=		7	Yana	+
FIRST PRES	SENTATION OF N	MULTIPLE DE	PENDENT (CLAIM		┞		 	**************************************	1 1200=	
						L	+180=		OR	+360=	<u> </u>
	(Column 4)					Al	TOTAL DDIT. FEE		OR	ADDIT. FEI	
	(Column 1) CLAIMS	Τ	(Column	(2) it [(Column 3)	_			_		
	REMAINING AFTER		PREVIOUS		PRESENT EXTRA		RATE	ADDI- TIONAI		RATE	ADDI- TIONAL
Total	AMENDMENT	Minus	PAID FO	R		-		FEE	4		FEE
Independent		Minus	***		=	Ľ	(\$ 25=		OR	X\$50≃	<u> </u>
FIRST PRESE	NTATION OF MU	. It	B .		<u>-</u>		K100=		OR	. X200=	
						$\int_{-\infty}^{\infty}$	-180=		OR	+360=	
						ADI	TOTAL DIT. FEE		OR	TOTAL ADDIT. FEE	
<u> </u>	(Column 1)		(Column		Column 3)				_	NUUII. FEE	
	CLAIMS REMAINING		HIGHEST		PRESENT	Г	7	ADDI-] [ADDI-
	AFTER AMENDMENT		PREVIOUS PAID FOR	LY	EXTRA	F	MTE	TIONAL		RATE	TIONAL
Total	*	Minus	**	=			-25=	ree		-X\$50=-	FEE
ndependent		Minus	***	-		\vdash			OR		
IRST PRESE	NTATION OF MU	LTIPLE DEP	ENDENT CL	AIM		LX	100=		OR	X200=]
						+1	80 =		OR	+360=	- 7
ine mignest Nun	nn 1 is less than the nber Previously Pak	I For IN THIS	CDACE in In-	4b A			TOTAL		OR A	TOTAL	- $+$
me nignesinun	nber Previously Paid per Previously Paid	n For IN THIS	SDACE is lose	there o			T. FEE		- ~	DOIT FEF L	
		(epenuent) is	, are ing	nest nymper 10	auno ir	ure appro	opriate box	ın colu	mn 1.	I
O-875 (Rev. 10/	04)				Do	tent a-	d Tradam-	d Office 110	DESC	771 (51 55 55	

Page 103 of 262

Den

Docket No.: 71971-012

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Mizuki SEGAWA, et al.

Confirmation Number: 5361

Application No.: 10/995,283

Group Art Unit: 2822

Filed: November 24, 2004

Examiner: Roy K. POTTER

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

RESPONSE UNDER 37 C.F.R. § 1.111

Mail Stop Amendment Honorable Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

In response to the Office Action dated October 5, 2005, having a shortened statutory period for response set to expire January 5, 2006, Applicant respectfully requests reconsideration of the pending rejections for the reasons set forth below.

REMARKS

In response to the pending Office Action, Applicants respectfully submit that the pending rejections must be withdrawn because the cited prior art reference does not constitute valid prior art to the above-identified application for the reasons set forth below. Applicants note with appreciation the indication of allowance of claims 40-42 and 44-52.

Turning to the rejection of claims 39 and 43, as set forth on page 2 of the Office Action, these claims were rejected under 35 U.S.C. § 102 as being anticipated by USP No. 5,817,562 to Chang. The above-identified application claims priority to USP No. 6,281,562 (application Ser. No. 08/685,726), which has a filing date of July 24, 1996. Chang has an effective filing date of January 24, 1997. As such, because the effective filing date of the instant application precedes the effective filing date of Chang, Chang does not constitute valid prior art relative to the instant applicaton. As a result, the pending rejection must be withdraw.

Having fully responded to all matters raised in the Office Action, Applicants submit that all claims are in condition for allowance, an indication for which is respectfully solicited.

If there are any outstanding issues that might be resolved by an interview or an Examiner's amendment, the Examiner is requested to call Applicants' attorney at the telephone number shown below.

To the extent necessary, a petition for an extension of time under 37 C.F.R. 1.136 is hereby made. Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13th Street, N.W.

Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete:dmd

Facsimile: 202.756.8087 **Date: December 21, 2005**

WDC99 1173131-1.071971.0012



United States Patent and Trademark Office

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO	
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361	
75	90 10/05/2005		EXAM	INER	
	ill & Emery LLP		POTTER, R	OY KARL	
600 13th Street, Washington, D			ART UNIT	PAPER NUMBER	
··· washington, 2			2822		
		DATE MAILED: 10/05/2005			

Please find below and/or attached an Office communication concerning this application or proceeding.

PTO-90C (Rev. 10/03)

		Applica	tion No.	Applicant(s)					
•	<u>.</u>	10/995,	283	SEGAWA ET AL.					
Office Action Summary			er	Art Unit	-				
		Roy K. F		2822					
Period fo	The MAILING DATE of this commur r Reply	ication appears on t	he cover sheet with the o	correspondence address -	-				
A SHORTENED STATUTORY PERIOD FOR REPLY IS SET TO EXPIRE 3 MONTH(S) OR THIRTY (30) DAYS, WHICHEVER IS LONGER, FROM THE MAILING DATE OF THIS COMMUNICATION. - Extensions of time may be available under the provisions of 37 CFR 1.136(a). In no event, however, may a reply be timely filed after SIX (6) MONTHS from the mailing date of this communication. - If NO period for reply is specified above, the maximum statutory period will apply and will expire SIX (6) MONTHS from the mailing date of this communication. - Failure to reply within the set or extended period for reply will, by statute, cause the application to become ABANDONED (35 U.S.C. § 133). Any reply received by the Office later than three months after the mailing date of this communication, even if timely filed, may reduce any earned patent term adjustment. See 37 CFR 1.704(b).									
Status									
1)	Responsive to communication(s) file	ed on .							
•	•	2b)⊠ This action is	non-final.						
•	Since this application is in condition	•		secution as to the merits	is				
• —	closed in accordance with the pract	-							
Dispositi	on of Claims								
4)🖾	Claim(s) 39-52 is/are pending in the	application.							
	4a) Of the above claim(s) is/a	re withdrawn from o	onsideration.						
5)	Claim(s) is/are allowed.								
6)⊠	Claim(s) 39 and 43 is/are rejected.								
7)🖂	Claim(s) 40-42 and 44-52 is/are obj	ected to.							
8)□	Claim(s) are subject to restrict	ction and/or election	requirement.						
Applicati	on Papers								
9) 🗌 .	The specification is objected to by the	e Examiner.							
10)	The drawing(s) filed on is/are	: a) accepted or l	o) objected to by the	Examiner.					
	Applicant may not request that any obje	ction to the drawing(s) be held in abeyance. Se	e 37 CFR 1.85(a).					
	Replacement drawing sheet(s) including	the correction is requ	rired if the drawing(s) is ob	jected to. See 37 CFR 1.12	1(d).				
11) 🔲	The oath or declaration is objected t	o by the Examiner. I	Note the attached Office	Action or form PTO-152					
Priority u	nder 35 U.S.C. § 119								
	Acknowledgment is made of a claim ☐ All b)☐ Some * c)☐ None of:	for foreign priority u	nder 35 U.S.C. § 119(a)-(d) or (f).					
	1. Certified copies of the priority	documents have be	en received.						
	2. Certified copies of the priority	documents have be	een received in Applicat	ion No					
	3. Copies of the certified copies	of the priority docur	nents have been receive	ed in this National Stage					
	application from the Internation								
* S	* See the attached detailed Office action for a list of the certified copies not received.								
Attachment	(s)								
_	1) Notice of References Cited (PTO-892) 4) Interview Summary (PTO-413)								
2) Notic	e of Draftsperson's Patent Drawing Review (I		Paper No(s)/Mail D	ate					
	nation Disclosure Statement(s) (PTO-1449 or r No(s)/Mail Date	PTO/SB/08)	5) Notice of Informal F 6) Other:	Patent Application (PTO-152)					
F ape			-,						

U.S. Patent and Trademark Office PTOL-326 (Rev. 7-05)

DETAILED ACTION

Claims 39 – 52 are pending. These claims are directed to a semiconductor device

Claim Rejections - 35 USC § 102

The following is a quotation of the appropriate paragraphs of 35 U.S.C. 102 that form the basis for the rejections under this section made in this Office action:

A person shall be entitled to a patent unless -

(b) the invention was patented or described in a printed publication in this or a foreign country or in public use or on sale in this country, more than one year prior to the date of application for patent in the United States.

Claims 39, 43 are rejected under 35 U.S.C. 102(b) as being anticipated by Chang et al..

Chang et al., U.S. Patent No. 5,817,562 discloses a method for making improved polysilicon FET gate electrode structures. As shown in Figure 7, a gate insulating film 14 is formed over an active area. A gate electrode 16 is formed over the gate insulating film. L-shaped sidewalls 24 are formed over the side surfaces of the gate electrode. The L-shaped sidewalls 24 are polysilicon oxide. In column 7, line 23 describes a silicide layer being used to contact source/drain areas 23.

Allowable Subject Matter

Claims 40-42 and 44-52 are objected to as being dependent upon a rejected base claim, but would be allowable if rewritten in independent form including all of the limitations of the base claim and any intervening claims.

Application/Control Number: 10/995,283 Page 3

Art Unit: 2822

The prior art does not disclose that L-shaped sidewalls are of silicon nitride.

They are disclosed as being silicon oxide.

The prior art does not disclose a protection oxide between the gate electrode and the L-shaped sidewall.

The prior art does not disclose a second silicide layer on the gate oxide.

Conclusion

Any inquiry concerning this communication or earlier communications from the examiner should be directed to Roy K. Potter whose telephone number is 571 272 1842. The examiner can normally be reached on M-F.

Information regarding the status of an application may be obtained from the Patent Application Information Retrieval (PAIR) system. Status information for published applications may be obtained from either Private PAIR or Public PAIR. Status information for unpublished applications is available through Private PAIR only. For more information about the PAIR system, see http://pair-direct.uspto.gov. Should you have questions on access to the Private PAIR system, contact the Electronic Business Center (EBC) at 866-217-9197 (toll-free).

Roy K Potter Primary Examiner Art Unit 2822

SHEET 1 OF 1

INFC	CIT	AT	ON DISCLO: ION IN AN LICATION	SURE	ATTY. DOCKET NO. 71971-012	Div	RIAL NO. visional v454,682	of Appli	cation No
•					APPLICANT Mizuki SEGAWA, e	ot al.			•
	1	(PT	O-1449)		FILING DATE November 24, 2004		OUP t yet as	signed	
				U.S. PATENT	DOCUMENTS				
EXAMINER'S INITIALS	CITE NO.	Nui	Document Number mber-Kind Codez (# Isrown)	Publication Date MM-DD-YYYY	Name of Patentee or Applia Document	cant of Cited			Lines, Where is or Relevant opear
1001			4,578,128	03/1986	Mundt et al.		1		
dro		US	5,177,028	01/1993	Manning		<u> </u>		
117		US	5,196,910	03/1993	Moriuchi et al.				
140		US	5,286,674	02/1994	Roth et al.				
and the second		ÜS	5,319,235	06/1994	Kihara et al.				
1/2,		US	5,393,708	02/1995	Hsia et al.		↓		
HH -		ÜS	5,397,910	03/1995	tshimaru				
2		US	5,401,673 5,413,981	03/1995 05/1995	Urayama		ļ		
150		US	5,433,794	05/1995	Kim Fazan et al.		 		
m		US	5,497,016	03/1996	Koh				
are le		US	5,521,422	05/1996	Mandelman et a	·			
and the second		US	5,561,311	10/1996	Hamamoto et a		· · · · · · · · · · · · · · · · · · ·		
- BH		US	5,777,370	07/1998	Omid-Zohoor et		 		
m		-	5,804,862	09/1998	Matumoto		 		
The state of the s		υs	6,022,781	02/2000	Noble, Jr.				
m		υs	6,077,344	06/2000	Shoup et al.		 		
do		υs	6,278,138 B1	08/2001	Suzuki		†		
m		US	6,281,562	08/2001	Segawa et al.		1		
				FOREIGN PAT	ENT DOCUMENTS		-		
EXAMINER'S INITIALS	CITE NO.		reign Patent Document intry Codes -Number 4 -Kind Codes (if known)	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Colum Where Re Figures A	levant	Tra Yes	ensiation No
m			JP 59181082 A	10/1984					
110			JP 62-85461	04/1987					
M			EP 0234988-A1	04/1987					
m			EPA 0 243 988	11/1987					
m	_	<u>. </u>	JP 03079033 A	04/1991					
m		—	JP 4-48647	02/1992					
12	<u> </u>	 	JP 4-68584	03/1992					
		⊢	JP 4-305922 EPA 0 513 639	10/1992 11/1992					
-		\vdash	JP 6-45432	02/1994		···.			
m		-	JP 6-163843	06/1994	·				
M		\vdash	JP 7-273330	10/1995					
Dr.		\vdash	JP 09162392 A	06/1997				· ·	
	·				Title, Date, Pertinent Pages, E	tc.)			
EXAMINER'S INITIALS	CITE NO.	journ	de name of the author (in	CAPITAL LETTERS)	title of the article (when approp e(s), volume-issue number(s), pr	oriate), title of the	ne item (boo	ok, magazine y where	·
11	or	, EX	AMINER		7/15/03	DATE CONSID	DERED		

^{*}EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

Application/Control No. Applicant(s)/Patent Under Reexamination 10/995,283 SEGAWA ET AL. Notice of References Cited Art Unit Examiner Page 1 of 1 Roy K. Potter 2822 **U.S. PATENT DOCUMENTS Document Number** Date Name Classification Country Code-Number-Kind Code MM-YYYY US-5,817,562 438/305 Α 10-1998 Chang et al. US-В US-С US-D Ε US-F US-US-G US-Н US-1. US-US-Κ US-L М US-**FOREIGN PATENT DOCUMENTS** Document Number Date Name Classification Country Country Code-Number-Kind Code MM-YYYY Ν 0 Ρ Q R s τ NON-PATENT DOCUMENTS Include as applicable: Author, Title Date, Publisher, Edition or Volume, Pertinent Pages) U W Q Х

"A copy of this reference is not being furnished with this Office action. (See MPEP § 707.05(a).)

Dates in MM-YYYY format are publication dates. Classifications may be US or foreign.

U.S. Patent and Trademark Office PTO-892 (Rev. 01-2001)

Notice of References Cited

Part of Paper No. 20050930

Searcn	Notes	
		Ш

Application/Control No.	Applicant(s)/Patent under Reexamination
10/995,283	SEGAWA ET AL.
Examiner	Art Unit
Roy K. Potter	2822

	SEAR	CHED	
Class	Subclass	Date	Examiner
	•••		

ГИІ	INTERFERENCE SEARCHED										
Class	Subclass	Date	Examiner								
			-								
	<u> </u>										

SEARCH NOT (INCLUDING SEARCH	ES STRATEGY)
	DATE	EXMR
EAST SEARCH	9/15/2005	RP
·		
	, .	
·	· · · · · · · · · · · · · · · · · · ·	

		Index of Claims						Ap	plic	ati	on/	Coi	ntro	01 N	No.			A _l	ppl	ica an	nt(s	s)/F	Pate on	ent	under								
																	/99													EΊ	Αl		
																Ex	ami	nei	r							Aı	rt U	nit					
																Ro	у К	. Р	ott	er				·		28	322						
_				_				1									7	_													_		1
			√	R	eje	cte	d			-		Throu C	ıgh r ance			al)		N	1	lon	-Ele	ect	ed		A		A	ppe	eal				
			=	Α	llo	we	d			÷		Re	stri	ctec	1			ı	,	nte	rfer	en	се		0		Ob	jec	tec	ı			
		_	Ш]		L.	<u> </u>														Ш								1
	Cla	aim 				득	Date	<u>e</u>	Τ-	-	\vdash	CI	aim	\vdash	\neg		Dat	te T	Т		\dashv	ŀ	Cla	aim —			- 1	_ <u>P</u> ;	ate	1	T	Т	
	Final	Original	9/30/02						*			Final	Original	9/30/02									Final	Original									,
			6								Ш			ш					L	Ш												_	
		2	H		\dashv				_	L	Н		51 52	0		+	+	-	-	Н	4	ŀ		101 102	\vdash	4	+	+	+	+	+	╀	
		3								H	Н		53									t		103		\exists	\exists		_	\perp			
		4			Ц					L	П		54	Ш	\Box		T	lacksquare	_			F		104	П	\Box	_	4	Ţ	1	\perp	-	
		5	Н	-	\dashv	\dashv	_	-	┢	┝	Н		55 56	\vdash	-	+	+	╁	\vdash	\vdash	-	ŀ		105 106	Н	\dashv	+	+	+	+	╁	+	
		7											57									t		107		⇉	\top	士			上		j
•	ļ	8	Ш		\Box			_	L	_	Ц		58	Ш	_	_		\vdash			_			108	\sqcup	4	4	4	_	\perp		_	ļ
		9						-	\vdash	-	H		59 60	H	-	+	+-	╁	┝	\vdash	\dashv	}		109 110	\vdash	+	+	+	+	+	+	┼	
		11	Н	_	\dashv	_		H	H	H	Ħ		61	Н	\dashv	\dagger	+-	十	-		\dashv	t		111	H	7	7	\dagger	\dagger	t	†	T	j
		12	Ц										62				1	<u> </u>	Ŀ					112	П	\Box		\perp		I	\perp		ļ
		13 14				\dashv		_	-	┝	Щ	-	63 64		\dashv	+	+	╀	┝	Н	_	-		113 114		\dashv	-	+	+	+	-	+	ļ
	┢	15		Н	\dashv	-		-	┢	├	Н		65	\vdash	+	-+	╁	╁	\vdash	\vdash	\dashv	ŀ		115		+	+	+	+	+	+	╁┈	
		16											66			土	I				ゴ	Į		116				1			工		
	ļ	17			\perp			_	L	_	Ц		67	Н	_	\perp	_	↓_	-		_	L		117		4	_	4	_	_		1	
	├─	18 19	\vdash		\dashv	\dashv			-	┝	Н		68 69	Н	\dashv	+	+	╁	╁	\vdash	\dashv	ŀ		118 119	\vdash	+	+	+	+	+	+	╁╌	
		20	Н			\dashv				H	H		70	H	\dashv	\top	+	t	\vdash	Ħ		t	$\neg \uparrow$	120		\top	7	\dagger	\top	\dagger	+	T	
		21											71							П				121		\Box	\perp	Ţ		\perp			
		22				-		_	_	├	Н	\vdash	72 73	Н	_	+	+	╀	┡	Н	-1	ŀ	_	122 123	\vdash	+	-	+		+	╬	-	
		24	H	\dashv	\dashv	\dashv	_	┝	┢	╁╴	H		74	H	\dashv	+	+	t	 	H	-	ŀ		124	\vdash	\dashv	╁	+	+	+	+	1	
		25											75											125		コ		1		İ			
		26	Ш	_	\dashv	_	_				Ш		76	Ш		_	\perp		Ļ	Ш	_	1		126		4	4	4	_	4	_	ļ	
		27	Н	\dashv	\dashv	-		┝	H	┝	Н	-	77 78	╁	+	+	+-	┢	┝	Н	\dashv	┢		127 128	H	\dashv	+	+	+	+	+	┼	
		29			_	\dashv		\vdash	H	Т	Н		79	H	7	\top	+	l		Н	\dashv	r	$\neg \uparrow$	129	\Box	\dashv	+	\dagger	_	\dagger	╅	<u> </u>	
		30			\Box								80	П		\Box								130	П	\Box	1		1	I			
	<u> </u>	31	\sqcup		_	_	_	_	_	ļ.,	Н		81		4	+	+	╀	-	\vdash	4	-		131	\sqcup	4	+	4	+	+	+	-	
		32 33	Н	\dashv	\dashv	\dashv		_	\vdash	├	Н		82 83	\vdash	\dashv	┰	+	╁	┝	\vdash	ᅱ	┝		132 133	\vdash	\dashv	+	+	+	+	+	╁╌	
		34	H	\dashv	_					1	H		84	H	\dashv	十	+	H	-	H	\dashv	ŀ		134		\dashv	-+	t	+	\dagger	\dagger	1	
		35											85		\Box	\Box					\Box			135		\Box		I	\perp	\perp	\perp		
		36	ŀ	\dashv	_				_		Н	-	86	\sqcup	-	_	+	-		Н	4	ŀ		136	\sqcup	_	+	+	+	+	+-	╁	
		37 38	\vdash	-		\dashv	-		├	-	Н	\vdash	87 88	\vdash	\dashv	+	+-	-		\vdash	\dashv	}		137 138	\vdash	+	+	+	+	+	+	+-	
		39	1	\dashv	_	7					\dashv		89	H	_	\dashv	+-	T	H	Н	ヿ	ŀ		139	H	\top	7	+	╅	+	+	†	i '
		40	0	\Box	コ	\exists							90	口	\Box	\bot	1			П	\Box			140	П	ゴ	\perp	T	Ţ	T	T		ļ
		41	0	4	\dashv	4	-	-	_	<u> </u>	\vdash	-	91	$\vdash \vdash$	\dashv	+	+	╄-		$\vdash \vdash$	_	-		141	$\vdash \downarrow$	+	_	+	+	+	-	 	
	<u> </u>	42 43	0 √	-	\dashv	\dashv	-		\vdash	\vdash	H	-	92 93	\vdash	+	+	+-	╁	╁	\vdash	\dashv	\vdash	-	142 143	\vdash	+	+	+	+	+	+	+	
		44	0		\exists	_				Г	Н		94	H		\top	\perp	T	t		1	┟		144		\dashv	\top	_	士	†	\perp		
		45	0			\Box							95	П	I	工		Γ		П	\Box	Ĺ		145		1	Ţ	\perp	1	T	Ţ		
	<u> </u>	46 47	0	-	\dashv				-	<u> </u>	\square		96 97	\vdash	\dashv		+	-	\vdash	\vdash		-		146 147	$\vdash \vdash$	+	+	+	+	+	+	\vdash	
		48	0	\dashv	\dashv	┪	\dashv	_	\vdash	\vdash	\dashv	-	98	\vdash	\dashv	+	+	\vdash	\vdash	\vdash	\dashv	-	\dashv	148	$\vdash \vdash$	+	+	+	+	+	+	+	,

U.S. Patent and Trademark Office

Part of Paper No. 20050930

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	822	interconnect same barrier same seed same metal	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:17
L2	2	(("6709950") or ("6281562")).PN.	USPAT	OR	OFF	2005/09/15 16:17
L3	22	("4578128" "5177028" "5196910" "5286674" "5319235" "5397910" "5401673" "5413961" "5433794" "5497016" "5521422" "5561311" "5777370" "5804862" "6022781"). PN. OR ("6281562").URPN.	US-PGPUB; USPAT; USOCR	OR	OFF	2005/09/15 16:23
L4	1466	"L-shaped" with sidewall	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:23
L5	50	"L-shaped" with sidewall same gate adj electrode	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28
L6	14	"L-shaped" with sidewall same gate adj electrode same silicide	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	822	interconnect same barrier same seed same metal	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:17
L 2	2	(("6709950") or ("6281562")).PN.	USPAT	OR	OFF	2005/09/15 16:17
L3	22	("4578128" "5177028" "5196910" "5286674" "5319235" "5397910" "5401673" "5413961" "5433794" "5497016" "5521422" "5561311" "5777370" "5804862" "6022781"). PN. OR ("6281562").URPN.	US-PGPUB; USPAT; USOCR	OR	OFF	2005/09/15 16:23
L4	1466	"L-shaped" with sidewall	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:23
L 5	50	"L-shaped" with sidewall same gate adj electrode	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28
L6	14	"L-shaped" with sidewall same gate adj electrode same silicide	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28

	DATEN	T APPLICAT	ION EEE	DETERN	4141.45				Applica	tion o	Docket No	ımber
_	. PAIEN		ctive Oct			TION REC	ORD	'	109	555	-28.	3
		CLAIMS	AS FILED (Colur		-	lumn 2)		SMALL TYPE	ENTITY	_	_	RTHAN
	TOTAL CLAIM	S	KI				1 1	RATE	FEE	`		LENTITY
	OR		NUMBE	R FILED	NUM	BER EXTRA		BASIC F			RATE BASIC FE	FEE F 790.00
	OTAL CHARG	EABLE CLAIMS	14.	ninus 20=	•			X\$ 9=	+		7010	2 790.00
l I	DEPENDENT	CLAIMS		minus 3 =				X44=	+	- `	You	
Ľ	ULTIPLE DEPE	ENDENT CLAIM	PRESENT				ŀ	+150=				
ŀ	If the difference	e in column 1 is	s less than	zero, enter	"0" in	column 2	Ĺ					080
		CLAIMS AS						TOTAL		0		1770
	1-24-04	(Column 1)		(Colum		(Column 3)		SMALL	. ENTITY	OF		R THAN ENTITY
AMENDMENTA	A	CLAIMS REMAINING AFTER AMENDMENT		HIGHE NUMB PREVIO PAID F	ER USLY	PRESENT EXTRA		RATE	ADDI- TIONA FEE		RATE	ADDI- TIONAL FEE
Į	Total	• 14	Minus	**		=		X\$ 9=		OF	X\$18=	
AME	Independent	• /	Minus			a		X44=	 	7	Vee	
	FIRST PRES	ENTATION OF M	ULTIPLE DE	PENDENT	CLAIM		┢	7,112	-	HOR	700=	
							L	+150=		OR	+300=	
			•	•			AC	TOTAL DIT. FEE		OR	TOTAL ADDIT. FEE	
_		(Column 1)	· 1	(Columi		(Column 3)	_			_		
AMENDMENT B		REMAINING AFTER AMENDMENT		NUMBE PREVIOU PAID FO	R	PRESENT EXTRA		RATE.	ADDI- TIONAL FEE		RATE	ADDI- TIONAL FEE
N	Total	•	Minus			=		X\$ 9=		OR	X\$18=	
AME	Independent		Minus	***		= .		X44=			X88=	
`	FIRST PRESE	NTATION OF MU	JLTIPLE DE	PENDENT C	LAIM		H	-		OR	V005	
							Ŀ	150=		OR	+300=	
	•	•					ADI	TOTAL IT. FEE		OR	TOTAL ADDIT. FEE	
		(Column 1)	~~~~	(Column	2) ((Column 3)			•			
AMENDMENT C		CLAIMS REMAINING AFTER AMENDMENT		HIGHES NUMBEI PREVIOUS PAID FO	R SLY	PRESENT EXTRA	A		ADDI- TIONAL FEE		RATE	ADDI- TIONAL FEE
	Total	•	Minus	**		=	T _x	\$ 9=			X\$18=	
	Independent	•	Minus	***	-	-	\vdash			OR		——
1	FIRST PRESEN	ITATION OF MU	LTIPLE DEP	ENDENT CL	AIM		 ^	44=		OR	X88=	
• 11	the entry in colum	n 1 is less than the	entry in colun	nn 2, write "0"	in colun	nn 3.		50=		OR	+300=	
H	the "Highest Num the "Highest Num	ber Previously Paid ber Previously Paid	For IN THIS	SPACE is les	s than 2	20, enter "20."	ADDI	T. FEE			TOTAL DDIT. FEE	
T	ne "Highest Numb	er Previously Paid	For" (Total or	independent)	is the hi	ghest number (:	คนา เม	the appro	priate box	in calu	mn 1.	·]
RM (TO-875 (Rev. 10/0	141			···	Pa	tent an	Trademar	k Office, U.S	. DEPAI	RTMENT OF C	DMMERCE

Best Available Copy





Docket No.: 71971-012

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Mizuki SEGAWA, et al. : Confirmation Number: 5361

Application No.: 10/995,283 : Group Art Unit: 2812

Filed: November 24, 2004 : Examiner: Not yet assigned

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

SUPPLEMENTAL INFORMATION DISCLOSURE STATEMENT

Mail Stop AMENDMENT Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

In accordance with the provisions of 37 C.F.R. 1.56, 1.97 and 1.98, the attention of the Patent and Trademark Office is hereby directed to the references listed on the attached form PTO-1449. It is respectfully requested that the references be expressly considered during the prosecution of this application, and that the references be made of record therein and appear among the "References Cited" on any patent to issue therefrom.

Please be advised that U.S. references <u>6.077</u>, 344 and <u>6.278,138 B</u> were inadvertently listed on the PTO-1449 filed on November 24, 2004, and need not be considered by the Examiner for this application.

This Information Disclosure Statement is being filed within three months of the U.S. filing date OR before the mailing date of a first Office Action on the merits. No certification or fee is required.

10/995,283

Each non-English language reference was first cited in a corresponding foreign application search report or office action and its relevance discussed therein. A copy of the foreign search report or office action is attached for the Examiner's information.

Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Please regognize our Customer No. 20277

as our correspondence address.

Michael E. Fogarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087

Date: March 9, 2005

SHEET 1 OF 1

INFO	CIT	'ΑΤ	ON DISCLOS ION IN AN ICATION	SURE	ATTY. DOCKET NO. 71971-012	1	serial no 10/995,2		
					APPLICANT Mizuki SEGAW	A, et a	l		
		(PT	O-1449)		FILING DATE November 24, 2	,	GROUP 2812		
			U	.S. PATEN	T DOCUMENTS				
EXAMINER'S INITIALS	CITE NO.	Nui	Document Number mber-Kind Code2 (J known)	Publication Date MM-DD-YYYY	Name of Patentee or Appl Document	icant of Cite		s, Columns, Lir ant Passages of Figures Appe	or Relevant
		US	4,966,870	10/30/1990	Barber et al.				
		US	5,384,281	01/24/1995	Kenney et al.				
		US							
	-	US							
	}	üs							
		US							
		US		ļ					
		US							
		US							
		US		· · · · · · · · · · · · · · · · · · ·					
		US							
		US		50051011.0	75117 000111151170				
EXAMINER'S	<u> </u>	T EA	reign Patent Document	Publication Date	TENT DOCUMENTS Name of Patentee or	I Pages C	olumns, Lines	Trans	lation
INITIALS	CITE NO.		intry Codes -Number 4 -Kind Codes (if known)	MM-DD-YYYY	Applicant of Cited Document	Where	e Relevant es Appear	Yes	No
			EP 0 706 206 A2	04/10/1996	MOTOROLA, INC.	<u> </u>			
	ļ	 				 			
		┢				<u> </u>			
		1			-	1			<u> </u>
	Ī								
T.VALINIERIO -		·			nz Tilla Data, Portinent Pages, 2		- # 4b '1	. <u> </u>	
EXAMINER'S INITIALS	CITE NO.	joern pub!!	ei, seriai, cymposium, cati	capital LETTER alog, etc.), date, pa	S), title of the adjoin (when appro- ge(s), volume-issue number(s) is	pnato), tillo Jublisher, cil	by and/or countr	y where	
	ļ								
	- —	-						-	┿
	 	\vdash							
	ı	EX	AMINER			DATE CON	ISIDERED		_ .

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.


1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.



Europäisches Patentamt

European Patent Office

Office européen des brevets



EP 0 706 206 A2

(12)

EUROPEAN PATENT APPLICATION

(43) Date of publication:

10.04.1996 Bulletin 1996/15

(51) Int. Cl.6: H01L 21/311

(11)

(21) Application number: 95114230.6

(22) Date of filing: 11.09.1995

(84) Designated Contracting States: DE FR GB IT

(30) Priority: 19.09.1994 US 308224

(71) Applicant: MOTOROLA, INC. Schaumburg, IL 60196 (US)

(72) Inventors:

 Lin, Jung-Hui Austin, Texas 78750 (US) Koh, Ai Austin, Texas 78729 (US)

(74) Representative: Hirsz, Christopher Stanislaw et al Motorola European Intellectual Property Operations Midpoint Alencon Link Basingstoke, Hampshire RG21 1PL (GB)

(54) Method for etching silicon nitride

(57) In accordance with the present invention, a silicon nitride layer (20) in a semiconductor device (10) is anisotropically etched selectively to both silicon dioxide, for example gate oxide layer (16), and to silicon, for example, silicon substrate (12) and polysilicon gate electrode (18). The silicon nitride layer is etched in a plasma etch system using CF_4 , O_2 , and argon gases. In other applications of the present invention, the etch method is used to remove an ONO dielectric stack and to remove a silicon nitride etch stop layer selectively to both active regions and isolation regions to form contacts or local interconnects across these regions.

Firsted by Flank Herox (UIX) Eusiness Screws & 11, 4 a 4

Estimate of

Description

Field of the Invention

The present invention relates generally to methods for etching silicon nitride, and more specifically to methods for etching silicon nitride films in semiconductor devices.

Background of the Invention

Silicon nitride is used in semiconductor devices for a variety of reasons, including use as etch stop layers, masking layers, sidewall spacers, gate dielectrics, and the like. Because silicon nitride is used so heavily in the manufacture of semiconductor devices, a variety of etch chemistries are necessary in order to remove the silicon nitride from selective areas of the device. In removing silicon nitride, it is often necessary to etch the silicon nitride away without damaging or etching underlying layers within the semiconductor device. For example, it is often necessary to remove silicon nitride selectively to an underlying layer of silicon dioxide, or to an underlying polysilicon layer, or to the silicon substrate. A variety of dry etch chemistries exist which accomplish these objectives. For example, a common dry etch which is used to etch silicon nitride selectively to silicon dioxide uses SF₆. As another example, a chemistry of CHF₃ and O₂ is used to dry etch silicon nitride selectively to silicon. As is evident from these examples, different dry etch chemistries are often required to etch silicon nitride selectively to silicon dioxide and silicon. To date, no dry etch chemistry has been developed which can etch silicon nitride selectively to both silicon dioxide and to silicon simultaneously with acceptable selectivity values. A dry silicon nitride etch having selectivity to both silicon dioxide and silicon would be a welcome advance in the field of semiconductor manufacturing, particularly in areas such as local interconnect and sidewall spacer technology.

Brief Description of the Drawings

FIGs. 1-3 are cross-sectional illustrations of a portion of a semiconductor device wherein sidewall spacers are formed in accordance with the present invention.

FIGs. 4-6 are cross-sectional illustrations of a portion of a semiconductor device wherein the present invention is used for the manufacture of a device which includes an ONO (oxide-nitride-oxide) gate dielectric stack.

FIGs. 7-9 are cross-sectional illustrations of a portion of a semiconductor device wherein a local interconnect is formed in accordance with the present invention.

Detailed Description of a Preferred Embodiment

1700307A3 9

In accordance with the present invention silicon nitride can be dry etched selectively to both silicon dioxide and silicon. Etching is accomplished in a plasma etch system and is anisotropic in nature. The selectivity and anisotropic nature of the etch is achieved through the use of CF₄ and O₂ gases with the addition of an inert gas, such as argon. While CF₄, O₂ and argon may be known individually for use in etching materials in semiconductor manufacturing, a combination of these gases in accordance with the present invention can achieve results not accomplished with prior art methods. For example, in prior art methods use of these gases to etch silicon nitride could not be achieved anisotropically, nor could the gases in combination be used to etch silicon nitride selectively to both silicon dioxide and silicon.

A preferred embodiment of the present invention employs a plasma etch system which does not generate a plasma downstream from the material to be etched, rather a plasma is generated within the etch chamber where the device to be etched is located. As an example, a magnetron etcher, such as Applied Materials' AMT5000, is a suitable etch system for practicing the present invention. Specific process parameters may vary depending on the type of plasma etch system used; however, the following process parameters have been demonstrated as providing the foregoing characteristics in the magnetron etch system. A pressure of the etch chamber is held to between 50-300 mTorr, while the RF power is held between 100-300 Watts. A CF₄ gas is introduced into the etch chamber at a rate of 2-8 standard cubic centimeters per minute (sccm). The flow rate of oxygen is 5-35 sccm, while the flow rate of an inert gas is between 40-140 sccm. While in a preferred embodiment argon is used as the inert gas, it is anticipated that other inert gases can be used, for example, xenon, helium, or nitrogen. With the foregoing process parameters, the selectivity of a plasma-enhanced chemical vapor deposited (PECVD) silicon nitride film etched selectively to oxide ranges from 1.5:1 to 9:1, with 33 out of 35 combinations achieving a selectivity greater than 2:1. Also with the foregoing process parameters, the selectivity of etching a PECVD silicon nitride film selectively to polysilicon ranges from 2.3:1 to 17:1, with 34 out of 35 combinations achieving a sociotivity greater than 2.5:1.

Within the above process parameter ranges, the mechanism for etching silicon nitride in accordance with the invention involves both a chemical aspect and a physical bombardment or sputtering component, as opposed to being purely chemical mechanism. Thus, the etch may be classified as a reactive ion etch (RIE). The physical etch mechanism can be attributed to the facts that the etch system used is not a downstream etcher, that the pressure is maintained relatively low, that the silicon nitride is etched anisotropically, and that the ion energy within the etch chamber is relatively high (about 200 Volts).

While various combinations within the process parameter ranges provided above can successfully be used to etch silicon nitride selectively to both silicon dioxide and silicon, more preferred process parameter ranges are as follows: etch chamber pressure of 150-300

7.

mTorr; RF Power between 100-300 Watts; CF4 flow rate of 2-8 sccm; O₂ flow of 20-35 sccm, and inert (argon) flow rate of 40-140 sccm. Selectivity of silicon nitride to oxide within the preferred process parameter ranges is about 6:1 to 10:1, while selectivity of silicon nitride to silicon is about 12:1 to 17:1. A precise set of process parameters as used in the magnetron etch system which achieves a selectivity of silicon nitride to oxide of 8:1 and a selectivity of silicon nitride to polysilicon of 16:1 is as follows: pressure equal to 150 mTorr; RF power equal to 200 Watts; CF₄ flow rate equal to 3 sccm; O₂ flow rate equal to 30 sccm; and inert gas (argon) flow rate equal to 60 sccm. At all times the magnetic field used in the magnetron etch system was held to 30 gauss; however, it is anticipated that an increase or decrease in the magnetic field would only increase or decrease, respectively, the etch rates without adversely affecting the etch selectivities. Accordingly, the present invention may also achieve acceptable selectivity levels in the absence of any magnetic field. Also, it is noted that the etch selectivities resulting from the above processes occurred in etching silicon nitride in the presence of a photoresist mask, and that etch selectivities without a resist mask in place may be lower due to a lower concentration of polymers within the etch chamber.

Although the precise mechanisms for how the present invention as described above achieves selectivity to both silicon dioxide and silicon and achieves an anisotropic etch are not fully understood, experimentation has led to observation of some trends. The selectivity of silicon nitride to both silicon dioxide and polysilicon increases as the oxygen flow rate is increased within the range specified above (without varying any other process parameters). Varying only the RF Power within the range specified above resulted in an initial increase in both the selectivity to oxide and polysilicon, but then both selectivities begin to decrease as the end of this range is approached. Increasing the CF4 flow rate without varying other process parameters tends to decrease the selectivity to both oxide and polysilicon. Increasing the flow rate of argon likewise decreased the scientivity to porn oxide and polysilloon; however the rate of decrease is less drastic than the trend observed with the CF4 flow rate. Finally, increasing the pressure through the range specified above tends to increase the selectivity of etching silicon nitride to both oxide and polysilicon. How selectivities are affected by varying more than one process variable at a time have not been analyzed, so that the interaction of the various process variables is not understood. Further, experiments indicate that selectivities to both silicon dioxide and silicon are optimized within the above specified process parameter ranges when the flow rate of O_2 is at least three, and preferably at least four, times as great as the flow rate of CF4, and when the inert (argon) gas flow rate is at least fifteen, and proferably at least sixteen, times as great as the flow rate of CF₄.

As mentioned earlier, silicon nitride has a variety of uses within the manufacture of semiconductor devices. These applications, and advantages, of the present invention will be more clearly understood from the following detailed description taken in conjunction with the accompanying drawings. FIGs. 1-9 illustrate three examples of applications for use of the present invention in semiconductor manufacturing; however, other applications no doubt exist. It is important to point out that the illustrations may not necessarily be drawn to scale and that there may be other embodiments of the present invention which are not specifically illustrated. Throughout the various views, like reference numerals are used to designate identical or corresponding parts.

FIGs. 1-3 illustrate using the present invention to form silicon nitride sidewall spacers. As shown in FIG. 1, a semiconductor device 10 includes an active region of a semiconductor substrate 12. Within substrate 12 are doped regions 14 which serve as source and drain regions of an MOS (Metal Oxide Semiconductor) transistor. Typically, substrate 12 will be formed of single crystal silicon and doped regions 14 are formed by diffusing or implanting impurity atoms, either P-type or Ntype, into the substrate. Overlying substrate 12 is a gate oxide layer 16, which is typically thermally grown to a thickness of less than 300Å. A polysilicon gate electrode 18 is patterned on the gate oxide layer. Gate electrode 18 is aligned such that sides or edges of the gate electrode are closely aligned with doped regions 14, although in actual manufacturing the doped regions are typically formed after the polysilicon gate electrode is patterned and are self-aligned to the gate electrode. After the gate electrode and doped regions have been defined on substrate 12, the polysilicon may be oxidized to form an oxide layer 19 on the gate electrode. A silicon nitride layer 20 is then deposited using conventional chemical vapor deposition (CVD). In accordance with this embodiment of the present invention, silicon nitride layer 20 will be used as a masking layer in a self-aligned silicide process. Silicide is often formed on polysilicon members and doped regions to improve the conductivity between these members and other conductive members within the device, such as contacto. A self-aliqued sincine process. involves using a mask to protect those regions of the device which are not to be silicided, and wherein the silicidation process can occur without a separate lithography step (i.e. the silicidation is self-aligned).

To achieve the self-aligned silicidation process in device 10 in accordance with the present invention, a resist mask 22, for example a photoresist mask, is formed over the device as illustrated in FIG. 1. Next, silicon nitride layer 20 is anisotropically etched with the resist mask in place using the etch method previously described in accordance with the invention. The resulting structure is illustrated in FIG. 2, wherein portions of silicon nitride layer 20 which were not protected by resist mask 22 in FIG. 1 have been anisotropically etched to form sidewall spacers 24 along sidewalls of polysilicon gate electrode 18 and wherein portions of silicon nitride layer 20 which were protected by resist mask 22 remain intact. Notice that as a result of the etch, gate oxide layer

27:11:1.4

(Notation REF

16 is not attacked, since the etch chemistry used to etch silicon nitride in accordance with the present invention is selective to silicon dioxide. It is desirable to not remove gate oxide layer 16 in order to avoid damaging the underlying substrate when removing the silicon nitride layer by a plasma etch, even though the oxide layer may subsequently be removed.

In prior art methods which have attempted to achieve similar results, a problem known as silicon pitting has arisen. Silicon pitting results from attempting to etch a silicon nitride layer selectively to a thin silicon dioxide layer. Prior art chemistries have the ability to etch silicon nitride selectively to silicon dioxide. An example is the use of SF₆. But many of these chemistries are not selective to silicon, such that if the underlying silicon dioxide layer may be damaged or may include defects, the etch used to etch the silicon nitride selectively to the silicon dioxide will end up etching any underlying silicon or polysilicon members. The present invention overcomes the problem of silicon and polysilicon pitting because even if gate oxide layer 16 or oxide layer 19 is damaged or includes defects, the etch used to etch silicon nitride layer 20 is selective to both silicon dioxide and silicon such that etching silicon nitride layer 20 will not etch any portion of silicon substrate 12 or polysilicon gate elec-

After silicon nitride layer 20 is etched in accordance with the present invention, portions of gate oxide layer 16 and oxide layer 19 which are not protected by either sidewall spacers 24 or remaining portions of silicon nitride layer 20 are then removed with a conventional wet etch to expose portions of doped regions 14 and gate electrode 18, as illustrated in FIG. 3. The exposed portions of doped regions 14, and any exposed polysilicon, undergo a conventional silicidation process. A typical silicidation process involves the deposition of titanium or other refractory metal across the entire device, and thermally reacting the metal with adjacent silicon members to form a refractory metal silicide. An etch is then used to remove unreacted portions of the titanium layer, without removing the reacted Manhort silining Fife 3 mustrates silicido regiono 26 formad within both doped regions 14 and polysilicon gate electrode 18 in accordance with this embodiment of the present invention.

Another embodiment of the present invention involves the use of ONO (oxide-nitride-oxide) diclectric stacks in a sem:conductor device. ONO stacks are sometimes used as gate dielectrics between a floating gate and a control gate of a nonvolatile memory device. An example of this application is illustrated in FIGs. 4-6, which illustrate in cross-section a portion of a semiconductor device 40. Device 40 includes a semiconductor substrate (for example a silicon wafer) having a logic portion 44 and an memory portion 46. The logic portion and memory portion are separated from one another by an isolation region 48, which may be conventional field oxide isolation or trench oxide isolation. As illustrated in FIG. 4, a thin gate oxide layer 50 (about 85Å) is grown over both the memory and logic portions of the substrate.

Then, a polysilicon floating gate electrode is formed over the gate oxide layer within memory portion 46. Next, an ONO dielectric stack having a bottom silicon dioxide layer 54, a silicon nitride layer 56, and a top silicon dioxide layer 58 is formed. Bottom silicon dioxide layer 54 is thermally grown by oxidation of silicon and/or polysilicon to a thickness of about 220Å over polysiliconfloating gate electrode 52. Due to the presence of gate oxide layer 50 elsewhere in device 40, additional oxidation of these areas will be much less; therefore, bottom oxide layer 54 is only illustrated over the gate electrode. Silicon nitride layer 56 is then deposited using conventional CVD to a thickness of about 150Å across the entire device, as illustrated in FIG. 4. Top silicon dioxide layer 58 is formed by oxidizing the silicon nitride layer to produce a very thin oxide layer of about 30Å.

ONO dielectric stacks, such as that described above, are often used to separate floating gates from control gates in non-volatile memory devices due to a favorable ability of such a dielectric stack to retain charge. However, the stack is not used in logic portions of devices, and therefore is usually removed. To remove the ONO from logic portion 44, a resist mask 60, for instance a photoresist mask, is formed over the memory portion of device 40, and unmasked portions of the ONO (or ON) stack in the logic portion are removed by etching. A problem in removing the ONO (or ON) is the possibility of damaging the underlying substrate. For instance, in reference to FIG. 4, in removing silicon nitride layer 56 over logic portion 44, one could use a dry etch which is selective to silicon dioxide to stop on gate oxide layer 50. However, as discussed above, known dry etches which are selective to silicon dioxide are not selective to silicon. such that damage or defects in gate oxide layer 50 could lead to pitting of the underlying substrate. Such damage to the substrate is undesirable since it adversely affects the integrity of subsequently grown oxide layers. One could instead use a dry etch selective only to silicon so that silicon nitride layer 56 and gate oxide layer 50 are simultaneously removed over logic portion 44; however this too will lead to some degree of gamage to the substrate despite the selectivity to silicon since the otch is a dry otch. A known method to overcome this problem is to form a thicker sacrificial oxide layer (e.g. 400Å) in the logic portion of the device than in the memory device so that in removing the ONO (or ON) in the logic areas using a plasma etch selective to silicon, there is a much reduced chance of punching through the thicker sacrificial oxide layer and damaging the silicon. Instead, the plasma etch is terminated about halfway through the sacrificial oxide layer, and a wet etch is used to etch the remaining half of the sacrificial oxide layer without damaging the silicon. A true gate oxide (as opposed to the thick sacrificial oxide) is then grown over the logic portion. As is evident, such a solution to the problem involves the additional steps of having to grow two different initial oxide layers of different thicknesses in the logic and memory portions of the device.

With the present invention, the additional steps discussed above are not necessary. As illustrated in FIG. 4, a thin gate oxide layer 50 of uniform thickness can be formed over both logic and memory portions of the device. In accordance with the present invention, top oxide layer 58 and silicon nitride layer 56 are removed from unmasked portions of the device 40 over logic portion 44 using the inventive etch method described previously. Although the etch is selective to oxide, top oxide layer 58 is thin enough (about 30A) so that the etch will remove the layer. However, the etch is selective enough so that silicon nitride layer 56 can be removed selectively to gate oxide layer 50, as illustrated in FIG. 5. Furthermore, since the etch is also selective to silicon, there is no threat of damaging underlying substrate 42 in logic portion 44 even though gate oxide layer 50 may be damaged or have defects therein.

FIG. 6 illustrates how processing of device 40 may proceed after the ONO (or ON) stack is removed from the logic portion of the device. A thicker true gate oxide layer is needed in the logic portion of the device than in the memory portion of the device; therefore, a thermal oxidation step is used to grow a gate oxide layer 62 to about 350Å. This is preferably accomplished by first stripping gate oxide layer 50 from above logic portion 44 using a conventional wet etch, and growing a new gate oxide layer 62. A second polysilicon layer is then deposited and patterned to form a gate electrode 64 within logic portion 44 and a control gate electrode 66 overlying floating gate electrode 52 within memory portion 46. The ONO dielectric stack separates floating gate electrode 52 from control gate electrode for enhanced charge storage capability.

Another application in which the present invention is useful is in the formation of local interconnects in semiconductor devices. FIGs. 7-9 illustrate in cross-section a portion of a semiconductor device 70 in which a local interconnect is formed in accordance with the present invention. As illustrated in FIG. 7, device 70 includes a semiconductor substrate 72 having an active region 74 and an isolation region 76. Isolation region 76 is proferably a trench isolation region formed of silicon dioxide in accordance with conventional trench isolation methods. although it may instead be formed as a conventional field oxide. Active region 74 includes an N-well 78 having a P+ doped region 60 formed therein. Alternatively, an N+ doped region may be formed in a P-well in active region 74. Doped region 80 may also include a silicide region 82, for example, a titanium silicide layer, over the doped region.

Formed over isolation region 76 is a polysilicon line 84. Elsewhere in device 70, polysilicon line is likely to be a gate electrode of a transistor; however, it is often necessary to connect such an electrode to other portions of the device, in which case the polysilicon line may be routed across isolation regions. Often, it is desirable to electrically connect the routed polysilicon line to a portion of the active region. One method of achieving this connection is through use of a local interconnect. A known

method for forming a local interconnect in this situation involves depositing a dielectric layer, such as PSG (phospho-silicate glass) or BPSG (boron-doped phospho-silicate glass), over the device and etching a hole in the dielectric layer which exposes both the polysilicon line and portions of the active region to be connected. A problem in accomplishing this etch is that it is difficult to etch PSG or BPSG selectively to underlying isolation region 76 since both may be comprised of silicon dioxide. As a result, in removing the dielectric layer, it is likely that isolation region 76 would be overetched or recessed, thereby causing leakage problems in any devices formed within the active region.

The present invention overcomes such leakage problems by employing an etch which is selective to both silicon dioxide and silicon in conjunction with using a silicon nitride etch mask. As illustrated in FIG. 7, and in accordance with the present invention, polysilicon line 84 is routed over isolation region 76. Adjacent sidewalls of polysilicon line 84 are optional sidewall spacers 86. The polysilicon line may optionally include a silicide region 82 as well. A layer of silicon nitride is then deposited over device 70, including over active region 74, isolation region 76, and polysilicon line 84. In a preferred embodiment of the present invention, silicon nitride layer 88 is deposited using a plasma-enhanced chemical vapor deposition (PECVD) process such as those known in the art. Next a dielectric layer 90 is deposited over silicon nitride layer 88. Dielectric layer 90 may be BPSG, PSG, TEOS (tetra-ethyl-ortho-silicate), a SOG (spin-onglass), or a similar dielectric material. A resist mask 92, for example a photoresist mask, is formed over dielectric layer 90 such that an opening 94 in the resist mask defines the appropriate area where a local interconnect is to be formed. Once a patterned resist mask is in place, dielectric layer 90 is etched selectively to silicon nitride layer 88 within opening 94. This may be accomplished using any of several known methods in the industry to etch silicon dioxide or similar material selectively to silican nitride for example by dry enthing used OHFs and argon. As a result of this etch, dielectric laver 90 within opening 94 is removed, however, silicon nitride layer 88 remains intact within opening 94. At this point, exposed portions of silicon nitride layer 88 within opening 94 are etched by the inventive etch process described above to expose doped region 80 and polysilicon line 84 (or silicide regions 82 if present), as illustrated in FIG. 8. The silicon nitride layer is etched in accordance with the present invention in an anisotropic manner and such that the silicon nitride is etched selectively to both silicon dioxide (isolation region 76) and silicon (doped region 80, polysilicon line 84, silicide regions 82). Because the etch is anisotropic, residual sidewall spacers 96 of silicon nitride may be formed adjacent to sides of polysilicon line 84 or along sidewall spacers 86 if present. In prior art processes used to form local interconnect structures similar to that illustrated in FIG. 7, etches used to remove a silicon nitride layer often resulted in an overetch in either the silicon dioxide material used to form isolation

50

1706776£. :

region 76 or in silicon within the active region 74. However, with the present invention, the silicon nitride layer 88 can be removed selectively to both these regions. thereby minimizing the possibility of junction leakage. Once the active region and polysilicon member overlying the isolation region are exposed, as illustrated in FIG. 8. a glue layer 97 if formed along the sidewalls and bottom of opening 94. Glue layer 97, illustrated in FIG. 9, is used to promote adhesion between dielectric layer 90 and a subsequently deposited conductive material. The conductive material is deposited to fill opening 94, thereby electrically connecting polysilicon line 84 and doped region 80. As an example, a layer of tungsten may be deposited across device 70 and subsequently etched or polished back to form a local interconnect 98, as illustrated in FIG. 9. In the case of using tungsten, a suitable glue layer 97 includes a combination of titanium and titanium nitride to promote adhesion of the tungsten to the adjacent dielectric layer. Rather than using a conductive material to electrically connect a polysilicon line to the active region, the conductive material could instead be used to simply make a contact to the active region. For example, opening 94 may be patterned only over active region 74 and a portion of isolation region 76, without encompassing another conductive member, such as polysilicon line 84.

The foregoing description and illustrations contained herein demonstrate many of the advantages associated with the present invention. A method for etching silicon nitride using CF₄, O₂, and an inert gas, such as argon, etches silicon nitride anisotropically, while at the same time etches selectively to underlying silicon dioxide and silicon materials. As previously described, such an etching method is useful in a variety of applications in manufacturing semiconductor devices, including forming silicon nitride sidewall spacers overlying a thin oxide layer, removing an ONO dielectric stack over a thin oxide to avoid damage to the underlying substrate, and forming a local interconnect or a contact between an active region and a conductive member overlying a dietectric isolation region. While only those three specific applications have been illustrated and described herein, it is anticipated that other applications of the present invention will become apparent given the widespread use of silicon nitride in semiconductor devices. In addition to the many applications of using the present invention, a further advantage is that the present invention is easily implementable in a manufacturing environment since suitable plasma etch systems and gases used are readily available. Moreover, incorporation of a method in accordance with the present invention into a manufacturing process has an advantage of eliminating many existing process steps which are otherwise required to overcome problems that prior art methods have relating to poor selectivity and the isotropic nature of these methods when etching silicon nitride.

Thus, it is apparent that there has been provided in accordance with the invention a method for etching silicon nitride that fully meets the need and advantages set

CWEEL AND A

forth above. Although the invention has been described and illustrated with reference to specific embodiments thereof, it is not intended that the invention be limited to these illustrative embodiments. Those skilled in the art will recognize that modifications and variations can be made without departing from the spirit of the invention. For example, the present invention is suitable for etching any type of silicon nitride material, including silicon nitride layers which are deposited using standard chemical vapor deposition (CVD) or plasma-enhanced chemical vapor deposition (PECVD). It is also noted that the present invention can be used to etch silicon nitride selectively to a variety of materials comprising silicon, including but not limited to, single crystal silicon, polysilicon, amorphous silicon, silicides, and dielectric materials comprising silicon dioxide which may be formed or deposited in a variety of ways. Also, it is noted that while argon is a preferred inert gas for use in accordance with the present invention that other inert gases such as nitrogen, helium, xenon, or the like may be suitable alternative. Therefore it is intended that this invention encompass all such variations and modifications as fall with the scope of the appended claims.

Claims

 A method of etching silicon nitride, comprising the steps of:

providing a material selected from a group of materials consisting of single crystal silicon, polysilicon, amorphous silicon, silicides, and silicon dioxide:

forming a layer of silicon nitride such that a portion of the layer of silicon nitride is on the material; and

anisotropically etching the portion of the layer of silicon nitride selectively to the material;

wherein the step of anisotropically etching is performed using a plasma etch system and using a CF_A ass, an Outes, and an inertials.

A method of etching silicon nitride in a semiconductor device, comprising the steps of:

providing a semiconductor substrate comprised of silicon;

forming a polysilicon member over the semiconductor substrate, the polysilicon member having a sidewall:

forming a layer of silicon nitride over the semiconductor substrate and the polysilicon member such that the layer of silicon nitride is present along the sidewall of the polysilicon member; and

anisotropically etching the layer of silicon nitride without etching the semiconductor substrate to form a sidewall spacer adjacent the sidewall of the polysilicon member;

wherein the step of anisotropically etching is performed using a plasma etch system and a CF_4 gas, an O_2 gas, and an inert gas.

10

25

30

- 3. The method of claim 2 further comprising the step of forming an oxide layer over the semiconductor substrate, and wherein the step of forming a polysilicon member comprises forming a polysilicon member on the oxide layer, wherein the step of forming a layer of silicon nitride comprises forming a layer of silicon nitride on the oxide layer, and wherein the step of anisotropically etching comprises anisotropically etching the layer of silicon nitride selectively to the oxide layer.
- 4. A method of etching silicon nitride in a semiconductor device, comprising the steps of:

providing a semiconductor substrate;

forming a floating gate electrode over the 15 semiconductor substrate;

forming a dielectric stack of an oxide layer and a silicon nitride layer over the floating gate electrode and over the semiconductor substrate;

masking a portion of the dielectric stack over the floating gate electrode with a resist mask to create a masked portion and an unmasked portion of the dielectric stack; and

removing the dielectric stack in the unmasked portion of the dielectric stack;

wherein the step of removing comprises anisotropically etching the silicon nitride layer without etching the semiconductor substrate by plasma etching using a CF_4 gas, an O_2 gas, and an inert gas.

- 5. The method of claim 4 further comprising the step of forming a gate oxide layer over the semiconductor substrate, and wherein the step of forming a dielectric stack comprises forming the silicon nitride layer of the dielectric stack over the gate oxide layer, and wherein the step of removing the dielectric stack comprises anisotropically etching the silicon nitride layer selectively to the gate oxide layer.
- A method of etabling silican nitride in a semiconductor device, comprising the steps of:

providing a semiconductor substrate having an active region and an isolation region abutting the active region;

forming a layer of silicon nitride over the 45 active region and the isolation region;

forming a dielectric layer over the layer of silicon nitride, the active region, and the isolation region;

patterning an opening in the dielectric layer, the opening overlying a portion of the active region and a portion of the isolation region and exposing a portion of the layer of silicon nitride; and

anisotropically etching the portion of the layer of silicon nitride exposed by the opening selectively to the portion of the active region and the portion of the isolation region;


wherein the step of anisotropically etching

- comprises plasma etching the layer of silicon nitride using a CF_4 gas, an O_2 gas, and an inert gas.
- The method of claims 1, 2, 4, or 6 wherein the step of anisotropically etching is performed using argon as the inert gas.
- 8. The method of claim 1, 2, 4, or 6 wherein the step of anisotropically etching comprises using a plasma etch system having an etch chamber, and wherein a plasma is generated in the etch chamber.
- The method of claims 1, 2, 4, or 6 wherein the step of anisotropically etching comprises etching in a magnetically enhanced plasma etch system.
- The method of claims 1, 2, 4, or 6 wherein the step of anisotropically etching is performed with a resist mask in place.


7

(70:10:6A) 1 9

ENGLISH REF




ENCIPEL CARROLL




070 080 tA3 - 1

estedui a ski



ENTER HER LANGUAGE



HARLAME REF. CHARLAR ..



Europäisches Patentamt

European Patent Office

Office européen des brevets



(11) EP 0 706 206 A3

(12)

EUROPEAN PATENT APPLICATION

(88) Date of publication A3: 21.08.1996 Bulletin 1996/34

(43) Date of publication A2: 10.04.1996 Bulletin 1996/15

(21) Application number: 95114230.6

(22) Date of filing: 11.09.1995

(51) Int. Cl.⁶: **H01L 21/311**, H01L 21/28, H01L 21/768

(84) Designated Contracting States: DE FR GB IT

(30) Priority: 19.09.1994 US 308224

(71) Applicant: MOTOROLA, INC. Schaumburg, IL 60196 (US)

(72) Inventors:

 Lin, Jung-Hui Austin, Texas 78750 (US) Koh, Ai
 Austin, Texas 78729 (US)

(74) Representative: Hirsz, Christopher Stanislaw et al Motorola European Intellectual Property Operations Midpoint Alencon Link Basingstoke, Hampshire RG21 1PL (GB)

(54) Method for etching silicon nitride

(57) In accordance with the present invention, a silicon nitride layer (20) in a semiconductor device (10) is anisotropically etched selectively to both silicon dioxide, for example gate oxide layer (16), and to silicon, for example, silicon substrate (12) and polysilicon gate electrode (18). The silicon nitride layer is etched in a plasma etch system using CF₄, O₂, and argon gases. In other applications of the present invention, the etch method is used to remove an ONO dielectric stack and to remove a Silicon nitride etch etch layer selectively to both active regulars and isolation regions to form contacts or local interconnects across these regions.

Continuator of

ENGIONE AFF

From dby Rank Xerc (GR) Business Survices



EUROPEAN SEARCH REPORT

Application Number EP 95 11 4230

Category	Citation of document with in of relevant pas		Releva to clair	
х	1991	LETT-PACKARD) 10 July	1,7,8	,10 H01L21/311 H01L21/28 H01L21/768
Y	* table 1 *		2,3,9	
х	US-A-4 028 155 (LFE * figure 3; table 1		1,7,8	,10
Y	rigure 5, table 1		4-6	
Y	EP-A-0 424 299 (IBM * page 5, line 36 -		9	
A	JERSEY US, page 415 XP00043175 LOEWENSTEIN ET AL: damage and field ox	"Minimizing pad oxide ide loss in a remote ide etch process using ellipsometer"	1,7-1	TECHNICAL FIELDS SEARCHED (Int.Cl.6)
Y	US-A-5 242 532 (VLS September 1993 * column 1, line 23	I TECHNOLOGY) 7 - line 41; figure 3 *	2,3	HOIL
A	JERSEY US, page 366 XP00043047 POPE ET AL: "A hig to ovide etch to re failures on memory * paragraph 1 *	1993, PRINCETON, NEW 7 hly selective nitride duce single bit products" -/	1,2	
	The present search report has b	een drawn up for all claims		Examiner
	THE HAGUE	20 June 1996		Gori, P
Y : pai doc A : tec O : no	CATEGORY OF CITED DOCUME ricularly relevant if taken alone ricularly relevant if taken alone ricularly relevant if combined with another taken and the same category chological background in-written disclosure termediate document	E : earlier patent after the filing other D : document cite L : document cite	document, but date in the application of the desired for other re-	it published on, or

2

institution of the state of



EUROPEAN SEARCH REPORT

Application Number EP 95 11 4230

		IDERED TO BE RELEV		
Category	Citation of document with of relevant p	indication, where appropriate, assages	Relevant to claim	CLASSIFICATION OF TH APPLICATION (Int.Cl.6)
A	EXTENDED ABSTRACTS, vol. 90, no. 1, May 1990, PRINCETON, NEW JERSEY US, pages 182-183, XP000140771 YANG ET AL: "Selective etching of silico nitride in a magnetically enhanced plasma reactor" * left-hand column, paragraph 1 *			
Y	EP-A-0 430 829 (SGS-THOMSON MICROELECTRONICS) 5 June 1991 * figures *			
Y	PART B,	CIENCE AND TECHNOLOG Oruary 1994, NEW YORK		
pages 427-432, XPO GIVENS ET AL: "Se high density plasm		ective dry etching i for 0.5 micrometer -oxide-semiconductor		TECHNICAL FIELDS SEARCHED (Int.Cl.6)
A	EP-A-0 337 109 (IBM) 18 October 1989 * figures *		6	
A	EP-A-0 395 084 (TOSHIBA) 31 October 1990 * figures *		0 4	
A	PATENT ABSTRACTS OF JAPAN vol. 17, an. 556 (E-1444), 6 uctober 1993 & Jr-A-05 160077 (SHARP), 25 June 1993, abstract *			
	The present search report has b	een drawn up for all claims		
	Place of search THE HAGUE	Date of completion of the sear 20 June 1996		Examiner Avr.i D
X : parti Y : parti docu A : tech	CATEGORY OF CITED DOCUMER cularly relevant if taken almne cularly relevant if combined with and ment of the same category nological background written disclosure mediate document	T: theory or p E: earlier pate after the fi ther D: document L: document	rinciple underlying tent document, but pulling date cited in the applicationed for other reason	on ss

3

The mediate and accompany



CLAIMS INCURRING FEES				
	•			
_ue creseu	European patent application comonsed at the time of filing more than ten claims.			
	All claims lees have been balo within the prescribed time limit. The present European search report has been brown up for all claims.			
	Only part of the claims lees have been baid within the prescribed time limit. The present European search report as been drawn up for the first ten claims and for those claims for which claims fees have been paid.			
	namely claims:			
	No claims lees have been paid within the prescribed time limit. The present European search report has been drawn up for the first teniclaims.			
LA	CK OF UNITY OF INVENTION			
	Division considers that the present European patent application does not comply with the requirement of unity of			
namely:	ic relates to several inventions or groups of inventions.			
	Can Chart D			
}	See Sheet B.			
	•			
<u> </u>				
风	All further search lees have open paid within the fixed time limit. The present European search report has been drawn up for all claims.			
	Only part of the further search fees have been paid within the fixed time limit. The present European search report has been drawn up for those parts of the European patent application which relate to the inventions in respect of which search fees have been paid.			
	namely claims :			
	None of the further sourch fees has been paid within the fixed time limit. The present European search report has been grawn up for those parts of the European patent application which relate to the invention first mentioned in the claims.			
	namely claims:			



LACK OF UNITY OF INVENTION

The Search Division considers that the present European patent application does not comply with the requirement of unity of invention and relates to several inventions or groups of inventions, namely:

1st subject : claims 1, 7-10, searched :

- a method for selectively etching silicon nitride, anticipated.

2nd subject : claims 2, 3, searched :

- application of the method above (1st subject, anticipated) in the formation of nitride sidewall spacers on polysilicon gates.

3rd subject : claims 4,5, not searched :

- application of the method above (1st subject, anticipated) in the formation of a non volatile memory device.

4th subject : claim 6, not searched :

- application of the above method (1st subject, anticipated) in the formation of interconnections structures.



REQUEST FORM FOR APPLICATION UNDER 37 CFR 1.53(b)



DOCKET NUMBER: 71971-012

Prior Application:

Art Unit:

2822

Examiner:

Roy Karl Potter

NEW APPLICATIONS FEE Mail Stop NEW APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

This is a Request for filing a Divisional application under 37 CFR 1.53(b) of pending prior application

Serial No. 10/454,682, filed on June 5, 2003, entitled SEMICONDUCTOR DEVICE AND METHOD OF

MANUFACTURING THE SAME, by the following named inventors: Mizuki SEGAWA, Isao MIYANAGA,

Toshiki YABU, Takashi NAKABAYASHI, Takashi UEHARA, Kyoji YAMASHITA, Takaaki UKEDA, Masatoshi

ARAI, Takayuki YAMADA and Michikazu MATSUMOTO.

- 1. I hereby state that the enclosed application contains no new matter.
- 2. Oath or Declaration
 - a. Newly executed (original or copy)
 - b. Copy from a prior application (37 CFR 1.63(d))
 - i. Deletion of inventor(s)

Signed statement attached deleting inventor(s) named in the prior application, see 37 CFR

1.63(d)(2) and 1.33(b).

3. Incorporation By Reference (useable if Box 2b is checked)

The entire disclosure of the prior application, from which a copy of the oath or declaration is supplied under Box 2b, is considered as being part of the disclosure of the accompanying application and is hereby incorporated by reference therein.

- 4. Preliminary Amendment is enclosed.
- 5. An Information Disclosure Statement and PTO1449 Form are submitted herewith.
- 6. Cancel claims 1-38.



DOCKET NUMBER: 71971-012

. The filing fee is calculated on the basis of the claims existing in the prior application as amended at 4 and 6 above:

	NO. OF CLAIMS		EXTRA CLAIMS	RATE	AMOUNT
Total Claims	14	-20	0	\$18.00 =	\$0.00
Independent Claims	1	-3	0	\$88.00 =	\$0.00
Basic Application Fee					\$790.00
If multiple dependent claims are presented, add \$0.00					\$0.00
Total Application Fee					\$790.00
Subtract ½ if small entity					\$0.00
TOTAL APPLICATION FEE DUE					\$790.00
AMOUNT TO BE CHARGED TO DEPOSIT ACCOUNT NO. 500417				\$790.00	

7a. 🔲	Enclosed is a Verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27.
-------	---

- 7b. A verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27 was filed in prior application and such status is still proper and desired.
- 8a. A PLEASE CHARGE DEPOSIT ACCOUNT 500417 in the amount of \$790.00
- 8b. The Commissioner is hereby authorized to charge fees under 37 CFR 1.16 and 1.17 which may be required, including any extension of time fees to maintain the pendency of the parent Application No. 10/454,682 or credit any overpayment to Deposit Account No. 500417.
- 9. Amend the specification by inserting before the first line the sentence:
 - --This application is a divisional of Application No. 10/454,682 filed June 5, 2003, which is a divisional of Application No. 09/902,157 filed July 11, 2001, which is a divisional of Application No. 08/685,726 filed on July 24, 1996, which is now U.S. Patent No. 6,281,562.--
- 10. Priority of Application No. JP 7-192181 filed on July 27, 1995, in Japan and Application No. 7-330112 filed on December 19, 1995, in Japan is claimed under 35 USC 119. The certified priority documents were filed in Application No. 08/685,726 on July 24, 1996.
- 11. The prior application is assigned of record to

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.

Kadoma-shi, Osaka, Japan

12. The power of attorney in the prior application is to:

McDermott, Will & Emery

- 13. Also enclosed:
 - Supplemental Power of Attorney

DOCKET NUMBER: 71971-012

14. A petition, fee and response has been filed to extend the term in the pending prior application until .

Address all future communications to: (May only be completed by applicant, or attorney or agent of record)

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, D. C. 20005-3096

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Michael E. Fogarty

Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

#46.692

600 13th Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087

Date: November 24, 2004



REQUEST FORM FOR APPLICATION UNDER 37 CFR 1.53(b)



DOCKET NUMBER: 71971-012

Prior Application:

Art Unit:

2822

Examiner:

Roy Karl Potter

NEW APPLICATIONS FEE Mail Stop NEW APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

This is a Request for filing a Divisional application under 37 CFR 1.53(b) of pending prior application

Serial No. 10/454,682, filed on June 5, 2003, entitled SEMICONDUCTOR DEVICE AND METHOD OF

MANUFACTURING THE SAME, by the following named inventors: Mizuki SEGAWA, Isao MIYANAGA,

Toshiki YABU, Takashi NAKABAYASHI, Takashi UEHARA, Kyoji YAMASHITA, Takaaki UKEDA, Masatoshi

ARAI, Takayuki YAMADA and Michikazu MATSUMOTO.

- 1. I hereby state that the enclosed application contains no new matter.
- 2. Oath or Declaration
 - Newly executed (original or copy) a.
 - b. Copy from a prior application (37 CFR 1.63(d))
 - Deletion of inventor(s)

Signed statement attached deleting inventor(s) named in the prior application, see 37 CFR

1.63(d)(2) and 1.33(b).

3. Incorporation By Reference (useable if Box 2b is checked)

The entire disclosure of the prior application, from which a copy of the oath or declaration is supplied under Box 2b, is considered as being part of the disclosure of the accompanying application and is hereby incorporated by reference therein.

- 4. Preliminary Amendment is enclosed.
- 5. An Information Disclosure Statement and PTO1449 Form are submitted herewith.
- 6. Cancel claims 1-38.



DOCKET NUMBER: 71971-012

. The filing fee is calculated on the basis of the claims existing in the prior application as amended at 4 and 6 above:

	NO. OF CLAIMS		EXTRA CLAIMS	RATE	AMOUNT
Total Claims	14	-20	0	\$18.00 =	\$0.00
Independent Claims	1	-3	0	\$88.00 =	. \$0.00
	\$790.00				
If multiple dependent claims are presented, add \$0.00					\$0.00
Total Application Fee					\$790.00
Subtract ½ if small entity					\$0.00
TOTAL APPLICATION FEE DUE					\$790.00
AMOUNT TO BE CHARGED TO DEPOSIT ACCOUNT NO. 500417					\$790.00

- 7a. Enclosed is a Verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27.
- 7b. A verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27 was filed in prior application and such status is still proper and desired.
- 8a. PLEASE CHARGE DEPOSIT ACCOUNT 500417 in the amount of \$790.00
- 8b. The Commissioner is hereby authorized to charge fees under 37 CFR 1.16 and 1.17 which may be required, including any extension of time fees to maintain the pendency of the parent Application No. 10/454,682 or credit any overpayment to Deposit Account No. 500417.
- 9. Amend the specification by inserting before the first line the sentence:
 - --This application is a divisional of Application No. 10/454,682 filed June 5, 2003, which is a divisional of Application No. 09/902,157 filed July 11, 2001, which is a divisional of Application No. 08/685,726 filed on July 24, 1996, which is now U.S. Patent No. 6,281,562.--
- 10. Priority of Application No. JP 7-192181 filed on July 27, 1995, in Japan and Application No. 7-330112 filed on December 19, 1995, in Japan is claimed under 35 USC 119. The certified priority documents were filed in Application No. 08/685,726 on July 24, 1996.
- 11. The prior application is assigned of record to

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.

Kadoma-shi, Osaka, Japan

12. The power of attorney in the prior application is to:

McDermott, Will & Emery

- 13. Also enclosed:
 - Supplemental Power of Attorney

DOCKET NUMBER: 71971-012

14. A petition, fee and response has been filed to extend the term in the pending prior application until .

Address all future communications to: (May only be completed by applicant, or attorney or agent of record)

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, D. C. 20005-3096

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Michael E. Fogarty

Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

#46.692

600 13th Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087

Date: November 24, 2004

SEMICONDUCTOR DEVICE AND

METHOD OF MANUFACTURING THE SAME

BACKGROUND OF THE INVENTION

The present invention relates to a semiconductor device including transistors and connection between the transistors for constituting an LSI with high integration and a decreased area.

With the recent development of a semiconductor device with high integration and high performance, there are increasing demands for more refinement of the semiconductor device. The improvement of the conventional techniques cannot follow these demands, and novel techniques are unavoidably introduced in some technical fields. For example, as a method of forming an isolation, the LOCOS isolation method is conventionally adopted in view of its simpleness and low cost. Recently, however, it is considered that a trench buried type isolation (hereinafter referred to as the trench isolation) is more advantageous for manufacturing a refined semiconductor device.

Specifically, in the LOCOS isolation method, since selective oxidation is conducted, the so-called bird's beak occurs in the boundary with a mask for preventing the oxidation. As a result, the dimension of a transistor is changed because an insulating film of the isolation invades a transistor region against the actually designed mask dimension.

25 This dimensional change is unallowable in the refinement of a

5

10

15

semiconductor device after the 0.5 μm generation. Therefore, even in the mass-production techniques, the isolation forming method has started to be changed to the trench isolation method in which the dimensional change is very small. For example, IBM corporation has introduced the trench isolation structure as a 0.5 μm CMOS process for the mass-production of an MPU (IBM Journal of Research and Development, VOL. 39, No. 1/2, 1995, pp. 33 - 42).

Furthermore, in a semiconductor device mounting elements such as a MOSFET in an active area surrounded with an isolation, an insulating film is deposited on the active area, the isolation and a gate electrode, and a contact hole is formed by partly exposing the insulating film for connection between the active area and an interconnection member on a layer above the insulating film. This structure is known as a very common structure for the semiconductor device.

Figure 17 is a sectional view for showing the structure of a conventional semiconductor device. In Figure 17, a reference numeral 1 denotes a silicon substrate, a reference numeral 2b denotes an isolation with a trench isolation structure which is made of a silicon oxide film and whose top surface is flattened so as to be at the same level as the top surface of the silicon substrate 1, a reference numeral 3 denotes a gate oxide film made of a silicon oxide film, a reference numeral 4a denotes a polysilicon electrode working as a gate electrode, a reference numeral 4b denotes a polysilicon interconnection formed

5

10

15

20

simultaneously with the polysilicon electrode 4a, a reference numeral 6 denotes a low-concentration source/drain region formed by doping the silicon substrate with an n-type impurity at a low concentration, a reference numeral 7a denotes an electrode sidewall, a reference numeral 7b denotes an interconnection sidewall, a reference numeral 8 denotes a high-concentration source/drain region formed by doping the silicon substrate with an n-type impurity at a high concentration, a reference numeral 12 denotes an insulating film made of a silicon oxide film, and a reference numeral 13 denotes a local interconnection made of a polysilicon film formed on the insulating film 12.

The local interconnection 13 is also filled within a connection hole 14 formed in a part of the insulating film 12, so as to be contacted with the source/drain region in the active area through the connection hole 14. In this case, the connection hole 14 is formed apart from the isolation 2b by a predetermined distance. In other words, in the conventional layout rule for such a semiconductor device, there is a rule that the edge of a connection hole is previously located away from the boundary between the active area and the isolation region so as to prevent a part of the connection hole 14 from stretching over the isolation 2b even when a mask alignment shift is caused in photolithography (this distance between the connection hole and the isolation is designated as an alignment margin).

5

10

15

20

However, in the structure of the semiconductor device as shown in Figure 17, there arise problems in the attempts to further improve the integration for the following reason:

A distance La between the polysilicon electrode 4a and the isolation 2b is estimated as an index of the integration. order to prevent the connection hole 14 from interfering the isolation 2b as described above, the distance La is required to be 1.2 $\mu\text{m}\text{,}$ namely, the sum of the diameter of the connection hole 14, that is, 0.5 μm , the width of the electrode sidewall 7a, that is, 0.1 $\mu\text{m}\text{,}$ the alignment margin from the polysilicon electrode 4a, that is, 0.3 μm , and the alignment margin from the isolation 2b, that is, 0.3 µm. A connection hole has attained a more and more refined diameter with the development of processing techniques, and also a gate length has been decreased as small as 0.3 μm or less. Still, the alignment margin in consideration of the mask alignment shift in the photolithography is required to be approximately 0.3 μm . Accordingly, as the gate length and the connection hole diameter are more refined, the proportion of the alignment margin is increased. This alignment margin has become an obstacle to the high integration.

Therefore, attempts have been made to form the connection hole 14 without considering the alignment margin in view of the alignment shift in the photolithography. Manufacturing procedures adopted in such a case will now be described by exemplifying an n-channel MOSFET referring to Figures 18(a)

5

10

15

20

through 18(c).

5

10

15

20

25

First, as is shown in Figure 18(a), after forming an isolation 2b having the trench structure in a silicon substrate 1 doped with a p-type impurity (or p-type well), etch back or the like is conducted for flattening so as to place the surfaces of the isolation 2b and the silicon substrate 1 at the same level. In an active area surrounded with the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate electrode, an electrode sidewall 7a, a low-concentration source/drain region 6 and a high-concentration source/drain region 8 are formed. On the isolation 2b are disposed a polysilicon interconnection 4b formed simultaneously with the polysilicon electrode 4a and an interconnection sidewall 7b. At this point, the top surface of the high-concentration source/drain region 8 in the active area is placed at the same level as the top surface of the isolation 2b. insulating film 12 of a silicon oxide film is formed on the entire top surface of the substrate.

Next, as is shown in Figure 18(b), a resist film 25a used as a mask for forming a connection hole is formed on the insulating film 12, and the connection hole 14 is formed by, for example, dry etching.

Then, as is shown in Figure 18(c), the resist film 25a is removed, and a polysilicon film is deposited on the insulating film 12 and within the connection hole 14. The polysilicon film is then made into a desired pattern, thereby forming a

local interconnection 13.

At this point, in the case where the alignment margin in view of the mask alignment shift in the formation of the connection hole 14 is not considered in estimating the distance La between the polysilicon electrode 4a and the isolation 2b, a part of the isolation 2b is included in the connection hole 14 when the exposing area of the resist film 25a is shifted toward the isolation 2b due to the mask alignment shift in the photolithography. Through over-etch in conducting the dry etching of the insulating film 12, although the highconcentration source/drain region 8 made of the silicon substrate is not largely etched because of its small etching rate, the part of the isolation 2b included in the connection hole 14 is selectively removed, resulting in forming a recess 40 in part of the connection hole 14. When the recess 40 in the connection hole 14 has a depth exceeding a given proportion to the depth of the high-concentration source/drain region 8, junction voltage resistance can be decreased and a junction leakage current can be increased because the concentration of the impurity in the high-concentration source/drain region 8 is low at that depth.

In order to prevent these phenomena, it is necessary to provide a predetermined alignment margin as is shown in the structure of Figure 17 so as to prevent the connection hole 14 from interfering the isolation 2b even when the alignment shift is caused in the lithography. In this manner, in the

5

10

15

20

conventional layout rule for a semiconductor device, an alignment margin in view of the mask alignment shift in the photolithography is unavoidably provided.

Furthermore, a distance between the polysilicon electrode 4a and the connection hole 14 is also required to be provided with an alignment margin. Otherwise, the connection hole 14 can interfere the polysilicon electrode 4a due to the fluctuation caused in the manufacturing procedures, resulting in causing electric short-circuit between an upper layer interconnection buried in the connection hole and the gate electrode.

As described above, it is necessary to provide the connection hole 14 with margins for preventing the interference with other elements around the connection hole, which has become a large obstacle to the high integration of an LSI.

Also in the case where a semiconductor device having the so-called salicide structure is manufactured, the following problems are caused due to a recess formed in the isolation:

Figure 19 is a sectional view for showing an example of a semiconductor device including the conventional trench isolation and a MOSFET having the salicide structure. As is shown in Figure 19, a trench isolation 105a is formed in a silicon substrate 101. In an active area surrounded with the isolation 105a, a gate insulating film 103a, a gate electrode 107a, and electrode sidewalls 108a on both side surfaces of the gate electrode 107a are formed. Also in the active area, a

5

10

15

20

low-concentration source/drain region 106a and a highconcentration source/drain region 106b are formed on both sides of the gate electrode 107a. A channel stop region 115 is formed below the isolation 105a. Furthermore, in areas of the silicon substrate 101 excluding the isolation 105a and the active area, a gate interconnection 107b made of the same polysilicon film as that for the gate electrode 107a is formed with a gate insulating film 103b sandwiched, and the gate interconnection 107b is provided with interconnection sidewalls 108b on its both side surfaces. On the gate electrode 107a, the gate interconnection 107b and the high-concentration source/drain region 106b, an upper gate electrode 109a, an upper gate interconnection 109b and a source/drain electrode 109c each made of silicide are respectively formed. Furthermore, this semiconductor device includes an interlayer insulating film 111 made of a silicon oxide film, a metallic interconnection 112 formed on the interlayer insulating film 111, and a contact member 113 (buried conductive layer) filled in a connection hole formed in the interlayer insulating film 111 for connecting the metallic interconnection 112 with the source/drain electrode 109c.

Now, the manufacturing procedures for the semiconductor device including the conventional trench isolation and the MOSFET with the salicide structure shown in Figure 19 will be described referring to Figures 20(a) through 20(e).

First, as is shown in Figure 20(a), a silicon oxide film

5

10

15

20

116 and a silicon nitride film 117 are successively deposited on a silicon substrate 101, and a resist film 120 for exposing an isolation region and masking a transistor region is formed on the silicon nitride film 117. Then, by using the resist film 120 as a mask, etching is conducted, so as to selectively remove the silicon nitride film 116 and the silicon oxide film 117, and further etch the silicon substrate 101, thereby forming a trench 104. Then, impurity ions are injected into the bottom of the trench 104, thereby forming a channel stop region 115.

Then, as is shown in Figure 20(b), a silicon oxide film (not shown) is deposited, and the entire top surface is flattened until the surface of the silicon nitride film 117 is exposed. Through this procedure, a trench isolation 105a made of the silicon oxide film filled in the trench 104 is formed in the isolation region Reiso.

Next, as is shown in Figure 20(c), after the silicon nitride film 117 and the silicon oxide film 116 are removed, a gate oxide film 103 is formed on the silicon substrate 101, and a polysilicon film 107 is deposited thereon. Then, a photoresist film 121 for exposing areas excluding a region for forming a gate is formed on the polysilicon film 107.

Then, as is shown in Figure 20(d), by using the photoresist film 121 as a mask, dry etching is conducted, thereby selectively removing the polysilicon film 107 and the gate oxide film 103. Thus, a gate electrode 107a of the MOSFET

5

10

15

20

in the transistor region Refet and a gate interconnection 107b stretching over the isolation 105a and the silicon substrate 101 are formed. After removing the photoresist film 121, impurity ions are injected into the silicon substrate 101 by using the gate electrode 107a as a mask, thereby forming a low-concentration source/drain region 106a. Then, a silicon oxide film 108 is deposited on the entire top surface of the substrate.

Next, as is shown in Figure 20(e), the silicon oxide film108 is anisotropically dry-etched, thereby forming electrode sidewalls 108a and interconnection sidewalls 108b on both side surfaces of the gate electrode 107a and the interconnection 107b, respectively. At this point, the gate oxide film 103 below the silicon oxide film simultaneously removed, and the gate oxide film 103 below the gate electrode 107a alone remains. Then, impurity ions are diagonally injected by using the gate electrode 107a and the electrode sidewalls 108a as masks, thereby forming a highconcentration source/drain region 106b. Then, after a Ti film is deposited on the entire top surface, high temperature annealing is conducted, thereby causing a reaction between the Ti film and the components made of silicon directly in contact with the Ti film. Thus, an upper gate electrode 109a, an upper gate interconnection 109b and a source/drain electrode 109c made of silicide are formed.

The procedures to be conducted thereafter are omitted, but

5

10

15

20

the semiconductor device including the MOSFET having the structure as shown in Figure 19 can be ultimately manufactured. In Figure 19, the metallic interconnection 112 is formed on the interlayer insulating film 111, and the metallic interconnection 112 is connected with the source/drain electrode 109c through the contact member 113 including a W plug and the like filled in the contact hole.

When the aforementioned trench isolation structure is adopted, the dimensional change of the source/drain region can be suppressed because the bird's beak, that is, the oxide film invasion of an active area, which is caused in the LOCOS method where a thick silicon oxide film is formed by thermal oxidation, can be avoided. Furthermore, in the procedure shown in Figure 20(c), the surfaces of the isolation 105a and the silicon substrate 101 in the transistor region Refet are placed at the same level.

In such a semiconductor device having the trench type isolation, however, there arise the following problems:

When the procedures proceed from the state shown in Figure 20(d) to the state shown in Figure 20(e), the silicon oxide film 108 is anisotropically etched so as to form the sidewalls 108a and 108b. At this point, over-etch is required. Through this over-etch, the surface of the isolation 105a is removed by some depth.

25 Figures 21(a) and 21(b) are enlarged sectional views around the boundary between the high-concentration source/drain

5

10

15

region 106b and the isolation 105a after this over-etch.

As is shown in Figure 21(a), between the procedures shown in Figures 20(d) and 20(e), the impurity ions are diagonally injected so as to form the high-concentration source/drain region 106b. Through this ion injection, the highconcentration source/drain region 106b is formed also below the edge of the isolation 105a because the isolation 105a is previously etched by some depth. Accordingly, the highconcentration source/drain region 106b is brought closer to the channel stop region 115, resulting in causing the problems of degradation of the junction voltage resistance and increase of the junction leakage current.

In addition, as is shown in Figure 21(b), in the case where the Ti film or the like is deposited on the high-concentration source/drain region 106b so as to obtain the silicide layer through the reaction with the silicon below, the thus formed silicide layer can invade the interface between the silicon substrate 101 and the isolation 105a with ease. As a result, a short-circuit current can be caused between the source/drain electrode 109c made of silicide and the channel stop region 115.

SUMMARY OF THE INVENTION

The object of the present invention is improving the structure of an isolation, so as to prevent the problems caused because the edge of the isolation is trenched in etching for

5

10

15

20

the formation of a connection hole or sidewalls.

In order to achieve the object, the invention proposes first and second semiconductor devices and first through third methods of manufacturing a semiconductor device as described below.

The first semiconductor device of this invention in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprises an isolation for surrounding and isolating each active area, the isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area; an insulating film formed so as to stretch over each active area and the isolation; plural holes each formed by removing a portion of the insulating film disposed at least on the active area; plural buried conductive layers filled in the respective holes; and plural interconnection members formed on the insulating film so as to be connected with the respective active areas through the respective buried conductive layers.

Owing to this structure, in the case where a part of or all the holes are formed so as to stretch over the active areas and the isolation due to mask alignment shift in photolithography, a part of the isolation is removed by overetch for ensuring the formation of the holes. In such a case, even when the top surface of the isolation is trenched to be lower than the surface of the active area, the depth of the holes formed in the isolation is small in the boundary with the

5

10

15

20

active area because of the level difference between the top surface of the isolation and the surface of the active area. Accordingly, degradation of the junction voltage resistance and increase of the junction leakage current can be suppressed. Therefore, there is no need to provide a portion of the active area where each hole is formed with an alignment margin for avoiding the interference with the isolation caused by the mask alignment shift in the lithography. Thus, the area of the active area can be decreased, resulting in improving the integration of the semiconductor device.

In the first semiconductor device, at least a part of the plural holes can be formed so as to stretch over the active area and the isolation due to fluctuation in manufacturing procedures.

In other words, even when no margin for the mask alignment in the lithography is provided, the problems caused in the formation of the holes can be avoided.

Furthermore, the angle between a side surface of the step portion and the surface of the active area is preferably 70 degrees or more.

As a result, when the hole interferes the isolation, the part of the isolation included in the hole is definitely prevented from being etched through over-etch in the formation of the holes down to a depth where the impurity concentration is low in the active area.

The isolation is preferably a trench isolation made of an

5

10

15

20

insulating material filled in a trench formed by trenching the semiconductor substrate by a predetermined depth.

This is because no bird's beak is caused in the trench isolation differently from a LOCOS film as described above, and hence, the trench isolation is suitable particularly for the high integration and refinement of the semiconductor device.

In the first semiconductor device, when the semiconductor element is a MISFET including a gate insulating film and a gate electrode formed on the active area; and source/drain regions formed in the active area on both sides of the gate electrode, the following preferred embodiments can be adopted:

The semiconductor device can further comprise a gate interconnection made of the same material as that for the gate electrode and formed on the isolation, each of the holes can be formed on an area including the source/drain region, the isolation and the gate interconnection, and the plural interconnection members can be connected with the gate interconnection on the isolation.

Owing to this configuration, in the case where the interconnection members work as local interconnections for connecting a gate interconnection on the isolation with the active area, there is no need to separately form holes in the insulating film on the gate interconnection and the insulating film on the active area. In addition, there is no need to provide the separate holes with alignment margins from the boundary between the active area and the isolation.

5

10

15

20

Accordingly, the area of the isolation can also be decreased, resulting in largely improving the integration of the semiconductor device.

The semiconductor device can further comprise electrode sidewalls made of an insulating material and formed on both side surfaces of the gate electrode; and a step sidewall made of the same material as the insulating material for the electrode sidewalls and formed on the side surface of the step portion. In this semiconductor device, at least a part of the holes can be formed by also removing a portion of the insulating film disposed on the step sidewall.

Owing to this structure, the abrupt level difference between the surfaces of the isolation and the active area can be released by the step sidewall. Therefore, a residue is scarcely generated in patterning the interconnection members, and an upper interconnection is prevented from being disconnected and increasing in its resistance.

The semiconductor device can further comprise a gate protection film formed on the gate electrode, and at least a part of the holes can be formed so as to stretch over the source/drain region and at least a part of the gate protection film.

Owing to this structure, a part of the gate protection film included in the hole is removed by the over-etch in the formation of the holes. However, the gate electrode is protected by the gate protection film, and hence, electrical

5

10

15

20

short circuit between the gate electrode and the interconnection member can be prevented. Accordingly, there is no need to provide an alignment margin from the gate electrode in the area where each hole is formed, resulting in further improving the integration.

The interconnection members can be first layer metallic interconnections, and the insulating film can be an interlayer insulating film disposed between the semiconductor substrate, and the first layer metallic interconnections. In this case, the semiconductor device preferably further comprises, between the interlayer insulating film and the semiconductor substrate an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film.

The second semiconductor device of this invention in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprises a trench isolation for isolating and surrounding each active area, the trench isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area; and a step sidewall formed on the side surface of the step portion of the trench isolation.

Owing to this structure, in the impurity ion injection for the formation of an impurity diffused layer of the semiconductor device, the step sidewall disposed at the edge of the trench isolation can prevent the impurity ions from being implanted below the edge of the isolation. Furthermore, also

5

10

15

20

in adopting the structure including a source/drain electrode made of silicide, the step sidewall can prevent the silicide layer from being formed at a deep portion. Therefore, a short circuit current can be prevented from occurring between the source/drain electrode and a substrate region such as the channel stop region. In this manner, the function of the trench isolation to isolate each semiconductor element can be prevented from degrading.

In the second semiconductor device, the step sidewall is preferably made of an insulating material.

Also in the second semiconductor device, the semiconductor element can be a MISFET including a gate insulating film and a gate electrode formed on the active area; and source/drain regions formed in the active area on both sides of the gate electrode. This semiconductor device can be further provided with electrode sidewalls formed on both side surfaces of the gate electrode, and the step sidewall can be formed simultaneously with the electrode sidewalls.

Owing to this structure, the semiconductor elements can be a MISFET having the LDD structure suitable for the refinement. Because of this structure together with the trench isolation structure, the semiconductor device can attain a structure particularly suitable for the refinement and the high integration.

25 The first method of manufacturing a semiconductor device in which a semiconductor element is disposed in each of plural

5

10

15

active areas in a semiconductor substrate comprises a first step of forming an isolation in a part of the semiconductor substrate, the isolation having a top surface at a higher level than a surface of the semiconductor substrate and having a step portion in a boundary with the surface of the semiconductor substrate; a second step of introducing an impurity at a high concentration into each active area of the semiconductor substrate surrounded by the isolation; a third step of forming an insulating film on the active area and the isolation; a fourth step of forming, on the insulating film, a masking member having an exposing area above an area at least including a portion of the active area where the impurity at the high concentration is introduced; a fifth step of conducting etching by using the masking member so as to selectively remove the insulating film and form holes; and a sixth step of forming a buried conductive layer by filling the holes with a conductive material and forming, on the insulating film, interconnection members to be connected with the buried conductive layer. this method, in the fourth step, an alignment margin is not provided for preventing the exposing area of the masking member from including a portion above the isolation when mask shift is caused in photolithography.

In adopting this method, even when a part of the isolation is removed by over-etch in the fifth step so that the top surface of the isolation is etched to be lower than the surface of the active area, the depth of the holes formed in the

5

10

15

20

isolation is small because of the level difference between the isolation and the active area. Accordingly, the decrease of the junction voltage resistance and the increase of the junction leakage current can be suppressed in the manufactured semiconductor device. In addition, the area of the active area can be decreased because no alignment margin from the isolation is provided, resulting in improving the integration of the manufactured semiconductor device.

In the first method of manufacturing a semiconductor device, the following preferred embodiments can be adopted:

The fifth step is preferably performed so as to satisfy the following inequality:

OE x a x (ER2 / ER1) \leq b + D x (2 / 10)

wherein "a" indicates a thickness of the insulating film, "b" indicates a level difference between the surface of the active area and the top surface of the isolation, "ERl" indicates an etching rate of the insulating film, "ER2" indicates an etching rate of the isolation, "D" indicates a depth of an impurity diffused layer in the active area, and "OE" indicates an overetch ratio of the insulating film.

In adopting this method, even when a part of the isolation included in the hole is removed by over-etch in the formation of the holes, the bottom of the etched portion does not reach a portion where the impurity concentration is low in the active area. In other words, the top surface of the isolation is never placed at a lower level than the surface of the active

5

10

15

20

area. Accordingly, the degradation of the junction voltage resistance and the increase of the junction leakage current can be definitely prevented in the manufactured semiconductor device.

When the semiconductor element is a MISFET, the method can further include, before the second step, a step of forming a gate insulating film on the active area, a step of depositing a conductive film on the gate insulating film and a step of forming a gate electrode by patterning the conducive film, and in the second step, the impurity at the high concentration is introduced so as to form a source/drain region. In such a case, the following preferred embodiments can be adopted.

The method can further comprise, after the step of depositing the conductive film, a step of depositing a protection insulating film on the conductive film, and in the step of forming the gate electrode, the conductive film as well as the protection insulating film are patterned, so as to form a gate protection film on the gate electrode. The fifth step can be performed so as to satisfy the following inequality:

OE x a x (ER3 / ER1) < c

wherein "a" indicates a thickness of the insulating film, "c"

indicates a thickness of the gate protection film, "ER1"

indicates an etching rate of the insulating film, "ER3"

indicates an etching rate of the gate protection film and "OE"

25 indicates an over-etch ratio of the insulating film.

When this method is adopted, while the area of the active

5

10

area is decreased by not providing an alignment margin for avoiding the interference between the connection hole and the gate electrode, the hole is prevented from reaching the gate electrode below the gate protection film.

In the fourth step, the masking member can be formed to be positioned without providing a margin for preventing the exposing area thereof from including a portion above the gate protection film even when the mask shift is caused in the photolithography.

Alternatively, in the fourth step, the masking member can be formed to be positioned with the exposing area thereof including at least a part of a portion above the gate protection film when the mask shift is not caused in the photolithography.

In the third step, an interlayer insulating film can be formed as the insulating film, and in the sixth step, first layer metallic interconnections can be formed as the interconnection members. In such a case, it is preferred that the interlayer insulating film is formed in the third step after an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film is formed below the interlayer insulating film.

The second method of manufacturing a semiconductor device of this invention comprises a first step of forming an underlying insulating film on a semiconductor substrate; a second step of depositing an etching stopper film on the

underlying insulating film; a third step of forming a trench by exposing a portion of the etching stopper film and the underlying insulating film where an isolation is to be formed and etching the semiconductor substrate in the exposed portion; a fourth step of depositing an insulating film for isolation on an entire top surface of the substrate, flattening the substrate until at least a surface of the etching stopper film is exposed, and forming a trench isolation in the trench so as to surround a transistor region; a fifth step of removing, by etching, at least the etching stopper film and the underlying insulating film, so as to expose a step portion between the transistor region and the trench isolation; a sixth step of depositing a gate oxide film and a conductive film on the substrate and making the conductive film into a pattern of at least a gate electrode; a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

When this method is adopted, since the step sidewall is formed between the semiconductor substrate in the transistor region and the trench isolation after completing the fifth

5

10

15

20

step, the impurity ions are prevented from being implanted below the edge of the trench isolation in the impurity ion injection in the eighth step. Furthermore, also when an area in the vicinity of the surface of the source/drain region is subsequently silicified, the step sidewall made of the insulating film can prevent the silicide layer from being formed at a deep portion. Accordingly, not only the degradation of the junction voltage resistance and the current leakage but also the occurrence of a short circuit current between the source/drain electrode and the substrate region such as the channel stop region can be prevented.

In the second method of manufacturing a semiconductor device, the following preferred embodiments can be adopted:

In the second step, the thickness of the etching stopper film is preferably determined in consideration of an amount of over-etch in the seventh step, so that the step portion having a level difference with a predetermined size or more is exposed in the fifth step.

The method can further comprise, after completing the eighth step, a step of silicifying at least an area in the vicinity of the surface of the source/drain region.

The third method of manufacturing a semiconductor device of this invention comprises a first step of forming a gate insulating film on a semiconductor substrate; a second step of depositing a first conductive film to be formed into a gate electrode on the gate insulating film; a third step of forming

5

10

15

20

a trench by exposing a portion of the first conductive film where a trench isolation is to be formed and etching the semiconductor substrate in the exposed portion; a fourth step of depositing an insulating film for isolation on an entire top surface of the substrate, flattening the substrate at least until a surface of the first conductive film is exposed, and forming the trench isolation in the trench so as to surround a transistor region; a fifth step of depositing a second conductive film to be formed into at least an upper gate electrode on the entire top surface of the flattened substrate; a sixth step of making the first and second conductive films into a pattern at least of the gate electrode and exposing a step portion between the transistor region and the trench isolation; a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

When this method is adopted, the same effects as those attained by the second method of manufacturing a semiconductor device can be attained. In addition, in the patterning process for the gate electrode, the top surface of the substrate is

5

10

15

20

completely flat, and hence, the patterning accuracy for the gate electrode can be improved.

BRIEF DESCRIPTION OF THE DRAWINGS

Figures 1(a) through 1(d) are sectional views for showing manufacturing procedures of Embodiment 1 up to the formation of an isolation;

Figures 2(a) through 2(e) are sectional views for showing the manufacturing procedures of Embodiment 1 after the formation of the isolation;

Figures 3(a) through 3(f) are sectional views for showing manufacturing procedures of Embodiment 2 after the formation of an isolation;

Figures 4(a) through 4(c) are sectional views for showing manufacturing procedures of Embodiment 3;

Figures 5(a) through 5(c) are sectional views for showing manufacturing procedures of Embodiment 4;

Figures 6(a) through 6(f) are sectional views for showing manufacturing procedures of Embodiment 5;

Figures 7(a) through 7(c) are sectional views for showing manufacturing procedures of Embodiment 6;

Figures 8(a) through 8(c) are sectional views for showing manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 1 is replaced with a layered film and an interlayer insulating film;

Figures 9(a) through 9(c) are sectional views for showing

20

the manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 2 is replaced with a layered film and an interlayer insulating film;

Figures 10(a) through 10(c) are sectional views for showing the manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 4 is replaced with a layered film and an interlayer insulating film;

Figures 11(a) through 11(c) are sectional views for showing the manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 5 is replaced with a layered film and an interlayer insulating film;

Figure 12 is a sectional view for showing the structure of a semiconductor device of Embodiment 8;

Figures 13(a) through 13(e) are sectional views for showing manufacturing procedures for the semiconductor device of Embodiment 8;

Figures 14(a) through 14(e) are sectional views for showing manufacturing procedures for a semiconductor device of Embodiment 9;

20 Figures 15(a) through 15(f) are sectional views for showing manufacturing procedures for a semiconductor device of Embodiment 10;

Figures 16(a) through 16(e) are sectional views for showing manufacturing procedures for a semiconductor device of Embodiment 11;

Figure 17 is a sectional view of a conventional

25

5

10

semiconductor device in which the surfaces of an active area and a trench isolation are placed at the same level;

Figures 18(a) through 18(c) are sectional views for showing manufacturing procedures for the conventional semiconductor device of Figure 17;

Figure 19 is a sectional view of a conventional semiconductor device having a salicide structure and a trench isolation structure;

Figures 20(a) through 20(e) are sectional views for showing manufacturing procedures for the conventional semiconductor device of Figure 19; and

Figures 21(a) and 21(b) are partial sectional views for showing problems, in a conventional semiconductor device having a trench isolation, occurring in an impurity ion injection process and a silicifying process, respectively.

DETAILED DESCRIPTION OF THE INVENTION (Embodiment 1)

Embodiment 1 of the invention will now be described referring to Figures 1(a) through 1(d) and 2(a) through 2(e). In the manufacturing procedures of this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is designed to stretch over an active area and an isolation when alignment shift is not caused in photolithography.

In this embodiment, the isolation is formed as a trench

5

15

isolation. Furthermore, interconnection to be formed above is assumed to be local interconnection in which an insulating film can be comparatively thin, but the embodiment is applicable also to general global interconnection formed on a thick interlayer insulating film.

First, as is shown in Figure 1(a), a resist film 50a having a predetermined pattern is formed on a p-type silicon substrate 1 (or a p-type well). The silicon substrate 1 is dry-etched by using the resist film 50a as a mask, thereby forming a trench 51 with a depth of 1 μm .

Then, as is shown in Figure 1(b), the resist film 50a is removed, and then a silicon oxide film 2x is deposited on the entire top surface of the silicon substrate 1. Through this procedure, the previously formed trench 51 is filled with the silicon oxide film 2x.

Next, as is shown in Figure 1(c), the silicon oxide film 2x on the silicon substrate 1 is removed by, for example, a CMP (chemical mechanical polishing) method or etch-back through dry etching using a resist film, and at the same time, a trench isolation 2b is formed. At this point, the top surface of the silicon substrate 1 and the top surface of the isolation 2b are flattened with no level difference therebetween.

Then, as is shown in Figure 1(d), dry etching with high etch selectivity is conducted so as to etch the silicon substrate 1 alone by a thickness of 0.2 μm . Thus, a step portion which is higher in a stepwise manner than the top

5

10

15

20

surface of the silicon substrate 1 by 0.2 μm is formed in the isolation 2b. The level difference caused by the step portion is required to be sufficiently large in consideration of an amount of over-etch in etching a subsequently formed insulating film 12, and hence, the level difference is preferably equal to or larger than the thickness of the insulating film 12.

It is noted that the method of causing the level difference between the top surface of the isolation 2b and the surface of the active area is not limited to that described above. For example, the level difference can be caused as follows: After an etching stopper film having a thickness corresponding to the level difference is previously deposited on the silicon substrate, a trench is formed and an insulating film for the trench isolation is deposited. Then, the entire top surface of the substrate is flattened by the CMP method or the like, and the etching stopper film is subsequently removed.

Next, As is shown in Figure 2(a), after forming a gate oxide film 3 on the silicon substrate 1, a polysilicon film 4x is deposited on the entire top surface of the substrate.

Then, as is shown in Figure 2(b), after forming a resist film (not shown) having a predetermined pattern on the polysilicon film 4x, dry etching is conducted so as to form a polysilicon electrode 4a on the active area and a polysilicon interconnection 4b on the isolation 2b. Then, by using the gate electrode 4a as a mask, n-type impurity ions are injected at a high concentration, thereby forming high-concentration

5

10

15

20

source/drain regions 8 in the silicon substrate 1 on both sides of the polysilicon electrode 4a.

After this, as is shown in Figure 2(c), the insulating film 12 having a thickness of, for example, 0.15 μm is deposited, so that an interconnection subsequently formed above the insulating film (i.e., the local interconnection in this embodiment) can be electrically insulated from the polysilicon electrode, the polysilicon interconnection and the active area.

Next, as is shown in Figure 2(d), a resist film 25a having a pattern for forming a connection hole is formed on the insulating film 12. At this point, the exposing area of the resist film 25a is positioned without an alignment margin for preventing interference with the isolation 2b. In this embodiment, after the resist film 25a is formed so that the exposing area stretches over the source/drain region 8, that is, the active area of a transistor, and the isolation 2b, dry etching is conducted by using the resist film 25a as a mask, thereby forming a connection hole 14 by removing the insulating film 12 in the exposing area of the resist film 25a. At this point, when the insulating film 12 is, for example, 40% overetched than its thickness of 0.15 µm in order to ensure the formation of the connection hole 14, the isolation 2b in the exposing area of the resist film 25a is etched by a thickness of approximately 0.06 µm. However, in this embodiment, the step portion has a height of 0.2 μm , which is sufficiently larger than this etched amount, and hence, a recess where the

5

10

15

20

top surface of the isolation 2b is lower than the top surface of the silicon substrate 1 is never formed in any part of the connection hole 14.

Next, as is shown in Figure 2(e), a polysilicon film is deposited on the entire top surface and is patterned, thereby forming the local interconnection 13. At this point, the local interconnection 13 is also formed within the connection hole 14, so as to be electrically connected with the source/drain region 8 serving as the active area.

In a semiconductor device formed in the aforementioned procedures, the top surface of the isolation 2b is higher in a stepwise manner than the surface of the active area. Therefore, even when the isolation 2b is removed by some amount by the over-etch in dry etching the insulating film 12, the isolation 2b is prevented from being etched by a thickness exceeding the level difference caused by the step portion. Accordingly, when mask alignment is shifted the in photolithography, a recess with a depth reaching a certain depth of the source/drain region 8 is prevented from being formed in the connection hole 14. As a result, conventional problems, that is, the degradation of the junction voltage resistance and the increase of the junction leakage current caused because of the low impurity concentration at a lower part of the active area of the silicon substrate corresponding to the sidewall of the recess, can be effectively prevented.

5

10

15

20

However, the level difference between the top surface of the isolation 2b and the surface of the active area is not necessarily required to be larger than the thickness of the insulating film 12. The dimensions and materials of the respective components can be determined so as to satisfy the following inequality (1), wherein "a" denotes the thickness of the insulating film 12; "b" denotes the level difference between the top surface of the isolation 2b and the surface of the active area; "ER1" denotes the etching rate of the insulating film 12; "ER2" denotes the etching rate of the isolation 2b; "D" denotes the depth of an impurity diffused layer in the active area; and "OE" denotes the over-etch ratio of the insulating film 12 in the formation of the connection hole 14.

As far as the inequality (1) is satisfied, even when a part of the isolation 2b is removed to be at a lower level than the surface of the silicon substrate in the active area through the formation of the connection hole 14, so that the recess 40 as 20 is shown in Figure 18(c) is formed in a part of the connection hole 14, the bottom of the recess 40 is prevented from reaching the depth where the impurity concentration is low.

Since the alignment margin in view of the mask shift in the photolithography can be omitted, the following effects can be attained: When a distance Lb between the polysilicon electrode 4a serving as the gate electrode and the isolation 2b

25

5

is estimated as an index of the integration, the distance Lb is 0.8 μ m, namely, the sum of the diameter of the connection hole, 0.5 μ m, and the alignment margin from the gate electrode, 0.3 μ m. Thus, the distance Lb can be decreased by 0.4 μ m as compared with the conventional distance La of 1.2 μ m (shown in Figure 17).

(Embodiment 2)

5

10

15

20

25

Embodiment 2 will now be described referring to Figures 3(a) through 3(f). In this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is formed so as to stretch over an active area and an isolation in the same manner as in Embodiment 1, and a step portion between the isolation and the active area is provided with a sidewall.

First, as is shown in Figures 3(a) and 3(b), an isolation 2b whose top surface is higher in a stepwise manner than the surface of an active area by a predetermined level difference and a gate oxide film 3 are formed on a silicon substrate 1 in the same manner as described in Embodiment 1. Then, a polysilicon film 4x is deposited on the entire top surface.

Next, the polysilicon film 4x is patterned, thereby forming a polysilicon electrode 4a and a polysilicon interconnection 4b. The procedures conducted so far are identical to those adopted in Embodiment 1. Then, a silicon oxide film is deposited on the entire top surface and is subjected to anisotropic etching, thereby forming electrode sidewalls 7a on both side surfaces of the polysilicon electrode

4a and interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b. At the same time, a step sidewall 7c is formed on the side surface of the step portion between the isolation 2b and the active area. Each of the sidewalls has a width of, for example, approximately 0.1 μm. After forming the polysilicon electrode 4a, an n-type impurity with a low concentration is ion-injected into the active area, so as to form a low-concentration source/drain region 6. After forming the electrode sidewalls 7a, an n-type impurity with a high concentration is ion-injected into the active area, so as to form a high-concentration source/drain region 8. This is a generally adopted method of manufacturing a MOSFET having the so-called LDD structure.

Then, as is shown in Figures 3(d) through 3(f), the procedures as described in Embodiment 1 referring to Figures 2(c) through 2(e) are conducted, thereby forming an insulating film 12 and a local interconnection 13 thereon.

This embodiment can achieve the effect to improve the integration similarly to Embodiment 1. In addition, owing to the step sidewall 7c, the abrupt level difference between the isolation 2b and the active area can be released. As a result, the amount of residue generated in the formation of the local interconnection 13 by patterning the polysilicon film can be advantageously decreased, and disconnection of the local interconnection 13 and resistance increase thereof can also be prevented.

5

10

15

20

At this point, a distance Lc between the polysilicon electrode 4a serving as a gate electrode and the isolation 2b is estimated as an index of the integration. The distance Lc is 1.0 μ m, namely, the sum of the diameter of the connection hole, 0.5 μ m, the width of the electrode sidewall 7a, 0.1 μ m, the alignment margin from the polysilicon electrode 4a, 0.3 μ m, and the width of the step sidewall 7c, 0.1 μ m. Thus, the distance Lc can be decreased by 0.2 μ m as compared with the conventional distance La of 1.2 μ m (shown in Figure 17).

10 (Embodiment 3)

5

15

20

25

Embodiment 3 will now be described referring to Figures 4(a) through 4(c).

In manufacturing procedures described in this embodiment, a connection hole is formed so as to stretch over an active area and an isolation only when mask alignment shift is caused in the photolithography.

Figure 4(a) shows a state where the procedures described in Embodiment 2 referring to Figures 3(a) through 3(d) have been completed. Specifically, as is shown in Figure 4(a), after an isolation 2b with a top surface higher in a stepwise manner than the surface of an active area, a step sidewall 7c on the side surface of the step portion of the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate electrode, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a, a low-concentration source/drain region 6, a high-concentration source/drain region 8, a

polysilicon interconnection 4b on the isolation 2b, and interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b are formed, an insulating film 12 with a thickness of approximately 0.15 μ m is formed on the entire top surface.

Next, as is shown in Figure 4(b), a resist film 25b for forming a connection hole is formed. At this point, in this embodiment, the resist film 25b is formed so that the connection hole stretches over the active area (i.e., the high-concentration source/drain region 8) and the step sidewall 7c when the mask alignment shift is not caused in the lithography. Then, the insulating film 12 is etched, thereby forming the connection hole 14 stretching over the active area and the step sidewall 7c.

Then, as is shown in Figure 4(c), a local interconnection 13 to be connected with the high-concentration source/drain region 8 is formed on the insulating film 12.

In the state shown in Figure 4(b), the edge of the connection hole 14 can be shifted toward the isolation 2b by a maximum of 0.3 µm due to the mask alignment shift in the lithography. In such a case, the resultant structure becomes that described in Embodiment 2 (shown in Figure 3(e)). However, no recess is formed in the isolation 2b within the connection hole 14 as described in Embodiments 1 and 2 even in such a case. Alternatively, even if a recess is formed, the problems of the degradation of the junction voltage resistance

5

10

20

and the increase of the junction leakage current can be avoided as far as the dimensions and the like of the respective components are determined so as to satisfy the inequality (1).

Also in this embodiment, a distance Lc between the polysilicon electrode 4a and the isolation 2b is estimated as an index of the integration. Similarly to Embodiment 2, the distance Lc is 1.0 μm , namely, the sum of the diameter of the connection hole, 0.5 μm , the width of the electrode sidewall 7a, 0.1 μm , the alignment margin from the polysilicon electrode 4a, 0.3 $\mu\text{m},$ and the width of the step sidewall 7c, 0.1 $\mu\text{m}.$ Thus, the distance Lc can be decreased by 0.2 μm as compared with the conventional distance La of 1.2 µm.

(Embodiment 4)

5

10

Embodiment 4 will now be described referring to Figures 5(a) through 5(c). In manufacturing procedures described in 15 this embodiment, a connection hole for connecting interconnection layer and a silicon substrate is formed so as to stretch over an active area and а polysilicon interconnection on an isolation.

20 Figure 5(a) shows the state where the procedures described in Embodiment 2 referring to Figures 3(a) through 3(d) have been completed. Specifically, as is shown in Figure 5(a), after an isolation 2b with a top surface higher in a stepwise manner than the surface of the active area, a step sidewall 7con the side surface of the step portion of the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate

electrode, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a, a low-concentration source/drain region 6, a high-concentration source/drain region 8, a polysilicon interconnection 4b on the isolation 2b, and interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b are formed, an insulating film 12 with a thickness of approximately 0.15 μ m is formed on the entire top surface.

Next, as is shown in Figure 5(b), a resist film 25c for forming a connection hole is formed. In this embodiment, the resist film 25c is formed with its exposing area stretching over the active area (i.e., the high-concentration source/drain region 8) and the polysilicon interconnection 4b on the isolation 2b when the mask alignment shift is not caused in the lithography. Then, the insulating film 12 is etched, thereby forming the connection hole 14 stretching over the high-concentration source/drain region 8, the isolation 2b and the polysilicon interconnection 4b.

Then, as is shown in Figure 5(c), a local interconnection 13 to be connected with the high-concentration source/drain region 8 and the polysilicon interconnection 4b is formed on the insulating film 12.

When the high-concentration source/drain region 8 is to be electrically connected with the polysilicon interconnection 4b serving as a gate interconnection formed on the isolation 2b in the conventional manufacturing procedures, a connection hole

5

10

15

20

formed on the high-concentration source/drain region 8 and another connection hole formed on the polysilicon interconnection 4b are required to be positioned consideration of alignment margins from the boundaries with the high-concentration source/drain region 8 and the isolation 2b, respectively. contrast, In in this embodiment, interconnection member can be connected with the highconcentration source/drain region 8 and the polysilicon electrode 4b through one connection hole 14 without consideration of the alignment margins. In addition, as described in Embodiments 1 through 3, the problems of the degradation of the junction voltage resistance and the increase of the junction leakage current can be prevented from being caused through the over-etch in etching the insulating film 12.

In this embodiment, the interconnection on the isolation 2b is made of a polysilicon film, but another conductive material or an interconnection on a layer different from the polysilicon electrode can be used instead.

(Embodiment 5)

Embodiment 5 will now be described referring to Figures 6(a) through 6(f). In manufacturing procedures described in this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is formed so as to stretch over an active area, a gate electrode and an isolation.

First, as is shown in Figure 6(a), an isolation 2b with a

5

10

top surface higher in a stepwise manner than the surface of a p-type silicon substrate 1 is formed.

Next, as is shown in Figure 6(b), a polysilicon film 4x with a thickness of 0.2 μm is deposited on the entire top surface, and a silicon oxide film 15x for gate protection with a thickness of approximately 0.15 μm is deposited on the polysilicon film 4x. At this point, the thickness of the silicon oxide film 15x for gate protection is required to be sufficiently large in consideration of an amount of over-etch to be removed in etching a subsequently formed insulating film 12. In this embodiment, the thickness of the silicon oxide film 15x is substantially the same as that of the insulating film 12.

Then, as is shown in Figures 6(c) and 6(d), the procedures as described in Embodiment 2 referring to Figures 3(c) and 3(d) are conducted. Thus, after a polysilicon electrode 4a and a gate protection film 15a together serving as a gate electrode, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a and the gate protection film 15a, a lowconcentration source/drain region 6, a high-concentration source/drain region 8, a polysilicon interconnection 4b and an interconnection protection film 15b on the isolation 2b, interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b and the interconnection protection film 15b and a step sidewall 7c are formed, the insulating film 12 with a thickness of approximately 0.15 μm is

5

10

15

20

formed on the entire top surface.

Next, as is shown in Figure 6(e), a resist film 25d for forming a connection hole is formed. At this point, in this embodiment, the resist film 25d is formed so that the connection hole stretches over the polysilicon electrode 4a, the high-concentration source/drain region 8 serving, as the active area and the isolation 2b when the mask alignment shift is not caused in the lithography. Accordingly, when the alignment shift is not caused, the exposing area of the resist film 25d stretches also over a part of the polysilicon electrode 4a. Then, the insulating film 12 is patterned by dry At this point, a part of the isolation 2b and the etching. gate protection film 15a in the exposing area of the resist film 25d are also removed by some amount by the over-etch in the dry etching of the insulating film 12. However, the connection hole 14 never reaches the polysilicon electrode 4a.

Then, as is shown in Figure 6(f), a polysilicon film is deposited on the entire top surface and then patterned, thereby forming a local interconnection 13 to be connected with the high-concentration source/drain region 8.

In this embodiment, the problems of the degradation of the junction voltage resistance and the increase of the junction leakage current can be avoided as in the aforementioned embodiments even when the insulating film 12 is 40% over-etched than its thickness of 0.15 μ m in order to form the connection hole 14.

5

10

15

20

In particular in this embodiment, the connection hole 14 stretches also over the polysilicon electrode 4a when the alignment shift is not caused in the lithography. Therefore, when the insulating film 12 is, for example, 40% over-etched than its thickness of 0.15 μm in the dry etching thereof, although a part of the gate protection film 15a is etched by a thickness of approximately 0.06 μm . However, the conventional problem of the electric short circuit with an interconnection on an upper layer through the connection hole can be avoided since the thickness of the gate protection film 15a is 0.15 μm , which is sufficiently larger than 0.06 μm .

It is noted that the thickness of the gate protection film 15a can be determined as follows: The dimensions and materials of the respective components are determined so as to satisfy the following inequality (2), wherein "a" denotes the thickness of the insulating film 12; "c" denotes the thickness of the gate protection film 4a, "ER1" denotes the etching rate of the insulating film 12; "ER3" denotes the etching rate of the gate protection film 4a; and "OE" denotes the over-etch ratio of the insulating film 12 in the formation of the connection hole 14:

OE x a x (ER3 / ER1) < c ... (2)

At this point, a distance Ld between the polysilicon electrode 4a serving as the gate electrode and the isolation 2b is estimated as an index of the integration. The distance Ld is 0.7 μ m, namely, the sum of the diameter of the connection hole, 0.5 μ m, the width of the electrode sidewall 7a, 0.1 μ m,

5

10

15

20

and the width of the step sidewall 7c, 0.1 μm . Thus, the distance Ld can be decreased by 0.5 μm as compared with the conventional distance of 1.2 μm .

(Embodiment 6)

5

10

15

20

25

Embodiment 6 will now be described referring to Figures 7(a) through 7(c). In manufacturing procedures described in this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is formed so as to stretch over an active area, an electrode sidewall and an isolation when the alignment shift is not caused, and is formed so as to stretch also over a polysilicon electrode only when the alignment shift is caused.

Figure 7(a) shows the state where the procedures described in Embodiment 5 referring to Figures 6(a) through 6(d) have been completed. Specifically in Figure 7(a), after an isolation 2b having a top surface higher in a stepwise manner than the surface of the active area, a step sidewall 7c on the side surface of the step portion of the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate electrode, a gate protection film 15a on the polysilicon electrode 4a, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a and the gate protection film 15a, a low-concentration source/drain region 6, a high-concentration source/drain region 8, a polysilicon interconnection 4b on the polysilicon interconnection 4b and interconnection sidewalls

7b on both side surfaces of the polysilicon interconnection 4b and the interconnection protection film 15b are formed, an insulating film 12 having a thickness of approximately 0.15 μm is formed on the entire top surface.

Next, as is shown in Figure 7(b), a resist film 25e having a pattern for forming a connection hole is formed. At this point, in this embodiment, the resist film 25e is formed so that its exposing area can expose at least the step sidewall 7c and the high-concentration source/drain region 8 serving as the active area and stretches also over the electrode sidewall 7a.

Then, a polysilicon film is deposited on the entire top surface and patterned, thereby forming a local interconnection 13 to be connected with the high-concentration source/drain region 8.

In the procedure shown in Figure 7(b) of this embodiment, when the exposing area of the resist film 25e is shifted by, for example, a maximum of 0.3 µm due to the alignment shift in the lithography, the connection hole 14 is formed so as to stretch also over a part of the polysilicon electrode 4a. When the exposing area of the resist film 25e is shifted in the reverse direction, the connection hole 14 is formed so as to stretch also over a part of the isolation 2b. However, in either case, the junction voltage at the edge of the isolation 2b is prevented from degrading and the junction leakage current is prevented from increasing as far as the dimensions and the like of the respective components are determined so as to

5

10

15

20

satisfy the inequalities (1) and (2). In addition, an electrical short circuit between an interconnection member such as the local interconnection and the polysilicon electrode 4a can be avoided.

At this point, a distance Le between the polysilicon electrode 4a serving as the gate electrode and the isolation 2b is estimated as an index of the integration. Similarly to Embodiment 5, the distance Le is 0.7 μ m, namely, the sum of the diameter of the connection hole, 0.5 μ m, the width of the electrode sidewall 7a, 0.1 μ m, and the width of the step sidewall 7c, 0.1 μ m. Thus, the distance Le can be decreased by 0.5 μ m as compared with the conventional distance of 1.2 μ m.

In each of the aforementioned embodiments, the local interconnection is adopted as the interconnection member so as to make the insulating film 12 comparatively thin. However, each embodiment can be applied to an interconnection member using a general global interconnection formed with an interlayer insulating film sandwiched. When the global interconnection is adopted, the interlayer insulating film is comparatively thick. Therefore, the effects of the embodiments can be similarly attained by decreasing the over-etch ratio of the interlayer insulating film in the formation of the connection hole or by increasing the level difference between the top surface of the isolation and the surface of the active area. This will be described in more detail in Embodiment 7 below.

5

10

15

20

25

į

Furthermore, when the isolation 2b and the gate protection film 15a used in Embodiment 5 or 6 are made of a material having a smaller etching rate than the material for the insulating film 12 against the etching for forming the connection hole, the semiconductor device can be manufactured with more ease.

In addition, when the insulating film 12 in each of the aforementioned embodiments has a multilayered structure including at least one lower layer made of a material having a smaller etching rate against the etching for forming the connection hole, the semiconductor device can be manufactured with more ease.

(Embodiment 7)

5

10

15

20

25

Embodiment 7 will now be described in which an interconnection layer formed on a thick interlayer insulating film is connected with an active area of a semiconductor substrate through a contact hole formed on the interlayer insulating film.

Figures 8(a) through 8(c) are sectional views for showing procedures for forming a layered film 10 and an interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 1. As is shown in Figure 8(a), after conducting the procedures shown in Figures 1(a) through 1(d) and 2(a) through 2(c), a layered film 10 including a silicon oxide film 10a with a thickness of approximately 70 nm and a silicon nitride film 10b with a thickness of approximately 80

nm is formed on the entire top surface of the substrate. Then, an interlayer insulating film 11 of a silicon oxide film with a thickness of approximately 600 nm is deposited thereon. Next, a resist film 25a having a pattern for forming a contact hole is formed on the interlayer insulating film 11. At this point, the exposing area of the resist film 25a is positioned without an alignment margin for avoiding interference with an isolation 2b. In Figure 8(a), the resist film 25a is formed so that the exposing area stretches over a source/drain region 8 serving as the active area of a transistor and the isolation 2b.

Next, as is shown in Figure 8(b), etching is conducted by using the resist film 25a as a mask, thereby selectively removing the interlayer insulating 25a and the layered film 10. Thus, a contact hole 20 stretching over the isolation 2b and the active area is formed.

Then, as is shown in Figure 8(c), a plug underlying film 21 made of a TiN/Ti film and a W plug 22 are deposited within the contact hole 20 by selective CVD. Furthermore, an aluminum alloy film is deposited on the entire top surface of the substrate and the aluminum alloy film is patterned, thereby forming a first layer metallic interconnection 23. At this point, the first layer metallic interconnection 23 is electrically connected with the source/drain region 8 serving as the active area through the W plug 22 and the plug underlying film 23 filled in the contact hole 20.

5

10

15

20

Figures 9(a) through 9(c) are sectional views for showing procedures for forming a layered film 10 and an interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 2. In these manufacturing procedures, a procedure for forming sidewalls 7a through 7c is added to the manufacturing procedures shown in Figures 8(a) through 8(c), so as to manufacture a transistor having the LDD structure.

Figures 10(a) through 10(c) are sectional views for showing procedures for forming a layered film 10 and an interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 4. In the procedure shown in Figure 10(a), a resist film 25c having its exposing area stretching over the active area and the gate interconnection 4b is formed on the interlayer insulating film 11. Thereafter, the same procedures as those shown in Figures 8(b) and 8(c) are conducted.

Figures 11(a) through 11(c) are sectional views for showing procedures for forming a layered film 10 and an interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 5. In the procedure shown in Figure 11(a), a gate protection silicon oxide film 15a is formed on a gate electrode 4a, and the layered film 10 and the interlayer insulating film 11 are formed thereon. Then, a resist film 25d having its exposing area stretching over the isolation, the active area and the gate electrode 4a is formed on the interlayer insulating film 11. Thereafter, the same

5

10

15

20

procedures as those shown in Figures 8(b) and 8(c) are conducted.

In each of the procedures shown in Figures 8(b), 9(b), 10(b) and 11(b), the silicon nitride film 10b having high 5 etching selectivity against the silicon oxide film is formed below the interlayer insulating film 11. Therefore, the silicon nitride film 10b is prevented from being completely removed by the over-etch in etching the interlayer insulating When the silicon nitride film 10b is to be removed 10 from the layered film 10, the silicon oxide film 10a is prevented from being completely removed since the etching selectivity between the silicon nitride film 10b and the silicon oxide film 10a below is high. Furthermore, since the silicon oxide film 10a has a thickness of approximately 70 nm, 15 which is smaller than the level difference of 0.2 µm between the isolation and the active area, the isolation 2b is prevented from being etched to be lower than the surface of the active area by the over-etch in etching the silicon oxide film 10a. In other words, a recess where the top surface of the 20 isolation 2b is lower than the surface of the silicon substrate is never formed in any part of the contact hole Accordingly, in the formation of the contact hole electrically connecting the interconnection layer formed on the interlayer insulating film and the active area of the semiconductor substrate, the same effects as those described in the aforementioned embodiments can be attained.

However, the underlying film below the interlayer insulating film can be omitted in this embodiment. Even when it is omitted, since the step portion is formed between the top surface of the isolation and the surface of the active area, the isolation cannot be etched to be lower than the surface of the active area in the formation of the contact hole. Thus, the degradation of the junction voltage resistance the increase of the junction leakage current can be prevented as much as possible.

10 (Embodiment 8)

5

15

20

25

Embodiment 8 will now be described referring to Figures 12 and 13(a) through 13(e). Figure 12 is a sectional view showing the structure of a semiconductor device of this embodiment, and Figures 13(a) through 13(e) are sectional views for showing manufacturing procedures for the semiconductor device having the structure shown in Figure 12.

As is shown in Figure 12, in a silicon substrate (or well) l of one conductivity type, a trench isolation 2b is formed in an isolation region Reiso for partitioning an area in the vicinity of the surface of the silicon substrate 1 into a plurality of transistor regions Refet. The top surface of the isolation 2b is sufficiently higher than the surface of the silicon substrate 1 in each transistor region Refet, and a step portion with a predetermined level difference is formed between the isolation 2b and the transistor region Refet. This isolation 2b is formed by filling a trench formed in the

silicon substrate 1 with an insulating material as described below. Furthermore, a channel stop region 60 of the same conductivity type as that of the silicon substrate 1 is formed at least below the isolation 2b.

In each transistor region Refet partitioned by the isolation 2b is formed a MOS transistor including a gate electrode 4a, a gate oxide film 3, electrode sidewalls 7a, a low-concentration source/drain region 6 and concentration source/drain region 8. Also, on the silicon substrate 1 excluding the transistor regions Refet and on the isolation 2b, a gate interconnection 4b formed simultaneously with the gate electrode 4a and interconnection sidewalls 7b are formed. Furthermore, an upper gate electrode 9a, an upper gate interconnection 9b and a source/drain electrode 9c each made of titanium silicide (TiSi2) are formed on the gate electrode 4a, gate interconnection 4b and the high-concentration the source/drain region 8, respectively.

This embodiment is characterized by a step sidewall 7c formed on the side surface of the step portion of the isolation 2b simultaneously with the electrode sidewalls 7a and the interconnection sidewalls 7b. A part of the step sidewall 7c is communicated with the electrode sidewalls 7a and the interconnection sidewalls 7b.

Furthermore, on the entire top surface of the substrate bearing the isolation 2b, the gate electrode 4a and the like, an interlayer insulating film 11 and a first layer metallic

5

10

15

20

interconnection 23 are formed. The first layer metallic interconnection 23 is connected with the upper gate electrode 9a and the source/drain electrode 9c in the transistor region through a W plug 22.

Now, the manufacturing procedures for realizing the structure shown in Figure 12 will be described referring to Figures 13(a) through 13(e).

First, as is shown in Figure 13(a), a silicon oxide film 52 and a silicon nitride film 53 are deposited on a silicon substrate 1. Then, a resist film 50a for exposing the isolation regions Reiso and masking the transistor regions Refet is formed on the silicon nitride film 53. After this, etching is conducted by using the resist film 50a as a mask, so as to selectively remove the silicon nitride film 53 and the silicon oxide film 52 and further etch the silicon substrate 1, thereby forming a trench 51. At this point, differently from the conventional method of forming a trench, the silicon nitride film 53 has a thickness as large as approximately 150 through 200 nm. However, the silicon oxide film 52 has a thickness of 10 through 20 nm as in the conventional method. The depth of the trench 51 can be approximately 500 nm also as in the conventional method. Then, impurity ions of a conductivity type different from that of an impurity to be injected into a subsequently formed source/drain region are injected, thereby forming a channel stop region 60.

Next, as is shown in Figure 13(b), after removing the

10

15

20

resist film 50a, a silicon oxide film (not shown) is deposited so as to have a sufficient thickness larger than the sum of the depth of the trench 51 and the thickness of the remaining silicon nitride film 53, namely, the height from the bottom of the trench 51 to the top surface of the silicon nitride film 53. Then, the silicon oxide film is removed by the CMP method so as to expose the surface of the silicon nitride film 53, thereby flattening the entire top surface of the substrate. Through this procedure, a trench isolation 2b made of the silicon oxide film is formed in the isolation region Reiso. The flattening method to be adopted is not limited to that described above but the surface can be flattened by etch-back using a resist film having a reverse pattern to the pattern of the transistor region Refet.

Then, the silicon nitride film 53 is removed by using a phosphoric acid boiling solution or the like and the silicon oxide film 52 is removed by using a hydrofluoric acid type wet etching solution or the like, so as to expose the surface of the silicon substrate 1 in the transistor region Refet, which procedures are not shown in the drawing. At this point, a step portion having a sufficient level difference between the surface of the silicon substrate 1 in the transistor region Refet and the top surface of the isolation 2b is exposed characteristically in this embodiment. The level difference is set at approximately 50 through 100 nm in consideration of the amount of over-etch in a procedure for forming sidewalls

5

10

15

20

described below. However, in order to effectively achieve the effects of this embodiment, the thickness of an insulating film for the sidewall and the amount of over-etch are required to be appropriately determined in the subsequent procedure for forming the sidewalls.

Then, as is shown in Figure 13(c), a polysilicon film 4 is deposited on the silicon substrate 1 and the isolation 2b, and the resist film 50b for exposing an area excluding the areas for a gate electrode and a gate interconnection is formed thereon. Then, the dry etching is conducted by using the resist film 50b as a mask, thereby forming the gate electrode 4a and the gate interconnection 4b, which procedure is not shown in the drawing.

Next, as is shown in Figure 13(d), by using the gate electrode 4a as a mask, impurity ions at a low concentration are injected, thereby forming a low-concentration source/drain region 6. Then, an insulating film 7 (a silicon oxide film) is deposited on the entire top surface of the substrate.

Then, as is shown in Figure 13(e), the insulating film 7 is anisotropically etched, thereby forming the electrode sidewalls 7a on the both side surfaces of the gate electrode 4a and interconnection sidewalls 7b on the both side surfaces of the gate interconnection 4b. At the same time, a step sidewall 7c is formed on the side surface of the step portion between the silicon substrate 1 in the transistor region Refet and the isolation 2b. After forming these sidewalls, impurity ions are

5

10

15

20

injected, thereby forming the high-concentration source/drain region 8. Also at this point, the step portion between the silicon substrate 1 in the transistor region Refet and the isolation 2b has the sufficient level difference.

Although the procedures thereafter are not shown in the drawing, an upper gate electrode 9a, an upper interconnection 9b and a source/drain electrode 9c are formed by a silicifying procedure, an interlayer insulating film 11 is deposited and a contact hole is formed, and then the contact hole is filled with a metal, and a first layer metallic In this manner, the MOS interconnection 12 is formed. transistor having the trench isolation structure as shown in Figure 12 is manufactured.

In the aforementioned procedures, the electrode sidewalls 7a and the like are formed in order to manufacture a transistor with the LDD structure. However, the electrode sidewalls 7a and the like can be formed in a transistor having the so-called pocket injection structure, in which a punch-through stopper is formed by injecting an impurity of a different conductivity type into an area between the source/drain region and the channel region. Therefore, this embodiment is applicable to such a transistor having the pocket injection structure.

In manufacturing a MOS transistor having a gate length of $1~\mu m$ or less as in this embodiment, it is necessary to form the electrode sidewalls 7a on the side surfaces of the gate electrode 4a in order to provide the transistor with the LDD

5

10

15

20

structure or the pocket injection structure in which the short channel effect can be suppressed and the reliability of the The thickness of the electrode transistor can be ensured. sidewall 7a depends upon the characteristics of a device to be manufactured. Since the sidewall is formed by dry etching with high anisotropy, its thickness can be controlled substantially only by controlling the thickness of the film to be deposited. However, 10% through 30% over-etch is generally conducted in consideration of the fluctuation in the etching rate in the wafer and the fluctuation in the thickness of the deposited film. For example, when the electrode sidewall 7a is formed out of an insulating film with a thickness of 100 nm, the etching is conducted for a time period corresponding to time required for removing an insulating film with a thickness of 110 through 130 nm.

At this point, the isolation 2b made of an oxide film is etched at higher selectivity than the silicon substrate 1 in the transistor region Refet, and hence, the isolation 2b is removed by a thickness of, for example, 10 through 30 nm. Therefore, in the conventional structure, the surface of the isolation 105a becomes lower than the surface of the silicon substrate 101 as is shown in Figures 21(a) and 21(b), resulting in causing the aforementioned problems. In contrast, in the state of this embodiment shown in Figure 13(d), the isolation 2b has the step portion whose surface is higher than the surface of the silicon substrate in the transistor region

5

10

15

20

Refet, resulting in effectively preventing the problems. other words, even when the impurity ions are diagonally formation of the high-concentration injected for the source/drain region 8, the impurity ions are prevented from being implanted below the edge of the isolation 2b because the step portion of the isolation 2b has a sufficient level Accordingly, a distance between the highdifference. concentration source/drain region 8 and the channel stop region 60 can be made substantially constant, thereby preventing the degradation of the junction voltage resistance and the increase of the junction leakage. Furthermore, in the formation of the source/drain electrode 9c of silicide on the high-concentration source/drain region 8, the step sidewall 7c effectively prevents the silicide layer from being formed in the boundary between the silicon substrate 1 and the isolation Therefore, it is possible to effectively prevent a short circuit current from occurring between the source/drain electrode 9c and the channel stop region 60.

In order to effectively achieve the aforementioned effects in this embodiment, however, the level difference caused by the step portion is preferably larger than the amount of over-etch in the formation of the sidewalls, that is, 10 through 30 nm. Furthermore, in practical use, after the formation of the isolation 2b, other procedures are conducted in which the thickness of the silicon oxide film used as the isolation 2b is decreased, such as a procedure for removing the silicon oxide

5

10

15

20

film 52. Therefore, it is preferred that the step portion is previously formed so as to have a sufficiently large level difference also in consideration of the afterward decreased amount. Accordingly, the lower limit of the thickness of the silicon nitride film 53 deposited in the procedure shown in Figure 13(a) is determined on the basis of the amount of overetch and the etched amount in the procedure for removing the silicon oxide film 52.

In this embodiment, the silicon nitride film 53 is used as an etching mask for forming the trench 51. This film can be made of any material which has large etching selectivity against the silicon oxide film, and can be, for example, a polysilicon film or the like.

This embodiment exemplifies the so-called salicide structure in which the upper gate electrode 9a and the source/drain electrode 9c are simultaneously silicified in a self-aligned manner for attaining low resistance. It goes without saying that the embodiment is applicable to a structure in which a gate electrode is previously formed as a polycide electrode and a source/drain electrode alone is silicified afterward.

(Embodiment 9)

Embodiment 9 will now be described referring to Figures 14(a) through 14(e). This embodiment is different from Embodiment 8 in that a gate oxide film and a polysilicon film serving as a gate electrode are deposited before forming a

5

10

15

20

trench isolation.

5

10

15

First, as is shown in Figure 14(a), a gate oxide film 3 and a polysilicon film 4 serving as a gate electrode of a MOS transistor are successively deposited on a silicon substrate 1. A resist film 50a for exposing an isolation region Reiso and masking a transistor region Refet is patterned. By using the resist film 50a as a mask, the polysilicon film 4 and the gate oxide film 3 are selectively removed, and further the silicon substrate 1 is etched, thereby forming a trench 51 serving as the isolation region. At this point, differently from the conventional method of forming a trench, the thickness of the polysilicon film 4 is set at 150 through 200 nm, that is, substantially the same thickness as that of the silicon nitride film used in Embodiment 8. The gate oxide film 3 has a thickness of 10 through 20 nm. The depth of the trench 51 is approximately 500 nm. Then, impurity ions of a different conductivity type from that of an impurity to be injected into a source/drain region formed afterward are injected, thereby forming a channel stop region 60.

Then, after removing the resist film 50a, a silicon oxide film 2 (not shown) is deposited so as to have a sufficient thickness larger than the sum of the depth of the trench 51 and the thickness of the remaining polysilicon film 4, namely, the height from the bottom of the trench 51 to the top surface of the polysilicon film 4. The silicon oxide film 2 is removed by the CMP method until the surface of the polysilicon film 4 is

exposed, thereby flattening the top surface of the substrate. Through this procedure, a trench isolation 2b made of the silicon oxide film is formed in the isolation region Reiso. The flattening method to be adopted is not limited to that described above but the surface can be flattened by etch-back using a resist film having a reverse pattern to the pattern of the transistor region Refet.

Next, as is shown in Figure 14(b), a conductive film 18 serving as a gate interconnection layer (which can be made of a conductive polysilicon film; a silicide film of WSi, TiSi or the like; or a metal with a high melting point such as W with a sandwiched barrier metal such as TiN for achieving low resistance) and a protection film 19 made of an insulating film are deposited on the flattened substrate. Then, a resist film 50b for exposing an area excluding the areas for a gate electrode and a gate interconnection is formed. By using the resist film 50b as a mask, dry etching is conducted, thereby forming a gate electrode 4a, an upper gate electrode 18a and a protection film 19a, a gate interconnection 4b, an upper gate interconnection 18b and a protection film 19b, which procedures are not shown in the drawing. At this point, a step portion having a sufficient level difference between the surfaces of the silicon substrate 1 in the transistor region Refet and the isolation 2b is exposed characteristically in this embodiment. The level difference is approximately 50 through 100 nm in consideration of the amount of over-etch in the subsequent

5

10

15

20

procedure for forming sidewalls and the like. However, in order to effectively achieve the effects of this embodiment, the thickness of an insulating film for the sidewall and the amount of over-etch are required to be appropriately determined in the subsequent procedure for forming the sidewalls.

Then, as is shown in Figure 14(c), similarly to Embodiment 8, after forming a low-concentration source/drain region 6 on either side of the gate electrode 4a in the active area, an insulating film 7 (silicon oxide film) is deposited on the entire top surface of the substrate.

Next, as is shown in Figure 14(d), the insulating film 7 is anisotropically etched, thereby forming electrode sidewalls 7a on both side surfaces of the gate electrode 4a and the like and interconnection sidewalls 7b on both side surfaces of the gate interconnection 4b and the like. At the same time, a step sidewall 7c is formed on the side surface of the step portion between the silicon substrate 1 in the transistor region Refet and the isolation 2b. After forming these sidewalls, impurity ions are injected, thereby forming a high-concentration source/drain region 8. Also at this point, the step portion between the silicon substrate 1 in the transistor region Refet and the isolation 2b has a sufficient level difference.

Next, as is shown in Figure 14(e), a source/drain electrode 9c is formed out of silicide only on the high-concentration source/drain region 8.

Although the procedures thereafter are not shown in the

5

10

15

20

drawing, an interlayer insulating film 11 is deposited, a contact hole is formed, and the contact hole is filled with a (such as tungsten), and a first layer metallic interconnection 12 is formed. Thus, a MOS transistor having a trench isolation similar to that shown in Figure 12 is In this embodiment, however, on the gate electrode 4a and the gate interconnection 4b are formed the upper gate electrode 18a and the upper gate interconnection 18b made of conductive polysilicon, silicide or the like as well as the protection films 19a and 19b made of the insulating film, respectively. The source/drain electrode 9c of silicide is formed in the procedure different from that for forming the upper gate electrode 18a and the upper gate interconnection 18b.

In this manner, the step portion which is higher at the side closer to the isolation 2b is formed between the silicon substratel in the transistor region Refet and the isolation 2b, and the step portion is provided with the step sidewall 7c on its side surface in this embodiment. Therefore, the same effects as those of Embodiment 8 can be exhibited with a reduced number of manufacturing procedures.

In addition, the procedure for forming the gate electrode 4a and the gate interconnection 4b after the procedure shown in Figure 14(b) can be conducted on the completely flat top surface of the substrate without being affected by the step portion at the edge of the isolation 2b in this embodiment.

5

10

15

20

Therefore, a refined pattern can be advantageously stably formed.

(Embodiment 10)

5

10

15

20

25

Embodiment 10 will now be described referring to Figures 15(a) through 15(f), which are sectional views for showing manufacturing procedures for a semiconductor device of this embodiment.

Before achieving the state shown in Figure 15(a), a trench isolation 2b, a channel stop region 60, a low-concentration source/drain region 6, a gate insulating film 3, a gate electrode 4a, a gate interconnection 4b and the like are formed through the same procedures as those described in Embodiment 8. Then, a protection oxide film 31, a silicon nitride film 32 for sidewalls and a polysilicon film 33 for a mask are deposited on the substrate by the CVD method. At this point, the thickness of a polysilicon film to be used as the gate electrode 4a and the gate interconnection 4b is 330 nm, and the minimum line width is 0.35 µm. The protection oxide film 31 has a thickness of approximately 20 nm, the silicon nitride film 32 has a thickness of approximately 30 nm, and the polysilicon film 33 has a thickness of approximately 30 nm, and the polysilicon film 33 has a thickness of approximately 100 nm.

Then, as is shown in Figure 15(b), the polysilicon film 33 is etched back by RIE (reactive ion etching), thereby forming electrode polysilicon masks 33a, interconnection polysilicon masks 33b and a step polysilicon mask 33c on side surfaces of the gate electrode 4a, the gate interconnection 4b and a step

portion of the isolation 2b, respectively. At this point, the etching selectivity between the polysilicon film 33 and the silicon nitride film 32 is large.

Next, as is shown in Figure 15(c), by using the remaining polysilicon masks 33a, 33b and 33c as masks, wet etching using heated phosphoric acid (H₃PO₄) at 150°C is conducted, so as to have portions of the silicon nitride film 32 covered with the polysilicon masks 33a, 33b and 33c remained and remove the other portions thereof. At this point, the etching selectivity between the silicon nitride film 32 and the polysilicon masks 33a, 33b and 33c can be approximately 30:1. Through this procedure, electrode sidewalls 32a, interconnection sidewalls 32b and a step sidewall 32c each having an L-shape remain on the sides of the gate electrode 4a, the gate interconnection 4b and the step portion, respectively.

Then, as is shown in Figure 15(d), by using the gate electrode 4a, the protection oxide film 31, the electrode polysilicon mask 33a, the electrode sidewall 32a, the step polysilicon mask 33c and the step sidewall 32c as masks, impurity ions are injected at a high concentration into the active area of the silicon substrate 1, thereby forming a high-concentration source/drain region 8.

Then, as is shown in Figure 15(e), the polysilicon masks 33a, 33b and 33c are removed by dry or wet etching.

Next, as is shown in Figure 15(f), exposed portions of the protection oxide film 31 on the substrate are removed by using

5

10

15

20 ·

a HF type etching solution. Then, a titanium film is deposited and a first RTA treatment is conducted, thereby forming a silicide layer of a TiSi, film through the reaction between titanium and silicon. The titanium film is then removed, and a second RTA treatment is conducted, so that an upper electrode 9a, an upper interconnection 9b and a source/drain electrode 9c each of a silicide layer with a low resistance are formed on the gate electrode 4a, the gate interconnection 4b and the source/drain region 8, respectively. Thereafter, an interlayer insulating film is deposited, the top surface of the substrate flattened, contact hole is formed, interconnection film is deposited, and a metallic interconnection is formed. Thus, an LSI is manufactured.

Since the protection oxide film 31 and the L-shaped step sidewall 32c are formed on the side surface of the step portion in the procedure shown in Figure 15(f) in this embodiment, the silicide layer is effectively prevented from being formed in the boundary between the active area of the silicon substrate 1 and the isolation 2b.

20 Furthermore, since the protection oxide film 31 is formed on the isolation 2b and the active area of the silicon substrate 1 in the procedures shown in Figures 15(c) and 15(d), the thickness of the isolation 2b is never decreased through the formation of the L-shaped sidewalls 32a, 32b and 32c.

25 Accordingly, it is possible to decrease the level difference between the isolation 2b and the silicon substrate 1, resulting

5

10

in improving the patterning accuracy for the gate.

In the formation of the gate electrode, first and second conductive films can be used similarly to Embodiment 2. Also in this case, the same effects as those of this embodiment can be exhibited.

(Embodiment 11)

5

10

15

20

25

In each of the aforementioned embodiments, each sidewall is made of an insulating material such as a silicon oxide film and a silicon nitride film. The sidewall can be made of a conductive material such as a polysilicon film. Figure 16(a) through 16(e) are sectional views for showing manufacturing procedures for a semiconductor device including conductive sidewalls.

Before attaining the state shown in Figure 16(a), a trench isolation 2b, a channel stop region 60, a low-concentration source/drain region 6, a gate insulating film 3, a gate electrode 4a, a gate interconnection 4b and the like are formed . through the same procedures as those described in Embodiment 8. Then, a protection oxide film 31 and a polysilicon film 34 for sidewalls are deposited on the top surface by the CVD method. In this embodiment, on the gate electrode 4a and the gate interconnection 4b are formed protection silicon oxide films 15a and 15b, respectively. At this point, a polysilicon film used as the gate electrode 4a and the gate interconnection 4b has a thickness of 330 nm, and the minimum line width is 0.35 µm. The protection oxide film 31 has a

thickness of approximately 20 nm and the polysilicon film 34 has a thickness of approximately 100 nm.

Next, as is shown in Figure 16(b), the polysilicon film 34 is etched back by the RIE, thereby forming electrode sidewalls 34a, interconnection sidewalls 34b and a step sidewall 34c each made of the polysilicon film on sides of the gate electrode 4a, the gate interconnection 4b and a step portion of the isolation 2b, respectively.

Next, as is shown in Figure 16(c), by using the gate electrode 4a, the protection oxide film 31, the electrode sidewalls 34a and the step sidewall 34c as masks, impurity ions are injected at a high concentration into an active area of the silicon substrate 1, thereby forming a high-concentration source/drain region 8.

Then, as is shown in Figure 16(d), exposed portions of the protection oxide film 31 on the substrate are removed by using the HF type etching solution. Then, as is shown in Figure 16(e), a titanium film is deposited and a first RTA treatment is conducted, thereby forming a silicide layer made of a TiSi, film through the reaction between titanium and silicon. The titanium film is then removed and a second RTA treatment is conducted, thereby forming a source/drain electrode 9d made of a silicide layer stretching over the electrode sidewall 34a, the high-concentration source/drain region 8 and the step sidewall 34c. Since the silicide layer is formed also on the interconnection sidewall 34b, this silicide layer can be

5

10

15

20

connected with the source/drain electrode. Therefore, in this embodiment, etching is conducted on the isolation 2b by using a resist film or the like, so as to selectively remove the interconnection sidewalls 34b on the sides of the gate interconnection 4b as well as the silicide layer thereon. Thus, the source/drain electrodes 9d in the respective active areas are prevented from being mutually connected. It is possible to selectively remove merely the interconnection sidewalls 34b on the sides of the gate interconnection 4b immediately after forming the sidewalls 34a, 34b and 34c of the polysilicon film.

Thereafter, an interlayer insulating film is deposited, the top surface of the substrate is flattened, a contact hole is formed, a metallic interconnection film is deposited, and a metallic interconnection is formed. Thus, an LSI is manufactured.

In this embodiment, the source/drain electrode 9d is ultimately formed so as to stretch over a large area including the electrode sidewall 34a, the high-concentration source/drain region 8 and the step sidewall 34c. Accordingly, the level difference between the transistor region Refet and the isolation 2b can effectively prevent the high-concentration source/drain region 8 from being brought close to the channel stop region 60 in the impurity ion injection. Furthermore, in the formation of the source/drain electrode 9d of silicide on the high-concentration source/drain region 8, also the step

5

10

15

20

sidewall 34c is silicified by a certain thickness. However, since the silicide layer is prevented from being formed in a further thickness, a short circuit current between the source/drain electrode 9d and the channel stop region 60 is effectively prevented from being caused by the formation of the silicide layer in the interface between the isolation and the silicon substrate. Moreover, since the large area stretching over the electrode sidewall 34a, the high-concentration source/drain region 8 and the step sidewall 34c is silicified in this embodiment, it is very easy to form a contact member to be connected with an upper first layer interconnection. As a result, the area of the transistor region Refet can be decreased, namely, the integration of the semiconductor device can be advantageously improved. Although the electrode sidewalls 34a and the interconnection sidewalls 34b are made of a conductive polysilicon film, there is no possibility of a short circuit between the sidewall and the gate because the respective sidewalls 34a and 34b are insulated from the gate electrode 4a and the gate interconnection 4b by the protection oxide film 31.

In the formation of the gate electrode, first and second conductive films can be used similarly to Embodiment 9, and also in this case, the same effects as those of this embodiment can be attained.

25 The sidewalls are made of a polysilicon film in this embodiment, and the polysilicon film can be replaced with an

5

10

15

amorphous silicon film. Furthermore, the sidewalls can be made not only of a silicon film but also of another conductive material such as a metal, and it is not necessarily required to silicify the sidewalls.

In each of the aforementioned embodiments, the description is made on the case where the semiconductor element formed in the active area is a field effect transistor. However, the invention is not limited to these embodiments, and is applicable when the semiconductor element is a bipolar transistor and the active area is an emitter diffused layer, a collector diffused layer or a base diffused layer of the bipolar transistor.

In each embodiment, setting of an angle of the side surface of the step portion to be equal to or more than 70° ensures a large level difference between the active area and the side surface of the step portion around the boundary of the active area, thereby preventing formation of a deep recess on the isolation.

5

10

WHAT IS CLAIMED IS:

5

10

20

25

1. A semiconductor device in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprising:

an isolation for surrounding and isolating each active area, the isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area;

an insulating film formed so as to stretch over each active area and the isolation;

plural holes each formed by removing a portion of the insulating film disposed at least on the active area;

plural buried conductive layers filled in the respective holes; and

plural interconnection members formed on the insulating film so as to be connected with the respective active areas through the respective buried conductive layers.

2. The semiconductor device of Claim 1,

wherein at least a part of the plural holes are formed by also removing another portion of the insulating film disposed on the isolation due to fluctuation in manufacturing procedures.

3. The semiconductor device of Claim 1,

wherein dimensions and materials of respective components are determined so as to satisfy the following inequality:

OE x a x (ER2 / ER1) \leq b + D x (2 / 10)

wherein "a" indicates a thickness of the insulating film, "b" indicates a level difference between the surface of the active area and the top surface of the isolation, "ER1" indicates an etching rate of the insulating film in forming the holes, "ER2" indicates an etching rate of the isolation in forming the holes, "D" indicates a depth of an impurity diffused layer in the active area, and "OE" indicates an over-etch ratio of the insulating film in forming the holes.

4. The semiconductor device of Claim 1,

wherein an angle between a side surface of the step portion and the surface of the active area is 70 degrees or more.

5. The semiconductor device of Claim 1,

wherein the isolation is a trench isolation made of an insulating material filled in a trench formed by trenching the semiconductor substrate by a predetermined depth.

6. The semiconductor device of Claim 1,

wherein the semiconductor element is a MISFET including:

a gate insulating film and a gate electrode formed on the active area; and

source/drain regions formed in the active area on both sides of the gate electrode.

7. The semiconductor device of Claim 6 further comprising a gate interconnection made of a material the same as a material for the gate electrode and formed on the isolation,

wherein each of the holes is formed on an area including

5

15

20

the source/drain region, the isolation and the gate interconnection, and

the plural interconnection members are connected with the gate interconnection on the isolation.

8. The semiconductor device of Claim 6 further comprising: electrode sidewalls made of an insulating material and formed on both side surfaces of the gate electrode; and

a step sidewall made of a material the same as the insulating material for the electrode sidewalls and formed on a side surface of the step portion,

wherein at least a part of the holes are formed by also removing a portion of the insulating film disposed on the step sidewall.

9. The semiconductor device of Claim 6 further comprising a gate protection film formed on the gate electrode,

wherein at least a part of the holes are formed so as to stretch over the source/drain region and at least a part of the gate protection film.

10. The semiconductor device of Claim 9,

OE x a x (ER3 / ER1) < c

wherein dimensions and materials of respective components are determined so as to satisfy the following inequality:

wherein "a" indicates a thickness of the insulating film, "c" indicates a thickness of the gate protection film, "ER1" indicates an etching rate of the insulating film in forming the

holes, "ER3" indicates an etching rate of the gate protection

25

5

10

film in forming the holes, and "OE" indicates an over-etch ratio of the insulating film in forming the holes.

11. The semiconductor device of Claim 6,

wherein the interconnection members are local interconnections.

12. The semiconductor device of Claim 6,

wherein the interconnection members are first layer metallic interconnections, and

the insulating film is an interlayer insulating film

10 disposed between the semiconductor substrate and the first
layer metallic interconnections.

- 13. The semiconductor device of Claim 12 further comprising, between the interlayer insulating film and the semiconductor substrate, an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film.
- 14. A semiconductor device in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprising:
- a trench isolation for isolating and surrounding each active area, the trench isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area; and
- a step sidewall formed on a side surface of the step portion of the trench isolation.
 - 15. The semiconductor device of Claim 14,

wherein the step sidewall is made of an insulating material.

16. The semiconductor device of Claim 14,

wherein the semiconductor element is a MISFET including:

a gate insulating film and a gate electrode formed on the active area; and

source/drain regions formed in the active area on both sides of the gate electrode,

the semiconductor device is further provided with electrode sidewalls formed on both side surfaces of the gate electrode, and

the step sidewall is formed simultaneously with the electrode sidewalls.

- 17. The semiconductor device of Claim 16 further comprising an electrode formed by silicifying at least a portion in the vicinity of the surface of the active area.
- 18. A method of manufacturing a semiconductor device in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprising:
- a first step of forming an isolation in a part of the semiconductor substrate, the isolation having a top surface at a higher level than a surface of the semiconductor substrate and having a step portion in a boundary with the surface of the semiconductor substrate;
- 25 a second step of introducing an impurity at a high concentration into each active area of the semiconductor

5

10

substrate surrounded by the isolation;

a third step of forming an insulating film on the active area and the isolation;

a fourth step of forming, on the insulating film, a masking member having an exposing area above an area at least including a portion of the active area where the impurity at the high concentration is introduced;

a fifth step of conducting etching by using the masking member so as to selectively remove the insulating film and form holes; and

a sixth step of forming a buried conductive layer by filling the holes with a conductive material and forming, on the insulating film, interconnection members to be connected with the buried conductive layer,

wherein, in the fourth step, an alignment margin is not provided for preventing the exposing area of the masking member from including a portion above the isolation when mask shift is caused in photolithography.

19. The method of manufacturing a semiconductor device of Claim 18,

wherein, the fifth step is performed so as to satisfy the following inequality:

OE x a x (ER2 / ER1) \leq b + D x (2 / 10)

wherein "a" indicates a thickness of the insulating film, "b" indicates a level difference between the surface of the active area and the top surface of the isolation, "ER1" indicates an

25

5

10

etching rate of the insulating film, "ER2" indicates an etching rate of the isolation, "D" indicates a depth of an impurity diffused layer in the active area, and "OE" indicates an overetch ratio of the insulating film.

5 20. The method of manufacturing a semiconductor device of Claim 18,

wherein, in the fourth step, the masking member is formed to be positioned with the exposing area thereof including a portion above the isolation when the mask shift is not caused in the photolithography.

21. The method of manufacturing a semiconductor device of Claim 18,

wherein, in the first step, a trench isolation is formed.

22. The method of manufacturing a semiconductor device of Claim 18,

wherein the semiconductor element is a MISFET,

the method further includes, before the second step, a step of forming a gate insulating film on the active area, a step of depositing a conductive film on the gate insulating film and a step of forming a gate electrode by patterning the conducive film, and

in the second step, the impurity at the high concentration is introduced so as to form a source/drain region.

23. The method of manufacturing a semiconductor device ofClaim 22,

wherein, in the step of forming the gate electrode, a gate

10

15

interconnection is simultaneously formed so as to stretch over the conductive film and the isolation, and

in the fourth step, the masking member is formed so that the exposing area thereof includes portions above the source/drain region and above the gate interconnection.

24. The method of manufacturing a semiconductor device of Claim 22 further comprising, after the step of forming the gate electrode, a step of depositing an insulating film for sidewalls on the gate electrode, the active area and the isolation, and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls on both side surfaces of the gate electrode and form a step sidewall on a side surface of the step portion in the boundary between the isolation and the active area.

25. The method of manufacturing a semiconductor device of Claim 24 further comprising, after the step of depositing the conductive film, a step of depositing a protection insulating film on the conductive film,

wherein, in the step of forming the gate electrode, the conductive film as well as the protection insulating film are patterned, so as to form a gate protection film on the gate electrode, and

the fifth step is performed so as to satisfy the following inequality:

OE x a x (ER3 / ER1) < c
wherein "a" indicates a thickness of the insulating film, "c"

5

10

indicates a thickness of the gate protection film, "ER1" indicates an etching rate of the insulating film, "ER3" indicates an etching rate of the gate protection film and "OE" indicates an over-etch ratio of the insulating film.

26. The method of manufacturing a semiconductor device of Claim 25,

wherein, in the fourth step, the masking member is formed to be positioned without providing a margin for preventing the exposing area thereof from including a portion above the gate protection film even when the mask shift is caused in the photolithography.

27. The method of manufacturing a semiconductor device of Claim 25,

wherein, in the fourth step, the masking member is formed to be positioned with the exposing area thereof including at least a part of a portion above the gate protection film when the mask shift is not caused in the photolithography.

- 28. The method of manufacturing a semiconductor device of Claim 22,
- wherein, in the sixth step, local interconnections are formed as the interconnection members.
 - 29. The method of manufacturing a semiconductor device of Claim 22,

wherein, in the third step, an interlayer insulating film
25 is formed as the insulating film, and

in the sixth step, first layer metallic interconnections

5

10

are formed as the interconnection members.

30. The method of manufacturing a semiconductor device of Claim 29,

wherein, in the third step, after an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film is formed below the interlayer insulating film, the interlayer insulating film is formed.

31. A method of manufacturing a semiconductor device 10 comprising:

a first step of forming an underlying insulating film on a semiconductor substrate;

a second step of depositing an etching stopper film on the underlying insulating film;

a third step of forming a trench by exposing a portion of the etching stopper film and the underlying insulating film where an isolation is to be formed and etching the semiconductor substrate in the exposed portion;

a fourth step of depositing an insulating film for isolation on an entire top surface of the substrate, flattening the substrate until at least a surface of the etching stopper film is exposed, and forming a trench isolation in the trench so as to surround a transistor region;

a fifth step of removing, by etching, at least the etching stopper film and the underlying insulating film, so as to expose a step portion between the transistor region and the

5

15

20

trench isolation;

5

10

15

20

a sixth step of depositing a gate oxide film and a conductive film on the substrate and making the conductive film into a pattern of at least a gate electrode;

a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and

an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

32. The method of manufacturing a semiconductor device of Claim 31,

wherein, in the second step, a thickness of the etching stopper film is determined in consideration of an amount of over-etch in the seventh step, so that the step portion having a level difference with a predetermined size or more is exposed in the fifth step.

- 33. The method of manufacturing a semiconductor device of Claim 31 further comprising, after completing the eighth step, a step of silicifying at least an area in the vicinity of the surface of the source/drain region.
- 25 34. The method of manufacturing a semiconductor device of Claim 31,

wherein, in the sixth step, a first protection insulating film is deposited on the conductive film, and the first protection insulating film as well as the gate electrode are made into the pattern,

the method further includes, after the sixth step and before the seventh step, a step of depositing a second protection insulating film on the entire top surface of the substrate.

in the seventh step, a silicon film is deposited as the insulating film for the sidewalls, and

the method further includes, after the eighth step, a step of silicifying an area stretching over the electrode sidewall, the active area and the step sidewall.

35. A method of manufacturing a semiconductor device comprising:

a first step of forming a gate insulating film on a semiconductor substrate;

a second step of depositing a first conductive film to be formed into a gate electrode on the gate insulating film;

a third step of forming a trench by exposing a portion of the first conductive film where a trench isolation is to be formed and etching the semiconductor substrate in the exposed portion;

a fourth step of depositing an insulating film for isolation on an entire top surface of the substrate, flattening the substrate at least until a surface of the first conductive

5

10

20

film is exposed, and forming the trench isolation in the trench so as to surround a transistor region;

a fifth step of depositing a second conductive film to be formed into at least an upper gate electrode on the entire top surface of the flattened substrate;

a sixth step of making the first and second conductive films into a pattern at least of the gate electrode and exposing a step portion between the transistor region and the trench isolation;

a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and

an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

36. The method of manufacturing a semiconductor device of 20 Claim 35,

wherein, in the second step, a thickness of the first conductive film is determined in consideration of at least an amount of over-etch in the seventh step, so that the step portion having a level difference with a predetermined size or more is exposed in the sixth step.

 $\mathbf{37}_{\,\boldsymbol{\cdot}_{\,\boldsymbol{\cdot}_{\,\boldsymbol{\cdot}_{\,\boldsymbol{\cdot}}}}}\,\mathbf{The}$ method of manufacturing a semiconductor device of

25

5

10

Claim 35 further comprising, after completing the eighth step, a step of silicifying at least a portion in the vicinity of the surface of the active area.

38. The method of manufacturing a semiconductor device of Claim 35,

wherein, in the sixth step, a first protection insulating film is deposited on the conductive film and the first protection insulating film as well as the gate electrode are made into the pattern,

the method further includes, after the sixth step and before the seventh step, a step of depositing a second protection insulating film on the entire top surface of the substrate,

in the seventh step, a silicon film is deposited as the insulating film for the sidewalls, and

the method further includes, after the eighth step, a step of silicifying an area stretching over the electrode sidewall, the source/drain region and the step sidewall.

5


ABSTRACT OF THE DISCLOSURE


An isolation which is higher in a stepwise manner than an active area of a silicon substrate is formed. On the active area, an FET including a gate oxide film, a gate electrode, a gate protection film, sidewalls and the like is formed. insulating film is deposited on the entire top surface of the substrate, and a resist film for exposing an area stretching over the active area, a part of the isolation and the gate protection film is formed on the insulating film. There is no need to provide an alignment margin for avoiding interference with the isolation and the like to a region where a connection hole is formed. Since the isolation is higher in a stepwise manner than the active area, the isolation is prevented from being removed by over-etch in the formation of a connection hole to come in contact with a portion where an impurity concentration is low in the active area. In this manner, the integration of a semiconductor device can be improved and an area occupied by the semiconductor device can be decreased without causing degradation of junction voltage resistance and increase of a junction leakage current in the semiconductor device.


5


10


15











































































FIG. 17 PRIOR ART






FIG. 19
PRIOR ART

107b


107b


108b


108a
109c
111
105a
103b

106a
103a
106b

101







COMBINED DECLARATION/POWER OF ATTORNEY FOR PATENT APPLICATION

As a below named inventor, I hereby declare that:

My residence, post office address and citizenship are as stated below next to my name.

I believe I am the original, first and sole inventor (if only one name is listed below) or an original, first and joint inventor (if plural names are listed below) of the subject matter which is claimed and for which a patent is sought on the invention entitled SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

the specification of which

(check one)

X is attached hereto.

was filed on ______ as Application Serial No. _______.

I hereby state that I have reviewed and understand the contents of the above identified specification, including the claims, as amended by any amendment referred to above.

I acknowledge the duty to disclose information which is material to the examination of this application in accordance with Title 37, Code of Federal Regulations, § 1.56(a).

I hereby claim foreign priority benefits under Title 35, United States Code, § 119 of any foreign application(s) for patent or inventor's certificate listed below and have also identified below any foreign application for patent or inventor's certificate having a filing date before that of the application on which priority is claimed:

Prior Foreign Appl	ication(s)		Priority Claimed
7-192181 (Number)	JAPAN (Country)	27/07/1995 (Day/Month/Year Filed)	X Yes No
7–330112 (Number)	JAPAN (Country)	19/12/1995 (Day/Month/Year Filed)	X Yes No
(Number)	(Country)	(Day/Month/Year Filed)	Yes No

I hereby claim the benefit under Title 35, United States Code, § 120 of any United States application(s) listed below and, insofar as the subject matter of each of the claims of this application is not disclosed in the prior United States application in the manner provided by the first paragraph of Title 35, United States Code, § 112, I acknowledge the duty to disclose material information as defined in Title 37, Code of Federal Regulations, § 1.56(a) which occurred between the filing date of the prior application and the national or PCT international filing date of this application:

(Appln. Serial No.)	(Filing Date)	(Status-patented, pending, abandoned)
(Appln. Serial No.)	(Filing Date)	(Status-patented, pending, abandoned)

I hereby appoint as my attorneys, with full power of substitution and revocation, to prosecute the patent application identified above and to transact all business in the U.S. Patent and Trademark Office connected therewith: Raphael V. Lupo (Reg. No. 28,363); Jack Q. Lever, Jr. (Reg. No. 28,149); Kenneth L. Cage (Reg. No. 26,151); Stanislaus Aksman (Reg. No. 28,562); Paul Devinsky (Reg. No. 28,553); Edward E. Kubasiewicz (Reg. No. 30,020), Michael E. Fogarty (Reg. No. 36,139); Brian E. Ferguson (Reg. No. 36,801); Robert W. Zelnick (Reg. No. 36,976); and Wilhlem F. Gadiano (Reg. No. 37,136).

Please address all correspondence and telephone calls to:

Kenneth L. Cage, Esquire McDERMOTT, WILL & EMERY 1850 K STREET, N.W., SUITE 500 WASHINGTON, D.C. 20006 (202) 778-8300

The undersigned hereby authorizes the U.S. attorneys named herein to accept and follow instructions from Maeda Patent Office as to any action to be taken in the Patent and Trademark Office regarding this application without direct communication between the U.S. attorney and the undersigned. In the event of a change in the persons from whom instructions may be taken, the U.S. attorneys named herein will be so notified by the undersigned.

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.

	SEGAWA
Inventor's signature <u>misuki segawa</u> Residence* Osaka, Japan	Date July 22, 1996
Residence* Osaka, Japan	Citizenship Japan
Post Office Address 7-11-64, Nagao-motomachi,	Hirakata-shi, Osaka 573-01, Japan

Full name of second inventor	Isao MIYA	NAGA
Inventor's signature Residence* Osaka, Japan Post Office Address 996-3, Kido	Miyanaga	DateJuly 22, 1996
Residence* Osaka, Japan	. 0 9	Citizenship Japan
Post Office Address 996–3, Kido	-cho, Kawachinagano	o-shi, Osaka 576, Japan
		
Full name of third inventor	Toshiki YAE	BU
Inventor's signature Togles Residence* Osaka, Japan Post Office Address 4-14-1, Nag	· Yakı	Date July 22, 1996
Residence* Osaka, Japan	· Japec	Citizenship Japan
Post Office Address 4-14-1, Nag	aodai, Hirakata-shi,	Osaka 573-01 Japan
	,, 12,141,414, 522,	odala 575 or, sapar
Full name of fourth inventor		
Inventor's signature Jokushi Residence* Osaka, Japan Post Office Address 3-13-1-306,	Probatourshi?	Date July 22, 1396
Residence* Osaka, Japan	THE THE THE THE THE THE THE THE THE THE	Citizenship Japan
Post Office Address 3-13-1-306,	Oogaichi-cho, Hirak	cata-shi, Osaka 573, Japan
Full name of fifth inventor		
Inventor's signature <u>Jakashi</u> Residence* <u>Osaka, Japan</u> Post Office Address 6-Nichi 1-15	Uehera	Date July 22, 1996
Residence* Osaka, Japan		Citizenship Japan
Post Office Address 6-Nishi 1-15	506, Sotoshima-cho,	Moriguchi-shi, Osaka 570, Japan
Full name of sixth inventor	Kyoji YAMA	ASHITA
Inventor's signature Kunika Residence* Osaka, Japan Post Office Address 1-4-40-554,	Yamashita	Date July 22, 1996
Post Office Address 1 4 40 554	Morales mineral Way	Citizenship Japan
Japan I ost Office Address 1-4-40-334,	Nonaka-minami, Yoo	logawa-ku, Osaka-shi, Osaka 532,
Japan		
Full name of seventh inventor	Takaaki UKI	EDA
Inventor's signature Takon A	ki Ukeda	Date July 22, 1796
Residence* Osaka, Japan	n una	Citizenship Japan
Post Office Address 6-2-205, My	okenzaka. Katano-sh	i. Osaka 576 Japan
		-,

riventor's signature			
Inventor's signature Manfod	ii Arai	Date July 22,	
Residence* Osaka, Japan		Citizenship	
Post Office Address 1-4-40-741,	Nonaka-minami,	Yodogawa-ku, Osaka-	shi, Osaka 532,
Japan			
Full name of ninth inventor	Takavuki	YAMADA	
	Tundyuni	111111111111111111111111111111111111111	
Inventor's signature Tahayuki	Yamada	Date July 22,	1996
Residence* Osaka, Japan		Citizenship	Јарап
Post Office Address 4-2-6, Yamas	shiro-cho, Yao-si	hi, Osaka 581, Japan	
Full name of tenth inventor		MATSUMOTO	
Inventor's signature Michika zu Residence* Osaka, Japan	Matrumoto	Date July 22,	1296
Residence* Osaka, Japan		Citizenship	Japan
Post Office Address 5-26-6, Fujita	a-cho, Moriguchi	-shi, Osaka 570, Japar	1

^{*} City and State, or City and Country for foreign inventors

Docket No.: 71971-012 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Mizuki SEGAWA et al. : Confirmation Number: Not yet assigned

Application No.: Divisional of : Group Art Unit: Not yet assigned

Application No. 10/454,682

Filed: November 24, 2004 : Examiner: Not yet assigned

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

SUPPLEMENTAL POWER OF ATTORNEY AND CUSTOMER NUMBER

Mail Stop OIPE Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Here is a listing of ten registered attorneys to be made of record in this application. All are registered practitioners of McDermott Will & Emery (Customer Number 20277).

Stephen A. Becker, Reg. No. 26,527; Bernard P. Codd, Reg. No. 46,429; Ramyar M. Farid, Reg. No. 46,692; Michael E. Fogarty, Reg. No. 36,139; Keith E. George, Reg. No. 34,111; John A. Hankins, Reg. No. 32,029; Michael A. Messina, Reg. No. 33,424; Gene Z. Rubinson, Reg. No. 33,351, Arthur J. Steiner, Reg. No. 26,106; and Tomoki Tanida, admitted under 37 CFR 10.9(b).

Please recognize our Customer No. 20277 as our correspondence address.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

#46,692

Michael E. Fogarty
Registration No. 36,139

600 13th Street, N.W.

Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087

Date: November 24, 2004

PATENT	APPLICATION	SERIAL	NO.

U.S. DEPARTMENT OF COMMERCE PATENT AND TRADEMARK OFFICE FEE RECORD SHEET

11/29/2004 HMARZI1 00000018 500417 10995283 01 FC:1001 790.00 DA

PTO-1556 (5/87)

*U.S. Government Printing Office: 2002 - 489-267/8903

	•							İ	Applicat	ion or	Docket Nu	umber
	PATENT	APPLICATI Effe	ON FEE I			ION REC	ORD		109	55	-28.	3
		CLAIMS A	S FILED	- PART	ı		. s	MALL	ENTITY		OTHE	RTHAN
	FOTAL OLAMA		(Colum	nn 1)	(Col	umn 2)		YPE		OF		L ENTITY
	TOTAL CLAIMS	S	M		<u> </u>	-		RATE	FEE		RATE	FEE
Ľ	OR		NUMBE	R FILED	NUM	BER EXTRA	В	ASIC FE	E 395.0	OF	BASIC FE	E 790.00
	OTAL CHARGE	ABLE CLAIMS	14 m	inus 20=	·			X\$ 9=		OF	X\$18=	
1	IDEPENDENT (CLAIMS	/ n	ninus 3 =				X44=		OF	X88=	
^	IULTIPLE DEPE	NDENT CLAIM F	PRESENT					450	 	7		
-	If the differenc	e in column 1 is	less than z	ero, enter	"0" in	column 2	L	+150= TOTAL	ļ	OR	L	050
	C	CLAIMS AS	AMENDE	D - PAR	T 11		I	IOIAL	L	OR	_	<u> </u>
_	-	(Column 1)	1	(Colun	nn 2)	(Column 3)		MALL	ENTITY	OR		R THAN ENTITY
AMENDMENT A		REMAINING AFTER AMENDMENT		NUME PREVIO PAID F	BER	PRESENT EXTRA		RATE	ADDI- TIONAI FEE		RATE	ADDI- TIONAL FEE
	Total	*	Minus	**		=.	,	X\$ 9=		OR	X\$18=	
WE	Independent	*	Minus	. ***	· -	=		X44=		1	X88=	
	FIRST PRESE	NTATION OF M	ULTIPLE DE	PENDENT	CLAIM					OR	7.00=	
l			•	:			1	150=		OR	+300=	
					•		ADD	TOTAL DIT. FEE		OR	TOTAL ADDIT. FEE	
_		(Column 1)	·	(Colum		(Column 3)						
AMENDMENT B		REMAINING AFTER AMENDMENT		NUMB PREVIOU PAID F	ER JSLY	PRESENT EXTRA	R	ATE .	ADDI- TIONAL FEE		RATE	ADDI- TIONAL FEE
Ş	Total	<u> </u>	Minus	**		=	X	\$ 9=		OR	X\$18=	
ME	Independent	*	Minus	***		=	\vdash	44=		1 1		
[a	FIRST PRESE	NTATION OF ML	ILTIPLE DEF	PENDENT (CLAIM		F	44=		OR	X88=	
				ı			+1	50=		OR	+300≃	
	•							TOTAL T. FEE		OR ,	TOTAL DDIT. FEE	
	~	(Column 1)		(Column		(Column 3)			·			
AMENDMENT C	·	CLAIMS REMAINING AFTER AMENDMENT		HIGHES NUMBE PREVIOU PAID FO	R SLY	PRESENT EXTRA	R/	ATE .	ADDI- TIONAL FEE		RATE	ADDI- TIONAL FEE
ND	Total	*	Minus	**		=	X\$	9=		OR	X\$18=	
AME	<u> </u>		Minus	***		=	XΔ	4=			X88=	
	FIRST PRESEN	NTATION OF MU	LTIPLE DEP	ENDENT C	LAIM		<u> </u>			OR	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
* If	the entry in colum	nn 1 is less than the	Antruis antre	; nn 0i ==	• (a. a. a.)		+15	50=		OR	+300=	1
**	the "Highest Num the "Highest Num	ber Previously Paid ber Previously Paid	For IN THIS	SPACE is le	ss than	20, enter "20."	ADDIT				TOTAL DIT. FEE	
Ī	he "Highest Numb	er Previously Paid	For" (Total or	Independent)	is the h	ighest number (ouru in I	the appro	opriate box	in colur	nn 1.	· [
ORM	PTO-875 (Rev. 10/0	04)				P.	atent and	Tradema	rk Office, U.S	DEPAR	TMENT OF C	COMMERCE

Docket No.: 71971-012 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Mizuki SEGAWA et al. : Confirmation Number: Not yet assigned

Application No.: Divisional of : Group Art Unit: Not yet assigned

Application No. 10/454,682 :

Filed: November 24, 2004 : Examiner: Not yet assigned

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

PRELIMINARY AMENDMENT

Mail Stop NEW APPLICATIONS Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Prior to examination of the above-referenced application, please amend the application as follows:

Amendments to the Claims begin on page 2 of this paper.

Remarks/Arguments begin on page 4 of this paper.

IN THE CLAIMS

This listing of claims will replace all prior versions and listings of claims in the application.

Listing of Claims:

Claims 1 - 38

(Cancelled)

39. (New) A semiconductor device, comprising:

an isolation insulating area surrounding an active area of a semiconductor substrate;

a gate insulating film formed over the active area;

a gate electrode formed over the gate insulating film;

first L-shaped sidewalls formed over the side surfaces of the gate electrode; and first silicide layers formed on regions located on the sides of the first L-shaped sidewalls within the active area.

- 40. (New) The semiconductor device of Claim 39, wherein the first L-shaped sidewalls are made of a silicon nitride film.
- 41. (New) The semiconductor device of Claim 39, further comprising first protection oxide films formed between the gate electrode and the first L-shaped sidewalls.
- 42. (New) The semiconductor device of Claim 39, further comprising a second silicide layer formed on the gate electrode.
- 43. (New) The semiconductor device of Claim 39, further comprising source/drain regions formed on both sides of the gate electrode within the active area,

wherein the first silicide layers are formed on the source/drain regions.

44. (New) The semiconductor device of Claim 39, further comprising an interconnection formed over the isolation insulating area; and

second L-shaped sidewalls formed over the side surfaces of the interconnection.

- 45. (New) The semiconductor device of Claim 44, the second L-shaped sidewalls are made of a silicon nitride film.
- 46. (New) The semiconductor device of Claim 44, further comprising second protection oxide films formed between the interconnection and the second L-shaped sidewalls.
- 47. (New) The semiconductor device of Claim 44, further comprising a third silicide layer formed on the interconnection.
- 48. (New) The semiconductor device of Claim 39, wherein the isolation insulating area is a trench isolation.
- 49. (New) The semiconductor device of Claim 48, the trench isolation has an upper surface higher than the surface of the active area.
- 50. (New) The semiconductor device of Claim 48, wherein a lower portion of the interconnection provided on the upper surface of the trench isolation is located higher than the surface of the active area.
- 51. (New) The semiconductor device of Claim 44, wherein the interconnection is composed of the same material as the gate electrode.
- 52. (New) The semiconductor device of Claim 51, wherein the gate electrode and the interconnection has at least a polysilicon film.

REMARKS

Please cancel claims 1-38 without prejudice or disclaimer. New claims 39-52 have been added.

No new matter has been introduced. Entry of this amendment is respectfully solicited.

Respectfully submitted,

McDEBMOTT WILL & EMERY LLP

Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13th Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087

Date: November 24, 2004

Docket No.: 71971-012 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Mizuki SEGAWA et al. : Confirmation Number: Not yet assigned

Application No.: Divisional of : Group Art Unit: Not yet assigned

Application No. 10/454,682

Filed: November 24, 2004 : Examiner: Not yet assigned

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

INFORMATION DISCLOSURE STATEMENT

Mail Stop NEW APPLICATIONS Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

In accordance with the provisions of 37 C.F.R. 1.56, 1.97 and 1.98, the attention of the Patent and Trademark Office is hereby directed to the references listed on the attached form PTO-1449. It is respectfully requested that the references be expressly considered during the prosecution of this application, and that the references be made of record therein and appear among the "References Cited" on any patent to issue therefrom.

This Information Disclosure Statement is being filed within three months of the U.S. filing date OR before the mailing date of a first Office Action on the merits. No certification or fee is required.

The references were cited by or submitted to the U.S. Patent and Trademark Office in parent application Serial No. 10/454,682, filed June 5, 2003, which is relied upon for an earlier filing date under 35 USC 120. Thus, copies of these references are not attached. 37 CFR 1.98(d).

Application No.: Divisional of Application No. 10/454,682

Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Please recognize our Customer No. 20277

Michael E. Fogarty

Registration No. 36,139

as our correspondence address.

600 13th Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete

Facsimile: 202.756.8087

Date: November 24, 2004

INFC			ON DISCLOS	SURE	ATTY. DOCKET NO. 71971-012	Div	RIAL NO visional	of Appli	Cation No
	\mathbf{A}	PPL	ICATION				•		
					APPLICANT Mizuki SEGAWA, 6	et al.			,
	(PTO-1449)				FILING DATE November 24, 2004		OUP t yet as	sianed	,
			***	U.S. PATEN	T DOCUMENTS	1	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		_
EXAMINER'S	CITE	1	Document Number	Publication Date	Name of Patentee or Appli	cant of Cited	Page	s. Columns.	Lines, Where
INITIALS	NO.	Nur	mber-Kind Code2 (8 known)	MM-DD-YYYY	Document				s or Relevant
			4,578,128	03/1986	Mundt et al.				
		US	5,177,028	01/1993	Manning				
		US	5,196,910	03/1993	Moriuchi et al.		1		
	<u> </u>	US	5,286,674	02/1994	Roth et al.				
	<u> </u>	US	5,319,235	06/1994	Kihara et al.		<u> </u>		
		US	5,393,708 5,397,910	02/1995 03/1995	Hsia et al.		1		
		US	5,401,673	03/1995	Ishimaru Urayama		ļ		
		US	5,413,961	05/1995	Kim	****	-		
		US	5,433,794	07/1995	Fazan et al.		 		
		US	5,497,016	03/1996	Koh		 		
		US	5,521,422	05/1996		Mandelman et al. Hamamoto et al.			····
		US	5,561,311	10/1996					
	 	us	5,777,370	07/1998	Omid-Zohoor et				
	 		5,804,862	09/1998	Matumoto		 		
		us	6,022,781	02/2000	Noble, Jr.				
		US	6,077,344	06/2000	Shoup et al.		1		
	1	us	6,278,138 B1	08/2001	Suzuki				
		US	6,281,562	08/2001	Segawa et al.				
				FOREIGN PA	TENT DOCUMENTS				
EXAMINER'S INITIALS	CITE NO.	Country Codes -Number 4 -Kind Codes (if known)		Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document			Yes	anslation No
		<u> </u>	JP 59181062 A	10/1984					
			JP 62-85461	04/1987					
		—	EP 0234988-A1	04/1987			-		
		ļ	EPA 0 243 988 JP 03079033 A	11/1987 04/1991		ļ -		 	
	 	\vdash	JP 4-48647	02/1991				 	
	 	 	JP 4-68564	03/1992		 			
	 	 	JP 4-305922	10/1992				\vdash	
	 	\vdash	EPA 0 513 639	11/1992				 	
	 	 	JP 6-45432	02/1994					
	1		JP 6-163843	06/1994				 	
_	1	1	JP 7-273330	10/1995				1	
			JP 09162392 A	06/1997	<u>† </u>				
					or, Title, Date, Pertinent Pages, E	•			
EXAMINER'S INITIALS	CITE NO.	journ	de name of the author (in al, serial, symposium, cat shed.	CAPITAL LETTERS alog, etc.), date, pa	s), title of the article (when appro ge(s), volume-issue number(s), p	priate), title of thublisher, city ar	ne item (bo nd/or count	ok, magazine ry where	e,
		EX	AMINER			DATE CONSID	ERED		

^{*}EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.