OIPE HO	
( MAR 2 0 2007 H)	
2 BAR BAR BAR	

DEPLAREF

Docket No.: 071971-001

2007 HAR 21 PH 4: PATENT

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	: Customer Number: 20277
Mizuki SEGAWA, et al.	Confirmation Number: 5361
Application No.: 10/995,283 Patent No. 7,126,174	Group Art Unit: 2822
Issue Date: October 24, 2006	Examiner: POTTER, Roy K.
Filed: November 24, 2004	

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

#### **REQUEST FOR REFUND**

Mail Stop Request for Refund Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

A refund in the amount of \$120.00 is hereby requested in the above-identified application

for the following reason:

The Petition for Extension of Time in the amount of \$120.00 filed on February 20, 2007

was inadvertently filed in this case.

Please immediately credit Deposit Account number 500417 in this amount.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Ramyar M. Facid Registration No. 46,692 Please recognize our Customer No. 20277 as our correspondence address Holusteen Date: 04/05/2007 MGEBREM1 02/26/2007 ANONDAF1 00000045 500417 01 FC:1251 120.00 CR 10995283

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 RMF:MaM Facsimile: 202.756.8087 **Date: March 20, 2007** 

WDC99 1363893-1.071971.0012

Global Foundaries US v. Godo Kaisha Global Ex. 1021

Page 1 of 262

# ATTENTION ATTENTION ATTENTION

Method of Refund:
ACH/EFT
Credit Card
Deposit Account # <u>50-04</u>
Treasury Check
Patent/TM/App/Serial # 10 995,283
Program Area Lech Center 2822
Date Processed 3 27 2007

ATTENTION ATTENTION ATTENTION

•

₹ / -





UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandra, Virgina 22313-1450 www.upto.gov

**CONFIRMATION NO. 5361** 

### \*BIBDATASHEET\*

Bib Data Sheet

<b>SERIAL NUMB</b> 10/995,283	ER	FILING OR 371(c) DATE 11/24/2004 RULE	c	257	GRO	<b>UP ART</b> 2822	UNIT	D	<b>ATTORNEY</b> OCKET NO. 71971-012
RULE         APPLICANTS         Mizuki Segawa, Osaka, JAPAN;         Isao Miyanaga, Osaka, JAPAN;         Toshiki Yabu, Osaka, JAPAN;         Takashi Nakabayashi, Osaka, JAPAN;         Takashi Uehara, Osaka, JAPAN;         Takashi Uehara, Osaka, JAPAN;         Takashi Uehara, Osaka, JAPAN;         Takashi Ukeda, Osaka, JAPAN;         Takaaki Ukeda, Osaka, JAPAN;         Masatoshi Arai, Osaka, JAPAN;         Masatoshi Arai, Osaka, JAPAN;         Takayuki Yamada, Osaka, JAPAN;         Masatoshi Arai, Osaka, JAPAN;         Michikazu Matsumoto, Osaka, JAPAN;         JAPAN 7:0100 0009/02.157 07/11/2001 PAT 6,709,950         which is a DIV of 08/685,726 07/24/1996 PAT 6									
Foreign Priority claime 35 USC 119 (a-d) con met Verified and Acknowledged	ditions	Allowance	ter itials	STATE OR COUNTRY JAPAN	DRA	ETS WING 1	TOT CLAI 14	MS	INDEPENDENT CLAIMS 1
ADDRESS 20277									
TITLE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME									
FILING FEE       FEES: Authority has been given in Paper         No.						essing Ext. of			

۲		Page 2 of 2
	Credit	

·, ·,		PART I	B - FEE(S) TRANSN	AITTAL		
			P.C Ale or <u>Fax</u> (57	mmissioner for Pate ). Box 1450 xandria, Virginia 2 1)-273-2885	2313-1450	
annronriate All further	correspondence includir ed below or directed oth	ig the Patent, advance o	rders and notification of r	naintenance fees will be	mailed to the current	hould be completed where correspondence address as rate "FEE ADDRESS" for
CURRENT CORRESPOND	ENCE ADDRESS (Note: Use BI	ock 1 for any change of hidderss	Feed Feed	s) Transmittal. This certif	icate cannot be used f , such as an assignme	r domestic mailings of the or any other accompanying nt or formal drawing, must
McDermott Wi 600 13th Street, Washington, DC		AUG 3 0	Stat	Certificate reby certify that this Fee( se Postal Service with suf essed to the Mail Stop smitted to the USPTO (57	of Mailing or Trans. s) Transmittal is being ficient postage for firs ISSUE FEE address 1) 273-2885, on the d	deposited with the United t class mail in an envelope above, or being facsimile ate indicated below.
"CUSTOMER N	IO • 20277"		- 			(Depositor's name) (Signature)
COSTORER P	10.: 20277					(Date)
APPLICATION NO.	FILING DATE	<del></del>	FIRST NAMED INVENTOR	ATTO	RNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004		Mizuki Segawa		71971-012	5361
APPLN. TYPE	SMALL ENTITY	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$0	\$1700	10/17/2006
EXAM	INER	ART UNIT	CLASS-SUBCLASS	· ·		
POTTER, R		2822	257-288000			
Address form PTO/SE	ondence address (or Cha 3/122) attached. ication (or "Fee Address' 2 or more recent) attach	nge of Correspondence Indication form	or agents OR, alternativ (2) the name of a single registered attorney or a	3 registered patent attorn rely, e firm (having as a membe gent) and the names of up meys or agents. If no nam	EMERY er a 2	MOTT WILL &
PLEASE NOTE: Unl recordation as set fort (A) NAME OF ASSIG MATSUSI	ess an assignee is ident h in 37 CFR 3.11. Comp GNEE HITA ELECTRIC	fod holow, no orgionas	(B) RESIDENCE: (CITY)	ttent. If an assignee is id assignment and STATE OR COUNT 01 FC:1501 SAKA, 03 FFA:04 03 FFA:04	ERHE1 00000089 5 RY 1400.00 DA .300.00 DA .12.00 DA	becument has been filed for 19995283
a. The following fee(s) a Issue Fee Publication Fee (N Advance Order - #	o small entity discount p	ermitted)	b. Payment of Fee(s): (Plea A check is enclosed. Payment by credit car The Director is hereby overpayment, to Depo	d. Form PTO-2038 is atta	ched.	
5. Change in Entity Stat	tus (from status indicated s SMALL ENTITY statu	-		ger claiming SMALL ENT	· · · · · · · · · · · · · · · · · · ·	
NOTE: The Issue Fee and interest as shown by the r	d Publication Fee (if requ ecords of the United Sta	ired) will not be accepte tes Patent and Trademark	d from anyone other than the office.	ne applicant; a registered a	ttorney or agent; or th	e assignee or other party in
Authorized Signature		F		Date	30, 2006	
Typed or printed name		Fogarty		• —	36,139	
submitting the completed this form and/or suggesti Box 1450, Alexandria, V Alexandria, Virginia 223	application form to the ons for reducing this but irginia 22313-1450. DO 13-1450.	den, should be sent to th NOT SEND FEES OR	on is required to obtain or r 1.14. This collection is est depending upon the indiv e Chief Information Office COMPLETED FORMS TO spond to a collection of infe	r, U.S. Patent and Tradem THIS ADDRESS. SEND	ark Office, U.S. Depa TO: Commissioner f	by the USPTO to process) g gathering, preparing, and ne you require to complete rtment of Commerce, P.O. for Patents, P.O. Box 1450, number.

UNITED STATES PATENT AND TRADEMARK OFFICE



UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 www.uspto.gov

### NOTICE OF ALLOWANCE AND FEE(S) DUE

7590 07/17/2006

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, DC 20005-3096

EXAMINER						
POTTER, ROY KARL						
ART UNIT PAPER NUMBER						
2822						
DATE MAILED: 07/17/20	006					

APPLICATION NO.FILING DATEFIRST NAMED INVENTORATTORNEY DOCKET NO.CONFIRMATION NO.10/995,28311/24/2004Mizuki Segawa71971-0125361

TITLE OF INVENTION: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

APPLN. TYPE	SMALL ENTITY	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$0	\$1700	10/17/2006

THE APPLICATION IDENTIFIED ABOVE HAS BEEN EXAMINED AND IS ALLOWED FOR ISSUANCE AS A PATENT. <u>PROSECUTION ON THE MERITS IS CLOSED</u>. THIS NOTICE OF ALLOWANCE IS NOT A GRANT OF PATENT RIGHTS. THIS APPLICATION IS SUBJECT TO WITHDRAWAL FROM ISSUE AT THE INITIATIVE OF THE OFFICE OR UPON PETITION BY THE APPLICANT. SEE 37 CFR 1.313 AND MPEP 1308.

THE ISSUE FEE AND PUBLICATION FEE (IF REQUIRED) MUST BE PAID WITHIN <u>THREE MONTHS</u> FROM THE MAILING DATE OF THIS NOTICE OR THIS APPLICATION SHALL BE REGARDED AS ABANDONED. <u>THIS STATUTORY PERIOD CANNOT BE EXTENDED</u>. SEE 35 U.S.C. 151. THE ISSUE FEE DUE INDICATED ABOVE DOES NOT REFLECT A CREDIT FOR ANY PREVIOUSLY PAID ISSUE FEE IN THIS APPLICATION. IF AN ISSUE FEE HAS PREVIOUSLY BEEN PAID IN THIS APPLICATION (AS SHOWN ABOVE), THE RETURN OF PART B OF THIS FORM WILL BE CONSIDERED A REQUEST TO REAPPLY THE PREVIOUSLY PAID ISSUE FEE TOWARD THE ISSUE FEE NOW DUE.

#### HOW TO REPLY TO THIS NOTICE:

I. Review the SMALL ENTITY status shown above.

PTOL-85 (Rev. 07/06) Approved for use through 04/30/2007.

If the SMALL ENTITY is shown as YES, verify your current SMALL ENTITY status:	If the SMALL ENTITY is shown as NO:
A. If the status is the same, pay the TOTAL FEE(S) DUE shown above.	A. Pay TOTAL FEE(S) DUE shown above, or
B. If the status above is to be removed, check box 5b on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and twice the amount of the ISSUE FEE shown above, or	B. If applicant claimed SMALL ENTITY status before, or is now claiming SMALL ENTITY status, check box 5a on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and 1/2 the ISSUE FEE shown above.

II. PART B - FEE(S) TRANSMITTAL, or its equivalent, must be completed and returned to the United States Patent and Trademark Office (USPTO) with your ISSUE FEE and PUBLICATION FEE (if required). If you are charging the fee(s) to your deposit account, section "4b" of Part B - Fee(s) Transmittal should be completed and an extra copy of the form should be submitted. If an equivalent of Part B is filed, a request to reapply a previously paid issue fee must be clearly made, and delays in processing may occur due to the difficulty in recognizing the paper as an equivalent of Part B.

III. All communications regarding this application must give the application number. Please direct all communications prior to issuance to Mail Stop ISSUE FEE unless advised to the contrary.

IMPORTANT REMINDER: Utility patents issuing on applications filed on or after Dec. 12, 1980 may require payment of maintenance fees. It is patentee's responsibility to ensure timely payment of maintenance fees when due.

#### PART B - FEE(S) TRANSMITTAL

#### Complete and send this form, together with applicable fee(s), to: Mail Mail Stop ISSUE FEE

			P.0 Al	ommissioner fo O. Box 1450 exandria, Virgi 71)-273-2885			
INSTRUCTIONS: This appropriate. All further indicated unless correcte maintenance fee notificat	d below or directed ot	for transmitting the ISSU ng the Patent, advance o herwise in Block 1, by (a	JE FEE and PUBLICAT rders and notification of a) specifying a new corre	ION FEE (if requi maintenance fees w spondence address;	ired). Bl vill be m ; and/or	ocks 1 through 5 sh nailed to the current (b) indicating a separ	ould be completed where correspondence address as rate "FEE ADDRESS" for
CURRENT CORRESPONDE	Fee pap	e(s) Transmittal. Thi ers. Each additiona	is certific I paper, :	cate cannot be used for	r domestic mailings of the or any other accompanying at or formal drawing, must		
	7590 07/17	7/2006	fia v			of Mailing or Transr	nissian
McDermott Will & Emery LLP 600 13th Street, N.W. Washington, DC 20005-3096			I ha Sta add trar	ereby certify that th	is Fee(s)	Transmittal is being	deposited with the United t class mail in an envelope above, or being facsimile the indicated below.
							(Depositor's name)
							(Signature) (Date)
APPLICATION NO.	FILING DATE		FIRST NAMED INVENTOR		ATTOR	NEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	L.	Mizuki Segawa			71971-012	5361
-	SEMICONDUCTOR I	DEVICE AND METHOD	OF MANUFACTURING	3 THE SAME			
APPLN. TYPE	SMALL ENTITY	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSU	e fee	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$0		\$1700	10/17/2006
EXAMI	INER	ART UNIT	CLASS-SUBCLASS	]			
POTTER, R		2822	257-288000				
<ol> <li>Change of corresponde CFR 1.363).</li> <li>Change of corresponde Address form PTO/SB</li> <li>"Fee Address" indir PTO/SB/47; Rev 03-07.</li> <li>Number is required.</li> </ol>	<ol> <li>For printing on the p</li> <li>the names of up to or agents OR, alternati</li> <li>the name of a sing registered attorney or 2 registered patent atto listed, no name will be</li> </ol>	b 3 registered paten vely, le firm (having as a agent) and the name prneys or agents. If	t attorne member es of up	ra 2			
3. ASSIGNEE NAME AN	ND RESIDENCE DATA	A TO BE PRINTED ON T	L THE PATENT (print or ty	pe)			
<ul> <li>3. ASSIGNEE NAME AND RESIDENCE DATA TO BE PRINTED ON THE PATENT (print or type)         PLEASE NOTE: Unless an assignee is identified below, no assignee data will appear on the patent. If an assignee is identified below, the document has been filed for recordation as set forth in 37 CFR 3.11. Completion of this form is NOT a substitute for filing an assignment.         (A) NAME OF ASSIGNEE         (B) RESIDENCE: (CITY and STATE OR COUNTRY)     </li> </ul>							
Please check the appropria	ate assignee category or	categories (will not be pr	inted on the patent) :	Individual Co	orporation	n or other private grou	up entity Government
4a. The following fee(s) are submitted:       4b. Payment of Fee(s): (Please first reapply any previously paid issue fee shown above)            [Issue Fee           [A check is enclosed.             Publication Fee (No small entity discount permitted)           [A dvance Order - # of Copies						·	
5. Change in Entity State	•	,					
	SMALL ENTITY state Publication Fee (if requested states)		b. Applicant is no lon from anyone other than to Office.	<u> </u>			
NOTE: The Issue Fee and Publication Fee (if required) will not be accepted from anyone other than the applicant; a registered attorney or agent; or the assignee or other party in interest as shown by the records of the United States Patent and Trademark Office.  Authorized Signature Date							
Typed or printed name Registration No This collection of information is required by 37 CFR 1.311. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, Virginia 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, Virginia 22313-1450. Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.							

			UNITED STATES DEPAR United States Patent and Address: COMMISSIONER FI P.O. Box 1450 Alexandria, Virginia 223 www.uspto.gov	frademark Office OR PATENTS
APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361
759	90 07/17/2006		EXAM	INER
McDermott Will	& Emery LLP		POTTER, R	OY KARL
600 13th Street, N.	•		ART UNIT	PAPER NUMBER
Washington, DC 20	005-3096		2822	
			DATE MAILED: 07/17/200	6

#### Determination of Patent Term Adjustment under 35 U.S.C. 154 (b) (application filed on or after May 29, 2000)

The Patent Term Adjustment to date is 0 day(s). If the issue fee is paid on the date that is three months after the mailing date of this notice and the patent issues on the Tuesday before the date that is 28 weeks (six and a half months) after the mailing date of this notice, the Patent Term Adjustment will be 0 day(s).

If a Continued Prosecution Application (CPA) was filed in the above-identified application, the filing date that determines Patent Term Adjustment is the filing date of the most recent CPA.

Applicant will be able to obtain more detailed information by accessing the Patent Application Information Retrieval (PAIR) WEB site (http://pair.uspto.gov).

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (571)-272-7702. Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at 1-(888)-786-0101 or (571)-272-4200.

r										
	Application No.	Applicant(s)								
Notice of Allowshills	10/995,283	SEGAWA ET AL.								
Notice of Allowability	Examiner	Art Unit								
	Roy K. Potter	2822								
The MAILING DATE of this communication appears on the cover sheet with the correspondence address All claims being allowable, PROSECUTION ON THE MERITS IS (OR REMAINS) CLOSED in this application. If not included herewith (or previously mailed), a Notice of Allowance (PTOL-85) or other appropriate communication will be mailed in due course. THIS NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RIGHTS. This application is subject to withdrawal from issue at the initiative of the Office or upon petition by the applicant. See 37 CFR 1.313 and MPEP 1308.										
1. X This communication is responsive to the amendment of	<u>5/31/06</u> .									
2. X The allowed claim(s) is/are <u>39-43,45-47 and 49-60</u> .										
<ul> <li>3. Acknowledgment is made of a claim for foreign priority</li> <li>a) All</li> <li>b) Some*</li> <li>c) None</li> <li>certified copies of the priority documents hat</li> <li>2. Certified copies of the priority documents hat</li> </ul>	ive been received.									
3. Copies of the certified copies of the priority of										
International Bureau (PCT Rule 17.2(a)).		-								
* Certified copies not received:										
Applicant has THREE MONTHS FROM THE "MAILING DATE noted below. Failure to timely comply will result in ABANDON THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.	E" of this communication to file a NMENT of this application.	reply complying with the requirements								
4. A SUBSTITUTE OATH OR DECLARATION must be submitted. Note the attached EXAMINER'S AMENDMENT or NOTICE OF INFORMAL PATENT APPLICATION (PTO-152) which gives reason(s) why the oath or declaration is deficient.										
5. CORRECTED DRAWINGS ( as "replacement sheets") m	ust be submitted.									
(a) 🔲 including changes required by the Notice of Draftspe	erson's Patent Drawing Review (	PTO-948) attached								
1) 🗌 hereto or 2) 🔲 to Paper No./Mail Date	<u>_</u> .									
(b) including changes required by the attached Examine Paper No./Mail Date	er's Amendment / Comment or in	the Office action of								
Identifying indicia such as the application number (see 37 CFF each sheet. Replacement sheet(s) should be labeled as such in	R 1.84(c)) should be written on the n the header according to 37 CFR	drawings in the front (not the back) of 1.121(d).								
6. DEPOSIT OF and/or INFORMATION about the deposit of BIOLOGICAL MATERIAL must be submitted. Note the attached Examiner's comment regarding REQUIREMENT FOR THE DEPOSIT OF BIOLOGICAL MATERIAL.										
Attachment(s) 1. Notice of References Cited (PTO-892)	5. 🗖 Notice of Infor	mal Patant Application (PTO 152)								
<ol> <li>2. Notice of Draftperson's Patent Drawing Review (PTO-948</li> </ol>	3) 6. 🗌 Interview Sum									
3. ⊠ Information Disclosure Statements (PTO-1449 or PTO/SE Paper No./Mail Date	Paper No./Ma 8/08), 7. 🗌 Examiner's Ar	ail Date nendment/Comment								
<ul> <li>4. Examiner's Comment Regarding Requirement for Deposi of Biological Material</li> </ul>	t 8. 🗌 Examiner's St	atement of Reasons for Allowance								
	9. 🔲 Other	Roy K Potter Primary Examiner Art Unit: 2822								
U.S. Patent and Trademark Office		Dest of Densy No. (Mail Date 20000005								
PTOL-37 (Rev. 7-05)	Notice of Allowability	Part of Paper No./Mail Date 20060625								

			, 1 .	•	HAY B	PE 31200	to the second	SHEET	<u>1</u> OF <u>1</u>		
INFC	CIT	Ϋ́A	ON DISCLOS TION IN AN LICATION	SURE	ATTY. DOCKET NO. 071971-0012						
					APPLICANT Mizuki SEGAWA	A, et a	n1.				
		(PT	°O-1449)		FILING DATE November 24, 2	2004	GROUP 2822				
			U	.S. PATENT	DOCUMENTS						
EXAMINER'S INITIALS	CITE NO.	Nu	Document Number mber-Kind Code2 (d known)	Publication Date MM-DD-YYYY	Name of Patentee or Appli Document	cant of Cit	ed Pag Rei	ges, Columns evant Passag Figures /	, Lines, Where les or Relevant Appear		
		US									
	ļ	US									
	<u> </u>										
		US			1	·					
		US									
		US US									
·				<u> </u>							
	1	US									
		US									
	ļ	US									
		US US									
	L			FOREIGN PAT	ENT DOCUMENTS	<b></b>					
EXAMINER'S INITIALS	CITE NO.		reign Patent Document untry Codes -Number + -Kind Codes (if known)	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Whe	Columns, Lines re Relevant res Appear	Yes	ranslation No		
all.	<u> </u>		JP 06-21208	01/28/1994	Sony Corp.						
M			JP 07-142726	06/02/1995	Oki Electric Ind. Co. Ltd.						
- AN			JP 06-196495	07/15/1994	Matsushita Electric Ind. Co. Ltd.						
M			JP 06-177237	06/24/1994	SGS Thomson Microelectron Inc.						
H			JP 07-153939	06/16/1995	Oki Electric Ind. Co. Ltd.						
		L		RT (Includion Author	, Title, Date, Pertinent Pages, E	tc)		1	L		
EXAMINER'S INITIALS	CITE NO.	journ	de name of the author (in l	CAPITAL LETTERS	, file of the article (when approj e(s), volume⊣ssue number(s), p	priate), title			e.		
ara		EX	AMINER		6/23/00	DATE CO	NSIDERED				


,

EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered.
Include copy of this form with next communication to applicant.
1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

.

ŧ

Issue Classification	Application/Control No.	Applicant(s)/Patent under Reexamination				
	10/995,283	SEGAWA ET AL.				
	Examiner Rov K. Potter	Art Unit				



U.S. Patent and Trademark Office

Part of Paper No. 20060625



Application/Control No.	Applicant(s)/Patent under Reexamination
10/995,283	SEGAWA ET AL.
Examiner	Art Unit
Roy K. Potter	2822

	SEAR	CHED	
Class	Subclass	Date	Examiner
257	384	34       6/24/2006         36       6/24/2006         38       6/24/2006         33       6/24/2006         36       6/24/2006         36       6/24/2006	RP
257	336	6/24/2006	RP
257	288	6/24/2006	RP
257	333	6/24/2006	RP
257	396	6/24/2006	RP
257	386	6/24/2006	RP
257	401	6/24/2006	RP
INT	ERFERENC	E SEARCH	ED

INT	INTERFERENCE SEARCHED										
Class	Subclass	Date	Examiner								
257	401,386	6/25/2006	RP								
	396,333	6/25/2006	RP								
	336,288	6/25/2006	RP								
257	/384	6/25	RP								

SEARCH NOT (INCLUDING SEARCH	TES STRATEGY	)
	DATE	EXMR
EAST SEARACH	6/25/2006	RP

U.S. Patent and Trademark Office

Part of Paper No. 20060625



UNITED STATES PATENT AND TRADEMARK OFFICE


UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS PO. Box 1450 Alexandria, Virginia 22313-1450 www.uppo.gov

**CONFIRMATION NO. 5361** 

# 

Bib Data Sheet

DSC TIP (a-b) conditions       Yes I no Met after       COUNTRY       DRAWING       CLAIMS       CLAIMS       1         Met after       Allowance       Initials       DAPAN       21       14       1         Acknowledged       Examiner's Signature       Initials       DRAWING       CLAIMS       14       1         ADDRESS       McDermott Will & Emery LLP       600 13th Street, N.W.       Washington, DC20005-3096       TITLE         SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME       Image: Claim Allowance       Image: Claim Allowance       Image: Claim Allowance         FILING FEE       FEES: Authority has been given in Paper       Image: Claim Allowance       Image: Claim Allowance       Image: Claim Allowance		OCKET NO.							
Mizuki Seg Isao Miyar Toshiki Ya Takashi Vi Takashi Ui Kyoji Yam Takaaki Ui Masatoshi Takayuki Y Michikazu ** CONTINUING This applic 07/11/200 which is a ** FOREIGN API JAPAN 7-1 JAPAN 7-1	haga, bu, O akaba ehara ashita keda, Arai,	Osaka, JAPAN; saka, JAPAN; yashi, Osaka, JAPAN; , Osaka, JAPAN; Osaka, JAPAN; Osaka, JAPAN; Osaka, JAPAN; da, Osaka, JAP	* 06/05/20 96 PAT 6	6,281,562	′,409 w	/hich is a	ı DIV of	09/90	2,157
35 USC 119 (a-d) con met Verified and	nditions	Allowance		COUNTRY	DRA	WING	CLAI	MS	INDEPENDENT CLAIMS 1
McDermott Will 8 600 13th Street, Washington, DC2	N.W.	-							
	OR D	EVICE AND METHOD	OF MAN		G THE	SAME			
RECEIVED	No	: Authority has been gi to charge/cm for following	edit DEP	aper POSIT ACCOU	NT	□ 1.16 □ 1.17 time )	6 Fees (	Proce	essing Ext. of



U.S. Patent and Trademark Office

Part of Paper No. 20060625

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	909	257/384	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:21
12	1753	257/336	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L3	1732	257/288	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L4	485	257/333	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L5	410	257/396	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L6	279	257/386	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L7	238	257/389	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23
L8	254145	"L shaped" or "L-shaped"	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23

6/25/06 8:24:57 PM

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	909	257/384	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:21
L2	1753	257/336	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L3	1732	257/288	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L4	485	257/333	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L5	410	257/396	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L6	279	257/386	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:22
L7	238	257/389	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23
L8	254145	"L shaped" or "L-shaped"	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:23

6/25/06 8:34:16 PM

L9	5128	l1 or l2 or l3 or l4 or l5 or l6 or l7	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L10	83	18 and 19	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L11	17693	sidewall and 18	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L12	49	110 and 111	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:33
L13	2149	257/401	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:34
L14	43	18 and 113	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:34

.

L9	5128	11 or 12 or 13 or 14 or 15 or 16 or 17	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L10	83	18 and 19	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L11	17693	sidewall and 18	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24
L12	49	110 and 111	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/06/25 20:24

WEEE CLAIMS AS FILED - PART I         COLAIMS AS FILED - PART I         Column 1)       (Column 2)         TOTAL CLAIMS       MUMBER FILED       NUMBER EXTRA         FOR       NUMBER FILED       NUMBER EXTRA       RATE       FEE         INDEPENDENT CLAIMS       /// minus 3 = '       OR       SMALL ENTITY       OR       SMALL ENTITY         INDEPENDENT CLAIMS       // minus 3 = '       OR       SMALL ENTITY       OR       SMALL ENTITY         * If the difference in column 1 is less than zero, enter '0' in column 2         CLAIMS AS AMENDED - PART II         (Column 1)       (Column 2)       Column 3)       SMALL ENTITY       OTHER THAN         Y00       REMANING       Minus       **       OTHER THAN       ADDI-         Y00       REMANING       Minus       **       OTHER THAN       ADDI-         Y00       RATE       Minus       *       OTHER THAN       ADDI-         Y00       RATE       Minus       *       OTHER THAN       ADDI-         Y00       RATE       Minus       *       OTHER THAN       ADDI-         Y00       Minus       *       O       *       Minus       *       O		PATE	NT APPLIC	ATION F fective D	EE DETERN ecember 8, 3	MINA 2004			rd <i>06</i>	A	vpplica /	$\frac{1}{0}$		t Number	
FOR         NUMBER FILED         NUMBER EXTRA           TOTAL CHARGEABLE CLAMS         //minus 20:         .		KCC					olumn 2)		SMAI TYPE	ــــــ ۱۰ Ei ۲		<u> </u>			
NUMBER FILED         NUMBER EXTRA         BASIC FEE         150.00         CR         ASSIC FEE         300.00           TOTAL CHARGEABLE CLAIMS         ///minus 20=         *	∥								RA	ΓE	FEE	-	-		
TOTAL CHARGEABLE CLAIMS       /// minus 20=	I	FOR		NL	IMBER FILED	NÚ	MBER EXTRA		BASIC	FEE	150.0	10			
INDEPENDENT CLAIMS       /       minus 3 =       -         MULTIPLE DEPENDENT CLAIM PRESENT	╟	TOTAL CHAR	GEABLE CLAIN	AS 14	/ minus 20=				1 100			-			
MULTIPLE DEPENDENT CLAIM PRESENT       Image: constraint of the set of		NDEPENDEN	T CLAIMS		1	•			1.0 2	:5= 		0	R X\$5	0=	
If the difference in column 1 is less than zero, enter '0' in column 2     If the difference in column 1 is less than zero, enter '0' in column 2     If the difference in column 1 is less than zero, enter '0' in column 2     If the difference in column 1 is less than zero, enter '0' in column 2     If the difference in column 1 is less than zero, enter '0' in column 2     If the difference in column 1 is less than zero, enter '0' in column 2     If the difference in column 1 is less than zero, enter '0' in column 3     If the difference in column 1 is less than zero, enter '0' in column 3     If the difference in column 1 is less than zero, enter '0' in column 3     If the difference in the this space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3     If the difference in the space is less than zero in column 3		MULTIPLE DE	PENDENT CLA	M PRESEN				-	X10	)=		0	R X20	0=	
CLAIMS AS AMENDED - PART II         OTHAL         ADDIT         OTHAL         ADDIT         TOTAL         OTHAL         ADDIT         TOTAL         ADDIT         TOTAL         TOTAL         ADDIT         TOTAL         TOTAL         TOTAL         ADDIT         TOTAL         ADDIT	L					_		Ļ	+180	)=		٦.	+360	)	
CLAIMS AS AMENDED - PART II         OTHER THAN         Column 1)       (Column 3)         (Column 1)       OTHER THAN         Column 2)       Column 3)         MALL ENTITY OR SMALL E	-	If the differen	nce in column	l is less th	ian zero, enter	<b>"</b> 0" in	column 2			-		-			
Value       Column 3)       SMALL ENTITY       OR       SMALL ENTITY         Value       AMENOMENT       PRESENT       PRESENT       ADDI- TOTAL       ADDI- TOTAL       ADDI- TOTAL       ADDI- FEE       ADDI- TOTAL       ADDI- FEE       ADDI- TOTAL       ADDI- FEE       ADDI- TOTAL       RATE       ADDI- TOTAL       ADDI- FEE       ADDI- FEE       ADDI- TOTAL       RATE       ADDI- TOTAL       RATE       ADDI- FEE       RATE       ADDI- TOTAL       RATE       ADDI- FEE       RATE       ADDI- TOTAL       RATE       ADDI- TOTAL       RATE       ADDI- FEE       RATE       ADDI- TOTAL       RATE       ADDI- TOTAL       RATE       ADDI- TOTAL       RATE       ADDI- TOTAL       RATE       TOTAL       RATE       ADDI- TOTAL       RATE       TOTAL       TOTAL <td< td=""><td></td><td></td><td>CLAIMS A</td><td>S AMEN</td><td>DED - PART</td><td>r 11</td><td></td><td></td><td>1017</td><td>יר נ</td><td></td><td></td><td></td><td>the second se</td><td></td></td<>			CLAIMS A	S AMEN	DED - PART	r 11			1017	יר נ				the second se	
Image: Stress of the entry in column 1       REMAINING AMERSI PRESENT PRESENT PRESENT PRESENT PRESENT PRESENT PRESENT AMENOMENT       PRESENT PRESENTATION OF MULTIPLE DEPENDENT CLAIM       RATE       ADDI- TOTAL OR ADDI- TOTAL       RATE       ADDI- TOTAL         0       Minus       **       3       =       X100=       X\$20=       X\$50=         1       Independent       /       Minus       **       3       =       X100=       X200=         1       Independent       /       Minus       **       3       =       X100=       X200=         1       Independent       /       Minus       **       =       TOTAL       OR       ADDI- TOTAL         0       CLAIMS REMAINING AMENDMENT       PRESENT PREVIOUSLY PAID FOR       PRESENT PRESENTATION OF MULTIPLE DEPENDENT CLAIM       PRESENT FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       PRESENT PAID FOR       RATE       TOTAL ADDI- TOTAL       ADDI- TOTAL ADDI- TOTAL         0       CLAIMS REMAINING REMAINING REMAINING REMAINING       PRESENT PAID FOR       PRESENT PAID FOR       PRESENT PAID FOR       PRESENT PAID FOR       RATE       TOTAL ADDI- TOTAL       ADDI- TOTAL ADDI- TOTAL       ADDI- TOTAL         1       COUMT 1)       COUMT 2)       COUMT 3)       TOTAL ADDI- FEE       ADDI- TOTAL       ADDI- TOTAL       ADDI- TOT	Г	77777		1)			(Column 3	3)	SMAL	L E	NTITY	OF	OTH SMA	IER THA LL ENTII	N (
FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       Image: claims of the state of	T A	6/14/2	REMAININ	3	NUMBI	ER	PRESENT	٦.		T	ADDI-	٦		·····	
FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       Image: claims of the state of	MEN	1.70		п					RATE	1		·	RATI	E TION	JAL
FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       Image: claims of the state of	<b>N</b>	Total	· 20	Minus	- 2	0	= /	7	X 9 25	1	TEE	1			E
FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       Image: claims of the state of		Independen				3		1			$\geq$	10H	X\$50		
Image: constraint of the entry in column 1       (Column 1)       (Column 2)       (Column 3)         Image: constraint of the entry in column 1       (Column 2)       (Column 3)         Image: constraint of the entry in column 2, write "0" in column 3.       Image: column 3)       Image: column 3)         Image: column 4       Image: column 4       Image: column 4       Image: column 4         Image: column 4       Image: column 4       Image: column 4       Image: column 4         Image: column 4       Image: column 4       Image: column 4       Image: column 4         Image: column 4       Image: column 4       Image: column 4       Image: column 4       Image: column 4         Image: column 4       Image: column 4       Image: column 4       Image: column 4       Image: column 4       Image: column 4         Image: column 4       Image: column	_	FIRST PRE	SENTATION OF	MULTIPLE	DEPENDENT C	LAIM	<u>'</u>	ŧ	X100=	1		ØR	X200	=	_ b
Image: Column 1)       (Column 2)       (Column 3)         Image: Column 1)       (Column 2)       (Column 3)         Image: Column 1)       (Column 2)       (Column 3)         Image: Column 2)       PRESENT       PRESENT         Image: Column 2)       Pressent       Pressent         Image: Column 3)       Pressent       Pressent         Image: Column 4)       Minus       **       =         Independent *       Minus       **       =         FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       Image: Column 3)       Pressent         Image: Column 1)       (Column 2)       (Column 3)         Image: Column 4)       (Column 2)       (Column 3)         Image: Column 4)       Image: Column 4)       Image: Column 4)         Image: Column 4)       (Column 2)       (Column 3)         Image: Column 4)       (Column 2)       (Column 3)         Image: Column 4)       Image: Column 4)       Image: Column 4)         Image: Column 4)       (Column 2)       (Column 3)         Image: Column 4)       (Column 2)       (Column 3)         Image: Column 4)       Image: Column 4)       Image: Column 4)         Image: Column 4)       (Column 2)       (Column 4)         <								4	+180=			ОВ	+360=		$\overline{A}$
CLAIMS       Highest NUMBER       PRESENT EXTRA       ADDI- EXTRA       ADDI- TIONAL       RATE       ADDI- TIONAL         Total       Minus       **       =       Independent       X\$ 25=       OR       X\$200=         FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       Independent       (Column 1)       (Column 2)       (Column 3)         Independent       *       Minus       ***       =       OR       X200=         Independent       *       Minus       ***       =       OR       X200=         Independent       *       Minus       PRESENT       OR       ADDI- TOTAL       OR       ADDI- TOTAL         OR       ClaimS       HiGHEST       PRESENT       PRESENT       OR       X200=       Independent         Independent       *       Minus       **       =       TOTAL       OR       ADDI- FEE       OR       ADDI- TIONAL       FEE         Independent       *       Minus       **       =       X\$ 25=       OR       X\$200=       Independent       *       Y\$ 25=       OR       X\$ 20=       Independent       *       #       #       OR       X\$ 200=       Independent       *       Y\$ 200       Independent       * <td></td> <td>TOT</td> <td></td> <td></td>													TOT		
REMAINING AFTER AMENDMENT     PREVIOUSLY PARD FOR     PRESENT EXTRA     PRESENT EXTRA       Total     Minus     **     =       Independent     Minus     **     =       FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM     OR     X\$25=     OR       Vision     Claims     HiGHEST     PRESENT       Claims     HiGHEST     PRESENT       Claims     HiGHEST     PRESENT       Claims     HiGHEST     PRESENT       AFTER     PREVIOUSLY     PRESENT       FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM     OR       Total     *     *       Independent     Minus     **       FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM     OR       Total     *     *       Independent     Minus     ***       FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM     OR       ****     =       Independent     *       Minus     ***       *     S25=       OR     X\$20= <td></td> <td></td> <td></td> <td>-</td> <td>(Column</td> <td>2)</td> <td>(Column 3)</td> <td></td> <td>ADDII. FE</td> <td><b>د. ا</b></td> <td></td> <td>1011</td> <td>addit. Fe</td> <td>:e <b>I</b></td> <td>-</td>				-	(Column	2)	(Column 3)		ADDII. FE	<b>د. ا</b>		1011	addit. Fe	:e <b>I</b>	-
FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       X100=       OR       X200=         Independent       Independent       Minus       Independent	0 - i		REMAINING		NUMBER	R	PRESENT			A	DDI-				-
IFIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       X100=       OR       X200=         Independent       Independen									RATE				RATE	TION/	AL I
IFIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       X100=       OR       X200=         Independent       Independen		Total	*	Minus	** :		=		Y¢ 05	╧	<u>cc</u>	ł	· · · · · ·	FEE	-1.
FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       X100=       OR       X200=         Independent       Independent       Minus       Independent			*				= ·		A\$ 25=			OR	X\$50=	<b> </b>	Ĺ
Image: Construction of the entry in column 1 is less than the entry in column 2, write '0' in column 3.       Image: Column 1 is less than the entry in column 2, write '0' in column 3.         Image: Column 1 is less than the entry in column 2, write '0' in column 3.       Image: Column 1 is less than the entry in column 2, write '0' in column 3.         Image: Column 1 is less than the entry in column 2, write '0' in column 3.       Image: Column 1 is less than the entry in column 2, write '0' in column 3.         Image: Column 1 is less than the entry in column 2, write '0' in column 3.       Image: Column 1 is less than the entry in column 2, write '0' in column 3.         Image: Column 1 is less than the entry in column 2, write '0' in column 3.       Image: Column 1 is less than the entry in column 2, write '0' in column 3.		FIRST PRESE	NTATION OF N		EPENDENT CL	AIM			X100=			OR	X200=	ľ	
TOTAL ADDIT. FEE       TOTAL ADDIT. FEE         Column 1)       (Column 2)       (Column 3)         CLAIMS       HIGHEST NUMBER       PRESENT         REMAINING       NUMBER       PRESENT         AFTER       PREVIOUSLY       EXTRA         Total       *       =       ADDI- TIONAL       RATE       ADDI- TIONAL         Independent       *       Minus       ***       =       X\$ 25=-       OR       X\$50=:         FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM       Image: Column 3.       TOTAL       OR       X200=         the "Highest Number Previously Paid For" IN THIS SPACE Is less than 20, enter '20."       TOTAL       OR       TOTAL         OR       TOTAL       OR       TOTAL       OR       X200=									+180=			28	+360=	ŀ	1
CLAIMS       Highest NUMBER       PRESENT PREVIOUSLY       RATE       ADDI- TIONAL       ADDI- TIONAL       ADDI- TIONAL         Total       *       Minus       **       =       X\$-25=-       OR       X\$50=-         Independent       *       Minus       ***       =       X\$0=-       OR       X\$20=-         fthe entry in column 1 is less than the entry in column 2, write '0' in column 3.       TOTAL       OR       X200=-         fthe "Highest Number Previously Paid For" IN THIS SPACE is less than 20, enter '20."       TOTAL       OR       TOTAL						•		L	TOTAL	<b>[</b>		Ľ			4
CLAIMS REMAINING AFTER AMENDMENT       HIGHEST NUMBER PREVIOUSLY       PRESENT EXTRA       ADDI- TIONAL       ADDI- TIONAL       ADDI- TIONAL         Total       *       Minus       **       =       X\$ 25=-       OR       X\$50=-         Independent       *       Minus       ***       =       X\$ 25=-       OR       X\$50=-         FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM	-		(Column 1)		(Column 2	2) (	Column 3)	A	ddit. Fee	L	1`	<sup>2</sup> A	ddit. Fee		-
AFTER AMENDMENT     PREVIOUSLY PAID FOR     EXTRA     RATE     TIONAL     RATE     TIONAL       Total     *     Minus     **     =     X\$ 25=-     OR     X\$50=-       Independent     *     Minus     ***     =     X\$ 25=-     OR     X\$20=-       FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM     OR     X200=     +180=     OR     X200=       I the "Highest Number Previously Paid For" IN THIS SPACE is less than 20, enter "20."     TOTAL     OR     TOTAL				Τ	HIGHEST			Г				r		<del></del>	
Total     +     Minus     +     =     FEE     FEE       Independent     •     Minus     ***     =     X\$ 25=-     OR     X\$50=-       FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM	t	* ****	AFTER	· · ·	PREVIOUSL	Y			RATE				RATE		
Independent     •     Minus	G	otal	*	Minus				ŀ				· .	·		
FIRST PRESENTATION OF MULTIPLE DEPENDENT CLAIM	ī	ndependent	4			=			(\$-25=-	· •·· ·	lo	R	X\$50≘		-
the entry in column 1 is less than the entry in column 2, write "0" in column 3. the "Highest Number Previously Paid For" IN THIS SPACE is less than 20, enter "20." ADDIT EEE OR TOTAL the "Highest Number Previously Paid For" IN THIS SPACE is less than 20, enter "20."	-							$\Box$	(100=				(200-	1	1
the entry in column 1 is less than the entry in column 2, write '0' in column 3. If the "Highest Number Previously Paid For" IN THIS SPACE is less than 20, enter '20." ADDIT EEE OR TOTAL the "Highest Number Previously Paid For" IN THIS SPACE is less than 20, enter '20."	-				FENDENI CLA	JM		$\vdash$			- <u> </u> °	۳Ľ			
the Highest Number Providence and For IN THIS SPACE is less than 20, enter 20. ADDIT COLL OR TOTAL	ft	e entry in colum	n 1 is less than th	entry in col	umn 2, write "0" in	colum	<b>.</b> .	Ľ			01	7   F	-360=		1
	f tł	e "Highest Num	ber Previously Pa	a For IN TH	IS SPACE is less (	ihan 2(	), enter *20.*				0	٦, ٦			1
	_	0-875 (Rev. 10/0									æ, U.S. D				1

.

r

									ai	ms	5						1	\pp	lic	atio	n/C	ont	rol	No.		-	AR	ppi leex	lica Kar	ant nin	(s)/ atl	/Pa on	tent	t under
											10/995,283 Examiner					SEGAWA ET AL. Art Unit																		
																				Po	Ho							822						
											11	<u></u>	<u>.</u>								2	024	<u> </u>			_								
			4	R	teja	ect	ed			_		Π	hrou Ca	igh i ance	nur elle	ne d	rai)	)		N	No	on-E	lec	ted		A	_	A	\pp	юa	1			
			=	4	Allo	we	be			+			R	estri	cte	d	_			I	In	terfe	rer	nce		0		Oł	bje	cte	d			
1	Cla	aim		_			Dat		_			1		aim	Г				Date				וו	Cla	aim					)ate				7
		Г	5		Г	Γ	Γ	Γ	Ι	Г	Γ				١.	Γ	Т			Π	Т		1					Π			Т	Τ	Т	1
	Final	Original	3/8/08										Final	Original	3/8/08									Final	Original									
		T			F	1-	F	1	‡-	F	F	1		51	•		F			H	1	1			101				4	_		4	丰	-
	<u> </u>	l 🖌	⊢	$\vdash$	┢	╂──	+	┢	┢	$\vdash$	┢			<u>52</u> 53	-	┢	┢	$\vdash$	$\vdash$	┝┥	╉	+		$\vdash$	102 103	$\vdash$	$\vdash$	+	┥		┥	+	╋	-
					Γ	Γ		Γ	T	Γ				54	É	F				$\square$		T	1		104				1		1		1	1
		╞╋		┣	┢	┢	┢	┢	┢	┢	┢─┤		<u> </u>	55 56	┢	┢	┢	$\vdash$	$\vdash$	$\vdash$	+	+-		┝──┤	105 106	Η	$\square$		+	-	+	$\rightarrow$	+	-
				-	┢─	1-	+-	-	┝	+			<u> </u>	57	┢	┢	┢		$\square$	┝╼╋	╉	+	1		107				+	┥	+	╉	┿	4
														58		Ē	Γ						1		108			-					1	1
					┢	┞	┝	-	-					59 60	_	┞	┡	$\vdash$		$\vdash$	╉				109 110				_	+	+		+	-
		1	$\vdash$	┝╌	┢	┝	┢	┢	┢	┢┙		$\vdash$		61	-	┢	┢	$\vdash$	$\vdash$	$\vdash$	+	╉		$\vdash$	111				-	+	-	-+	+	-1
		12							t					62	1		t								112						1	$\neg$	土	1
		18			Ē			L		E				63	L	Ĺ					+				113						$\neg$	_	$\mp$	7
		14			╞		╉──	┢	┡	┡				64 65	-		┢	$\left  - \right $			+	-			114 115				_	-	+	-+	+	
		16	$\vdash$	-		┢╴	┢╌	┢	┢	┢╴	<u> </u>			66	⊢		┢	+	-		-†-	+	$\left\{ \right. \right\}$		116	$\vdash$			-	+	╉	+	┿	-
		17						ľ		ſ				67	T	T					$\uparrow$		11		117								土	1
		18												68					_						118			_	_	$\square$			1	7
		<b>19</b> 20		-	┝	┝	┢		┢	-				69 70	┢	┢─	┢		-	$\vdash$	+	+-			119 120	$\left  \right $		$\rightarrow$	+	+	+	+	╇	
		21			┢	┢	$\square$	-	⊢	╞	$\square$			71	┢	┢	┢	$\square$			╉	+	1		121	H		-+	-	-†	╉	╉	+	
		22 33				-	1							72									1		122						1		1	1
		23			┢	┣	_			_				73 74	┡	┡	_	$\square$		$\square$	-	+	ł		123			$\rightarrow$	$\rightarrow$	_	-	-+	+	-
		<b>24</b> 25		_	┢	ŀ		┢	┢		$\square$			74	┼─	┝	┢	+			╉	+	{		124 125			+	+	+	-+	+	╋	-
		뫇							h	t				76			t						1		126						-			-
		27			$\Box$			E		E				77		Ľ					T		]		127				_	_	Т	$\square$	丅	]
		202				┝	┢	┣	┢╌	┝				78 79	┢─	┝	┝	⊢			+	+		$\vdash$	128 129	$\vdash$	$\dashv$	+	+	+	+	╉	+	-
ł		4	$\vdash$	$\vdash$	$\vdash$	⊢			┢─	$\vdash$	H			79 80	┢	┣─	┢	H	Η	-+	╉	+			129	$\vdash$	$\vdash$	-+	+	-+	+	+	+	-
		31												81			L				1		11		131						1	1	土	]
		<del>12</del>			L				<u> </u> _					82	Ľ		<u> </u>	ЦĪ		_T	Ţ	$\bot$			132		Ц	Ţ	4	-	-	-	$\bot$	4
ŀ		33		Η		-	$\vdash$	-	┢─		$\vdash$			83 84	┝	┢		⊢┤		+	╉	+			133 134	$\square$	$\square$	-+	+	+	╉	╉	╋	-
ŀ		<del>3</del> 10									Η			85	t						╈		1 I		135				_†		_†	╈	$\pm$	1
		36		_			$\Box$							86	[						1		11		136				Т	$\square$	1	T	T	4
ļ		8 44		$\square$	$\vdash$	-	Н	⊢	⊢	-	$\vdash$			87 88	⊢		⊢	$\left  \right $			+	+-			137 138	$\square$	$ \rightarrow$	_	-	-+	+	+	╇	4
ł		<del>8</del> 39	=	-	H	-	Η		⊢	-	Н			89	┢	┝─	$\vdash$	⊢		+	╋	╉─	{		138	⊢┤	+	+	+	+	+	╉	+	-
ľ		40	=								$\square$	ł		90				Et			$\pm$	T	11		140						t	1	1	1
ļ		41	_				П							91	F		F	П				F			141		Ţ	T	Ţ	Ţ	Ţ	Ţ	Ŧ	-
ŀ		42 43			$\vdash$		Н				$\vdash$			92 93		-		┝┤		+	-+-	+-	╡╽		142 143	┝─┨	+	╉	+	+	+	+	+	-
ŀ		<u>∳</u>	-		Η	$\vdash$	H		$\vdash$		Н			93 94	+	┢──		⊢┤	$\neg$		+	+			143	$\vdash$	-+	┽	╉	╉	+	+	╋	4
t		45 ·	=									t		95	L		ŀ_				T		1 1		145						1		土	1
ļ		46		_	$\square$		Н			$\vdash$	$\square$			96		ļ		H	[	-	+				146	$\square$		-+	-	+	+	-	+	4
ŀ		47.	=	-			Η		$\vdash$	$\vdash$	Н	}		97 98		-		$\vdash$	+	-+	+	+	}		147 148		-+	+	+	╉	+	╉	+	-
ŀ		49					Η			_	Η	ł		99			E	H			+	$\mathbf{t}$	i t		149		_	_†		_	$\pm$	+	士	1
	-	50	3									Ī		100	Γ						Ť	T	11		150								T	7

U.S. Patent and Trademark Office

Part of Paper No. 20060306



PATENT

Docket No.: 71971-012

1)

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	: Customer Number: 20277
Mizuki SEGAWA, et al.	Confirmation Number: 5361
Application No.: 10/995,283	Group Art Unit: 2822
Filed: November 24, 2004	Examiner: Roy K. POTTER

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

#### AMENDMENT

Mail Stop Amendment Honorable Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

Applicant respectfully requests reconsideration in accordance with the filing of the RCE, amendments and remarks for the reasons set forth below.

1)

#### AMENDMENT TO CLAIMS

#### **Listing of Claims**

Claims 1 – 38 (Cancelled)

39. (Currently amended) A semiconductor device, comprising:

[[an]] <u>a trench</u> isolation <del>insulating area</del> surrounding an active area of a semiconductor substrate;

a gate insulating film formed over the active area;

100

a gate electrode formed over the gate insulating film;

first L-shaped sidewalls formed over the side surfaces of the gate electrode; [[and]]

first silicide layers formed on regions located on the sides of the first L-shaped sidewalls

within the active area

an interconnection formed on the trench isolation; and

second L-shaped sidewalls formed over the side surfaces of the interconnection.

40. (Previously presented) The semiconductor device of Claim 39, wherein the first L-shaped sidewalls are made of a silicon nitride film.

41. (Previously presented) The semiconductor device of Claim 39, further comprising first protection oxide films formed between the gate electrode and the first L-shaped sidewalls.

42. (Previously presented) The semiconductor device of Claim 39, further comprising a second silicide layer formed on the gate electrode.

2

10/995,283

43. (Previously presented) The semiconductor device of Claim 39, further comprising source/drain regions formed on both sides of the gate electrode within the active area,

wherein the first silicide layers are formed on the source/drain regions.

de.

ŧ.

44. (Cancelled)

f:

)

45. (Currently amended) The semiconductor device of Claim [[44]] <u>39</u>, the second L-shaped sidewalls are made of a silicon nitride film.

46. (Currently amended) The semiconductor device of Claim [[44]] <u>39</u>, further comprising second protection oxide films formed between the interconnection and the second L-shaped sidewalls.

47. (Currently amended) The semiconductor device of Claim [[44]] <u>39</u>, further comprising a third silicide layer formed on the interconnection.

48. (Cancelled)

49. (Currently amended) The semiconductor device of Claim [[48]] <u>39</u>, the trench isolation has an upper surface higher than the surface of the active area.

10/995,283

t)

50. (Currently amended) The semiconductor device of Claim [[48]] <u>39</u>, wherein a lower portion of the interconnection provided on the upper surface of the trench isolation is located higher than the surface of the active area.

¢

51. (Currently amended) The semiconductor device of Claim [[44]] <u>39</u>, wherein the interconnection is composed of the same material as the gate electrode.

52. (Currently amended) The semiconductor device of Claim [[51]] <u>39</u>, wherein the gate electrode and the interconnection has at least a polysilicon film.

53. (New) The semiconductor device of Claim [[39]] <u>41</u>, wherein a channel stop region of the same conductivity as that of the semiconductor substrate is formed below the trench isolation.

54. (New) The semiconductor device of Claim 39, wherein the first and second L-shaped sidewalls are made of the same insulating film.

55. (New) The semiconductor device of Claim 41, wherein the first protection oxide film is a CVD oxide film.

56. (New) The semiconductor device of Claim 43, wherein the source/drain regions include low-concentration source/drain regions and high-concentration source/drain regions, and the first silicide layers are formed on the high-concentration source/drain regions.

٢

۲

57. (New) The semiconductor device of Claim 46, wherein the second protection oxide film is a CVD oxide film.

ť

58. (New) The semiconductor device of Claim 46, wherein the second protection oxide films are L-shaped films.

59. (New) The semiconductor device of Claim 39, wherein the first silicide layers are formed so as to be located apart from the trench isolations.

60. (New) The semiconductor device of Claim 56, wherein the source/drain regions are formed so as to be located apart from the trench isolations.

#### REMARKS

In the foregoing amendment, claims 39, 46, 47 and 49-52 have been amended and new claims 54-60 have been added to further clarify the intended subject matter of the present invention. No new matter has been added. In addition, claims 44 and 48 have been cancelled. Entry of the foregoing amendment is respectfully requested.

To the extent necessary, a petition for an extension of time under 37 C.F.R. 1.136 is hereby made. Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Michael E. Fogarty Registration No. 36,139

Registration No. 30,139

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:MaM Facsimile: 202.756.8087 **Date: May 31, 2006i** 

Please recognize our Customer No. 20277 as our correspondence address.

	.,				
	`	YÊ - S			
	<b>1</b> 0 10 3				PTO/SB/30 (09-04)
_	1		U.S. Patent and	Trademark Office: U.S.	Dugh 07/31/2006. OMB 0651-0031 DEPARTMENT OF COMMERCE
Under the Paperv					ntains a valid OMB control number.
	Request for	•	Application Numb	er 10/99	5,283
Continu		tion (BCE)	Filing Date	Nover	mber 24, 2004
Continu	ed Examina Transmitt		First Named Inve	ntor Mizuk	i SEGAWA, et al
Address to:	Hansmitt		Art Unit	2822	
Aail Stop RCE	Patents	MAY 3 1 2006	Examiner Name	POTT	ER, Roy K.
P.O. Box 1450 Alexandria, VA 22		- ALL CONTRACTOR	Attorney Docket N		71-0012
<u> </u>					
Request for Continu	ed Education (RCE)	mination (1995) under practice under 37 CFR 1. nstruction Sheet for RCEs	114 does not apply to an	y utility or plant appl	ication filed prior to June 8,
Submission	required under 3	37 CFR 1.114 Note:	If the RCE is proper, an	y previously filed u	nentered amendments
and amendme	ents enclosed with the	e RCE will be entered in	which they were filed un	less applicant instru	ucts otherwise. If
applicant does amendment(s)		y previously filed unenter	red amendment(s) enter	ed, applicant must	request non-entry of such
		final Office action is out sion even if this box is no		ents filed after the	final Office action may be
i. 🗌	Consider the argu	uments in the Appeal Bri	ef or Reply Brief previo	usly filed on	
ii. 🗌	Other				
b. 🛛 Enclo	osed				
i. 🛛	Amendment/Repl	у	iii. 🛛	Information Discl	osure Statement (IDS)
ii. 🗌	Affidavit(s)/Decla	ration(s)	iv.	Other	
Miscellaneo	us				
a. Susp	pension of action of t od of months.	he above-identified appl (Period of suspension sh	lication is requested une nall not exceed 3 months	der 37 CFR 1.103( ; Fee under 37 CFR	c) for a 1.17(i) required <b>)</b>
b. Othe	۲				
. Fees The	RCE fee under 37 C	FR 1.17(e) is required b	y 37 CFR 1.114 when t	he RCE is filed.	
a. 🛛 🛛 The Depo	Director is hereby au osit Account No. 50	uthorized to charge the f 0417. I have enclosed a	ollowing fees, or credit a duplicate copy of this	any overpayments, sheet.	to
i. 🛛	RCE fee required u	under 37 CFR 1.17(e) \$7	790		
ii. 🗌	Extension of time f	ee (37 CFR 1.136 and 1	.17)		
iii. 🗌	Other	<u></u>			· · · · · · · · · · · · · · · · · · ·
b. 🗌 Cheo	ck in the amount of	\$	enclosed		
о. — Г	•	Form PTO-2038 enclose			
ARNING: Inform	ation on this form n ation and authorizat	nay become public. Cre ion on PTO-2038.	dit card information sh	ould not be includ	ed on this form. Provide
	SIGNA	TURE OF APPLICANT,	ATTORNEY, OR AGE		May 24, 2000
ignature ame (Print/Type)	Michael E. Fogarty		<u> </u>	Date Registration No.	May 31, 2006 36,139
	increase: rogarty				
addressed to: Mail Sto	is correspondence is be op RCE, Commissioner the date shown below.	<u>CERTIFICATE OF M.</u> ing deposited with the Unite for Patents, P. J. Box 1450	, Alexandria, VA 22313-14	n sufficient postage as 50 or facsimile transmi	first class mail in an envelope tted to the U.S. Patent and IE1 00000132 500417 105
Signature				01 FC:1801 Date	790.00 DA
Name(Print/Type)	nation is required by 37 (	CFR 1.114. The information is	required to obtain or retain	a benefit by the public v	which is to file (and by the USPTO
o process) an applicat	ion. Confidentiality is gove eparing, and submitting t	vemed by 35 U.S.C. 122 and he completed application form	37 CFR 1.11 and 1.14. This n to the USPTO. Time will va	collection is estimated iry depending upon the	to take 12 minutes to complete, individual case. Any comments Information Officer, U.S. Patent

on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Mail Stop RCE, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450. If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.



#### IN THE UNITED STATES PATENT AND **ADEMARK OFFICE**

In re Application of

Mizuki SEGAWA, et al.

Docket No.: 071971-00<sup>1</sup>2

Application No.: 10/995,283

Filed: November 24, 2004

Ρ E MAY 3 1 2006

Confirmation Number: 5361

Customer Number: 20277

Group Art Unit: 2822

Examiner: POTTER, Roy K.

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Mail Stop RCE **Commissioner for Patents** P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Transmitted herewith is an Amendment in the above-identified application.

No additional fee is required.

Applicant is entitled to small entity status under 37 CFR 1.27 Also attached:

The fee has been calculated as shown below:

	NO. OF CLAIMS	HIGHEST PREVIOUSLY PAID FOR	EXTRA CLAIMS	RATE	FEE
Total Claims	20	20	0	\$50.00 =	\$0.00
Independent Claims	1	3	0	\$200.00 =	\$0.00
	Multiple dependent claims newly presented				\$0.00
		Fee for extension of	ftime		\$0.00
		RCE	\$790.00		
			\$790.00		

 $\boxtimes$ Please charge my Deposit Account No. 500417 in the amount of \$790.00.

The Commissioner is hereby authorized to charge payment of any fees associated with this communication or credit any overpayment, to Deposit Account No. 500417, including any filing fees under 37 CFR 1.16 for presentation of  $\boxtimes$ extra claims and any patent application processing fees under 37 CFR 1.17.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP Michael E. Foga Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:MaM Facsimile: 202.756.8087 Date: May 31, 2006

WDC99 1240005-1.071971.0012



OIPE 400 MAY 3 1 2006

Docket No.: 071971-0012

p

PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	Customer Numb	er: 20277
Mizuki SEGAWA, et al.	Confirmation Nu	mber: 5361
Application No.: 10/995,283	Group Art Unit:	2822
Filed: November 24, 2004	Examiner: POT	TER, Roy K.

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

#### **INFORMATION DISCLOSURE STATEMENT**

Mail Stop RCE Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

In accordance with the provisions of 37 C.F.R. 1.56, 1.97 and 1.98, the attention of the Patent and Trademark Office is hereby directed to the references listed on the attached form PTO-1449. It is respectfully requested that the references be expressly considered during the prosecution of this application, and that the references be made of record therein and appear among the "References Cited" on any patent to issue therefrom.

This Information Disclosure Statement is being filed within three months of the U.S. filing date OR before the mailing date of a first Office Action on the merits. No certification or fee is required.

Each non-English language reference was first cited in a corresponding foreign application search report or office action and its relevance discussed therein. A copy of the

foreign search report or office action, together with an English language version thereof, is

attached for the Examiner's information.

Please charge any shortage in fees due in connection with the filing of this paper,

including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

Michael E. Fogarty Registration No. 36,139 Please recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:MaM Facsimile: 202.756.8087 **Date: May 31, 2006** 

			<b>,</b> t ,			PATTER	PE 3120	44 95 95 84 V	)	SHEET	<u>1</u> OF <u>1</u>
INFC	)RM/	<b>\TI</b>	ON DISCLOS	SURE		TTY. DOCKET NO.	HADEN		IAL NO		
			TION IN AN			71971-0012		10/	995,2	83	
	A	PPI	LICATION								
						PPLICANT <b>Iizuki SEGAW</b>	A, et	al.			
(PTO-1449)				iling date Iovember 24, 2	2004	GRC 282					
			U	.S. PATEN	NT D	DCUMENTS					
EXAMINER'S INITIALS						Name of Patentee or Appli Document	icant of Ci	ited			Lines, Where es or Relevant ppear
		US				······································					
		US US									
		US							•		
		US									
		US US									
		US									
		US									
		US US									
		US								4014 00	
		US									
		US									
EXAMINER'S	r	50	reign Patent Document	FOREIGN P. Publication Date		DOCUMENTS Name of Patentee or	Pages	Colum	ns, Lines	Т	anslation
INITIALS	CITE NO.		Intry Codes -Number 4 -Kind Codes (if known)	MM-DD-YYYY		licant of Cited Document	Whe	ere Rele ires Ap	evant	Yes	No
			JP 06-21208	01/28/1994		Sony Corp.					
			JP 07-142726 JP 06-196495	06/02/1995 07/15/1994		ki Electric Ind. Co. Ltd. Isushita Electric Ind. Co. Ltd.					
			JP 06-177237	06/24/1994	SGS	Thomson Microelectron Inc.					
			JP 07-153939	06/16/1995	0	ki Electric Ind. Co. Ltd.					
	I	I	OTHER A	RT (Including Aut	L thor, Title	, Date, Pertinent Pages, E	tc.)			I	
EXAMINER'S INITIALS	CITE NO.	journ	de name of the author (in lal, serial, symposium, cata shed.								9,
· · · · · · · · · · · · · · · · · · ·		EX	AMINER				DATE CO	ONSID	ERED		

\*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant. 1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

ł

1

### PATENT ABSTRACTS OF JAPAN

(11)Publication number :06-021208(43)Date of publication of application : 28.01.1994


(51)Int.CI.		H01L 21/76	
(21)Application number	er : 04-078348	(71)Applicant : SONY CORP	]
(22)Date of filing :	28.02.1992	(72)Inventor : TOKUNAGA KAZUHIKO	

#### (54) SEMICONDUCTOR DEVICE AND BURYING METHOD OF RECESSED PART ON SUBSTRATE

#### (57)Abstract:

PURPOSE: To provide a semiconductor device wherein a defect is not caused near a recessed part and a trouble that a leakage current becomes large or the like is not caused when a heat treatment is executed after various kinds of substrate treatments (ion implantation and the like) have been executed and to provide a method wherein a recessed part on a substrate is buried.

CONSTITUTION: (1) In a semiconductor device, a burying material is buried in a recessed part 2 on a substrate 1 and buried parts 3, 3a, 3b are formed. In the semiconductor device, each buried part is formed as a structure in which it protrudes from the opening surface of the recessed part and in which sidewalls 4 are formed on side parts of a protrusion part 31. (2) In a method, a recessed part on a substrate is buried. The method is provided with a process wherein a substrate treatment is executed and, after that, a heat treatment is executed after having executed a process wherein a burying material is buried in the recessed part on the substrate. In the method wherein the burying material is formed as a structure in which the burying material protrudes from the opening surface of the recessed part, substrate protective parts 4 are formed on side parts of the protrusion part, the subatrate treatment is executed and the recessed part is buried.



		<b>0</b>
LEGAL STATUS		<u>m</u>
[Date of request for examination]	23.02.1999	ST
[Date of sending the examiner's decision of rejection]	19.06.2001	Þ
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]		VAILABI
[Date of final disposal for application]		
[Patent number]	3277383	m
[Date of registration]	15.02.2002	
[Number of appeal against examiner's decision of rejection]	2001-12625	рү
[Date of requesting appeal against examiner's decision of rejection]	19.07.2001	
[Date of extinction of right]		

Copyright (C); 1998,2003 Japan Patent Office

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAXsaqBcDA406021208P4.htm

#### (12) 公開特許公報(A)

(11)特許出願公開番号

#### 特開平6-21208

(43)公開日 平成6年(1994)1月28日

(51)Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	FI	技術表示箇所
H01L 21/76	L	9169-4M		

審査請求 未請求 請求項の数2(全 6 頁)

(21)出願番号	特顯平4-78348	(71)出題人 000002185 ソニー株式会社
(22)出願日	平成4年(1992)2月28日	東京都品川区北品川6丁目7番35号
		(72)発明者 徳永 和彦
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 高月 亨


(54)【発明の名称】 半導体装置及び基板上の凹部の埋め込み方法


(57)【要約】

(19)日本国特許庁(JP)

【目的】 各種の基板処理(イオン注入など)の処理を 行った後、熱処理を行う場合についても、凹部近傍に欠 陥が生じず、リーク電流が大きくなるなどの不都合の生 じない半導体装置、及び基板の凹部の埋め込み方法を提 供する。

【構成】 ①基板1上の凹部2に埋め込み材料を埋め込 んで埋め込み部3,3a,3bを形成した半導体装置で あって、該埋め込み部は凹部の開口上面よりも突出する 構成で形成し、該突出部31の側部にはサイドウォール 4を形成した構成の半導体装置。②基板上の凹部に埋め 込み材料を埋め込む工程を行った後、基板処理を行い、 その後熱処理を施す工程を備える基板上の凹部の埋め込 み方法において、埋め込み材料を凹部の開口上面よりも 突出する構成で形成し、この突出部の側部に下地保護部 4を形成し、その後基板処理を行う凹部の埋め込み方 法。





Ì

【特許請求の範囲】

【請求項1】基板上の凹部に埋め込み材料を埋め込んで 埋め込み部を形成した半導体装置であって、

1

該埋め込み部は凹部の開口上面よりも突出する構成で形 成し、

該突出部の側部にはサイドウォールを形成した構成であることを特徴とする半導体装置。

【請求項2】基板上の凹部に埋め込み材料を埋め込む工 程を行った後、基板処理を行い、その後熱処理を施す工 程を備える基板上の凹部の埋め込み方法において、 埋め込み材料を凹部の開口上面よりも突出する構成で形 成し、

この突出部の側部に下地保護部を形成し、

その後基板処理を行うことを特徴とする基板上の凹部の 埋め込み方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置、及びこの 半導体装置の製造に用いることができる基板上の凹部の 埋め込み方法に関する。

[0002]

【従来の技術】半導体装置等の形成の際、基板に形成した凹部に埋め込み材料を埋め込み、各種の構造を形成することが行われている。例えば、トレンチアイソレーションの形成、トレンチキャパシタの形成、埋め込み配線 (プラグ)の形成などである。

【0003】ところで、基板には各種の処理、例えばイ オン注入などの処理が施される。更に、基板には熱処理 が行われることが多い。

【0004】ところが、上記のように凹部を埋め込む構 30 成のものについては、上記基板処理、及び熱処理により、凹部に欠陥が生じることがある。

【0005】以下に、この問題について、アスペクト比 の大きいトレンチ(溝)を埋め込んで素子分離を行う構 成の半導体基板を形成する場合で、かつ、基板には基板 処理としてイオン注入を行い、更に熱処理を行う場合を 例にとって説明する。

【0006】図5(a)に示すように、基板1上に形成 した凹部2(トレンチ)を絶縁材で埋め込んで埋め込み 部3を形成し、これを素子分離として用いる場合、ソー 40 ス/ドレイン(S/D)形成のためのイオン注入(図5 (a))を行った後、熱処理(アニール)を行う(図5 (b))と、図5(b)に略示するように、凹部2のコ ーナー部に欠陥Dが生じることがある(なお図中、6は ゲート、61はLDD形成用のサイドウォールであ る)。即ち、一般に半導体装置形成の際に行われている ように、通常のLDD(Lightly Doped Drain)構造のトランジスタを形成後、ソース/ド レイン領域形成のための高濃度の不純物の注入(イオン 注入)を行い、シリコンのアモルファス化した部分5を 50 形成し(図5(a)参照)、その後拡散層活性化のため のアニール(回復アニール)を行うと、トレンチューナ ーのエッヂに図5(b)に示したように欠陥Dが発生す る傾向がある。この原因は、以下の理由によるものと考 えられる。

2

【0007】①ソース/ドレインイオン注入時のダメージと、埋め込み材料(例えばSiO<sub>2</sub>)の応力の相乗により、欠陥が生じる。

- ②固相成長過程で、結晶方位(例えば(100)の方向
   での成長)であるとか、結晶性の問題で、アモルファス 化する部分5において、トレンチョーナーのエッヂが最 後に固相成長するため、ここでミスフィット、つまりア モルファス化する時にエッヂ部がしわよせを受ける如く 成長することになる現象を起こし、これが欠陥となる。
   【0008】このため、この欠陥部Dでリーク電流が発 生しやすくなる。一般に、上記のように凹部2を埋め込 んで素子分離を行う構成にあっては、リーク電流は、通 常のLOCOS構造の素子分離に比べ、1~2桁多い。
   【0009】
  - 【発明の目的】本発明は、上記問題点を解決して、各種 の基板処理、例えばイオン注入などの処理を行った後、 熱処理を行う場合についても、凹部近傍に欠陥が生じ ず、リーク電流が大きくなるなどの不都合の生じない半 導体装置、及び基板の凹部の埋め込み方法を提供しよう とするものである。

[0010]

20

【問題点を解決するための手段】本出願の請求項1の発 明は、基板上の凹部に埋め込み材料を埋め込んで埋め込 み部を形成した半導体装置であって、該埋め込み部は凹 部の開口上面よりも突出する構成で形成し、該突出部の 側部にはサイドウォールを形成した構成であることを特 徴とする半導体装置であって、これにより上記目的を達 成するものである。

【0011】本出願の請求項2の発明は、基板上の凹部 に埋め込み材料を埋め込む工程を行った後、基板処理を 行い、その後熱処理を施す工程を備える基板上の凹部の 埋め込み方法において、埋め込み材料を凹部の開口上面 よりも突出する構成で形成し、この突出部の側部に下地 保護部を形成し、その後基板処理を行うことを特徴とす る基板上の凹部の埋め込み方法であって、これにより上 記目的を達成するものである。

[0012]

【作用】本発明によれば、埋め込み部の突出部の側壁に サイドウォールを形成し、これが下地保護部となるの で、基板処理の際にその下地部分が欠陥を生じ得る状態 になることが防がれる。この結果、欠陥の生じないよう に凹部の埋め込み7が達成され、また欠陥のない半導体 装置が得られる。

【0013】

【実施例】以下本発明の実施例について、図面を参照し

3 て説明する。但し当然のことではあるが、本発明は以下の実施例により限定を受けるものではない。

【0014】実施例1

本実施例は、凹部の埋め込みによりトレンチアイソレー ション(溝型素子分離)を形成する場合であって、か つ、基板処理としてソース/ドレイン領域形成用のイオ ン注入を行い、更に熱処理として回復アニールを行う場 合について、本発明を適用したものである。

【0015】図1を参照する。本実施例の方法にあって は、基板1上の凹部2に埋め込み材料を埋め込む工程を 10 行って埋め込み部3を形成した後、ここではイオン注入 である基板処理を行い(図1(a))、その後熱処理

(ここではアニール、図1(b))を施す工程を備える 基板1上の凹部2の埋め込み方法において、埋め込み材 料を凹部2の開口上面21よりも突出する構成で形成し て埋め込み部3を形成し、この埋め込み部3の突出部3 1の側部に下地保護部(サイドウォール)4を形成し、 その後イオン注入である基板処理や、アニールである熱 処理を行うものである。

【0016】得られた半導体装置は、図1(b)に示す 20 ように、基板1上の凹部2に埋め込み材料を埋め込んで 埋め込み部3を形成した半導体装置であって、該埋め込 み部3は凹部2の開口上面21よりも突出する構成で形 成し、該突出部31の側部にはサイドウォール4を形成 した構成になる。

【0017】本実施例は、凹部2であるトレンチョーナ ーのエッヂ11にソース/ドレイン領域形成用イオン注 入時のダメージが加わらないようにするものであり、具 体的には上記したように、トレンチの埋め込みSiO2

(埋め込み材料3)の高さが、Si基板表面(凹部開口 30 21)より高くなるように形成し、LDD構造のトランジスタを作るとき、トレンチの埋め込みSiO2の側面にも、同時にサイドウォールを形成する。こうすれば、ソース/ドレイン領域形成のためのイオン注入時に、トレンチューナーのエッヂにはダメージが加わらず、アモルファス化もしないので、結晶回復時に欠陥も発生しない。なおこの例のように、LDD形成のためのサイドウォール形成と保護部としてのサイドウォール4形成とを同時に行うことは、好ましい態様である。

【0018】本実施例により、図2(A)に示すような 40 アモルファス化部分5が形成され、コーナー部に不都合 をもたらすおそれのある図2(B)に示すアモルファス 化部分5(コーナー部11にかかる)の生成が防止でき る。

【0019】このように図1(a)の如くトレンチの埋 め込みSiO<sub>2</sub>(埋め込み部3)の高さがSi基板1表 面より高くなるように形成し、LDD構造のトランジス タを作る時、埋め込みSiO<sub>2</sub>の側面にも同時にサイド ウォールを形成するようにしたので、次の作用がもたら される。 【0020】(1)トレンチコーナー11は、イオン注 入時のダメージが無いので、当然欠陥は発生しない。

4

(2)イオン注入後の固相成長では、トレンチョーナー の単結晶部分が種結晶となるので、アモルファス領域は 単結晶で回復する。

【0021】より具体的には、本実施例においては、図 2(a)~(h)に示す工程を行った。

【0022】まず、図3(a)に示すように、基板1で あるSi基板上に、熱酸化により酸化膜12を形成し

(例えば10~20nm)、更にCVD等により、Po
 lySi13を形成する(例えば100~300nm)。

【0023】次に、通常のリソグラフィー技術を用いて、RIEにより、素子分離領域形成用の凹部2(トレンチ)を形成し、図3(b)の構造とする。

【0024】次に、埋め込み材料を埋め込んで埋め込み 部3を形成し、図3(c)の構造とする。埋め込み材料 は、トレンチアイソレーションを形成できるものなら任 意であり、SiO<sub>2</sub>やBPSGその他の不純物含有ガラ ス(平坦化材料)を用いることができ、例えばバイアス ECR-CVDでSiO<sub>2</sub>を埋め込んだり、あるいは各 種手段でポリSiや不純物含有ガラスを埋め込み、平坦 化することができる。ここではSiO<sub>2</sub>を埋め込んで、 図3(c)の構造とした。

【0025】次に、RIEにより、PolySil3、 酸化膜12であるSiO<sub>2</sub>を除去する。これにより、図 3 (d) に示すように、埋め込み部3が、基板1の表面 である凹部2の開口上面21よりも高く、突出部31を 有する構成で得られる。突出部の突出の大きさ、つまり 開口上面21より上に出っぱる高さは、PolySil 3の膜厚により調整できる。

【0026】次に、熱酸化膜14、PolySiCVD 腹を形成し、更にフォトリソグラフィー工程、つまりレ ジスト工程及びRIEにより、通常のポリシリコンゲー ト電極15を形成する。これによって、図3(e)の構 造を得る。

【0027】次に、一般的な手法に従い、SiO2-C VDとRIEにより、ゲート電極をなすPolySi1 5の側壁に通常のサイドウォール41を形成する。この 時、素子分離のSiO2である埋め込み材料3は、突出 部31が形成されている結果、ゲート電極と同程度位、 上に出っぱっているので、この横にもサイドウォール4 が形成される。このサイドウォールを、下地保護部とし て用いる。

【0028】即ち、上記保護部4となるサイドウォー ル、及びポリシリコン電極15のサイドウォールー41 形成後、通常のソース/ドレイン領域形成用イオン注入 を行うと、図3(g)に示すように、アモルファス領域 となったアモルファス部5が形成される。ここで、下地 50 保護部4となるサイドウォールが形成されているので、 図の(A)の領域(トレンチコーナーのエッヂ)は、イ オン注入によるダメージを受けず、完全な単結晶のまま である。

5

【0029】その後、熱処理である回復アニールを行 う。図3(h)に示すように、5'で示す如く結晶の回 復が行われ、上記図3(g)で説明したところから、欠 陥の無い構造が得られることになる。

【0030】ここで、埋め込み部3の突出部31の高

さ、つまりここでは埋め込みS i O<sub>2</sub>の高さ(S i 基板 表面から出っぱる高さ)の適正値は、ソース/ドレイン 領域形成用イオン注入の条件(イオン種、エネルギー、 ドーズ量)により異なる。一般に、このイオン注入によ りS i 基板がアモルファス化される深さより、高くすれ ば良い。

6

【0031】例えば、以下の表1に示す如くである。 【表1】

ソース/ドレイン用 イオン注入条件	アモルファス部 の深さ	埋め込み SiQ の高さ
As 20keV 5E15 cm <sup>-2</sup>	40~45 nm	450m以上
As 50keV 5B15 cm <sup>-2</sup>	85~90 nm	90mm以上

【0032】実施例2

本実施例では、埋め込み材料として、PolySiを用 いた。即ち図4に示すように、PolySiから成る埋 め込み部3bを凹部2内に形成し、その周囲はSiO<sub>2</sub> 20 部3aとした。その他は実施例1と同様にして、同様の 効果を得た。


[0033]

【発明の効果】本出願の発明によると、凹部の埋め込み 構造を備える構成の基板について各種の基板処理、例え ば、イオン注入などの処理を行った後、熱処理を行う場 合についても、凹部近傍に欠陥が生じず、リーク電流が 大きくなるなどの不都合の生じない半導体装置、及び基 板の凹部の埋め込み方法を提供することができる。 【図面の簡単な説明】

【図1】実施例1の工程の概略を示す図である。 【図2】本発明の作用説明のための図である。 【図3】実施例1の工程を示す図である。 【図4】実施例2を示す図である。 【図5】従来技術を示す図である。 【符号の説明】 1 基板 2 凹部 3, 3a, 3b 埋め込み部 突出部 31 4 下地保護部 (サイドウォール) 5 アモルファス部分







【図1】

(a)

ŧ.

4

山田町

S/D イオン注入

4

4下史保護的 / サイドウォール

Si

5 アセルファス部分

ŧ

ゲート電極

, , ,

J

1

3(突出部

4

2回部

|基版

21四部間口上面

3坦火和

.



4

(5)

【図2】


作用説明团


(Д) 民 \$}

**(**)




実施例1の工程













【図3その2】












【図3その3】

(9)














## (6)

ŧ١


,


ur.

:

# 【図5】

### 煤来预析





Page 38 of 262

۰<sup>1</sup> .

# PATENT ABSTRACTS OF JAPAN

(11)Publication number :07-142726(43)Date of publication of application : 02.06.1995


(51)Int.CI.	H01L 29/78			
	H01L 21/336			
	H01L 21/8238 H01L 27/092			
(21)Application number : 05-290576	(71)Applicant : OKI ELECTRIC IND CO LTD			
(22)Date of filing : 19.11.1993	(72)Inventor: WAKAMATSU HIDETOSHI			

### (54) MANUFACTURE OF FIELD EFFECT TRANSISTOR

#### (57)Abstract:

PURPOSE: To provide a manufacturing method for FETs capable of suppressing leakage currents, parasitic resistances, the short channel effect and the hot carrier effect.

CONSTITUTION: A gate electrode 24 is formed on a semiconductor substrate, and on its sides double walls 31a, 31b, and 27a, 27b are formed. Using these double side walls as masks, deep n- diffusion layers 30a and 30b are formed in source and drain regions. Then only side walls 27a and 27b are removed by etching leaving the L-shaped side walls 31a and 31b unremoved, and shallow n+ diffusion layers 32a and 32b are formed in the source and drain regions. Next the L-shaped side walls 31a and 31b are removed by etching, and an n- layer for LDD is formed by ion implantation using the gate electrode 24 as a mask. Besides, a layer insulating film is formed and heat treatment is performed for smoothing it and activating the source and drain diffusion layers. Gate electrode wiring and laminated metal wiring containing barrier metals are brought into contact.



LEGAL STATUS		m
[Date of request for examination]	08.11.1999	ST
[Date of sending the examiner's decision of rejection]		A
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]		VAILA
[Date of final disposal for application]		BL
[Patent number]	3238551	Π
[Date of registration]	05.10.2001	8
[Number of appeal against examiner's decision of rejection]		)РY
[Date of requesting appeal against examiner's decision of rejection]		

[Date of extinction of right]

### Copyright (C); 1998,2003 Japan Patent Office

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAXsaqBcDA407142726P1.htm

### (12) 公開特許公報(A)

#### (11)特許出願公開番号

#### 特開平7-142726

(43)公開日 平成7年(1995)6月2日


36	庁内整理番号	ΓI						技術	表示箇所
	7514-4M	Н0	1L 2	29/78		30	1 P		
	9170-4M		2	27/08		32	1 E		
	審査請求	未請求言	請求項の	の数5	OL	(全 1	10 頁)	最終到	ミに続く
特顧平5-290576		(71)出				<b>P V T</b>			
<b>波寺</b> 5 年 (1009) 11	8100	1						-	
<b></b>	H 19 E	(70) 50				/[*]]]	丁目7	番12号	
		(72)発	]	東京都洋	巷区虎。		丁目7:	番12号	沖電気
		(74)代	理人 🔅	弁理士	清水	守	伤1:	名)	
				•				·	
5	8 36 238 特 <i>眼平</i> 5-290576	8 36 238 7514-4M 9170-4M 華査請求	8 36 238 7514-4M H 0 9170-4M 審査請求 未謝求 i 特願平5-290576 (71)出 平成5年(1993)11月19日 (72)発	8 36 238 7514-4M H01L 9170-4M 審査請求 未請求 謝求項( 特顯平5-290576 (71)出願人 平成5年(1993)11月19日 (72)発明者	8 36 238 7514-4M H01L 29/78 9170-4M 27/08 審査請求 未請求 請求項の数 5 特願平5-290576 (71)出願人 0000002 沖電気 平成5年(1993)11月19日 (72)発明者 若松 当 東京都計 工業株式	8 36 238 7514-4M H01L 29/78 9170-4M 27/08 審査請求 未請求 請求項の数5 OL 特願平5-290576 (71)出願人 000000295 沖電気工業株式 平成5年(1993)11月19日 (72)発明者 若松 秀利 東京都港区虎, 工業株式会社内	8 36 238 7514-4M H01L 29/78 30 9170-4M 27/08 32 審査請求 未請求 請求項の数5 OL (全 特願平5-290576 (71)出願人 000000295 沖電気工業株式会社 東京都港区虎ノ門1 (72)発明者 若松 秀利 東京都港区虎ノ門1 工業株式会社内	8 36 238 7514-4M H01L 29/78 301 P 9170-4M 27/08 321 E 審査請求 未請求 請求項の数5 OL (全 10 頁) 特顯平5-290576 (71)出題人 000000295 沖電気工業株式会社 東京都港区虎ノ門1丁目7 (72)発明者 若松 秀利 東京都港区虎ノ門1丁目7 工業株式会社内	8 36 238 7514-4M H01L 29/78 301 P 9170-4M 27/08 321 E 審査請求 未請求 請求項の数5 OL (全 10 頁) 最終員 特額平5-290576 (71)出願人 000000295 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号 (72)発明者 若松 秀利 東京都港区虎ノ門1丁目7番12号 工業株式会社内

(54) 【発明の名称】 電界効果型トランジスタの製造方法

(57)【要約】 (修正有)

(19)日本国特許庁 (JP)

【目的】 漏れ電流、寄生抵抗、短チャネル効果及びホ ットキャリア効果を抑制したFETの製法を提供する。 【構成】 半導体基板上にゲート電極24、その側面に 31a, 31b、及び27a, 27bの2重サイドウォ ールを形成し、この2重サイドウォールをマスクにして ソース・ドレイン領域に深いn-拡散層30a、30b を形成する。サイドウォール27a, 27bだけをエッ チング除去し、L型サイドウォール31a, 31bは残 して、ソース・ドレイン領域に浅いn<sup>+</sup>拡散層32a, 32bを形成し、次にL型サイドウォール31a, 31 bをエッチング除去し、ゲート電極24をマスクにしイ オン注入法により、LDD用n<sup>-</sup>層を形成する。また層 間絶縁膜を形成し、その平滑化と、ソース・ドレイン拡 散層の活性化のために熱処理を行う。ゲート電極配線と バリアメタルを含む積層メタル配線とコンタクトをと る。



【特許請求の範囲】

【請求項1】 サリサイド構造を有する電界効果型トランジスタの製造方法において、

1

(a)半導体基板上のアクティブ領域にゲート電極を形 成する工程と、

(b)該ゲート電極の側面に第1のL型サイドウォール 及びその上に堆積される第2のサイドウォールを有する 2重サイドウォールを形成する工程と、

(c)ソース・ドレイン領域及び前記ゲート電極上に高 融点金属シリサイド膜を形成する工程と、

(d)前記2重サイドウォールをマスクにしてソース・ ドレイン領域に深い接合の不純物拡散層を形成する工程 と、

(e)前記2重サイドウォールの第2のサイドウォール をエッチング除去し、前記第1のL型サイドウォールを 残した状態で、ソース・ドレイン領域に浅い接合の不純 物拡散層を形成する工程と、

(f)前記第1のL型サイドウォールをエッチング除去し、ゲート電極をマスクにして大斜角斜め回転イオン注入法により、LDD用の不純物拡散層を形成する工程と、

(g)多層の層間絶縁膜を形成し、該層間絶縁膜の平滑 化と、ソース・ドレイン拡散層を活性化するための熱処 理を行う工程と、

(h) ゲート電極配線とソース・ドレイン領域をバリア メタルを含む積層メタル配線とコンタクトをとる工程と を順に施すことを特徴とする電界効果型トランジスタの 製造方法。

【請求項2】 サリサイド構造を有する電界効果型トランジスタの製造方法において、

(a)半導体基板上のアクティブ領域にゲート電極を形成する工程と、

(b)該ゲート電極の側面に幅の広いサイドウォールを 形成する工程と、

(c)ソース・ドレイン領域及び前記ゲート電極上に高 融点金属シリサイド膜を形成する工程と、

(d)前記サイドウォールをマスクにしてソース・ドレ イン領域に深い接合の不純物拡散層を形成する工程と、

(e)前記サイドウォールをエッチング除去し、ソース ・ドレイン領域に浅い接合の不純物拡散層を形成するエ 40 程と、

(f) ゲート電極をマスクにして大斜角斜め回転イオン 注入法により、LDD用の不純物拡散層を形成する工程 と、

(g)多層の層間絶縁膜を形成し、該層間絶縁膜の平滑 化と、ソース・ドレイン拡散層を活性化するための熱処 理を行う工程と、

(h)ゲート電極配線とソース・ドレイン領域をバリア メタルを含む積層メタル配線とコンタクトをとる工程と を順に施すことを特徴とする電界効果型トランジスタの 50 特開平7-142726

製造方法。

【請求項3】 サリサイド構造を有する電界効果型トランジスタの製造方法において、

2

(a)半導体基板上のアクティブ領域にゲート電極を形 成する工程と、

(b)該ゲート電極の側面に第1のL型サイドウォール 及びその上に堆積される第2のサイドウォールを有する 2重サイドウォールを形成する工程と、

(c)ソース・ドレイン領域及び前記ゲート電極上に高10 融点金属シリサイド膜を形成する工程と、

(d)前記2重サイドウォールをマスクにしてソース・ ドレイン領域に深い接合の不純物拡散層を形成する工程 と、

(e)前記2重サイドウォールの第2のサイドウォール をエッチング除去し、前記第1のL型サイドウォールを 残した状態で、ソース・ドレイン領域に浅い接合の不純 物拡散層を形成する工程と、

(f)前記第1のL型サイドウォール及びゲート電極を
 マスクにして大斜角斜め回転イオン注入法により、LD
 20 D用の不純物拡散層を形成する工程と、

(g)多層の層間絶縁膜を形成し、該層間絶縁膜の平滑 化と、ソース・ドレイン拡散層を活性化するための熱処 理を行う工程と、

(h) ゲート電極配線とソース・ドレイン領域をパリア メタルを含む積層メタル配線とコンタクトをとる工程と を順に施すことを特徴とする電界効果型トランジスタの 製造方法。

【請求項4】 前記LDD用の不純物拡散層を形成した 後にゲート電極及びソース・ドレイン領域全面をN<sub>2</sub> あ 30 るいはNH<sub>3</sub> ガス雰囲気中で窒化することを特徴とする

請求項1、2又は3項記載の電界効果型トランジスタの 製造方法。

【請求項5】 前記多層の層間絶縁膜は、下層から順に シリコン酸化膜、シリコン窒化膜、シリコン酸化膜及び 不純物を含むシリコン酸化膜の4層からなることを特徴 とする請求項1、2又は3項記載の電界効果型トランジ スタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電界効果型トランジス タの製造方法に係り、、特に、MOSFETを有するC MOSデバイスの、主としてそのnチャネルMOSFE Tの製造方法に関するものである。

[0002]

【従来の技術】近年、半導体素子の微細化が進み、それ とともに、MOSFETが縮小化されるにしたがい、そ のゲート長が短くなり、また、短チャネル効果を抑制す るため、ソース・ドレイン領域の接合深さ(xj)は浅 くせざるを得なくなってきている。

【0003】このように、ゲート長が短くなり、MOS

FETのオン抵抗は下がり、一方でxiが浅くなるた め、ソース・ドレインのシート抵抗は増大する。したが って、ゲート長がサブミクロン領域のMOSFETで は、ソース・ドレインのシート抵抗が、MOSFETの オン抵抗に対して無視し得なくなり、MOSFETの駆 動力が、ソース・ドレイン領域の寄生抵抗により低下す る問題が顕著となる。

3

【0004】かかる問題に対してソース・ドレイン及び ゲートを自己整合的でシリサイド化し、シート抵抗を下 げるためにサリサイド技術が存在している。図3はかか 10 る従来のサリサイド構造を有するMOSFETの製造工 程断面図である。

(1) まず、図3(a) に示すように、P型100Si 基板1上の一部に、通常のホトリソグラフィ(以下、ホ トリソと略す)とエッチング及びイオン注入法を用い て、N型不純物(リン等)を導入し、Nウエル領域2を 形成する。次に、通常のLOCOS法により、フィール ド酸化膜3を形成する。ドライ酸化雰囲気中で熱酸化 し、Si基板1表面にゲート酸化膜4を形成し、ゲート 電極となる多結晶シリコン膜を全面に堆積し、通常のホ 20 トリソ・エッチング技術を用いたゲート電極5のパター

ニングを行う。 【0005】通常のホトリソ工程により、Pch(Pチ ャネル) MOSFET形成領域をホトレジスト6で被 い、全面にLDD(Lightly Dope)層(低 濃度拡散層) n<sup>-</sup> 層7となるリンまたはヒ素を、加速エ ネルギー30~50keVで1~4×10<sup>13</sup>ions/ cm<sup>2</sup> イオン注入法により注入することで、Nch (N

チャネル) MOSFET領域のみn<sup>-</sup> 層7を形成する。 【0006】次いで、全面に常圧CVD(化学的気相成 30 長)法により、シリコン酸化膜もしくはボロン、リン等 を含むシリコン酸化膜を形成し、異方性イオンエッチン グ法により、図3(b)に示すように、ゲート電極5側 壁にサイドウォール膜8を形成する。次いで、上記と同 様に、ホトレジストにより、PchMOSFET、Nc hMOSFET側を各々被い、Nch側、Pch側に各 タイオン注入法により、ソース・ドレイン領域となる不 純物のヒ素打ち込み領域9 (n+層) 及びボロン打ち込 み領域9′(p+層)を注入する。

【0007】次に、図3 (c) に示すように、800~ 40 1000℃の熱処理を行い、ソース・ドレイン領域9の 不純物の活性化を行った後、高融点金属膜10を形成す る。次いで、600~1000℃の範囲内で、2段階短 時間熱処理法を施すと、図3(d)に示すように、高融 点金属膜10とゲート電極5の多結晶シリコン膜、及び ソース・ドレイン領域9のシリコン活性層との間にシリ サイド化反応が生じ、自己整合的に高融点金属シリサイ ド膜11が形成される。

【0008】この工程の間には、アンモニア水と過酸化

的にエッチング除去することにより、図3(e)に示す ように、サリサイド構造を有するMOSFETが完成す る。

[0009]

【発明が解決しようとする課題】しかしながら、以上述 べた従来のサリサイド構造を有するMOSFETの製造 方法では、素子の微細化に伴い、短チャネル効果抑制の ため、そのソース・ドレイン領域の拡散層の接合深さ (xj)が浅くなり、シリサイド化した層の底面と接合

との間隔が短くなり、接合リーク電流が増大するという 問題があった。

【0010】また、ソース・ドレイン領域及びゲート電 極上のシリサイド表面は、大気に晒されたときに酸化物 が生成され、メタル配線との接続のときに十分なオーミ ックコンタクトがとれないという問題があった。また、 ソース・ドレイン領域を形成した後に、シリサイド化を 行っているため、シリサイドと拡散層の界面の不純物濃 度が層間絶縁膜の平坦化熱処理によって低下し、寄生抵 抗が生じ、MOSトランジスタの電流駆動能力が低下す るという問題があった。

【0011】また、ソース・ドレイン領域を形成すると きに、サイドウォールが形成された状態でイオン注入を 行っているためと、そのサイドウォールがプロセスの最 後まで除去されずに残っているために、後工程の熱処理 によってサイドウォール膜中の不純物が、ソース・ドレ イン領域に拡散し、ゲート電極端のソース・ドレイン領 域の不純物プロファイルを不均一にし、短チャネル効果 及びホットキャリア耐性の劣化を生じるという問題があ った。

【0012】また、ソース・ドレイン領域とゲート電極 上をシリサイド化するときに、サイドウォール上部は殆 どシリサイド化はしないが、わずかにサイドウォール表 面部はシリサイド化反応が生じるため、その後の選択エ ッチングのときに、その反応層を十分除去しきれずに、 ゲート電極とソース・ドレイン領域をショートさせると いう問題点があった。

【0013】本発明は、上記問題点を解決するために、 以上述べた接合リーク電流及び寄生抵抗の増大をなく

し、また、効果的に短チャネル効果を抑制し、さらにホ ットキャリア効果を抑制できるようにしたサリサイド構 造を有する電界効果型トランジスタの製造方法を提供す ることを目的とする。

[0014]

【課題を解決するための手段】本発明は、上記目的を達 成するために、サリサイド構造を有する電界効果型トラ ンジスタの製造方法において、

[A] 半導体基板上のアクティブ領域にゲート電極を形 成する工程と、該ゲート電極の側面に第1のL型サイド ウォール及びその上に堆積される第2のサイドウォール 水素水の混合液を用いて、未反応高融点金属12を選択 50 を有する2重サイドウォールを形成する工程と、ソース

5 ・ドレイン領域及び前記ゲート電極上に高融点金属シリ サイド膜を形成する工程と、前記2重サイドウォールを マスクにしてソース・ドレイン領域に深い接合の不純物 拡散(n<sup>-</sup>)層を形成する工程と、前記2重サイドウォ ールの第2のサイドウォールをエッチング除去し、前記 第1のL型サイドウォールを残した状態で、ソース・ド レイン領域に浅い接合の不純物拡散(n<sup>+</sup>)層を形成す る工程と、前記第1のL型サイドウォールをエッチング 除去し、ゲート電極をマスクにして大斜角斜め回転イオ 成する工程と、多層の層間絶縁膜を形成し、該層間絶縁 膜の平滑化と、ソース・ドレイン拡散層を活性化するた めの熱処理を行う工程と、ゲート電極配線とソース・ド レイン領域をバリアメタルを含む積層メタル配線とコン タクトをとる工程とを順に施すようにしたものである。 【0015】 [B] 半導体基板上のアクティブ領域にゲ ート電極を形成する工程と、該ゲート電極の側面に幅の 広いサイドウォールを形成する工程と、ソース・ドレイ ン領域及び前記ゲート電極上に高融点金属シリサイド膜 を形成する工程と、前記サイドウォールをマスクにして 20 ソース・ドレイン領域に深い接合の不純物拡散(n-)

層を形成する工程と、前記サイドウォールをエッチング 除去し、ソース・ドレイン領域に浅い接合の不純物拡散 (n<sup>+</sup>)層を形成する工程と、ゲート電極をマスクにし て大斜角斜め回転イオン注入法により、LDD用の不純 物拡散 (n<sup>-</sup>) 層を形成する工程と、多層の層間絶縁膜 を形成し、該層間絶縁膜の平滑化と、ソース・ドレイン 拡散層を活性化するための熱処理を行う工程と、ゲート 電極配線とソース・ドレイン領域をバリアメタルを含む 積層メタル配線とコンタクトをとる工程とを順に施すよ 30 うにしたものである。

【0016】 〔C〕半導体基板上のアクティブ領域にゲ ート電極を形成する工程と、該ゲート電極の側面に第1 のL型サイドウォール及びその上に堆積される第2のサ イドウォールを有する2重サイドウォールを形成する工 程と、ソース・ドレイン領域及び前記ゲート電極上に高 融点金属シリサイド膜を形成する工程と、前記2重サイ ドウォールをマスクにしてソース・ドレイン領域に深い 接合の不純物拡散(n<sup>-</sup>)層を形成する工程と、前記2 重サイドウォールの第2のサイドウォールをエッチング 40 除去し、前記第1のL型サイドウォールを残した状態 で、ソース・ドレイン領域に浅い接合の不純物拡散(n. \* ) 層を形成する工程と、前記第1のL型サイドウォー ル及びゲート電極をマスクにして大斜角斜め回転イオン 注入法により、LDD用の不純物拡散(n<sup>-</sup>)層を形成 する工程と、多層の層間絶縁膜を形成し、該層間絶縁膜 の平滑化と、ソース・ドレイン拡散層を活性化するため の熱処理を行う工程と、ゲート電極配線とソース・ドレ イン領域をバリアメタルを含む積層メタル配線とコンタ クトをとる工程とを順に施すようにしたものである。

[0017]【作用】本発明によれば、上記のように、比較的長いサ イドウォールの外側で、ソース・ドレイン領域がシリサ イド化され、しかもその領域のみ拡散層深さが深くなっ ているため、トランジスタの短チャネル効果を増大させ ることなく、接合リーク電流の増大を抑制できる。 【0018】また、ソース・ドレイン領域の拡散層を形 成する前に、その領域のシリサイド化を行っているの

6

で、自然酸化膜の影響を受けずに、低温でシリサイド化 ン注入法により、LDD用の不純物拡散(n-)層を形 10 反応を安定に生じさせることができ、十分な低抵抗化を 再現性よく安定に実現することができる。更に、ソース ・ドレイン領域にイオン注入時のマスク酸化膜による酸 素のノックオンがないので、シリサイド化反応の熱処理 において、低温下でシリサイド化反応を均一に生じさせ ることができる。

> 【0019】また、より具体的には、ソース・ドレイン 形成用イオン注入ドーズ量が接合深さを十分浅くし、し かも電流駆動力駆を低下させないような範囲に抑制され ているため、微細なMOSFETにおいても、十分な短 チャネル効果が抑制され、しかも高駆動力なMOSFE

> Tが実現可能となる。更に、シリサイド化領域の深い拡 散層形成は、シリサイド膜からの固相拡散を利用してい るため、シリサイド界面や拡散層界面が凹凸にならない スムーズな界面が得られ、かつシリサイドと拡散層界面 の不純物濃度が高濃度に保たれ、オーミック接合が再現 性よく安定に実現できる。

> 【0020】また、シリサイド化後に、浅い拡散層形成 と、LDD(n<sup>-</sup>)層形成のためのイオン注入を行って いるので、そのイオン注入の不純物の活性化を層間絶縁

> 膜の平坦化アニールと同時に行うようにしても、シリサ イドと拡散層界面の不純物濃度が低下するのを補うこと ができ、十分なオーミック接合がシリサイドと拡散層の 間で実現できる。

[0021]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明の第1の実施例を 示す電界効果型トランジスタの製造工程断面図(その 1)、図2はその電界効果型トランジスタの製造工程断 面図(その2)である。

【0022】 (1) まず、図1 (a) に示すように、p 型の面方位(100)面のシリコン基板21上に、LO COS法により素子分離領域を形成するためにフィール ド酸化膜22を4000Å程度形成する。

(2) 次に、図1(b) に示すように、高清浄度なドラ イ酸化雰囲気中でゲート酸化膜23を100Å程度形成 する。次に、減圧CVD法を用いて、多結晶シリコン膜 を3000Å程度形成する。次に、通常のホトリン技術 とエッチング技術を用いて、多結晶シリコン膜からなる ゲート電極24配線を形成する。次に、シリコン活性層 50 表面25a、多結晶シリコン膜表面25b上に、800

40

℃程度の温度のドライ酸化雰囲気中で酸化膜を形成する。

7

【0023】次に、LPCVD法を用いて、全面にシリ コン窒化膜26を500~1000Å程度形成する。次 に、LPCVD法かあるいは常圧CVD法を用いて、シ リコン酸化膜を2000~3000Å程度形成する。次 いで、反応性(異方性)イオンエッチング法を用いて、 シリコン酸化膜のみをエッチングし、ゲート電極24側 壁にシリコン酸化膜からなるサイドウォール27a, 2 7 bを形成する。

【0024】(3)次に、図1(c)に示すように、ウ ェットエッチング法あるいは反応性イオンエッチング法 を用いてゲート電極24側壁以外のシリコン窒化膜26 をエッチング除去し、L型のサイドウォールを含む2重 サイドウォール31a,31b,27a,27bを形成 し、これをマスクにして、界面活性剤入りのバッファー ドフッ酸溶液を用いて、シリコン活性層表面25aと多 結晶シリコン膜表面25b上の酸化膜をエッチング除去 する。次に、シリコン活性層表面25aと多結晶シリコ ン膜表面25b上の自然酸化膜を、Ar+H<sub>2</sub>ガス混合20 のガス雰囲気中でプラズマ表面クリーニングによってエ ッチング除去する。

【0025】次いで、連続的にシリコン基板を大気に晒 さないで、全面にプラズマスパッタリング法を用いて、 高融点金属(Ti, Co, W, Ni, Mo等) 膜を20 0~500Å程度形成する。次に、2段階短時間熱処理 法を用いて、多結晶シリコン膜からなるゲート電極24 上と、ソース・ドレイン領域となるシリコン活性層表面 25aに、自己整合的に高融点金属シリサイド膜、例え ばTiSi2 膜を600Å程度形成する。なお、1段階 30 目の短時間熱処理は、600~700℃程度でN<sub>2</sub> ガス 雰囲気中で30秒間行う。

【0026】次いで、アンモニア水 (NH<sub>3</sub> OH) と過 酸化水素水 (H<sub>2</sub> O<sub>2</sub>) と水 (H<sub>2</sub>O) の混合液を用い て、室温でシリサイド上のT i Nとサイドウォール上及 びフィールド酸化膜上の未反応T i とT i Nをエッチン グ除去する。次に、2段階目の短時間熱処理を700~ 900℃程度でN<sub>2</sub> ガス雰囲気中で30秒間行い、化学 量論的に安定なT i S i<sub>2</sub> 膜28 a, 28 b, 29を形 成する。

て、サイドウォール下に加速エネルギー110keV、 ドーズ量3~5×10<sup>15</sup>ions/cm<sup>2</sup>の条件で、接 合の浅いn<sup>+</sup> 拡散層32a, 32bのソース・ドレイン 領域を形成するためのイオン、例えばAsのイオン注入 をする。

8

【0029】(5)次に、L型サイドウォール31a, 31bを、図2(a)に示すように、反応性イオンエッ チング法を用いてエッチング除去する。次いで、シリコ ン活性層表面と多結晶シリコン膜側壁のシリコン酸化膜

10 を、界面活性剤入りのバッファードフッ酸を用いてエッ チング除去する。次いで、ホットキャリア効果抑制用の LDD層(n<sup>-</sup>層)33a,33bを形成するための不 純物(P)を大斜角(45°程度)斜め回転イオン注入 法により、2~4×10<sup>13</sup>ions/cm<sup>2</sup>程度のドー ズ量、加速エネルギー30keVの条件でイオン注入す る。次に、800℃程度でN<sub>2</sub>(又はNH<sub>3</sub>)ガス雰囲 気中で30秒間短時間熱処理を行い、シリサイド膜表面 及び多結晶シリコン膜側壁を窒化する(図示なし)。

【0030】(6)次に、図2(b)に示すように、L PCVD法を用いて、全面にシリコン酸化膜34を50 0A程度形成する。次に、LPCVD法を用いて、全面 にシリコン窒化膜35を500A程度形成する。次に、 常圧CVD法を用いて全面にシリコン酸化膜36と、不 純物(B, P)を含むシリコン酸化膜37を連続的に形 成する。次に、不純物を含むシリコン酸化膜37を平坦 にするためとソース・ドレイン領域の不純物を活性化す るためのアニールを行う。

【0031】(7)次に、図2(c)に示すように、通 常のホトリソ技術とエッチング技術を用いて、ソース・ ドレイン領域上あるいはゲート電極24配線上にコンタ クト穴38を形成する。次に、スパッタリング法を用い て、2層あるいはそれ以上の積層膜で形成された金属を 形成し、通常のホトリソ技術とエッチング技術により、 メタル配線39を形成する。

【0032】次に、本発明の第2実施例について図を用 いて説明する。図4は本発明の第2実施例を示す電界効 果型トランジスタの製造工程断面図である。この第2の 実施例は、比較的長いサイドウォール1層を用いて、第 1の実施例と同様のソース・ドレイン領域を形成するよ うにしたものである。

【0033】(1)まず、図4(a)に示すように、p 型の面方位(100)面のシリコン基板41上に、LO COS法により素子分離領域を形成するためにフィール ド酸化膜42を4000Å程度形成する。次に、高清浄 度なドライ酸化雰囲気中でゲート酸化膜43を100Å 程度形成する。次に、減圧CVD法を用いて、多結晶シ リコン膜を3000Å程度形成する。次に、通常のホト リン技術とエッチング技術を用いて、多結晶シリコン膜 からなるゲート電極44配線を形成する。次に、シリコ ン活性層表面45a、多結晶シリコン膜表面45bに、 (6)

40

800℃程度の温度のドライ酸化雰囲気中で酸化膜を形 成する。次に、LPCVD法かあるいは常圧CVD法を 用いて、シリコン酸化膜を2500~4000Å程度形 成する。次いで、反応性イオンエッチング法を用いて、 シリコン酸化膜のみをエッチングし、ゲート電極44側 壁にサイドウォール46a,46bを形成する。 【0034】(2)次いで、図4(b)に示すように、 サイドウォール46a, 46bをマスクにして、ウェッ トエッチング法あるいは反応性イオンエッチング法を用 いてゲート電極44側壁以外のシリコン酸化膜をエッチ 10 ング除去する。次いで、界面活性剤入りのバッファード フッ酸溶液を用いて、シリコン活性層表面45aと多結 晶シリコン膜表面45b上の酸化膜をエッチング除去す る。次に、シリコン活性層表面45aと多結晶シリコン 膜表面45b上の自然酸化膜をAr+H2ガス混合のガ ス雰囲気中でプラズマ表面クリーニングによってエッチ ング除去する。

【0035】次いで、連続的にシリコン基板を大気に晒 さないで、全面にプラズマスパッタリング法を用いて、 高融点金属(Ti, Co, W, Ni, Mo等)膜を20

高融点金属(Ti, Co, W, Ni, Mo等) 膜を20 20 0~500 A程度形成する。次に、2段階短時間熱処理 法を用いて、ゲート電極44上と、ソース・ドレイン領 域となるシリコン活性層表面45bに、自己整合的に高 融点金属シリサイド膜、例えばTiSi2 膜を600A 程度形成する。なお、1段階目の短時間熱処理は、60 0~700℃程度でN<sub>2</sub> ガス雰囲気中で30秒間行う。 【0036】次いで、アンモニア水(NH<sub>3</sub>OH)と過 酸化水素水(H<sub>2</sub>O<sub>2</sub>)と水(H<sub>2</sub>O)の混合液を用い て、室温でシリサイド上のTiNとサイドウォール上及 びフィールド酸化膜上の未反応TiとTiNをエッチン 30 グ除去する。次に、2段階目の短時間熱処理を700~ 900℃程度でN<sub>2</sub> ガス雰囲気中で30秒間行い、化学 量論的に安定なシリサイド膜、つまりTiSi2 膜47

a, 47b, 48を形成する。
【0037】次に、ソース・ドレイン領域形成用不純物 (P)を、加速エネルギー40keV、ドーズ量1×1 0<sup>14</sup>~1×10<sup>15</sup>ions/cm<sup>2</sup>と、通常使用される (3~5×10<sup>15</sup>)ions/cm<sup>2</sup>より低いドーズ量 で、シリサイド膜とシリコン膜基板界面付近にイオン注 入し、接合の深いn<sup>-</sup>拡散層49a, 49bを形成す る。

【0038】(3) 次いで、図4(c) に示すように、 シリコン酸化膜のサイドウォール46a,46bを、反 応性イオンエッチング法を用いてエッチング除去する。 更に、シリコン活性層表面と多結晶シリコン膜側壁のシ リコン酸化膜を界面活性剤入りのパッファードフッ酸を 用いてエッチング除去する。次に、加速エネルギー60 k e V、ドーズ量3~5×10<sup>15</sup> i o n s / cm<sup>2</sup> の条 件で、接合の浅い n\*拡散層50a,50bのソース・ ドレイン領域を形成するためのイオン、例えば、A s\* のイオン注入をする。 【0039】(4)次いで、図4(d)に示すように、 ホットキャリア効果抑制用のLDD層( $n^- B$ )51 a,51bを形成するための不純物(P)を大斜角(4 5°程度)斜め回転イオン注入法により、2~4×10 <sup>13</sup>ions/cm<sup>2</sup>程度のドーズ量、加速エネルギー3 0keVの条件でイオン注入する。次に、800℃程度 でN<sub>2</sub>(又はNH<sub>3</sub>)ガス雰囲気中で30秒間短時間熱 処理を行い、シリサイド膜表面及び多結晶シリコン膜側 壁を窒化する(図示なし)。

10

【0040】(5)その後は、第1実施例の図2(b) 及び図2(c)に示す工程を施し、電界効果型トランジ スタを完成する。このように、第2実施例においては、 第1の実施例で用いたL型サイドウォールを用いずに、 LDD構造のソース・ドレイン領域を形成する。シリサ イド膜の形成後のシリサイド膜下の接合の深い $n^-$  拡散 層49a,49bは第1の実施例と同じである。ゲート 電極44をマスクにして入射角0°で、接合の浅い $n^+$ 拡散層50a,50bを形成し、その後、大斜角斜め回 転イオン注入法を用いて、LDD層( $n^-$ 層)51a, 51bを形成するようにしたことが特徴である。 【0041】次に、本発明の第3実施例について図を用

100411 (AC、本発明の第3実施例について図を用 いて説明する。図5は本発明の第3実施例を示す電界効 果型トランジスタの製造工程断面図である。

(1)まず、図5(a)に示すように、p型の面方位
 (100)面のシリコン基板61上に、LOCOS法により素子分離領域を形成するためにフィールド酸化膜6
 2を4000Å程度形成する。次に、高清浄度なドライ酸化雰囲気中でゲート酸化膜63を100Å程度形成す

る。次に、減圧CVD法を用いて、多結晶シリコン膜を 3000Å程度形成する。次に、通常のホトリン技術と エッチング技術を用いて、多結晶シリコン膜からなるゲ ート電極64配線を形成する。

【0042】次に、シリコン活性層表面65a、多結晶 シリコン膜表面65b上に、800℃程度の温度のドラ イ酸化雰囲気中で酸化膜を形成する。次に、LPCVD 法を用いて、全面にシリコン窒化膜66を500~10 00Å程度形成する。次に、LPCVD法かあるいは常 圧CVD法を用いて、シリコン酸化膜を2000~30 00Å程度形成する。次いで、反応性(異方性)イオン エッチング法を用いて、不純物を含むシリコン酸化膜6 7のみをエッチングし、ゲート電極側壁にサイドウォー ル67a,67bを形成する。 【0043】(2)次いで、図5(b)に示すように、

L型のサイドウォールを含む2重サイドウォール71 a,71b,67a,67bをマスクにして、ウエット エッチング法あるいは反応性イオンエッチング法を用い て、ゲート電極64側壁以外のシリコン窒化膜66をエ ッチング除去する。次いで、界面活性剤入りのバッファ 50 ードフッ酸溶液を用いて、シリコン活性層表面65aと 多結晶シリコン膜表面65b上の酸化膜をエッチング除 去する。次に、シリコン活性層表面65aと多結晶シリ コン膜表面65b上の自然酸化膜を、Ar+H2ガス混 合のガス雰囲気中でプラズマ表面クリーニングによって エッチング除去する。

【0044】次いで、連続的にシリコン基板を大気に晒 さないで、全面にプラズマスパッタリング法を用いて、 高融点金属(Ti,Co,W,Ni,Mo等)膜を20 0~500Å程度形成する。次に、2段階短時間熱処理 法を用いて、多結晶シリコン膜からなるゲート電極64 10 上と、ソース・ドレイン領域となるシリコン活性層表面 65aに、自己整合的に高融点金属シリサイド膜、例え ばTiSi₂ 膜を600A程度形成する。なお、1段階 目の短時間熱処理は、650℃程度でN₂ ガス雰囲気中 で30秒間行う。

【0045】 次いで、アンモニア水(NH3 OH)と過 酸化水素水(H2 O2 )と水(H2O)の混合液を用い て、室温でシリサイド上のTiNとサイドウォール上及 びフィールド酸化膜上の未反応TiとTiNをエッチン グ除去する。次に、2段階目の短時間熱処理を700~ 20 900℃程度N2 ガス雰囲気中で30秒間行い、化学量 論的に安定なTiSi₂ 膜68a,68b,69を形成 する。

【0046】次に、ソース・ドレイン領域形成用不純物 (P)を、加速エネルギー40keV、ドーズ量1×1 0<sup>14</sup>~1×10<sup>15</sup>ions/cm<sup>2</sup>と、通常使用される (3~5×10<sup>15</sup>) ions/cm<sup>2</sup>より低いドーズ量 で、シリサイド膜とシリコン膜基板界面付近にイオン注 入し、接合の深いn<sup>-</sup> 拡散層70a,70bを形成す る。

【0047】(3)次に、図5(c)に示すように、シ リコン酸化膜からなるサイドウォール67a,67bを 反応性イオンエッチング法を用いてエッチング除去す る。次に、L型サイドウォール71a,71bをマスク にして、サイドウォール下に加速エネルギー110k e V、ドーズ量3~5×10<sup>15</sup> i o n s/c m<sup>2</sup> の条件で 接合の浅いn⁺ 拡散層72a,72bのソース・ドレイ ン領域を形成するためのイオン、例えばAsのイオン注 入をする。

【0048】(4)次いで、図5(d)に示すように、 ホットキャリア効果抑制用のLDD層(n-層)73 a,73bを形成するための不純物(P)を大斜角(4 5°程度)斜め回転イオン注入法により、2~4×10 <sup>13</sup>ions/cm<sup>2</sup>程度のドーズ量、加速エネルギー3 0 k e Vの条件でイオン注入する。次いで、800℃程 度でN2 (又はNH3 )ガス雰囲気中で30秒間短時間 熱処理を行い、シリサイド膜表面及び多結晶シリコン膜 側壁を窒化する(図示なし)。

【0049】(5)その後は、第1実施例の図2(b) 及び図 2 ( c )に示す工程を施し、電界効果型トランジ 50 いるので、そのイオン注入の不純物の活性化を層間絶縁

12

(7)

スタを完成する。このように、第3の実施例は、L型の サイドウォールを含む2重サイドウォールを用いた第1 の実施例を変形したものである。第1の実施例との違い は、ホットキャリア効果抑制用のLDD層(n<sup>-</sup>層)7 3a,73bを形成する工程である。

【0050】すなわち、L型サイドウォール71a,7 1 bを残した状態で、まず、入射角0°のイオン注入に より、接合の浅いn⁺ 拡散層72a,72bを形成し、 更に、L型サイドウォール71a,71bを残した状態 で、大斜角斜めイオン注入法を用いて、LDD層(n<sup>-</sup>

層)73a,73bを、ゲート電極64にオーバーラッ プするように形成する。

【0051】なお、上記実施例においては、n チャネル MOSFETについて説明したが、pチャネルMOSF ETの場合にも同様に適用できることは言うまでもな い。また、本発明は上記実施例に限定されるものではな く、本発明の趣旨に基づいて種々の変形が可能であり、 これらを本発明の範囲から排除するものではない。 [0052]

【発明の効果】以上、詳細に説明したように、本発明に よれば、

(1) 比較的長いサイドウォールの外側で、ソース・ド レイン領域がシリサイド化され、しかもその領域のみ拡 散層深さが深くなっているため、トランジスタの短チャ ネル効果を増大させることなく、接合リーク電流の増大 を抑制できる。

【0053】(2)ソース・ドレイン領域の拡散層を形 成する前に、その領域のシリサイド化を行っているの で、自然酸化膜の影響を受けずに、低温でシリサイド化

30 反応を安定に生じさせることができ、十分な低抵抗化を 再現性よく安定に実現することができる。

(3) ソース・ドレイン領域にイオン注入時のマスク酸 化膜による酸素のノックオンがないので、シリサイド化 反応の熱処理において、低温下でシリサイド化反応を均 一に生じさせることができる。

【0054】(4)より具体的には、ソース・ドレイン 形成用イオン注入ドーズ量が接合深さを十分浅くし、し かも電流駆動力を低下させないような範囲に制御されて いるため、微細なMOSFETにおいても、十分な短チ 40 ャネル効果が抑制され、しかも高駆動力なMOSFET が実現可能となる。

(5) シリサイド化領域の深い拡散層形成は、シリサイ ド膜からの固相拡散を利用しているため、シリサイド界 面や拡散層界面が凹凸にならないスムーズな界面が得ら れ、かつシリサイドと拡散層界面の不純物濃度が高濃度 に保たれるオーミック接合が再現性よく安定に実現でき る。

【0055】(6)シリサイド化後に、浅い拡散層形成 と、LDD(n<sup>-</sup>)層形成のためのイオン注入を行って .

÷10

(8)

膜の平坦化アニールと同時に行うようにしても、シリサ イドと拡散層界面の不純物濃度が低下するのを補うこと ができ、十分なオーミック接合がシリサイドと拡散層の 間で実現できる。

13

. .

【0056】また、特に、請求項1及び3によれば、上 記効果に加えて、L型サイドウォールは、エッチングに よるサイドウォール幅のばらつきが生じないため、電気 的なゲート長のばらつきがなくなり、閾値電圧のばらつ きの小さいMOSFETを安定に形成することができ

る。また、LDD(n) 層形成のイオン注入は、マス ク酸化膜なしにシリコン活性層表面に直接大斜角斜めに 回転イオン注入法により行っているため、マスク酸化膜 中の酸素のシリコン基板へのノックオンによる不純物の 不活性化を防止できる。

【0057】更に、特に、請求項2によれば、上記効果 に加えて、浅いn<sup>+</sup>の接合の拡散層領域を、ゲート電極 とオーバーラップさせることにより、バンド間トンネル によるドレインリーク電流の発生を回避させることが可 能である。また、特に、請求項4によれば、ソース・ド

レイン領域のn<sup>-</sup> 層とn<sup>+</sup> 層及びLDD(n<sup>-</sup>) 層を形 20 成した後に、低温短時間熱処理によるシリサイド表面と 多結晶シリコン膜表面及びシリコン活性層表面を膜応力 緩和のための窒化とシリサイド膜結晶回復を同時に行っ ているため、後の熱処理によって拡散層の不純物の再分 布が生じないだけでなく、シリサイド膜の凝集も起こら なくなり、十分な低抵抗拡散層とオーミック接合が形成 できる。

【0058】更に、特に、請求項5によれば、層間絶縁 膜を下層よりシリコン酸化膜、シリコン窒化膜、シリコ ン酸化膜及び不純物を含むシリコン酸化膜の4層構造に 30 したため、シリサイド膜への膜応力が緩和され、その後 の熱プロセスに対するシリサイド膜の耐熱性が十分とな る。また、層間絶縁膜の構成膜の中にLPCVD法かあ るいはプラズマCVD法によるシリコン窒化膜が含まれ ているので、層間絶縁膜の表面平坦化熱処理雰囲気とし てN<sub>2</sub>、O<sub>2</sub>、ウェットO<sub>2</sub>ガスの全ての雰囲気に対し て対応できる。特にウェットO<sub>2</sub>ガス雰囲気にすること により、N<sub>2</sub>処理より低温で平坦化が可能になる。

【0059】また、シリサイド膜表面がTiN化されて

14

いるため、コンタクト穴を形成した後、T i N表面が酸 化されなくなり、メタル配線との接合において、十分な オーミックコンタクトが得られる。更に、現行のコンタ クト穴形成後のHFディップにより微小コンタクト穴底 部の自然酸化膜を除去する工程をそのまま使うことがで さる。ここでHFとしては、界面活性剤の入っているバ ッファードフッ酸溶液が望ましい。 【図面の簡単な説明】

【符号の説明】

- きの小さいMOSFETを安定に形成することができ 【図1】本発明の第1の実施例を示す電界効果型トラン る。また、LDD(n<sup>-</sup>)層形成のイオン注入は、マス 10 ジスタの製造工程断面図(その1)である。
  - 【図2】本発明の第1の実施例を示す電界効果型トラン ジスタの製造工程断面図(その2)である。

【図3】従来のサリサイド構造を有するMOSFETの
 製造工程断面図である。

【図4】本発明の第2の実施例を示す電界効果型トラン ジスタの製造工程断面図である。


【図5】本発明の第3の実施例を示す電界効果型トラン ジスタの製造工程断面図である。

21, 41, 61 シリコン基板 22, 42, 62 フィールド酸化膜 23, 43, 63 ゲート酸化膜 24, 44, 64 ゲート電極 26, 35, 66 シリコン窒化膜 27a, 27b, 46a, 46b, 67a, 67b サイドウォール 28a, 28b, 29, 47a, 47b, 48, 68 a, 68b, 69 TiSi2 膜 30a, 30b, 49a, 49b, 70a, 70b 接合の深い n<sup>-</sup> 拡散層 31a, 31b, 71a, 71b L型サイドウォー ル 32a, 32b, 50a, 50b, 72a, 72b 接合の浅いn+ 拡散層 33a, 33b, 51a, 51b, 73a, 73b LDD層 (n-層) 34, 36, 37 シリコン酸化膜 38 コンタクト穴 39 メタル配線






đi




٤)

. . .



As<sup>†</sup> \_48 | | 1 + + 1 47a 44 (c) 50A 500 50a,506 2+ 拉敦唐  $X \times X \xrightarrow{P^{\dagger}} P^{\dagger} \times X \times$ 47a 44 47 (d) 5 la 316 51a,51b:LDD n- 拡散層



フロントページの続き

 (51) Int. Cl.<sup>6</sup>
 識別記号
 庁内整理番号
 FI
 技術表示箇所

 H01L 27/092

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

 $\checkmark$  image cut off at top, bottom or sides

**BLURRED OR ILLEGIBLE TEXT OR DRAWING** 

SKEWED/SLANTED IMAGES

**COLOR OR BLACK AND WHITE PHOTOGRAPHS** 

**GRAY SCALE DOCUMENTS** 

LINES OR MARKS ON ORIGINAL DOCUMENT

□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.


As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-196495(43)Date of publication of application : 15.07.1994

(51)Int.CI.	H01L 21/336 H01L 29/784 H01L 27/092		
(21)Application number : 05-275187 (22)Date of filing : 04.11.1993	(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD (72)Inventor : HIROKI AKIRA KURIMOTO KAZUMI ODANAKA SHINJI		
(30)Priority Priority number : 04294819 Priority date 04294820	e : 04.11.1992 Priority country : JP 04.11.1992 JP		
(54) SEMICONDUCTOR DEVICE, COMPLE THEREOF (57)Abstract: PURPOSE: To provide a semiconductor dev resistance to a short channel effect and hig reliability. CONSTITUTION: The junction depth D1 of source.drain diffusion layer 3 under an L-sh	gh in operational speed and a high concentration		

smaller than the junction depth D2 of the high concentration source.drain diffusion layer 3 outside the L-shaped side wall 6, and the junction depth D3 of a low concentration diffusion layer 4 is set equal to or smaller than the junction depth D1 of the high concentration source.drain diffusion layer 3 under an L-shaped side wall 6. Therefore, a potential is more effectively restrained from expanding from a source.drain diffusion layer toward a channel than that in a conventional overlapped LDD structure, so that a problem or a reduction in Vt peculiar to a MOSFET is effectively prevented when a device is microminiaturized to a size of the order of half-micron or below.



LEGAL STATUS

[Date of request for examination]21.09.2000[Date of sending the examiner's decision of rejection]19.10.2004[Kind of final disposal of application other than the<br/>examiner's decision of rejection or application<br/>converted registration]19.10.2004[Date of final disposal for application]19.10.2004[Patent number]10.10.2004

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAXsaqBcDA406196495P2.htm

BEST AVAILABLE COPY

. .

[Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

...

¢'

Copyright (C); 1998,2003 Japan Patent Office

### (12) 公開特許公報(A)

# (11)特許出願公開番号

## 特開平6-196495

(43)公開日 平成6年(1994)7月15日

(51)Int.Cl. <sup>6</sup> H 0 1 L 21/336 29/784 27/092	識別記号	庁内整理番号	FI	技術表示箇所
		9054-4M	H01L	29/78 301 L
		9170-4M		27/08 321 E
			:	審査請求 未請求 請求項の数23(全 20 頁)
(21)出顧番号	特顯平5-275187		(71)出願人	
(22)出顧日	平成5年(1993)11月	141		松下電器産業株式会社 大阪府門真市大字門真1006番地
	1 / 4 0 - (1000) 11)	1 - 1 []	(72)発明者	
(31)優先権主張番号	特願平4-294819			大阪府門真市大字門真1006番地 松下電器
<b>(32)優</b> 先日	平4(1992)11月4日	I		産業株式会社内
(33)優先権主張国	日本(JP)		(72)発明者	栗本 一実
(31)優先権主張番号	特願平4-294820			大阪府門真市大字門真1006番地 松下電器
(32)優先日	平4(1992)11月4日			產業株式会社内
(33)優先権主張国	日本(JP)		(72)発明者	小田中)紳二
	•			大阪府門真市大字門真1006番地 松下電器
				產業株式会社内
			(74)代理人	弁理士 小鍜治 明 (外2名)

(54)【発明の名称】 半導体装置及び相補型半導体装置並びにそれらの製造方法


(57)【要約】

(19)日本国特許庁(JP)

4

【目的】 短チャネル効果に強く、高速で高信頼性の半 導体装置を提供する。

【構成】 L型側壁6下部の高濃度ソース・ドレイン拡 散層3の接合深さD1が、L型側壁6の外側の高濃度ソ ース・ドレイン拡散層3の接合深さD2よりも浅く形成 され、かつ低濃度ソース・ドレイン拡散層4の接合深さ D3がL型側壁6下部のソース・ドレイン拡散層3の接 合深さD1と同等かそれよりも浅く形成されている。こ のため、従来のオーバラップLDD構造よりもソース・ ドレイン拡散層からのポテンシャルのチャネル方向への 広がりが効果的に抑えられ、ハーフミクロン領域以下の 徴細化に問題となるMOSFET特有のVtの低下が効 果的に抑制される。



10

- 18

【特許請求の範囲】

à,

【請求項1】第1導電型不純物がドープされた第1導電 型領域を含み、かつ、主面を有する半導体基板と、該第 1導電型領域に設けられたMOSトランジスタと、を備 えた半導体装置であって、

1

該MOSトランジスタは、

該第1 導電型領域内に形成された第2 導電型ソース領域 と、

該第1 導電型領域内に形成され、該第2 導電型ソース領 域から一定距離だけ離れた第2 導電型ドレイン領域と、

該第1導電型領域内に形成され、該第2導電型ソース領 域と該第2導電型ドレイン領域との間に位置するチャネ ル領域と、

該チャネル領域の両端部に形成され、該第2導電型ソー ス領域の不純物濃度よりも低い不純物濃度を有する一対 の第2導電型不純物拡散層と、

該半導体基板の該主面上に形成されたゲート絶縁膜であ って、該チャネル領域及び該第2導電型不純物拡散領域 を直接に覆っているゲート絶縁膜と、

該ゲート絶縁膜上に形成されたゲート電極と、 該ゲート電極の側面に設けられたサイドウォールと、 を備えており、

該サイドウォールは、該ゲート電極の該側面から基板の 該主面に沿って伸びる部分を有する形状を有しており、 該第2導電型ソース領域及びドレイン領域は、該サイド ウォールの該主面に沿って伸びる部分に覆われている第 1部分と、該サイドウォールの該主面に沿って伸びる部 分に覆われていない第2部分とを有しており、該第1部 分の厚さは該第2部分の厚さよりも薄い、半導体装置。

【請求項2】前記第2導電型ソース領域及びドレイン領 30 域の前記第1部分は、前記ゲート電極の端部の真下の領 域にまで達している請求項1に記載の半導体装置。

【請求項3】前記ゲート絶縁膜は、前記一対の第2導電 型不純物領域上の部分の厚さが前記チャネル領域上の部 分の厚さよりも厚い請求項1に記載の半導体装置。

【請求項4】前記ゲート絶縁膜は、前記一対の第2導電型不純物領域上の部分の厚さが前記チャネル領域上の部分の厚さが前記チャネル領域上の部分の厚さよりも厚い請求項2に記載の半導体装置。

【請求項5】第1導電型不純物がドープされた第1導電 型領域を含み、かつ、主面を有する半導体基板と、該第 40 1導電型領域に設けられたMOSトランジスタと、を備 えた半導体装置であって、

該MOSトランジスタは、

該第1 導電型領域内に形成された第2 導電型ソース領域 と、

該第1導電型領域内に形成され、該第2導電型ソース領 域から一定距離だけ離れた第2導電型ドレイン領域と、 該第2導電型ソース領域と該第1導電型領域との間の接 合、及びドレイン領域と該第1導電型領域との間の接合 を覆うように設けられ、該第2導電型ソース領域及びド 50

レイン領域の不純物濃度よりも低い不純物濃度を有する 一対の第2導電型不純物拡散層と、

2

該第1導電型領域内に形成され、該一対の第2導電不純 物拡散層の間に位置するチャネル領域と、

該半導体基板の該主面上に形成されたゲート絶縁膜であ って、該チャネル領域を直接に覆っているゲート絶縁膜 と、

該ゲート絶縁膜上に形成されたゲート電極と、

該ゲート電極の側面に設けられたサイドウォールと、 を備えており、

該サイドウォールは、該ゲート電極の該側面から基板の 該主面に沿って伸びる部分を有する形状を有しており、 該部分は、該第2導電型不純物拡散層を直接に覆ってい る、半導体装置。

【請求項6】前記第2導電型ソース領域及びドレイン領 域は、前記サイドウォールの前記主面に沿って伸びる前 記部分の外側端部の真下の領域にまで達している、請求 項5に記載の半導体装置。

【請求項7】前記第2導電型不純物拡散層領域は、前記 20 ゲート電極の端部の真下の領域にまで達している請求項 5に記載の半導体装置。

【請求項8】前記ゲート絶縁膜は、前記一対の第2導電 型不純物領域上の部分の厚さが前記チャネル領域上の部 分の厚さよりも厚い請求項6に記載の半導体装置。

【請求項9】前記ゲート絶縁膜は、前記一対の第2導電 型不純物領域上の部分の厚さが前記チャネル領域上の部 分の厚さよりも厚い請求項7に記載の半導体装置。

【請求項10】第1導電型不純物がドープされた第1導 電型領域を含み、かつ、主面を有する半導体基板と、該 第1導電型領域に設けられたMOSトランジスタと、を 備えた半導体装置を製造する方法であって、 該第1導電型領域を覆うように、該トランジスタのゲー

ト絶縁膜となる第1絶縁膜及び該トランジスタのゲート 電極となる導電材料膜をこの順番で該半導体基板上に堆 積する工程と、

該導電材料膜をパターニングし、それによって該ゲート 電極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 堆積する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜 をこの順番でエッチングすることによって、該第3及び 第2絶縁膜の一部を該ゲート電極の側面に残置させる工 程と、

選択性エッチング技術を用いて、該第3絶縁膜を選択的 に除去することによって、該第2絶縁膜からなるL字型 サイドウォールを形成する工程と、

該ゲート電極を注入マスクとして、第2導電型不純物イ オンを該半導体基板に注入し、それによって、第2導電 型不純物拡散層を形成する第1イオン注入工程と、 該ゲート電極を注入マスクとして、第2導電型不純物イ オンを該半導体基板に注入し、それによって、該第2導 電型不純物拡散層の不純物濃度よりも高濃度の不純物を 含み、しかも、該サイドウォールに覆われている第1部 分と該サイドウォールに覆われていない第2部分とを有 し、該第1部分の厚さが該第2部分の厚さよりも薄い、 第2導電型ソース及びドレイン領域を形成する第2イオ ン注入工程と、

3

を包含する製造方法。

- 4 - <sub>1</sub>

【請求項11】前記選択性エッチング技術を用いて前記 10 L字型サイドウォールを形成する前記工程の前に、前記 ゲート絶縁膜の端部を更に厚くする酸化工程を包含す る、請求項10に記載の製造方法。

【請求項12】第1導電型不純物がドープされた第1導 電型領域を含み、かつ、主面を有する半導体基板と、該 第1導電型領域に設けられたMOSトランジスタと、を 備えた半導体装置を製造する方法であって、

該第1 導電型領域を覆うように、ゲート絶縁膜となる第 1 絶縁膜及びゲート電極となる導電材料膜をこの順番で 該半導体基板上に堆積する工程と、

該導電材料膜をパターニングし、それによってゲート電 極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 堆積する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜 をこの順番でエッチングすることによって、該第3及び 第2絶縁膜の一部を該ゲート電極の側面に残置させる工 程と、

選択性エッチング技術を用いて、該第3絶縁膜を選択的 30 に除去することによって、第2絶縁膜からなるL字型サ イドウォールを形成する工程と、

該ゲート電極及び該サイドウォールを注入マスクとし て、該サイドウォールを透過し得ない加速エネルギにて 第2導電型不純物イオンを該半導体基板に注入し、それ によって、該ゲート電極及び該サイドウォールに実質的 に覆われてない領域に第2導電型ソース及びドレイン領 域を形成する第1イオン注入工程と、

該ゲート電極を注入マスクとして、該サイドウォールを 透過し得る加速エネルギにて第2導電型不純物イオンを 40 該半導体基板に注入し、それによって、該第2導電型ソ ース及びドレイン領域の不純物濃度よりも低濃度の不純 物を含み、しかも、該第2導電型ソース及びドレイン領 域の厚さよりも厚い第2導電型不純物拡散層を形成する 第2イオン注入工程と、

を包含する製造方法。

【請求項13】前記選択性エッチング技術を用いて前記 L字型サイドウォールを形成する前記工程の前に、前記 ゲート絶縁膜の端部を更に厚くする酸化工程を包含す る、請求項12に記載の製造方法。

【請求項14】n型不純物がドープされたn型領域及び 第p型不純物がドープされたp型領域を含み、かつ、主 面を有する半導体基板と、該p型領域に設けられたnチ ャネル型MOSトランジスタと、該n型領域に設けられ たpチャネル型MOSトランジスタと、を備えた相補型 半導体装置であって、

該nチャネル型MOSトランジスタは、

該 p 型領域内に形成された n 型ソース領域と、

該p型領域内に形成され、該n型ソース領域から一定距 離だけ離れたn型ドレイン領域と、

該 p型領域内に形成され、該 n型ソース領域と該 n型ドレイン領域との間に位置するチャネル領域と、

該チャネル領域の両端部に形成され、該n型ソース領域 の不純物濃度よりも低い不純物濃度を有する一対のn型 不純物拡散層と、

該半導体基板の該主面上に形成されたゲート絶縁膜であって、該チャネル領域及び該一対のn型不純物領域を直接に覆い、該一対のn型不純物領域上の部分の厚さが、該チャネル領域上の部分の厚さよりも厚いゲート絶縁膜

と、

20

該ゲート絶縁膜上に形成されたゲート電極と、 を備えており、

該pチャネル型MOSトランジスタは

該n型領域内に形成されたp型ソース領域と、

該n型領域内に形成され、該p型ソース領域から一定距 離だけ離れたp型ドレイン領域と、

該n型領域内に形成され、該p型ソース領域と該p型ドレイン領域との間に位置するチャネル領域と、

該半導体基板の該主面上に形成されたゲート絶縁膜であって、均一な厚さを有するゲート絶縁膜と、

該ゲート絶縁膜上に形成されたゲート電極と、 を備えている相補型半導体装置。

【請求項15】前記n チャネル型MOSトランジスタ及 び前記 p チャネル型MOSトランジスタの少なくとも-方は、前記ゲート電極の側面に設けられたサイドウォー ルであって、該ゲート電極の該側面から前記半導体基板 の前記主面に沿って伸びる部分を有する形状を有するサ イドウォールを備えており、

前記ソース領域及びドレイン領域は、該サイドウォール の該主面に沿って伸びる部分に覆われている第1部分

と、該サイドウォールの該主面に沿って伸びる部分に覆 われていない第2部分とを有しており、該第1部分の厚 さは該第2部分の厚さよりも薄い、請求項14に記載の 相補型半導体装置。

【請求項16】前記第2導電型ソース領域及びドレイン 領域の前記第1部分は、前記ゲート電極の端部の真下の 領域にまで達している請求項15に記載の半導体装置。 【請求項17】前記pチャネル型MOSトランジスタの 前記チャネル領域は、p型の埋め込み型チャネル構造を 50 有し、該チャネル領域の両端部に形成され、該p型ソー ス領域の不純物濃度よりも低い不純物濃度を有する一対の p型不純物拡散層を有している請求項14に記載の半 導体装置。

5

4

【請求項18】前記pチャネル型MOSトランジスタの 前記ゲート電極は、第1導電型ゲート電極である、請求 項14に記載の半導体装置。

【請求項19】n型不純物がドープされたn型領域及び 第 p型不純物がドープされた p型領域を含み、かつ、主 面を有する半導体基板と、該 p型領域に設けられた n チ ャネル型MOSトランジスタと、該 n型領域に設けられ 10 た p チャネル型MOSトランジスタと、を備えた相補型 半導体装置を製造する方法であって、

該 p型領域及び該n型領域を覆うように、該トランジス タのゲート絶縁膜となる第1絶縁膜及び該トランジスタ のゲート電極となる導電材料膜をこの順番で該半導体基 板上に堆積する工程と、

該導電材料膜をパターニングし、それによって該ゲート 電極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 20 堆積する工程と、

該 p チャネル型MOSトランジスタの該ゲート電極を覆 うレジストを該 n型領域上に形成する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜 のうちの該レジストに覆われてない部分をこの順番でエ ッチングすることによって、該第3及び第2絶縁膜の一 部を該nチャネル型MOSトランジスタの該ゲート電極 の側面及び該n型領域上に残置させる工程と、

該レジストを除去する工程と、

該nチャネル型MOSトランジスタの該ゲート絶縁膜の 30 端部を更に厚くする酸化工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜 をこの順番でエッチングすることによって、該第3及び 第2絶縁膜の一部を該pチャネル型MOSトランジスタ の該ゲート電極の側面に残置させる工程と、

選択性エッチング技術を用いて、該第3絶縁膜を選択的 に除去することによって、該第2絶縁膜からなるL字型 サイドウォールを形成する工程と、

を包含する製造方法。

【請求項20】前記pチャネル型MOSトランジスタを 40 覆うレジストを前記n型領域上に形成する工程と、

該レジスト及び前記nチャネル型MOSトランジスタの ゲート電極を注入マスクとして、n型不純物イオンを前 記p型領域に注入し、それによって、n型不純物拡散層 を形成する第1のn型イオン注入工程と、

該レジスト及び該nチャネル型MOSトランジスタの該 ゲート電極を注入マスクとして、n型不純物イオンを該 p型領域に注入し、それによって、該n型不純物拡散層 の不純物濃度よりも高濃度の不純物を含み、しかも、該 サイドウォールに覆われている第1部分と該サイドウォ 50 6

ールに覆われていない第2部分とを有し、該第1部分の 厚さが該第2部分の厚さよりも薄い、n型ソース及びド レイン領域を形成する第2のn型イオン注入工程と、 を更に包含する、請求項19に記載の製造方法。 【請求項21】前記nチャネル型MOSトランジスタを 覆うレジストを前記p型領域上に形成する工程と、 該レジスト及び前記pチャネル型MOSトランジスタの

ゲート電極を注入マスクとして、p型不純物イオンを前 記n型領域に注入し、それによって、前記サイドウォー ルに覆われている第1部分と該サイドウォールに覆われ ていない第2部分とを有し、該第1部分の厚さが該第2

部分の厚さよりも薄い、p型ソース及びドレイン領域を 形成するp型イオン注入工程を更に包含する、請求項2 0に記載の製造方法。

【請求項22】前記p型領域を覆うレジストと前記pチャネル型MOSトランジスタの前記ゲート電極を注入マスクとして、p型不純物イオンを前記n型領域に注入

し、それによって、該サイドウオールに覆われている第 1部分と該サイドウオールに覆われていない第2部分と

を有し、該第1部分の厚さが該第2部分の厚さよりも薄 く、しかも、該ゲート電極の端部の真下の領域にまで達 している p型ソース及びドレイン領域を形成する p型イ オン注入工程と、

を更に包含する、請求項20に記載の製造方法。

【請求項23】n型不純物がドープされたn型領域及び 第p型不純物がドープされたp型領域を含み、かつ、主 面を有する半導体基板と、該p型領域に設けられたnチ ャネル型MOSトランジスタと、該n型領域に設けられ たpチャネル型MOSトランジスタと、を備えた相補型 半導体装置を製造する方法であって、

該 p型領域及び該n型領域を覆うように、該トランジス タのゲート絶縁膜となる第1絶縁膜及び該トランジスタ のゲート電極となる導電材料膜をこの順番で該半導体基 板上に堆積する工程と、

該導電材料膜をパターニングし、それによって該ゲート 電極を形成する工程と、

該ゲート電極を覆うように、第2絶縁膜及び、酸化種を 透過しにくい第3絶縁膜をこの順番で該半導体基板上に 堆積する工程と、

該 p チャネル型MOSトランジスタの該ゲート電極を覆 うレジストを該 n 型領域上に形成する工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜 のうちの該レジストに覆われてない部分をこの順番でエ ッチングすることによって、該第3及び第2絶縁膜の一 部を該nチャネル型MOSトランジスタの該ゲート電極 の側面及び該n型領域上に残置させる工程と、

該レジストを除去する工程と、

該nチャネル型MOSトランジスタの該ゲート絶縁膜の 端部を更に厚くする酸化工程と、

異方性エッチング技術を用いて、該第3及び第2絶縁膜

特開平6-196495

をこの順番でエッチングすることによって、該第3及び 第2絶縁膜の一部を該pチャネル型MOSトランジスタ の該ゲート電極の側面に残置させる工程と、

7

ú

۰.

選択性エッチング技術を用いて、該第3絶縁膜を選択的 に除去することによって、該第2絶縁膜からなるL字型 サイドウォールを形成する工程と、

該pチャネル型MOSトランジスタを覆うレジストを前 記n型領域上に形成する工程と、

該レジスト及び前記nチャネル型MOSトランジスタの ゲート電極を注入マスクとして、n型不純物イオンを前 10 記p型領域に注入し、それによって、n型不純物拡散層 を形成する第1のn型イオン注入工程と、

該イオン注入工程と連続して、該レジスト及び該nチャ ネル型MOSトランジスタの該ゲート電極を注入マスク として、n型不純物イオンを該p型領域に注入し、それ によって、該n型不純物拡散層の不純物濃度よりも高濃 度の不純物を含み、しかも、該サイドウォールに覆われ ている第1部分と該サイドウォールに覆われていない第 2部分とを有し、該第1部分の厚さが該第2部分の厚さ よりも薄い、n型ソース及びドレイン領域を形成し、同 20 時に、n型ゲート電極を形成する第2のn型イオン注入 工程と、

該nチャネル型MOSトランジスタを覆うレジストを該 p型領域上に形成する工程と、

該レジスト及び前記pチャネル型MOSトランジスタの ゲート電極を注入マスクとして、p型不純物イオンを前 記n型領域に注入し、それによって、p型不純物拡散層 を形成する第1のp型イオン注入工程と、

該イオン注入工程と連続して、該レジスト及び該pチャ ネル型MOSトランジスタの該ゲート電極を注入マスク 30 として、p型不純物イオンを該n型領域に注入し、それ によって、該p型不純物拡散層の不純物濃度よりも高濃 度の不純物を含み、しかも、該サイドウォールに覆われ ている第1部分と該サイドウォールに覆われていない第 2部分とを有し、該第1部分の厚さが該第2部分の厚さ よりも薄い、p型ソース及びドレイン領域を形成し、同 時に、p型ゲート電極を形成する第2のp型イオン注入 工程と、

を包含する製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、微細化された半導体装 置及びその製造方法に関する。より詳細には、微細化さ れたMOS型半導体装置及び相補MOS型半導体装置並 びにそれらの製造方法に関する。

[0002]

【従来の技術】 VLSIを更に高集積化するために、 V LSIに使用されるMOS型半導体装置のサイズは益々 微細化され、現在、装置の最小寸法はハーフミクロン領 域に迄達している。このような装置の微細化に伴い、装 50 り、短チャネル効果による素子の初期特性劣化が従来の

8

置の電気特性がホットキャリアによって劣化するという ことが、装置の信頼性上、深刻な問題となっている。ホ ットキャリアによる装置の劣化に対する耐性を向上し、 しかも、駆動能力を向上させるために、ゲート・ドレイ ンオーバラップLDD構造が提案されている。例えば7 イ、イ、イ、イ、19867イ、イ、デ イ、エム(I. E. E. E. 1986 I. E. D. M.) Tech nical Digest pp742-745にT. Y. Hung等によって ITLDD構造。また、アイ、イ、イ トランズ アクション エレクトロン テ ^ イス(I.E.E.E.Transaction on Electron Devices) vo

1.35, pp2088-2093, 1988にR. Izawa等によってGOLD構 造が提案されている。

【0003】図16は、ゲート・ドレインオーバラップ LDD構造を有するMOS型トランジスタの断面を示し ている。

- 【0004】このトランジスタは、基板31中に形成さ れた高濃度 n型ソース・ドレイン 拡散層33及び低濃度 n型拡散層34と、基板31上に形成されたゲート酸化 膜32と、ゲート酸化膜32上に設けられたゲート電極 35と、ゲート電極35の両側面に設けられたゲート側
- 壁36とを有している。高濃度ソース・ドレイン拡散層 33は、ゲート電極35の端部真下にまで拡散するよう に形成されており、低濃度n型拡散層34は、ゲート酸 化膜32を介してゲート電極と完全にオーバラップして いる。従って、低濃度 n型拡散層34内の横方向の電界 の強度は、ゲート電極35に印加された電位によって充 分に緩和され、これによって、ホットキャリアの発生率 が減少する。また、低濃度n型拡散層34内のキャリア は完全にゲート電極によって制御されねので、低濃度n 型拡散層34のソース抵抗は低減し、素子の駆動能力が 向上する。

[0005]

【発明が解決しようとする課題】しかしながら、これら の構造は、ハーフミクロン領域以下のサイズのMOS型 トランジスタには適していない。図16に示したMOS 型トランジスタは、以下の問題点を有しているからであ る。

【0006】(1)ゲート電極35がゲート酸化膜32 を介して低濃度拡散層34と完全にオーバラップしてい るので、実効チャネル長Leffは、次の関係を有してい 40 る。

 $[0007] L_{eff} < L_g - 2 \times L_{1dd}$ 

ここで、Lgはゲート長、L1ddは低濃度拡散層34の幅 (チャネル方向に沿って測ったもの)である。

【0008】低濃度n型拡散層34の幅L1ddは、少な くとも0. 1 µ mは必要であるので、ゲート・ドレイン オーバラップLDD構造の実効チャネル長L<sub>eff</sub>は、ゲ ート長Lgよりも0.2µmは短くなる。従って、ハー フミクロン領域以下のサイズのMOS型トランジスタに おいては、実効チャネル長Leffが0.3 µm以下にな

20

30

40

LDD構造に比べて顕著になる。

【0009】(2)ゲート電極35が低濃度拡散層34 とゲート酸化膜32を介して完全にオーバラップしてい るのでトランジスタの駆動能力は改善されるが、ゲート ・ドレインオーバラップ容量が増大し、MOSトランジ スタを含む回路の動作特性を著しく劣化させる。

【0010】(3)ゲート酸化膜32の厚さが10nm 以下になると、ゲート電圧に誘因するバンド間トンネル 電流がリーク電流の新たな原因となる。

【0011】(4)低濃度n型拡散層と高濃度ソース・ ドレイン拡散層を形成するために、少なくとも2回のマ スク工程を必要とする。CMOS回路においては、pチ ャネルーMOS型トランジスタを形成するための同様の マスク工程を含めて、合計4回以上のマスク工程が必要 となる。

【0012】以上の点から、ゲート・ドレインオーバラ ップ構造を、ハーフミクロン領域以下のサイズを持つM OS型トランジスタに適用しても、良好なトランジスタ 特性を得ることが困難であり、また、CMOS製造工程 全体がますます複雑化するという問題がある。

【0013】一方、従来のLDD構造のMOS型半導体 装置の製造方法の問題点を、図17(a)~(c )を参 照しながら説明する。図17(a)に示すように、ゲー ト電極35をマスクとして第2導電型の不純物、例え ば、リンイオンを半導体基板表面にイオン注入し、低濃 度のソース・ドレイン拡散層34を形成する。その後、 図17(b)に示すように、酸化膜を200-250n m程度堆積する。その後、異方性ドライエッチングによ り前記酸化膜をゲート電極側部のみに残置させる。とこ ろが、ゲート電極側部に残置する酸化膜36の幅はドラ イエッチングの条件に極端に左右され精度良く形成する ことは困難である。そのため、図17(c)に示すよう にゲート電極側部の酸化膜36の幅が厚く残置した場 合、第2導電型の不純物、例えば、ヒ素イオン注入によ って形成されたソース・ドレイン拡散層33はゲート電 極35の下部に達するように拡散せずオフセット状態に なる。

【0014】その場合、

(1) オーバラップLDD構造よりも、短チャネル効果 は改善されるがホットキャリア耐性は悪くなる。 【0015】(2)ゲート・ドレインオーバラップ容量 は改善されるが、駆動能力は低減する。

【0016】(3)低濃度拡散層と高濃度拡散層を形成 するために2回のマスク工程を必要とする。p-MOS FETの形成工程も考えれば4回も必要である。 【0017】本発明は、上記事情に鑑みてなされたもの であり、その目的とするところは、高速で動作し得、し

かも短チャネル効果に強く高い信頼性を有する半導体装 置(MOS型半導体装置及び相補型半導体装置)、並び にその製造方法を提供することにある。

[0018]【課題を解決するための手段】本発明による半導体装置 は、第1 導電型不純物がドープされた第1 導電型領域を 含み、かつ、主面を有する半導体基板と、該第1導電型 領域に設けられたMOSトランジスタと、を備えた半導 体装置であって、該MOSトランジスタは、該第1導電 型領域内に形成された第2導電型ソース領域と、該第1 導電型領域内に形成され、該第2導電型ソース領域から 一定距離だけ離れた第2導電型ドレイン領域と、該第1 10 導電型領域内に形成され、該第2導電型ソース領域と該 第2導電型ドレイン領域との間に位置するチャネル領域 と、該チャネル領域の両端部に形成され、該第2導電型 ソース領域の不純物濃度よりも低い不純物濃度を有する 一対の第2導電型不純物拡散層と、該半導体基板の該主 面上に形成されたゲート絶縁膜であって、該チャネル領 域及び該第2導電型不純物拡散領域を直接に覆っている ゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート 電極と、該ゲート電極の側面に設けられたサイドウォー ルと、を備えており、該サイドウォールは、該ゲート電 極の該側面から基板の該主面に沿って伸びる部分を有す る形状を有しており、該第2導電型ソース領域及びドレ イン領域は、該サイドウォールの該主面に沿って伸びる 部分に覆われている第1部分と、該サイドウォールの該 主面に沿って伸びる部分に覆われていない第2部分とを 有しており、該第1部分の厚さは該第2部分の厚さより も薄く、それによって上記目的が達成される。

【0019】前記第2導電型ソース領域及びドレイン領 域の前記第1部分は、前記ゲート電極の端部の真下の領 域にまで達していることが好ましい。

【0020】ある実施例では、前記ゲート絶縁膜は、前 記一対の第2導電型不純物領域上の部分の厚さが前記チ ャネル領域上の部分の厚さよりも厚い。

【0021】本発明による他の半導体装置は、第1導電 型不純物がドープされた第1導電型領域を含み、かつ、 主面を有する半導体基板と、該第1導電型領域に設けら れたMOSトランジスタと、を備えた半導体装置であっ て、該MOSトランジスタは、該第1導電型領域内に形 成された第2導電型ソース領域と、該第1導電型領域内 に形成され、該第2導電型ソース領域から一定距離だけ 離れた第2導電型ドレイン領域と、該第2導電型ソース 領域と該第1導電型領域との間の接合、及びドレイン領 域と該第1 導電型領域との間の接合を覆うように設けら れ、該第2導電型ソース領域及びドレイン領域の不純物 濃度よりも低い不純物濃度を有する一対の第2 導電型不 純物拡散層と、該第1導電型領域内に形成され、該一対 の第2導電不純物拡散層の間に位置するチャネル領域 と、該半導体基板の該主面上に形成されたゲート絶縁膜 であって、該チャネル領域及を直接に覆っているゲート 絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極 50 と、該ゲート電極の側面に設けられたサイドウォール

20

と、を備えており、該サイドウォールは、該ゲート電極 の該側面から基板の該主面に沿って伸びる部分を有する 形状を有しており、該部分は、該第2導電型不純物拡散 層を直接に覆っており、そのことにより上記目的が達成 される。

11

<u>،</u>

【0022】前記第2導電型ソース領域及びドレイン領 域は、前記サイドウォールの前記主面に沿って伸びる前 記部分の外側端部の真下の領域にまで達していることが 好ましい。

【0023】前記第2導電型不純物拡散層領域は、前記 10 ゲート電極の端部の真下の領域にまで達していることが 好ましい。

【0024】ある実施例では、前記ゲート絶縁膜は、前 記一対の第2導電型不純物領域上の部分の厚さが前記チ ャネル領域上の部分の厚さよりも厚い。

【0025】本発明による半導体装置の製造方法は、第 1 導電型不純物がドープされた第1 導電型領域を含み、 かつ、主面を有する半導体基板と、該第1導電型領域に 設けられたMOSトランジスタと、を備えた半導体装置 を製造する方法であって、該第1導電型領域を覆うよう に、該トランジスタのゲート絶縁膜となる第1絶縁膜及 び該トランジスタのゲート電極となる導電材料膜をこの 順番で該半導体基板上に堆積する工程と、該導電材料膜 をパターニングし、それによって該ゲート電極を形成す る工程と、該ゲート電極を覆うように、第2絶縁膜及 び、酸化種を透過しにくい第3絶縁膜をこの順番で該半 導体基板上に堆積する工程と、異方性エッチング技術を 用いて、該第3及び第2絶縁膜をこの順番でエッチング することによって、該第3及び第2絶縁膜の一部を該ゲ ート電極の側面に残置させる工程と、選択性エッチング 30 技術を用いて、該第3絶縁膜を選択的に除去することに よって、該第2絶縁膜からなるL字型サイドウォールを 形成する工程と、該ゲート電極を注入マスクとして、第

2 導電型不純物イオンを該半導体基板に注入し、それに よって、第2導電型不純物拡散層を形成する第1イオン 注入工程と、該ゲート電極を注入マスクとして、第2導 電型不純物イオンを該半導体基板に注入し、それによっ て、該第2導電型不純物拡散層の不純物濃度よりも高濃 度の不純物を含み、しかも、該サイドウォールに覆われ ている第1部分と該サイドウォールに覆われていない第 40 2部分とを有し、該第1部分の厚さが該第2部分の厚さ よりも薄い、第2導電型ソース及びドレイン領域を形成 する第2イオン注入工程と、を包含し、そのことによっ て上記目的が達成される。

【0026】ある実施例では、前記選択性エッチング技 術を用いて前記L字型サイドウォールを形成する前記工 程の前に、前記ゲート絶縁膜の端部を更に厚くする酸化 工程を包含する。

【0027】本発明による半導体装置の他の製造方法 は、第1導電型不純物がドープされた第1導電型領域を 50 12

含み、かつ、主面を有する半導体基板と、該第1 導電型 領域に設けられたMOSトランジスタと、を備えた半導 体装置を製造する方法であって、該第1 導電型領域を覆 うように、ゲート絶縁膜となる第1絶縁膜及びゲート電 極となる導電材料膜をこの順番で該半導体基板上に堆積 する工程と、該導電材料膜をパターニングし、それによ ってゲート電極を形成する工程と、該ゲート電極を覆う ように、第2絶縁膜及び、酸化種を透過しにくい第3絶 縁膜をこの順番で該半導体基板上に堆積する工程と、異 方性エッチング技術を用いて、該第3及び第2絶縁膜を この順番でエッチングすることによって、該第3及び第 2絶縁膜の一部を該ゲート電極の側面に残置させる工程 と、選択性エッチング技術を用いて、該第3絶縁膜を選 択的に除去することによって、第2絶縁膜からなる L字 型サイドウォールを形成する工程と、該ゲート電極及び 該サイドウォールを注入マスクとして、該サイドウォー ルを透過し得ない加速エネルギにて第2導電型不純物イ オンを該半導体基板に注入し、それによって、該ゲート 電極及び該サイドウォールに実質的に覆われてない領域 に第2導電型ソース及びドレイン領域を形成する第1イ オン注入工程と、該ゲート電極を注入マスクとして、該

サイドウォールを透過し得る加速エネルギにて第2 導電 型不純物イオンを該半導体基板に注入し、それによっ て、該第2導電型ソース及びドレイン領域の不純物濃度 よりも低濃度の不純物を含み、しかも、該第2導電型ン ース及びドレイン領域の厚さよりも厚い第2導電型不純 物拡散層を形成する第2イオン注入工程と、を包含し、 そのことにより上記目的が達成される。

【0028】ある実施例では、前記選択性エッチング技 術を用いて前記L字型サイドウォールを形成する前記工 程の前に、前記ゲート絶縁膜の端部を更に厚くする酸化 工程を包含する。

【0029】本発明による相補形半導体装置は、n型不 純物がドープされたn型領域及び第p型不純物がドープ された p型領域を含み、かつ、主面を有する半導体基板 と、該p型領域に設けられたn チャネル型MOSトラン ジスタと、該n型領域に設けられたpチャネル型MOS トランジスタと、を備えた相補型半導体装置であって、 該nチャネル型MOSトランジスタは、該p型領域内に

形成されたn型ソース領域と、該p型領域内に形成さ れ、該n型ソース領域から一定距離だけ離れたn型ドレ イン領域と、該p型領域内に形成され、該n型ソース領 域と該n型ドレイン領域との間に位置するチャネル領域 と、該チャネル領域の両端部に形成され、該n型ソース 領域の不純物濃度よりも低い不純物濃度を有する一対の n型不純物拡散層と、該半導体基板の該主面上に形成さ れたゲート絶縁膜であって、該チャネル領域及び該一対 のn型不純物領域を直接に覆い、該一対のn型不純物領 域上の部分の厚さが、該チャネル領域上の部分の厚さよ りも厚いゲート絶縁膜と、該ゲート絶縁膜上に形成され (8)

たゲート電極と、を備えており、該p チャネル型MOS トランジスタは、該n型領域内に形成された第1導電型 ソース領域と、該n型領域内に形成され、該p型ソース 領域から一定距離だけ離れたp型ドレイン領域と、該n 型領域内に形成され、該p型ソース領域と該p型ドレイ ン領域との間に位置するチャネル領域と、該半導体基板 の該主面上に形成されたゲート絶縁膜であって、均一な 厚さを有するゲート絶縁膜と、該ゲート絶縁膜上に形成 されたゲート電極と、を備えており、そのことにより上 記目的が達成される。

【0030】ある実施例では、前記n チャネル型MOS トランジスタ及び前記p チャネル型MOSトランジスタ の少なくとも一方は、前記ゲート電極の側面に設けられ たサイドウォールであって、該ゲート電極の該側面から 前記半導体基板の前記主面に沿って伸びる部分を有する 形状を有するサイドウォールを備えており、前記n型ソ ース領域及びドレイン領域は、該サイドウォールの該主 面に沿って伸びる部分に覆われている第1部分と、該サ イドウォールの該主面に沿って伸びる部分に覆われてい ない第2部分とを有しており、該第1部分の厚さは該第 20 2部分の厚さよりも薄い。

【0031】前記第2導電型ソース領域及びドレイン領 域の前記第1部分は、前記ゲート電極の端部の真下の領 域にまで達していることが好ましい。

【0032】ある実施例では、前記 p チャネル型MOS トランジスタの前記チャネル領域は、第1 導電型の埋め 込み型チャネル構造を有している。

【0033】ある実施例では、前記 p チャネル型MOS トランジスタの前記ゲート電極は、第1導電型ゲート電 極である。

【0034】本発明による相補形半導体装置の製造方法 は、n型不純物がドープされたn型領域及び第p型不純 物がドープされたp型領域を含み、かつ、主面を有する 半導体基板と、該p型領域に設けられたnチャネル型M OSトランジスタと、該n型領域に設けられたpチャネ ル型MOSトランジスタと、を備えた相補型半導体装置 を製造する方法であって、該p型領域及び該n型領域を 覆うように、該トランジスタのゲート絶縁膜となる第1 絶縁膜及び該トランジスタのゲート電極となる導電材料 膜をこの順番で該半導体基板上に堆積する工程と、該導 40 電材料膜をパターニングし、それによって該ゲート電極 を形成する工程と、該ゲート電極を覆うように、第2絶 縁膜及び、酸化種を透過しにくい第3絶縁膜をこの順番 で該半導体基板上に堆積する工程と、該pチャネル型M OSトランジスタの該ゲート電極を覆うレジストを該n 型領域上に形成する工程と、異方性エッチング技術を用 いて、該第3及び第2絶縁膜のうちの該レジストに覆わ れてない部分をこの順番でエッチングすることによっ て、該第3及び第2絶縁膜の一部を該nチャネル型MO Sトランジスタの該ゲート電極の側面及び該n型領域上 50

に残置させる工程と、該レジストを除去する工程と、該 n チャネル型MOSトランジスタの該ゲート絶縁膜の端 部を更に厚くする酸化工程と、異方性エッチング技術を 用いて、該第3及び第2絶縁膜をこの順番でエッチング することによって、該第3及び第2絶縁膜の一部を該 p チャネル型MOSトランジスタの該ゲート電極の側面に 残置させる工程と、選択性エッチング技術を用いて、該 第3絶縁膜を選択的に除去することによって、該第2絶 縁膜からなるL字型サイドウォールを形成する工程と、 10 を包含し、そのことにより上記目的が達成される。

14

【0035】前記 p チャネル型MOSトランジスタを覆 うレジストを前記 n 型領域上に形成する工程と、該レジ スト及び前記 n チャネル型MOSトランジスタのゲート 電極を注入マスクとして、 n 型不純物イオンを前記 p 型 領域に注入し、それによって、 n 型不純物拡散層を形成 する第1のn型イオン注入工程と、該レジスト及び該 n チャネル型MOSトランジスタの該ゲート電極を注入マ スクとして、 n 型不純物イオンを該 p 型領域に注入し、

それによって、該n型不純物拡散層の不純物濃度よりも 高濃度の不純物を含み、しかも、該サイドウォールに覆 われている第1部分と該サイドウォールに覆われていな い第2部分とを有し、該第1部分の厚さが該第2部分の 厚さよりも薄い、n型ソース及びドレイン領域を形成す る第2のn型イオン注入工程と、を更に包含することが 好ましい。

【0036】前記n チャネル型MOSトランジスタを覆 うレジストを前記p型領域上に形成する工程と、該レジ スト及び前記pチャネル型MOSトランジスタのゲート 電極を注入マスクとして、p型不純物イオンを前記n型 30 領域に注入し、それによって、前記サイドウォールに覆 われている第1部分と該サイドウォールに覆われていな い第2部分とを有し、該第1部分の厚さが該第2部分の 厚さよりも薄い、p型ソース及びドレイン領域を形成す るp型イオン注入工程を更に包含することが好ましい。 【0037】

【実施例】以下に、図面を参照しながら、本発明による 半導体装置およびその製造方法を説明する。

【0038】(実施例1)図1は、本発明の半導体装置 (第1の実施例)の断面図である。この半導体装置は、

p型(第1導電型)不純物がドープされているp型半導体基板1に設けられたMOSトランジスタを含む半導体装置である。

【0039】このMOSトランジスタは、半導体(シリ コン)基板1中に形成された高濃度n型ソース・ドレイ ン拡散層3と、ソース拡散層3とドレイン拡散層3との 間に位置するチャネル領域と、を有している。チャネル 領域の両端部には、ソース・ドレイン拡散層3のn型不 純物濃度よりも低いn型不純物濃度を有する一対の低濃 度n型不純物拡散層(低濃度n型ソース・ドレイン拡散 層)4が形成されている。

【0040】半導体基板1の主面上には、チャネル領域 及び低濃度n型不純物拡散層4を直接に覆うように、ゲ ート絶縁膜2が形成されている。ゲート絶縁膜2上に は、ゲート電極5が形成されている。ゲート電極5の両 側面にはL型側壁6が形成されている。このL型側壁6 は、ゲート電極5の側面から半導体基板11の主面に沿 って伸びる部分を有する形状を有している。高濃度n型 ソース・ドレイン拡散層3のそれぞれは、L型側壁の主 面に沿って伸びる部分によって覆われている第1部分 と、覆われていない第2部分とを有している。図1に示 10 されているように、この第1部分の厚さ(接合深さD) 1)は、第2部分の厚さ(接合深さD2)よりも薄くな っている。

15

【0041】本実施例の特徴的なことの一つは、接合深 さD1が、接合深さD2よりも浅く形成され、かつ低濃 度n型ソース・ドレイン拡散層4の接合深さD3が接合 深さD1と同等かそれよりも浅く形成されていることで ある。このため、従来のオーバラップLDD構造よりも ソース・ドレイン拡散層からチャネル方向へのポテンシ ャルの広がりが効果的に抑えられる。その結果、ハーフ 20 ミクロン領域以下の微細化に問題となるMOSFET特 有のV tの低下が効果的に抑制される。

【0042】また、ソース・ドレイン拡散層3は、ゲー ト電極5の端部の真下にまで拡散しており、低濃度n型 不純物拡散層4は、ゲート絶縁膜2を介してゲート電極 5と完全にオーバラップする位置にある。このため、オ ーバラップLDD構造と同様に、低濃度n型ソース・ド レイン拡散層4内の横方向の電界はゲート電極に印加さ れた電位によって充分に緩和される。

【0043】また、L型側壁6を通してイオン注入され 30 た高濃度のソース・ドレイン拡散層の不純物濃度は、L 型側壁の真下で1019cm-3程度の低い値となる。この ため、横方向電界の強度はさらに緩和され、オーバラッ プ量を減少させることができる。

【0044】また、ゲート電極5の外側に位置する酸化 膜(L型側壁6)内にトラップされた電子やそこに発生 した界面準位は、高濃度拡散層3の上に位置するため、 素子特性の劣化を加速することはない。これによって、 ホットキャリアの発生率が減少する。また、低濃度n型 不純物拡散層4内のキャリアは、ゲート電極によて完全 40 に制御され、しかも、低濃度 n型不純物拡散層4の抵抗 (ソース抵抗)は低減され、それによって、素子の駆動 能力が向上する。

【0045】図9は、本発明の第1の実施例における不 純物濃度分布等高線図である。これは、以下に示す条件 の基でシミュレーションを行った結果得られたものであ る。すなわち、図9の例では、ゲート側部の幅が50n mで、半導体基板に接する部分の長さが150nmで、 厚さが40nmのL型側壁を透過して、ヒ素イオンを注 入エネルギーが80KeV、注入ドーズ量が6×1015 50 16

cm-2でイオン注入し、それによって高濃度ソース・ド レイン拡散層を形成している。また、ヒ素注入に連続し て、リンイオンを注入エネルギーが60KeV、注入ド ーズ量4×1013cm-2で注入し、それによって低濃度 ソース・ドレイン拡散層を形成している。

【0046】図9から分かるように、L型側壁の真下の 高濃度ソース・ドレイン拡散層の接合深さは、L型側壁 の外側の高濃度ソース・ドレイン拡散層の接合深さより も浅く形成され、L型側壁直下では高濃度ソース・ドレ イン拡散層の濃度は、1019cm-3程度に低下してい

る。また、ゲート電極下部における低濃度ソース・ドレ イン拡散層は、そのの接合深さがL型側壁下部の高濃度 ソース・ドレイン拡散層の接合深さと同程度になるよう に、形成されている。

【0047】 (実施例2) 図2は、本発明の半導体装置 (第2の実施例)の断面図である。

【0048】図2の半導体装置と図1の半導体装置との 間の構造上の主要な相違点は、図2の半導体装置のゲー ト電極5bが下に凸な構造を有している点にある。言い

替えれば、ゲート酸化膜2の端部の厚さが、中央部の厚 さよりも厚くなっている。なお、ゲート電極5bの端部 は、ゲート酸化膜2を介して低濃度拡散層4にオーバラ ップしている。低濃度n型不純物拡散層4とゲート電極 5 b との間のゲート酸化膜2の厚さが、チャネル領域上 部のゲート酸化膜2の厚さよりも厚いため、ゲート・ド レインオーバラップ容量は、従来のゲート・ドレインオ ーバラップLDD構造のオーバラップ容量よりも小さ い。従って、回路動作の速度が向上し、高速で動作し得 る半導体集積回路が実現される。さらに、ゲート電圧に

誘因するバンド間トンネル電流を低減することができ る。しかも、第1の実施例と同様に、短チャネル効果に 強くホットキャリア劣化耐性に強い高信頼性半導体装置 を得ることができる。

【0049】(実施例3)図3は、本発明の他の半導体 装置(第3の実施例)の断面図を示す。

- 【0050】図3の実施例で特徴的なことの一つは、第 2 導電型の低濃度拡散層4 がゲート酸化膜2を介してゲ ート電極5の端部に達するように形成されていることで ある。このため、本実施例のMOS型半導体装置の実効 チャネル長は、ゲート電極5の長さとほぼ等しくなる。
- また、第2導電型の高濃度ソース・ドレイン拡散層3の 接合深さが低濃度拡散層4の接合深さよりも浅く形成さ れ、かつ、L型ゲート側壁6の端部に達するように形成 されていることで、ソース・ドレイン拡散層からのポテ ンシャルのチャネル方向への広がりを効果的に抑え、ハ ーフミクロン領域いかの微細化に問題となる初期特性の しきい値の劣化(Vt低下)を抑制している。
- 【0051】(実施例4)図4は、本発明の半導体装置 (第4の実施例)の断面図を示す。

【0052】図4の半導体装置と図3の半導体装置との

18

間の構造上の主要な相違点は、図4の半導体装置のゲー ト電極5bが下に凸の構造を持っていることである。そ のため、ゲート酸化膜2の厚みはゲート電極端部で厚く なっている。さらにゲート電極5 b の凸部の端部がゲー ト酸化膜2を介して低濃度拡散層4に達している。この ため、低濃度拡散層4とゲート電極5bの間の酸化膜2 はチャネル上部の酸化膜よりも厚くなりゲート・ドレイ ンオーバラップ容量は、従来のゲート・ドレインオーバ ラップLDD構造のオーバラップ容量よりも小さくな る。従って、回路速度を向上し高速な半導体回路を実現 10 できる。さらに、ゲート電圧に誘因するバンド間トンネ

17

ル電流を低減することができる。しかも、図3の実施例 と同様に、短チャネル効果に強くハーフミクロン領域以 下の微細化に適した半導体装置を得る。

【0053】第1及び第2の従来例と実施例1から4の 半導体装置とについて、各特性の評価を行った。下記の 表1は、その評価結果を示している。この表1におい て、記号回は「非常に良い」を意味し、〇は「良い」を 意味し、△は「良くも悪くもない」を意味し、×は「悪 い」を意味している。

[0	0	5	4	1	
【志	: 1	1			

	短 <del>チャ</del> ネル 効果抑制	回路特性 (オーバ ラップ容量)	<b>駆動</b> 能力	ホット キャリア 抑制	バンド間 トンネル リーク抑制	マスク エ程 改善
実施例1	O ,	0	O	Ø	×	Ø
実施例2	Ø	O	0	Ø	Ø	0
実施例3	0	0	×	$\bigtriangleup$	0	Ø
実施例4	Ø	0	Х	$\bigtriangleup$	Ø	Ø
従来例1 (オ−パラップLDD)	×	0	Ø	Ø	×	×
従来 <b>例</b> 2 (LDD)	×	×	×	$\bigtriangleup$	0	×

【0055】(実施例5)図5(a)~(c)を参照し ながら、図1に示す半導体装置を製造する方法の実施例 を説明する。

【0056】まず、図5(a)に示すように、p型半導 30 体基板1の一主面上にゲート酸化膜2を形成した後、ゲ ート酸化膜2上にゲート電極5を形成する。この後、酸 化膜(厚さ:40nm程度)6'を半導体基板1上に堆 積して、ゲート電極5を覆うようにする。更に、酸化膜 6'の材質とは異なる材質の絶縁膜、たとえば、窒化膜 (厚さ:100nm程度)7を酸化膜6'上に堆積す る。

【0057】次に、図5(b)に示すように、異方性ド ライエッチングによって酸化膜6'及び窒化膜7をエッ チングすることにより、ゲート電極5の側面にのみ酸化 40 膜6'及び窒化膜7の一部を残置させる。

【0058】次に、選択性エッチング、例えば、熱リン 酸溶液を用いたエッチングによって、残置されたされた 窒化膜7を完全に除去し、それによってL型側壁6'を 形成する。このとき、プラズマ等を用いた異方性ドライ エッチングではなく、選択性エッチングを行うことによ って、窒化膜7のみを選択的に除去し、酸化膜6'をほ とんどエッチングしないようにする。このようにして、 特別マスクを使用せずに、酸化膜からなるL型側壁6を

6は、図5(b)に示されるように、ゲート電極5の側 面から半導体基板1の主面に沿って外方に伸びている部 分を有している。この部分をチャネル方向に沿って計測 したサイズは、窒化膜7の堆積厚さを制御することによ り高い精度で調整される。

【0059】 次に、図5(c) に示すように、第2 導電 型の不純物、例えば、注入ドーズ量6×1015cm-2程 度のヒ素イオンを加速エネルギー80KeVで半導体基 板1に注入し、それによって高濃度ソース・ドレイン拡 散層3を形成する。このイオン注入工程で、ヒ素イオン の一部は、L型側壁6のゲート電極5側面から半導体基 板1の主面に沿って外方に伸びている部分を透過して、 半導体基板1内に注入され、それによって高濃度ソース

 ・ドレイン拡散層3の相対的に薄い部分が形成される。 また、このとき同時に、ヒ素イオンの他の部分は、L型 側壁6を透過することなく、直接に半導体基板1内に注 入され、それによって高濃度ソース・ドレイン拡散層3 の相対的に厚い部分が形成される。こうして、L型側壁 6の真下のソース・ドレイン拡散層3の接合深さは、L 型側壁6の外側の接合深さよりも浅く形成される。L型 側壁6の幅は、窒化膜7の厚さを制御することによっ て、高い精度で所望の幅に調整されているので、ソース ・ドレイン拡散層3の端部の位置は、ゲート電極5の端 ゲート電極5の側壁に形成することができる。L型側壁 50 部の真下にまで達するように高い精度で拡散され得る。

20

40

【0060】前記ヒ秦イオン注入工程に連続して、第2 導電型の不純物、例えば、ドーズ量4×1013cm-2程 度のリンイオンを加速エネルギー70KeVで半導体基 板1中に注入し、低濃度拡散層4を形成する。この注入 は、注入イオンビームと半導体基板1の主面との間の角 度が45度になるように行われる。この注入に際して、 リンイオンの一部は、L型側壁6を透過して、大仰角

(=45度)で半導体基板1に注入されるので、低濃度 拡散層4の接合深さはL型側壁6の真下部のソース・ド レイン拡散層3の接合深さと同等かそれよりも浅く形成 10 される。

【0061】図9は本発明の半導体装置についてシミュ レーションを行った結果得られた不純物濃度分布等高線 図である。図9の例では、L型側壁を透過して、6×1 015cm-2のドーズ量のヒ素イオンを加速エネルギー8 0KeVで半導体基板1に注入し、それによって高濃度 ソース・ドレイン拡散層3を形成した。また、連続して ドーズ量4×1013cm-2のリンイオンを加速エネルギ ー60KeVで注入し、それによって低濃度ソース・ド レイン拡散層を形成した。

【0062】図9からわかるように、L型側壁下部の高 濃度ソース・ドレイン拡散層の接合深さは、L型側壁の 外側の高濃度ソース・ドレイン拡散層の接合深さよりも 浅く形成され、L型側壁直下では濃度が1019cm-3程 度に低下している。また、ゲート電極下部の低濃度ソー ス・ドレイン拡散層の接合深さは、L型側壁下部の高濃 度ソース・ドレイン拡散層の接合深さと同程度に形成さ れている。

【0063】図10は、本実施例の方法により製造され た半導体装置の断面TEM写真に基づいて作成した図で 30 ある。図10で、1は半導体基板(p型)、5はゲート 電極、6はL型の側壁である。図10から分かるよう に、L型側壁が精度良く形成されている。

【0064】本実施例によれば、図1の半導体装置を精 度良く、しかも1回のマスキングステップで高濃度ソー ス・ドレイン拡散層と低濃度ソース・ドレン拡散層を効 率良く形成することができる。

【0065】(実施例6)図6(a)~(d)を参照し ながら、図2の半導体装置を製造する方法の実施例を説 明する。

【0066】まず、図6(a)に示すように、p型半導体基板1の一主面上にゲート酸化膜2を形成した後、ゲート酸化膜2上にゲート電極5bを形成する。この後、酸化膜(厚さ:40nm程度)6'を半導体基板1上に堆積して、ゲート電極5bを覆うようにする。更に、酸素を透過しない絶縁膜、たとえば、窒化膜(厚さ:100nm程度)7を酸化膜6'上に堆積する。この後、異方性ドライエッチングによって酸化膜6'及び窒化膜7をエッチングすることにより、ゲート電極5の側面にのみ酸化膜6'及び窒化膜7の一部を残置させる。

【0067】次に、図6(b)に示すようにウエット酸 化工程により酸化模(厚さ:30nm程度)8を形成す る。この時、酸化種を透過させない窒化膜7がゲート電 極5a側面に残置しているので、ゲート電極5bの側部 はほとんど酸化されず、ゲート電極側部の酸化膜6が露 出している部分から透過した酸化種によってゲート電極 5bは下に凸に酸化される。

20

【0068】次に、図6(c)に示すように、選択性エ ッチング、例えば、熱リン酸溶液を用いたエッチングに よって、残置されたされた窒化膜7を完全に除去し、そ れによってL型側壁6'を形成する。このとき、プラズ マ等を用いた異方性ドライエッチングではなく、選択性 エッチングを行うことによって、窒化膜7のみを選択的 に除去し、酸化膜6'をほとんどエッチングしないよう にする。このようにして、特別マスクを使用せずに、酸 化膜からなるL型側壁6をゲート電極5bの側壁に形成 することができる。L型側壁6は、図6(b)に示され るように、ゲート電極5bの側面から半導体基板1の主 面に沿って外方に伸びている部分を有している。この部 分をチャネル方向に沿って計測したサイズは、窒化膜7

の堆積厚さを制御することにより高い精度で調整され る。

【0069】次に、第2導電型の不純物、例えば、注入 ドーズ量6×1015cm-2程度のヒ素イオンを加速エネ ルギー80KeVで半導体基板1に注入し、それによっ て高濃度ソース・ドレイン拡散層3を形成する。このイ オン注入工程で、ヒ素イオンの一部は、L型側壁6のゲ ート電極5bの側面から半導体基板1の主面に沿って外 方に伸びている部分を透過して、半導体基板1内に注入 され、それによって高濃度ソース・ドレイン拡散層3の 相対的に薄い部分が形成される。また、このとき同時 に、ヒ素イオンの他の部分は、L型側壁6を透過するこ となく、直接に半導体基板1内に注入され、それによっ て高濃度ソース・ドレイン拡散層3の相対的に厚い部分 が形成される。こうして、L型側壁6の真下のソース・ ドレイン拡散層3の接合深さは、L型側壁6の外側の接 合深さよりも浅く形成される。 L型側壁6の幅は、窒化 膜7の厚さを制御することによって、高い精度で所望の 幅に調整されているので、ソース・ドレイン拡散層3の 端部の位置は、ゲート電極5の端部の真下にまで達する ように高い精度で拡散され得る。

【0070】前記ヒ素イオン注入工程に連続して、第2 導電型の不純物、例えば、ドーズ量4×1013cm-2程 度のリンイオンを加速エネルギー70KeVで半導体基 板1中に注入し、低濃度拡散層4を形成する。この注入 は、注入イオンビームと半導体基板1の主面との間の角 度が45度になるように行われる。この注入に際して、 リンイオンの一部は、L型側壁6を透過して、大仰角 (=45度)で半導体基板1に注入されるので、低濃度 50 拡散層4の接合深さはL型側壁6の真下部のソース・ド 成される。

【0071】以上より、本実施例によれば、ゲート電極 側部を酸化することなく下に凸なゲート電極を効果的に 形成することができる。しかも1回のマスキングステッ プで高濃度ソース・ドレイン拡散層と低濃度ソース・ド レイン拡散層を効率良く形成することができる。

【0072】(実施例7)図7(a)~(c)を参照し ながら、図3に示す半導体装置を製造する方法の実施例 を説明する。

【0073】まず、図7(a)に示すように、p型半導 体基板1の一主面上にゲート酸化膜2を形成した後、ゲ ート酸化膜2上にゲート電極5を形成する。この後、酸 化膜(厚さ:40nm程度)6'を半導体基板1上に堆 積して、ゲート電極5を覆うようにする。更に、酸化膜 6'の材質とは異なる材質の絶縁膜、たとえば、窒化膜 (厚さ:100nm程度) 7を酸化膜6'上に堆積す る。

【0074】次に、図7(b)に示すように、異方性ド ライエッチングによって酸化膜6'及び窒化膜7をエッ 20 チングすることにより、ゲート電極5の側面にのみ酸化 膜6、及び窒化膜7の一部を残置させる。

【0075】次に、選択性エッチング、例えば、熱リン 酸溶液を用いたエッチングによって、残置されたされた 窒化膜7を完全に除去し、それによってL型側壁6'を 形成する。このとき、プラズマ等を用いた異方性ドライ エッチングではなく、選択性エッチングを行うことによ って、窒化膜7のみを選択的に除去し、酸化膜6'をほ とんどエッチングしないようにする。このようにして、

特別マスクを使用せずに、酸化膜からなるL型側壁6を ゲート電極5の側壁に形成することができる。L型側壁 6は、図7(b)に示されるように、ゲート電極5の側 面から半導体基板1の主面に沿って外方に伸びている部 分を有している。この部分をチャネル方向に沿って計測 したサイズは、窒化膜7の堆積厚さを制御することによ り高い精度で調整される。

【0076】次に、図7(c)に示すように、第2導電 型の不純物、例えば、注入ドーズ量6×1015cm-2程 度のヒ素イオンを加速エネルギー40KeVで半導体基 板1に注入し、それによって高濃度ソース・ドレイン拡 40 散層3を形成する。このイオン注入工程で、ヒ素イオン の一部は、L型側壁6のゲート電極5側面から半導体基 板1の主面に沿って外方に伸びている部分によってブロ ックされる。このとき同時に、ヒ素イオンの他の部分 は、L型側壁6を透過することなく、直接に半導体基板 1内に注入され、それによって高濃度ソース・ドレイン 拡散層3が形成される。上記ヒ素イオン注入は、低加速 エネルギにて行われるため、L型側壁6の真下には、ソ ース・ドレイン拡散層3が形成されず、また、ソース・ ドレイン拡散層3の接合深さは0.1μm程度に浅く形 50 度のヒ素イオンを加速エネルギー40KeVで半導体基

22

【0077】次に図7(d)に示すように、前記ヒ素イ オン注入に連続して、第2導電型の不純物、例えば、注 入ドーズ量4×1013cm-2程度のリンイオンを加速エ ネルギー60KeVで半導体基板2内に注入し、低濃度 拡散層4を形成する。この時、リンイオンは、前記ヒ素 イオンよりも高い加速エネルギーで半導体基板1に注入 されるので、L型側壁6を透過し得て、低濃度拡散層4 はゲート電極5の端部真下にまで達する。

10 【0078】以上より、本実施例によれば、精度良く、 しかも1回のマスキングステップで高濃度ソース・ドレ イン拡散層と低濃度ソース・ドレイン拡散層を効率良く 形成することができる。

【0079】 (実施例8) 図8 (a) ~ (d) を参照し ながら、図4の半導体装置を製造する方法の実施例を説 明する。

【0080】まず、図8(a)に示すように、p型半導 体基板1の一主面上にゲート酸化膜2を形成した後、ゲ ート酸化膜2上にゲート電極5bを形成する。この後、

酸化膜(厚さ:40 n m程度) 6'を半導体基板1上に 堆積して、ゲート電極5を覆うようにする。更に、酸素 を透過しない絶縁膜、たとえば、窒化膜(厚さ:100 nm程度)7を酸化膜6'上に堆積する。この後、異方 性ドライエッチングによって酸化膜6'及び窒化膜7を エッチングすることにより、ゲート電極5の側面にのみ 酸化膜6、及び窒化膜7の一部を残置させる。

【0081】次に、図8(b)に示すようにウエット酸 化工程により酸化膜(厚さ:30nm程度)8を形成す る。この時、酸化種を透過させない窒化膜7がゲート電 30 極5b側面に残置しているので、ゲート電極5bの側部 はほとんど酸化されず、ゲート電極側部の酸化膜6が露 出している部分から透過した酸化種によってゲート電極 5 b は下に凸に酸化される。

【0082】次に、図8(c)に示すように、選択性エ ッチング、例えば、熱リン酸溶液を用いたエッチングに よって、残置されたされた窒化膜7を完全に除去し、そ れによってL型側壁6を形成する。このとき、プラズマ 等を用いた異方性ドライエッチングではなく、選択性エ ッチングを行うことによって、窒化膜7のみを選択的に 除去し、酸化膜6'をほとんどエッチングしないように

する。このようにして、特別マスクを使用せずに、酸化 膜からなるL型側壁6をゲート電極5bの側壁に形成す ることができる。L型側壁6は、図8(b)に示される ように、ゲート電極5 bの側面から半導体基板1の主面 に沿って外方に伸びている部分を有している。この部分 をチャネル方向に沿って計測したサイズは、窒化膜7の 堆積厚さを制御することにより高い精度で調整される。 【0083】次に、図8(c)に示すように、第2導電 型の不純物、例えば、注入ドーズ量6×1015cm-2程 20

50

板1に注入し、それによって高濃度ソース・ドレイン拡 散層3を形成する。このイオン注入工程で、ヒ素イオン の一部は、L型側壁6のゲート電極5b側面から半導体 基板1の主面に沿って外方に伸びている部分によってブ ロックされる。このとき同時に、ヒ素イオンの他の部分 は、L型側壁6を透過することなく、直接に半導体基板 1内に注入され、それによって高濃度ソース・ドレイン 拡散層3が形成される。上記ヒ素イオン注入は、低加速 エネルギにて行われるため、L型側壁6の真下には、ソ ース・ドレイン拡散層3が形成されず、また、ソース・ 10 ドレイン拡散層3の接合深さは0.1μm程度に浅く形 成される。

【0084】次に図8(d)に示すように、前記ヒ素イ オン注入に連続して、第2導電型の不純物、例えば、注 入ドーズ量4×1013cm-2程度のリンイオンを加速エ ネルギ60KeVで半導体基板2内に注入し、低濃度拡 散層4を形成する。この時、リンイオンは、前記ヒ素イ オンよりも高い加速エネルギーで半導体基板1に注入さ れるので、L型側壁6を透過し得て、低濃度拡散層4は ゲート電極5 b の端部真下にまで達する。

【0085】以上より、本実施例によれば、ゲート電極 側部を酸化することなく下に凸なゲート電極5bを効果 的に形成することができる。しかも1回のマスキングス テップで高濃度ソース・ドレイン拡散層と低濃度ソース ・ドレイン拡散層を効率良く形成することができる。

【0086】以下に、図面を参照しながら、本発明によ る相補型半導体装置およびその製造方法を説明する。 【0087】(実施例9)図11は、本発明の相補型半 導体装置の断面を示している。

【0088】半導体基板19は、n型不純物がドープさ 30 れたn型領域(nウェル)18及びp型不純物がドープ された p 型領域を含んでいる。半導体基板19の素子分 離領域には、トランジスタを相互に電気的に分離するた めのLOCOS分離13が形成されている。

【0089】半導体基板19のp型領域には、nチャネ ル型MOSトランジスタが形成され、nウェル18には p チャネル型MOSトランジスタが形成されている。 n チャネル型MOSトランジスタは、半導体基板19のp 型領域中に形成されたn型高濃度ソース・ドレイン拡散 層14と、半導体基板19上に形成されたゲート絶縁膜 40 20と、ゲート絶縁膜20上に形成されたゲート電極1 1と、ゲート電極11の側壁に設けられたL型ゲート側 壁酸化膜12とを備えている。また、n型高濃度ソース ドレイン拡散層14のチャネル側端部には、n型低濃 度ソース・ドレイン拡散層16が設けられている。ゲー ト絶縁膜20は、チャネル領域を覆う比較的薄い部分 と、n型低濃度ソース・ドレイン拡散層6'を覆う比較 的厚い部分とを有している。このnチャネル型MOSト ランジスタの構成は、図2に示されているものと実質的 に同じである。

24

【0090】一方、pチャネル型MOSトランジスタ は、半導体基板19のnウェル18中に形成されたp型 高濃度ソース・ドレイン拡散層16と、nウェル18上 に形成されたゲート絶縁膜20と、ゲート絶縁膜20上 に形成されたゲート電極11と、ゲート電極11の側壁 に設けられたL型ゲート側壁酸化膜12とを備えてい る。また、p型高濃度ソース・ドレイン拡散層15のチ ャネル側端部には、p型低濃度ソース・ドレイン拡散層 17が設けられている。このp チャネル型MOSトラン ジスタのゲート絶縁膜20は、nチャネル型MOSトラ

ンジスタのゲート絶縁膜20とは異なり、均一な厚さを 有している。

【0091】高濃度ソース・ドレイン拡散層14、15 のL型側壁2の真下における接合深さD1は、L型側壁 12の下部以外の接合深さD2よりも浅く形成され、か つ、低濃度拡散層16、17の接合深さD3がL型側壁 2下部の高濃度ソース・ドレイン拡散層14、15の接 合深さD1と同等かそれよりも浅く形成されている。こ のため、ソース・ドレイン拡散層からのポテンシャルの チャネル方向への広がりが効果的に抑えられ、微細MO

Sトランジスタ特有のV tの低下が効果的に抑制され る。

【0092】また、n チャネル型MOSトランジスタの 低濃度ソース・ドレイン拡散層16がゲート絶縁膜20 の両端の厚いゲート酸化膜10の下面に拡散しているこ とにより、ドレイン電流を下げることなくゲート・ドレ イン容量とゲート・ソース容量を減少させ、ゲート電極 1による垂直電界により低濃度ソース・ドレイン拡散層 6の水平電界の緩和を行なうことができる。一方、ホッ トキャリア劣化耐性が良く、駆動力が低く、短チャネル 効果を誘発しやすいp型MOSトランジスタでは、均一 なゲート絶縁膜20を持ち、低濃度ソース・ドレイン拡 散層を小さくとり、実効チャネル長を長くとることによ って寄生抵抗の減少と短チャネル効果の抑制を行なうこ とができる。

【0093】(実施例10)図12は、本発明の他の相 補型半導体装置の断面を示している。

【0094】半導体基板19は、n型不純物がドープさ れたn型領域(nウェル)18及びp型不純物がドープ された p型領域を含んでいる。半導体基板19の素子分 離領域には、トランジスタを相互に電気的に分離するた めのLOCOS分離13が形成されている。

【0095】半導体基板19のp型領域には、nチャネ ル型MOSトランジスタが形成され、nウェル18には pチャネル型MOSトランジスタが形成されている。 n チャネル型MOSトランジスタは、半導体基板19のp 型領域中に形成されたn型高濃度ソース・ドレイン拡散 **層14と、半導体基板19上に形成されたゲート絶縁膜** 20と、ゲート絶縁膜20上に形成されたゲート電極1 1 a と、ゲート電極11 a の側壁に設けられたL型ゲー

Page 64 of 262

(14)

40

ト側壁酸化膜12とを備えている。また、n型高濃度ソ ース・ドレイン拡散層14のチャネル側端部には、n型 低濃度ソース・ドレイン拡散層16が設けられている。 ゲート絶縁膜20は、チャネル領域を覆う比較的厚さ薄 い部分と、n型低濃度ソース・ドレイン拡散層16を覆 う比較的厚い部分とを有している。

25

【0096】一方、pチャネル型MOSトランジスタ は、半導体基板19のnウェル18中に形成された p型 高濃度ソース・ドレイン拡散層18と、nウェル18上 に形成されたゲート絶縁膜20と、ゲート絶縁膜20上 10 に形成されたゲート電極11と、ゲート電極11の側壁 に設けられたL型ゲート側壁酸化膜12とを備えてい る。また、p型高濃度ソース・ドレイン拡散層15のチ ャネル側端部には、p型低濃度ソース・ドレイン拡散層 17が設けられている。

【0097】図12の相補型半導体装置と図11の相補 型半導体装置との間にある構造上の主要な差異は、 p 型 MOSトランジスタがp型ゲート電極11bを持つ表面 チャネル型であることである。表面チャネル構造を持つ ことによって埋め込みチャネル型より優れた耐短チャネ 20 ル効果特性と耐ホットキャリア劣化特性を有する。ま た、電界を緩和させ、ホットキャリア劣化を改善する p 型低濃度ソース・ドレイン拡散層のない構造を適応する ことができる。またp型低濃度ソース・ドレイン拡散層 による寄生抵抗を解消することができる。

【0098】実施例9と同様にn、p型MOSトランジ スタのL型側壁12下部の高濃度ソース・ドレイン拡散 層4、5の接合深さD1が、L型側壁12下部以外の高 濃度ソース・ドレイン拡散層4、5の接合深さD2より も浅く形成されることと、加えてn型MOSトランジス 30 タで低濃度拡散層6の接合深さD3がL型側壁12下部 の高濃度ソース・ドレイン拡散層4の接合深さD1と同 等かそれよりも浅く形成されていることによって、ソー ス・ドレイン拡散層4、5からのポテンシャルのチャネ ル方向への広がりが効果的に抑えられ、微細MOSトラ ンジスタ特有のV t の低下が効果的に抑制される。

【0099】(実施例11)図13(a)から(f)及 び図14(a)から(e)を参照しながら、本発明によ る相補型半導体装置の製造方法を以下に説明する。

【0100】まず、13 (a) に示されるように、p型 半導体基板19の一部にnウエル領域18を形成するこ とによって、 p型領域と n型領域とを導体基板19中に 形成する。

【0101】次に、半導体基板19の主面を熱酸化する ことによって、半導体基板19の表面にLOCOS分離 3を形成する。

【0102】 p型領域及びnウエル領域18上にゲート 酸化膜20を介してゲート電極11を形成した後、図1 (b) に示されるように、第1の酸化膜(厚さ:約5)

板19の主面上に形成される。

【0103】この後、図13(c)に示されるように、 第2の酸化膜(厚さ:40nm程度)25が第1の酸化 膜23上に堆積される。第2の酸化膜25は、例えば、 CVD法に形成されたシリコン酸化膜である。次に、酸 素を透過させにくい絶縁膜、たとえば、窒化膜(100 nm程度)24が第2の酸化膜25上に堆積される。 【0104】次に、図13(d)に示されるように、レ ジスト26がフォトリソグラフィ工程によってnウエル 18上にのみ選択的に堆積される。

26

【0105】 垂直方向に強い異方性を有するドライエッ チングにより、n型MOSトランジスタが形成される領 域に位置する酸化膜23と窒化膜24とをエッチング し、それによって、図13(e)に示されるように、こ れらの膜23及び24からなるサイドウォールをゲート 電極21の側面に形成する。

【0106】レジスト26を除去した後、図13 (f) に示されるように、熱酸化工程、例えば850℃のウェ ット酸化工程によって、第3の酸化膜(厚さ:約30n m) 27がn型MOSトランジスタが形成される領域上 に形成される。ゲート電極端部のゲート酸化膜20を厚 くする。このとき p型MOSFET領域の pウエル18 上は窒化膜に覆われているため酸化されない。 【0107】この後、図14(a)に示されるように、 垂直方向に強い異方性をもつドライエッチングにより、

窒化膜24をゲート電極21の側面に残置させる。この 異方性エッチングにより、n型MOSトランジスタ領域 のゲート電極21の側部の窒化膜24の高さは、さらに 低くなる。また同時に第3の酸化膜27と第2の酸化膜 25が10~20nmエッチングされる。

【0108】選択性エッチング、例えば、熱リン酸溶液 のエッチングにより、窒化膜24を完全に除去し、図1 4 (b) に示されるように、L型の側壁12を形成す る。このとき、従来方法の異方性ドライエッチングでは なく、選択性エッチングにより窒化膜24を除去するの で、酸化膜25、27はほとんどエッチングされずL型 の側壁が精度良くゲート電極21の側壁に形成される。 【0109】次に、図14(c)に示されるように、フ オトリングラフィ工程によってレジスト26をnウエル

上に選択的に堆積させる。この後、レジスト26とL型 側壁12とゲート電極11とをマスクとして、n型の不 純物、例えば、ドーズ量6×1015cm-2程度のヒ素イ オンを加速エネルギー80KeVで注入し、n型高濃度 ソース・ドレイン拡散層14とn型ゲート電極11aを 形成する。この時、L型側壁12をマスクとして高濃度 ソース・ドレイン拡散層4を形成するので、L型側壁1 2下部のソース・ドレイン拡散層14の接合深さはL型 側壁12下部以外の接合深さよりも浅く形成される。さ らにL型側壁12の幅が精度良く形成されているのでソ nm)23がゲート電極11を覆うようにして半導体基 50 ース・ドレイン拡散層14は精度良くn型ゲート電極1

1 a 端部まで達するように拡散させている。

【0110】さらに、n型の不純物、例えば、ドーズ量 4×1013 c m-2程度のリンイオンを加速エネルギー8 0K e Vで、しかも、45度の入射角度で注入し、n型 低濃度拡散層16を形成する。L型側壁12をマスクと して大仰角でイオン注入するため、低濃度拡散層16の 接合深さはL型側壁12下部の高濃度ソース・ドレイン 拡散層14の接合深さと同等かそれよりも浅く形成され る。

27

【0111】図14(d)に示されるように、フォトリ 10 ソグラフィ工程によってn型MOSトランジスタ領域上 に選択的にレジスト26を堆積させる。このレジスト2 6とL型の側壁12とゲート電極11とをマスクとし て、p型の不純物、例えば、ドーズ量4×1015cm-2 程度のBF2イオンを、加速ネルギー40KeVで注入 し、p型高濃度ソース・ドレイン拡散層15とp型ゲー ト電極11bとを形成する。

【0112】図14(e)に示されるように、レジスト 26を除去した後、絶縁膜28を堆積する。

【0113】上記製造方法は、自己整合性的な工程を多 20 く含み、現在のLSI技術で容易に実現され得る。この 製造方法により、比較少ない工程数で、図11の相補型 半導体装置を歩留り良く製造することができる。

【0114】(実施例12)図15(a)及び(b)を 参照しながら、本発明による相補型半導体装置の他の製 造方法を以下に説明する。

【0115】本製造方法は、図13(a)から(f)及 び図14(a)~(c)に示される工程と同様の工程を 含んでおり、図15(a)に示される工程は、図14

(c)に示される工程の後に行なわれる。なお、図15 30
 (a)及び(b)において、実施例11の相補型半導体
 装置の各要素に対応する要素には、実施例11に使用されている図番号と同じ図番号が使用される。

【0116】図14(c)に示される工程が終了した 後、図15(a)に示されるように、フォトリソグラフ ィ工程によって選択的にn型MOSトランジスタ領域上 にレジスト26を堆積させる。このレジスト26とL型 側壁12とゲート電極11とをマスクとしてp型の不純 物、例えば、ドーズ量4×1015cm-2程度のBF2イ オンを加速エネルギー40KeVで注入し、p型高濃度 40 ソース・ドレイン拡散層15を形成すると同時に、大仰 角イオン注入によりp型の不純物、例えば、注入ドーズ 量4×1013cm-2程度のボロンイオンを注入エネルギ -30KeVで、しかも45度の入射角度で注入し、p 型低濃度拡散層17を形成する。この時、L型側壁12 をマスクとして大仰角でイオン注入するので低濃度拡散 層17はゲート電極11端に達し、しかも接合深さはL 型側壁12下部の高濃度ソース・ドレイン拡散層17の 接合深さと同等かそれよりも浅く形成される。

【0117】次に、図15(b)に示されるように、レ 50 度のソース・ドレイン拡散層を形成できる。また、高濃

ジスト26を除去した後、絶縁膜28を堆積させる。 【0118】このように、本製造方法によっても、前述 の製造方法と同様に、図11の相補型半導体装置が簡単 に製造される。

28

[0119]

【発明の効果】以上のように、本発明の半導体装置によ れば、ゲート電極側部のL型側壁下部のソース・ドレイ ン拡散層の接合深さが前記L型側壁の外側の接合深さよ りも浅く形成され、かつ、第2導電型の低濃度ソース・ ドレイン拡散層の接合深さがL型側壁下部のソース・ド レイン拡散層の接合深さと同等かそれよりも浅く形成さ れていることで、従来のオーバラップLDD構造よりも

ソース・ドレイン拡散層からのポテンシャルのチャネル 方向への広がりを効果的に抑え、ハーフミクロン領域以 下の微細化に問題となる初期特性のしきい値電位の劣化 (V t 低下)を抑制している。

【0120】また、高濃度ソース・ドレイン拡散層がゲ ート酸化膜を介してゲート電極端部まで拡散するように 形成され、かつ、第2導電型の低濃度拡散層が完全にゲ ート電極とオーバラップするように形成されていること で、オーバラップLDD構造と同様に低濃度拡散層内の 横方向の電界はゲート電極に印加された電位によって充 分に緩和される。また、L型側壁を通してイオン注入さ れた高濃度のソース・ドレイン拡散層はL型側壁直下で は1019cm-3程度に低下しさらに横方向電界は緩和さ れオーバラップ量を減少させることができる。また、ゲ ート電極の外側の酸化膜内にトラップされた電子や発生 した界面準位は高濃度拡散層のために素子特性の劣化を 加速することはない。これによって、ホットキャリアの 発生率が減少する。また、低濃度拡散層内のキャリアは 完全にゲート電極によって制御され、低濃度拡散層のソ ース抵抗は低減し、素子の駆動能力が向上する。

【0121】また、ゲート電極が下に凸の構造を持ちゲ ート電極凸部の端部がゲート酸化膜を介して低濃度第2 導電型拡散層に達するように形成されていることで、オ ーバラップ部のゲート酸化膜がチャネル部よりも厚くな り、ゲート・ドレインオーバラップ容量が減少し、素子 の回路特性を改善している。また、ゲート電圧誘因のバ ンド間トンネル電流を減少させる。

【0122】従って、本発明は、電気特性の劣化や駆動 能力の低下を招くことなく、短チャネル効果に強くハー フミクロン領域以下の微細化が可能で、高速で高信頼性 なMOS型半導体装置を提供する。

【0123】また、第3の絶縁膜を選択性エッチングに より除去しL型の第2の絶縁膜を形成する工程と、ゲー ト電極をマスクとし前記第2の絶縁膜の底部を透過して 第2導電型の高濃度ソース・ドレイン拡散層を形成する イオン注入工程を有することで、1回のイオン注入工程 で効果的に請求項1に記載のMOS型半導体装置の高濃 度のソース・ドレイン拡散層を形成できる。また、高濃 29 度ソース・ドレイン拡散層とゲート電極のオーバラップ 量を確実に制御することができる。

【0124】また、このイオン注入工程と連続してL型 側壁を透過させて第2導電型の低濃度拡散層をイオン注 入により形成することで、1回のマスキング工程で高濃 度ソース・ドレイン拡散層と低濃度ソース・ドレイン拡 散層を形成することができる。

【0125】さらに、酸化工程により、ゲート電極側部 を酸化させることなく効果的にゲート酸化膜端部を厚く し、本発明の半導体装置を効率よく形成することができ 10 る。

【0126】従って、本発明の半導体装置は、ハーフミ クロン領域以下のVLSI技術に要求される短チャネル 効果を抑制しホットキャリア劣化耐性が高い高信頼性で 高性能な半導体装置である。さらに、本発明の半導体装 置の製造方法は、前記半導体装置を高精度に効果的に得 る製造方法であり、その工業的価値はきわめて高い。

【0127】また、本発明の相補型半導体装置によれ ば、ゲート電極側部のL型側壁下部の高濃度ソース・ド レイン拡散層の接合深さが前記L型側壁の外側の接合深 20 さよりも浅く形成され、かつ低濃度拡散層の接合深さが L型側壁下部の高濃度ソース・ドレイン拡散層の接合深 さと同等かそれよりも浅く形成されていることで、ソー ス・ドレイン拡散層からのポテンシャルのチャネル方向 への広がりを効果的に抑え、ハーフミクロン領域以下の 徴細に問題となる初期特性のしきい値電位の劣化(V t 低下)を抑制している。

【0128】また、第1導電型半導体基板上の第2導電型の低濃度拡散層がゲート電極と十分にオーバラップするように形成されていることで、オーバラップLDD構 30造と同様に第2導電型の低濃度拡散層内の横方向の電界はゲート電極に印加された電位によって充分に緩和され、ホットキャリアの発生率が減少する。また、低濃度拡散層内のキャリアは完全にゲート電極によって制御され、低濃度拡散層のソース抵抗は低減し、素子の駆動能力が向上する。

【0129】さらに第1導電型半導体基板上の第2導電 型の低濃度拡散層上に厚いゲート酸化膜を形成すること でオーバラップ部のゲート酸化膜がチャネル部よりも厚 くなり、ゲート・ドレインオーバラップ容量が減少し、 素子の回路特性を改善している。

【0130】また、本発明の他の相補型半導体装置は、 第2導電型のウエル上のゲート絶縁膜が均一な膜厚を持 つことで第1導電型の低濃度拡散層とゲート電極の重な りを最小にすることができ寄生抵抗を増加させることな しに、ゲート長に対して最大の実効チャネル長を設定す ることができる。

【0131】従って、本発明は電気特性の劣化や駆動力 の低下を招くことなく、短チャネル効果に強くハーフミ クロン領域以下の微細化が可能で、高速で高信頼性の相 50 30

補型相補型半導体装置を提供する。

【0132】また、酸化種を通し難い第3の絶縁膜を第 2導電型のウエル上と第1導電型半導体基板上のゲート 電極側面に残留させる工程と酸化工程により、ゲート電 極側面と第2導電型のウエル上のゲート電極端部を酸化 することなく、第1導電型半導体基板上のゲート電極端 部のゲート絶縁膜を厚く形成することができる。

【0133】従って、本発明の相補型半導体装置は、ハ ーフミクロン領域以下のVLSI技術に要求される短チ

- ャネル効果を抑制しホットキャリア劣化耐性が高い高信 頼性で高性能な相補型相補型半導体装置である。さら
- に、本発明の相補型半導体装置の製造方法は、前記相補 型半導体装置を容易に得る製造方法であり、その工業的 価値はきわめて高い。

【図面の簡単な説明】

- 【図1】本発明による半導体装置の断面図
- 【図2】本発明による他の半導体装置の断面図
- 【図3】本発明による更に他の半導体装置の断面図
- 【図4】本発明による更に他の半導体装置の断面図
- 【図5】本発明による半導体装置の製造方法を示す工程 断面図

【図6】本発明による半導体装置の他の製造方法を示す 工程断面図

【図7】本発明による半導体装置の更に他の製造方法を 示す工程断面図

【図8】本発明による半導体装置の更に他の製造方法を 示す工程断面図

【図9】本発明の第1の実施例における不純物分布の一 例を示す不純物分布等高線図

- 【図10】本発明による半導体装置製造方法により形成 された半導体装置の断面TEM写真に基づく図
- 【図11】本発明による相補型半導体装置の断面図
- 【図12】本発明による他の相補型半導体装置の断面図
- 【図13】本発明による相補型半導体装置の製造方法を 示す工程断面図


【図14】本発明による相補型半導体装置の製造方法を 示す工程断面図

【図15】本発明による相補型半導体装置の他の製造方 法を示す工程断面図

- 【図16】従来例の半導体装置の断面図
- 【図17】従来例の半導体装置の製造方法の工程断面図 【符号の説明】
- 1 第1導電型半導体基板 (p型)
- 2 ゲート酸化膜
- 3 高濃度ソース・ドレイン拡散層 (n型)
- 4 低濃度ソース・ドレイン拡散層 (n型)
- 5 ゲート電極

40

- 6 L型側壁
- 11 ゲート電極
- 11a n型ゲート電極



19 半導体基板

. . .

【図1】

a

ą

(17)

**a** 9

 32

 20
 ゲート絶縁膜

 23
 第1の酸化膜

 24
 窒化膜

 25
 第2の酸化膜

 26
 レジスト

 27
 第3の酸化膜


 28
 絶縁膜

 29
 埋め込みチャネル部p型低濃度層

【図2】

【図3】


特開平6-196495





【図4】















【図16】










~

【図7】


• ,


【図8】




a

14








【図9】









.

ø


э









【図14】



【図13】









• •







Page 71 of 262

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

,IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

A FADED TEXT OR DRAWING

**BLURRED OR ILLEGIBLE TEXT OR DRAWING** 

SKEWED/SLANTED IMAGES

**COLOR OR BLACK AND WHITE PHOTOGRAPHS** 

**GRAY SCALE DOCUMENTS** 

🗹 LINES OR MARKS ON ORIGINAL DOCUMENT

**REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY** 

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

**D** OTHER: \_\_\_\_\_\_

\*\*

# PATENT ABSTRACTS OF JAPAN

.

*ı*) •

.

-e

(11)Publication number : 06-177237 (43)Date of publication of application : 24.06.1994

(43)Date of publicat	tion of application : 24.06.1994
(51)Int.CI. H01L 2 H01L 2	
	)Applicant : SGS THOMSON MICROELECTRON INC )Inventor : BRYANT FRANK
(30)Priority Priority number : 92 889822 Priority date : 29.05.199	92 Priority country : US
(54) MOSFET CONSTITUTION BODY PROVIDED WIT (57)Abstract: PURPOSE: To provide a separation structure body pro surface practically in the same surface shape as the s adjacent active area by forming a flat silicide layer laye layer and an insulation area on a substrate. CONSTITUTION: A gate oxidized film 12, a polysilicon silicon nitride layer 16 are formed on the substrate 10. photoresist layer is formed and patterned. The silicon the polysilicon layer 14 and a gate oxide layer 12 are e 20 is formed and the substrate 10 is exposed. Then, pl removed, the exposed substrate 10 and a part of the p are oxidized and an oxidized area 22 is formed. A flatted layer is formed on the silicon nitride layer 16 and inside the flattened insulation layer is etched back and the si exposed. In this case, the upper surface of the insulation to the same surface shape as the upper surface of the 14. Then, the silicon nitride layer 16 is removed and the 28 is formed on the polysilicon layer 14.	by vided with the surface of an er on a conductive layer 14 and a . Then, a nitride layer 16, etched, an opening hotoresist is polysilicon layer 14 ened insulation e the opening 20, licon nitride 16 is on layer is turned polysilicon layer
EGAL STATUS [Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]	26.05.2000 01.06.2004 3640974 28.01.2005 2004-17963
Date of final disposal for application] Patent number]	3640974
Date of registration]	28.01.2005
Number of appeal against examiner's decision of ejection]	2004–17963

[Patent number]	3640974
[Date of registration]	28.01.2005
[Number of appeal against examiner's decision of rejection]	2004-17963
[Date of requesting appeal against examiner's decision of rejection]	31.08.2004

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAXsaqBcDA406177237P3.htm

Page 73 of 262

- ',

.

ú

[Date of extinction of right]

### Copyright (C); 1998,2003 Japan Patent Office

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAXsaqBcDA406177237P3.htm Page 74 of 262

2006/03/23

### (12) 公開特許公報(A)

# (11)特許出顧公開番号

### 特開平6-177237

(43)公開日 平成6年(1994)6月24日

(51)Int.Cl. <sup>s</sup> H 0 1 L	21/76 29/784	識別記号 L	庁内整理番号 9169-4M	FI		技術表示箇所
			7377—4M	H01L 29/78	301 R	

審査請求 未請求 請求項の数27(全 6 頁)

(21)出願番号	特顯平5-126607	(71)出願人	591236448
(22)出願日	平成5年(1993)5月28日		エスジーエスートムソン マイクロエレク トロニクス, インコーポレイテッド
(31)優先權主張番号 (32)優先日 (33)優先権主張国	889822 1992年5月29日 米国(US)		SGS-THOMSON MICROEL ECTRONICS, INCORPORA TED アメリカ合衆国, テキサス 75006, カーロルトン, エレクトロニクス ドラ
. • •		(72)発明者	イブ 1310 フランク プライアント アメリカ合衆国, テキサス 76201,
		(74)代理人	デントン, クレストウッド 2125 弁理士 小橋 一男 (外1名)


(54)【発明の名称】 平坦な表面を具備するMOSFET構成体

(19)日本国特許庁(JP)

(57)【要約】 (修正有)

【目的】 隣接する活性領域の表面と実質的に、同一面 状の表面を具備する分離構成体及びその製造方法を提供 する。

【構成】 基板上に導電層を形成し、その上に窒化シリ コン層を形成する。次いでホトレジスト層を形成し且つ パターン化する。窒化シリコン層と導電層をエッチング して基板の一部を露出させる開口を形成する。次いで、 ホトレジストを除去し、露出された基板及び開口内の側 壁に沿って露出された導電層の一部を酸化する。スピン オンガラス等の平坦化用絶縁層を窒化シリコン層上及び 開口内に形成する。絶縁層をエッチバックして窒化シリ コンを露出させ、その場合に絶縁層の上表面が導電層の 上表面と同一面状となる。次いで、窒化シリコン層を除 去し、次いで導電層上に平坦なシリサイド層を形成す る。



•

7

2) 4

【特許請求の範囲】

【請求項1】 半導体集積回路の平坦な表面を形成する 方法において、

1

基板上に導電層を形成し、

前記基板の一部を露出させるために前記導電層を貫通し て開口を形成し、

前記開口内の前記基板の一部及び前記開口内の側壁に沿っての前記導電層の一部を酸化し、

前記開口内に絶縁性領域を形成し、

前記絶縁性領域及び前記導電層上に平坦なシリサイド層 10 る方法において、 を形成する、 基板上に導電層を

上記各ステップを有することを特徴とする方法。

【請求項2】 請求項1において、前記導電層を形成す るステップが、更に、

- 前記基板上にゲート酸化物層を形成し、
- 前記ゲート酸化物層上にポリシリコン層を形成し、

前記ポリシリコン層上に窒化シリコン層を形成し、

前記窒化シリコン層上にホトレジスト層を形成すると共 にパターン化し、

前記窒化シリコン層とポリシリコン層とゲート酸化物層 20 とをエッチングして前記基板の一部を露出させる開口を 形成し、

前記ホトレジスト層を除去する、

上記各ステップを有することを特徴とする方法。

【請求項3】 請求項2において、更に、

酸化の前に前記窒化シリコン層の一部と前記窒化シリコ ン層の一部の下側に存在するポリシリコン層の一部とを 除去するステップを有しており、残存するポリシリコン 層の上表面が前記酸化ステップ期間中に酸化されること を特徴とする方法。

【請求項4】 請求項1において、前記絶縁性領域を形成するステップが、更に、

前記窒化シリコン層上及び前記開口内にスピンオンガラ ス層を形成し、

前記スピンオンガラス層をエッチバックして前記窒化シ リコン層を露出させ、その場合に前記スピンオンガラス 層の上表面が前記ポリシリコン層の上表面と同一面状に ある、

上記各ステップを有することを特徴とする方法。 【請求項5】 請求項2において、更に、

前記シリサイド層を形成する前に前記窒化シリコン層を 除去する、

上記ステップを有することを特徴とする方法。

【請求項6】 請求項4において、更に、

前記スピンオンガラス層を形成した後にそれを硬化する、

上記ステップを有することを特徴とする方法。

【請求項7】 請求項1において、更に、

酸化の前に露出された基板内にドーパントを注入する、 上記ステップを有することを特徴とする方法。 【請求項9】 請求項3において、更に、 前記平坦なシリサイド層と導電層をパターン化し且つエ ッチングして導電性構成体を形成する、 上記ステップを有することを特徴とする方法。 【請求項10】 半導体集積回路の平坦な表面を形成す る方法において、 基板上に導電層を形成し、 前記導電層上に窒化シリコン層を形成し、 前記窒化シリコン層上にホトレジスト層を形成すると共 にパターン化し、

2

前記基板の一部を酸化する前に前記開口内に露出された

【請求項8】 請求項3において、更に、

上記ステップを有することを特徴とする方法。

基板の一部をエッチングする、

前記窒化シリコン層及び導電層をエッチングして前記基 板の一部を露出する開口を形成し、

前記ホトレジスト層を除去し、

前記露出された基板及び前記開口内の側壁に沿って露出された導電層の一部を酸化し、

- 前記窒化シリコン層上及び開口内に絶縁層を形成し、 前記絶縁層の上表面が前記導電層の上表面と同一面状で あるように前記絶縁層をエッチバックして前記窒化シリ コンを露出させて、
- 前記窒化シリコン層を除去し、

前記導電性構成体上に平坦なシリサイド層を形成する、 上記各ステップを有することを特徴とする方法。 【請求項11】 請求項10において、更に、

酸化の前に前記窒化シリコン層及びその下側に存在する 導電層の一部を除去する、

30 上記ステップを有しており、その場合に残存する導電層の部分の上表面が酸化ステップ期間中に酸化されることを特徴とする方法。

【請求項12】 請求項10において、更に、 前記ホトレジスト層を除去する前に前記開口内に露出さ れた基板の一部をエッチングする、

- 40.28000-部とエッテンショる、
   上記ステップを有することを特徴とする方法。
   【請求項13】 請求項12において、前記基板が約2
   000Å主ッチングされることを特徴とする方法。
- 【請求項14】 請求項10において、前記絶縁層がス 40 ピンオンガラスであり、且つ前記スピンオンガラスは、
  - 形成された後に、硬化されることを特徴とする方法。 【請求項15】 請求項10において、更に、 酸化の前に露出された基板内にドーパントを注入する、 上記ステップを有することを特徴とする方法。

【請求項16】 請求項10において、前記導電性構成 体が酸化物層上に配設したポリシリコン層を有している ことを特徴とする方法。

【請求項17】 請求項16において、前記ポリシリコ ン層が約1500Åの厚さを有していることを特徴とす 50 る方法。 - A) - A

【請求項18】 請求項10において、前記窒化シリコ ン層が約500Åの厚さを有していることを特徴とする 方法。

3

【請求項19】 請求項10において、酸化前に開口内の側壁に沿っての導電層の部分の間の距離が約0.6ミクロンの幅であることを特徴とする方法。

【請求項20】 請求項10において、酸化後の開口内の側壁に沿っての導電層の部分の間の距離が約0.7ミ クロンの幅であることを特徴とする方法。

【請求項21】請求項10において、前記基板が約1 10 いる。000Åの厚さに酸化されることを特徴とする方法。【00

【請求項22】 集積回路装置の一部からなる構成体において、

基板、

前記基板の一部の上側に位置しておりそれを貫通しており前記基板の一部を露出させる開口を具備する導電性構成体、

前記露出された基板の上表面の一部と前記開口内の側壁 に沿っての導電性構成体の一部とからなる酸化領域、 前記開口内の絶縁性領域、

前記導電性構成体及び前記絶縁性領域の上の平坦なシリサイド層、

を有することを特徴とする構成体。

【請求項23】 請求項22において、前記絶縁性領域 がスピンオンガラスを有することを特徴とする構成体。 【請求項24】 請求項22において、前記酸化領域 が、更に、前記導電性構成体の一部の上表面を有するこ とを特徴とする構成体。

【請求項25】 請求項22において、前記導電性構成 体がゲート酸化物層の上に配設したポリシリコン層を有 30 することを特徴とする構成体。

【請求項26】 請求項22において、更に、前記酸化 領域の下側に位置し前記基板内に注入したドーパントが 設けられていることを特徴とする構成体。

【請求項27】 請求項22において、前記酸化領域が 約1000Åの厚さを有することを特徴とする構成体。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、大略、半導体集積回路 及びその処理技術に関するものであって、更に詳細に は、平坦な表面を有するMOSFET構成体及びその製 造方法に関するものである。

[0002]

【従来の技術】集積回路の製造コストは、所望の機能を 実現するのに必要とされるチップ面積にかなりの部分が 依存する。このチップ面積は、例えば金属一酸化物一半 導体(MOS)技術におけるゲート電極等のアクティブ な構成要素や、例えばMOS装置のソース及びドレイン 領域やバイポーラ装置のエミッタ及びベース領域等の拡 散領域の幾何学的形状及び寸法により面定される。これ 50 とな来のためのとなることの結果である。その結果、従来のL OCOSフィールド酸化膜の厚さの約半分はアクティブ領域 あるものとなることの結果である。その結果、従来のL OCOSフィールド酸化膜の厚さの約半分はアクティブ領域 表面の上方に位置している。このトポグラフィは、上側 に存在する導体がフィールド酸化膜の端部において段差 を被覆することを必要とし、そのことは、導体層をエッ

らの幾何学的形状及び寸法は、しばしば、特定の製造設 備に対して得られるホトリソグラフィの分解能に依存す ることが多い。種々の装置及び回路の水平方向の寸法を 確立する場合のホトリソグラフィの目標は、設計条件に かなうパターンを形成すると共に、ウエハの表面上に回 路パターンを正確に整合させることである。ライン幅が サブミクロンホトリソグラフィにおいて益々小さくなる に従って、ホトレジスト内にライン及びコンタクト孔を プリントするためのプロセスは益々困難なものとなって いる。

4

【0003】回路が超大規模集積化(VSLI)レベル に進むと共に、ウエハの表面にはより多くの層が付加さ れる。これらの付加的な層は、ウエハ表面上により多く のステップ即ち段差を形成する。従って、ホトリソグラ フィにおける小さな画像寸法の分解能は、光の反射及び これらの段差においてのホトレジストの薄層化のため に、これらの付加的な段差においてより一層困難なもの

となる。変化されるトポグラフィ即ち地形的構成の影響 を取除くために平坦化技術が一般的に使用されている。 【0004】ホトリングラフィの分解能を向上させるた

20 【0004】ホトリングラフィの分解能を向上させるために平坦化技術が使用されることに加えて、チップ面積は、更に、使用される分離技術にも依存する。リーク電流が機能的又は仕様上の障害を発生させないように、アクティブな回路要素間には充分なる電気的分離が与えられねばならない。例えば、より高い密度のメモリアレイに使用するより小型のメモリセルに対する要求と共に、益々厳しくなる仕様条件は、メモリ装置及びその他の最近の集積回路においての分離技術に著しい圧力をかけている。

【0005】公知の広く使用されている分離技術は、通 常LOCOSとして呼ばれるシリコンの局所酸化技術で ある。このLOCOSプロセスは、分離領域に対して必 要とされる面積を減少させ且つある寄生要領を減少させ る上で優れた技術的改良であった。LOCOSフィール ド酸化膜は、通常、最大回路電圧へバイアスされた場合 に、フィールド酸化膜上に設けられた導体がその下側の チャンネルを反転させることがないように充分な厚さに 形成される。しかしながら、LOCOSフィールド酸化 膜及びその他の分離技術は、集積回路表面に対してトポ グラフィ即ち凹凸のある地形的形状を発生させる。この 40 付加的なトポグラフィ即ち地形的構成は、シリコンの酸 素に対する反応のために、シリコンが酸化する前の体積 よりも、二酸化シリコンは必然的により大きな体積を占 めるものとなることの結果である。その結果、従来のし OCOSフィールド酸化膜の表面はアクティブ領域の表 面上であり、該酸化膜の厚さの約半分はアクティブ領域 表面の上方に位置している。このトポグラフィは、上側 に存在する導体がフィールド酸化膜の端部において段差 を被覆することを必要とし、そのことは、導体層をエッ

蓋然性を与えている。更に、サブミクロンホトリソグラ フィに対するフィールドの深さは、ウエハ表面のトポグ ラフィにより超えることが可能である。

5

[0006]

【発明が解決しようとする課題】従って、本発明の目的 とするところは、隣接するアクティブ即ち活性な領域の 表面と実質的に同一面状の表面を具備する分離構成体及 びその製造方法を提供することである。

【0007】本発明の別の目的とするところは、幅広及 び幅狭の両方の分離位置に対して使用することの可能な 10 分離構成体を形成する方法を提供することである。

【0008】本発明の更に別の目的とするところは、分 離用の物質として熱二酸化シリコンを使用する分離構成 体を形成する方法を提供することである。

【0009】本発明の更に別の目的とするところは、分 離用の凹所を平坦化用絶縁層で実質的に充填する分離構 成体を形成する方法を提供することである。

[0010]

【課題を解決するための手段】本発明は、基板上に導電 層を形成することによる、半導体装置構成体の製造方法 20 及びその際に製造される半導体装置構成体に組込むこと が可能である。導電層を貫通して開口を形成し基板の一 部を露出させる。露出された基板の一部を該開口内にお いてエッチング除去する。開口内の側壁に沿っての導電 層の一部と共に、該開口内に残存する露出された基板を 酸化する。該開口内に平坦化用絶縁性領域を形成する。 次いで、平坦化用絶縁性領域及び導電層の上に平坦なシ リサイド層を形成する。

[0011]

【実施例】以下に説明する処理ステップ及び構成は、集 30 積回路を製造するための完全な処理の流れを構成するも のではない。本発明は、当該技術分野において現在使用 されている集積回路製造技術に関連して実施することが 可能なものであり、本発明の重要な特徴を理解するのに 必要と思われる重要なステップについて重点的に説明す る。尚、添付の図面は製造過程中における集積回路の一 部の概略断面を示したものであるが、これらの図面は縮 尺通りに面いたものではなく適宜拡縮して示してあるこ とに注意すべきである。

【0012】図1を参照すると、シリコン基板10の上 40 に集積回路を形成すべき状態が示されている。シリコン 基板10の上にゲート酸化物層12を形成する。ゲート 酸化物層の上にポリシリコン層14を形成する。ポリシ リコン層14は、典型的には、適宜ドープされて、電界 効果トランジスタのゲート電極を形成する。典型的に は、ポリシリコン層14は約1500Åの厚さを有して いる。ポリシリコン層14の上に約500Åの厚さに窒 化シリコン層16を形成する。次いで、窒化シリコン上 にホトレジスト層を形成し且つパターン化して約0.6

6

(4)

する開口を形成する。窒化シリコン層16、ポリシリコ ン層14及びゲート酸化物層12をエッチングして開口 20を形成し、該開口内にシリコン基板層10を露出さ せる。種々の層の形成及びエッチングは従来のプロセス に従って行なわれる。注意すべきことであるが、本発明 は、単一セルCMOSプロセス、ツインウエル即ちツイ ンタブCMOSプロセス、及びその他のバイポーラ、N チャンネル及びPチャンネルMOS及びB i CMOS技 術を包含するその他の技術においても適用可能なもので ある。このような技術では、それらのアクティブな装置 は、直接的にモノリシック基板内に又は基板の表面にお いてエピタキシャル層内に形成する場合がある。本発明 は、このようなその他の技術に適用可能であり且つその ようなその他の技術に実現される場合に効果的であると

考えられる。 【0013】図2を参照すると、開口内において基板1 0の一部がエッチング除去されている。好適には、従来 のプロセスを使用して約2000Åがエッチング除去さ れる。ホトレジスト層18を除去する。Xで示したチャ ンネルストップ注入をシリコン基板内に付与して、寄生 スレッシュホールド電圧を増加させることにより電気的 分離を改善させることが可能である。このチャンネルス トップ注入は、開口内の領域に適切なドーピングを与 え、それは分離構成体として作用する。基板のエッチン グの後に形成される基板10内の凹所の側部にイオン注 入することによっても分離が改善される。このことは、 凹所及びトレンチの側部のイオン注入に対しての角度回 転型注入により達成することが可能である。

【0014】開口内の露出されたシリコン基板10は熱 酸化によって酸化領域22を形成する。この酸化プロセ スは、通常、30分間の間900℃の温度で行なわれ る。熱酸化は、開口20内の側壁に沿ってポリシリコン 層14の一部をも酸化させる。注意すべきことである が、シリコン基板10及び開口20内の側壁に沿ってポ リシコンの熱酸化は、窒化シリコン層16がアクティブ 即ち活性な装置の表面の上にマスクとして作用する状態 で行なわれる。

[0015]

【実施例】窒化シリコンは、ポリシリコン層14の上表 面の酸化を防止するための酸化バリアとして作用する。 酸化された区域、即ち現在ポリシリコン層14を離隔さ せる分離区域の幅は、元が0.6ミクロンの幅であった のと比較し、約0.7ミクロンである。この分離区域の 厚さは、典型的に、約4000Åである。シリコン基板 とポリシリコン層14との間にはそのエッジに沿って酸 化ステップの期間中に小さなバードビークが形成され る。このバードビークは活性領域の尖った角部を丸めた 形状とさせ、そのことはポリシリコンゲート電極の角部 によって形成される高い電界を減少させ且つ寄生フィー ミクロンの幅を持った下側に存在する層を貫通して延在 50 ルド酸化物トランジスタのリークの傾向を減少させるこ

とに貢献する。

【0016】図3を参照すると、窒化シリコン層26上 及び開口20内に絶縁層24を形成する。絶縁層24 は、好適には、例えばスピンオンガラス(SOG)のよ うな平坦化層である。説明の便宜上絶縁層24のことを SOGとして呼称する。


7

【0017】図4を参照すると、SOGをエッチバック してSOG領域26を形成し、従ってそれはほぼポリシ リコン層14と同一面状である。開口内にSOGを形成 することにより分離区域開口が充填され且つポリシリコ 10 ン層14のレベルにおいて集積回路を平坦化させる。次 いで、窒化シリコン層16を除去し、且つポリシリコン 層14、酸化領域22の一部及びSOG26の上に適合 性シリサイド層28を形成する。シリサイド層28は平 面状乃至は平坦状である。何故ならば、下側に存在する ポリシリコン層及びSOG層が実質的に同一面状だから である。次いで、ポリシリコン層14及びシリサイド層 28を従来の方法に従ってパターン化し且つエッチング してゲート電極を形成する。

【0018】ゲート電極を形成する前に導電層を実質的20 に平坦化させる方法は、従来技術と比較し著しい利点を 提供している。このプロセスは、サブミクロンの分離区 域を形成するのに適している。酸化領域22とSOG2 6とを有する活性区域分離構成体を形成することは、サ ブミクロンの分離区域を維持しながらゲート電極のパタ ーン化をする前に集積回路のより良好な平坦性を確保す る。このような平坦な表面は、一様な画像ライン及び空 間をプリントする能力を改善する。

【0019】しかしながら、図5を参照すると、大きな 分離区域を形成することも可能である。基板の酸化を行 30 なう前に、分離区域として作用する大きな区域にわたり 窒化シリコンを除去する。残存されるべき窒化シリコン の上にホトレジスト層(不図示)即ちマスクを形成す る。除去されるべき窒化シリコンの部分の下側に存在す るポリシリコン層の一部も除去することが可能である。 例えば、ポリシリコン層14のうちの500Åを除去 し、ゲート酸化物層12の上側に位置するポリシリコン 層30の薄い層を有する区域を残存させることが可能で ある。一方、除去する窒化シリコン層の下側に存在する 全てのポリシリコンを除去することも可能である。熱酸 40 化領域22を形成する基板の熱酸化は、更に、開口20 内の側壁に沿って残存するポリシリコン層30の一部を





8

酸化させる。窒化シリコン層の一部は除去されているの で、露出されたポリシリコン層30の上表面も酸化して 領域32を形成する。

【0020】より大きな分離区域においてポリシリコン を残存させることは、例えば、より薄いポリシリコン層 30をクロスオーバー即ち交差する信号ラインを持った 装置の性能に著しい影響を与えることはない。このこと は、その大きな区域は種々のデバイス即ち装置を電気的 に分離する酸化領域22及びSOG26を有するトレン

チによって取囲まれているからである。更に、より大き な分離区域内に残存するポリシリコンは、酸化領域及び SOG領域の平坦性を向上させる。例えば500Åのポ リシリコンの幾分かを残存させることの付加的な利点と しては、オプションとしてポリシリコン層30をVss へ接続させてラジエーション(RAD)保護を与えるこ とが可能であるということである。


【0021】以上、本発明の具体的実施の態様について 詳細に説明したが、本発明は、これら具体例にのみ限定 されるべきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論であ

#### る。

【図面の簡単な説明】

【図1】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。 【図2】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。 【図3】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。 【図4】 本発明の一実施例に基づいて半導体集積回路 を製造する一段階における状態を示した概略断面図。 【図5】 本発明の別の実施例に基づいて半導体集積回 路を製造する一段階における状態を示した概略断面図。 【図5】 本発明の別の実施例に基づいて半導体集積回

- 10 シリコン基板
- 12 ゲート酸化物層
- 14 ポリシリコン層
- 16 窒化シリコン層
- 20 開口
- 22 酸化領域
- 24 絶縁層
- 26 SOG領域





14 12



1.0


٠





【図4】





14

12

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

**BLACK BORDERS** 

 $\Box$ /IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

↓ FADED TEXT OR DRAWING

 $\checkmark$  blurred or illegible text or drawing

□ SKEWED/SLANTED IMAGES

**COLOR OR BLACK AND WHITE PHOTOGRAPHS** 

**GRAY SCALE DOCUMENTS** 

☑ LINES OR MARKS ON ORIGINAL DOCUMENT

□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

**OTHER:**\_\_\_\_\_

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox. Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-153939 (43)Date of publication of application : 16.06.1995

(51)Int.CI.		H01L 29/78 H01L 21/336
(21)Application numbe	r : 05–297844	(71)Applicant : OKI ELECTRIC IND CO LTD
(22)Date of filing :	29.11.1993	(72)Inventor : WAKAMATSU HIDETOSHI

### (54) SEMICONDUCTOR ELEMENT AND MANUFACTURE THEREOF

### (57)Abstract:

PURPOSE: To inhibit a short channel effect by forming source-drain while forming structure, in which junction depth can be shallowed sufficiently, in an ion- implanting dose for forming the source-drain.

CONSTITUTION: Gate oxide films 3 in sections except a gate electrode 4, sections as source-drain regions, are removed through etching by a buffered hydrofluoric acid containing a surface-active agent. The ions of impurities (As, P, etc.,) are implanted under oblique ion implanting conditions in the large inclination of approximately 45° in the does of approximately  $2 \times 1013$  ions/cm2 for forming the N layers 5a, 5b of an LDD type source-drain layers for inhibiting a hot carrier effect. Accordingly, the N layers 5a, 5b are formed in a shape that the N layers 5a, 5b are overlapped under the gate electrode 4. Junction depth is shallowed sufficiently in an ion implanting dose for forming source-drain, and the dose is controlled within a range that driving force is not lowered, thus suppressing a sufficient short channel effect in a fine MOSFET.

#### LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]


[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]





## <sup>(12)</sup> 公開特許公報(A)

24

## (11)特許出顧公開番号

(19)日本国特許庁(JP)

£ 10 a

### 特開平7-153939

(43)公開日 平成7年(1995)6月16日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FI		技術表示箇所
H01L	•					
	21/336					
			7514-4M	HO1L 29/78	301 L	

審査請求 未請求 請求項の数3 OL (全 7 頁)


(21)出顧番号	特願平5-297844	(71)出顧人	000000295 沖電気工業株式会社
(22)出顧日	平成5年(1993)11月29日	(72)発明者	東京都港区虎ノ門1丁目7番12号
		(74)代理人	
	· .	•	

(54)【発明の名称】 半導体素子およびその製造方法

(57)【要約】

【目的】 本発明は、半導体装置の中でも特にサリサイ ド構造でLDD型MOSFETの製法と構造に関するも ので、従来のサリサイドプロセスでは、素子の微細化に 伴い短チャネル効果抑制のため、ソース・ドレインの接 合深さが浅くなり、シリサイド化した層の底面と接合と の間隔が短くなり、接合リーク電流が発生するという問 題点があり、これを解消することを目的とする。

【構成】 本発明は、LDD型のトランジスタのソース ・ドレインの最も浅い拡散層n<sup>-</sup> 層5a,5bを形成す る際、斜めイオン注入法でゲート電極4下にオーバーラ ップするようにし、ゲート電極4の側壁にL字型の窒化 腹のサイドウォール12a,12bを形成し、それをマ スクにして、次に深いn<sup>+</sup> 拡散層16a,16bを前記 サイドウォール12a,12bの下部まで形成し、最も 深いn<sup>-</sup> 拡散層17a,17bを前記サイドウォール1 2a,12bの外側に形成するようにしたものである。



5. .

【特許請求の範囲】

【請求項1】 半導体基板上に設けるLDD型のMOS 型トランジスタの構造として、

1

x(\_te) ∎

(a)半導体基板上に、前記トランジスタのゲート電極 が有り、該ゲート電極の両側壁に耐酸化性膜のサイドウ ォールが設けられており、

(b)前記ゲート電極の両側の前記基板に、前記LDD 型のトランジスタのソース・ドレインとしての多重拡散 層のうち、最も浅い拡散層は前記ゲート電極の下部の一 部まで延在し、それより深い次の拡散層は前記サイドウ 10 ォール下部まで延在し、最も深い拡散層は前記サイドウ ォールの端部下より外側に有り、

(c) 少なくとも前記ゲート電極とそのサイドウォール の下部以外に存在するソース・ドレインの拡散層の表面 がシリサイド膜となっていることを特徴とする半導体素 子。

【請求項2】 半導体装置におけるLDD型のMOS型 トランジスタ部の製造方法として、

(a)半導体基板上にゲート電極を形成した後、該ゲー ト電極をマスクにして、トランジスタのソース・ドレイ 20 ンとなる拡散層を形成する不純物の注入を、斜イオン注 入法により注入し、前記ゲート電極下部まで前記拡散層 が形成されるようにする工程、

(b)前記ゲート電極の側壁に少なくとも耐酸化性膜の サイドウォールを形成する工程、

(c)前記ソース・ドレイン領域とゲート電極上とに、 自己整合的にシリサイド膜を形成する工程、

(d) 前記サイドウォールをマスクにして、ソース・ド レインとしての浅い拡散層を前記サイドウォール下に不 純物を注入して形成し、次に該浅い拡散層より不純物濃 30 度の低い濃度の不純物を注入してソース・ドレインの深 い拡散層を前記ソース・ドレイン領域のシリサイド膜界 面下に形成する工程、

(e)前記までの構造の上に絶縁膜を形成し、熱処理を 行なうことにより、該絶縁膜の平滑化と前記ソース・ド レイン領域の各拡散層の不純物活性化とを同時に行う工 程、以上の工程を含むことを特徴とする半導体素子の製 造方法。

【請求項3】 半導体装置におけるサリサイド構造でL D D型のMOS型トランジスタ部の製造方法として、

(a)半導体基板上にゲート電極を形成した後、該ゲー ト電極をマスクにして、トランジスタのソース・ドレイ ンとなる拡散層を形成する不純物の注入を、斜イオン注 入法により注入し、前記ゲート電極下部まで前記拡散層 が形成されるようにする工程、

(b) 前記ゲート電極の側壁に少なくとも耐酸化性膜の サイドウォールを形成する工程、

(c)前記ソース・ドレイン領域とゲート電極上とに、 自己整合的にシリサイド膜を形成する工程、

2 レインとしての浅い拡散層形成のための不純物を、前記 サイドウォール下に注入して形成する工程、

(e)前記ソース・ドレイン領域に形成されたシリサイ ド膜に不純物を注入する工程、

(f)前記までの構造の上に絶縁膜を形成し、熱処理を 行なうことにより、該絶縁膜の平滑化と前記不純物を注 入したシリサイド膜からの固相拡散によりソース・ドレ インの深い拡散層の形成とを同時に行う工程、以上の工 程を含むことを特徴とする半導体素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、半導体素子の中でも 特にLDD型の電界効果型トランジスタ(主にMOSF ET)を有するCMOSデバイスの、主としてそのFE T部の構造とその形成方法に関するものである。

[0002]【従来の技術】半導体素子の微細化が進み、それととも

にMOSFETが縮小化されるに従い、そのゲート長が 短くなり、また、短チャネル効果を抑制するため、ソー ス・ドレイン領域の接合深さ(Xj)は、浅くせざるを 得ない。ゲート長が短くなり、MOSFETのオン抵抗 は下がり、一方でXjが浅くなるため、ソース・ドレイ ンのシート抵抗は増大する。従って、ゲート長がサブミ クロン領域のMOSFETでは、ソース・ドレインのシ ート抵抗が、MOSFETのオン抵抗に対して無視し得 なくなり、MOSFETの駆動力が、ソース・ドレイン 領域の寄生抵抗により低下する問題が顕著となる。

【0003】上記問題に対して、ソース・ドレイン及び ゲートをセルフ・アライメントでシリサイド化し、シー ト抵抗を下げるサリサイド・プロセスがある。図3に、

従来より使われて来たサリサイド・プロセスを示し、以 下に説明する。なお、この図はСМОSデバイスの例で あり、従って周知のようにPchMOSFET領域(同 図右半分)とNch MOSFET領域(同図左半分)が 形成される。

【0004】まず、図3(a)のように、P型S i 基板 31の一部に、通常のホトリソグラフィ(以下ホトリソ と略す)・エッチング及びイオン注入法を用いて、N型 不純物(リン等)を導入し、Nウェル領域32を形成す 40 る。次に、通常のLOCOS(Local Oxida tion of Silicon)法により、フィール ド酸化膜33を形成する。次に熱酸化により、Si基板 31表面に、ゲート酸化膜34を形成し、ゲート電極と なるポリシリコン35を全面に堆積し、通常のホトリソ ・エッチング技術を用い、ゲート電極35のパターニン グを行なう。次いで、通常のホトリソ工程により、Pc hMOSFET形成領域をホトレジスト36で被い、全 面にLDD(Lightly Doped Drai n)層(N<sup>-</sup>層)37となるリン又はヒ素を30~50 (d)前記サイドウォールをマスクにして、ソース・ド 50 keV、1~4×10<sup>11</sup>ions/cm<sup>2</sup> イオン注入法 5)

3

【0005】その後、図3(b)のように、全面にCV D(化学的気相成長)法により酸化膜もしくは、ボロ ン、リン等を含む酸化膜を堆積し、RIE(React ivelon Etching)法により異方性エッチ ングを行なうことによりゲート電極35側壁に、サイド ウォール38を残す。このとき、サイドウォール38下 以外の前記酸化膜34は除去され、そこに再度酸化膜3 4 aを形成する。その後、上記と同様に、ホトレジスト によりPchMOSFET側、NchMOSFET側を 各々、交互に被い、Nch側、Pch側に各々、イオン 注入法によりソース・ドレインとなる不純物のヒ素(N <sup>・</sup> 層)37 a 及びボロン(P<sup>・</sup> 層)37 b (図3 (c))を注入し(図3(b)はPchMOSFET側) を被った例示である)、ホトレジストを除去し、また前 記酸化膜34aを除去して図3(c)の形状を得る。 【0006】その後、図3(c)のように、800~1 000℃の熱処理を行ない、ソース・ドレイン部の不純 20 物の活性化を行なった後、高融点金属39を堆積させ る。その後、図3(d)のように、600~1000℃ の熱処理を施すと、高融点金属39と、ゲート電極35 のポリシリコン膜とソース・ドレイン領域(37 a, 3 7 b)のシリコン活性層との間に、シリサイド化反応が 生じ、自己整合的に、ゲート電極35及び、ソース・ド レイン部に、高融点金属39のシリサイド40が形成さ れる。その後、未反応高融点金属41を除去することに より、図3(e)に示すサリサイド構造が完成する。 [0007]

【発明が解決しようとする課題】しかしながら、以上述 べた従来のサリサイドプロセスおよびその結果できた構 造では、素子の微細化に伴い、短チャネル効果抑制のた め、そのソース・ドレイン接合深さ(Xj)が浅くな り、シリサイド化した層の底面と接合との間隔が短かく なり接合リーク電流が発生するという問題があった。 【0008】本発明は、前述した接合リーク電流が発生 するといった問題点を除去するとともに、短チャネル効 果を抑制し、ホットキャリア効果を抑制できるようにし 法とその構造を提供することを目的とする。

[0009]

【課題を解決するための手段】前記目的達成のため、本 発明は以下に述べる製造方法および構造を主要点とした ものである。なお、本発明は主として前記トランジスタ のうちNch側に関するものである。これはPch側も 同じような製法で作ってもよいが、周知のように、Pc h側は特にLDD構造にする必要はないからであり、本 発明の説明からは除いた。

4

記述しない)としてのソース・ドレインの最初のn<sup>-</sup> 層 を形成する際、常にゲート電極の下にオーバーラップし た構造となるよう、斜めにイオン注入法によりマスク酸 化膜なしで行なうようにした。

(2)ゲート電極側壁にL型サイドウォールを形成し、 それをマスクにしてソース・ドレイン層のn・の浅い層 とn<sup>-</sup>の深い拡散層とを同時または片方(n<sup>-</sup>層)を固 相拡散で形成するようにした。このとき、深い拡散層 は、ソース・ドレイン部をシリサイド化したシリサイド 10 膜を通して形成するようにした。

【0011】(3)ソース・ドレイン領域の不純物の活 性化熱処理は(このとき第2の実施例では固相拡散も行 なう)、層間絶縁膜の平滑化熱処理と同時に行うように Utc.

[0012]

【作用】本発明は、前述した点を中心にした製造方法で MOSFETを形成、つまり、ソース・ドレイン形成用 イオン注入ドーズ量が接合深さを十分浅くできる構造と してソース・ドレインを形成したので、短チャネル効果 を十分抑制できるとともに、サイドウォールの外側でソ ース・ドレインの表面がシリサイド膜となっており、そ の領域のみ接合が深くなっているため、トランジスタの 短チャネル効果を増大させることなく、接合リーク電流 の増大を抑制できる。

 $\{0013\}$ 

【実施例】図1に、本発明の第1の実施例の製造工程を 断面図で示し、以下に説明する。なお、第1の実施例も 後述する第2の実施例も、前述したようにNch側のみ の製法であり、図1も図2もその部分のみ表示してあ 30 3.

【0014】まず、図1(a)に示すように、半導体基 板(この場合、P型で面方位(100)面のシリコン基 板、以下、単に基板と称す)1上に、従来同様LOCO S法により素子分離領域としてのフィールド酸化膜2を 4000 Å程度の厚さ(以下一々厚さと記述しない)形 成する。以下の各工程での形成は、言うまでもなくフィ ールド酸化膜2で素子分離された素子形成領域に行なう ものである。

【0015】次いで、図1(b) に示すように、高清浄 たサリサイド化MOSFET(特にNch側)の製造方 40 度なドライ酸化雰囲気中で、ゲート酸化膜3を100A 程度形成し、その上にLPCVD(減圧化学的気相成 長)法でポリシリコン(多結晶シリコン)膜4を300 0 Å程度形成し、通常のホトリソ(ホトリソグラフィ) ・エッチング技術により、ゲート電極としての所定のパ ターン4を形成する。ここまでもその形成方法は従来同 様である。また、ゲート電極4以外、つまりソース・ド レイン領域となる部分の前記ゲート酸化膜3は界面活性 剤入りのバッファードフッ酸でエッチング除去する。次 いで、ホットキャリア効果抑制用のLDD型のソース・ 【0010】(1)LDD型構造(以下ー々LDD型と 50 ドレイン層のn<sup>-</sup>層5a,5bを形成するための不純物

1

(As, P等)のイオン注入を2×10<sup>1</sup>ions/c m<sup>2</sup> 程度のドーズ量で45°程度の大傾斜の斜めイオン 注入条件で行なう。すると、前記 n<sup>-</sup> 層5 a, 5 b が図 のようにゲート電極4の下にオーバーラップした形状に 形成される。

5

【0016】次いで、図1 (c) に示すように、ソース ・ドレイン領域5a,5bのイオン注入ダメージ回復の ために、ドライ酸化雰囲気中で850℃、30minの 条件で熱処理を行ない、ゲート電極4表面とソース・ド レイン領域5a, 5b表面に酸化膜7, 6a, 6bを形 10 成する。次ぎに、LPCVD法により耐酸化性膜である シリコン窒化膜(以下、単に窒化膜と称す)8を全面に 500A程度形成する。次いで、LPCVD法により絶 縁膜であるシリコン酸化膜(以下、単に酸化膜と称す) を形成し、それを比較的イオンエネルギーの高い異方性 の反応性イオンエッチング法(RIE)によりエッチン グし、ゲート電極4側壁にサイドウォール酸化膜9a. 9 b を形成する。

【0017】次いで、図1(d)に示すように、ウエッ トエッチング法あるいは比較的イオンエネルギーの低い 20 RIE法で、前記サイドウォールの酸化膜9a,9bを マスクにして、前記窒化膜8をエッチング除去する。そ の後、前記酸化膜6a,6bを界面活性剤入りのバッフ ァードフッ酸にて基板1表面があれないようにエッチン グ除去する。このとき、前記サイドウォール酸化膜9 a, 9bも同時にエッチング除去される。すると、図1 (d) に示すように、ゲート電極4の側壁に前記窒化膜 8がL字型のサイドウォールとして残る。図1(d)で はこれを12a, 12bと表示してある。

【0018】次いで、図1(e)に示すように、全面に 30 プラズマスパッタリング法により、高融点金属(例え ば、コパルト(Co)、チタニウム(Ti)、タングス テン(W)など、本実施例はTiとする)13を100 ~500 Å程度形成する。

【0019】次ぎに、図1(f)に示すように、2段階 短時間熱処理法により、ゲート電極4上とソース・ドレ イン領域5 a, 5 b の露出部を自己整合的にシリサイド (TiSi,)化させて、高融点金属シリサイド膜1 5, 14a, 14bを形成する。まず、第1段階目の短 時間熱処理は、600~700℃の範囲で10~60秒 40 間、N, 雰囲気中で行なう。次ぎに、サイドウォール1 2 a, 1 2 b 上部およびフィールド酸化膜2 上の未反応 TiおよびTiN膜を選択的にウエットエッチング法 (例えばアンモニア水(NH, OH)と過酸化水素水 (H, O, )の混合液)により、室温でエッチング除去 する。次ぎに、第2段階目の短時間熱処理は、700~ 900℃の範囲で10~60秒間、N,雰囲気あるいは Ar 雰囲気中で行なう。このとき、ゲート電極4上のシ リサイド膜15とソース・ドレイン領域のシリサイド膜 14a, 14bは完全なTiSi, を形成する。一般に 50 極4側壁にL字型12a, 12bとして残る。

6

このようなシリサイド膜を形成するプロセスでできた形 状をサリサイド構造と言う。

【0020】次ぎに、図1(g)に示すように、前記し 字型サイドウォール12a、12bをマスクにして、ソ ース・ドレイン領域にn・層の浅い拡散層16a,16 bと深い拡散層17a, 17bを形成する。このn・層 の浅い拡散層16a, 16bは、ヒ素(As)を3×1 0<sup>1</sup>~1×10<sup>1</sup> ions/cm'のドーズ量で50k eV加速エネルギーの条件で、前記L字型サイドウォー ル12a, 12bの下部にイオン注入する。また、n\* 層の深い拡散層17a,17bは、リン(P)をドーズ 覺1×10<sup>14</sup>~1×10<sup>15</sup>ions∕cm<sup>2</sup>(前記As より濃度が薄い)、加速エネルギー100keVの条件 で前記シリサイド膜14a,14b界面下にイオン注入

番目の不純物(この場合P)の濃度を薄くするのであ る。 【0021】次いで、図1(h)に示すように、全面に

する。つまり、最初の不純物(本例の場合As)より2

LPCVD法により窒化膜18を500A程度形成し、 その上に、常圧CVD法により酸化膜19を1000 A、さらにその上にボロンとリンを含む酸化膜20を7 000Å程度、連続的に形成する。そして、ドライN, 雰囲気中あるいはウエットO, 雰囲気中で、800~9 00℃の温度範囲で20~60分間熱処理を行ない、前 記ボロン、リンを含む酸化膜20表面の平滑化とソース ・ドレイン領域の $n^+$ ,  $n^-$  拡散層5a, 5b, 16 a, 16b, 17a, 17bの不純物活性化を同時に行 う。

【0022】次ぎに、図1(i)に示すように、通常の ホトリソ・エッチング技術により、ソース・ドレイン領 域上、あるいはゲート電極4上にコンタクトホール21 を形成し、次いで、スパッタリング法により2層あるい はそれ以上積層した金属膜を形成し、ホトリソ・エッチ ング技術でパターニングしてメタル配線22を形成して Nch側のMOSFET構造を得る。

【0023】次ぎに、本発明の第2の実施例の製造工程 を図2に断面図で示し、以下に説明する。説明および表 示の主旨は第1の実施例で述べた通りである。また、第 1の実施例の図1と同じ機能部分には同じ符号を付して ある。

【0024】本第2の実施例の図2の(a)ないし (c)の工程は、第1の実施例の図1の(a)ないし (c)の工程と全く同じであるので、あらためて説明す ることは割愛する。従って、以下の説明は図2(c)の 工程の後の工程である図2(d)の工程から記述する。 【0025】前記工程後、図2(d)に示すように、サ イドウォール酸化膜9a,9bをマスクにして、第1の 実施例同様の方法でゲート電極4側壁以外の窒化膜8を エッチング除去する。すると、前記窒化膜8はゲート電

5i 🔹

8

【0026】次いで、これも第1の実施例同様、前述し た酸化膜6a, 6bおよびサイドウォール酸化膜9a, 9 b を除去し、基板1上にできた自然酸化膜などの不純 物をAr+H、ガス雰囲気中のプラズマ表面クリーニン グを行なった後、図2(e)に示すように、高融点金属 13を第1の実施例同様形成する。

7

【0027】次いで、図2(f)に示すように、これも 第1の実施例と同じように、2段階短時間熱処理法によ り、ゲート電極4上の15とソース・ドレイン領域の1 4 a, 14 b に示す高融点金属シリサイド膜を形成す る。勿論、第1の実施例同様、不要な高融点金属は除去 する。

【0028】次ぎに、図2(g)に示すように、ソース ・ドレイン形成用不純物(リン)を加速エネルギー10 0 k e V、ドーズ量1×10<sup>1</sup> ~ 1×10<sup>1</sup> i o n s / cm<sup>1</sup> と通常使用されるドーズ量(3×10<sup>1</sup><sup>1</sup>~5×1 0<sup>1</sup>'ions/cm')より低いドーズ量とで前記L字 型窒化膜サイドウォール12a,12b下に注入し、n \* 拡散層16a, 16bを形成する。引き続き、ソース keV、ドーズ量3×10<sup>13</sup>~5×10<sup>13</sup> i on s/c m<sup>2</sup>の条件で、前記ソース・ドレイン領域に形成された

シリサイド膜14a, 14b中に注入する。 【0029】次いで、図2(h)に示すように、第1の 実施例同様、全面に窒化膜15、その上に酸化膜19、 さらにその上にボロン、リンを含む酸化膜20を形成 し、熱処理を行なうと、前記ボロン、リンを含む酸化膜 20の平滑化とともに、前記シリサイド膜14a,14 bからの固相拡散により、その下にn<sup>-</sup>の深い層17 a, 17bが形成される。

【0030】後は、第1の実施例同様、図2(i)に示 すように、コンタクトホール21を形成し、メタル配線 22を形成してNch側のMOSFETの構造を得る。 【0031】第1、第2の実施例とも最終的な構造とし ては、ゲート電極4の側壁に耐酸化性膜のサイドウォー ル12a,12bがあり、ソース・ドレインの拡散層 は、最も浅い層5a, 5bがゲート電極4の下部にオー パーラップしており、次の層16a, 16bが前記サイ ドウォール12a, 12bの下部まであり、一番深い層 17a, 17bが前記サイドウォール12a, 12bの 40 外側にある。また、ソース・ドレインの最も深い層17 a, 17bの上部、つまり、前記サイドウォール12 a, 12bの外側の前記ソース・ドレイン上(およびゲ ート電極4上) にシリサイド膜14a, 14b(および 15)が存在しているものである。

[0032]

【発明の効果】以上詳細に説明したように、本発明の製 造方法によれば以下に述べるような効果がある。

【0033】(1)ソース・ドレイン形成用イオン注入

下させない様な範囲に制御されるため、微細なMOSF ETにおいて十分な短チャネル効果が抑制され、しかも 高駆動力のMOSFETが実現可能となる。また、ホッ トキャリア耐性の向上が期待できる。

【0034】(2)比較的長いサイドウォールの外側で ソース・ドレイン領域の表面をシリサイド膜としてお り、しかも、その領域のみ接合が深くなっているため、 トランジスタの短チャネル効果を増大させることなく、 接合リーク電流の増大を抑制できる。さらに、ソース・

10 ドレインのイオン注入を比較的低ドーズとし、ソース・ ドレインのシート抵抗増大をサリサイド化により抑え、 十分な低抵抗化を実現できる。

【0035】(3)シリコンと高融点金属を反応させる シリサイド化工程では、そのシリコン中の不純物が従来 より非常に低いため、すなわち、n・層ソース・ドレイ ン領域を形成する前にシリサイド化しているため、シリ サイド化工程も再現性よく安定して行なえる。 【0036】(4)深いn<sup>-</sup> 拡散層は、シリサイド化 後、シリサイド界面にイオン注入するか、シリサイド膜 ・ドレイン形成用不純物(ヒ素)を加速エネルギー50 20 からの固相拡散で形成しているため、シリサイド界面や 拡散層界面が凸凹にならないスムーズな界面が得られ、 かつ、シリサイドと拡散層界面の濃度が高濃度に保た れ、オーミック接合が再現性よく安定して形成できる。 【0037】(5) LDD構造を形成するのに、サイド ウォールエッチングのときのプラズマダメージを抑える

> エッチングストッパー膜が形成されているため、トラン ジスタ特性が信頼性よく再現性よく安定に得られる。 【0038】(6) ソース・ドレイン、LDD構造形成

のための不純物注入は、それぞれマスク酸化膜なしにシ 30 リコン基板表面に直接行なうようにしているため、マス ク酸化膜中の酸素のシリコン基板へのノックオンによる 拡散層不純物の不活性化を防止でき、その後の熱処理に おいて低温で活性化アニールが可能となる。

【0039】(7) LDD 構造を形成するのに、L型の 窒化膜サイドウォールマスク膜だけで、イオン注入領域 の打ち分けを行なうため、マスクステップ数が簡略化で き、工程を簡略化できる。

【0040】(8) n・層となる領域がゲート電極とオ ーバーラップすることをさけることにより、バンド間ト ンネルによるドレインリーク電流の発生を回避すること が可能である。

【0041】(9)サイドウォールのエッチングに影響 しないL型の前記サイドウォールによって、LDD構造 の浅いn・拡散層を形成したので、ゲート長のバラツキ を決める主要因であったサイドウォールエッチングのバ ラツキをゲート長のバラツキ要因より省くことができ、 バラツキの小さいMOSFETの特性を安定に得ること ができる。

【0042】(10)ソース・ドレイン領域の高融点金 ドーズ量が接合深さを十分に浅くし、しかも駆動力を低 50 属シリサイド膜上には、シリコン窒化膜という熱による

.

膜ストレス緩和のためのバッファ層が形成されているた め、その後の熱処理によるシリサイド膜の耐熱性向上お よび膜ストレスによるシリコン基板への結晶誘起欠陥の 発生防止が可能となり、高密度でかつ高速化が可能な信 頼性の高いLSIが実現できる。

9


【0043】(11)サイドウォール側壁膜として、高 誘電率のシリコン窒化膜を用いているため、ソース・ド レイン領域のゲート電極近傍の電界が緩和され、ホット エレクトロン耐性の向上が期待でき、信頼性の高いLS 「が実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の工程説明図

【図2】本発明の第2の実施例の工程説明図


【図1】




17a, 17b ж ソース・ドレインの深いn<sup>-</sup> 層

10








本発明の第2の実施例の工程説明図

特開平7-153939





従来例の工種説明図

1 c 2

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

**OTHER:**\_\_\_\_\_

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox. UNITED STATES PATENT AND TRADEMARK OFFICE



UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, Virginia 22313-1450 ww.uspto.gov

## **NOTICE OF ALLOWANCE AND FEE(S) DUE**

03/10/2006

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, DC 20005-3096

7590

EXAMINER						
POTTER, ROY KARL						
ART UNIT	PAPER NUMBER					
2822 DATE MAILED: 02/10/2005						

DATE MAILED: 03/10/2006

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361

TITLE OF INVENTION: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

APPLN. TYPE	SMALL ENTITY	ISSUE FEE	PUBLICATION FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	NO	\$1400	\$300	\$1700	06/12/2006

THE APPLICATION IDENTIFIED ABOVE HAS BEEN EXAMINED AND IS ALLOWED FOR ISSUANCE AS A PATENT. PROSECUTION ON THE MERITS IS CLOSED. THIS NOTICE OF ALLOWANCE IS NOT A GRANT OF PATENT RIGHTS. THIS APPLICATION IS SUBJECT TO WITHDRAWAL FROM ISSUE AT THE INITIATIVE OF THE OFFICE OR UPON PETITION BY THE APPLICANT. SEE 37 CFR 1.313 AND MPEP 1308.

THE ISSUE FEE AND PUBLICATION FEE (IF REQUIRED) MUST BE PAID WITHIN THREE MONTHS FROM THE MAILING DATE OF THIS NOTICE OR THIS APPLICATION SHALL BE REGARDED AS ABANDONED. <u>THIS</u> STATUTORY PERIOD CANNOT BE EXTENDED. SEE 35 U.S.C. 151. THE ISSUE FEE DUE INDICATED ABOVE REFLECTS A CREDIT FOR ANY PREVIOUSLY PAID ISSUE FEE APPLIED IN THIS APPLICATION. THE PTOL-85B (OR AN EQUIVALENT) MUST BE RETURNED WITHIN THIS PERIOD EVEN IF NO FEE IS DUE OR THE APPLICATION WILL **BE REGARDED AS ABANDONED.** 

#### HOW TO REPLY TO THIS NOTICE:

I. Review the SMALL ENTITY status shown above.

If the SMALL ENTITY is shown as YES, verify your current SMALL ENTITY status:	If the SMALL ENTITY is shown as NO:
A. If the status is the same, pay the TOTAL FEE(S) DUE shown above.	A. Pay TOTAL FEE(S) DUE shown above, or
B. If the status above is to be removed, check box 5b on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and twice the amount of the ISSUE FEE shown above, or	B. If applicant claimed SMALL ENTITY status before, or is now claiming SMALL ENTITY status, check box 5a on Part B - Fee(s) Transmittal and pay the PUBLICATION FEE (if required) and 1/2 the ISSUE FEE shown above.

II. PART B - FEE(S) TRANSMITTAL should be completed and returned to the United States Patent and Trademark Office (USPTO) with your ISSUE FEE and PUBLICATION FEE (if required). Even if the fee(s) have already been paid, Part B - Fee(s) Transmittal should be completed and returned. If you are charging the fee(s) to your deposit account, section "4b" of Part B - Fee(s) Transmittal should be completed and an extra copy of the form should be submitted.

III. All communications regarding this application must give the application number. Please direct all communications prior to issuance to Mail Stop ISSUE FEE unless advised to the contrary.

IMPORTANT REMINDER: Utility patents issuing on applications filed on or after Dec. 12, 1980 may require payment of maintenance fees. It is patentee's responsibility to ensure timely payment of maintenance fees when due.

PTOL-85 (Rev. 01/06) Approved for use through 04/30/2007.

Page 1 of 3

#### PART B - FEE(S) TRANSMITTAL

#### Complete and send this form, together with applicable fee(s), to: <u>Mail</u> Mail Stop ISSUE FEE Commissioner for Patents

·	P.O. Box 1450 Alexandria, Virginia 22313-1450 or <u>Fax</u> (571)-273-2885							
INSTRUCTIONS: This fo appropriate. All further co indicated unless corrected maintenance fee notificatio	below or directed otherwise	smitting the ISSL Patent, advance or in Block 1, by (a	JE FEE and I	PUBLIC.	ATION FEE (if requ	ired). Blocks 1 through 5 s will be mailed to the current s; and/or (b) indicating a sep	should be completed where t correspondence address as arate "FEE ADDRESS" for	
CURRENT CORRESPONDENCE ADDRESS (Note: Use Block 1 for any change of address)				I	Fee(s) Transmittal. The papers. Each addition	mailing can only be used fails nis certificate cannot be used al paper, such as an assignme e of mailing or transmission.	for any other accompanying	
7590 03/10/2006 McDermott Will & Emery LLP 600 13th Street, N.W. Washington, DC 20005-3096				I S a t	Certificate of Mailing or Transmission I hereby certify that this Fee(s) Transmittal is being deposited with the United States Postal Service with sufficient postage for first class mail in an envelope addressed to the Mail Stop ISSUE FEE address above, or being facsimile transmitted to the USPTO (571) 273-2885, on the date indicated below.			
				ſ			(Depositor's name)	
							(Signature)	
				l			(Date)	
APPLICATION NO.	FILING DATE		FIRST NAMED	) INVENT	OR	ATTORNEY DOCKET NO.	CONFIRMATION NO.	
10/995,283 TITLE OF INVENTION: S	11/24/2004 EMICONDUCTOR DEVIC	E AND METHOD	Mizuki S OF MANUFA	0	NG THE SAME	71971-012	5361	
APPLN. TYPE	SMALL ENTITY	ISSUE F	EE	PUI	BLICATION FEE	TOTAL FEE(S) DUE	DATE DUE	
nonprovisional	NO	\$1400	)		\$300	\$1700	06/12/2006	
EXAN	MINER	ART UN	IIT	CL/	ASS-SUBCLASS	]		
POTTER, 1	ROY KARL	2822			257-288000			
<ul> <li>CFR 1.363).</li> <li>Change of correspondence address (or Change of Correspondence address form PTO/SB/122) attached.</li> <li>"Fee Address" indication (or "Fee Address" Indication form PTO/SB/47: Rev 03-02 or more recent) attached. Use of a Customer</li> </ul>				mes of up DR, altern ne of a si attorney d patent a	on the patent front page, list of up to 3 registered patent attorneys Iternatively, a single firm (having as a member a ney or agent) and the names of up to ent attorneys or agents. If no name is will be printed. 1 2 3			
	O RESIDENCE DATA TO B			-	•• •			
PLEASE NOTE: Unless recordation as set forth in (A) NAME OF ASSIGN		elow, no assignee of this form is NO			e patent. If an assign an assignment. TY and STATE OR	nee is identified below, the c	locument has been filed for	
Please check the appropriate	e assignee category or catego	ries (will not be pr	inted on the pa	atent) :	🗆 Individual 🔲 C	corporation or other private gr	oup entity Government	
Publication Fee (No small entity discount permitted)     Payment by creater				in the amound by credit	ount of the fee(s) is en card. Form PTO-203 eby authorized by chi fumber		edit any overpayment, to ra copy of this form).	
a. Applicant claims S	s (from status indicated above MALL ENTITY status. See	37 CFR 1.27.				LL ENTITY status. See 37 C		
The Director of the USPTO NOTE: The Issue Fee and F interest as shown by the rec	is requested to apply the Issu Publication Fee (if required) v ords of the United States Pate	ue Fee and Publica will not be accepted ent and Trademark	tion Fee (if an d from anyone Office.	y) or to n other that	e-apply any previous an the applicant; a reg	ly paid issue fee to the applic sistered attorney or agent; or t	ation identified above. he assignee or other party in	
Authorized Signature	<u> </u>				Date	· · · ·		
Typed or printed name _	Typed or printed name Registration No							
This collection of informati an application. Confidential submitting the completed a this form and/or suggestion Box 1450, Alexandria, Virg Alexandria, Virginia 22313	on is required by 37 CFR 1.3 lity is governed by 35 U.S.C. pplication form to the USPT s for reducing this burden, sl jinia 22313-1450. DO NOT -1450.	11. The informatic 122 and 37 CFR O. Time will vary hould be sent to the SEND FEES OR (	n is required t 1.14. This coll depending up e Chief Inform COMPLETED	to obtain lection is oon the ir nation Of D FORMS	or retain a benefit by estimated to take 12 dividual case. Any c ficer, U.S. Patent and TO THIS ADDRES	the public which is to file (an minutes to complete, includi omments on the amount of ti I Trademark Office, U.S. Dep S. SEND TO: Commissioner	d by the USPTO to process) ng gathering, preparing, and ime you require to complete partment of Commerce, P.O. for Patents, P.O. Box 1450,	

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

	ted States Paten	t and Trademark Office	UNITED STATES DEPAR United States Patent and Address: COMMISSIONER F P.O. Box 1450 Alexandria, Virginia 223 www.uspto.gov	Trademark Office OR PATENTS
APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361
759	0 03/10/2006		EXAM	IINER
McDermott Will &			POTTER, F	ROY KARL
600 13th Street, N.V	-		ART UNIT	PAPER NUMBER
Washington, DC 20	005-3096		2822 DATE MAILED: 03/10/200	6

### Determination of Patent Term Adjustment under 35 U.S.C. 154 (b) (application filed on or after May 29, 2000)

The Patent Term Adjustment to date is 0 day(s). If the issue fee is paid on the date that is three months after the mailing date of this notice and the patent issues on the Tuesday before the date that is 28 weeks (six and a half months) after the mailing date of this notice, the Patent Term Adjustment will be 0 day(s).

If a Continued Prosecution Application (CPA) was filed in the above-identified application, the filing date that determines Patent Term Adjustment is the filing date of the most recent CPA.

Applicant will be able to obtain more detailed information by accessing the Patent Application Information Retrieval (PAIR) WEB site (http://pair.uspto.gov).

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (571)-272-7702. Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at 1-(888)-786-0101 or (571)-272-4200.

			Hif					
	Application No.	Applicant(s)						
Notice of Allowability	10/995,283	SEGAWA ET AL.						
Nonce of Allowability	Examiner	Art Unit						
	Roy K. Potter	2822						
The MAILING DATE of this communication apper All claims being allowable, PROSECUTION ON THE MERITS IS herewith (or previously mailed), a Notice of Allowance (PTOL-85) NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RI of the Office or upon petition by the applicant. See 37 CFR 1.313	(OR REMAINS) CLOSED in this app or other appropriate communication (GHTS. This application is subject to	blication. If not included will be mailed in due cours	e. THIS he initiative					
1. X This communication is responsive to <u>Applicant's response of 12/21/05</u> .								
2. $\square$ The allowed claim(s) is/are <u>39-52</u> .								
<ul> <li>3.  Acknowledgment is made of a claim for foreign priority under 35 U.S.C. § 119(a)-(d) or (f).</li> <li>a) All b) □ Some* c) □ None of the: <ol> <li>Certified copies of the priority documents have been received.</li> <li>Certified copies of the priority documents have been received in Application No. <u>10/454,682</u>.</li> <li>Copies of the certified copies of the priority documents have been received in this national stage application from the International Bureau (PCT Rule 17.2(a)).</li> </ol> </li> <li>* Certified copies not received:</li> </ul>								
Applicant has THREE MONTHS FROM THE "MAILING DATE" of noted below. Failure to timely comply will result in ABANDONM THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.	ENT of this application.							
<ol> <li>A SUBSTITUTE OATH OR DECLARATION must be submi INFORMAL PATENT APPLICATION (PTO-152) which give</li> </ol>			EOF					
5. CORRECTED DRAWINGS ( as "replacement sheets") mus								
(a) including changes required by the Notice of Draftspers		948) attached						
<ol> <li>hereto or 2) to Paper No./Mail Date</li> <li>(b) including changes required by the attached Examiner's</li> </ol>		ffice action of						
Paper No./Mail Date								
Identifying indicia such as the application number (see 37 CFR 1. each sheet. Replacement sheet(s) should be labeled as such in th	84(c)) should be written on the drawin he header according to 37 CFR 1.121(c	gs in the front (not the back) i).	of					
6. DEPOSIT OF and/or INFORMATION about the deposit attached Examiner's comment regarding REQUIREMENT for the second secon			ne					
Attachment(s) 1.  Notice of References Cited (PTO-892)	5 🗖 Notice of Informal P	atent Application (PTO-152						
2. Notice of Draftperson's Patent Drawing Review (PTO-948)	6. 🗌 Interview Summary	(PTO-413),	,					
3. Information Disclosure Statements (PTO-1449 or PTO/SB/0	Paper No./Mail Date 8), 7. 🗌 Examiner's Amendr							
Paper No./Mail Date 4.  Examiner's Comment Regarding Requirement for Deposit	8. 🗌 Examiner's Stateme	nt of Reasons for Allowance	e					
of Biological Material	9. 🗌 Other	Roy K Potter Primary Examiner Art Unit: 2822						
U.S. Patent and Trademark Office PTOL-37 (Rev. 7-05) No	tice of Allowability	Part of Paper No./Mail Da	te 20060306					

			<u> </u>			<u> </u>			SHEET 1	<u>_OF_1</u>
	СІЛ	<b>TAT</b>	ON DISCLO: TON IN AN LICATION	SURE	ATTY. DOCKET NO. 71971-012			ial no <b>1995,2</b>		
					APPLICANT Mizuki SEGAWA	A, et a	al.			
		(PT	°O-1449)		FILING DATE November 24, 2	2004	GR( 28			
		-	U	.S. PATENT	DOCUMENTS					
EXAMINER'S INITIALS	CITE NO.	Nu	Document Number mber-Kind Code2 (2 known)	Publication Date MM-DD-YYYY	Name of Patentee or Appli Document	cant of Ci	ted		s, Columns, Lir ant Passages Figures App	or Relevant
M		US	4,966,870	10/30/1990	Barber et al.					
11		US	5,384,281	01/24/1995	Kenney et al.					
·	<u> </u>	US US								
		US								
		ÜS								
	1	US								
		US								
	<b> </b>	US US	· · · · · · · · · · · · · · · · · · ·							
		US								
		US								
		US								
		US								
EXAMINER'S	r	T FA	reign Patent Document	FOREIGN PAT Publication Date	ENT DOCUMENTS Name of Patentee or	Bagas	Colum	ns, Lines	Tran	ation
INITIALS	CITE NO.		Intry Codes -Number 4 -Kind Codes (if known)	MM-DD-YYYY	Applicant of Cited Document	Whe	re Rel res Ap	evant	Yes	No
00			EP 0 706 206 A2	04/10/1996	MOTOROLA, INC.					
		<del> </del>								
	•			·	Tilly Brin, Portnent Peque, E					
ANTIALS	CITE NO.	jum	ad name of the state (ar shed.	llog, eic.), date, peg	i, tilla uf (ine ariinie (woen oppro) e(s), volume-issue number(s), p	ubisher, c	rty and	d/er countr	y whore	
	┣── ─	├						<u> </u>		+
		<b> </b>							<u> </u>	
A	2/	EX.	AMINER		1 1/28/06	DATE CO	NSID	ERED		
L//~	<u> </u>									


\*EXAMINERLIhitial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant. 1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

SHEET 1 OF 1 INFORMATION DISCLOSURE ATTY. DOCKET NO. SERIAL NO. **Divisional of Application No.** 71971-012 CITATION IN AN 10/454,682 APPLICATION APPLICANT Mizuki SEGAWA, et al. FILING DATE GROUP (PTO-1449) November 24, 2004 Not yet assigned **U.S. PATENT DOCUMENTS** EXAMINER'S CITE NO. Document Number Publication Date MM-DD-YYYY Name of Patentee or Applicant of Cited Document Pages, Columns, Lines, Where Relevant Passages or Relevant INITIALS Number-Kind Codes pro Figures Appear 4.578.128 03/1988 Mundt et al. ÚŚ 5,177,028 01/1993 Manning US 5,196,910 03/1993 Moriuchi et al. US 5,286,674 02/1994 Roth et al. 5,319,235 06/1994 ŬS Kihara et al. US 5,393,708 Hsia et al. 02/1995 US 03/1995 5.397.910 Ishimaru US 5,401,673 03/1995 Urayama 5,413,981 US 05/1995 Kim ÜS 5,433,794 07/1995 Fazan et al. US 5,497,018 03/1998 Koh US 5,521,422 05/1996 Mandelman et al. US 5,561,311 10/1998 Hamamoto et al. US 5,777,370 07/1998 Omid-Zohoor et al. 5,804,862 09/1998 Matumoto US 6,022,781 02/2000 Noble, Jr. 6,077,344 06/2000 US Shoup et al. US 6,278,138 B1 08/2001 Suzuki US 8.281.582 08/2001 Segawa et al. FOREIGN PATENT DOCUMENTS EXAMINER'S Foreign Patent Document Publication Date Name of Patentee or Pages, Columns, Lines Where Relevant Translation INITIALS Applicant of Cited Document Country Codes-Number «-Kind Codes (# known) CITE NO. MM-DD-YYYY Yes No Figures Appear JP 59181082 A 10/1984 JP 82-85481 04/1987 EP 0234988-A1 04/1987 EPA 0 243 988 11/1987 JP 03079033 A 04/1991 JP 4-48647 02/1992 JP 4-68564 03/1992 JP 4-305922 10/1992 EPA 0 513 639 11/1992 JP 6-45432 02/1994 JP 6-163843 08/1994 JP 7-273330 10/1995 JP 09162392 A 06/1997 OTHER ART (Including Author, Title, Date, Pertinent Pages, Etc.) Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.), date, page(s), volume-issue number(s), publisher, city and/or country where published. XAMINER'S INITIALS СПЕ NO. **EXAMINER** DATE CONSIDERED Ð 5 03 1 1 2

\*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered, Include copy of this form with next communication to applicant.




Application/Control No.	Applicant(s)/Patent under Reexamination	
10/995,283	SEGAWA ET AL.	
Examiner	Art Unit	
Roy K. Potter	2822	



U.S. Patent and Trademark Office

Part of Paper No. 20060306



U.S. Patent and Trademark Office

Part of Paper No. 20060306



Application/Control No.	Applicant(s)/Patent under Reexamination				
10/995,283	SEGAWA ET AL.				
Examiner	Art Unit				
Roy K. Potter	2822				

	SEARCHED						
Class	Subclass	Date	Examiner				
257	384, 336	3/6/2006	RP				
257	288, 333	3/6/2006	RP				
257	386, 389	3/6/2006	RP				
257	401	3/6/2006	RP				

INTERFERENCE SEARCHED					
Class	Class Subclass		Examiner		
257	384, 336	3/6/2006	RP		
	288, 333	3/6/2006	RP		
	386, 389		RP		
257	/401	3/6/2006	RP		

SEARC (INCLUDING SE	CH NOTES	)
	DATE	EXMR
EAST SEARCH	3/5/2006	RP

U.S. Patent and Trademark Office

Part of Paper No. 20060306



### UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE United States Patent and Trademark Office Address: COMMISSIONER FOR PATENTS P.O. Box 1450 Adexandria, Virginia 22313-1450 www.uspto.gov

**CONFIRMATION NO. 5361** 

Bib Data Sheet

Bib Data Sheet					
SERIAL NUMBER 10/995,283	FILING DATE 11/24/2004 RULE	CLASS 257	GROUP ART 2822		ATTORNEY DOCKET NO. 71971-012
APPLICANTS					
Mizuki Segawa,	Osaka, JAPAN;				
Isao Miyanaga, Osaka, JAPAN; Toshiki Yabu, Osaka, JAPAN;Takashi Nakabayashi, Osaka, JAPAN; Takashi Uehara, Osaka, JAPAN; Kyoji Yamashita, Osaka, JAPAN; Takaaki Ukeda, Osaka, JAPAN; Masatoshi Arai, Osaka, JAPAN; Takayuki Yamada, Osaka, JAPAN; Michikazu Matsumoto, Osaka, JAPAN;					
which is a DIV o	A ************************************	01 PAT 6,709,950	7,409		
** FOREIGN APPLICA JAPAN 7-19218 JAPAN 7-33011	1 07/27/1995	***			
IF REQUIRED, FOREI ** 01/21/2005	GN FILING LICENSE (	GRANTED			
Foreign Priority claimed 35 USC 119 (a-d) conditions		STATE OR	SHEETS	TOTAL	INDEPENDENT
met Verified and Acknowledged Exa	Allowance	COUNTRY	DRAWING 21	CLAIMS 14	CLAIMS 1
ADDRESS McDermott Will & Emery LLP 600 13th Street, N.W. Washington , DC 20005-3096					
TITLE					

# **EAST Search History**


Þ

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	1	"E23.001"	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/03/06 11:21
L2	0	sidewall and 11	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/03/06 11:21

.

## **EAST Search History**

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	21	"I-shaped" with sidewall same gate same active	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/02/28 12:17
L2 .	433	(257/384).CCLS.	USPAT	OR	OFF	2006/02/28 12:18
L3	5 <del>9</del> 5	(257/336).CCLS.	USPAT	OR	OFF	2006/02/28 12:18
L4	560	(257/288).CCLS.	USPAT	OR	OFF	2006/02/28 12:19
L5	202	(257/333).CCLS.	USPAT	OR	OFF	2006/02/28 12:21
L6	141	(257/386).CCLS.	USPAT	OR	OFF	2006/02/28 12:21
L7	142	(257/389).CCLS.	USPAT	OR	OFF	2006/02/28 12:21
L8	1076	(257/401).CCLS.	USPAT	OR	OFF	2006/02/28 12:21



Docket No.: 71971-012



#### PATENT

### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	:	Customer Number: 20277
Mizuki SEGAWA, et al.	:	Confirmation Number: 5361
Application No.: 10/995,283	:	Group Art Unit: 2822
Filed: November 24, 2004	:	Examiner: Roy K. POTTER

DEC 21 2005

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

### RESPONSE UNDER 37 C.F.R. § 1.111

Mail Stop Amendment Honorable Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

In response to the Office Action dated October 5, 2005, having a shortened statutory period for response set to expire January 5, 2006, Applicant respectfully requests reconsideration of the pending rejections for the reasons set forth below.

10/995,283

#### REMARKS

In response to the pending Office Action, Applicants respectfully submit that the pending rejections must be withdrawn because the cited prior art reference does not constitute valid prior art to the above-identified application for the reasons set forth below. Applicants note with appreciation the indication of allowance of claims 40-42 and 44-52.

Turning to the rejection of claims 39 and 43, as set forth on page 2 of the Office Action, these claims were rejected under 35 U.S.C. § 102 as being anticipated by USP No. 5,817,562 to Chang. The above-identified application claims priority to USP No. 6,281,562 (application Ser. No. 08/685,726), which has a filing date of July 24, 1996. Chang has an effective filing date of January 24, 1997. As such, because the effective filing date of the instant application precedes the effective filing date of Chang, Chang does not constitute valid prior art relative to the instant applicaton. As a result, the pending rejection must be withdraw.

Having fully responded to all matters raised in the Office Action, Applicants submit that all claims are in condition for allowance, an indication for which is respectfully solicited.

If there are any outstanding issues that might be resolved by an interview or an Examiner's amendment, the Examiner is requested to call Applicants' attorney at the telephone number shown below.

To the extent necessary, a petition for an extension of time under 37 C.F.R. 1.136 is hereby made. Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

ν÷ε

Michael E. Fogarty Registration Nd. 36,139

Please Recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete:dmd Facsimile: 202.756.8087 **Date: December 21, 2005** WDC99 1173131-1.071971.0012

2

			UNITED STATES DEPAR United States Patent and Address: COMMISSIONER FI P.O. Box 1450 Alexandria, Virginia 223 www.uspto.gov	Frademark Office OR PATENTS
PPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
10/995,283	11/24/2004	Mizuki Segawa	71971-012	5361
7590 10/05/2005			EXAMINER	
McDermott Will & Emery LLP 600 13th Street, N.W. Washington, DC 20005-3096			POTTER, ROY KARL	
			ART UNIT	PAPER NUMBER
Washington ()				

Please find below and/or attached an Office communication concerning this application or proceeding.

PTO-90C (Rev. 10/03)

----

	Appl	lication No.	Applicant(s)
•	10/9	95,283	SEGAWA ET AL.
Office Action Summar	γ Exar	niner	Art Unit
	Roy	K. Potter	2822
The MAILING DATE of this con Period for Reply	nmunication appears o	on the cover sheet w	ith the correspondence address
A SHORTENED STATUTORY PERIC WHICHEVER IS LONGER, FROM TI - Extensions of time may be available under the pro after SIX (6) MONTHS from the mailing date of this - If NO period for reply is specified above, the maxin - Failure to reply within the set or extended period fo Any reply received by the Office later than three m earned patent term adjustment. See 37 CFR 1.70	HE MAILING DATE O visions of 37 CFR 1.136(a). In s communication. mum statutory period will apply or reply will, by statute, cause th norths after the mailing date of	F THIS COMMUNI no event, however, may a and will expire SIX (6) MON he application to become AB	CATION. eply be timely filed ITHS from the mailing date of this communication. SANDONED (35 U.S.C. § 133).
Status			
1) Responsive to communication	s) filed on		
2a) This action is <b>FINAL</b> .	2b) This action	a is non final	
<i>i</i> —	•		are proposition as to the marite is
<ol> <li>Since this application is in cond closed in accordance with the p</li> </ol>		-	
closed in accordance with the p	nacice under Lx part	e Quayle, 1900 O.L	. 11, 400 0.0. 210.
Disposition of Claims			
4) Claim(s) <u>39-52</u> is/are pending in	n the application.		
4a) Of the above claim(s)	_ is/are withdrawn fror	m consideration.	
5) Claim(s) is/are allowed.			
6)⊠ Claim(s) <u>39 and 43</u> is/are reject	ted.		
7) Claim(s) <u>40-42 and 44-52</u> is/are	e objected to.		
8) Claim(s) are subject to re	estriction and/or elect	ion requirement.	
Application Papers			
9) The specification is objected to	by the Examiner.		
10) The drawing(s) filed on is	•	or b) objected to	by the Examiner.
Applicant may not request that any			
			(s) is objected to. See 37 CFR 1.121(d).
11) The oath or declaration is object	-	•	
Priority under 35 U.S.C. § 119			
12) Acknowledgment is made of a c		ty under 35 U.S.C. §	§ 119(a)-(d) or (f).
a) All b) Some * c) None	of:		
1. Certified copies of the pri	iority documents have	e been received.	
2. Certified copies of the pri	iority documents have	e been received in A	pplication No
3. Copies of the certified co	pies of the priority do	cuments have been	received in this National Stage
application from the Inter	national Bureau (PCT	Γ Rule 17.2(a)).	
* See the attached detailed Office	action for a list of the	certified copies not	received.
Attachment(s)			
Allaoiment(o)			Summary (PTO-413)
1) X Notice of References Cited (PTO-892)			
		Paper No(	s)/Mail Date nformal Patent Application (PTO-152)

.

Application/Control Number: 10/995,283 Art Unit: 2822

#### **DETAILED ACTION**

Claims 39 – 52 are pending. These claims are directed to a semiconductor

device

#### Claim Rejections - 35 USC § 102

The following is a quotation of the appropriate paragraphs of 35 U.S.C. 102 that

form the basis for the rejections under this section made in this Office action:

A person shall be entitled to a patent unless -

(b) the invention was patented or described in a printed publication in this or a foreign country or in public use or on sale in this country, more than one year prior to the date of application for patent in the United States.

Claims 39, 43 are rejected under 35 U.S.C. 102(b) as being anticipated by

Chang et al..

Chang et al., U.S. Patent No. 5,817,562 discloses a method for making improved polysilicon FET gate electrode structures. As shown in Figure 7, a gate insulating film 14 is formed over an active area. A gate electrode 16 is formed over the gate insulating film. L-shaped sidewalls 24 are formed over the side surfaces of the gate electrode. The L-shaped sidewalls 24 are polysilicon oxide. In column 7, line 23 describes a silicide layer being used to contact source/drain areas 23.

#### Allowable Subject Matter

Claims 40-42 and 44 – 52 are objected to as being dependent upon a rejected base claim, but would be allowable if rewritten in independent form including all of the limitations of the base claim and any intervening claims.

Application/Control Number: 10/995,283 Art Unit: 2822

The prior art does not disclose that L-shaped sidewalls are of silicon nitride. They are disclosed as being silicon oxide.

The prior art does not disclose a protection oxide between the gate electrode and the L-shaped sidewall.

The prior art does not disclose a second silicide layer on the gate oxide.

## Conclusion

Any inquiry concerning this communication or earlier communications from the examiner should be directed to Roy K. Potter whose telephone number is 571 272 1842. The examiner can normally be reached on M-F.

Information regarding the status of an application may be obtained from the Patent Application Information Retrieval (PAIR) system. Status information for published applications may be obtained from either Private PAIR or Public PAIR. Status information for unpublished applications is available through Private PAIR only. For more information about the PAIR system, see http://pair-direct.uspto.gov. Should you have questions on access to the Private PAIR system, contact the Electronic Business Center (EBC) at 866-217-9197 (toll-free).

Ŕoy K Potter Primary Examiner Art Unit 2822

								SHEE	<u>T_I_OF_1</u>	
INFC			ON DISCLOS	SURE	ATTY. DOCKET NO. 71971-012	Div	RIAL NO. visional of Application No.			
			ICATION			10/	454,682	2		
					APPLICANT Mizuki SEGAWA, et al.					
(PTO-1449)					FILING DATE November 24, 2004		OUP t yet as	esinned		
				U.S. PATENT	DOCUMENTS			<u> </u>		
EXAMINER'S	CITE	T	Document Number	Publication Date	Name of Patentee or Appli	cant of Cited	Page	s. Columns.	Lines, Where	
INITIALS	NO.	Nun	nber-Kind Codez (7 known)	MM-DD-YYYY	Document				es or Relevant	
100			4,578,128	03/1986	Mundt et al.					
m		US	5,177,028	01/1993	Manning		<u> </u>			
		US	5,196,910	03/1993	Moriuchi et al.		<b> </b>			
	· · · · ·	US US	5,286,674 5,319,235	02/1994	Roth et al. Kihara et al.		+			
		US	5,393,708	02/1995	Hsia et al.		<u> </u>			
- Charles		US	5,397,910	03/1995	tshimaru					
Ø.		US	5,401,673	03/1995	Urayama					
on		US	5,413,981	05/1995	Kim					
111		US	5,433,794	07/1995	Fazan et al.					
M		US	5,497,016	03/1996	Koh		1			
d'h		US	5,521,422	05/1996	Mandelman et a					
		US	5,561,311	10/1996	Hamamoto et al.					
<u>P</u>	_	US	5,777,370	07/1998	Omid-Zohoor et al.					
		US	5,804,862 6,022,781	02/2000	Matumoto Noble, Jr.					
m		US	6,077,344	06/2000	Shoup et al.	· · ·				
- Ann		US	6,278,138 B1	08/2001	Suzuki					
1		US	6,281,562	08/2001	Segawa et al.					
· · · · · · · · · · · · · · · · · · ·				FOREIGN PAT	ENT DOCUMENTS		•			
EXAMINER'S INITIALS	CITE NO.		eign Patent Document htry Codes -Number 4 -Kind Codes (if known)	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Colum Where Re Figures A	levant	Tı Yes	ranslation No	
M			JP 59181062 A	10/1984						
110			JP 62-85461	04/1987						
<u>A</u>		L	EP 0234988-A1	04/1987						
12-		<b> </b>	EPA 0 243 988	11/1987	· · · · · · · · · · · · · · · · · · ·					
AP2		<u>  · · · </u>	JP 03079033 A JP 4-48647	04/1991						
- and		<u> </u>	JP 4-68564	03/1992						
117		<u> </u>	JP 4-305922	10/1992					· · · · ·	
H.			EPA 0 513 639	11/1992						
PP			JP 6-45432	02/1994	-					
11			JP 6-163843	06/1994						
a			JP 7-273330	10/1995						
m	L	L	JP 09162392 A	06/1997						
EXAMINER'S INITIALS	CITE NO.	incluc journa publia	le name of the author (in ( a), serial, symposium, cata	CAPITAL LETTERS)	Title, Date, Pertinent Pages, El , title of the article (when approp e(s), volume-issue number(s), pr	oriate), title of th	e item (boo d/or countr	ok, magazin y where	ю,	
A	or	<i>f</i>	Juniner Jai		7/15/03	DATE CONSID	ERED			

.

\*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant. 1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

.

.

					R		Applicant(s) Reexamina SEGAWA E		
		Notice of Reference	es Cited		Examiner Art Unit		Art Unit		
					Roy K. Potte	er	2822	Page 1 of 1	
<u> </u>				U.S. P	ATENT DOCUN	ENTS			
*		Document Number Country Code-Number-Kind Code	Date MM-YYYY			Name		Classification	
	A	US-5,817,562	10-1998	Chang	et al.			438/305	
	В	US-							
	С	US-							
	D	US-					• • • • • • • • • • • • • • • • • • •		
	E	US-							
	F	US-							
	G	US-							
	н	US-						· · · · · - · · · · · · · · · · · · · ·	
	1.	US-							
	J	US-							
	к	US-							
۵	L	US-							
	м	US-							
	-	•		FOREIGN	PATENT DOC	UMENTS		•	
<b>•</b>	<u> </u>	Document Number	Date		Savata i			Olevelfeetier	

*		Document Number Country Code-Number-Kind Code	Date MM-YYYY	Country	Name	Classification
	N					
	0					
	Ρ					
	Q					
	R					
	S					
	т					

#### NON-PATENT DOCUMENTS

*		Include as applicable: Author, Title Date, Publisher, Edition or Volume, Pertinent Pages)
	U	
	v	
٥	w	
	x	s reference is not being furnished with this Office action. (See NRER \$ 707.05(a) )

\*A copy of this reference is not being furnished with this Office action. (See MPEP § 707.05(a).) Dates in MM-YYYY format are publication dates. Classifications may be US or foreign.

U.S. Patent and Trademark Office PTO-892 (Rev. 01-2001)

Notice of References Cited

Part of Paper No. 20050930



Application/Control No.	Applicant(s)/Patent under Reexamination				
10/995,283	SEGAWA ET AL.				
Examiner	Art Unit				
Roy K. Potter	2822				

SEARCHED									
Class	Subclass	Date	Examiner						
	<u>.</u>								


INTERFERENCE SEARCHED										
Class	Subclass	Date	Examiner							
L			L							

·

SEARCH NOTES (INCLUDING SEARCH STRATEGY)							
		DATE	EXMR				
EAST SEARCH		9/15/2005	RP				
,	•						

U.S. Patent and Trademark Office

Part of Paper No. 20050930



U.S. Patent and Trademark Office

Part of Paper No. 20050930

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L1	822	interconnect same barrier same seed same metal	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:17
L2	2	(("6709950") or ("6281562")).PN.	USPAT	OR	OFF	2005/09/15 16:17
L3	22	("4578128"   "5177028"   "5196910"   "5286674"   "5319235"   "5397910"   "5401673"   "5413961"   "5433794"   "5497016"   "5521422"   "5561311"   "5777370"   "5804862"   "6022781"). PN. OR ("6281562").URPN.	US-PGPUB; USPAT; USOCR	OR	OFF	2005/09/15 16:23
L4	1466	"L-shaped" with sidewall	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:23
L5	50	"L-shaped" with sidewall same gate adj electrode	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28
L6	14	"L-shaped" with sidewall same gate adj electrode same silicide	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28

. .

.

di,


Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
LI	822	interconnect same barrier same seed same metal	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:17
12	2	(("6709950") or ("6281562")).PN.	USPAT	OR	OFF	2005/09/15 16:17
L3	22	("4578128"   "5177028"   "5196910"   "5286674"   "5319235"   "5397910"   "5401673"   "5413961"   "5433794"   "5497016"   "5521422"   "5561311"   "5777370"   "5804862"   "6022781"). PN. OR ("6281562").URPN.	US-PGPUB; USPAT; USOCR	OR	OFF	2005/09/15 16:23
L4	1466	"L-shaped" with sidewall	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:23
15	50	"L-shaped" with sidewall same gate adj electrode	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28
L6	14	"L-shaped" with sidewall same gate adj electrode same silicide	US-PGPUB; USPAT; USOCR; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2005/09/15 16:28

<u>\_\_\_\_\_</u>


.

Search History 9/15/05 4:29:44 PM Page 1 C:\Documents and Settings\RPotter\My Documents\EAST\Workspaces\10657437.wsp

...



# **Best Available Copy**







### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	:	Customer Number: 20277
Mizuki SEGAWA, et al.	:	Confirmation Number: 5361
Application No.: 10/995,283	:	Group Art Unit: 2812
Filed: November 24, 2004	:	Examiner: Not yet assigned

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

# SUPPLEMENTAL INFORMATION DISCLOSURE STATEMENT

Mail Stop AMENDMENT Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

In accordance with the provisions of 37 C.F.R. 1.56, 1.97 and 1.98, the attention of the Patent and Trademark Office is hereby directed to the references listed on the attached form PTO-1449. It is respectfully requested that the references be expressly considered during the prosecution of this application, and that the references be made of record therein and appear among the "References Cited" on any patent to issue therefrom.

Please be advised that U.S. references <u>6.077</u>, 34<u>4 and 6.278,138 B</u> were inadvertently listed on the PTO-1449 filed on November 24, 2004. and need not be considered by the Examiner for this application.

This Information Disclosure Statement is being filed within three months of the U.S. filing date OR before the mailing date of a first Office Action on the merits. No certification or fee is required.

#### 10/995,283

Each non-English language reference was first cited in a corresponding foreign application search report or office action and its relevance discussed therein. A copy of the foreign search report or office action is attached for the Examiner's information.

Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOJT WILL & EMERY LLP

Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087 **Date: March 9, 2005** 

	,	3							SHEET <u>1</u>	OF 1
INFC	)RM/	TI	ON DISCLO	SUŘE	ATTY. DOCKET NO.		SER	IAL NO.		
			ION IN AN		71971-012		10/	995,2	83	
1			ICATION							
					APPLICANT Mizuki SEGAW	A, et a	al.			
		(PT	O-1449)		FILING DATE November 24, 2	2004	GRO <b>281</b>			
			U	.S. PATEN	<b>T DOCUMENTS</b>					
EXAMINER'S INITIALS	CITE NO.	Nui	Document Number mber-Kind Code2 (3 known)	Publication Dat MM-DD-YYYY	Name of Patentee or Appli Document	Document Relevant F			s, Columns, Lin ant Passages o Figures Appe	or Relevant
		US	4,966,870	10/30/1990	Barber et al.				·	
		US US	5,384,281	01/24/1995	Kenney et al.					
		US								
		US								
		ŪS								
		US								
		US								
		US US								
		US								
		US								
		US								
		US								
EXAMPLEDIO	r	1 5	ning Datast Damast		ATENT DOCUMENTS		0.1			1 - 1'
EXAMINER'S INITIALS	CITE NO.		reign Patent Document intry Codes -Number ₄-Kind Codes ( <i>if known</i> )	Publication Date MM-DD-YYYY	Applicant of Cited Document		re Rele res Ap	evant	Yes	lation No
		<u> </u>	EP 0 706 206 A2	04/10/1996	MOTOROLA, INC.	<b> </b>				
	<u> </u>	-				<u> </u>				
					1	1				<u> </u>
						L				
EXAMINER S	CITE NO.		ao name of the author (in a), serial, symposium, cata	CAPITAL LETTER	107 Title Data, Partmant Parada, E 18). title of file addicte (wash appro age(s), volume issue number(s) ip	priato), titl				
	<u>†                                    </u>	1								
		EX	AMINER			DATE CO	NSIDE	RED		

EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered.
Include copy of this form with next communication to applicant.
Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

# EPAX FORI ()


(10)	(III)	Europäisches Patentamt						
(19)		European Patent Office						
	<u> </u>	Office européen des brevets	i	(11)	EP 0 706 206 A2			
(12)	)	EUROPEAN		PPLICATIO	N			
(43)	Date of public 10.04.1996	cation: Bulletin 1996/15	(51)	Int. Cl. <sup>6</sup> : <b>H01L</b>	. 21/311			
(21)	Application n	umber: 95114230.6						
(22)	Date of filing:	11.09.1995						
(84)	Designated C DE FR GB IT	Contracting States:		Koh, Ai Austin, Texas 7	78729 (US)			
(30)	Priority: 19.0	9.1994 US 308224	(74)	Representative: Motorola	Hirsz, Christopher Stanislaw et al			
(71)		DTOROLA, INC. I, IL 60196 (US)		European Intell Midpoint	ectual Property Operations			
• •	<ul> <li><sup>7</sup>2) Inventors:</li> <li>Lin, Jung-Hui</li> <li>Austin, Texas 78750 (US)</li> </ul>			Alencon Link Basingstoke, Hampshire RG21 1PL (GB)				

#### (54) Method for etching silicon nitride

(57) In accordance with the present invention, a silicon nitride layer (20) in a semiconductor device (10) is anisotropically etched selectively to both silicon dioxide, for example gate oxide layer (16), and to silicon, for example, silicon substrate (12) and polysilicon gate electrode (18). The silicon nitride layer is etched in a plasma etch system using  $CF_4$ ,  $O_2$ , and argon gases. In other applications of the present invention, the etch method is used to remove an ONO dielectric stack and to remove a silicon nitride etch stop layer selectively to both active regions and isolation regions to form contacts or local interconnects across these regions.

Fritted by Flank Herby (UK) Business Survius a 11-4 a 4

ESELUCIÓN COMPLANDO



10

#### Description

#### Field of the Invention

The present invention relates generally to methods for etching silicon nitride, and more specifically to methods for etching silicon nitride films in semiconductor devices.

#### Background of the Invention

Silicon nitride is used in semiconductor devices for a variety of reasons, including use as etch stop layers, masking layers, sidewall spacers, gate dielectrics, and the like. Because silicon nitride is used so heavily in the 15 manufacture of semiconductor devices, a variety of etch chemistries are necessary in order to remove the silicon nitride from selective areas of the device. In removing silicon nitride, it is often necessary to etch the silicon nitride away without damaging or etching underlying lay-20 ers within the semiconductor device. For example, it is often necessary to remove silicon nitride selectively to an underlying layer of silicon dioxide, or to an underlying polysilicon layer, or to the silicon substrate. A variety of dry etch chemistries exist which accomplish these objec-25 tives. For example, a common dry etch which is used to etch silicon nitride selectively to silicon dioxide uses SF<sub>6</sub>. As another example, a chemistry of CHF3 and O2 is used to dry etch silicon nitride selectively to silicon. As is evident from these examples, different dry etch chemistries 30 are often required to etch silicon nitride selectively to silicon dioxide and silicon. To date, no dry etch chemistry has been developed which can etch silicon nitride selectively to both silicon dioxide and to silicon simultaneously with acceptable selectivity values. A dry silicon nitride 35 etch having selectivity to both silicon dioxide and silicon would be a welcome advance in the field of semiconductor manufacturing, particularly in areas such as local interconnect and sidewall spacer technology.

#### Brief Description of the Drawings

FIGs. 1-3 are cross-sectional illustrations of a portion of a semiconductor device wherein sidewall spacers are formed in accordance with the present invention.

FIGs. 4-6 are cross-sectional illustrations of a portion of a semiconductor device wherein the present invention is used for the manufacture of a device which includes an ONO (oxide-nitride-oxide) gate dielectric stack.

FIGs. 7-9 are cross-sectional illustrations of a portion of a semiconductor device wherein a local interconnect is formed in accordance with the present invention.

#### Detailed Description of a Preferred Embodiment

In accordance with the present invention silicon nitride can be dry etched selectively to both silicon dioxide and silicon. Etching is accomplished in a plasma etch system and is anisotropic in nature. The selectivity and anisotropic nature of the etch is achieved through the use of  $CF_4$  and  $O_2$  gases with the addition of an inert gas, such as argon. While  $CF_4$ ,  $O_2$  and argon may be known individually for use in etching materials in semiconductor manufacturing, a combination of these gases in accordance with the present invention can achieve results not accomplished with prior art methods. For example, in prior art methods use of these gases to etch silicon nitride could not be achieved anisotropically, nor could the gases in combination be used to etch silicon nitride selectively to both silicon dioxide and silicon.

A preferred embodiment of the present invention employs a plasma etch system which does not generate a plasma downstream from the material to be etched, rather a plasma is generated within the etch chamber where the device to be etched is located. As an example, a magnetron etcher, such as Applied Materials' AMT5000, is a suitable etch system for practicing the present invention. Specific process parameters may vary depending on the type of plasma etch system used; however, the following process parameters have been demonstrated as providing the foregoing characteristics in the magnetron etch system. A pressure of the etch chamber is held to between 50-300 mTorr, while the RF power is held between 100-300 Watts. A CF4 gas is introduced into the etch chamber at a rate of 2-8 standard cubic centimeters per minute (sccm). The flow rate of oxygen is 5-35 sccm, while the flow rate of an inert gas is between 40-140 sccm. While in a preferred embodiment argon is used as the inert gas, it is anticipated that other inert gases can be used, for example, xenon, helium, or nitrogen. With the foregoing process parameters, the selectivity of a plasma-enhanced chemical vapor deposited (PECVD) silicon nitride film etched selectively to oxide ranges from 1.5:1 to 9:1, with 33 out of 35 combinations achieving a selectivity greater than 2:1. Also with the foregoing process parameters, the selectivity of etching a PECVD silicon nitride film selectively to polysilicon ranges from 2.3:1 to 17:1, with 34 cut ot 35 combinations achieving a selectivity greater than 2.5:1.

Within the above process parameter ranges, the mechanism for etching silicon nitride in accordance with the invention involves both a chemical aspect and a physical bombardment or sputtering component, as opposed to being purely chemical mechanism. Thus, the etch may be classified as a reactive ion etch (RIE). The physical etch mechanism can be attributed to the facts that the etch system used is not a downstream etcher, that the pressure is maintained relatively low, that the silicon nitride is etched anisotropically, and that the ion energy within the etch chamber is relatively high (about 200 Volts).

While various combinations within the process parameter ranges provided above can successfully be used to etch silicon nitride selectively to both silicon dioxide and silicon, more preferred process parameter ranges are as follows: etch chamber pressure of 150-300

4<u>0</u>

45

50

10

20

25

30

35

40

45

50

mTorr; RF Power between 100-300 Watts; CF4 flow rate of 2-8 sccm; O<sub>2</sub> flow of 20-35 sccm, and inert (argon) flow rate of 40-140 sccm. Selectivity of silicon nitride to oxide within the preferred process parameter ranges is about 6:1 to 10:1, while selectivity of silicon nitride to silicon is about 12:1 to 17:1. A precise set of process parameters as used in the magnetron etch system which achieves a selectivity of silicon nitride to oxide of 8:1 and a selectivity of silicon nitride to polysilicon of 16:1 is as follows: pressure equal to 150 mTorr; RF power equal to 200 Watts; CF<sub>4</sub> flow rate equal to 3 sccm; O<sub>2</sub> flow rate equal to 30 sccm; and inert gas (argon) flow rate equal to 60 sccm. At all times the magnetic field used in the magnetron etch system was held to 30 gauss; however, it is anticipated that an increase or decrease in the magnetic field would only increase or decrease, respectively, the etch rates without adversely affecting the etch selectivities. Accordingly, the present invention may also achieve acceptable selectivity levels in the absence of any magnetic field. Also, it is noted that the etch selectivities resulting from the above processes occurred in etching silicon nitride in the presence of a photoresist mask, and that etch selectivities without a resist mask in place may be lower due to a lower concentration of polymers within the etch chamber.

Although the precise mechanisms for how the present invention as described above achieves selectivity to both silicon dioxide and silicon and achieves an anisotropic etch are not fully understood, experimentation has led to observation of some trends. The selectivity of silicon nitride to both silicon dioxide and polysilicon increases as the oxygen flow rate is increased within the range specified above (without varying any other process parameters). Varying only the RF Power within the range specified above resulted in an initial increase in both the selectivity to oxide and polysilicon, but then both selectivities begin to decrease as the end of this range is approached. Increasing the CF4 flow rate without varying other process parameters tends to decrease the selectivity to both oxide and polysilicon. Increasing the flow rate of argon likewise decreased the solectivity to bom oxide and polysilicon: however, the rate of decreace is less drastic than the trend observed with the CF4 flow rate. Finally, increasing the pressure through the range specified above tends to increase the selectivity of etching silicon nitride to both oxide and polysilicon. How selectivities are affected by varying more than one process variable at a time have not been analyzed, so that the interaction of the various process variables is not understood. Further, experiments indicate that selectivities to both silicon dioxide and silicon are optimized within the above specified process parameter ranges when the flow rate of  $O_2$  is at least three , and preferably at least four, times as great as the flow rate of CF4, and when the inert (argon) gas flow rate is at least fifteen, 55 and proferably at least sixteen, times as great as the flow rate of CF<sub>4</sub>.

As mentioned earlier, silicon nitride has a variety of uses within the manufacture of semiconductor devices.

These applications, and advantages, of the present invention will be more clearly understood from the following detailed description taken in conjunction with the accompanying drawings. FIGs. 1-9 illustrate three examples of applications for use of the present invention in semiconductor manufacturing; however, other applications no doubt exist. It is important to point out that the illustrations may not necessarily be drawn to scale and that there may be other embodiments of the present invention which are not specifically illustrated. Throughout the various views, like reference numerals are used to designate identical or corresponding parts.

FIGs. 1-3 illustrate using the present invention to form silicon nitride sidewall spacers. As shown in FIG. 1, 15 a semiconductor device 10 includes an active region of a semiconductor substrate 12. Within substrate 12 are doped regions 14 which serve as source and drain regions of an MOS (Metal Oxide Semiconductor) transistor. Typically, substrate 12 will be formed of single crystal silicon and doped regions 14 are formed by diffusing or implanting impurity atoms, either P-type or Ntype, into the substrate. Overlying substrate 12 is a gate oxide layer 16, which is typically thermally grown to a thickness of less than 300Å. A polysilicon gate electrode 18 is patterned on the gate oxide layer. Gate electrode 18 is aligned such that sides or edges of the gate electrode are closely aligned with doped regions 14, although in actual manufacturing the doped regions are typically formed after the polysilicon gate electrode is patterned and are self-aligned to the gate electrode. After the gate electrode and doped regions have been defined on substrate 12, the polysilicon may be oxidized to form an oxide layer 19 on the gate electrode. A silicon nitride layer 20 is then deposited using conventional chemical vapor deposition (CVD). In accordance with this embodiment of the present invention, silicon nitride layer 20 will be used as a masking layer in a self-aligned silicide process. Silicide is often formed on polysilicon members and doped regions to improve the conductivity between these members and other conductive members within the device, such as contacto. A self-aliqued silicide process. involves using a mask to protect those regions of the device which are not to be silicided, and wherein the silicidation process can occur without a separate lithography step (i.e. the silicidation is self-aligned).

To achieve the self-aligned silicidation process in device 10 in accordance with the present invention, a resist mask 22, for example a photoresist mask, is formed over the device as illustrated in FIG. 1. Next, silicon nitride layer 20 is anisotropically etched with the resist mask in place using the etch method previously described in accordance with the invention. The resulting structure is illustrated in FIG. 2, wherein portions of silicon nitride layer 20 which were not protected by resist mask 22 in FIG. 1 have been anisotropically etched to form sidewall spacers 24 along sidewalls of polysilicon gate electrode 18 and wherein portions of silicon nitride layer 20 which were protected by resist mask 22 remain intact. Notice that as a result of the etch, gate oxide layer

CNSUDDI REF 1771 I.I. A

16 is not attacked, since the etch chemistry used to etch silicon nitride in accordance with the present invention is selective to silicon dioxide. It is desirable to not remove gate oxide layer 16 in order to avoid damaging the underlying substrate when removing the silicon nitride layer by a plasma etch, even though the oxide layer may subsequently be removed.

In prior art methods which have attempted to achieve similar results, a problem known as silicon pitting 10 has arisen. Silicon pitting results from attempting to etch a silicon nitride layer selectively to a thin silicon dioxide layer. Prior art chemistries have the ability to etch silicon nitride selectively to silicon dioxide. An example is the use of SF6. But many of these chemistries are not selective to silicon, such that if the underlying silicon dioxide 15 layer may be damaged or may include defects, the etch used to etch the silicon nitride selectively to the silicon dioxide will end up etching any underlying silicon or polysilicon members. The present invention overcomes the problem of silicon and polysilicon pitting because even if 20 gate oxide layer 16 or oxide layer 19 is damaged or includes defects, the etch used to etch silicon nitride layer 20 is selective to both silicon dioxide and silicon such that etching silicon nitride layer 20 will not etch any portion of silicon substrate 12 or polysilicon gate elec-25 trode 18

After silicon nitride layer 20 is etched in accordance with the present invention, portions of gate oxide layer 16 and oxide layer 19 which are not protected by either sidewall spacers 24 or remaining portions of silicon nitride layer 20 are then removed with a conventional wet etch to expose portions of doped regions 14 and gate electrode 18, as illustrated in FIG. 3. The exposed portions of doped regions 14, and any exposed polysilicon, undergo a conventional silicidation process. A typical silicidation process involves the deposition of titanium or other refractory metal across the entire device, and thermally reacting the metal with adjacent silicon members to form a refractory metal silicide. An etch is then used to remove unreacted portions of the titanium layer, without removing the reacted Manium silicide FIG 3 musfinites silicido regiono 26 formad within buili doped regions 14 and polysilicon gate electrode 18 in accordance with this embodiment of the present invention.

Another embodiment of the present invention involves the use of ONO (oxide-nitride-oxide) diclectric stacks in a semiconductor device. ONO stacks are sometimes used as gate dielectrics between a floating gate and a control gate of a nonvolatile memory device. An example of this application is illustrated in FIGs. 4-6, which illustrate in cross-section a portion of a semiconductor device 40. Device 40 includes a semiconductor substrate (for example a silicon wafer) having a logic portion 44 and an memory portion 46. The logic portion and memory portion are separated from one another by an isolation region 48, which may be conventional field oxide isolation or trench oxide isolation. As illustrated in FIG. 4, a thin gate oxide layer 50 (about 85Å) is grown over both the memory and logic portions of the substrate.

Then, a polysilicon floating gate electrode is formed over the gate oxide layer within memory portion 46. Next, an ONO dielectric stack having a bottom silicon dioxide layer 54, a silicon nitride layer 56, and a top silicon dioxide layer 58 is formed. Bottom silicon dioxide layer 54 is thermally grown by oxidation of silicon and/or polysilicon to a thickness of about 220Å over polysilicon floating gate electrode 52. Due to the presence of gate oxide layer 50 elsewhere in device 40, additional oxidation of these areas will be much less; therefore, bottom oxide layer 54 is only illustrated over the gate electrode. Silicon nitride layer 56 is then deposited using conventional CVD to a thickness of about 150Å across the entire device, as illustrated in FIG. 4. Top silicon dioxide laver 58 is formed by oxidizing the silicon nitride layer to produce a very thin oxide layer of about 30Å.

ONO dielectric stacks, such as that described above, are often used to separate floating gates from control gates in non-volatile memory devices due to a favorable ability of such a dielectric stack to retain charge. However, the stack is not used in logic portions of devices, and therefore is usually removed. To remove the ONO from logic portion 44, a resist mask 60, for instance a photoresist mask, is formed over the memory portion of device 40, and unmasked portions of the ONO (or ON) stack in the logic portion are removed by etching. A problem in removing the ONO (or ON) is the possibility of damaging the underlying substrate. For instance, in reference to FIG. 4, in removing silicon nitride layer 56 over logic portion 44, one could use a dry etch which is 30 selective to silicon dioxide to stop on gate oxide layer 50. However, as discussed above, known dry etches which are selective to silicon dioxide are not selective to silicon. such that damage or defects in gate oxide layer 50 could 35 lead to pitting of the underlying substrate. Such damage to the substrate is undesirable since it adversely affects the integrity of subsequently grown oxide layers. One could instead use a dry etch selective only to silicon so that silicon nitride layer 56 and gate oxide layer 50 are 40 simultaneously removed over logic portion 44; however this too will lead to some degree of gemage to the substrate despite the selectivity to silicon since the ctch is a dry etch. A known method to overcome this problem is to form a thicker sacrificial oxide layer (e.g. 400Å) in the logic portion of the device than in the memory device so 45 that in removing the ONO (or ON) in the logic areas using a plasma etch selective to silicon, there is a much reduced chance of punching through the thicker sacrificial oxide layer and damaging the silicon. Instead, the 50 plasma etch is terminated about halfway through the sacrificial oxide layer, and a wet etch is used to etch the remaining half of the sacrificial oxide layer without damaging the silicon. A true gate oxide (as opposed to the thick sacrificial oxide) is then grown over the logic por-55 tion. As is evident, such a solution to the problem involves the additional steps of having to grow two different initial oxide layers of different thicknesses in the logic and memory portions of the device.

ENERGIAL REF. SHARE NO REAL AND REP.

10

With the present invention, the additional steps discussed above are not necessary. As illustrated in FIG. 4, a thin gate oxide layer 50 of uniform thickness can be formed over both logic and memory portions of the device. In accordance with the present invention, top oxide layer 58 and silicon nitride layer 56 are removed from unmasked portions of the device 40 over logic portion 44 using the inventive etch method described previously. Although the etch is selective to oxide, top oxide layer 58 is thin enough (about 30Å) so that the etch will remove the layer. However, the etch is selective enough so that silicon nitride layer 56 can be removed selectively to gate oxide layer 50, as illustrated in FIG. 5. Furthermore, since the etch is also selective to silicon, there is no threat of damaging underlying substrate 42 in logic portion 44 even though gate oxide layer 50 may be damaged or have defects therein.

FIG. 6 illustrates how processing of device 40 may proceed after the ONO (or ON) stack is removed from the logic portion of the device. A thicker true gate oxide layer is needed in the logic portion of the device than in the memory portion of the device; therefore, a thermal oxidation step is used to grow a gate oxide layer 62 to about 350Å. This is preferably accomplished by first stripping gate oxide layer 50 from above logic portion 44 using a conventional wet etch, and growing a new gate oxide layer 62. A second polysilicon layer is then deposited and patterned to form a gate electrode 64 within logic portion 44 and a control gate electrode 66 overlying floating gate electrode 52 within memory portion 46. The ONO dielectric stack separates floating gate electrode 52 from control gate electrode for enhanced charge storage capability.

Another application in which the present invention is useful is in the formation of local interconnects in semiconductor devices. FIGs. 7-9 illustrate in cross-section a portion of a semiconductor device 70 in which a local interconnect is formed in accordance with the present invention. As illustrated in FIG. 7, device 70 includes a semiconductor substrate 72 having an active region 74 and an isolation region 76. Isolation region 76 is proforably a trench isolation region formed of silicon dioxide in accordance with conventional trench isolation methods. although it may instead be formed as a conventional field oxide. Active region 74 includes an N-well 78 having a P+ doped region 60 formed therein. Alternatively, an N+ doped region may be formed in a P-well in active region 74. Doped region 80 may also include a silicide region 82, for example, a titanium silicide layer, over the doped region.

Formed over isolation region 76 is a polysilicon line 84. Elsewhere in device 70, polysilicon line is likely to be a gate electrode of a transistor; however, it is often necessary to connect such an electrode to other portions of the device, in which case the polysilicon line may be routed across isolation regions. Often, it is desirable to electrically connect the routed polysilicon line to a portion of the active region. One method of achieving this connection is through use of a local interconnect. A known

method for forming a local interconnect in this situation involves depositing a dielectric layer, such as PSG (phospho-silicate glass) or BPSG (boron-doped phospho-silicate glass), over the device and etching a hole in the dielectric layer which exposes both the polysilicon line and portions of the active region to be connected. A problem in accomplishing this etch is that it is difficult to etch PSG or BPSG selectively to underlying isolation region 76 since both may be comprised of silicon dioxide. As a result, in removing the dielectric layer, it is likely that isolation region 76 would be overetched or recessed, thereby causing leakage problems in any devices formed within the active region.

The present invention overcomes such leakage 15 problems by employing an etch which is selective to both silicon dioxide and silicon in conjunction with using a silicon nitride etch mask. As illustrated in FIG. 7, and in accordance with the present invention, polysilicon line 84 is routed over isolation region 76. Adjacent sidewalls of polysilicon line 84 are optional sidewall spacers 86. 20 The polysilicon line may optionally include a silicide region 82 as well. A layer of silicon nitride is then deposited over device 70, including over active region 74, isolation region 76, and polysilicon line 84. In a preferred embodiment of the present invention, silicon nitride layer 88 is deposited using a plasma-enhanced chemical vapor deposition (PECVD) process such as those known in the art. Next a dielectric layer 90 is deposited over silicon nitride layer 88. Dielectric layer 90 may be BPSG, PSG, TEOS (tetra-ethyl-ortho-silicate), a SOG (spin-on-30 glass), or a similar dielectric material. A resist mask 92, for example a photoresist mask, is formed over dielectric layer 90 such that an opening 94 in the resist mask defines the appropriate area where a local interconnect is to be formed. Once a patterned resist mask is in place, 35 dielectric layer 90 is etched selectively to silicon nitride layer 88 within opening 94. This may be accomplished using any of several known methods in the industry to etch silicon dioxide or similar material selectively to silicon nitride for example by dry etching used OHFs and argon. As a result of this etch, dielectric laver 90 within opening 94 is removed, however, silicon nitride layer 88 remains intact within opening 94. At this point, exposed portions of silicon nitride layer 88 within opening 94 are etched by the inventive etch process described above to expose doped region 80 and polysilicon line 84 (or silicide regions 82 if present), as illustrated in FIG. 8. The silicon nitride layer is etched in accordance with the present invention in an anisotropic manner and such that the silicon nitride is etched selectively to both silicon dioxide (isolation region 76) and silicon (doped region 80, polysilicon line 84, silicide regions 82). Because the etch is anisotropic, residual sidewall spacers 96 of silicon nitride may be formed adjacent to sides of polysilicon line 84 or along sidewall spacers 86 if present. In prior art processes used to form local interconnect structures similar to that illustrated in FIG. 7, etches used to remove a silicon nitride layer often resulted in an overetch in either the silicon dioxide material used to form isolation

172511671 1 40

45

50

EP 0 706 206 A2

region 76 or in silicon within the active region 74. However, with the present invention, the silicon nitride layer 88 can be removed selectively to both these regions. thereby minimizing the possibility of junction leakage. Once the active region and polysilicon member overlying 5 the isolation region are exposed, as illustrated in FIG. 8, a glue layer 97 if formed along the sidewalls and bottom of opening 94. Glue layer 97, illustrated in FIG. 9, is used to promote adhesion between dielectric layer 90 and a subsequently deposited conductive material. The conductive material is deposited to fill opening 94, thereby electrically connecting polysilicon line 84 and doped region 80. As an example, a layer of tungsten may be deposited across device 70 and subsequently etched or polished back to form a local interconnect 98, as illustrated in FIG. 9. In the case of using tungsten, a suitable glue layer 97 includes a combination of titanium and titanium nitride to promote adhesion of the tungsten to the adjacent dielectric layer. Rather than using a conductive material to electrically connect a polysilicon line to the 20 active region, the conductive material could instead be used to simply make a contact to the active region. For example, opening 94 may be patterned only over active region 74 and a portion of isolation region 76, without encompassing another conductive member, such as 25 polysilicon line 84.

The foregoing description and illustrations contained herein demonstrate many of the advantages associated with the present invention. A method for etching silicon nitride using CF<sub>4</sub>, O<sub>2</sub>, and an inert gas, such 30 as argon, etches silicon nitride anisotropically, while at the same time etches selectively to underlying silicon dioxide and silicon materials. As previously described, such an etching method is useful in a variety of applications in manufacturing semiconductor devices, including 35 forming silicon nitride sidewall spacers overlying a thin oxide layer, removing an ONO dielectric stack over a thin oxide to avoid damage to the underlying substrate, and forming a local interconnect or a contact between an active region and a conductive member overlying a die-::: feature realizion region. While only those three specific applications have been illustrated and described herein, it is anticipated that other applications of the present invention will become apparent given the widespread use of silicon nitride in semiconductor devices. In addi-45 tion to the many applications of using the present invention, a further advantage is that the present invention is easily implementable in a manufacturing environment since suitable plasma etch systems and gases used are readily available. Moreover, incorporation of a method in 50 accordance with the present invention into a manufacturing process has an advantage of eliminating many existing process steps which are otherwise required to overcome problems that prior art methods have relating to poor selectivity and the isotropic nature of these meth-55 ods when etching silicon nitride.

Thus, it is apparent that there has been provided in accordance with the invention a method for etching silicon nitride that fully meets the need and advantages set

forth above. Although the invention has been described and illustrated with reference to specific embodiments thereof, it is not intended that the invention be limited to these illustrative embodiments. Those skilled in the art will recognize that modifications and variations can be made without departing from the spirit of the invention. For example, the present invention is suitable for etching any type of silicon nitride material, including silicon nitride layers which are deposited using standard chem-

- 10 ical vapor deposition (CVD) or plasma-enhanced chemical vapor deposition (PECVD). It is also noted that the present invention can be used to etch silicon nitride selectively to a variety of materials comprising silicon, including but not limited to, single crystal silicon, polysilicon, amorphous silicon, silicides, and dielectric materi
  - als comprising silicon dioxide which may be formed or deposited in a variety of ways. Also, it is noted that while argon is a preferred inert gas for use in accordance with the present invention that other inert gases such as nitrogen, helium, xenon, or the like may be suitable alterna-
  - tive. Therefore it is intended that this invention encompass all such variations and modifications as fall with the scope of the appended claims.
  - Claims
    - 1. A method of etching silicon nitride, comprising the steps of:

providing a material selected from a group of materials consisting of single crystal silicon, polysilicon, amorphous silicon, silicides, and silicon dioxide;

forming a layer of silicon nitride such that a portion of the layer of silicon nitride is on the material; and

anisotropically etching the portion of the layer of silicon nitride selectively to the material;

wherein the step of anisotropically etching is performed using a plasma etch system and using a  $CF_A$  ges on  $O_B$  ges and en inert ges

2. A method of etching silicon nitride in a semiconductor device, comprising the steps of:

providing a semiconductor substrate comprised of silicon;

forming a polysilicon member over the semiconductor substrate, the polysilicon member having a sidewall;

forming a layer of silicon nitride over the semiconductor substrate and the polysilicon member such that the layer of silicon nitride is present along the sidewall of the polysilicon member; and

anisotropically etching the layer of silicon nitride without etching the semiconductor substrate to form a sidewall spacer adjacent the sidewall of the polysilicon member;

wherein the step of anisotropically etching is performed using a plasma etch system and a  $CF_4$  gas, an  $O_2$  gas, and an inert gas.

10

20

30

- 3. The method of claim 2 further comprising the step of forming an oxide layer over the semiconductor substrate, and wherein the step of forming a polysilicon member comprises forming a polysilicon member on the oxide layer, wherein the step of forming a layer of silicon nitride comprises forming a layer of silicon nitride on the oxide layer, and wherein the step of anisotropically etching comprises anisotropically etching the layer of silicon nitride selectively to the oxide layer.
- A method of etching silicon nitride in a semiconductor device, comprising the steps of:
  - providing a semiconductor substrate;

forming a floating gate electrode over the 15 semiconductor substrate;

forming a dielectric stack of an oxide layer and a silicon nitride layer over the floating gate electrode and over the semiconductor substrate;

masking a portion of the dielectric stack over the floating gate electrode with a resist mask to create a masked portion and an unmasked portion of the dielectric stack; and

removing the dielectric stack in the unmasked portion of the dielectric stack; 25

wherein the step of removing comprises anisotropically etching the silicon nitride layer without etching the semiconductor substrate by plasma etching using a  $CF_4$  gas, an  $O_2$  gas, and an inert gas.

- 5. The method of claim 4 further comprising the step of forming a gate oxide layer over the semiconductor substrate, and wherein the step of forming a dielectric stack comprises forming the silicon nitride layer of the dielectric stack over the gate oxide layer, and 35 wherein the step of removing the dielectric stack comprises anisotropically etching the silicon nitride layer selectively to the gate oxide layer.
- A method of etching silicon divide in a semiconduct 4 tor device, comprising the steps of:

providing a semiconductor substrate having an active region and an isolation region abutting the active region;

forming a layer of silicon nitride over the 45 active region and the isolation region;

forming a dielectric layer over the layer of silicon nitride, the active region, and the isolation region;

patterning an opening in the dielectric layer, 50 the opening overlying a portion of the active region and a portion of the isolation region and exposing a portion of the layer of silicon nitride; and

anisotropically etching the portion of the layer of silicon nitride exposed by the opening selectively 55 to the portion of the active region and the portion of the isolation region;

wherein the step of anisotropically etching

comprises plasma etching the layer of silicon nitride using a  $CF_4$  gas, an  $O_2$  gas, and an inert gas.

- 7. The method of claims 1, 2, 4, or 6 wherein the step of anisotropically etching is performed using argon as the inert gas.
- 8. The method of claim 1, 2, 4, or 6 wherein the step of anisotropically etching comprises using a plasma etch system having an etch chamber, and wherein a plasma is generated in the etch chamber.
- 9. The method of claims 1, 2, 4, or 6 wherein the step of anisotropically etching comprises etching in a magnetically enhanced plasma etch system.
- **10.** The method of claims 1, 2, 4, or 6 wherein the step of anisotropically etching is performed with a resist mask in place.

ENROLD FEE (WEDLARD IN

Page 126 of 262




FIG.1




FIG.2






FIG.3

· · · · ·



-

· · · ·



*FIG.7* 




FIG.8

END THE ELEMENT

• • •

•




FIG.9

· · · · ·

(19)	2))	Europäisches Patentamt European Patent Office						
	<u> </u>	Office européen des brevets		(11)	EP 0 706 206 A3			
(12)		EUROPEAN PA		PPLICATIO	N			
(88)	Date of publi 21.08.1996	cation A3: Bulletin 1996/34	(51)		. <b>21/311</b> , H01L 21/28, 21/768			
<b>(</b> 43)	Date of publi 10.04.1996	cation A2: Bulletin 1996/15						
(21)	Application n	umber: 95114230.6						
(22)	Date of filing	11.09.1995						
(84)	Designated ( DE FR GB II	Contracting States:		Koh, Ai Austin, Texas 7	8729 (US)			
(30)	Priority: 19.0	09.1994 US 308224	(74)		Hirsz, Christopher Stanislaw et al			
(71)	71) Applicant: MOTOROLA, INC. Schaumburg, IL 60196 (US)			Motorola European Intellectual Property Operations Midpoint				
(72) Inventors: • Lin, Jung-Hui Austin, Texas 78750 (US)			Alencon Link Basingstoke, Hampshire RG21 1PL (GB)					

#### (54) Method for etching silicon nitride

(57) In accordance with the present invention, a silicon nitride layer (20) in a semiconductor device (10) is anisotropically etched selectively to both silicon dioxide, for example gate oxide layer (16), and to silicon, for example, silicon substrate (12) and polysilicon gate electrode (18). The silicon nitride layer is etched in a plasma etch system using  $CF_4$ ,  $O_2$ , and argon gases. In other applications of the present invention, the etch method is used to remove an ONO dielectric stack and to remove a silicon nitride etch ctop layer coloctively to both active regions and isolation regions to form contacts or local interconnects across these regions.

EP 0 706 206 A3

Finited by Rank Xercis (UK) EUEREED Survices In 17 Iblio 4

ENERGY (FFF Contractory)



.

•

European Patent Office

# EUROPEAN SEARCH REPORT

Application Number EP 95 11 4230

	DOCUMENTS CONSI	dication, where appropriate,	Relevant	CLASSIFICATION OF TH
Category	of relevant pa		to claim	APPLICATION (Int.CL6)
x	EP-A-0 436 387 (HEW 1991 * table 1 *	LETT-PACKARD) 10 July	1,7,8,10	0 H01L21/311 H01L21/28 H01L21/768
Y			2,3,9	
X	US-A-4 028 155 (LFE * figure 3; table 1	CORP) 7 June 1977 *	1,7,8,10	Ð
Y			4-6	
Y	EP-A-0 424 299 (IBM * page 5, line 36 -	) 24 April 1991 line 53 *	9	
A	JERSEY US, page 415 XP00043175 LOEWENSTEIN ET AL: damage and field ox	1993, PRINCETON, NEW 4 "Minimizing pad oxide ide loss in a remote ide etch process using ellipsometer"		TECHNICAL FIELDS SEARCHED (Int.Cl.6)
Y	US-A-5 242 532 (VLS September 1993 * column 1, line 23	I TECHNOLOGY) 7 - line 41; figure 3 '	2,3	HOIL
A	JERSEY US, page 366 XP00043047	1993, PRINCETON, NEW 7 hly selective nitride duce single bit products  -/	1,2	
	Place of search	Date of completion of the search		Examiner
	THE HAGUE	20 June 1996	Go	ri, P
ץ: בש לסי A: tec	CATEGORY OF CITED DOCUME ricelarly relevant if taken alone ricelarly relevant if combined with an eument of the same category inhological background a-written disclosure	NTS I : theory or prin E : earlier paten aftur the film other D : document en L : document en	nciple underlying the I document, but pu Ig date ted in the application of for other reason	he invention blished on, or On



European Patent

Office

•

EUROPEAN SEARCH REPORT

Application Number EP 95 11 4230

		DERED TO BE RELEVAN	<u> </u>	·
Category	Citation of document with in of relevant parts	dication, where appropriate, ssages	Relevant to claim	CLASSIFICATION OF THE APPLICATION (Int.CL6)
A	JERSEY US, pages 182-183, XPOO YANG ET AL: "Selec	tive etching of silicor ically enhanced plasma	9	
Y	EP-A-O 430 829 (SGS MICROELECTRONICS) 5 * figures *		4,5	
Y	PART B, vol. 12, no. 1, Feb US, pages 427-432, XP000 GIVENS ET AL: "Sel high density plasma	-oxide-semiconductor	6	TECHNICAL FIELDS SEARCHED (Int.Cl.6)
A	EP-A-0 337 109 (1BM) * figures *	18 October 1989	6	
A	EP-A-0 395 084 (TOSH * figures *	HBA) 31 October 1990	4	
A	PATENT ABSTRACTS OF vol. 17, an. 556 (E- 2 JP-A-05 160077 (S) abstract *	-1444). 5 uctober 1993	1	
	The present search report has be			
	Place of search	Date of completion of the search		Examiner
X : parts Y : parts docu A : tech O : non-	THE HAGUE CATEGORY OF CITED DOCUMEN icularly relevant if caken alone icularly relevant if combined with anot iment of the same category nological background written disclosure mediate cocument	E : carlier patent de after the filing d her D : document cited L : document cited f	le underlying the cument, but publi ate in the application or other reasons	shed en, er

terre at a transfer and the second

2)	European Patent
)))	Office
Ľ	
CL	AIMS INCURRING FEES
The crese	nt European patent application comprised at the time of filing more than ten claims.
	All claims lees have been baid within the prescribed time limit. The present European search report has been Grawn up for ail claims.
	Only part of the claims fees have been paid within the prescribed time limit. The present European search report has been drawn up for the first len claims and for those claims for which claims fees have been paid.
	namely staims:
	No claims tees have been paid within the prescribed time limit. The present European search report has been
	No claims fees have been baid within the prescribed time limit, the present European search report has been drawn up for the hirst ten claims.
	•
· LA	CK OF UNITY OF INVENTION
The Searc	n Division considers that the present European patent application does not comply with the requirement of unity of
	inc relates to several inventions or groups of inventions.
namely:	
	See Sheet B.
Ø	All further search lees have open paid within the fixed time limit. The present European search report has been drawn up for all claims.
	Only part of the further search fees have been paid within the fixed time limit. The present European search record has been drawn up for those parts of the European patent application which relate to the inventions in respect of which search fees have been baid.
	namely Claims :
	None of the further sourch fees has been paid within the fixed time limit. The present European search report has been drawn up for those parts of the European patent application which relate to the invention (irst mentioned in the claims.
	namely claims:

•

• • •



• •

LACK OF UNITY OF INVENTION
The Search Olivation considers that the present European patient application does not comply with The requirement of unity of invention and relates to several inventions or groups of inventions, namely;
1st subject : claims 1, 7-10, searched : - a method for selectively etching silicon nitride, anticipated.
2nd subject : claims 2, 3, searched : - application of the method above (1st subject, anticipated) in the formation of nitride sidewall spacers on polysilicon gates.
3rd subject : claims 4,5, not searched : - application of the method above (1st subject, anticipated) in the formation of a non volatile memory device.
4th subject : claim 6, not searched : - application of the above method (1st subject, anticipated) in the formation of interconnections structures.



# REQUEST FORM FOR APPLICATION UNDER 37 CFR 1.53(b)



DOCKET NUMBER: 71971-012 Prior Application: Art Unit: 2822 Examiner: Roy Karl Potter

NEW APPLICATIONS FEE Mail Stop NEW APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

This is a Request for filing a Divisional application under 37 CFR 1.53(b) of pending prior application

Serial No. 10/454,682, filed on June 5, 2003, entitled SEMICONDUCTOR DEVICE AND METHOD OF

MANUFACTURING THE SAME, by the following named inventors: Mizuki SEGAWA, Isao MIYANAGA,

Toshiki YABU, Takashi NAKABAYASHI, Takashi UEHARA, Kyoji YAMASHITA, Takaaki UKEDA, Masatoshi

ARAI, Takayuki YAMADA and Michikazu MATSUMOTO.

1. I hereby state that the enclosed application contains no new matter.

2. Oath or Declaration

i.

a.

b.

Newly executed (original or copy)

Copy from a prior application (37 CFR 1.63(d))

Deletion of inventor(s)

Signed statement attached deleting inventor(s) named in the prior application, see 37 CFR 1.63(d)(2) and 1.33(b).

3. Incorporation By Reference (useable if Box 2b is checked) The entire disclosure of the prior application, from which a copy of the oath or declaration is supplied under Box 2b, is considered as being part of the disclosure of the accompanying application and is hereby incorporated by reference therein.

- 4. Preliminary Amendment is enclosed.
- 5. An Information Disclosure Statement and PTO1449 Form are submitted herewith.
- 6.  $\square$  Cancel claims 1-38.

DOCKET NUMBER: 71971-012

ഗ

**9**. The filing fee is calculated on the basis of the claims existing in the prior application as amended at 4 and 6 **Obove**:

	NO. OF CLAIMS		EXTRA CLAIMS	RATE	AMOUNT			
Total Claims	14	-20	0	\$18.00 =	\$0.00			
Independent Claims	1	-3	0	\$88.00 =	· \$0.00			
	Basic Application Fee							
	\$0.00							
	\$790.00							
	1/2 if small.entity	\$0.00						
	\$790.00							
AMOUN	\$790.00							

- 7a. Enclosed is a Verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27.
- 7b. A verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27 was filed in prior application and such status is still proper and desired.
- 8a. DEPASE CHARGE DEPOSIT ACCOUNT 500417 in the amount of \$790.00
- 8b. The Commissioner is hereby authorized to charge fees under 37 CFR 1.16 and 1.17 which may be required, including any extension of time fees to maintain the pendency of the parent Application No. 10/454,682 or credit any overpayment to Deposit Account No. 500417.
- 9. Amend the specification by inserting before the first line the sentence:

--This application is a divisional of Application No. 10/454,682 filed June 5, 2003, which is a divisional of Application No. 09/902,157 filed July 11, 2001, which is a divisional of Application No. 08/685,726 filed on July 24, 1996, which is now U.S. Patent No. 6,281,562.--

- 10. Priority of Application No. JP 7-192181 filed on July 27, 1995, in Japan and Application No. 7-330112 filed on December 19, 1995, in Japan is claimed under 35 USC 119. The certified priority documents were filed in Application No. 08/685,726 on July 24, 1996.
- 11.  $\square$  The prior application is assigned of record to

#### MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. Kadoma-shi, Osaka, Japan

12.  $\square$  The power of attorney in the prior application is to:

McDermott, Will & Emery

- 13. Also enclosed:
  - Supplemental Power of Attorney

14. 🗌 A petition, fee and response has been filed to extend the term in the pending prior application until .

Address all future communications to: (May only be completed by applicant, or attorney or agent of record)

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, D. C. 20005-3096

Respectfully submitted,

McDERMOTT WILL & EMERY LLP #46.692 Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087 Date: November 24, 2004

Page 138 of 262



# REQUEST FORM FOR APPLICATION UNDER 37 CFR 1.53(b)



DOCKET NUMBER: 71971-012 Prior Application: Art Unit: 2822 Examiner: Roy Karl Potter

NEW APPLICATIONS FEE Mail Stop NEW APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

This is a Request for filing a Divisional application under 37 CFR 1.53(b) of pending prior application

Serial No. 10/454,682, filed on June 5, 2003, entitled SEMICONDUCTOR DEVICE AND METHOD OF

MANUFACTURING THE SAME, by the following named inventors: Mizuki SEGAWA, Isao MIYANAGA,

Toshiki YABU, Takashi NAKABAYASHI, Takashi UEHARA, Kyoji YAMASHITA, Takaaki UKEDA, Masatoshi

ARAI, Takayuki YAMADA and Michikazu MATSUMOTO.

1. I hereby state that the enclosed application contains no new matter.

2. Oath or Declaration

i.

a.

b.

Newly executed (original or copy)

Copy from a prior application (37 CFR 1.63(d))

Deletion of inventor(s)

Signed statement attached deleting inventor(s) named in the prior application, see 37 CFR 1.63(d)(2) and 1.33(b).

3. Incorporation By Reference (useable if Box 2b is checked) The entire disclosure of the prior application, from which a copy of the oath or declaration is supplied under Box 2b, is considered as being part of the disclosure of the accompanying application and is hereby incorporated by reference therein.

- 4. Preliminary Amendment is enclosed.
- 5. An Information Disclosure Statement and PTO1449 Form are submitted herewith.
- 6.  $\square$  Cancel claims 1-38.

DOCKET NUMBER: 71971-012

ഗ

**9**. The filing fee is calculated on the basis of the claims existing in the prior application as amended at 4 and 6 **Obove**:

	NO. OF CLAIMS		EXTRA CLAIMS	RATE	AMOUNT
Total Claims	14	-20	0	\$18.00 =	\$0.00
Independent Claims	1	-3	0	\$88.00 =	· \$0.00
	\$790.00				
	\$0.00				
	\$790.00				
	½ if small.entity	\$0.00			
	\$790.00				
AMOUN	\$790.00				

- 7a. Enclosed is a Verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27.
- 7b. A verified Statement to establish small entity status under 37 CFR 1.9 and 37 CFR 1.27 was filed in prior application and such status is still proper and desired.
- 8a. DELEASE CHARGE DEPOSIT ACCOUNT 500417 in the amount of \$790.00
- 8b. The Commissioner is hereby authorized to charge fees under 37 CFR 1.16 and 1.17 which may be required, including any extension of time fees to maintain the pendency of the parent Application No. 10/454,682 or credit any overpayment to Deposit Account No. 500417.
- 9. Amend the specification by inserting before the first line the sentence:

--This application is a divisional of Application No. 10/454,682 filed June 5, 2003, which is a divisional of Application No. 09/902,157 filed July 11, 2001, which is a divisional of Application No. 08/685,726 filed on July 24, 1996, which is now U.S. Patent No. 6,281,562.--

- 10. Priority of Application No. JP 7-192181 filed on July 27, 1995, in Japan and Application No. 7-330112 filed on December 19, 1995, in Japan is claimed under 35 USC 119. The certified priority documents were filed in Application No. 08/685,726 on July 24, 1996.
- 11.  $\square$  The prior application is assigned of record to

#### MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. Kadoma-shi, Osaka, Japan

12.  $\square$  The power of attorney in the prior application is to:

McDermott, Will & Emery

- 13. Also enclosed:
  - Supplemental Power of Attorney

14. 🗌 A petition, fee and response has been filed to extend the term in the pending prior application until .

Address all future communications to: (May only be completed by applicant, or attorney or agent of record)

McDermott Will & Emery LLP 600 13th Street, N.W. Washington, D. C. 20005-3096

Respectfully submitted,

McDERMOTT WILL & EMERY LLP #46.692 Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087 Date: November 24, 2004

Page 141 of 262

# SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

#### BACKGROUND OF THE INVENTION

The present invention relates to a semiconductor device 5 including transistors and connection between the transistors for constituting an LSI with high integration and a decreased area.

With the recent development of a semiconductor device with high integration and high performance, there are increasing demands for more refinement of the semiconductor device. The improvement of the conventional techniques cannot follow these demands, and novel techniques are unavoidably introduced in some technical fields. For example, as a method of forming an isolation, the LOCOS isolation method is conventionally adopted in view of its simpleness and low cost. Recently, however, it is considered that a trench buried type isolation (hereinafter referred to as the trench isolation) is more advantageous for manufacturing a refined semiconductor device.

Specifically, in the LOCOS isolation method, since 20 selective oxidation is conducted, the so-called bird's beak occurs in the boundary with a mask for preventing the oxidation. As a result, the dimension of a transistor is changed because an insulating film of the isolation invades a transistor region against the actually designed mask dimension. 25 This dimensional change is unallowable in the refinement of a

-1-

Page 142 of 262

10

semiconductor device after the 0.5  $\mu$ m generation. Therefore, even in the mass-production techniques, the isolation forming method has started to be changed to the trench isolation method in which the dimensional change is very small. For example, IBM corporation has introduced the trench isolation structure as a 0.5  $\mu$ m CMOS process for the mass-production of an MPU (IBM Journal of Research and Development, VOL. 39, No. 1/2, 1995, pp. 33 - 42).

Furthermore, in a semiconductor device mounting elements such as a MOSFET in an active area surrounded with an isolation, an insulating film is deposited on the active area, the isolation and a gate electrode, and a contact hole is formed by partly exposing the insulating film for connection between the active area and an interconnection member on a layer above the insulating film. This structure is known as a very common structure for the semiconductor device.

Figure 17 is a sectional view for showing the structure of a conventional semiconductor device. In Figure 17, a reference numeral 1 denotes a silicon substrate, a reference numeral 2b denotes an isolation with a trench isolation structure which is made of a silicon oxide film and whose top surface is flattened so as to be at the same level as the top surface of the silicon substrate 1, a reference numeral 3 denotes a gate oxide film made of a silicon oxide film, a reference numeral 4a denotes a polysilicon electrode working as a gate electrode, a reference numeral 4b denotes a polysilicon interconnection formed

- 2 -

Page 143 of 262

15

10

5

20

simultaneously with the polysilicon electrode 4a, a reference numeral 6 denotes a low-concentration source/drain region formed by doping the silicon substrate with an n-type impurity at a low concentration, a reference numeral 7a denotes an electrode sidewall, a reference numeral 7b denotes an interconnection sidewall, a reference numeral 8 denotes a highconcentration source/drain region formed by doping the silicon substrate with an n-type impurity at a high concentration, a reference numeral 12 denotes an insulating film made of a silicon oxide film, and a reference numeral 13 denotes a local interconnection made of a polysilicon film formed on the insulating film 12.

The local interconnection 13 is also filled within a connection hole 14 formed in a part of the insulating film 12, 15 so as to be contacted with the source/drain region in the active area through the connection hole 14. In this case, the connection hole 14 is formed apart from the isolation 2b by a predetermined distance. In other words, in the conventional layout rule for such a semiconductor device, there is a rule 20 that the edge of a connection hole is previously located away from the boundary between the active area and the isolation region so as to prevent a part of the connection hole 14 from stretching over the isolation 2b even when a mask alignment shift is caused in photolithography (this distance between the 25 connection hole and the isolation is designated as an alignment margin). ÷

- 3 -

5

However, in the structure of the semiconductor device as shown in Figure 17, there arise problems in the attempts to further improve the integration for the following reason:

A distance La between the polysilicon electrode 4a and the 5 isolation 2b is estimated as an index of the integration. In order to prevent the connection hole 14 from interfering the isolation 2b as described above, the distance La is required to be 1.2  $\mu m,$  namely, the sum of the diameter of the connection hole 14, that is, 0.5  $\mu$ m, the width of the electrode sidewall 10 7a, that is, 0.1  $\mu m,$  the alignment margin from the polysilicon electrode 4a, that is, 0.3  $\mu$ m, and the alignment margin from the isolation 2b, that is, 0.3  $\mu$ m. A connection hole has attained a more and more refined diameter with the development of processing techniques, and also a gate length has been 15 decreased as small as 0.3  $\mu m$  or less. Still, the alignment margin in consideration of the mask alignment shift in the photolithography is required to be approximately 0.3 µm. Accordingly, as the gate length and the connection hole diameter are more refined, the proportion of the alignment 20 margin is increased. This alignment margin has become an obstacle to the high integration.

Therefore, attempts have been made to form the connection hole 14 without considering the alignment margin in view of the alignment shift in the photolithography. Manufacturing procedures adopted in such a case will now be described by exemplifying an n-channel MOSFET referring to Figures 18(a)

- 4 -

Page 145 of 262

through 18(c).

5

10

15

First, as is shown in Figure 18(a), after forming an isolation 2b having the trench structure in a silicon substrate l doped with a p-type impurity (or p-type well), etch back or the like is conducted for flattening so as to place the surfaces of the isolation 2b and the silicon substrate 1 at the same level. In an active area surrounded with the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate electrode, an electrode sidewall 7a, a low-concentration source/drain region 6 and a high-concentration source/drain region 8 are formed. On the isolation 2b are disposed a polysilicon interconnection 4b formed simultaneously with the polysilicon electrode 4a and an interconnection sidewall 7b. At this point, the top surface of the high-concentration source/drain region 8 in the active area is placed at the same level as the top surface of the isolation 2b. Then, an insulating film 12 of a silicon oxide film is formed on the entire top surface of the substrate.

Next, as is shown in Figure 18(b), a resist film 25a used 20 as a mask for forming a connection hole is formed on the insulating film 12, and the connection hole 14 is formed by, for example, dry etching.

Then, as is shown in Figure 18(c), the resist film 25a is removed, and a polysilicon film is deposited on the insulating 25 film 12 and within the connection hole 14. The polysilicon film is then made into a desired pattern, thereby forming a

- 5 -

local interconnection 13.

At this point, in the case where the alignment margin in view of the mask alignment shift in the formation of the connection hole 14 is not considered in estimating the distance La between the polysilicon electrode 4a and the isolation 2b, a part of the isolation 2b is included in the connection hole 14 when the exposing area of the resist film 25a is shifted toward the isolation 2b due to the mask alignment shift in the photolithography. Through over-etch in conducting the dry etching of the insulating film 12, although the highconcentration source/drain region 8 made of the silicon substrate is not largely etched because of its small etching rate, the part of the isolation 2b included in the connection hole 14 is selectively removed, resulting in forming a recess 40 in part of the connection hole 14. When the recess 40 in the connection hole 14 has a depth exceeding a given proportion to the depth of the high-concentration source/drain region 8, junction voltage resistance can be decreased and a junction leakage current can be increased because the concentration of the impurity in the high-concentration source/drain region 8 is low at that depth.

In order to prevent these phenomena, it is necessary to provide a predetermined alignment margin as is shown in the structure of Figure 17 so as to prevent the connection hole 14 from interfering the isolation 2b even when the alignment shift is caused in the lithography. In this manner, in the

- 6 -

10

5

15

20

conventional layout rule for a semiconductor device, an alignment margin in view of the mask alignment shift in the photolithography is unavoidably provided.

Furthermore, a distance between the polysilicon electrode 4a and the connection hole 14 is also required to be provided with an alignment margin. Otherwise, the connection hole 14 can interfere the polysilicon electrode 4a due to the fluctuation caused in the manufacturing procedures, resulting in causing electric short-circuit between an upper layer interconnection buried in the connection hole and the gate electrode.

As described above, it is necessary to provide the connection hole 14 with margins for preventing the interference with other elements around the connection hole, which has become a large obstacle to the high integration of an LSI.

Also in the case where a semiconductor device having the so-called salicide structure is manufactured, the following problems are caused due to a recess formed in the isolation:

Figure 19 is a sectional view for showing an example of a 20 semiconductor device including the conventional trench isolation and a MOSFET having the salicide structure. As is shown in Figure 19, a trench isolation 105a is formed in a silicon substrate 101. In an active area surrounded with the isolation 105a, a gate insulating film 103a, a gate electrode 25 107a, and electrode sidewalls 108a on both side surfaces of the gate electrode 107a are formed. Also in the active area, a

- 7 -

Page 148 of 262

10

5

low-concentration source/drain region 106a and a highconcentration source/drain region 106b are formed on both sides of the gate electrode 107a. A channel stop region 115 is formed below the isolation 105a. Furthermore, in areas of the silicon substrate 101 excluding the isolation 105a and the active area, a gate interconnection 107b made of the same polysilicon film as that for the gate electrode 107a is formed with a gate insulating film 103b sandwiched, and the gate interconnection 107b is provided with interconnection sidewalls 108b on its both side surfaces. On the gate electrode 107a, the gate interconnection 107b and the high-concentration source/drain region 106b, an upper gate electrode 109a, an upper gate interconnection 109b and a source/drain electrode 109c each made of silicide are respectively formed. Furthermore, this semiconductor device includes an interlayer insulating film 111 made of a silicon oxide film, a metallic interconnection 112 formed on the interlayer insulating film 111, and a contact member 113 (buried conductive layer) filled in a connection hole formed in the interlayer insulating film 111 for connecting the metallic interconnection 112 with the source/drain electrode 109c.

Now, the manufacturing procedures for the semiconductor device including the conventional trench isolation and the MOSFET with the salicide structure shown in Figure 19 will be described referring to Figures 20(a) through 20(e).

First, as is shown in Figure 20(a), a silicon oxide film

- 8 -

Page 149 of 262

10

5

20

25

116 and a silicon nitride film 117 are successively deposited on a silicon substrate 101, and a resist film 120 for exposing an isolation region and masking a transistor region is formed on the silicon nitride film 117. Then, by using the resist film 120 as a mask, etching is conducted, so as to selectively remove the silicon nitride film 116 and the silicon oxide film 117, and further etch the silicon substrate 101, thereby forming a trench 104. Then, impurity ions are injected into the bottom of the trench 104, thereby forming a channel stop region 115.

Then, as is shown in Figure 20(b), a silicon oxide film (not shown) is deposited, and the entire top surface is flattened until the surface of the silicon nitride film 117 is exposed. Through this procedure, a trench isolation 105a made of the silicon oxide film filled in the trench 104 is formed in the isolation region Reiso.

Next, as is shown in Figure 20(c), after the silicon nitride film 117 and the silicon oxide film 116 are removed, a gate oxide film 103 is formed on the silicon substrate 101, and a polysilicon film 107 is deposited thereon. Then, a photoresist film 121 for exposing areas excluding a region for forming a gate is formed on the polysilicon film 107.

Then, as is shown in Figure 20(d), by using the photoresist film 121 as a mask, dry etching is conducted, 25 thereby selectively removing the polysilicon film 107 and the gate oxide film 103. Thus, a gate electrode 107a of the MOSFET

- 9 --

Page 150 of 262

20

15

5

in the transistor region Refet and a gate interconnection 107b stretching over the isolation 105a and the silicon substrate 101 are formed. After removing the photoresist film 121, impurity ions are injected into the silicon substrate 101 by using the gate electrode 107a as a mask, thereby forming a lowconcentration source/drain region 106a. Then, a silicon oxide film 108 is deposited on the entire top surface of the substrate.

Next, as is shown in Figure 20(e), the silicon oxide film 10 108 is anisotropically dry-etched, thereby forming electrode sidewalls 108a and interconnection sidewalls 108b on both side surfaces of the gate electrode 107a and the gate interconnection 107b, respectively. At this point, the gate oxide film 103 below the silicon oxide film 108 is 15 simultaneously removed, and the gate oxide film 103 below the gate electrode 107a alone remains. Then, impurity ions are diagonally injected by using the gate electrode 107a and the electrode sidewalls 108a as masks, thereby forming a highconcentration source/drain region 106b. Then, after a Ti film is deposited on the entire top surface, high temperature 20 annealing is conducted, thereby causing a reaction between the Ti film and the components made of silicon directly in contact with the Ti film. Thus, an upper gate electrode 109a, an upper gate interconnection 109b and a source/drain electrode 109c 25 made of silicide are formed.

The procedures to be conducted thereafter are omitted, but

- 10 -

Page 151 of 262

the semiconductor device including the MOSFET having the structure as shown in Figure 19 can be ultimately manufactured. In Figure 19, the metallic interconnection 112 is formed on the interlayer insulating film 111, and the metallic interconnection 112 is connected with the source/drain electrode 109c through the contact member 113 including a W plug and the like filled in the contact hole.

When the aforementioned trench isolation structure is adopted, the dimensional change of the source/drain region can be suppressed because the bird's beak, that is, the oxide film invasion of an active area, which is caused in the LOCOS method where a thick silicon oxide film is formed by thermal oxidation, can be avoided. Furthermore, in the procedure shown in Figure 20(c), the surfaces of the isolation 105a and the silicon substrate 101 in the transistor region Refet are placed at the same level.

In such a semiconductor device having the trench type isolation, however, there arise the following problems:

When the procedures proceed from the state shown in Figure 20 20(d) to the state shown in Figure 20(e), the silicon oxide film 108 is anisotropically etched so as to form the sidewalls 108a and 108b. At this point, over-etch is required. Through this over-etch, the surface of the isolation 105a is removed by some depth.

25

1

5

10

15

Figures 21(a) and 21(b) are enlarged sectional views around the boundary between the high-concentration source/drain

- 11 -

Page 152 of 262

region 106b and the isolation 105a after this over-etch.

As is shown in Figure 21(a), between the procedures shown in Figures 20(d) and 20(e), the impurity ions are diagonally injected so as to form the high-concentration source/drain region 106b. Through this ion injection, the highconcentration source/drain region 106b is formed also below the edge of the isolation 105a because the isolation 105a is previously etched by some depth. Accordingly, the highconcentration source/drain region 106b is brought closer to the channel stop region 115, resulting in causing the problems of degradation of the junction voltage resistance and increase of the junction leakage current.

In addition, as is shown in Figure 21(b), in the case where the Ti film or the like is deposited on the highconcentration source/drain region 106b so as to obtain the silicide layer through the reaction with the silicon below, the thus formed silicide layer can invade the interface between the silicon substrate 101 and the isolation 105a with ease. As a result, a short-circuit current can be caused between the source/drain electrode 109c made of silicide and the channel stop region 115.

## SUMMARY OF THE INVENTION

The object of the present invention is improving the structure of an isolation, so as to prevent the problems caused because the edge of the isolation is trenched in etching for

- 12 -

Page 153 of 262

25

5

the formation of a connection hole or sidewalls.

In order to achieve the object, the invention proposes first and second semiconductor devices and first through third methods of manufacturing a semiconductor device as described below.

The first semiconductor device of this invention in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprises an isolation for surrounding and isolating each active area, the isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area; an insulating film formed so as to stretch over each active area and the isolation; plural holes each formed by removing a portion of the insulating film disposed at least on the active area; plural buried conductive layers filled in the respective holes; and plural interconnection members formed on the insulating film so as to be connected with the respective active areas through the respective buried conductive layers.

Owing to this structure, in the case where a part of or 20 all the holes are formed so as to stretch over the active areas and the isolation due to mask alignment shift in photolithography, a part of the isolation is removed by overetch for ensuring the formation of the holes. In such a case. even when the top surface of the isolation is trenched to be 25 lower than the surface of the active area, the depth of the holes formed in the isolation is small in the boundary with the

- 13 -

ł

5

10

active area because of the level difference between the top surface of the isolation and the surface of the active area. Accordingly, degradation of the junction voltage resistance and increase of the junction leakage current can be suppressed. Therefore, there is no need to provide a portion of the active area where each hole is formed with an alignment margin for avoiding the interference with the isolation caused by the mask alignment shift in the lithography. Thus, the area of the active area can be decreased, resulting in improving the integration of the semiconductor device.

In the first semiconductor device, at least a part of the plural holes can be formed so as to stretch over the active area and the isolation due to fluctuation in manufacturing procedures.

In other words, even when no margin for the mask alignment in the lithography is provided, the problems caused in the formation of the holes can be avoided.

Furthermore, the angle between a side surface of the step portion and the surface of the active area is preferably 70 degrees or more.

As a result, when the hole interferes the isolation, the part of the isolation included in the hole is definitely prevented from being etched through over-etch in the formation of the holes down to a depth where the impurity concentration is low in the active area.

The isolation is preferably a trench isolation made of an

- 14 -

Page 155 of 262

10

5

15

20

insulating material filled in a trench formed by trenching the semiconductor substrate by a predetermined depth.

This is because no bird's beak is caused in the trench isolation differently from a LOCOS film as described above, and hence, the trench isolation is suitable particularly for the high integration and refinement of the semiconductor device.

In the first semiconductor device, when the semiconductor element is a MISFET including a gate insulating film and a gate electrode formed on the active area; and source/drain regions formed in the active area on both sides of the gate electrode, the following preferred embodiments can be adopted:

The semiconductor device can further comprise a gate interconnection made of the same material as that for the gate electrode and formed on the isolation, each of the holes can be formed on an area including the source/drain region, the isolation and the gate interconnection, and the plural interconnection members can be connected with the gate interconnection on the isolation.

Owing to this configuration, in the case where the 20 interconnection members work as local interconnections for connecting a gate interconnection on the isolation with the active area, there is no need to separately form holes in the insulating film on the gate interconnection and the insulating film on the active area. In addition, there is no need to 25 provide the separate holes with alignment margins from the boundary between the active area and the isolation. i

- 15 -

Page 156 of 262

10

5

Accordingly, the area of the isolation can also be decreased, resulting in largely improving the integration of the semiconductor device.

The semiconductor device can further comprise electrode sidewalls made of an insulating material and formed on both side surfaces of the gate electrode; and a step sidewall made of the same material as the insulating material for the electrode sidewalls and formed on the side surface of the step portion. In this semiconductor device, at least a part of the holes can be formed by also removing a portion of the insulating film disposed on the step sidewall.

Owing to this structure, the abrupt level difference between the surfaces of the isolation and the active area can be released by the step sidewall. Therefore, a residue is scarcely generated in patterning the interconnection members, and an upper interconnection is prevented from being disconnected and increasing in its resistance.

The semiconductor device can further comprise a gate protection film formed on the gate electrode, and at least a part of the holes can be formed so as to stretch over the source/drain region and at least a part of the gate protection film.

Owing to this structure, a part of the gate protection film included in the hole is removed by the over-etch in the formation of the holes. However, the gate electrode is protected by the gate protection film, and hence, electrical

- 16 -

Page 157 of 262

15

20

25

10

short circuit between the gate electrode and the interconnection member can be prevented. Accordingly, there is no need to provide an alignment margin from the gate electrode in the area where each hole is formed, resulting in further improving the integration.

5

10

15

20

25

The interconnection members can be first layer metallic interconnections, and the insulating film can be an interlayer insulating film disposed between the semiconductor substrate, and the first layer metallic interconnections. In this case, the semiconductor device preferably further comprises, between the interlayer insulating film and the semiconductor substrate an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film.

The second semiconductor device of this invention in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprises a trench isolation for isolating and surrounding each active area, the trench isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area; and a step sidewall formed on the side surface of the step portion of the trench isolation.

Owing to this structure, in the impurity ion injection for the formation of an impurity diffused layer of the semiconductor device, the step sidewall disposed at the edge of the trench isolation can prevent the impurity ions from being implanted below the edge of the isolation. Furthermore, also

- 17 -

Page 158 of 262

in adopting the structure including a source/drain electrode made of silicide, the step sidewall can prevent the silicide layer from being formed at a deep portion. Therefore, a short circuit current can be prevented from occurring between the source/drain electrode and a substrate region such as the channel stop region. In this manner, the function of the trench isolation to isolate each semiconductor element can be prevented from degrading.

In the second semiconductor device, the step sidewall is 10 preferably made of an insulating material.

Also in the second semiconductor device, the semiconductor element can be a MISFET including a gate insulating film and a gate electrode formed on the active area; and source/drain regions formed in the active area on both sides of the gate electrode. This semiconductor device can be further provided with electrode sidewalls formed on both side surfaces of the gate electrode, and the step sidewall can be formed simultaneously with the electrode sidewalls.

Owing to this structure, the semiconductor elements can be 20 a MISFET having the LDD structure suitable for the refinement. Because of this structure together with the trench isolation structure, the semiconductor device can attain a structure particularly suitable for the refinement and the high integration.

25

i

15

5

The first method of manufacturing a semiconductor device in which a semiconductor element is disposed in each of plural

- 18 -

active areas in a semiconductor substrate comprises a first step of forming an isolation in a part of the semiconductor substrate, the isolation having a top surface at a higher level than a surface of the semiconductor substrate and having a step portion in a boundary with the surface of the semiconductor substrate; a second step of introducing an impurity at a high concentration into each active area of the semiconductor substrate surrounded by the isolation; a third step of forming an insulating film on the active area and the isolation; a fourth step of forming, on the insulating film, a masking member having an exposing area above an area at least including a portion of the active area where the impurity at the high concentration is introduced; a fifth step of conducting etching by using the masking member so as to selectively remove the insulating film and form holes; and a sixth step of forming a buried conductive layer by filling the holes with a conductive material and forming, on the insulating film, interconnection members to be connected with the buried conductive layer. In this method, in the fourth step, an alignment margin is not provided for preventing the exposing area of the masking member from including a portion above the isolation when mask shift is caused in photolithography.

In adopting this method, even when a part of the isolation is removed by over-etch in the fifth step so that the top 25 surface of the isolation is etched to be lower than the surface of the active area, the depth of the holes formed in the

- 19 -

Page 160 of 262

5

10

15

isolation is small because of the level difference between the isolation and the active area. Accordingly, the decrease of the junction voltage resistance and the increase of the junction leakage current can be suppressed in the manufactured semiconductor device. In addition, the area of the active area can be decreased because no alignment margin from the isolation is provided, resulting in improving the integration of the manufactured semiconductor device.

In the first method of manufacturing a semiconductor 10 device, the following preferred embodiments can be adopted:

The fifth step is preferably performed so as to satisfy the following inequality:

 $OE \times a \times (ER2 / ER1) \le b + D \times (2 / 10)$ 

wherein "a" indicates a thickness of the insulating film, "b" indicates a level difference between the surface of the active area and the top surface of the isolation, "ERL" indicates an etching rate of the insulating film, "ER2" indicates an etching rate of the isolation, "D" indicates a depth of an impurity diffused layer in the active area, and "OE" indicates an overetch ratio of the insulating film.

In adopting this method, even when a part of the isolation included in the hole is removed by over-etch in the formation of the holes, the bottom of the etched portion does not reach a portion where the impurity concentration is low in the active area. In other words, the top surface of the isolation is never placed at a lower level than the surface of the active

- 20 -

Page 161 of 262

5

15

20

area. Accordingly, the degradation of the junction voltage resistance and the increase of the junction leakage current can be definitely prevented in the manufactured semiconductor device.

When the semiconductor element is a MISFET, the method can further include, before the second step, a step of forming a gate insulating film on the active area, a step of depositing a conductive film on the gate insulating film and a step of forming a gate electrode by patterning the conducive film, and in the second step, the impurity at the high concentration is introduced so as to form a source/drain region. In such a case, the following preferred embodiments can be adopted.

The method can further comprise, after the step of depositing the conductive film, a step of depositing a protection insulating film on the conductive film, and in the step of forming the gate electrode, the conductive film as well as the protection insulating film are patterned, so as to form a gate protection film on the gate electrode. The fifth step can be performed so as to satisfy the following inequality:

20

25

15

5

10

OE x a x (ER3 / ER1) < c

ł

wherein "a" indicates a thickness of the insulating film, "c" indicates a thickness of the gate protection film, "ER1" indicates an etching rate of the insulating film, "ER3" indicates an etching rate of the gate protection film and "OE" indicates an over-etch ratio of the insulating film.

When this method is adopted, while the area of the active

- 21 - 1

Page 162 of 262

area is decreased by not providing an alignment margin for avoiding the interference between the connection hole and the gate electrode, the hole is prevented from reaching the gate electrode below the gate protection film.

In the fourth step, the masking member can be formed to be positioned without providing a margin for preventing the exposing area thereof from including a portion above the gate protection film even when the mask shift is caused in the photolithography.

Alternatively, in the fourth step, the masking member can be formed to be positioned with the exposing area thereof including at least a part of a portion above the gate protection film when the mask shift is not caused in the photolithography.

In the third step, an interlayer insulating film can be formed as the insulating film, and in the sixth step, first layer metallic interconnections can be formed as the interconnection members. In such a case, it is preferred that the interlayer insulating film is formed in the third step after an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film is formed below the interlayer insulating film.

The second method of manufacturing a semiconductor device of this invention comprises a first step of forming an 25 underlying insulating film on a semiconductor substrate; a second step of depositing an etching stopper film on the

- 22 -

15

10

5

underlying insulating film; a third step of forming a trench by exposing a portion of the etching stopper film and the underlying insulating film where an isolation is to be formed and etching the semiconductor substrate in the exposed portion; a fourth step of depositing an insulating film for isolation on an entire top surface of the substrate, flattening the substrate until at least a surface of the etching stopper film is exposed, and forming a trench isolation in the trench so as to surround a transistor region; a fifth step of removing, by etching, at least the etching stopper film and the underlying insulating film, so as to expose a step portion between the transistor region and the trench isolation; a sixth step of depositing a gate oxide film and a conductive film on the substrate and making the conductive film into a pattern of at least a gate electrode; a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

When this method is adopted, since the step sidewall is 25 formed between the semiconductor substrate in the transistor region and the trench isolation after completing the fifth

- 23 -

5

10

15

step, the impurity ions are prevented from being implanted below the edge of the trench isolation in the impurity ion injection in the eighth step. Furthermore, also when an area in the vicinity of the surface of the source/drain region is subsequently silicified, the step sidewall made of the insulating film can prevent the silicide layer from being formed at a deep portion. Accordingly, not only the degradation of the junction voltage resistance and the current leakage but also the occurrence of a short circuit current between the source/drain electrode and the substrate region such as the channel stop region can be prevented.

In the second method of manufacturing a semiconductor device, the following preferred embodiments can be adopted:

In the second step, the thickness of the etching stopper film is preferably determined in consideration of an amount of 15 over-etch in the seventh step, so that the step portion having a level difference with a predetermined size or more is exposed in the fifth step.

The method can further comprise, after completing the 20 eighth step, a step of silicifying at least an area in the vicinity of the surface of the source/drain region.

The third method of manufacturing a semiconductor device of this invention comprises a first step of forming a gate insulating film on a semiconductor substrate; a second step of depositing a first conductive film to be formed into a gate electrode on the gate insulating film; a third step of forming ÷

- 24 -

Page 165 of 262

10

5

a trench by exposing a portion of the first conductive film where a trench isolation is to be formed and etching the semiconductor substrate in the exposed portion; a fourth step of depositing an insulating film for isolation on an entire top surface of the substrate, flattening the substrate at least until a surface of the first conductive film is exposed, and forming the trench isolation in the trench so as to surround a transistor region; a fifth step of depositing a second conductive film to be formed into at least an upper gate electrode on the entire top surface of the flattened substrate; a sixth step of making the first and second conductive films into a pattern at least of the gate electrode and exposing a step portion between the transistor region and the trench isolation; a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

25

20

5

10

15

When this method is adopted, the same effects as those attained by the second method of manufacturing a semiconductor device can be attained. In addition, in the patterning process for the gate electrode, the top surface of the substrate is

- 25 -

completely flat, and hence, the patterning accuracy for the gate electrode can be improved.

BRIEF DESCRIPTION OF THE DRAWINGS

Figures 1(a) through 1(d) are sectional views for showing manufacturing procedures of Embodiment 1 up to the formation of an isolation;

Figures 2(a) through 2(e) are sectional views for showing the manufacturing procedures of Embodiment 1 after the formation of the isolation;

10

15

5

Figures 3(a) through 3(f) are sectional views for showing manufacturing procedures of Embodiment 2 after the formation of an isolation;

Figures 4(a) through 4(c) are sectional views for showing manufacturing procedures of Embodiment 3;

Figures 5(a) through 5(c) are sectional views for showing manufacturing procedures of Embodiment 4;

Figures 6(a) through 6(f) are sectional views for showing manufacturing procedures of Embodiment 5;

 Figures 7(a) through 7(c) are sectional views for showing manufacturing procedures of Embodiment 6;

Figures 8(a) through 8(c) are sectional views for showing manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 1 is replaced with a layered film and an interlayer insulating film;

25

20

Figures 9(a) through 9(c) are sectional views for showing

- 26 -

the manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 2 is replaced with a layered film and an interlayer insulating film;

Figures 10(a) through 10(c) are sectional views for showing the manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 4 is replaced with a layered film and an interlayer insulating film;

Figures 11(a) through 11(c) are sectional views for showing the manufacturing procedures of Embodiment 7 in which a comparatively thin insulating film of Embodiment 5 is replaced with a layered film and an interlayer insulating film;

Figure 12 is a sectional view for showing the structure of a semiconductor device of Embodiment 8;

Figures 13(a) through 13(e) are sectional views for 5 showing manufacturing procedures for the semiconductor device of Embodiment 8;

Figures 14(a) through 14(e) are sectional views for showing manufacturing procedures for a semiconductor device of Embodiment 9;

Figures 15(a) through 15(f) are sectional views for showing manufacturing procedures for a semiconductor device of Embodiment 10;

Figures 16(a) through 16(e) are sectional views for showing manufacturing procedures for a semiconductor device of Embodiment 11;

Figure 17 is a sectional view of a conventional

- 27 -

10

5

15

20

semiconductor device in which the surfaces of an active area and a trench isolation are placed at the same level;

Figures 18(a) through 18(c) are sectional views for showing manufacturing procedures for the conventional semiconductor device of Figure 17;

Figure 19 is a sectional view of a conventional semiconductor device having a salicide structure and a trench isolation structure;

Figures 20(a) through 20(e) are sectional views for 10 showing manufacturing procedures for the conventional semiconductor device of Figure 19; and

Figures 21(a) and 21(b) are partial sectional views for showing problems, in a conventional semiconductor device having a trench isolation, occurring in an impurity ion injection process and a silicifying process, respectively.

## DETAILED DESCRIPTION OF THE INVENTION

(Embodiment 1)

i

Embodiment 1 of the invention will now be described referring to Figures 1(a) through 1(d) and 2(a) through 2(e). In the manufacturing procedures of this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is designed to stretch over an active area and an isolation when alignment shift is not caused in photolithography.

25

20

5

15

In this embodiment, the isolation is formed as a trench

- 28 -

isolation. Furthermore, interconnection to be formed above is assumed to be local interconnection in which an insulating film can be comparatively thin, but the embodiment is applicable also to general global interconnection formed on a thick interlayer insulating film.

5

10

15

20

First, as is shown in Figure 1(a), a resist film 50a having a predetermined pattern is formed on a p-type silicon substrate 1 (or a p-type well). The silicon substrate 1 is dry-etched by using the resist film 50a as a mask, thereby forming a trench 51 with a depth of 1  $\mu$ m.

Then, as is shown in Figure 1(b), the resist film 50a is removed, and then a silicon oxide film 2x is deposited on the entire top surface of the silicon substrate 1. Through this procedure, the previously formed trench 51 is filled with the silicon oxide film 2x.

Next, as is shown in Figure 1(c), the silicon oxide film 2x on the silicon substrate 1 is removed by, for example, a CMP (chemical mechanical polishing) method or etch-back through dry etching using a resist film, and at the same time, a trench isolation 2b is formed. At this point, the top surface of the silicon substrate 1 and the top surface of the isolation 2b are flattened with no level difference therebetween.

Then, as is shown in Figure 1(d), dry etching with high etch selectivity is conducted so as to etch the silicon substrate 1 alone by a thickness of 0.2  $\mu$ m. Thus, a step portion which is higher in a stepwise manner than the top

- 29 -

surface of the silicon substrate 1 by 0.2 µm is formed in the isolation 2b. The level difference caused by the step portion is required to be sufficiently large in consideration of an amount of over-etch in etching a subsequently formed insulating film 12, and hence, the level difference is preferably equal to or larger than the thickness of the insulating film 12.

It is noted that the method of causing the level difference between the top surface of the isolation 2b and the surface of the active area is not limited to that described above. For example, the level difference can be caused as follows: After an etching stopper film having a thickness corresponding to the level difference is previously deposited on the silicon substrate, a trench is formed and an insulating film for the trench isolation is deposited. Then, the entire top surface of the substrate is flattened by the CMP method or the like, and the etching stopper film is subsequently removed.

Next, As is shown in Figure 2(a), after forming a gate oxide film 3 on the silicon substrate 1, a polysilicon film 4x is deposited on the entire top surface of the substrate.

Then, as is shown in Figure 2(b), after forming a resist film (not shown) having a predetermined pattern on the polysilicon film 4x, dry etching is conducted so as to form a polysilicon electrode 4a on the active area and a polysilicon interconnection 4b on the isolation 2b. Then, by using the gate electrode 4a as a mask, n-type impurity ions are injected at a high concentration, thereby forming high-concentration

- 30 -

25

5

10

15

source/drain regions 8 in the silicon substrate 1 on both sides of the polysilicon electrode 4a.

After this, as is shown in Figure 2(c), the insulating film 12 having a thickness of, for example, 0.15  $\mu$ m is deposited, so that an interconnection subsequently formed above the insulating film (i.e., the local interconnection in this embodiment) can be electrically insulated from the polysilicon electrode, the polysilicon interconnection and the active area.

Next, as is shown in Figure 2(d), a resist film 25a having 10 a pattern for forming a connection hole is formed on the insulating film 12. At this point, the exposing area of the resist film 25a is positioned without an alignment margin for preventing interference with the isolation 2b. In this embodiment, after the resist film 25a is formed so that the 15 exposing area stretches over the source/drain region 8, that is, the active area of a transistor, and the isolation 2b, dry etching is conducted by using the resist film 25a as a mask, thereby forming a connection hole 14 by removing the insulating film 12 in the exposing area of the resist film 25a. At this 20 point, when the insulating film 12 is, for example, 40% overetched than its thickness of 0.15 µm in order to ensure the formation of the connection hole 14, the isolation 2b in the exposing area of the resist film 25a is etched by a thickness of approximately 0.06 µm. However, in this embodiment, the 25 step portion has a height of 0.2 µm, which is sufficiently larger than this etched amount, and hence, a recess where the

- 31 -

Page 172 of 262

top surface of the isolation 2b is lower than the top surface of the silicon substrate 1 is never formed in any part of the connection hole 14.

Next, as is shown in Figure 2(e), a polysilicon film is deposited on the entire top surface and is patterned, thereby forming the local interconnection 13. At this point, the local interconnection 13 is also formed within the connection hole 14, so as to be electrically connected with the source/drain region 8 serving as the active area.

10

5

In a semiconductor device formed in the aforementioned procedures, the top surface of the isolation 2b is higher in a stepwise manner than the surface of the active area. Therefore, even when the isolation 2b is removed by some amount by the over-etch in dry etching the insulating film 12, the 15 isolation 2b is prevented from being etched by a thickness exceeding the level difference caused by the step portion. Accordingly, when mask alignment is shifted the in photolithography, a recess with a depth reaching a certain depth of the source/drain region 8 is prevented from being 20 formed in the connection hole 14. As а result, the conventional problems, that is, the degradation of the junction voltage resistance and the increase of the junction leakage current caused because of the low impurity concentration at a lower part of the active area of the silicon substrate 25 corresponding to the sidewall of the recess, can be effectively prevented.

- 32 -

ł

However, the level difference between the top surface of the isolation 2b and the surface of the active area is not necessarily required to be larger than the thickness of the insulating film 12. The dimensions and materials of the respective components can be determined so as to satisfy the following inequality (1), wherein "a" denotes the thickness of the insulating film 12; "b" denotes the level difference between the top surface of the isolation 2b and the surface of the active area; "ER1" denotes the etching rate of the insulating film 12; "ER2" denotes the etching rate of the isolation 2b; "D" denotes the depth of an impurity diffused layer in the active area; and "OE" denotes the over-etch ratio of the insulating film 12 in the formation of the connection hole 14.

15  $OE x a x (ER2 / ER1) \ge b + D x (2 / 10) \dots (1)$ As far as the inequality (1) is satisfied, even when a part of the isolation 2b is removed to be at a lower level than the surface of the silicon substrate in the active area through the formation of the connection hole 14, so that the recess 40 as 20 is shown in Figure 18(c) is formed in a part of the connection hole 14, the bottom of the recess 40 is prevented from reaching the depth where the impurity concentration is low.

Since the alignment margin in view of the mask shift in the photolithography can be omitted, the following effects can be attained: When a distance Lb between the polysilicon electrode 4a serving as the gate electrode and the isolation 2b

- 33 -

Page 174 of 262

25

5

is estimated as an index of the integration, the distance Lb is 0.8 µm, namely, the sum of the diameter of the connection hole,  $0.5 \ \mu\text{m}$ , and the alignment margin from the gate electrode, 0.3μm. Thus, the distance Lb can be decreased by 0.4 um as compared with the conventional distance La of 1.2 µm (shown in Figure 17).

(Embodiment 2)

5

Embodiment 2 will now be described referring to Figures 3(a) through 3(f). In this embodiment, a connection hole for 10 connecting an interconnection layer and a silicon substrate is formed so as to stretch over an active area and an isolation in the same manner as in Embodiment 1, and a step portion between the isolation and the active area is provided with a sidewall.

First, as is shown in Figures 3(a) and 3(b), an isolation 15 2b whose top surface is higher in a stepwise manner than the surface of an active area by a predetermined level difference and a gate oxide film 3 are formed on a silicon substrate 1 in the same manner as described in Embodiment 1. Then, a polysilicon film 4x is deposited on the entire top surface.

20 Next, the polysilicon film 4x is patterned, thereby forming a polysilicon electrode 4a and а polysilicon interconnection 4b. The procedures conducted so far are identical to those adopted in Embodiment 1. Then, a silicon oxide film is deposited on the entire top surface and is subjected to anisotropic etching, thereby forming electrode sidewalls 7a on both side surfaces of the polysilicon electrode

- 34 -

4a and interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b. At the same time, a step sidewall 7c is formed on the side surface of the step portion between the isolation 2b and the active area. Each of the sidewalls has a width of, for example, approximately 0.1 µm. After forming the polysilicon electrode 4a, an n-type impurity with a low concentration is ion-injected into the active area, so as to form a low-concentration source/drain region 6. After forming the electrode sidewalls 7a, an n-type impurity with a high concentration is ion-injected into the active area, so as to form a high-concentration source/drain region 8. This is a generally adopted method of manufacturing a MOSFET having the so-called LDD structure.

Then, as is shown in Figures 3(d) through 3(f), the 15 procedures as described in Embodiment 1 referring to Figures 2(c) through 2(e) are conducted, thereby forming an insulating film 12 and a local interconnection 13 thereon.

This embodiment can achieve the effect to improve the integration similarly to Embodiment 1. In addition, owing to 20 the step sidewall 7c, the abrupt level difference between the isolation 2b and the active area can be released. As a result, the amount of residue generated in the formation of the local interconnection 13 by patterning the polysilicon film can be advantageously decreased, and disconnection of the local interconnection 13 and resistance increase thereof can also be prevented.

- 35 -

Page 176 of 262

25

5

At this point, a distance Lc between the polysilicon electrode 4a serving as a gate electrode and the isolation 2b is estimated as an index of the integration. The distance Lc is 1.0  $\mu$ m, namely, the sum of the diameter of the connection hole, 0.5  $\mu$ m, the width of the electrode sidewall 7a, 0.1  $\mu$ m, the alignment margin from the polysilicon electrode 4a, 0.3  $\mu$ m, and the width of the step sidewall 7c, 0.1  $\mu$ m. Thus, the distance Lc can be decreased by 0.2  $\mu$ m as compared with the conventional distance La of 1.2  $\mu$ m (shown in Figure 17).

10 (Embodiment 3)

5

15

20

25

Embodiment 3 will now be described referring to Figures 4(a) through 4(c).

In manufacturing procedures described in this embodiment, a connection hole is formed so as to stretch over an active area and an isolation only when mask alignment shift is caused in the photolithography.

Figure 4(a) shows a state where the procedures described in Embodiment 2 referring to Figures 3(a) through 3(d) have been completed. Specifically, as is shown in Figure 4(a), after an isolation 2b with a top surface higher in a stepwise manner than the surface of an active area, a step sidewall 7c on the side surface of the step portion of the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate electrode, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a, a low-concentration source/drain region 6, a high-concentration source/drain region 8, a

- 36 -

Page 177 of 262

polysilicon interconnection 4b on the isolation 2b, and interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b are formed, an insulating film 12 with a thickness of approximately 0.15 µm is formed on the entire top surface.

5

10

15

20

25

Next, as is shown in Figure 4(b), a resist film 25b for forming a connection hole is formed. At this point, in this embodiment, the resist film 25b is formed so that the connection hole stretches over the active area (i.e., the highconcentration source/drain region 8) and the step sidewall 7c when the mask alignment shift is not caused in the lithography. Then, the insulating film 12 is etched, thereby forming the connection hole 14 stretching over the active area and the step sidewall 7c.

Then, as is shown in Figure 4(c), a local interconnection 13 to be connected with the high-concentration source/drain region 8 is formed on the insulating film 12.

In the state shown in Figure 4(b), the edge of the connection hole 14 can be shifted toward the isolation 2b by a maximum of 0.3 µm due to the mask alignment shift in the lithography. In such a case, the resultant structure becomes that described in Embodiment 2 (shown in Figure 3(e)). However, no recess is formed in the isolation 2b within the connection hole 14 as described in Embodiments 1 and 2 even in such a case. Alternatively, even if a recess is formed, the problems of the degradation of the junction voltage resistance

- 37 -

and the increase of the junction leakage current can be avoided as far as the dimensions and the like of the respective components are determined so as to satisfy the inequality (1).

Also in this embodiment, a distance Lc between the polysilicon electrode 4a and the isolation 2b is estimated as an index of the integration. Similarly to Embodiment 2, the distance Lc is 1.0 µm, namely, the sum of the diameter of the connection hole, 0.5 µm, the width of the electrode sidewall 7a, 0.1 µm, the alignment margin from the polysilicon electrode 4a, 0.3 µm, and the width of the step sidewall 7c, 0.1 µm. Thus, the distance Lc can be decreased by 0.2 µm as compared with the conventional distance La of 1.2 µm.

(Embodiment 4)

Embodiment 4 will now be described referring to Figures 5(a) through 5(c). In manufacturing procedures described in 15 this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is formed so as to stretch over an active area and а polysilicon interconnection on an isolation.

20

25

Figure 5(a) shows the state where the procedures described in Embodiment 2 referring to Figures 3(a) through 3(d) have been completed. Specifically, as is shown in Figure 5(a), after an isolation 2b with a top surface higher in a stepwise manner than the surface of the active area, a step sidewall 7c on the side surface of the step portion of the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate

- 38 -

electrode, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a, a low-concentration source/drain region 6, a high-concentration source/drain region 8, a polysilicon interconnection 4b on the isolation 2b, and interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b are formed, an insulating film 12 with a thickness of approximately 0.15 µm is formed on the entire top surface.

Next, as is shown in Figure 5(b), a resist film 25c for forming a connection hole is formed. In this embodiment, the resist film 25c is formed with its exposing area stretching over the active area (i.e., the high-concentration source/drain region 8) and the polysilicon interconnection 4b on the isolation 2b when the mask alignment shift is not caused in the 15 lithography. Then, the insulating film 12 is etched, thereby forming the connection hole 14 stretching over the highconcentration source/drain region 8, the isolation 2b and the polysilicon interconnection 4b.

Then, as is shown in Figure 5(c), a local interconnection 20 13 to be connected with the high-concentration source/drain region 8 and the polysilicon interconnection 4b is formed on the insulating film 12.

When the high-concentration source/drain region 8 is to be electrically connected with the polysilicon interconnection 4b 25 serving as a gate interconnection formed on the isolation 2b in the conventional manufacturing procedures, a connection hole

- 39 -

formed on the high-concentration source/drain region 8 and another connection hole formed on the polysilicon interconnection 4ь are required to be positioned in consideration of alignment margins from the boundaries with the high-concentration source/drain region 8 and the isolation 2b, respectively. contrast, In in this embodiment, the interconnection member can be connected with the highconcentration source/drain region 8 and the polysilicon electrode 4ь through one connection hole 14 without consideration of the alignment margins. In addition, as described in Embodiments 1 through 3, the problems of the degradation of the junction voltage resistance and the increase of the junction leakage current can be prevented from being caused through the over-etch in etching the insulating film 12.

15

20

25

10

5

In this embodiment, the interconnection on the isolation 2b is made of a polysilicon film, but another conductive material or an interconnection on a layer different from the polysilicon electrode can be used instead.

(Embodiment 5)

Embodiment 5 will now be described referring to Figures 6(a) through 6(f). In manufacturing procedures described in this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is formed so as to stretch over an active area, a gate electrode and an isolation.

First, as is shown in Figure 6(a), an isolation 2b with a

- 40 -

top surface higher in a stepwise manner than the surface of a p-type silicon substrate 1 is formed.

Next, as is shown in Figure 6(b), a polysilicon film 4x with a thickness of 0.2 µm is deposited on the entire top surface, and a silicon oxide film 15x for gate protection with a thickness of approximately 0.15 µm is deposited on the polysilicon film 4x. At this point, the thickness of the silicon oxide film 15x for gate protection is required to be sufficiently large in consideration of an amount of over-etch to be removed in etching a subsequently formed insulating film 12. In this embodiment, the thickness of the silicon oxide film 15x is substantially the same as that of the insulating film 12.

Then, as is shown in Figures 6(c) and 6(d), the procedures 15 as described in Embodiment 2 referring to Figures 3(c) and 3(d) are conducted. Thus, after a polysilicon electrode 4a and a gate protection film 15a together serving as a gate electrode, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a and the gate protection film 15a, a low-20 concentration source/drain region 6, a high-concentration source/drain region 8, a polysilicon interconnection 4b and an interconnection protection film 15b on the isolation 2b, interconnection sidewalls 7b on both side surfaces of the polysilicon interconnection 4b and the interconnection 25 protection film 15b and a step sidewall 7c are formed, the insulating film 12 with a thickness of approximately 0.15 µm is

- 41 -

Page 182 of 262

5

formed on the entire top surface.

Next, as is shown in Figure 6(e), a resist film 25d for forming a connection hole is formed. At this point, in this embodiment, the resist film 25d is formed so that the connection hole stretches over the polysilicon electrode 4a, the high-concentration source/drain region 8 serving, as the active area and the isolation 2b when the mask alignment shift is not caused in the lithography. Accordingly, when the alignment shift is not caused, the exposing area of the resist film 25d stretches also over a part of the polysilicon electrode 4a. Then, the insulating film 12 is patterned by dry At this point, a part of the isolation 2b and the etching. gate protection film 15a in the exposing area of the resist film 25d are also removed by some amount by the over-etch in the dry etching of the insulating film 12. However, the connection hole 14 never reaches the polysilicon electrode 4a.

Then, as is shown in Figure 6(f), a polysilicon film is deposited on the entire top surface and then patterned, thereby forming a local interconnection 13 to be connected with the high-concentration source/drain region 8.

In this embodiment, the problems of the degradation of the junction voltage resistance and the increase of the junction leakage current can be avoided as in the aforementioned embodiments even when the insulating film 12 is 40% over-etched than its thickness of 0.15  $\mu$ m in order to form the connection hole 14.

- 42 -

5

10

15

20

25

i

In particular in this embodiment, the connection hole 14 stretches also over the polysilicon electrode 4a when the alignment shift is not caused in the lithography. Therefore, when the insulating film 12 is, for example, 40% over-etched than its thickness of 0.15  $\mu$ m in the dry etching thereof, although a part of the gate protection film 15a is etched by a thickness of approximately 0.06  $\mu$ m. However, the conventional problem of the electric short circuit with an interconnection on an upper layer through the connection film 15a is 0.15  $\mu$ m, which is sufficiently larger than 0.06  $\mu$ m.

It is noted that the thickness of the gate protection film 15a can be determined as follows: The dimensions and materials of the respective components are determined so as to satisfy the following inequality (2), wherein "a" denotes the thickness of the insulating film 12; "c" denotes the thickness of the gate protection film 4a, "ER1" denotes the etching rate of the insulating film 12; "ER3" denotes the etching rate of the gate protection film 4a; and "OE" denotes the over-etch ratio of the insulating film 12 in the formation of the connection hole 14:

OE x a x (ER3 / ER1) < c ... (2)

At this point, a distance Ld between the polysilicon electrode 4a serving as the gate electrode and the isolation 2b is estimated as an index of the integration. The distance Ld is 0.7  $\mu$ m, namely, the sum of the diameter of the connection hole, 0.5  $\mu$ m, the width of the electrode sidewall 7a, 0.1  $\mu$ m,

- 43 -

Page 184 of 262

10

5

15

20

and the width of the step sidewall 7c, 0.1  $\mu$ m. Thus, the distance Ld can be decreased by 0.5  $\mu$ m as compared with the conventional distance of 1.2  $\mu$ m.

(Embodiment 6)

5

10

Embodiment 6 will now be described referring to Figures 7(a) through 7(c). In manufacturing procedures described in this embodiment, a connection hole for connecting an interconnection layer and a silicon substrate is formed so as to stretch over an active area, an electrode sidewall and an isolation when the alignment shift is not caused, and is formed so as to stretch also over a polysilicon electrode only when the alignment shift is caused.

Figure 7(a) shows the state where the procedures described in Embodiment 5 referring to Figures 6(a) through 6(d) have 15 been completed. Specifically in Figure 7(a), after an isolation 2b having a top surface higher in a stepwise manner than the surface of the active area, a step sidewall 7c on the side surface of the step portion of the isolation 2b, a gate oxide film 3, a polysilicon electrode 4a serving as a gate 20 electrode, a gate protection film 15a on the polysilicon electrode 4a, electrode sidewalls 7a on both side surfaces of the polysilicon electrode 4a and the gate protection film 15a, a low-concentration source/drain region 6, a high-concentration source/drain region 8, a polysilicon interconnection 4b on the 25 isolation 2b, an interconnection protection film 15b on the polysilicon interconnection 4b, and interconnection sidewalls

- 44 -

7b on both side surfaces of the polysilicon interconnection 4b and the interconnection protection film 15b are formed, an insulating film 12 having a thickness of approximately 0.15  $\mu$ m is formed on the entire top surface.

5

10

Next, as is shown in Figure 7(b), a resist film 25e having a pattern for forming a connection hole is formed. At this point, in this embodiment, the resist film 25e is formed so that its exposing area can expose at least the step sidewall 7c and the high-concentration source/drain region 8 serving as the active area and stretches also over the electrode sidewall 7a.

Then, a polysilicon film is deposited on the entire top surface and patterned, thereby forming a local interconnection 13 to be connected with the high-concentration source/drain region 8.

15 In the procedure shown in Figure 7(b) of this embodiment, when the exposing area of the resist film 25e is shifted by, , for example, a maximum of 0.3 µm due to the alignment shift in the lithography, the connection hole 14 is formed so as to stretch also over a part of the polysilicon electrode 4a. When 20 the exposing area of the resist film 25e is shifted in the reverse direction, the connection hole 14 is formed so as to stretch also over a part of the isolation 2b. However, in either case, the junction voltage at the edge of the isolation 2b is prevented from degrading and the junction leakage current 25 is prevented from increasing as far as the dimensions and the like of the respective components are determined so as to

- 45 -

satisfy the inequalities (1) and (2). In addition, an electrical short circuit between an interconnection member such as the local interconnection and the polysilicon electrode 4a can be avoided.

At this point, a distance Le between the polysilicon electrode 4a serving as the gate electrode and the isolation 2b is estimated as an index of the integration. Similarly to Embodiment 5, the distance Le is 0.7  $\mu$ m, namely, the sum of the diameter of the connection hole, 0.5  $\mu$ m, the width of the electrode sidewall 7a, 0.1  $\mu$ m, and the width of the step sidewall 7c, 0.1  $\mu$ m. Thus, the distance Le can be decreased by 0.5  $\mu$ m as compared with the conventional distance of 1.2  $\mu$ m.

In each of the aforementioned embodiments, the local interconnection is adopted as the interconnection member so as 15 to make the insulating film 12 comparatively thin. However, each embodiment can be applied to an interconnection member using a general global interconnection formed with an interlayer insulating film sandwiched. When the global interconnection is adopted, the interlayer insulating film is 20 comparatively thick. Therefore, the effects of the embodiments can be similarly attained by decreasing the over-etch ratio of the interlayer insulating film in the formation of the connection hole or by increasing the level difference between the top surface of the isolation and the surface of the active 25 area. This will be described in more detail in Embodiment 7 below.

- 46 -

Page 187 of 262

ł

5

Furthermore, when the isolation 2b and the gate protection film 15a used in Embodiment 5 or 6 are made of a material having a smaller etching rate than the material for the insulating film 12 against the etching for forming the connection hole, the semiconductor device can be manufactured with more ease.

In addition, when the insulating film 12 in each of the multilayered structure aforementioned embodiments has а including at least one lower layer made of a material having a smaller etching rate against the etching for forming the connection hole, the semiconductor device can be manufactured with more ease.

(Embodiment 7)

be described in which Embodiment 7 will now an interconnection layer formed on a thick interlayer insulating film is connected with an active area of a semiconductor substrate through a contact hole formed on the interlayer insulating film.

Figures 8(a) through 8(c) are sectional views for showing 20 procedures for forming a layered film 10 and an interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 1. As is shown in Figure 8(a), after conducting the procedures shown in Figures 1(a) through 1(d) and 2(a) through 2(c), a layered film 10 including a silicon oxide film 10a with a thickness of approximately 70 nm and a silicon nitride film 10b with a thickness of approximately 80

- 47 -

Page 188 of 262

25

10

5

nm is formed on the entire top surface of the substrate. Then, an interlayer insulating film 11 of a silicon oxide film with a thickness of approximately 600 nm is deposited thereon. Next, a resist film 25a having a pattern for forming a contact hole is formed on the interlayer insulating film 11. At this point, the exposing area of the resist film 25a is positioned without an alignment margin for avoiding interference with an isolation 2b. In Figure 8(a), the resist film 25a is formed so that the exposing area stretches over a source/drain region 8 serving as the active area of a transistor and the isolation 2b.

Next, as is shown in Figure 8(b), etching is conducted by using the resist film 25a as a mask, thereby selectively removing the interlayer insulating 25a and the layered film 10. Thus, a contact hole 20 stretching over the isolation 2b and the active area is formed.

Then, as is shown in Figure 8(c), a plug underlying film 21 made of a TiN/Ti film and a W plug 22 are deposited within the contact hole 20 by selective CVD. Furthermore, an aluminum alloy film is deposited on the entire top surface of the substrate and the aluminum alloy film is patterned, thereby forming a first layer metallic interconnection 23. At this point, the first layer metallic interconnection 23 is electrically connected with the source/drain region 8 serving as the active area through the W plug 22 and the plug underlying film 23 filled in the contact hole 20.

- 48 -

Page 189 of 262

10

15

20

25

Figures 9(a) through 9(c) are sectional views for showing procedures for forming a layered film 10 and an interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 2. In these manufacturing procedures, a procedure for forming sidewalls 7a through 7c is added to the manufacturing procedures shown in Figures 8(a) through 8(c), so as to manufacture a transistor having the LDD structure.

Figures 10(a) through 10(c) are sectional views for showing procedures for forming a layered film 10 and an 10 interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 4. In the procedure shown in Figure 10(a), a resist film 25c having its exposing area stretching over the active area and the gate interconnection 4b is formed on the interlayer insulating film 11. Thereafter, 15 the same procedures as those shown in Figures 8(b) and 8(c) are conducted.

Figures 11(a) through 11(c) are sectional views for showing procedures for forming a layered film 10 and an interlayer insulating film 11 instead of the comparatively thin insulating film 12 of Embodiment 5. In the procedure shown in Figure 11(a), a gate protection silicon oxide film 15a is formed on a gate electrode 4a, and the layered film 10 and the interlayer insulating film 11 are formed thereon. Then, a resist film 25d having its exposing area stretching over the isolation, the active area and the gate electrode 4a is formed on the interlayer insulating film 11. Thereafter, the same

- 49 -

Page 190 of 262

20

25

÷

procedures as those shown in Figures 8(b) and 8(c) are conducted.

In each of the procedures shown in Figures 8(b), 9(b), 10(b) and 11(b), the silicon nitride film 10b having high 5 etching selectivity against the silicon oxide film is formed below the interlayer insulating film 11. Therefore, the silicon nitride film 10b is prevented from being completely removed by the over-etch in etching the interlayer insulating film 11. When the silicon nitride film 10b is to be removed 10 from the layered film 10, the silicon oxide film 10a is prevented from being completely removed since the etching selectivity between the silicon nitride film 10b and the silicon oxide film 10a below is high. Furthermore, since the silicon oxide film 10a has a thickness of approximately 70 nm, 15 which is smaller than the level difference of 0.2 µm between the isolation and the active area, the isolation 2b is prevented from being etched to be lower than the surface of the active area by the over-etch in etching the silicon oxide film 10a. In other words, a recess where the top surface of the isolation 2b is lower than the surface of the silicon substrate is never formed in any part of the contact hole 20. Accordingly, in the formation of the contact hole for electrically connecting the interconnection layer formed on the interlayer insulating film and the active area of the semiconductor substrate, the same effects as those described in the aforementioned embodiments can be attained.

- 50 -

Page 191 of 262

20

25

÷

However, the underlying film below the interlayer insulating film can be omitted in this embodiment. Even when it is omitted, since the step portion is formed between the top surface of the isolation and the surface of the active area, the isolation cannot be etched to be lower than the surface of the active area in the formation of the contact hole. Thus, the degradation of the junction voltage resistance the increase of the junction leakage current can be prevented as much as possible.

10 (Embodiment 8)

Embodiment 8 will now be described referring to Figures 12 and 13(a) through 13(e). Figure 12 is a sectional view showing the structure of a semiconductor device of this embodiment, and Figures 13(a) through 13(e) are sectional views for showing manufacturing procedures for the semiconductor device having the structure shown in Figure 12.

As is shown in Figure 12, in a silicon substrate (or well) l of one conductivity type, a trench isolation 2b is formed in an isolation region Reiso for partitioning an area in the vicinity of the surface of the silicon substrate 1 into a plurality of transistor regions Refet. The top surface of the isolation 2b is sufficiently higher than the surface of the silicon substrate 1 in each transistor region Refet, and a step portion with a predetermined level difference is formed between the isolation 2b and the transistor region Refet. This isolation 2b is formed by filling a trench formed in the

- 51 -

Page 192 of 262

15

20

25

silicon substrate 1 with an insulating material as described below. Furthermore, a channel stop region 60 of the same conductivity type as that of the silicon substrate 1 is formed at least below the isolation 2b.

In each transistor region Refet partitioned by the isolation 2b is formed a MOS transistor including a gate electrode 4a, a gate oxide film 3, electrode sidewalls 7a, a low-concentration source/drain region 6 and а highconcentration source/drain region 8. Also, on the silicon substrate 1 excluding the transistor regions Refet and on the isolation 2b, a gate interconnection 4b formed simultaneously with the gate electrode 4a and interconnection sidewalls 7b are formed. Furthermore, an upper gate electrode 9a, an upper gate interconnection 9b and a source/drain electrode 9c each made of titanium silicide (TiSi<sub>2</sub>) are formed on the gate electrode 4a, gate interconnection 4b and the high-concentration the source/drain region 8, respectively.

This embodiment is characterized by a step sidewall 7c formed on the side surface of the step portion of the isolation 20 2b simultaneously with the electrode sidewalls 7a and the interconnection sidewalls 7b. A part of the step sidewall 7c is communicated with the electrode sidewalls 7a and the interconnection sidewalls 7b.

Furthermore, on the entire top surface of the substrate 25 bearing the isolation 2b, the gate electrode 4a and the like, an interlayer insulating film 11 and a first layer metallic

- 52 -

Page 193 of 262

5

10

interconnection 23 are formed. The first layer metallic interconnection 23 is connected with the upper gate electrode 9a and the source/drain electrode 9c in the transistor region through a W plug 22.

5

Now, the manufacturing procedures for realizing the structure shown in Figure 12 will be described referring to Figures 13(a) through 13(e).

First, as is shown in Figure 13(a), a silicon oxide film 52 and a silicon nitride film 53 are deposited on a silicon 10 substrate 1. Then, a resist film 50a for exposing the isolation regions Reiso and masking the transistor regions Refet is formed on the silicon nitride film 53. After this, etching is conducted by using the resist film 50a as a mask, so as to selectively remove the silicon nitride film 53 and the silicon oxide film 52 and further etch the silicon substrate 1, thereby forming a trench 51. At this point, differently from the conventional method of forming a trench, the silicon nitride film 53 has a thickness as large as approximately 150 through 200 nm. However, the silicon oxide film 52 has a thickness of 10 through 20 nm as in the conventional method. The depth of the trench 51 can be approximately 500 nm also as in the conventional method. Then, impurity ions of a conductivity type different from that of an impurity to be injected into a subsequently formed source/drain region are injected, thereby forming a channel stop region 60.

15

20

25

Next, as is shown in Figure 13(b), after removing the

- 53 -

resist film 50a, a silicon oxide film (not shown) is deposited so as to have a sufficient thickness larger than the sum of the depth of the trench 51 and the thickness of the remaining silicon nitride film 53, namely, the height from the bottom of the trench 51 to the top surface of the silicon nitride film 53. Then, the silicon oxide film is removed by the CMP method so as to expose the surface of the silicon nitride film 53, thereby flattening the entire top surface of the substrate. Through this procedure, a trench isolation 2b made of the silicon oxide film is formed in the isolation region Reiso. The flattening method to be adopted is not limited to that described above but the surface can be flattened by etch-back using a resist film having a reverse pattern to the pattern of the transistor region Refet.

15 Then, the silicon nitride film 53 is removed by using a phosphoric acid boiling solution or the like and the silicon oxide film 52 is removed by using a hydrofluoric acid type wet etching solution or the like, so as to expose the surface of the silicon substrate 1 in the transistor region Refet, which 20 procedures are not shown in the drawing. At this point, a step portion having a sufficient level difference between the surface of the silicon substrate 1 in the transistor region Refet and the top surface of the isolation 2b is exposed characteristically in this embodiment. The level difference is set at approximately 50 through 100 nm in consideration of the amount of over-etch in a procedure for forming sidewalls

- 54 -

Page 195 of 262

5

described below. However, in order to effectively achieve the effects of this embodiment, the thickness of an insulating film for the sidewall and the amount of over-etch are required to be appropriately determined in the subsequent procedure for forming the sidewalls.

10

5

Then, as is shown in Figure 13(c), a polysilicon film 4 is deposited on the silicon substrate 1 and the isolation 2b, and the resist film 50b for exposing an area excluding the areas for a gate electrode and a gate interconnection is formed thereon. Then, the dry etching is conducted by using the resist film 50b as a mask, thereby forming the gate electrode 4a and the gate interconnection 4b, which procedure is not shown in the drawing.

Next, as is shown in Figure 13(d), by using the gate electrode 4a as a mask, impurity ions at a low concentration are injected, thereby forming a low-concentration source/drain region 6. Then, an insulating film 7 (a silicon oxide film) is deposited on the entire top surface of the substrate.

Then, as is shown in Figure 13(e), the insulating film 7 20 is anisotropically etched, thereby forming the electrode sidewalls 7a on the both side surfaces of the gate electrode 4a and interconnection sidewalls 7b on the both side surfaces of the gate interconnection 4b. At the same time, a step sidewall 7c is formed on the side surface of the step portion between 25 the silicon substrate 1 in the transistor region Refet and the isolation 2b. After forming these sidewalls, impurity ions are

- 55 -

injected, thereby forming the high-concentration source/drain region 8. Also at this point, the step portion between the silicon substrate 1 in the transistor region Refet and the isolation 2b has the sufficient level difference.

Although the procedures thereafter are not shown in the drawing, an upper gate electrode 9a, an upper gate interconnection 9b and a source/drain electrode 9c are formed by a silicifying procedure, an interlayer insulating film 11 is deposited and a contact hole is formed, and then the contact hole is filled with a metal, and a first layer metallic In this manner, the MOS interconnection 12 is formed. transistor having the trench isolation structure as shown in Figure 12 is manufactured.

In the aforementioned procedures, the electrode sidewalls 7a and the like are formed in order to manufacture a transistor with the LDD structure. However, the electrode sidewalls 7a and the like can be formed in a transistor having the so-called pocket injection structure, in which a punch-through stopper is formed by injecting an impurity of a different conductivity type into an area between the source/drain region and the channel region. Therefore, this embodiment is applicable to such a transistor having the pocket injection structure.

In manufacturing a MOS transistor having a gate length of 1 µm or less as in this embodiment, it is necessary to form the 25 electrode sidewalls 7a on the side surfaces of the gate electrode 4a in order to provide the transistor with the LDD

- 56 -

Page 197 of 262

5

structure or the pocket injection structure in which the short channel effect can be suppressed and the reliability of the The thickness of the electrode transistor can be ensured. sidewall 7a depends upon the characteristics of a device to be manufactured. Since the sidewall is formed by dry etching with high anisotropy, its thickness can be controlled substantially only by controlling the thickness of the film to be deposited. However, 10% through 30% over-etch is generally conducted in consideration of the fluctuation in the etching rate in the wafer and the fluctuation in the thickness of the deposited film. For example, when the electrode sidewall 7a is formed out of an insulating film with a thickness of 100 nm, the etching is conducted for a time period corresponding to time required for removing an insulating film with a thickness of 110 through 130 nm.

At this point, the isolation 2b made of an oxide film is etched at higher selectivity than the silicon substrate 1 in the transistor region Refet, and hence, the isolation 2b is removed by a thickness of, for example, 10 through 30 nm. Therefore, in the conventional structure, the surface of the isolation 105a becomes lower than the surface of the silicon substrate 101 as is shown in Figures 21(a) and 21(b), resulting in causing the aforementioned problems. In contrast, in the state of this embodiment shown in Figure 13(d), the isolation 2b has the step portion whose surface is higher than the surface of the silicon substrate in the transistor region

- 57 -

5

10

15

20

Refet, resulting in effectively preventing the problems. In other words, even when the impurity ions are diagonally formation of the high-concentration injected for the source/drain region 8, the impurity ions are prevented from being implanted below the edge of the isolation 2b because the step portion of the isolation 2b has a sufficient level Accordingly, a distance between the highdifference. concentration source/drain region 8 and the channel stop region 60 can be made substantially constant, thereby preventing the degradation of the junction voltage resistance and the increase of the junction leakage. Furthermore, in the formation of the source/drain electrode 9c of silicide on the high-concentration source/drain region 8, the step sidewall 7c effectively prevents the silicide layer from being formed in the boundary between the silicon substrate 1 and the isolation 2b. Therefore, it is possible to effectively prevent a short circuit current from occurring between the source/drain electrode 9c and the channel stop region 60.

In order to effectively achieve the aforementioned effects in this embodiment, however, the level difference caused by the step portion is preferably larger than the amount of over-etch in the formation of the sidewalls, that is, 10 through 30 nm. Furthermore, in practical use, after the formation of the isolation 2b, other procedures are conducted in which the thickness of the silicon oxide film used as the isolation 2b is decreased, such as a procedure for removing the silicon oxide

- 58 -

Page 199 of 262

15

5

10

20

film 52. Therefore, it is preferred that the step portion is previously formed so as to have a sufficiently large level difference also in consideration of the afterward decreased amount. Accordingly, the lower limit of the thickness of the silicon nitride film 53 deposited in the procedure shown in Figure 13(a) is determined on the basis of the amount of overetch and the etched amount in the procedure for removing the silicon oxide film 52.

In this embodiment, the silicon nitride film 53 is used as an etching mask for forming the trench 51. This film can be made of any material which has large etching selectivity against the silicon oxide film, and can be, for example, a polysilicon film or the like.

This embodiment exemplifies the so-called salicide 15 structure in which the upper gate electrode 9a and the source/drain electrode 9c are simultaneously silicified in a self-aligned manner for attaining low resistance. It goes without saying that the embodiment is applicable to a structure in which a gate electrode is previously formed as a polycide 20 electrode and a source/drain electrode alone is silicified afterward.

(Embodiment 9)

Embodiment 9 will now be described referring to Figures 14(a) through 14(e). This embodiment is different from 25 Embodiment 8 in that a gate oxide film and a polysilicon film serving as a gate electrode are deposited before forming a

- 59 -

Page 200 of 262

trench isolation.

First, as is shown in Figure 14(a), a gate oxide film 3 and a polysilicon film 4 serving as a gate electrode of a MOS transistor are successively deposited on a silicon substrate 1. A resist film 50a for exposing an isolation region Reiso and masking a transistor region Refet is patterned. By using the resist film 50a as a mask, the polysilicon film 4 and the gate oxide film 3 are selectively removed, and further the silicon substrate 1 is etched, thereby forming a trench 51 serving as the isolation region. At this point, differently from the conventional method of forming a trench, the thickness of the polysilicon film 4 is set at 150 through 200 nm, that is, substantially the same thickness as that of the silicon nitride film used in Embodiment 8. The gate oxide film 3 has a thickness of 10 through 20 nm. The depth of the trench 51 is approximately 500 nm. Then, impurity ions of a different conductivity type from that of an impurity to be injected into a source/drain region formed afterward are injected, thereby forming a channel stop region 60.

20

25

15

5

10

Then, after removing the resist film 50a, a silicon oxide film 2 (not shown) is deposited so as to have a sufficient thickness larger than the sum of the depth of the trench 51 and the thickness of the remaining polysilicon film 4, namely, the height from the bottom of the trench 51 to the top surface of the polysilicon film 4. The silicon oxide film 2 is removed by the CMP method until the surface of the polysilicon film 4 is

- 60 -

exposed, thereby flattening the top surface of the substrate. Through this procedure, a trench isolation 2b made of the silicon oxide film is formed in the isolation region Reiso. The flattening method to be adopted is not limited to that described above but the surface can be flattened by etch-back using a resist film having a reverse pattern to the pattern of the transistor region Refet.

Next, as is shown in Figure 14(b), a conductive film 18 serving as a gate interconnection layer (which can be made of 10 a conductive polysilicon film; a silicide film of WSi, TiSi or the like; or a metal with a high melting point such as W with a sandwiched barrier metal such as TiN for achieving low resistance) and a protection film 19 made of an insulating film are deposited on the flattened substrate. Then, a resist film 50b for exposing an area excluding the areas for a gate 15 electrode and a gate interconnection is formed. By using the resist film 50b as a mask, dry etching is conducted, thereby forming a gate electrode 4a, an upper gate electrode 18a and a protection film 19a, a gate interconnection 4b, an upper gate 20 interconnection 18b and a protection film 19b, which procedures are not shown in the drawing. At this point, a step portion having a sufficient level difference between the surfaces of the silicon substrate 1 in the transistor region Refet and the isolation 2b is exposed characteristically in this embodiment. 25 The level difference is approximately 50 through 100 nm in

- 61 -

consideration of the amount of over-etch in the subsequent

Page 202 of 262

ŧ

procedure for forming sidewalls and the like. However, in order to effectively achieve the effects of this embodiment, the thickness of an insulating film for the sidewall and the amount of over-etch are required to be appropriately determined in the subsequent procedure for forming the sidewalls.

Then, as is shown in Figure 14(c), similarly to Embodiment 8, after forming a low-concentration source/drain region 6 on either side of the gate electrode 4a in the active area, an insulating film 7 (silicon oxide film) is deposited on the entire top surface of the substrate.

Next, as is shown in Figure 14(d), the insulating film 7 is anisotropically etched, thereby forming electrode sidewalls 7a on both side surfaces of the gate electrode 4a and the like and interconnection sidewalls 7b on both side surfaces of the 15 gate interconnection 4b and the like. At the same time, a step sidewall 7c is formed on the side surface of the step portion between the silicon substrate 1 in the transistor region Refet and the isolation 2b. After forming these sidewalls, impurity ions are injected, thereby forming a high-concentration source/drain region 8. Also at this point, the step portion between the silicon substrate 1 in the transistor region Refet and the isolation 2b has a sufficient level difference.

Next, as is shown in Figure 14(e), a source/drain electrode 9c is formed out of silicide only on the high-25 concentration source/drain region 8.

> Although the procedures thereafter are not shown in the i

> > - 62 -

Page 203 of 262

5

10

drawing, an interlayer insulating film 11 is deposited, a contact hole is formed, and the contact hole is filled with a (such as tungsten), and a first layer metallic metal interconnection 12 is formed. Thus, a MOS transistor having a trench isolation similar to that shown in Figure 12 is manufactured. In this embodiment, however, on the gate electrode 4a and the gate interconnection 4b are formed the upper gate electrode 18a and the upper gate interconnection 18b made of conductive polysilicon, silicide or the like as well as the protection films 19a and 19b made of the insulating film, respectively. The source/drain electrode 9c of silicide is formed in the procedure different from that for forming the upper gate electrode 18a and the upper gate interconnection 18b.

In this manner, the step portion which is higher at the side closer to the isolation 2b is formed between the silicon substratel in the transistor region Refet and the isolation 2b, and the step portion is provided with the step sidewall 7c on its side surface in this embodiment. Therefore, the same effects as those of Embodiment 8 can be exhibited with a reduced number of manufacturing procedures.

In addition, the procedure for forming the gate electrode 4a and the gate interconnection 4b after the procedure shown in Figure 14(b) can be conducted on the completely flat top surface of the substrate without being affected by the step portion at the edge of the isolation 2b in this embodiment.

- 63 -

15

5

10

20

Therefore, a refined pattern can be advantageously stably formed.

(Embodiment 10)

5

Embodiment 10 will now be described referring to Figures 15(a) through 15(f), which are sectional views for showing manufacturing procedures for a semiconductor device of this embodiment.

Before achieving the state shown in Figure 15(a), a trench isolation 2b, a channel stop region 60, a low-concentration 10 source/drain region 6, a gate insulating film 3, a gate electrode 4a, a gate interconnection 4b and the like are formed through the same procedures as those described in Embodiment 8. Then, a protection oxide film 31, a silicon nitride film 32 for sidewalls and a polysilicon film 33 for a mask are deposited on 15 the substrate by the CVD method. At this point, the thickness of a polysilicon film to be used as the gate electrode 4a and the gate interconnection 4b is 330 nm, and the minimum line width is 0.35  $\mu$ m. The protection oxide film 31 has a thickness of approximately 20 nm, the silicon nitride film 32 has a thickness of approximately 30 nm, and the polysilicon film 33 has a thickness of approximately 100 nm.

Then, as is shown in Figure 15(b), the polysilicon film 33 is etched back by RIE (reactive ion etching), thereby forming electrode polysilicon masks 33a, interconnection polysilicon masks 33b and a step polysilicon mask 33c on side surfaces of the gate electrode 4a, the gate interconnection 4b and a step

- 64 -

Page 205 of 262

20

portion of the isolation 2b, respectively. At this point, the etching selectivity between the polysilicon film 33 and the silicon nitride film 32 is large.

Next, as is shown in Figure 15(c), by using the remaining 5 polysilicon masks 33a, 33b and 33c as masks, wet etching using heated phosphoric acid  $(H_3PO_4)$  at 150°C is conducted, so as to have portions of the silicon nitride film 32 covered with the polysilicon masks 33a, 33b and 33c remained and remove the other portions thereof. At this point, the etching selectivity 10 between the silicon nitride film 32 and the polysilicon masks 33a, 33b and 33c can be approximately 30:1. Through this procedure, electrode sidewalls 32a, interconnection sidewalls 32b and a step sidewall 32c each having an L-shape remain on the sides of the gate electrode 4a, the gate interconnection 4b 15 and the step portion, respectively.

Then, as is shown in Figure 15(d), by using the gate electrode 4a, the protection oxide film 31, the electrode polysilicon mask 33a, the electrode sidewall 32a, the step polysilicon mask 33c and the step sidewall 32c as masks, **20** · impurity ions are injected at a high concentration into the active area of the silicon substrate 1, thereby forming a highconcentration source/drain region 8.

Then, as is shown in Figure 15(e), the polysilicon masks 33a, 33b and 33c are removed by dry or wet etching.

25

ł

Next, as is shown in Figure 15(f), exposed portions of the protection oxide film 31 on the substrate are removed by using

- 65 -

a HF type etching solution. Then, a titanium film is deposited and a first RTA treatment is conducted, thereby forming a silicide layer of a TiSi<sub>2</sub> film through the reaction between titanium and silicon. The titanium film is then removed, and a second RTA treatment is conducted, so that an upper electrode 9a, an upper interconnection 9b and a source/drain electrode 9c each of a silicide layer with a low resistance are formed on the gate electrode 4a, the gate interconnection 4b and the source/drain region 8, respectively. Thereafter, an interlayer insulating film is deposited, the top surface of the substrate is flattened, а contact hole is formed, а metallic interconnection film is deposited, and а metallic interconnection is formed. Thus, an LSI is manufactured.

Since the protection oxide film 31 and the L-shaped step 15 sidewall 32c are formed on the side surface of the step portion in the procedure shown in Figure 15(f) in this embodiment, the silicide layer is effectively prevented from being formed in the boundary between the active area of the silicon substrate 1 and the isolation 2b.

20 Furthermore, since the protection oxide film 31 is formed on the isolation 2b and the active area of the silicon substrate 1 in the procedures shown in Figures 15(c) and 15(d), the thickness of the isolation 2b is never decreased through the formation of the L-shaped sidewalls 32a, 32b and 32c. Accordingly, it is possible to decrease the level difference between the isolation 2b and the silicon substrate 1, resulting

- 66 -

Page 207 of 262

25

10

in improving the patterning accuracy for the gate.

In the formation of the gate electrode, first and second conductive films can be used similarly to Embodiment 2. Also in this case, the same effects as those of this embodiment can be exhibited.

(Embodiment 11)

5

10

In each of the aforementioned embodiments, each sidewall is made of an insulating material such as a silicon oxide film and a silicon nitride film. The sidewall can be made of a conductive material such as a polysilicon film. Figure 16(a) through 16(e) are sectional views for showing manufacturing procedures for a semiconductor device including conductive sidewalls.

Before attaining the state shown in Figure 16(a), a trench 15 isolation 2b, a channel stop region 60, a low-concentration source/drain region 6, a gate insulating film 3, a gate electrode 4a, a gate interconnection 4b and the like are formed through the same procedures as those described in Embodiment 8. Then, a protection oxide film 31 and a polysilicon film 34 for 20 sidewalls are deposited on the top surface by the CVD method. In this embodiment, on the gate electrode 4a and the gate interconnection 4b are formed protection silicon oxide films 15a and 15b, respectively. At this point, a polysilicon film to be used as the gate electrode 4a and the gate 25 interconnection 4b has a thickness of 330 nm, and the minimum line width is 0.35 µm. The protection oxide film 31 has a · ;

- 67 -

Page 208 of 262

thickness of approximately 20 nm and the polysilicon film 34 has a thickness of approximately 100 nm.

Next, as is shown in Figure 16(b), the polysilicon film 34 is etched back by the RIE, thereby forming electrode sidewalls 34a, interconnection sidewalls 34b and a step sidewall 34c each made of the polysilicon film on sides of the gate electrode 4a, the gate interconnection 4b and a step portion of the isolation 2b, respectively.

Next, as is shown in Figure 16(c), by using the gate electrode 4a, the protection oxide film 31, the electrode sidewalls 34a and the step sidewall 34c as masks, impurity ions are injected at a high concentration into an active area of the silicon substrate 1, thereby forming a high-concentration source/drain region 8.

15 Then, as is shown in Figure 16(d), exposed portions of the protection oxide film 31 on the substrate are removed by using the HF type etching solution. Then, as is shown in Figure 16(e), a titanium film is deposited and a first RTA treatment is conducted, thereby forming a silicide layer made of a TiSi, 20 film through the reaction between titanium and silicon. The titanium film is then removed and a second RTA treatment is conducted, thereby forming a source/drain electrode 9d made of a silicide layer stretching over the electrode sidewall 34a, the high-concentration source/drain region 8 and the step 25 sidewall 34c. Since the silicide layer is formed also on the interconnection sidewall 34b, this silicide layer can be

- 68 -

Page 209 of 262

5

connected with the source/drain electrode. Therefore, in this embodiment, etching is conducted on the isolation 2b by using a resist film or the like, so as to selectively remove the interconnection sidewalls 34b on the sides of the gate interconnection 4b as well as the silicide layer thereon. Thus, the source/drain electrodes 9d in the respective active areas are prevented from being mutually connected. It is possible to selectively remove merely the interconnection sidewalls 34b on the sides of the gate interconnection 4b immediately after forming the sidewalls 34a, 34b and 34c of the polysilicon film.

Thereafter, an interlayer insulating film is deposited, the top surface of the substrate is flattened, a contact hole is formed, a metallic interconnection film is deposited, and a metallic interconnection is formed. Thus, an LSI is manufactured.

In this embodiment, the source/drain electrode 9d is ultimately formed so as to stretch over a large area including the electrode sidewall 34a, the high-concentration source/drain 20 region 8 and the step sidewall 34c. Accordingly, the level difference between the transistor region Refet and the isolation 2b can effectively prevent the high-concentration source/drain region 8 from being brought close to the channel stop region 60 in the impurity ion injection. Furthermore, in the formation of the source/drain electrode 9d of silicide on the high-concentration source/drain region 8, also the step ł

- 69 -

25

10

15

sidewall 34c is silicified by a certain thickness. However, since the silicide layer is prevented from being formed in a further thickness, a short circuit current between the source/drain electrode 9d and the channel stop region 60 is effectively prevented from being caused by the formation of the silicide layer in the interface between the isolation and the silicon substrate. Moreover, since the large area stretching over the electrode sidewall 34a, the high-concentration source/drain region 8 and the step sidewall 34c is silicified in this embodiment, it is very easy to form a contact member to be connected with an upper first layer interconnection. As a result, the area of the transistor region Refet can be decreased, namely, the integration of the semiconductor device can be advantageously improved. Although the electrode sidewalls 34a and the interconnection sidewalls 34b are made of a conductive polysilicon film, there is no possibility of a short circuit between the sidewall and the gate because the respective sidewalls 34a and 34b are insulated from the gate electrode 4a and the gate interconnection 4b by the protection oxide film 31.

In the formation of the gate electrode, first and second conductive films can be used similarly to Embodiment 9, and also in this case, the same effects as those of this embodiment can be attained.

25

20

5

10

15

The sidewalls are made of a polysilicon film in this embodiment, and the polysilicon film can be replaced with an

- 70 -

amorphous silicon film. Furthermore, the sidewalls can be made not only of a silicon film but also of another conductive material such as a metal, and it is not necessarily required to silicify the sidewalls.

In each of the aforementioned embodiments, the description is made on the case where the semiconductor element formed in the active area is a field effect transistor. However, the invention is not limited to these embodiments, and is applicable when the semiconductor element is a bipolar transistor and the active area is an emitter diffused layer, a collector diffused layer or a base diffused layer of the bipolar transistor.

In each embodiment, setting of an angle of the side surface of the step portion to be equal to or more than  $70^{\circ}$ ensures a large level difference between the active area and the side surface of the step portion around the boundary of the active area, thereby preventing formation of a deep recess on the isolation.

- 71 -

10

15

WHAT IS CLAIMED IS:

 A semiconductor device in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprising:

5

10

15

an isolation for surrounding and isolating each active area, the isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area;

an insulating film formed so as to stretch over each active area and the isolation;

plural holes each formed by removing a portion of the insulating film disposed at least on the active area;

plural buried conductive layers filled in the respective holes; and

plural interconnection members formed on the insulating film so as to be connected with the respective active areas

ł

through the respective buried conductive layers.

2. The semiconductor device of Claim 1,

wherein at least a part of the plural holes are formed by 20 also removing another portion of the insulating film disposed on the isolation due to fluctuation in manufacturing procedures.

3. The semiconductor device of Claim 1,

wherein dimensions and materials of respective components 25 are determined so as to satisfy the following inequality:

 $OE x a x (ER2 / ER1) \le b + D x (2 / 10)$ 

- 72 -

Page 213 of 262

wherein "a" indicates a thickness of the insulating film, "b" indicates a level difference between the surface of the active area and the top surface of the isolation, "ER1" indicates an etching rate of the insulating film in forming the holes, "ER2" indicates an etching rate of the isolation in forming the holes, "D" indicates a depth of an impurity diffused layer in the active area, and "OE" indicates an over-etch ratio of the insulating film in forming the holes.

4. The semiconductor device of Claim 1,

wherein an angle between a side surface of the step portion and the surface of the active area is 70 degrees or more.

5. The semiconductor device of Claim 1,

wherein the isolation is a trench isolation made of an 15 insulating material filled in a trench formed by trenching the semiconductor substrate by a predetermined depth.

6. The semiconductor device of Claim 1,

wherein the semiconductor element is a MISFET including:

a gate insulating film and a gate electrode formed on 20 the active area; and

source/drain regions formed in the active area on both sides of the gate electrode.

7. The semiconductor device of Claim 6 further comprising a gate interconnection made of a material the same as a material for the gate electrode and formed on the isolation,

wherein each of the holes is formed on an area including

- 73 -

Page 214 of 262

۰.

25

5

the source/drain region, the isolation and the gate interconnection, and

the plural interconnection members are connected with the gate interconnection on the isolation.

5

10

20

25

8. The semiconductor device of Claim 6 further comprising: electrode sidewalls made of an insulating material and formed on both side surfaces of the gate electrode; and

a step sidewall made of a material the same as the insulating material for the electrode sidewalls and formed on a side surface of the step portion,

wherein at least a part of the holes are formed by also removing a portion of the insulating film disposed on the step sidewall.

9. The semiconductor device of Claim 6 further comprising15 a gate protection film formed on the gate electrode,

wherein at least a part of the holes are formed so as to stretch over the source/drain region and at least a part of the gate protection film.

10. The semiconductor device of Claim 9,

wherein dimensions and materials of respective components are determined so as to satisfy the following inequality:

OE x a x (ER3 / ER1) < c

wherein "a" indicates a thickness of the insulating film, "c" indicates a thickness of the gate protection film, "ER1" indicates an etching rate of the insulating film in forming the holes, "ER3" indicates an etching rate of the gate protection

- 74 -

film in forming the holes, and "OE" indicates an over-etch ratio of the insulating film in forming the holes.

11. The semiconductor device of Claim 6,

wherein the interconnection members are local interconnections.

12. The semiconductor device of Claim 6,

wherein the interconnection members are first layer metallic interconnections, and

the insulating film is an interlayer insulating film 10 disposed between the semiconductor substrate and the first layer metallic interconnections.

13. The semiconductor device of Claim 12 further comprising, between the interlayer insulating film and the semiconductor substrate, an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film.

14. A semiconductor device in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprising:

a trench isolation for isolating and surrounding each active area, the trench isolation having a top surface at a higher level than a surface of the active area and having a step portion in a boundary with the active area; and

a step sidewall formed on a side surface of the step 25 portion of the trench isolation.

15. The semiconductor device of Claim 14,

- 75 -

Page 216 of 262

15

5

wherein the step sidewall is made of an insulating material.

16. The semiconductor device of Claim 14,

wherein the semiconductor element is a MISFET including: a gate insulating film and a gate electrode formed on the active area; and

source/drain regions formed in the active area on both sides of the gate electrode,

the semiconductor device is further provided with 10 electrode sidewalls formed on both side surfaces of the gate electrode, and

the step sidewall is formed simultaneously with the electrode sidewalls.

17. The semiconductor device of Claim 16 further
15 comprising an electrode formed by silicifying at least a portion in the vicinity of the surface of the active area.

18. A method of manufacturing a semiconductor device in which a semiconductor element is disposed in each of plural active areas in a semiconductor substrate comprising:

a first step of forming an isolation in a part of the semiconductor substrate, the isolation having a top surface at a higher level than a surface of the semiconductor substrate and having a step portion in a boundary with the surface of the semiconductor substrate;

25

20

5

a second step of introducing an impurity at a high concentration into each active area of the semiconductor

- 76 -

substrate surrounded by the isolation;

a third step of forming an insulating film on the active area and the isolation;

a fourth step of forming, on the insulating film, a masking member having an exposing area above an area at least including a portion of the active area where the impurity at the high concentration is introduced;

a fifth step of conducting etching by using the masking member so as to selectively remove the insulating film and form holes; and

a sixth step of forming a buried conductive layer by filling the holes with a conductive material and forming, on the insulating film, interconnection members to be connected with the buried conductive layer,

wherein, in the fourth step, an alignment margin is not provided for preventing the exposing area of the masking member from including a portion above the isolation when mask shift is caused in photolithography.

19. The method of manufacturing a semiconductor device of
 Claim 18,

wherein, the fifth step is performed so as to satisfy the following inequality:

 $OE x a x (ER2 / ER1) \le b + D x (2 / 10)$ 

wherein "a" indicates a thickness of the insulating film, "b" 25 indicates a level difference between the surface of the active area and the top surface of the isolation, "ER1" indicates an

- 77 -

5

10

etching rate of the insulating film, "ER2" indicates an etching rate of the isolation, "D" indicates a depth of an impurity diffused layer in the active area, and "OE" indicates an overetch ratio of the insulating film.

5

10

20

20. The method of manufacturing a semiconductor device of Claim 18,

wherein, in the fourth step, the masking member is formed to be positioned with the exposing area thereof including a portion above the isolation when the mask shift is not caused in the photolithography.

21. The method of manufacturing a semiconductor device of Claim 18,

wherein, in the first step, a trench isolation is formed.

22. The method of manufacturing a semiconductor device of15 Claim 18,

wherein the semiconductor element is a MISFET,

the method further includes, before the second step, a step of forming a gate insulating film on the active area, a step of depositing a conductive film on the gate insulating film and a step of forming a gate electrode by patterning the conducive film, and

in the second step, the impurity at the high concentration is introduced so as to form a source/drain region.

23. The method of manufacturing a semiconductor device of
 Claim 22,

wherein, in the step of forming the gate electrode, a gate

- 78 -

Page 219 of 262

interconnection is simultaneously formed so as to stretch over the conductive film and the isolation, and

in the fourth step, the masking member is formed so that the exposing area thereof includes portions above the source/drain region and above the gate interconnection.

24. The method of manufacturing a semiconductor device of Claim 22 further comprising, after the step of forming the gate electrode, a step of depositing an insulating film for sidewalls on the gate electrode, the active area and the isolation, and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls on both side surfaces of the gate electrode and form a step sidewall on a side surface of the step portion in the boundary between the isolation and the active area.

25. The method of manufacturing a semiconductor device of Claim 24 further comprising, after the step of depositing the conductive film, a step of depositing a protection insulating film on the conductive film,

wherein, in the step of forming the gate electrode, the conductive film as well as the protection insulating film are patterned, so as to form a gate protection film on the gate electrode, and

the fifth step is performed so as to satisfy the following inequality:

25

20

5

10

15

 $OE \times a \times (ER3 / ER1) < c$ 

wherein "a" indicates a thickness of the insulating film, "c"

- 79 -

indicates a thickness of the gate protection film, "ER1" indicates an etching rate of the insulating film, "ER3" indicates an etching rate of the gate protection film and "OE" indicates an over-etch ratio of the insulating film.

5

10

26. The method of manufacturing a semiconductor device of Claim 25,

wherein, in the fourth step, the masking member is formed to be positioned without providing a margin for preventing the exposing area thereof from including a portion above the gate protection film even when the mask shift is caused in the photolithography.

27. The method of manufacturing a semiconductor device of Claim 25,

wherein, in the fourth step, the masking member is formed 15 to be positioned with the exposing area thereof including at least a part of a portion above the gate protection film when the mask shift is not caused in the photolithography.

28. The method of manufacturing a semiconductor device of Claim 22,

**20** <sup>·</sup>

wherein, in the sixth step, local interconnections are formed as the interconnection members.

29. The method of manufacturing a semiconductor device of Claim 22,

wherein, in the third step, an interlayer insulating film 25 is formed as the insulating film, and

in the sixth step, first layer metallic interconnections

- 80 -

are formed as the interconnection members.

30. The method of manufacturing a semiconductor device of Claim 29,

wherein, in the third step, after an underlying film made of an insulating material having high etching selectivity against the interlayer insulating film is formed below the interlayer insulating film, the interlayer insulating film is formed.

31. A method of manufacturing a semiconductor device 10 comprising:

a first step of forming an underlying insulating film on a semiconductor substrate;

a second step of depositing an etching stopper film on the underlying insulating film;

a third step of forming a trench by exposing a portion of the etching stopper film and the underlying insulating film etching the be formed and is to where an isolation semiconductor substrate in the exposed portion;

a fourth step of depositing an insulating film for isolation on an entire top surface of the substrate, flattening 20 the substrate until at least a surface of the etching stopper film is exposed, and forming a trench isolation in the trench so as to surround a transistor region;

a fifth step of removing, by etching, at least the etching stopper film and the underlying insulating film, so as to 25 expose a step portion between the transistor region and the

- 81 -

5

15

trench isolation;

a sixth step of depositing a gate oxide film and a conductive film on the substrate and making the conductive film into a pattern of at least a gate electrode;

5

10

a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and

an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

32. The method of manufacturing a semiconductor device ofClaim 31,

wherein, in the second step, a thickness of the etching stopper film is determined in consideration of an amount of over-etch in the seventh step, so that the step portion having a level difference with a predetermined size or more is exposed in the fifth step.

33. The method of manufacturing a semiconductor device of Claim 31 further comprising, after completing the eighth step, a step of silicifying at least an area in the vicinity of the surface of the source/drain region.

25

20

34. The method of manufacturing a semiconductor device of Claim 31,

- 82 -

wherein, in the sixth step, a first protection insulating film is deposited on the conductive film, and the first protection insulating film as well as the gate electrode are made into the pattern,

5

the method further includes, after the sixth step and before the seventh step, a step of depositing a second protection insulating film on the entire top surface of the substrate,

in the seventh step, a silicon film is deposited as the 10 insulating film for the sidewalls, and

the method further includes, after the eighth step, a step of silicifying an area stretching over the electrode sidewall, the active area and the step sidewall.

35. A method of manufacturing a semiconductor device 15 comprising:

a first step of forming a gate insulating film on a semiconductor substrate;

a second step of depositing a first conductive film to be formed into a gate electrode on the gate insulating film;

20

a third step of forming a trench by exposing a portion of the first conductive film where a trench isolation is to be formed and etching the semiconductor substrate in the exposed portion;

a fourth step of depositing an insulating film for 25 isolation on an entire top surface of the substrate, flattening the substrate at least until a surface of the first conductive

- 83 -

film is exposed, and forming the trench isolation in the trench so as to surround a transistor region;

•

a fifth step of depositing a second conductive film to be formed into at least an upper gate electrode on the entire top surface of the flattened substrate;

a sixth step of making the first and second conductive films into a pattern at least of the gate electrode and exposing a step portion between the transistor region and the trench isolation;

a seventh step of depositing an insulating film for sidewalls on the entire top surface of the substrate and anisotropically etching the insulating film for the sidewalls, so as to form electrode sidewalls and a step sidewall on side surfaces of the gate electrode and the step portion, respectively; and

an eighth step of introducing an impurity into the semiconductor substrate in the transistor region on both sides of the gate electrode, so as to form source/drain regions.

36. The method of manufacturing a semiconductor device of20 Claim 35,

wherein, in the second step, a thickness of the first conductive film is determined in consideration of at least an amount of over-etch in the seventh step, so that the step portion having a level difference with a predetermined size or more is exposed in the sixth step.

37. The method of manufacturing a semiconductor device of

- 84 -

Page 225 of 262

25

· ·

÷

5

10

Claim 35 further comprising, after completing the eighth step, a step of silicifying at least a portion in the vicinity of the surface of the active area.

38. The method of manufacturing a semiconductor device of Claim 35,

wherein, in the sixth step, a first protection insulating film is deposited on the conductive film and the first protection insulating film as well as the gate electrode are made into the pattern,

the method further includes, after the sixth step and before the seventh step, a step of depositing a second protection insulating film on the entire top surface of the substrate,

in the seventh step, a silicon film is deposited as the 15 insulating film for the sidewalls, and

the method further includes, after the eighth step, a step of silicifying an area stretching over the electrode sidewall, the source/drain region and the step sidewall.

10

#### ABSTRACT OF THE DISCLOSURE

An isolation which is higher in a stepwise manner than an active area of a silicon substrate is formed. On the active area, an FET including a gate oxide film, a gate electrode, a gate protection film, sidewalls and the like is formed. An insulating film is deposited on the entire top surface of the substrate, and a resist film for exposing an area stretching over the active area, a part of the isolation and the gate protection film is formed on the insulating film. There is no need to provide an alignment margin for avoiding interference with the isolation and the like to a region where a connection hole is formed. Since the isolation is higher in a stepwise manner than the active area, the isolation is prevented from being removed by over-etch in the formation of a connection hole to come in contact with a portion where an impurity concentration is low in the active area. In this manner, the integration of a semiconductor device can be improved and an area occupied by the semiconductor device can be decreased without causing degradation of junction voltage resistance and increase of a junction leakage current in the semiconductor device.


- 86 -


Page 227 of 262


5

10


15










Page 230 of 262










#### Page 231 of 262








Page 232 of 262








FIG. 8(a)




FIG. 8(b)







FIG. 8(c)





## FIG. 9(a)




# FIG. 9(b)













Page 237 of 262









Page 238 of 262







•••


÷







Page 242 of 262






.







;

•







Docket No.

#### COMBINED DECLARATION/POWER OF ATTORNEY FOR PATENT APPLICATION

As a below named inventor, I hereby declare that:

My residence, post office address and citizenship are as stated below next to my name.

I believe I am the original, first and sole inventor (if only one name is listed below) or an original, first and joint inventor (if plural names are listed below) of the subject matter which is claimed and for which a patent is sought on the invention entitled SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

the specification of which

(check one) X is attached hereto.

\_\_\_\_\_\_was filed on \_\_\_\_\_\_as Application Serial No. \_\_\_\_\_\_

I hereby state that I have reviewed and understand the contents of the above identified specification, including the claims, as amended by any amendment referred to above.

I acknowledge the duty to disclose information which is material to the examination of this application in accordance with Title 37, Code of Federal Regulations, § 1.56(a).

I hereby claim foreign priority benefits under Title 35, United States Code, § 119 of any foreign application(s) for patent or inventor's certificate listed below and have also identified below any foreign application for patent or inventor's certificate having a filing date before that of the application on which priority is claimed:

Prior Foreign Application(s)

Priority Claimed

<u>7-192181</u>	JAPAN	27/07/1995	X Yes No
(Number)	(Country)	(Day/Month/Year Filed)	
7-330112	JAPAN	19/12/1995	X Yes No
(Number)	(Country)	(Day/Month/Year Filed)	
(Number)	(Country)	(Day/Month/Year Filed)	YesNo

I hereby claim the benefit under Title 35, United States Code, § 120 of any United States application(s) listed below and, insofar as the subject matter of each of the claims of this application is not disclosed in the prior United States application in the manner provided by the first paragraph of Title 35, United States Code, § 112, I acknowledge the duty to disclose material information as defined in Title 37, Code of Federal Regulations, § 1.56(a) which occurred between the filing date of the prior application and the national or PCT international filing date of this application:

(Appln. Serial No.)	(Filing Date)	(Status-patented, pending, abandoned)
(Appln. Serial No.)	(Filing Date)	(Status-patented, pending, abandoned)

I hereby appoint as my attorneys, with full power of substitution and revocation, to prosecute the patent application identified above and to transact all business in the U.S. Patent and Trademark Office connected therewith: Raphael V. Lupo (Reg. No. 28,363); Jack Q. Lever, Jr. (Reg. No. 28,149); Kenneth L. Cage (Reg. No. 26,151); Stanislaus Aksman (Reg. No. 28,562); Paul Devinsky (Reg. No. 28,553); Edward E. Kubasiewicz (Reg. No. 30,020), Michael E. Fogarty (Reg. No. 36,139); Brian E. Ferguson (Reg. No. 36,801); Robert W. Zelnick (Reg. No. 36,976); and Wilhlem F. Gadiano (Reg. No. 37,136).

Please address all correspondence and telephone calls to:

Kenneth L. Cage, Esquire McDERMOTT, WILL & EMERY 1850 K STREET, N.W., SUITE 500 WASHINGTON, D.C. 20006 (202) 778-8300

The undersigned hereby authorizes the U.S. attorneys named herein to accept and follow instructions from <u>Maeda Patent Office</u> as to any action to be taken in the Patent and Trademark Office regarding this application without direct communication between the U.S. attorney and the undersigned. In the event of a change in the persons from whom instructions may be taken, the U.S. attorneys named herein will be so notified by the undersigned.

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.

Full name of sole on	first	inventor	Mizuki SEGAWA

Inventor's signature	misuki	Segawa	Date July	22, 1996
	a, Japan	0	Citizenship	Japan
Post Office Address	7–11–64, Nagao–	motomachi, Hira	akata-shi, Osaka	573–01, Japan

Full name of second inventor	Isao MIYA	NAGA	·····
Inventor's signature <u>1000</u> Residence* Osaka, Japan Post Office Address <u>996-3</u> , Kido-	hriyanaga	Date July 22, Citizenship	1996 Japan
Post Office Address 996-3, Kido-	cho, Kawachinagan	o-shi, Osaka 576, Ja	ipan
-	Toshiki YAI		
Inventor's signature <u>ToqL-bc</u> Residence* <u>Osaka, Japan</u> Post Office Address <u>4-14-1, Naga</u>	Yapı	Date July ?2,	1996
Post Office Address <u>4-14-1</u> , Naga	odai, Hirakata-shi,	Osaka 573–01, Japan	Japan 1
	· ·		
Full name of fourth inventor			
Inventor's signature Jakashi	hakabayashi	Date July 22,	1996
Inventor's signature <u>Jakashi</u> Residence* <u>Osaka, Japan</u> Post Office Address <u>3-13-1-306</u> , 0	Oogaichi-cho, Hiral	Citizenship (ata–shi, Osaka 573,	Japan Japan
Full name of fifth inventor	Takashi UEH	ARA	
Inventor's signature Jakeshi	Ulehera	_ Date July 22,	1996
Inventor's signature <u>Jakeshi</u> Residence* <u>Osaka, Japan</u> Post Office Address <u>6-Nishi 1-150</u>	)6, Sotoshima-cho,	Citizenship Moriguchi–shi, Osal	Japan ta 570, Japan
Full name of sixth inventor	Kyoji YAMA	SHITA	
Inventor's signature <u>Kyoji</u> Residence* <u>Osaka, Japan</u> Post Office Address <u>1-4-40-554, N</u>	Yamashita	Date July 22,	1 996 ·
Post Office Address 1-4-40-554, N	Ionaka-minami, Yo	Citizenship dogawa-ku, Osaka-s	Japan hi. Osaka 532.
Japan			,,
Full name of seventh inventor	Takaaki UK	EDA	
	i Ukeda	Date July 22,	
Residence* Osaka, Japan Post Office Address 6-2-205, Myo	kenzaka, Katano-sh	Citizenship i, Osaka 576, Japan	Japan
۲ ۱			

•

•

.

1

.

Full name of eighth inventor	Masatosh	i ARAI	
Inventor's signature <u>Magafodui</u>	Arai	Date July 22,	
Residence* Osaka, Japan		Citizenship	Japan 1
Post Office Address 1-4-40-741, No	onaka-minami,	Yodogawa-ku, Osaka-	shi, Osaka 532,
Japan			
Full name of ninth inventor	Takayuki	YAMADA	
Inventor's signature <u>Tahaunki</u>	Yamada	Date July 22,	1996
Residence* Osaka, Japan	/	Citizenship	Јарал
Post Office Address 4-2-6, Yamash	iro-cho, Yao-s	hi, Osaka 581, Japan	

,

Full name of tenth inventor	Michikazu MATSUMOTO	
Inventor's signature Michikazu	Matumato Date July 22, 1796	
Residence <sup>*</sup> Osaka, Japan	Citizenship Japan	_
Post Office Address 5-26-6, Fujita	a-cho, Moriguchi-shi, Osaka 570, Japan	_

.

\* City and State, or City and Country for foreign inventors

:

i

,

#### PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	: Customer Number: 20277	
Mizuki SEGAWA et al.	: Confirmation Number: Not yet ass	igned
Application No.: Divisional of Application No. 10/454,682	: Group Art Unit: Not yet assigned :	
Filed: November 24, 2004	: Examiner: Not yet assigned	

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

#### SUPPLEMENTAL POWER OF ATTORNEY AND CUSTOMER NUMBER

Mail Stop OIPE **Commissioner for Patents** P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Here is a listing of ten registered attorneys to be made of record in this application. All are

registered practitioners of McDermott Will & Emery (Customer Number 20277).

Stephen A. Becker, Reg. No. 26,527; Bernard P. Codd, Reg. No. 46,429; Ramyar M. Farid,

Reg. No. 46,692; Michael E. Fogarty, Reg. No. 36,139; Keith E. George, Reg. No. 34,111; John

A. Hankins, Reg. No. 32,029; Michael A. Messina, Reg. No. 33,424; Gene Z. Rubinson, Reg. No.

33,351, Arthur J. Steiner, Reg. No. 26,106; and Tomoki Tanida, admitted under 37 CFR 10.9(b).

Please recognize our Customer No. 20277 as our correspondence address.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP

#46,692 Michael E. Fogarty

Registration No. 36,139

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087 Date: November 24, 2004

### PATENT APPLICATION SERIAL NO.

#### U.S. DEPARTMENT OF COMMERCE PATENT AND TRADEMARK OFFICE FEE RECORD SHEET


#### 11/29/2004 HMARZI1 00000018 500417 10995203 01 FC:1001 790.00 DA

.

PTO-1556 (5/87)

#### \*U.S. Government Printing Office: 2002 - 489-267/89033

Page 254 of 262



Page 255 of 262

Patent and Trademark Office, U.S. DEPARTMENT OF COMMERCE

Docket No.: 71971-012

#### PATENT

.

.

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	:	Customer Number: 20277
Mizuki SEGAWA et al.	:	Confirmation Number: Not yet assigned
Application No.: Divisional of Application No. 10/454,682	:	Group Art Unit: Not yet assigned
Filed: November 24, 2004	:	Examiner: Not yet assigned

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

#### **PRELIMINARY AMENDMENT**

Mail Stop NEW APPLICATIONS Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Prior to examination of the above-referenced application, please amend the application as

follows:

Amendments to the Claims begin on page 2 of this paper.

Remarks/Arguments begin on page 4 of this paper.

Page 256 of 262

#### IN THE CLAIMS

This listing of claims will replace all prior versions and listings of claims in the application.

#### Listing of Claims:

Claims 1 – 38 (Cancelled)

39. (New) A semiconductor device, comprising:

an isolation insulating area surrounding an active area of a semiconductor substrate; a gate insulating film formed over the active area;

a gate electrode formed over the gate insulating film;

first L-shaped sidewalls formed over the side surfaces of the gate electrode; and first silicide layers formed on regions located on the sides of the first L-shaped sidewalls within the active area.

40. (New) The semiconductor device of Claim 39, wherein the first L-shaped sidewalls are made of a silicon nitride film.

41. (New) The semiconductor device of Claim 39, further comprising first protection oxide films formed between the gate electrode and the first L-shaped sidewalls.

42. (New) The semiconductor device of Claim 39, further comprising a second silicide layer formed on the gate electrode.

43. (New) The semiconductor device of Claim 39, further comprising source/drain regions formed on both sides of the gate electrode within the active area,

wherein the first silicide layers are formed on the source/drain regions.

44. (New) The semiconductor device of Claim 39, further comprising an interconnection formed over the isolation insulating area; and

second L-shaped sidewalls formed over the side surfaces of the interconnection.

- 2 -

45. (New) The semiconductor device of Claim 44, the second L-shaped sidewalls are made of a silicon nitride film.

46. (New) The semiconductor device of Claim 44, further comprising second protection oxide films formed between the interconnection and the second L-shaped sidewalls.

47. (New) The semiconductor device of Claim 44, further comprising a third silicide layer formed on the interconnection.

48. (New) The semiconductor device of Claim 39, wherein the isolation insulating area is a trench isolation.

49. (New) The semiconductor device of Claim 48, the trench isolation has an upper surface higher than the surface of the active area.

50. (New) The semiconductor device of Claim 48, wherein a lower portion of the interconnection provided on the upper surface of the trench isolation is located higher than the surface of the active area.

51. (New) The semiconductor device of Claim 44, wherein the interconnection is composed of the same material as the gate electrode.

52. (New) The semiconductor device of Claim 51, wherein the gate electrode and the interconnection has at least a polysilicon film.

- 3 -

#### **REMARKS**

Please cancel claims 1 - 38 without prejudice or disclaimer. New claims 39 - 52 have been added.

No new matter has been introduced. Entry of this amendment is respectfully solicited.

Respectfully submitted,

McDEBMOTT WILL & EMERY LLP #46,692 Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087 **Date: November 24, 2004** 

#### Docket No.: 71971-012

#### PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	:	Customer Number: 20277
Mizuki SEGAWA et al.	:	Confirmation Number: Not yet assigned
Application No.: Divisional of Application No. 10/454,682	• : :	Group Art Unit: Not yet assigned
Filed: November 24, 2004	:	Examiner: Not yet assigned

#### For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

#### **INFORMATION DISCLOSURE STATEMENT**

Mail Stop NEW APPLICATIONS Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

In accordance with the provisions of 37 C.F.R. 1.56, 1.97 and 1.98, the attention of the Patent and Trademark Office is hereby directed to the references listed on the attached form PTO-1449. It is respectfully requested that the references be expressly considered during the prosecution of this application, and that the references be made of record therein and appear among the "References Cited" on any patent to issue therefrom.

This Information Disclosure Statement is being filed within three months of the U.S.

filing date OR before the mailing date of a first Office Action on the merits. No certification or fee is required.

The references were cited by or submitted to the U.S. Patent and Trademark Office in parent application Serial No. 10/454,682, filed June 5, 2003, which is relied upon for an earlier filing date under 35 USC 120. Thus, copies of these references are not attached. 37 CFR 1.98(d).

Please charge any shortage in fees due in connection with the filing of this paper,

including extension of time fees, to Deposit Account 500417 and please credit any excess fees to such deposit account.

Respectfully submitted,

McDERMOTT WILL & EMERY LLP 46,692 Michael E. Fogarty Registration No. 36,139

Please recognize our Customer No. 20277 as our correspondence address.

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 Phone: 202.756.8000 MEF:ete Facsimile: 202.756.8087 **Date: November 24, 2004** 

INFORMATION DISCLOSURE CITATION IN AN APPLICATION				ATTY. DOCKET NO. 71971-012	Div	IAL NO. isional 454,682	ional of Application No.			
					APPLICANT <b>Mizuki SEGAWA, e</b>	et al.			,	
(PTO-1449)				FILING DATE November 24, 2004		GROUP Not yet assigned				
			···-	U.S. PATEN	<b>F DOCUMENTS</b>	···				
EXAMINER'S INITIALS	CITE NO.		Document Number nber-Kind Code2 (7 known)	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document			Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear		
			4,578,128	03/1986	Mundt et al.					
		US	5,177,028	01/1993	Manning		1			
		US	5,196,910	03/1993	Moriuchi et al.			······································		
		US	5,286,674	02/1994	Roth et al.					
		ŬS	5,319,235	06/1994	Kihara et al.				-	
		US	5,393,708	02/1995	Hsia et al.					
		US	5,397,910	03/1995	Ishimaru					
		US	5,401,673	03/1995	Urayama					
		US	5,413,961	05/1995	Kim					
		US US	5,433,794 5,497,016	07/1995	Fazan et al.		ļ		·····	
		US	5,521,422	05/1996	Koh Mandalman et a				·····	
		US	5,561,311	10/1996	Mandelman et al. Hamamoto et al.					
		US	5,777,370	07/1998		Omid-Zohoor et al.			····-,	
	_		5,804,862	09/1998	Matumoto					
		US	6,022,781	02/2000	Noble, Jr.					
		US	6,077,344	06/2000	Shoup et al.					
		US	6,278,138 B1	08/2001	Suzuki	·····				
		US	6,281,562	08/2001	Segawa et al.					
				FOREIGN PAT	ENT DOCUMENTS					
EXAMINER'S INITIALS	CITE NO.		reign Patent Document ntry Code₃-Number ₄-Kind Codes ( <i>if known</i> )	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Colum Where Rel Figures Ap	evant	Yes	ranslation No	
			JP 59181062 A	10/1984						
			JP 62-85461	04/1987						
		ļ	EP 0234988-A1	04/1987						
		<b> </b>	EPA 0 243 988	11/1987					L	
		<u> </u>	JP 03079033 A JP 4-48647	04/1991 02/1992					L	
			JP 4-48647 JP 4-68564	02/1992						
	JP 4-68564 03/1992 JP 4-305922 10/1992									
		$\vdash$	EPA 0 513 639	11/1992						
			JP 6-45432	02/1994					1	
		t	JP 6-163843	06/1994					+	
			JP 7-273330	10/1995						
			JP 09162392 A	06/1997					1	
					r, Title, Date, Pertinent Pages, E				·*	
EXAMINER'S	CITE	Inclue journ	de name of the author (in a	CAPITAL LETTERS alog, etc.), date, pag	), title of the article (when approp e(s), volume-issue number(s), p	priate), title of th ublisher, city an	e item (boo d/or countr	ok, magazi v where	ne,	
INITIALS	NO.	publis								

.,

i \*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant. 1 Applicant's unique citation designation number (optional). 2 Applicant is to place a check mark here if English language Translation is attached.

.