

⑫ 公開特許公報 (A)

平2-214818

⑬ Int. Cl. 5

G 02 F 1/133
H 01 L 29/784

識別記号

550

府内整理番号

8708-2H

⑭ 公開 平成2年(1990)8月27日

8624-5F H 01 L 29/78 311 E

審査請求 未請求 請求項の数 5 (全13頁)

⑮ 発明の名称 液晶表示装置及びその駆動方法

⑯ 特願 平1-35067

⑰ 出願 平1(1989)2月16日

⑱ 発明者 堀井 寿一 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

⑲ 発明者 金子 好之 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

⑳ 発明者 小池 紀雄 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

㉑ 出願人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

㉒ 代理人 弁理士 中村 純之助

明細書

1. 発明の名称

液晶表示装置及びその駆動方法

2. 特許請求の範囲

1. 行方向に並んだ複数個のゲート線と、それに直交するように列方向に並んだ複数個のデータ線と、その行列の各交点に形成された薄膜トランジスタとを備え、その各交点を画素とする第1の基板と、

透明導電体を形成した第2の基板と、を有し、上記両基板間に液晶を封入した液晶表示装置において、

上記複数のゲート線をk本（kは2以上の正の整数）づつに区分し、各列毎に上記各区分のそれぞれの画素毎に1本、すなわち各列各区分毎にk本のデータ線を接続してなり、かつ上記の区分されたk本のゲート線に同一の駆動パルスを印加する手段を備えたことを特徴とする液晶表示装置。

2. 特許請求の範囲第1項記載の液晶表示装置において、上記各区分内のk本のゲート線に与える駆動パルスをそれぞれ独立のk個のゲート線走査回路から与えることを特徴とする液晶表示装置。

3. 特許請求の範囲第1項または第2項記載の液晶表示装置において、データ線を駆動する走査回路または走査回路内のラインメモリをk個設け、同時に駆動するk本のゲート線に接続されているk行の画素に各行独立かつ同時に画像信号を書き込むように構成したことを特徴とする液晶表示装置。

4. 行方向に並んだ複数個のゲート線と、それに直交するように列方向に並んだ複数個のデータ線と、その行列の各交点に形成された薄膜トランジスタとを備え、その各交点を画素とする第1の基板と、

透明導電体を形成した第2の基板と、を有し、上記両基板間に液晶を封入した液晶表示装置において、

上記複数のゲート線を k 本 (k は 2 以上の正の整数) づつ同時に駆動し、かつ各列毎に同時に駆動される k 個の画素の動作をそれぞれに接続されたデータ線で制御することを特徴とする液晶表示装置の駆動方法。

5. 特許請求の範囲第4項記載の駆動方法において、奇数番目の1対のゲート線 (G_1, G_3) を同時に駆動し、書き込みを完了すると、以下同様に、1本おきの1対のゲート線 (G_5, G_7), (G_9, G_{11}), …, 每に順次駆動し、書き込みを行うことによって第1フィールドを形成し、次に、偶数番目の一対のゲート線 (G_2, G_4) を同時に駆動し、以下上記第1フィールドと同様に第2フィールドを形成することにより、インターレース走査を行うことを特徴とする液晶表示装置の駆動方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はアクティブマトリクス型液晶表示装置及びその駆動方法に係り、特に良好な画質を実現

するのに好適な液晶表示装置及びその駆動方法に関する。

〔従来の技術〕

アクティブマトリクス型液晶表示装置に関しては、例えば特開昭54-18886号に記載されている。

第2図はアクティブマトリクス型液晶表示装置の一例の回路図である。

第2図において、21は液晶セル、22は電荷蓄積用コンデンサ、23は液晶セル21の一方の電極に接続された薄膜トランジスタ（以下、TFTと記す）であり、これらによって一画素を構成している。また、24はアクティブマトリクスの各列のTFTと共に接続された複数 n 本のデータ線 $D_1 \sim D_n$ 、25はアクティブマトリクスの各行のTFTと共に接続された m 本のゲート線 $G_1 \sim G_m$ 、26はゲート線 $G_1 \sim G_m$ に順次走査パルスを印加する走査回路（以下、ゲートドライバと記す）、27はデータ線 $D_1 \sim D_n$ に水平走査分の画像信号を並列に印加する走査回路（以下、データドライバと記す）、28は TFT を形成した基板と液晶を挟んで対向する

- 3 -

基板上に形成された液晶セル21の他方の電極に共通に接続する透明な共通電極である。

次に、アクティブマトリクス型液晶表示装置の駆動について説明する。

第3図は駆動波形の例を模式的に示した図である。

第3図において、第 i 番目のゲート線 G_i に、TFTをオンするのに必要な V_{on} の電圧を備えたパルス V_{G_i} を加えるのに同期させて、第 j 番目のデータ線 D_j に画像信号電圧 V_{ss} を印加する。これによって画素 C_{ij} の液晶容量、蓄積容量に電荷が蓄積され、画像信号の書き込みが行われる。この書き込みはゲート電圧が V_{on} の間隔 $t_1 \sim t_1 + \Delta t$ の間に完了する。以後、画素 C_{ij} の電圧は1フィールド周期 T 後の $t_1 + T$ に再び信号書き込みが行われるまで V_{ss} に保持され、ゲート電圧は V_{OFF} である。

線順次走査においては、第 i 番目のゲート線 G_i に接続された全てのTFTは同時にオンされ、上記と同様の信号書き込みが行われる。第 i 番目

- 4 -

の書き込みが終了すると同時に第 $i+1$ 番目のゲート線 G_{i+1} にパルス $V_{G_{i+1}}$ が加えられ、第 $i+1$ 番目のゲート線に接続されたすべてのTFTは同時にオンされ、同様に信号書き込みが行われる。

以上のようにゲート線に電圧を順次印加することにより、順次TFTがオンし、線順次走査が行われ、画素が駆動される。

〔発明が解決しようとする課題〕

アクティブマトリクス型液晶表示装置の駆動の原理は上記の説明のごとくであるが、実際の駆動においてはゲート電圧パルスの伝播遅延を考慮に入れなければならない。

第4図はゲートパルスと遅延した伝播遅延ゲートパルスを示した図である。

第4図に示すように、ゲート線に印加するゲートパルス電圧が方形波であっても、ゲート線容量や配線抵抗によって波形に遅延が生じ、ゲートドライバ26と反対側の端では、立ち上り遅延 t_r と立ち下り遅延 t_f とが生じて波形が歪む。したがって

- 5 -

— 142 —

- 6 -

第4図の特性においては、実際の書き込み時間が実効的には $\Delta t - tr$ となって Δt より短くなるので、画像信号を十分書き込むことが出来なくなる、という問題がある。

上記の問題は、ゲート線としてポリシリコン（poly-Si）を用いる場合に特に重要となる。すなわち、ポリシリコンは金属より抵抗が高いので、上記の伝播遅延が大きくなり、実効的な書き込み時間がますます短くなってしまう。そのため素子形成上に有利なポリシリコンをゲート線として用いることが困難となるので、製造工数およびコストが増大するという問題も生じる。

本発明の目的は、上記ゲートパルス遅延の影響をなくしたアクティブマトリクス型液晶表示装置およびその駆動方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては特許請求の範囲に記載するように構成している。

すなわち、本発明においては、従来、ゲート線1本毎に順次加えていた駆動パルスを、複数（k

本）のゲート線に同時に加えることにより、TFTのオン時間をほぼk倍に拡大するようにしたものである。

なお、特許請求の範囲第1項は、本発明の基本的構成を示すものであり、例えば後記第1図の実施例に相当する。

また、特許請求の範囲第2項は、例えば後記第6図および第13図の実施例に相当する。

また、特許請求の範囲第3項は、例えば後記第7図の実施例に相当する。

また、特許請求の範囲第4項は、本発明の駆動方法を示すものであり、例えば後記第1図および第5図で説明するものに相当する。

また、特許請求の範囲第5項は、インターレース走査の駆動方法であり、例えば後記第12図の実施例で説明する駆動方法に相当する。

〔作用〕

本発明においては、第1, 2……k行目のゲート線に同時にゲートパルスを印加し、k行にわたるTFTをオン状態とすることにより、データ線

- 7 -

を介して第1, 2, ……k行目の画素への書き込みを行う。これらの行への書き込みを完了すると、次のk行にパルスを同時に加える。このようにk行同時に信号を書き込むようにすることにより、従来に較べてk倍の時間を書き込みにあてることが可能となる。その結果、本発明においては、書き込みに許される時間は $k \Delta t - tr$ となり、従来装置で欠点となっていた伝播遅延による書き込み時間短縮に伴う問題を解消することが可能になる。

〔実施例〕

実施例1

第1図は、本発明の基本的な構成を示す一実施例図であり、アクティブマトリクス型液晶表示装置の回路図である。なお、この実施例は同時に駆動するゲート線数が2本（k=2）の場合を例示する。

第1図において、11はマトリクス状に配置された液晶セル、12は電荷蓄積用コンデンサ、13は各液晶セル11の一方の電極に接続されているTFT、14はTFTの各データ電極に共通接続されたデータ線D₁～D_{2n}、15はTFTの各ゲート電極に共通接続されたゲート線G₁～G_nである。また、16はゲート線に順次走査パルスを印加するゲートドライバ、17は画像信号をデータ線に並列に印加する機能を備えたデータドライバ、18はTFTを形成した基板と液晶を挟んで対向する基板上に形成された透明な共通電極である。

- 8 -

タ線D₁～D_{2n}、15はTFTの各ゲート電極に共通接続されたゲート線G₁～G_nである。また、16はゲート線に順次走査パルスを印加するゲートドライバ、17は画像信号をデータ線に並列に印加する機能を備えたデータドライバ、18はTFTを形成した基板と液晶を挟んで対向する基板上に形成された透明な共通電極である。

また、第1図においては、奇数番目のゲート線G₁, G₃, … G_{n-1}に接続されているTFTのデータ電極は、それぞれ奇数番目のデータ線D₁, D₃, … D_{2n-1}に接続され、偶数番目のゲート線G₂, G₄, … G_nに接続されているTFTのデータ電極は、それぞれ偶数番目のデータ線D₂, D₄, … D_{2n}に接続されている。したがって1列に接続されるデータ線は2本となり、データ線の本数は前記第2図の回路の2倍となる。

なお、本実施例においては、説明を簡単にするためゲート線2本（k=2）に同時書き込みする場合の構成を示したが、同時書き込みするゲート線の本数kは2以上であれば構わない。ただし、

- 9 -

— 142 —

- 10 -

本発明においてはデータ線の本数を従来構成に比べて k 倍、すなわち $k = 2$ の場合は 2 倍、 $k = 3$ の場合は 3 倍設ける必要がある。

本実施例においては、隣あった 2 本のゲート線 G_1 と G_2 に同時にゲートパルスを印加し、それらのゲート線に接続されている TFT を同時にオン状態にする。このとき、奇数番目のデータ線 $D_1, D_3, \dots, D_{2n-1}$ によって第 1 行目 (G_1 に対応) の各画素に書き込みを行い、同様に偶数番目のデータ線 D_2, D_4, \dots, D_{2n} によって第 2 行目 (G_2 に対応) の各画素に書き込みを行う。

上記のようにして、第 1, 2 行目の書き込みを完了すると、ゲート線 G_3, G_4 にゲートパルスを印加し、以下一対のゲート線 (G_5, G_6), (G_7, G_8) ……毎にゲートパルスを順次加えてゆく。

このように 2 行同時に信号を書き込むことにより、1 行づつ書き込む従来の場合と較べて 2 倍の時間を書き込みにあてることが可能となる。これはゲートにパルス電圧を印加する時間が実効的に 2 倍に拡大されたことに相当する。

次に、第 5 図は、上記第 1 図の実施例における駆動回路および駆動信号波形を示す図であり、(a) は第 1 図のアクティブマトリクス液晶表示装置の駆動回路のブロック図、(b) は駆動信号のタイミングチャート、(c) はゲートパルスと伝播遅延ゲートパルスの電圧波形図である。

まず、第 5 図 (a) において、液晶パネル 51 は、第 1 図に示したマトリクス状に配置された多数の液晶画素からなるパネルである。また、52 は液晶パネル 51 のゲートドライバ (第 1 図の 16 に相当) であり、ゲート線 2 本を同時に駆動する場合にはゲート線数の半分の段数のシフトレジスタによって構成することが出来る。一般的には、 k 本を同時に駆動する場合はゲート線数の $1/k$ の段数のシフトレジスタによって構成することが出来る。本実施例の場合、シフトレジスタを例えば 2 相のクロックパルス $\phi_1, \bar{\phi}_1$ によってパルスシフト動作を行わせ、各ゲート線に走査パルス S_H を出力する。また、53 はシフトレジスタ、ラインスイッチ、ラインメモリ等によって構成されるデータド

- 11 -

ライバ (第 1 図の 17 に相当)、54 は映像信号入力、55 は同期信号制御部である。

以下、第 5 図 (b) のタイミングチャートに基づいて動作を説明する。

例えば、2 相のクロックパルス $\phi_1, \bar{\phi}_1$ によって動作するシフトレジスタと垂直同期パルス S_V とにより、2 行分の画像信号がデータドライバ 53 内のラインメモリに蓄えられる。ラインメモリに蓄えられた 2 行分の画像信号はラインスイッチパルス S_L によって、1 行分が奇数番目のデータ線 $D_1, D_3, \dots, D_{2n-1}$ に、他の 1 行分が偶数番目のデータ線 D_2, D_4, \dots, D_{2n} に出力される。このように 2 行分の画像信号を 2 本のデータ線 D_{2n-1}, D_{2n} を通して同時に画素に書き込むことにより、2 分の書き込み時間 $2 \Delta t$ を使うことが可能となる。

第 5 図 (c) は、上記の動作におけるゲートパルス及び伝播遅延ゲートパルスを示した図である。

図示のごとく、ゲートパルスの書き込み時間が $2 \Delta t$ となることによって実際の書き込み時間は $2 \Delta t - t_r$ となり、一本づつ書き込む場合に較べ、

- 12 -

て書き込み時間は Δt だけ増加することになる。したがってゲートパルスの伝播遅延による書き込み時間短縮に伴う問題を解消することが出来る。

なお、第 1 図および第 5 図の実施例においては、同時書き込みの本数が 2 本の場合を示したが、同様にして、同時書き込みの本数を 3, 4, …… k 本とすることも可能であり、従来に較べて書き込み時間をほぼ k 倍に拡大する ($k \cdot \Delta t$) ことが可能となる。

実施例 2

次に、第 6 図は本発明の第 2 の実施例を示す図であり、(a) は、アクティブマトリクス液晶表示装置のブロック図、(b) はその駆動電圧波形図である。この実施例は、奇数番目のゲート線を駆動するゲートパルスを出力するゲートドライバと偶数番目のゲート線を駆動するゲートパルスを出力するゲートドライバとを別個に設けたものである。

第 6 図において、61 は液晶セル、電荷蓄積用コンデンサ、TFT および画素電極によって構成さ

- 13 -

144

- 14 -

れる液晶画素、62はデータドライバである。また、63および64は同時に書き込むゲート線をそれぞれ独立に駆動するゲートドライバであり、ゲートドライバ63は奇数番目のゲート線を駆動し、ゲートドライバ64は偶数番目のゲート線を駆動するよう接続されている。

上記の回路は、第6図(b)に示すように、ラインメモリスイッチパルス S_{L_1} , S_{L_2} 、2相のクロックパルス ϕ_{z1} , $\overline{\phi_{z1}}$ 及び ϕ_{z2} , $\overline{\phi_{z2}}$ 、ゲートパルス S_{H_1} , S_{H_2} によって構成される駆動パルスで駆動される。すなわち、ゲートドライバ63が第1行目のゲート線を駆動する信号を出力するのと同時にゲートドライバ64が第2行目のゲート線を駆動する信号を出力し、以下、順次各ゲート線の駆動が行われる。

この実施例の場合も前記第1図の場合と同様にゲートパルスの伝播遅延によるデータ書き込み時間短縮による問題を解消することが可能となる。

なお、上記の説明においては、ゲートドライバ63と64が同時にゲートパルスを出力する場合、す

なわち前記第1図と同じ動作を行う場合について説明したが、第6図の回路は奇数番目と偶数番目とで全く独立に各画素の制御を行うことが出来るので、他の制御、例えば後記第12、13図の実施例で説明するごときインターレース制御等の場合に更に有効である。

なお、本実施例においては、 $k=2$ の場合を例示したが、 k 本のゲート線を同時に駆動する場合には k 個のゲートドライバを設けてそれぞれ独立に駆動するように構成することが出来るのは当然である。

実施例3

次に、第7図は本発明の第3の実施例図であり、アクティブマトリクス液晶表示装置のブロック図を示す。この実施例は、上記第6図の実施例において、更に、奇数番目のゲート線に接続されている画素を駆動するデータドライバと偶数番目のゲート線に接続されている画素を駆動するデータドライバとを別個に設けたものである。

第7図において、71は前記と同様の液晶画素、

- 15 -

74と75はゲートドライバ（前記第6図の63、64に相当）である。また、画像信号を蓄えるラインメモリ及びシフトレジスタ等からなる2個のデータドライバ72, 73は、各ゲートドライバ74, 75において同時にゲート線にパルスを加えて信号を書き込む場合に、各ゲートドライバに対応して奇数番目用と偶数番目用とに独立に接続されている。なお、このデータドライバは、同時駆動するゲート線の本数が k 本の場合、 k 本分だけ、すなわち k 個設けてもよい。この実施例では説明を簡単にするため2本（ $k=2$ ）の場合を示す。

上記の構成により、外部に設置した一画面を構成する画像信号を記憶したメモリ等から一走査線分の画像信号を随時読み出すことによって、ゲートドライバ74, 75で駆動される各ゲート線を介して画像信号を同時に書き込むことが可能となる。

また、上記のデータドライバを構成するシフトレジスタを k 本分共通としてラインメモリだけ独立に k 本分設けて、信号書き込みを行うことも可能である。

- 16 -

実施例4

第8図は、本発明の第4の実施例を示す信号波形図である。

前記第7図の回路において、駆動波形を第8図に示すように、ラインスイッチパルス S_{L_2} を S_{L_1} に較べて t_0 だけ遅らせることにより、全体の書き込みを t_0 だけシフトすることが可能となる。この t_0 は任意に設定できるので、 t_0 を適当な時間に設定することにより、同時書き込みの場合に較べて画面のチラつき等を改善することが可能となる。

実施例5

第9図は、本発明の第5の実施例図である。

この実施例は、前記第1図の実施例において同時に駆動する2本のゲート線を一つにまとめてゲートドライバの一つの出力で駆動するように構成したものである。なお、この実施例は2本を一つにまとめた場合を例示したが、 k 本同時に駆動するときは k 本を一つにまとめることが出来る。

第9図において、91は前記と同様の液晶画素、92はデータドライバ（第1図の17に相当）、93は

- 17 -

—145—

- 18 -

Explore Litigation Insights



Docket Alarm provides insights to develop a more informed litigation strategy and the peace of mind of knowing you're on top of things.

Real-Time Litigation Alerts



Keep your litigation team up-to-date with **real-time alerts** and advanced team management tools built for the enterprise, all while greatly reducing PACER spend.

Our comprehensive service means we can handle Federal, State, and Administrative courts across the country.

Advanced Docket Research



With over 230 million records, Docket Alarm's cloud-native docket research platform finds what other services can't. Coverage includes Federal, State, plus PTAB, TTAB, ITC and NLRB decisions, all in one place.

Identify arguments that have been successful in the past with full text, pinpoint searching. Link to case law cited within any court document via Fastcase.

Analytics At Your Fingertips



Learn what happened the last time a particular judge, opposing counsel or company faced cases similar to yours.

Advanced out-of-the-box PTAB and TTAB analytics are always at your fingertips.

API

Docket Alarm offers a powerful API (application programming interface) to developers that want to integrate case filings into their apps.

LAW FIRMS

Build custom dashboards for your attorneys and clients with live data direct from the court.

Automate many repetitive legal tasks like conflict checks, document management, and marketing.

FINANCIAL INSTITUTIONS

Litigation and bankruptcy checks for companies and debtors.

E-DISCOVERY AND LEGAL VENDORS

Sync your system to PACER to automate legal marketing.