P GVCRR EXHIBIT 1002 PART 4

Ċ

-114-

uP Data 0-7, uP Data P, uPAdd 0-2, CS

These signals are used by a microprocessor to address the programmable registers within the chip. The odd parity signal uP Data P is only checked when data is written to the Fifo Data or Checksum Registers and microprocessor parity is enabled.

Clk

5

10

15

20

The clock input is used to generate some of the chip timing. It is expected to be in the 10-20 Mhz range.

Read En, Write En

••

During microprocessor accesses, while CS is true, these signals determine the direction of the microprocessor accesses. During data transfers in the WD mode these signals are data strobes used in conjunction with Port A Ack.

Port B 00-07, 10-17, 20-27, 30-37, 0P-3P

Port B is a 32 bit data port. There is one odd parity bit for each byte. Port B OP is the parity of bits 00-07, PortB 1P is the parity of bits 10-17, Port B 2P is the parity of bits 20-27, and Port B 3P is the parity of bits 30-37.

Attorney Docket No.: AUSP7209 . WP1/WSW/AUSP/7209.001

8/24/89-7

.

(

B Select, B Req, B Ack, Parity Sync, B Output Enable

These signals are used in the data transfer mode to control the handshake of data on Port B. Port B Req and Port B Ack are both gated with Port B Select. The Port B Ack signal is used to strobe the data on the Port B data lines. The parity sync signal is used to indicate to a chip configured as the parity chip to indicate that the last words of data involved in the parity accumulation are on Port B. The Port B data lines will only be driven by the Fifo chip if all of the following conditions are met:

a. the data transfer is from Port A to Port B;

b. the Port B select signal is true;

c. the Port B output enable signal is true; and

i

d. the chip is not configured as the parity chip or it is in parity correct mode and the Parity Sync signal is true.

Reset

This signal resets all the registers within the chip and causes all bidirectional pins to be in a high impedance state.

DESCRIPTION OF OPERATION

Normal Operation. Normally the chip acts as a simple FIFO chip. A FIFO is simulated by using two RAM buffers in a simple ping-pong mode. It is intended, but not mandatory, that data is burst into or out of

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

.

8/24/89-7

NetApp Ex. 1002, pg. 602

15

10

5

25

-116-

the FIFO on Port B. This is done by holding Port B Sel signal low and pulsing the Port B Ack signal. When transferring data from Port B to Port A, data is first written into RAM X and when this is full, the data paths will be switched such that Port B may start writing to RAM Y. Meanwhile the chip wills begin emptying RAM X to Port A. When RAM Y is full and RAM X empty the data paths will be switched again such that Port B may reload RAM X and Port A may empty RAM Y.

<u>Port A Slave Mode</u>. This is the default mode and the chip is reset to this condition. In this mode the chip waits for a master such as one of the SCSI adapter chips 542 to raise Port A Request for data transfer. If data is available the Fifo chip will respond with Port A Ack/Rdy.

Port A WD Mode. The chip may be configured to run in the WD or Western Digital mode. In this mode the chip must be configured as a slave on Port A. It differs from the default slave mode in that the chip responds with Read Enable or Write Enable as appropriate together with Port A Ack/Rdy. This mode is intended to allow the chip to be interfaced to the Western Digital 33C93A SCSI chip or the NCR 53C90 SCSI chip.

25

5

10

15

20

:

<u>Port A Master Mode</u>. When the chip is configured as a master, it will raise Port A Ack/Rdy when it is

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-117-

(

ready for data transfer. This signal is expected to be tied to the Request input of a DMA controller which will respond with Port A Req when data is available. In order to allow the DMA controller to burst, the Port A Ack/Rdy signal will only be negated after every 8 or 16 bytes transferred.

Port B Parallel Write Mode. In parallel write mode, the chip is configured to be the parity chip for a parallel transfer from Port B to Port A. In this mode, when Port B Select and Port B Request are asserted, data is written into RAM X or RAM Y each time the Port B Ack signal is received. For the first block of 128 bytes data is simply copied into the selected RAM. The next 128 bytes driven on Port B will be exclusive-ORed with the first 128 bytes. This procedure will be repeated for all drives such that the parity is accumulated in this chip. The Parity Sync signal should be asserted to the parallel chip together with the last block of 128 bytes. This enables the chip to switch access to the other RAM and start accumulating a new 128 bytes of parity.

<u>Port B Parallel Read Mode - Check Data</u>. This mode is set if all drives are being read and parity is to be checked. In this case the Parity Correct bit in the Data Transfer Configuration Register is not set. The parity chip will first read 128 bytes on Port A as

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 604

10

5

15

20

-118-

(

• (•

in a normal read mode and then raise Port B Request. While it has this signal asserted the chip will monitor the Port B Ack signals and exclusive-or the data on Port B with the data in its selected RAM. The Parity Sync should again be asserted with the last block of 128 bytes. In this mode the chip will not drive the Port B data lines but will check the output of its exclusive-or logic for zero. If any bits are set at this time a parallel parity error will be flagged.

Port B Parallel Read Mode - Correct Data. This mode is set by setting the Parity Correct bit in the Data Transfer Configuration Register. In this case the chip will work exactly as in the check mode except that when Port B Output Enable, Port B Select and Parity Sync are true the data is driven onto the Port B data lines and a parallel parity check for zero is not performed.

Byte Swap. In the normal mode it is expected that Port B bits 00-07 are the first byte, bits 10-17 the second byte, bits 20-27 the third byte, and bits 30-37 the last byte of each word. The order of these bytes may be changed by writing to the byte swap bits in the configuration register such that the byte address bits are inverted. The way the bytes are written and read also depend on whether the CPU interface is configured as 16 or 8 bits. The following

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

15

20

5

ł

table shows the byte alignments for the different possibilities for data transfer using the Port A Request / Acknowledge handshake:

| 5 | CPU I/F | Invert Addr 1 | Invert Addr O | Port B 00-07 | Port B 10-17 | Port B 20-27 | Port B 30-37 |
|----|------------|------------------|------------------|------------------|------------------|------------------|------------------|
| | 8 | False | False | Port A byte O | Port A byte 1 | Port A byte 2 | Port A byte l |
| 10 | 8 | False | True | Port A byte l | Port A byte O | Port A byte 3 | Port A byte 2 |
| | 8 | True | False | Port A byte 2 | Port A byte 3 | Port A byte O | Port A byte l |
| | 8 | True | True | Port A byte 3 | Port A byte 2 | Port A byte l | Port A byte O |
| 15 | 16 | False | False | Port A byte O | uProc byte O | Port A byte l | uProc byte l |
| • | 16 | False | True | uProc byte O | Port A byte O | uProc byte 1 | Port A byte 1 |
| 20 | 16 | True | False | Port A byte l | uProc byte l | Port A byte O | uProc byte O |
| | 16 | True | True | uProc byte 1 | Port A byte l | uProc byte O | Port A byte O |

When the Fifo is accessed by reading or writing the Fifo Data Register through the microprocessor port in 8 bit mode, the bytes are in the same order as the table above but the uProc data port is used instead of Port A. In 16 bit mode the table above applies.

Odd Length Transfers. If the data transfer is not a multiple of 32 words, or 128 bytes, the microprocessor must manipulate the internal registers of the chip to ensure all data is transferred. Port A Ack and Port B Req are normally not asserted until all Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001 8/24/89-7

-119-

Œ

.*

25

-120-

(

(....

32 words of the selected RAM are available. These signals may be forced by writing to the appropriate RAM status bits of the Data Transfer Status Register.

When an odd length transfer has taken place the microprocessor must wait until both ports are quiescent before manipulating any registers. It should then reset both of the Enable Data Transfer bits for Port A and Port B in the Data Transfer Control Register. It must then determine by reading their Address Registers and the RAM Access Control Register whether RAM X or RAM Y holds the odd length data. It should then set the corresponding Address Register to a value of 20 hexadecimal, forcing the RAM full bit and setting the address to the first word. Finally the microprocessor should set the Enable Data Transfer bits to allow the chip to complete the transfer.

At this point the Fifo chip will think that there are now a full 128 bytes of data in the RAM and will transfer 128 bytes if allowed to do so. The fact that some of these 128 bytes are not valid must be recognized externally to the FIFO chip.

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

15

20

(

Data Transfer Configuration Register (Read/Write)

Register Address 0. This register is cleared by the reset signal.

-121-

 $\boldsymbol{\epsilon}$

| | | - | |
|----------|----------|------------|--|
| 5 | Bit O |) | <u>WD Mode</u> . Set if data transfers are to use the Western Digital WD33C93A protocol, otherwise the Adaptec 6250 protocol will be used. |
| :- 10 | Bit 1 | L | <u>Parity Chip</u> . Set if this chip is to accumulate Port B parities. |
| · | Bit 2 | 2 . | <u>Parity Correct Mode</u> . Set if the parity chip is to correct parallel parity on Port B. |
| 15 | Bit 3 | 3 . | <u>CPU Interface 16 bits wide</u> . If set, the microprocessor data bits are combined with the Port A data bits to effectively produce a 16 bit Port. All accesses by the microprocessor as well as all data transferred using the Port A |
| 20 | ۲ | | Request and Acknowledge handshake will transfer 16 bits. |
| | Bit 4 | 1 | <u>Invert Port A byte address O</u> . Set to invert the least significant bit of Port A byte address. |
| 25 | Bit 5 | 5 | <u>Invert Port A byte address 1</u> . Set to invert the most significant bit of Port A byte address. |
| 30 | Bit 6 | 5 · | <u>Checksum Carry Wrap</u> . Set to enable the carry out of the 16 bit checksum adder to carry back into the least significant bit of the adder. |
| 35 | Bit 7 | 7 | <u>Reset</u> . Writing a 1 to this bit will reset the other registers. This bit resets itself after a maximum of 2 clock cycles and will therefore normally be read as a 0. No other register should be written for a minimum of 4 clock cycles after writing to this bit. |
| | | | |
| Atto | orney Do | ocke | t No.: AUSP7209 |

WP1/WSW/AUSP/7209.001

8/24/89-7

-----

Data Transfer Control Register (Read/Write)

Register Address 1. This register is cleared by the reset signal or by writing to the reset bit.

- Bit 0 <u>Enable Data Transfer on Port A</u>. Set to enable the Port A Reg/Ack handshake.
- Bit 1 <u>Enable Data Transfer on Port B</u>. Set to enable the Port B Req/Ack handshake.
- Bit 2 Port A to Port B. If set, data transfer is from Port A to Port B. If reset, data transfer is from Port B to Port A. In order to avoid any glitches on the request lines, the state of this bit should not be altered at the same time as the enable data transfer bits 0 or 1 above.
- Bit 3 <u>uProcessor Parity Enable</u>. Set if parity is to be checked on the microprocessor interface. It will only be checked when writing to the Fifo Data Register or reading from the Fifo Data or Checksum Registers, or during a Port A Request/Acknowledge transfer in 16 bit mode. The chip will, however, always re-generate parity ensuring that correct parity is written to the RAM or read on the microprocessor interface.
- Bit 4 <u>Port A Parity Enable</u>. Set if parity is to be checked on Port A. It is checked when accessing the Fifo Data Register in 16 bit mode, or during a Port A Request/Acknowledge transfer. The chip will, however, always re-generate parity ensuring that correct parity is written to the RAM or read on the Port A interface.
- Bit 5 <u>Port B Parity Enable</u>. Set if Port B data has valid byte parities. If it is not set, byte parity is generated internally to the chip when writing to the RAMS. Byte parity is not checked when writing from Port B, but always checked when reading to Port B.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 609

40

5

10

15

20

25

30

Bit 6 <u>Checksum Enable</u>. Set to enable writing to the 16 bit checksum register. This register accumulates a 16 bit checksum for all RAM accesses, including accesses to the Fifo Data Register, as well as all writes to the checksum register. This bit must be reset before reading from the Checksum Register.

(.

Bit 7 <u>Port A Master</u>. Set if Port A is to operate in the master mode on Port A during the data transfer.

Data Transfer Status Register (Read Only)

(

5

10

Register Address 2. This register is cleared by

• the reset signal or by writing to the reset bit.

| 15 | Bit O | Data in RAM X or RAM Y. Set if any bits are true in the RAM X, RAM Y, or Port A byte address registers. |
|----|----------|--|
| 20 | Bit 1 | <u>uProc Port Parity Error</u> . Set if the uProc Parity Enable bit is set and a parity error is detected on the microprocessor interface during any RAM access or write to the Checksum Register in 16 bit mode. |
| 25 | Bit 2 | <u>Port A Parity Error</u> . Set if the Port A Parity Enable bit is set and a parity error is detected on the Port A interface during any RAM access or write to the Checksum Register. |
| 30 | Bit 3 | Port B Parallel Parity Error . Set if the chip is configured as the parity chip, is not in parity correct mode, and a non zero result is detected when the Parity Sync signal is true. It is also |
| 35 | | set whenever data is read out onto Port B and the data being read back through the bidirectional buffer does not compare. |
| 40 | Bits 4-7 | <u>Port B Bytes 0-3 Parity Error</u> . Set whenever the data being read out of the RAMs on the Port B side has bad parity. |

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

.

8/24/89-7

~ .

-124-

Ram Access Control Register (Read/Write)

C

5

10

15

20

2,5

30

35

ł

Register Address 3. This register is cleared by the reset signal or by writing to the reset bit. The Enable Data Transfer bits in the Data Transfer Control Register must be reset before attempting to write to this register, else the write will be ignored.

- Bit 0 <u>Port A byte address 0</u>. This bit is the least significant byte address bit. It is read directly bypassing any inversion done by the invert bit in the Data Transfer Configuration Register.
- Bit 1 <u>Port A byte address 1</u>. This bit is the most significant byte address bit. It is read directly bypassing any inversion done by the invert bit in the Data Transfer Configuration Register.
- Bit 2 <u>Port A to RAM Y</u>. Set if Port A is accessing RAM Y, and reset if it is accessing RAM X.
- Bit 3 <u>Port B to RAM Y</u>. Set if Port B is accessing RAM Y, and reset if it is accessing RAM X.
- Bit 4 Long Burst. If the chip is configured to transfer data on Port A as a master, and this bit is reset, the chip will only negate Port A Ack/Rdy after every 8 bytes, or 4 words in 16 bit mode, have been transferred. If this bit is set, Port A Ack/Rdy will be negated every 16 bytes, or 8 words in 16 bit mode.
- Bits 5-7 Not Used.

RAM X Address Register (Read/Write)

Register Address 4. This register is cleared by the reset signal or by writing to the reset bit. The Enable Data Transfer bits in the Data Transfer Control Attorney Docket No.: AUSP7209

WP1/WSW/AUSP/7209.001

8/24/89-7

(:--

Register must be reset before attempting to write to this register, else the write will be ignored.

| Bits 0-4 | RAM X word address |
|----------|--------------------|
| Bit 5 | RAM X full |
| Bits 6-7 | Not Used |

RAM Y Address Register (Read/Write)

Ċ

Register Address 5. This register is cleared by the reset signal or by writing to the reset bit. The Enable Data Transfer bits in the Data Transfer Control Register must be reset before attempting to write to this register, else the write will be ignored.

| Bits | 0-4 | RAM | Y | word | address |
|------|-----|-----|---|------|---------|
| Bit | 5 | RAM | Y | full | |
| Bits | | Not | U | sed | |

15

20

5

10

<u>Fifo Data Register (Read/Write)</u>

Register Address 6. The Enable Data Transfer bits in the Data Transfer Control Register must be reset before attempting to write to this register, else the write will be ignored. The Port A to Port B bit in the Data Transfer Control register must also be set before writing this register. If it is not, the RAM controls will be incremented but no data will be written to the RAM. For consistency, the Port A to PortB should be reset prior to reading this register.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-126-

(

Bits 0-7 are Fifo Data. The microprocessor may access the FIFO by reading or writing this register. The RAM control registers are updated as if the access was using Port A. If the chip is configured with a 16 bit CPU Interface the most significant byte will use the Port A 0-7 data lines, and each Port A access will increment the Port A byte address by 2.

Port A Checksum Register (Read/Write)

(

5

10

15

20

.

Register Address 7. This register is cleared by the reset signal or by writing to the reset bit.

Bits 0-7 are Checksum Data. The chip will accumulate a 16 bit checksum for all Port A accesses. If the chip is configured with a 16 bit CPU interface, the most significant byte is read on the Port A 0-7 data lines. If data is written directly to this register it is added to the current contents rather than overwriting them. It is important to note that the Checksum Enable bit in the Data Transfer Control Register must be set to write this register and reset to read it.

PROGRAMMING THE FIFO CHIP

In general the fifo chip is programmed by writing to the data transfer configuration and control registers to enable a data transfer, and by reading

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

(

(::

the data transfer status register at the end of the transfer to check the completion status. Usually the data transfer itself will take place with both the Port A and the Port B handshakes enabled, and in this case the data transfer itself should be done without any other microprocessor interaction. In some applications, however, the Port A handshake may not be enabled, and it will be necessary for the microprocessor to fill or empty the fifo by repeatedly writing or reading the Fifo Data Register.

Since the fifo chip has no knowledge of any byte counts, there is no way of telling when any data transfer is complete by reading any register within this chip itself. Determination of whether the data transfer has been completed must therefore be done by some other circuitry outside this chip.

The following C language routines illustrate how the parity FIFO chip may be programmed. The routines assume that both Port A and the microprocessor port are connected to the system microprocessor, and return a size code of 16 bits, but that the hardware addresses the Fifo chip as long 32 bit registers.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

15

-128-

(:

struct FIFO regs { unsigned char config, al, a2, a3; unsigned char control, b1, b2, b3; unsigned char status, c1, c2, c3; 5 unsigned char ram_access_control,d1,d2,d3; unsigned char ram_X_addr,el,e2,e3; unsigned char ram_Y_addr,f1,f2,f3; unsigned long data; unsigned int checksum, hl; 10); #define FIFO1 ((struct FIFO_regs*) FIFO_BASE_ADDRESS) #define FIFO_RESET 0x80 #define FIFO_16_BITS 0x08 #define FIFO_CARRY_WRAP 0x40 15 #define FIFO_PORT_A_ENABLE 0x01 #define FIFO_PORT_B_ENABLE 0x02 #define FIFO_PORT_ENABLES 0x03 #define FIFO_PORT_A_TO_B 0x04 #define FIFO_CHECKSUM_ENABLE 0x40 20 #define FIFO_DATA_IN_RAM 0x01 #define FIFO_FORCE_RAM_FULL 0x20 #define PORT_A_TO_PORT_B(fifo) ((fifo-> control) & 0x04) #define PORT_A_BYTE_ADDRESS(fifo) ((fifo->ram_access_control) & 0x03) 25 #define PORT_A_TO_RAM_Y(fifo) ((fifo->ram_access_control) & 0x04) #define PORT_B_TO_RAM_Y(fifo) ((fifo-> ram_access_control) & (80x0 The following routine initiates a Fifo data transfer using 30 two values passed to it. config_data This is the data to be written to the configuration register. control_data This is the data to be written to the Data 35 Transfer Control Register. If the data transfer is to take place automatically using both the Port Aand Port B handshakes, both data transfer enables bits should be set in this parameter. 40 FIFO_initiate_data_transfer(config_data, control_data) unsigned char config_data, control_data; £ FIFO1->config = config_data { FIFO_RESET; /* Set Configuration value & Reset */ Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001 8/24/89-7

-129-FIFO1->control = control_data & ("FIFO_PORT_ENABLES); /* Set everything but enables */ FIFO1->control = control_data ; /* Set data transfer enables */ } /**** The following routine forces the transfer of any odd bytes that have been left in the Fifo at the end of a data transfer. It first disables both ports, then forces the Ram Full bits, and then re-enables the appropriate Port. ******* FIFO_force_odd_length_transfer() (FIFO1->control &= ~FIFO_PORT_ENABLES; /* Disable Ports A & B */ if (PORT_A_TO_PORT_B(FIFO1)) { if (PORT A TO RAM Y(FIFO1)) { PIFO1->ram_Y_addr = FIFO_FORCE_RAM_FULL; /* Set RAM Y full */ 3 else FIFO1->ram_X_addr = FIFO_FORCE_RAM_FULL ; /* Set RAM X full */ FIFO1->control |= FIFO_PORT_B_ENABLE ; /* Re-Enable Port B */ } else { if (PORT_B_TO_RAM_Y(FIFO1)) { FIFO1->ram Y addr = FIFO FORCE RAM FULL ; /* Set RAM Y full ≈/ } else FIFO1->ram_X_addr = FIFO_FORCE_RAM_FULL ; /* Set RAM X full */ FIFO1->control := FIFO_PORT_A_ENABLE ; /☆ Re-Enable Port A */ } } The following routine returns how many odd bytes have been left in the Fifo at the end of a data transfer. ****** int FIFO_count_odd_bytes() ł int number odd byres; number_odd_bytes=0; if (FIFO1->status & FIFO_DATA_IN_RAM) ł if (PORT_A_TO_PORT_B(FIFO1)) { number_odd_bytes = (PORT_A_BYTE_ADDRESS(FIFO1)) ; if (PORT A TO RAM Y(FIFO1)) number_odd_bytes += (FIFOl->ram_Y_addr) = 4 ;

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

(.

8/24/89-7

N IN

•

5

10

15

20

25

30

35

40

-130else number_odd_bytes += (FIFO1->ram_X_addr) * 4 ; } else { if (PORT_B_TO_RAM_Y(FIFO1)) number_odd_bytes = (FIFO1->ram_Y_addr) * 4 ; else number_odd_bytes = (FIFO1->ram_X_addr) * 4 ; } } return (number_odd_bytes);) The following routine tests the microprocessor interface of the chip. It first writes and reads the first 6 registers. It then writes Is, Os, and an address pattern to the RAM, reading the data back and checking it. The test returns a bit significant error code where each bit represents the address of the registers that failed. Bit 0 = config register failed Bit 1 = control register failed Bit 2 = status register failed Bit 3 = ram access control register failed Bit 4 = ram X address register failed Bit 5 = ram Y address register failed Bit 6 = data register failed Bit 7 = checksum register failed #define RAM_DEPTH 64 → /* number of long words in Fifo Ram */ reg_expected_data[6] = { 0x7F, 0xFF, 0x00, 0x1F, 0x3F, 0x3F }; char FIFO_uprocessor_interface_test() Ł unsigned long test_data; char *register_addr; int i; char j, error; FIFO1->config = FIFO_RESET; /* reset the chip */ error=0; register_addr =(char *) FIF01; i=1: /* first test registers 0 thru 5 */ for (i=0; i<6; i++) { *register_addr = 0xFF; /* write test data */ if (*register_addr != reg_expected_data[i]) error != j; *register_addr = 0; /* write 0s to register */ if (*register_addr) error {= j; Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001 8/24/89-7

· (

5

10

15

20

25

30

35

40

45

2

-131-

Ċ

٠. /* write test data again */ *register_addr = 0xFF; if (*register_addr 1= reg_expected_data[i]) error |= j; FIF01->config = FIF0_RESET; /* reset the chip */ if (*register addr) error |= j; /* register should be 0 */ /* go to next register */ 5 register_addr++; j <<=1; . • } /* now test Ram data & checksum registers 10 test 1s throughout Ram & then test 0s */ for (test_data = -1; test_data != 1; test_data++) { /* test for 1s & 0s */ FIF01->config = FIF0_RESET { FIF0_16_BITS ; FIFO1->control = FIFO_PORT_A_TO_B; 15 /* write data to RAM */ for (i=0;i<RAM DEPTH;i++)</pre> FIFO1->data = test_data; $FIFO1 \rightarrow control = 0;$ for (i=0;i<RAM DEPTH;i++)</pre> 20 if (FIFO1->data != test_data) error {= j; /* read & check data */ if (FIFO1->checksum) error {= 0x80; /* checksum should = $0 \neq /$ } 25 /* now test Ram data with address pattern uses a different pattern for every byte */ test_data=0x00010203; /* address pattern start */ FIF01->config = FIF0_RESET | FIF0_16_BITS | FIF0_CARRY_WRAP; 30 FIF01->control = FIF0_PORT_A_TO_B | FIF0_CHECKSUM_ENABLE; for (i=0;i<RAM_DEPTH;i++) {</pre> FIFO1->data = test_data; /* write address pattern */ test_data += 0x04040404;} 35 test_data=0x00010203; /* address pattern start */ FIFO1->control = FIFO_CHECKSUM_ENABLE; for (i=0;i<RAM_DEPTH;i++) {</pre> if (FIFO1->status != FIFO_DATA_IN_RAM) error |= 0x04; /* should be data in ram */ 40 if (FIFO1->data != test_data) error != j; /* read & check address pattern */ test_data += 0x04040404; } if (FIFO1->checksum != 0x0102) error := 0x80; /* test 45 checksum of address pattern */ FIFO1->config = FIFO_RESET | FIFO_16_BITS ; /* inhibit carry wrap */ FIFO1->checksum = 0xFEFE; /* writing adds to checksum */

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

(

 $\overline{\mathbf{C}}$

-132-

if (FIFO1->checksum) error {=0x80; /* checksum should be 0 */ if (FIFO1->status) error {= 0x04; /* status should be 0 */ return (error); } .

÷

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

•

Т

. . : .

8/24/89-7

CLAIMS

(1)

1. Network server apparatus for use with a data network and a mass storage device, comprising:

an interface processor unit coupleable to said network and to said mass storage device;

a host processor unit capable of running remote procedures defined by a client node on said network;

means in said interface processor unit for satisfying requests from said network to store data from said network on said mass storage device;

means in said interface processor unit for satisfying requests from said network to retrieve data from said mass storage device to said network; and

means in said interface processor unit for transmitting predefined categories of messages from said network to said host processor unit for processing in said host processor unit, said transmitted messages including all requests by a network client to run client-defined procedures on said network server apparatus.

2. Apparatus according to claim 1, wherein said interface processor unit comprises:

a network control unit coupleable to said network;

a data control unit coupleable to said mass storage device;

a buffer memory;

- 133 -

Attorney Docket No.: AUSP7209HCF/GBR/WSW wsw/ausp/7209.claims

means in said network control unit for transmitting to said data control unit requests from said network to store specified storage data from said network on said mass storage device;

means in said network control unit for transmitting said specified storage data from said network to said buffer memory and from said buffer memory to said data control unit;

means in said network control unit for transmitting to said data control unit requests from said network to retrieve specified retrieval data from said mass storage device to said network;

means in said network control unit for transmitting said specified retrieval data from said data control unit to said buffer memory and from said buffer memory to said network; and

means in said network control unit for transmitting said predefined categories of messages from said network to said host processing unit for processing by said host processing unit.

3. Apparatus according to claim 2, wherein said data control unit comprises:

a storage processor unit coupleable to said mass storage device;

a file processor unit;

means on said file processor unit; for translating said file system level storage requests from said

- 134 -

Attorney Docket No.: AUSP7209MCF/GBR/WSW Wsw/ausp/7209.claims

network into requests to store data at specified physical storage locations in said mass storage device;

means on said file processor unit for instructing said storage processor unit to write data from said buffer memory into said specified physical storage locations in said mass storage device;

means on said file processor unit for translating file system level retrieval requests from said network into requests to retrieve data from specified physical retrieval locations in said mass storage device;

means on said file processor unit for instructing said storage processor unit to retrieve data from said specified physical retrieval locations in said mass storage device to said buffer memory if said data from said specified physical locations is not already in said buffer memory; and

means in said storage processor unit for transmitting data between said buffer memory and said mass storage device.

4. Network server apparatus for use with a data network and a mass storage device, comprising:

a network control unit coupleable to said network;

a data control unit coupleable to said mass storage device;

a buffer memory;

means for transmitting from said network control unit to said data control unit requests from said

- 135 -

.

Attorney Docket No.: AUSP7209MCF/GBR/WSW WSW/ausp/7209.claims

network to store specified storage data from said network on said mass storage device;

. .: .!

means for transmitting said specified storage data by DMA from said network control unit to said buffer memory and by DMA from said buffer memory to said data control unit;

means for transmitting from said network control unit to said data control unit requests from said network to retrieve specified retrieval data from said mass storage device to said network; and

means for transmitting said specified retrieval data by DMA from said data control unit to said buffer memory and by DMA from said buffer memory to said network control unit.

5. Apparatus according to claim 1, for use further with a buffer memory, and wherein said requests from said network to store and retrieve data include file system level storage and retrieval requests respectively, and wherein said interface processor unit comprises:

a storage processor unit coupleable to said mass storage device;

a file processor unit;

means on said file processor unit for translating said file system level storage requests into requests to store data at specified physical storage locations in said mass storage device;

- 136 -

Attorney Docket No.: AUSP7209NCF/GBR/WSW wsw/ausp/7209.claims

means on said file processor unit for instructing said storage processor unit to write data from said buffer memory into said specified physical storage locations in said mass storage device;

means on said file processor unit for translating said file system level retrievable requests into requests to retrieve data from specified physical retrievable locations in said mass storage device;

۰.

means on said file processor unit for instructing said storage processor unit to retrieve data from said specified physical retrievablelocations in said mass storage device to said buffer memory if said data from said specified physical locations is not already in said buffer memory; and

means in said storage processor unit for transmitting data between said buffer memory and said mass storage device.

- 137-

 Network server apparatus for use with a data network, comprising:

a network controller coupleable to said network to receive incoming information packets over said network, said incoming information packets including certain packets which contain part or all of a request to said server apparatus, said request being in either a first or a second class of requests to said server apparatus;

a first additional processor;

an interchange bus different from said network and coupled between said network controller and said first additional processor;

means in said network controller for detecting and satisfying requests in said first class of requests contained in said certain incoming information packets, said network controller lacking means in said network controller for satisfying requests in said second class of requests;

means in said network controller for detecting and assembling into assembled requests, requests in said second class of requests contained in said certain incoming information packets;

means for delivering said assembled requests from said network controller to said first additional processor over said interchange bus; and

means in said first additional processor for further processing said assembled requests in said second class of requests.

- 13'8 -

095447/2

7. Apparatus according to claim 6 wherein said packets each include a network node destination address, and wherein said means in said network controller for detecting and assembling into assembled requests, assembles said assembled requests in a format which omits said network node destination addresses.

095447/2

8. Apparatus according to claim 6 wherein said means in said network controller for detecting and satisfying requests in said first class of requests, assembles said requests in said first class of requests into assembled requests before satisfying said requests in said first class of requests.

9. Apparatus according to claim 6, wherein said packets each include a network node destination address, wherein said means in said network controller for detecting and assembling into assembled requests, assembles said assembled requests in a format which omits said network node destination addresses, and wherein said means in said network controller for detecting and satisfying requests in said first class of requests, assembles said requests in said first class of requests, in a format which omits said network node destination addresses, before satisfying said requests in said first class of requests.

- 139 -

095447/2 10. Apparatus according to claim 6, wherein said means in said network controller for detecting and satisfying requests in said first class includes means for preparing an outgoing message in response to one of said first class of requests, means for packaging said outgoing message in outgoing information packets suitable for transmission over said network, and means for transmitting said outgoing information packets over said network.

11. Apparatus according to claim 6, further comprising a buffer memory coupled to said interchange bus, and wherein said means for delivering said assembled requests comprises:

means for transferring the contents of said assembled requests over said interchange bus into said buffer memory; and

means for notifying said first additional processor of the presence of said contents in said buffer memory.

 $\sim \sim$

12. Apparatus according to claim 6, wherein said means in said first additional processor for further processing said assembled requests includes means for preparing an outgoing message in response to one of said second class of requests, said apparatus further comprising means for delivering said outgoing message from said first additional processor to said network controller over said interchange bus, said network controller further comprising means in said network controller for packaging said outgoing message in outgoing information packets suitable for transmission over said network, and means in said network controller for transmitting said outgoing information packages over said network. - 14013. Apparatus according to claim $_6$, wherein said first class of requests comprises requests for an address of said server apparatus, and wherein said

095447/2

means in said network controller for detecting and satisfying requests in said first class comprises means for preparing a response packet to such an address request and means for transmitting said response packet over said network.

14. Apparatus according to claim 6 for use further with a second data network, said network controller being coupleable further to said second network, wherein said first class of requests comprises requests to route a message to a destination reachable over said second network, and wherein said means in said network controller for detecting and satisfying requests in said first class comprises means for detecting that one of said certain packets comprises a request to route a message contained in said one of said certain packets to a destination reachable over said second network, and means for transmitting said message over said second network.

15. Apparatus according to claim 14 for use further with a third data network, said network controller further comprising means in said network controller for detecting particular requests in said incoming information packets to route a message contained in said particular requests, to a destination reachable over said third network, said apparatus further comprising:

- 141 -

a second network controller coupled to said interchange bus and coupleable to said third data network;

means for delivering said message contained in said particular requests to said second network controller over said interchange bus; and

means in said second network controller for transmitting said message contained in said particular requests over said third network.

¹⁶. Apparatus according to claim 6, for use further with a third data network, said network controller further comprising means in said network controller for detecting particular requests in said incoming information packets to route a message contained in said particular requests, to a destination reachable over said third network, said apparatus further comprising:

a second network controller coupled to said interchange bus and coupleable to said third data network;

means for delivering said message contained in said particular requests to said second network controller over said interchange bus; and

means in said second network controller for transmitting said message contained in said particular requests over said third network.

- 142 -

Attorney Docket No.: AUSP7209KCF/GBR/WSW wsw/ausp/7209.claims

•....

1.1

17. Apparatus according to claim 6 for use further with a mass storage device, wherein said first additional processor comprises a data control unit coupleable to said mass storage device, wherein said second class of requests comprises remote calls to procedures for managing a file system in said mass storage device, and wherein said means in said first additional processor for further processing said assembled requests in said second class of requests comprises means for executing file system procedures on said mass storage device in response to said assembled requests.

18. Apparatus according to claim 17 wherein said file system procedures include a read procedure for reading data from said mass storage device,

said means in said first additional processor for further processing said assembled requests including means for reading data from a specified location in said mass storage device in response to a remote call to said read procedure,

said apparatus further including means for delivering said data to said network controller,

said network controller further comprising means on said network controller for packaging said data in outgoing information packets suitable for transmission over said network, and means for transmitting said outgoing information packets over said network.

- 143 -

Attorney Docket No.: AUSP7209MCF/GBR/WSW WBW/ausp/7209.claims

, . .

19. Apparatus according to claim 18, wherein said means for delivering comprises:

 Alternative states and stat states and sta

a system buffer memory coupled to said interchange bus;

means in said data control unit for transferring said data over said interchange bus into said buffer memory; and

means in said network controller for transferring said data over said interchange bus from said system buffer memory to said network controller.

20. Apparatus according to claim 17, wherein said file system procedures include a read procedure for reading a specified number of bytes of data from said mass storage device beginning at an address specified in logical terms including a file system ID and a file ID, said means for executing file system procedures comprising:

means for converting the logical address specified in a remote call to said read procedure to a physical address; and

means for reading data from said physical address in said mass storage device.

21. Apparatus according to claim 20, wherein said mass storage device comprises a disk drive having a numbered tracks and sectors, wherein said logical address specifies said file system ID, said file ID,

- 144 -

Attorney Docket No.: AUSP7209MCF/GBR/WSW WSW/ausp/7209.claims

د....>

·:- ;:

and a byte offset, and wherein said physical address specifies a corresponding track and sector number.

22. Apparatus according to claim 17, wherein said file system procedures include a read procedure for reading a specified number of bytes of data from said mass storage device beginning at an address specified in logical terms including a file system ID and a file ID,

said data control unit comprising a file processor coupled to said interchange bus and a storage processor coupled to said interchange bus and coupleable to said mass storage device,

said file processor comprising means for converting the logical address specified in a remote call to said read procedure to a physical address,

said apparatus further comprising means for delivering said physical address to said storage processor,

said storage processor comprising means for reading data from said physical address in said mass storage device and for transferring said data over said interchange bus into said buffer memory; and

means in said network controller for transferring said data over said interchange bus from said system buffer memory to said network controller.

23. Apparatus according to claim 17, wherein said file system procedures include a write procedure for

- 145 -

Attorney Docket No.: AUSP7209NCF/GBR/WSW ··· wsw/susp/7209.claims

095447/2

writing data contained in an assembled request, to said mass storage device,

said means in said first additional processor for further processing said assembled requests including means for writing said data to a specified location in said mass storage device in response to a remote call to said read procedure.

24. Apparatus according to claim 6, wherein said first additional processor comprises a host computer coupled to said interchange bus, wherein said second class of requests comprises remote calls to procedures other than procedures for managing a file system, and wherein said means in said first additional processor for further processing said assembled requests in said second class of requests comprises means for executing remote procedure calls in response to said assembled requests.

25. Apparatus according to claim 24, for use further with a mass storage device and a data control unit coupleable to said mass storage device and coupled to said interchange bus, wherein said network controller further comprises means in said network controller for detecting and assembling remote calls, received over said network, to procedures for managing a file system in said mass storage device, and wherein said data control unit comprises means for executing file system procedures on said mass storage device in

- 146 -

Attorney Docket No.: AUSP7209NCF/GBR/WSW WSW/AUSp/7209.claims

.

response to said remote calls to procedures for managing a file system in said mass storage device.

26. Apparatus according to claim 24, further comprising means for delivering all of said incoming information packets not recognized by said network controller to said host computer over said interchange bus.

27. Apparatus according to claim 6, wherein said network controller comprises:

a microprocessor;

2.2

a local instruction memory containing local instruction code;

a local bus coupled between said microprocessor and said local instruction memory;

bus interface means for interfacing said microprocessor with said interchange bus at times determined by said microprocessor in response to said local instruction code; and

network interface means for interfacing said microprocessor with said data network,

said local instruction memory including all instruction code necessary for said microprocessor to perform said function of detecting and satisfying requests in said first class of requests, and all instruction code necessary for said microprocessor to perform said function of detecting and assembling into

_ 147 _

Attorney Docket No.: AUSP7209NCF/GBR/WSW wsw/ausp/7209.claims

095447/2 assembled requests, requests in said second class of requests.

28. Network server apparatus for use with a data network, comprising:

a network controller coupleable to said network to receive incoming information packets over said network, said incoming information packets including certain packets which contain part or all of a message to said server apparatus, said message being in either a first or a second class of messages to said server apparatus, said messages in said first class of messages including certain messages containing requests;

a host computer;

····

an interchange bus different from said network and coupled between said network controller and said host computer;

means in said network controller for detecting and satisfying said requests in said first class of messages ;

means for delivering messages in said second class of messages from said network controller to said host computer over said interchange bus; and

means in said host computer for further processing said messages in said second class of messages.

29. Apparatus according to claim 28, wherein said packets each include a network node destination address, and wherein said means for delivering messages

- 148 -

Attorney Docket No.: AUSP7209MCF/GBR/WSW wsw/ausp/7209.claims

095447/2

in said second class of messages comprises means in said network controller for detecting said messages in said second class of messages and assembling them into assembled messages in a format which omits said network node destination addresses.

30. Apparatus according to claim 28, wherein said means in said network controller for detecting and satisfying requests in said first class includes means for preparing an outgoing message in response to one of said requests in said first class of messages, means for packaging said outgoing message in outgoing information packets suitable for transmission over said network, and means for transmitting said outgoing information packets over said network.

31. Apparatus according to claim 28, for use further with a second data network, said network controller being coupleable further to said second network, wherein said first class of messages comprises messages to be routed to a destination reachable over said second network, and wherein said means in said network controller for detecting and satisfying requests in said first class comprises means for detecting that one of said certain packets includes a request to route a message contained in said one of said certain packets to a destination reachable over said second network, and means for transmitting said message over said second network.

- 1'49 -

Attorney Docket No.: AUSP7209MCF/GBR/WSW wsw/ausp/7209.claims

³². Apparatus according to claim 28, for use further with a third data network, said network controller further comprising means in said network controller for detecting particular messages in said incoming information packets to be routed to a destination reachable over said third network, said apparatus further comprising:

a second network controller coupled to said interchange bus and coupleable to said third data network;

means for delivering said particular messages to said second network controller over said interchange bus, substantially without involving said host computer; and

means in said second network controller for transmitting said message contained in said particular requests over said third network, substantially without involving said host computer.

33. Apparatus according to claim 28, for use further with a mass storage device, further comprising a data control unit coupleable to said mass storage device,

said network controller further comprising means in said network controller for detecting ones of said incoming information packets containing remote calls to procedures for managing a file system in said mass storage device, and means in said network controller

- 1:50 -

Attorney Docket No.: AUSP7209MCF/GBR/WSW WSW/BUSp/7209.claims

095447/2

for assembling said remote calls from said incoming packets into assembled calls, substantially without involving said host computer,

said apparatus further comprising means for delivering said assembled file system calls to said data control unit over said interchange bus substantially without involving said host computer, and said data control unit comprising means in said data control unit for executing file system procedures on said mass storage device in response to said assembled file system calls, substantially without involving said host computer.

34. Apparatus according to claim 28, further comprising means for delivering all of said incoming information packets not recognized by said network controller to said host computer over said interchange bus.

35. Apparatus according to claim 28, wherein said network controller comprises:

a microprocessor;

æ.,

a local instruction memory containing local instruction code;

a local bus coupled between said microprocessor and said local instruction memory;

bus interface means for interfacing said microprocessor with said interchange bus at times

- 151 -

Attorney Docket No.: AUSP7209MCF/GBR/WSW wsw/ausp/7209.claims

095447/2

 i_7

÷.,


determined by said microprocessor in response to said local instruction code; and


network interface means for interfacing said microprocessor with said data network,


said local instruction memory including all instruction code necessary for said microprocessor to perform said function of detecting and satisfying requests in said first class of requests.

For the Applica Sanford T. Colb & Co. C:11071

- 152 -








i


ļ

i





AUSPEX SYSTEMS, INC.

TWELVE SHEETS SHEET NO. FIVE














FIG.-7B









FIG.-8B



NetApp Ex. 1002, pg. 651

| | | | | | Se la |
|---|--|--|---|---|--------------|
| שימוש הלשכה Fpr-Office Use | · · · · · · · · · · · · · · · · · · · | | 190 | חוק הפטנטים, תשכ"ו – 67 PATENT LAW, 5727 - 1967 | j <u>A</u> S |
| 107645 | אריר: Number | | b | בקשה לפטנ Application for Patent | Æ. |
| ากา | Dete Interove | | | C:17980 | 13.12 |
| Anie/Po | osl-deled I (Name a | nd address of applican | גרף מאונד – מקונ , and in case of body | וני, (שם המבקש, מענו ולגבי corporate-place of incorporation) | t .) |
| AUCDEY SY | STEMS, INC., | | | | |
| 2952 Bunk | èr Hill Lane, 👘 👘 | | | • | |
| Santa Cla Ca. 95054 | | • | | | |
| (Incorpor | ated in the State | of California, | USA) | | |
| | | | | _ | |
| f an invention the title of a | which is | •••••••••••••••••••••••••••••••••••••• | | בעל אמצאה מכח | |
| | | | • | Owner, by virtue of | |
| | ירות תיקים | קבילה למערכת ש | אריכטקטורה ם | (בעברית) (Hebrew) | |
| | | | | (באנגלית) | |
| I | PARALLEL I/O NETWOR | K FILE SERVER | ARCHITECTURE | (English) | |
| | | | | | |
| | | | * . | | |
| areby apply for a patent to | be granted to me in respec | t thereof. | | מבקש בואת כי ינתן לי עליה פט | |
| - בקשת וולוקה Application of Division A | - Tono DID Patent Addition | | שה רין קריפה Priority Clai | • 11. | |
| DIDD NUPID from Application | לבקשה/למטנט • to Patent/Appl. | 18°0/1803 Number/Mark | תאריך Date | מויינה האנוד Convention Country | |
| io. <u>095447</u> 00 | No | | | | |
| L | dated | 07/404,959 | 8.9.89 | U.S.A. | |
| יאוי כח: כללי / מיוחד – רצוף בוה / עוד יונש P.O.A.: general/individual-attached/to be filed later- | | | | | |
| filed in case | | | | | |
| | המען למסירה מסמכים ביש dress for Service in hreef | | | | |
| | ס <u>נפורד ט. קולב .Co</u> | | | | |
| P.O.B. 2273 | 2273т.л | | | | |
| Rehovot 76 122 | רחובות 76122 | | 1 | Ļ | . • |
| For the Applicant, | התימת המבקש Signeture of Applicant | | 993 njv N of the year | היום <u>16 בחודש V</u> of This | |
| | | | | לשיפוש חלשכה For Office Use | |
| Sanford T. Colb & C: 1798 | | | | | |
| C. 1/98 | U | | | | |

• 1

P

t)

· · · · ·

אריכטקטורה מקבילה למערכת שירות תיקים

PARALLEL I/O NETWORK FILE SERVER ARCHITECTURE

AUSPEX SYSTEMS, INC. C: 17980

-1-PARALLEL I/O NETWORK FILE SERVER ARCHITECTURE

INVENTORS: EDWARD JOHN ROW, LAURENCE B. BOUCHER, WILLIAM M. PITTS, STEPHEN E. BLIGHTMAN

CROSS-REFERENCE TO RELATED APPLICATIONS

The present application is related to the following U.S. Patent Applications, all filed concurrently herewith:

1. MULTIPLE FACILITY OPERATING SYSTEM ARCHITECTURE, invented by David Hitz, Allan Schwartz, James Lau and Guy Harris;

2. ENHANCED VMEBUS PROTOCOL UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER, invented by Daryl Starr; and

3. BUS LOCKING FIFO MULTI-PROCESSOR COMMUNICATIONS SYSTEM UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER invented by Daryl D. Starr, William Pitts and Stephen Blightman.

20

.

)

5

10

15

• •

The above applications are all assigned to the assignee of the present invention and are all expressly incorporated herein by reference.

BACKGROUND OF THE INVENTION

Field of the Invention

25

The invention relates to computer data networks, and more particularly, to network file server architectures for computer networks.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

. ·

Description of the Related Art

Over the past ten years, remarkable increases in hardware price/performance ratios have caused a startling shift in both technical and office computing environments. Distributed workstation-server networks are displacing the once pervasive dumb terminal attached to mainframe or minicomputer. To date, however, network I/O limitations have constrained the potential performance available to workstation users. This situation has developed in part because dramatic jumps in microprocessor performance have exceeded increases in network I/O performance.

-2-

C

In a computer network, individual user workstations are referred to as clients, and shared 15 resources for filing, printing, data storage and widearea communications are referred to as servers. Clients and servers are all considered nodes of a network. Client nodes use standard communications protocols to exchange service requests and responses 20 with server nodes.

Present-day network clients and servers usually run the DOS, MacIntosh OS, OS/2, or Unix operating systems. Local networks are usually Ethernet or Token Ring at the high end, Arcnet in the midrange, or LocalTalk or StarLAN at the low end. The client-server

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

5

10

 \bigcirc

25

communication protocols are fairly strictly dictated by the operating system environment -- usually one of several proprietary schemes for PCs (NetWare, 3Plus, Vines, LANManager, LANServer); AppleTalk for MacIntoshes; and TCP/IP with NFS or RFS for Unix. These protocols are all well-known in the industry:

Unix client nodes typically feature a 16- or 32bit microprocessor with 1-8 MB of primary memory, a 640 x 1024 pixel display, and a built-in network interface. A 40-100 MB local disk is often optional. Low-end examples are 80286-based PCs or 68000-based MacIntosh I's; mid-range machines include 80386 PCs, MacIntosh II's, and 680X0-based Unix workstations; high-end machines include RISC-based DEC, HP, and Sun Unix workstations. Servers are typically nothing more than repackaged client nodes, configured in 19-inch racks rather than desk sideboxes. The extra space of a 19-inch rack is used for additional backplane slots, disk or tape drives, and power supplies.

Driven by RISC and CISC microprocessor developments, client workstation performance has increased by more than a factor of ten in the last few years. Concurrently, these extremely fast clients have also gained an appetite for data that remote servers are unable to satisfy. Because the I/O shortfall is most dramatic in the Unix environment, the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

15

20

25

5

 \bigcirc

•

.

-3-

description of the preferred embodiment of the present invention will focus on Unix file servers. The architectural principles that solve the Unix server I/O problem, however, extend easily to server performance bottlenecks in other operating system environments as well. Similarly, the description of the preferred embodiment will focus on Ethernet implementations, though the principles extend easily to other types of networks.

In most Unix environments, clients and servers exchange file data using the Network File System ("NFS"), a standard promulgated by Sun Microsystems and now widely adopted by the Unix community. NFS is defined in a document entitled, "NFS: Network File System Protocol Specification," Request For Comments (RFC) 1094, by Sun Microsystems, Inc. (March 1989). This document is incorporated herein by reference in its entirety.

While simple and reliable, NFS is not optimal. Clients using NFS place considerable demands upon both networks and NFS servers supplying clients with NFS data. This demand is particularly acute for so-called diskless clients that have no local disks and therefore depend on a file server for application binaries and virtual memory paging as well as data. For these Unix client-server configurations, the ten-

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-4-

(

L

10

5

- 15

. . -

- - 25

to-one increase in client power has not been matched by: a ten-to-one increase in Ethernet capacity, in disk speed, or server disk-to-network I/O throughput.

-5-

The result is that the number of diskless clients that a single modern high-end server can adequately support has dropped to between 5-10, depending on client power and application workload. For clients containing small local disks for applications and paging, referred to as dataless clients, the clientto-server ratio is about twice this, or between 10-20.

Such low client/server ratios cause piecewise network configurations in which each local Ethernet contains isolated traffic for its own 5-10 (diskless) clients and dedicated server. For overall connectivity, these local networks are usually joined together with an Ethernet backbone or, in the future, with an FDDI backbone. These backbones are typically connected to the local networks either by IP routers or MAC-level bridges, coupling the local networks together 20 · directly, or by a second server functioning as a network interface, coupling servers for all the local networks together.

In addition to performance considerations, the low client-to-server ratio creates computing problems in several additional ways:

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

15

1. Sharing. Development groups of more than 5-10 people cannot share the same server, and thus cannot easily share files without file replication and manual, multi-server updates. Bridges or routers are a partial solution but inflict a performance penalty due to more network hops.

-6-

2. <u>Administration</u>. System administrators must maintain many limited-capacity servers rather than a few more substantial servers. This burden includes network administration, hardware maintenance, and user account administration.

3. <u>File System Backup</u>. System administrators or operators must conduct multiple file system backups, which can be onerously time consuming tasks. It is also expensive to duplicate backup peripherals on each server (or every few servers if slower network backup is used).

4. Price Per Seat. With only 5-10 clients per server, the cost of the server must be shared by only a small number of users. The real cost of an entry-level Unix workstation is therefore significantly greater, often as much as 140% greater, than the cost of the workstation alone.

The widening I/O gap, as well as administrative and economic considerations, demonstrates a need for higher-performance, larger-capacity Unix file servers.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 659

10

15

20

25

5

 \bigcirc

Conversion of a display-less workstation into a server may address disk capacity issues, but does nothing to address fundamental I/O limitations. As an NFS server, the one-time workstation must sustain 5-10 or more times the network, disk, backplane, and file system throughput than it was designed to support as a Adding larger disks, more network adaptors, client. extra primary memory, or even a faster processor do not basic architectural I/O constraints; I/O resolve throughput does not increase sufficiently.

Other prior art computer architectures, while not specifically designed as file servers, may potentially be used as such. In one such well-known architecture, a CPU, a memory unit, and two I/O processors are 15 connected to a single bus. One of the I/O processors operates a set of disk drives, and if the architecture is to be used as a server, the other I/O processor would be connected to a network. This architecture is not optimal as a file server, however, at least because the two I/O processors cannot handle network file requests without involving the CPU. All network file requests that are received by the network I/O processor are first transmitted to the CPU, which makes appropriate requests to the disk-I/O processor for 25 satisfaction of the network request.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 660

-7-

 \mathbf{i}

5

10

In another such computer architecture, a disk controller CPU manages access to disk drives, and several other CPUs, three for example, may be: clustered around the disk controller CPU. Each of the other CPUs can be connected to its own network. The network CPUs are each connected to the disk controller CPU as well as to each other for interprocessor communication. One of the disadvantages of this computer architecture is that each CPU in the system runs its own complete operating system. Thus, network file server requests must be handled by an operating system which is also heavily loaded with facilities and processes for performing a large number of other, non file-server tasks. Additionally, the interprocessor communication is not optimized for file server type requests.

In yet another computer architecture, a plurality of CPUs, each having its own cache memory for data and instruction storage, are connected to a common bus with a system memory and a disk controller. The disk controller and each of the CPUs have direct memory access to the system memory, and one or more of the CPUs can be connected to a network. This architecture is disadvantageous as a file server because, among other things, both file data and the instructions for the CPUs reside in the same system memory. There will

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-8-

 \bigcirc

5

10

15

20

be instances, therefore, in which the CPUs must stop running while they wait for large blocks of file data to be transferred between system memory and the network CPU. Additionally, as with both of the previously described computer architectures, the entire operating system runs on each of the CPUs, including the network CPU.

 \bigcirc

5

20

25

In yet another type of computer architecture, a large number of CPUs are connected together in a hypercube topology. One of more of these CPUs can be connected to networks, while another can be connected to disk drives. This architecture is also disadvantageous as a file server because, among other things, each processor runs the entire operating system. Interprocessor communication is also not optimal for file server applications.

SUMMARY OF THE INVENTION

The present invention involves a new, serverspecific I/O architecture that is optimized for a Unix file server's most common actions -- file operations. Roughly stated, the invention involves a file server architecture comprising one or more network controllers, one or more file controllers, one or more storage processors, and a system or buffer memory, all connected over a message passing bus and operating in

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-9-

parallel with the Unix host processor. The network controllers each connect to one or more network, and provide all protocol processing between the network layer data format and an internal file server format for communicating client requests to other processors in the server. Only those data packets which cannot be interpreted by the network controllers, for example client requests to run a client-defined program on the server, are transmitted to the Unix host for Thus the network controllers, file processing. controllers and storage processors contain only small parts of an overall operating system, and each is optimized for the particular type of work to which it is dedicated.

Client requests for file operations are transmitted to one of the file controllers which, independently of the Unix host, manages the virtual file system of a mass storage device which is coupled to the storage processors. The file controllers may also control data buffering between the storage processors and the network controllers, through the The file controllers preferably each system memory. include a local buffer memory for caching file control information, separate from the system memory for caching file data. Additionally, the network controllers, file processors and storage processors are

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 663

-10-

3

5

10

15

20

all designed to avoid any instruction fetches from the system memory, instead keeping all instruction memory separate and local. This arrangement eliminates contention on the backplane between microprocessor instruction fetches and transmissions of message and file data.

BRIEF DESCRIPTION OF THE DRAWINGS

The invention will be described with respect to particular embodiments thereof, and reference will be made to the drawings, in which:

Fig. 1. is a block diagram of a prior art file server architecture;

Fig. 2 is a block diagram of a file server architecture according to the invention;

Fig. 3 is a block diagram of one of the network controllers shown in Fig. 2;

Fig. 4 is a block diagram of one of the file controllers shown in Fig. 2;

Fig. 5 is a block diagram of one of the storage processors shown in Fig. 2;

Fig. 6 is a block diagram of one of the system memory cards shown in Fig. 2;

Figs. 7A-C are a flowchart illustrating the operation of a fast transfer protocol BLOCK WRITE cycle; and

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-11-

15

20

25

10

5

2

 \bigcirc

Figs. 8A-C are a flowchart illustrating the operation of a fast transfer protocol BLOCK READ cycle.

-12-

DETAILED DESCRIPTION

5 For comparison purposes and background, an illustrative prior-art file server architecture will first be described with respect to Fig. 1. Fig. 1 is an overall block diagram of a conventional prior-art Unix-based file server for Ethernet networks. T± consists of a host CPU card 10 with a single microprocessor on board. The host CPU card 10 connects to an Ethernet #1 12, and it connects via a memory management unit (MMU) 11 to a large memory array 16. The host CPU card 10 also drives a keyboard, a video display, and two RS232 ports (not shown). It also connects via the MMU 11 and a standard 32-bit VME bus 20 to various peripheral devices, including an SMD disk controller 22 controlling one or two disk drives 24, a SCSI host adaptor 26 connected to a SCSI bus 28, a 20 tape controller 30 connected to a quarter-inch tape drive 32, and possibly a network #2 controller 34 connected to a second Ethernet 36. The SMD disk controller 22 can communicate with memory array 16 by direct memory access via bus 20 and MMU 11, with either 25 the disk controller or the MMU acting as a bus master.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 665

Ζ.

- 10
- 15

This configuration is illustrative; many variations are available.

The system communicates over the Ethernets using industry standard TCP/IP and NFS protocol stacks. A description of protocol stacks in general can be found in Tanenbaum, "Computer Networks" (Second Edition, Prentice Hall: 1988). File server protocol stacks are described at pages 535-546. The Tanenbaum reference is incorporated herein by reference.

Basically, the following protocol layers are implemented in the apparatus of Fig. 1:

Network Layer. The network layer converts data packets between a formal specific to Ethernets and a format which is independent of the particular type of network used. the Ethernet-specific format which is used in the apparatus of Fig. 1 is described in Hornig, "A Standard For The Transmission of IP Datagrams Over Ethernet Networks," RFC 894 (April 1984), which is incorporated herein by reference.

The Internet Protocol (IP) Layer. This layer provides the functions necessary to deliver a package of bits (an internet datagram) from a source to a destination over an interconnected system of networks. For messages to be sent from the file server to a client, a higher level in the server calls the IP module, providing the internet address of the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

·

15

10

5

20

25

NetApp Ex. 1002, pg. 666

-13-

destination client and the message to transmit. The IP module performs any required fragmentation of the message to accommodate packet size limitations of any intervening gateway, adds internet headers to each fragment, and calls on the network layer to transmit the resulting internet datagrams. The internet header includes a local network destination address (translated from the internet address) as well as other parameters.

5

10

15

20

25

-14-

For messages received by the IP layer from the network layer, the IP module determines from the internet address whether the datagram is to be forwarded to another host on another network, for example on a second Ethernet such as 36 in Fig. 1, or whether it is intended for the server itself. If it is intended for another host on the second network, the IP module determines a local net address for the destination and calls on the local network layer for that network to send the datagram. If the datagram is intended for an application program within the server, the IP layer strips off the header and passes the remaining portion of the message to the appropriate next higher layer. The internet protocol standard used. in the illustrative apparatus of Fig. 1 is specified in Information Sciences Institute, "Internet Protocol, DARPA Internet Program Protocol Specification, * RFC 791

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

(September 1981), which is incorporated herein by reference.

-15-

TCP/UDP Layer. This layer is a datagram service with more elaborate packaging and addressing options than the IP layer. For example, whereas an IP datagram can hold about 1,500 bytes and be addressed to hosts, UDP datagrams can hold about 64KB and be addressed to a particular port within a host. TCP and UDP are alternative protocols at this layer; applications requiring ordered reliable delivery of streams of data may use TCP, whereas applications (such as NFS) which do not require ordered and reliable delivery may use UDP.

The prior art file server of Fig. 1 uses both TCP and UDP. It uses UDP for file server-related services, and uses TCP for certain other services which the server provides to network clients. The UDP is specified in Postel, "User Datagram Protocol," RFC 768 (August 28, 1980), which is incorporated herein by reference. TCP is specified in Postel, "Transmission Control Protocol," RFC 761 (January 1980) and RFC 793 (September 1981), which is also incorporated herein by reference.

XDR/RPC Layer. This layer provides functions callable from higher level programs to run a designated procedure on a remote machine. It also provides the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

 \bigcirc

5

10

15

20

25

decoding necessary to permit a client machine to execute a procedure on the server. For example, a caller process in a client node may send a call message to the server of Fig. 1. The call message includes a specification of the desired procedure, and its parameters. The message is passed up the stack to the RPC layer, which calls the appropriate procedure within the server. When the procedure is complete, a reply message is generated and RPC passes it back down the stack and over the network to the caller client. RPC is described in Sun Microsystems, Inc., "RPC: Remote Procedure Call Protocol Specification, Version 2," RPC 1057 (June 1988), which is incorporated herein by reference.

RPC uses the XDR external data representation standard to represent information passed to and from the underlying UDP layer. XDR is merely a data encoding standard, useful for transferring data between different computer architectures. Thus, on the network side of the XDR/RPC layer, information is machineindependent; on the host application side, it may not be. XDR is described in Sun Microsystems, Inc., "XDR: External Data Representation Standard," RFC 1014 (June 1987), which is incorporated herein by reference.

25

 \bigcirc

. . . .

5

10

15

20

NFS Layer. The NFS ("network file system") layer is one of the programs available on the server

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-16-

which an RPC request can call. The combination of host address, program number, and procedure number in an RPC request can specify one remote NFS procedure to be called.

-17-

V.

5 Remote procedure calls to NFS on the file server of Fig. 1 provide transparent, stateless, remote access to shared files on the disks 24. NFS assumes a file system that is hierarchical, with directories as all but the bottom level of files. Client hosts can call 10 any of about 20 NFS procedures including such procedures as reading a specified number of bytes from a specified file; writing a specified number of bytes to a specified file; creating, renaming and removing specified files; parsing directory trees; creating and 15 removing directories; and reading and setting file The location on disk to which and from attributes. which data is stored and retrieved is always specified in logical terms, such as by a file handle or Inode designation and a byte offset. The details of the actual data storage are hidden from the client. 20 The NFS procedures, together with possible higher level modules such as Unix VFS and UFS, perform all conversion of logical data addresses to physical data addresses such as drive, head, track and sector identification. NFS is specified in Sun Microsystems, Inc., "NFS: Network File System Protocol

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

2

 \bigcirc

.

Specification, RFC 1094 (March 1989), incorporated herein by reference.

-18-

(

ς.

With the possible exception of the network layer, all the protocol processing described above is done in software, by a single processor in the host CPU card That is, when an Ethernet packet arrives .on 10. Ethernet 12, the host CPU 10 performs all the protocol processing in the NFS stack, as well as the protocol processing for any other application which may be running on the host 10. NFS procedures are run on the host CPU 10, with access to memory 16 for both data and program code being provided via MMU 11. Logically specified data addresses are converted to a much more physically specified form and communicated to the SMD disk controller 22 or the SCSI bus 28, via the VME bus 20, and all disk caching is done by the host CPU 10 through the memory 16. The host CPU card 10 also runs procedures for performing various other functions of the file server, communicating with tape controller 30 via the VME bus 20. Among these are client-defined remote procedures requested by client workstations.

If the server serves a second Ethernet 36, packets from that Ethernet are transmitted to the host CPU 10 over the same VME bus 20 in the form of IP datagrams. Again, all protocol processing except for the network layer is performed by software processes running on the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 671

5.1

10

15

5

ා

20

Q.,

25

host CPU 10. In addition, the protocol processing for any message that is to be sent from the server out on either of the Ethernets 12 or 36 is also done by processes running on the host CPU 10.

-19-

It can be seen that the host CPU 10 performs an enormous amount of processing of data, especially if 5-10 clients on each of the two Ethernets are making file server requests and need to be sent responses on a frequent basis. The host CPU 10 runs a multitasking Unix operating system, so each incoming request need not wait for the previous request to be completely processed and returned before being processed. Multiple processes are activated on the host CPU 10 for performing different stages of the processing of different requests, so many requests may be in process at the same time. But there is only one CPU on the card 10, so the processing of these requests is not accomplished in a truly parallel manner. The processes are instead merely time sliced. The CPU 10 therefore represents a major bottleneck in the processing of file server requests.

Another bottleneck occurs in MMU 11, which must transmit both instructions and data between the CPU card 10 and the memory 16. All data flowing between the disk drives and the network passes through this interface at least twice.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 672

5

10

15

20

25

l

Yet another bottleneck can occur on the VMB bus 20, which must transmit data among the SMD disk controller 22, the SCSI host adaptor 26, the host CPU card 10, and possibly the network #2 controller 34.

-20-

PREFERRED EMBODIMENT-OVERALL HARDWARE ARCHITECTURE

In Fig. 2 there is shown a block diagram of a network file server 100 according to the invention. It can include multiple network controller (NC) boards, one or more file controller (FC) boards, one or more storage processor (SP) boards, multiple system memory boards, and one or more host processors. The particular embodiment shown in Fig. 2 includes four network controller boards 110a-110d, two file controller boards 112a-112b, two storage processors 114a-114b, four system memory cards 116a-116d for a total of 192HB of memory, and one local host processor The boards 110, 112, 114, 116 and 118 are 118. connected together over a VME bus 120 on which an enhanced block transfer mode as described in the ENHANCED VMEBUS PROTOCOL application identified above may be used. Each of the four network controllers 110 shown in Fig. 2 can be connected to up to two Ethernets 122, for a total capacity of 8 Ethernets 122a-122h. Each of the storage processors 114 operates ten parallel SCSI busses, nine of which can each support up

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

15

10

5

ി

!

20

to three SCSI disk drives each. The tenth SCSI channel on each of the storage processors 114 is used for tape drives and other SCSI peripherals.

-21-

The host 118 is essentially a standard SunOs Unix 5 processor, providing all the standard Sun Open Network Computing (ONC) services except NFS and IP routing. Importantly, all network requests to run a userdefined procedure are passed to the host for execution. Each of the NC boards 110, the FC boards 112 and the SP boards 114 includes its own independent 10 32-bit microprocessor. These boards essentially offload from the host processor 118 virtually all of the NFS and disk processing. Since the vast majority of messages to and from clients over the Ethernets 122 15 involve NFS requests and responses, the processing of these requests in parallel by the NC, FC and SP processors, with minimal involvement by the local host 118, vastly improves file server performance. Unix is explicitly eliminated from virtually all network, file, 20 and storage processing.

OVERALL SOFTWARE ORGANIZATION AND DATA FLOW

Prior to a detailed discussion of the hardware subsystems shown in Fig. 2, an overview of the software structure will now be undertaken. The software organization is described in more detail in the above-

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

 \bigcirc

. . . .

25

C

identified application entitled MULTIPLE FACILITY OPERATING SYSTEM ARCHITECTURE.

L

Most of the elements of the software are well known in the field and are found in most networked Unix systems, but there are two components which are not: Local NFS ("LNFS") and the messaging kernel ("MK") operating system kernel. These two components will be explained first.

The various processors in The Messaging Kernel. file server 100 communicate with each other through the 10 use of a messaging kernel running on each of the processors 110, 112, 114 and 118. These processors do share any instruction memory, so task-level not communication cannot occur via straightforward 15 procedure calls as it does in conventional Unix. Instead, the messaging kernel passes messages over VME bus 120 to accomplish all necessary inter-processor communication. Message passing is preferred over remote procedure calls for reasons of simplicity and 20 speed.

Messages passed by the messaging kernel have a fixed 128-byte length. Within a single processor, messages are sent by reference; between processors, they are copied by the messaging kernel and then delivered to the destination process by reference. The processors of Fig. 2 have special hardware, discussed

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 675

. -22-

 \mathbf{O}

÷.,

: • • • .

25

below, that can expediently exchange and buffer interprocessor messaging kernel messages.

-23-

The LNFS Local NFS interface. The 22-function NFS standard was specifically designed for stateless operation using unreliable communication. This means that neither clients nor server can be sure if they hear each other when they talk (unreliability). In practice, in an Ethernet environment, this works well.

Within the server 100, however, NFS level datagrams are also used for communication between processors, in particular between the network controllers 110 and the file controller 112, and between the host processor 118 and the file controller 112. For this internal communication to be both efficient and convenient, it is undesirable and impractical to have complete statelessness or Consequently, a modified unreliable communications. form of NFS, namely LNFS, is used for internal communication of NFS requests and responses. LNFS is used only within the file server 100; the external network protocol supported by the server is precisely standard, licensed NFS. LNFS is described in more detail below.

The Network Controllers 110 each run an NFS server which, after all protocol processing is done up to the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

......

5

10

15

20

NFS layer, converts between external NFS requests and responses and internal LNFS requests and responses. For example, NFS requests arrive as RPC requests with XDR and enclosed in a UDP datagram. After protocol processing, the NFS server translates the NFS request into LNFS form and uses the messaging kernel to send the request to the file controller 112.

The file controller runs an LNFS server which handles LNFS requests both from_network controllers and ' from the host 118. The LNFS server translates LNFS requests to a form appropriate for a file system server, also running on the file controller, which manages the system memory file data cache through a block I/O layer.

15

20

25

10

5

 \bigcirc

•....

An overview of the software in each of the processors will now be set forth.

Network Controller 110

The optimized dataflow of the server 100 begins with the intelligent network controller 110. This processor receives Ethernet packets from client workstations. It quickly identifies NFS-destined packets and then performs full protocol processing on them to the NFS level, passing the resulting LNFS requests directly to the file controller 112. This protocol processing includes IP routing and reassembly,

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-24-

UDP demultiplexing, XDR decoding, and NFS request dispatching. The reverse steps are used to send an NFS reply back to a client. Importantly, these timeconsuming activities are performed directly in the Network Controller 110, not in the host 118.

The server 100 uses conventional NFS ported from Sun Microsystems, Inc., Mountain View, CA, and is NFS protocol compatible.

5

10

15

20

25

××.

Non-NFS network traffic is passed directly to its destination host processor 118.

The NCs 110 also perform their own IP routing. Each network controller 110 supports two fully parallel There are four network controllers in the Ethernets. embodiment of the server 100 shown in Fig. 2, so that server can support up to eight Bthernets. For the two Ethernets on the same network controller 110, IP routing occurs completely within the network controller and generates no backplane traffic. Thus attaching two mutually active Ethernets to the same controller not only minimizes their inter-net transit time, but also significantly reduces backplane contention on the VME bus 120. Routing table updates are distributed to the network controllers from the host processor 118, which runs either the gated or routed Unix demon.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-25-

C

While the network controller described here is designed for Ethernet LANS, it will be understood that the' invention can be used just as readily with other network types, including FDDI.

File Controller 112

In addition to dedicating a separate processor for NFS protocol processing and IP routing, the server 100 also dedicates a separate processor, the intelligent file controller 112, to be responsible for all file system processing. It uses conventional Berkeley Unix 4.3 file system code and uses a binary-compatible data representation on disk. These two choices allow all standard file system utilities (particularly blocklevel tools) to run unchanged.

The file controller 112 runs the shared file system used by all NCs 110 and the host processor 118. Both the NCs and the host processor communicate with the file controller 112 using the LNFS interface. The NCs 110 use LNFS as described above, while the host processor 118 uses LNFS as a plug-in module to SunOs's standard Virtual File System ("VFS") interface.

When an NC receives an NFS read request from a client workstation, the resulting LNFS request passes to the FC 112. The FC 112 first searches the system memory 116 buffer cache for the requested data. If

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

 \bigcirc

.

15

20

found, a reference to the buffer is returned to the NC 110. If not found, the LRU (least recently used) cache buffer in system memory 116 is freed and reassigned for the requested block. The FC then directs the SP 114 to read the block into the cache buffer from a disk drive array. When complete, the SP so notifies the FC, which in turn notifies the NC 110. The NC 110 then sends an NFS reply, with the data from the buffer, back to the NFS client workstation out on the network. Notế that the SP 114 transfers the data into system memory 116, if necessary, and the NC 110 transfers the data from system memory 116 to the networks. The process takes place without any involvement of the host 118.

-27-

C

Storage Processor

C

5

10

15

20

25

The intelligent storage processor 114 manages all disk and tape storage operations. While autonomous, storage processors are primarily directed by the file controller 112 to move file data between system memory 116 and the disk subsystem. The exclusion of both the host 118 and the FC 112 from the actual data path helps to supply the performance needed to service many remote clients.

Additionally, coordinated by a Server Manager in the host 118, storage processor 114 can execute server backup by moving data between the disk subsystem and

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 680

tape or other archival peripherals on the SCSI Channels. Further, if directly accessed by host processor 118, SP 114 can provide a much higher performance conventional disk interface for Unix, virtual memory, and databases. In Unix nomenclature, the host processor 118 can mount boot, storage swap, and raw partitions via the storage processors 114.

-28-

Ċ.

Each storage processor 114 operates ten parallel, fully synchronous SCSI channels (busses) simultaneously. Nine of these channels support three arrays of nine SCSI disk drives each, each drive in an array being assigned to a different SCSI channel. The tenth SCSI channel hosts up to seven tape and other SCSI peripherals. In addition to performing reads and writes, SP 114 performs device-level optimizations such as disk seek queue sorting, directs device error recovery, and controls DMA transfers between the devices and system memory 116.

Host Processor 118

• •

٢.

The local host 118 has three main purposes: to run Unix, to provide standard ONC network services for clients, and to run a Server Manager. Since Unix and ONC are ported from the standard SunOs Release 4 and ONC Services Release 2, the server 100 can provide identically compatible high-level ONC services such as

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

15

20

5

the Yellow Pages, Lock Manager, DES Key Authenticator, Auto Mounter, and Port Mapper. Sun/2 Network disk booting and more general IP internet services such as Telnet, FTP, SMTP, SNMP, and reverse ARP are also supported. Finally, print spoolers and similar Unix demons operate transparently.

-29-

C

(

5

10

15

20

25

The host processor 118 runs the following software modules:

TCP and socket layers. The Transport Control Protocol ("TCP"), which is used for certain server functions other than NFS, provides reliable bytestream communication between two processors. Sockets are used to establish TCP connections.

VFS interface. The Virtual File System ("VFS") interface is a standard SunOs file system interface. It paints a uniform file-system picture for both users and the non-file parts of the Unix operating system, hiding the details of the specific file system. Thus standard NFS, LNFS, and any local Unix file system can coexist harmoniously.

UFS interface. The Unix File System ("UFS") interface is the traditional and well-known Unix interface for communication with local-to-the-processor disk drives. In the server 100, it is used to occasionally mount storage processor volumes directly, without going through the file controller 112.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

Normally, the host 118 uses LNFS and goes through the file controller.

-30-

C

l

Device layer. The device layer is a standard software interface between the Unix device model and different physical device implementations. In the server 100, disk devices are not attached to host . processors directly, so the disk driver in the host's device layer uses the messaging kernel to communicate with the storage processor 114.

<u>Route and Port Mapper Demons</u>. The Route and Port Mapper demons are Unix user-level background processes that maintain the Route and Port databases for packet routing. They are mostly inactive and not in any performance path.

Yellow Pages and Authentication Demon. The Yellow Pages and Authentication services are Sun-ONC standard network services. Yellow Pages is a widely used multipurpose name-to-name directory lookup service. The Authentication service uses cryptographic keys to authenticate, or validate, requests to insure that requestors have the proper privileges for any actions or data they desire.

<u>Server Manager</u>. The Server Manager is an administrative application suite that controls configuration, logs error and performance reports, and provides a monitoring and tuning interface for the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

. --

10

5

20

25

15

л.: . : system administrator. These functions can be exercised from either system console connected to the host 118, or from a system administrator's workstation.

The host processor 118 is a conventional OEM Sun central processor card, Model 3E/120. It incorporates a Motorola 68020 microprocessor and 4MB of on-board memory. Other processors, such as a SPARC-based processor, are also possible.

The structure and operation of each of the hardware components of server 100 will now be described in detail.

NETWORK CONTROLLER HARDWARE ARCHITECTURE

Fig. 3 is a block diagram showing the data path and some control paths for an illustrative one of the network controllers 110a. It comprises a 20 MHz 68020 microprocessor 210 connected to a 32-bit microprocessor data bus 212. Also connected to the microprocessor data bus 212 is a 256K byte CPU memory 214. The low order 8 bits of the microprocessor data bus 212 are connected through a bidirectional buffer 216 to an 8bit slow-speed data bus 218. On the slow-speed data bus 218 is a 128K byte EPROM 220, a 32 byte PROM 222, and a multi-function peripheral (MFP) 224. The EPROM 220 contains boot code for the network controller 110a, while the PROM 222 stores various operating parameters

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

. . .

U

15

20

25

5

10

 \bigcirc

such as the Ethernet addresses assigned to each of the two Ethernet interfaces on the board. Ethernet address information is read into the corresponding interface control block in the CPU memory 214 during initialization. The MFP 224 is a Motorola 68901, and performs various local functions such as timing, interrupts, and general purpose I/O. The MFP 224 also includes a UART for interfacing to an RS232 port 226. These functions are not critical to the invention and will not be further described herein.

The low order 16 bits of the microprocessor data bus 212 are also coupled through a bidirectional buffer 230 to a 16-bit LAN data bus 232. A LAN controller chip 234, such as the Am7990 LANCE Ethernet controller manufactured by Advanced Micro Devices, Inc. Sunnyvale, CA., interfaces the LAN data bus 232 with the first Ethernet 122a shown in Fig. 2. Control and data for the LAN controller 234 are stored in a 512K byte LAN memory 236, which is also connected to the LAN data bus 232. A specialized 16 to 32 bit FIFO chip 240, referred to herein as a parity FIFO chip and described below, is also connected to the LAN data bus 232. Also connected to the LAN data bus 232 is a LAN DMA controller 242, which controls movements of packets of data between the LAN memory 236 and the FIFO chip 240.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 685

10

15

20

25

5

-32-

C

The LAN DMA controller 242 may be a Motorola M68440 DMA controller using channel zero only.

-33-

(

The second Ethernet 122b shown in Fig. 2 connects to a second LAN data bus 252 on the network controller card 110a shown in Fig. 3. The LAN data bus 252 connects to the low order 16 bits of the microprocessor data bus 212 via a bidirectional buffer 250, and has similar components to those appearing on the LAN data bus 232. In particular, a LAN controller 254 interfaces the LAN data bus 252 with the Ethernet 122b, using LAN memory 256 for data and control, and a LAN DMA controller 262 controls DMA transfer of data between the LAN memory 256 and the 16-bit wide data port A of the parity FIFO 260.

The low order 16 bits of microprocessor data bus 212 are also connected directly to another parity FIFO 270, and also to a control port of a VME/FIFO DMA controller 272. The FIFO 270 is used for passing messages between the CPU memory 214 and one of the remote boards 110, 112, 114, 116 or 118 (Fig. 2) in a manner described below. The VME/FIFO DMA controller 272, which supports three round-robin non-prioritized channels for copying data, controls all data transfers between one of the remote boards and any of the FIFOs 240, 260 or 270, as well as between the FIFOs 240 and 260.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 686

10

15

20

5

•

-34-

(

(

5

10

15

20

25

32-bit data bus 274, which is connected to the 32bit port B of each of the FIFOs 240, 260 and 270, is the data bus over which these transfers take place. Data bus 274 communicates with a local 32-bit bus 276 via a bidirectional pipelining latch 278, which is also controlled by VME/FIFO DMA controller 272 which in turn communicates with the VME bus 120 via a bidirectional buffer 280.

The local data bus 276 is also connected to a set of control registers 282, which are directly addressable across the VME bus 120. The registers 282 are used mostly for system initialization and diagnostics.

The local data bus 276 is also coupled to the microprocessor data bus 212 via a bidirectional buffer 284. When the NC 110a operates in slave mode, the CPU memory 214 is directly addressable from VME bus 120. One of the remote boards can copy data directly from the CPU memory 214 via the bidirectional buffer 284. LAN memories 236 and 256 are not directly addressed over VME bus 120.

The parity FIFOs 240, 260 and 270 each consist of an ASIC, the functions and operation of which are described in the Appendix. The FIFOs 240 and 260 are configured for packet data transfer and the FIFO 270 is configured for message passing. Referring to the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

٠.

| | | | -35- | | |
|----------|-----|----------------------|--------------------------------------|---------------------|----|
| | | Appendix C | , the FIFOs 240 and 260 are p | programmed with the | |
| | | followi | ing bit settings in th | e Data Transfer | |
| ` | | Configur | ation Register: | | |
| J | | Bit | Definition | Setting | , |
| | 5 | 0 | WD Mode | N/A | |
| | | 1 | Parity Chip | N/A | |
| | | 2 | Parity Correct Mode | N/A | |
| | | 3 | 8/16 bits CPU & PortA inter | rface 16 bits (1) | · |
| | | 4 | Invert Port A address 0 | no (0) | |
| | 10 | 5 | Invert Port A address 1 | yes (1) | |
| | | 6 · | Checksum Carry Wrap | _ yes (1) | |
| - | | 7 | Reset | no (0) | |
| • | | The | Data Transfer Control Regi | ster is programmed | |
| | | as follo | W5: | | |
| | 15 | Bit | Definition | Setting | |
| | | 0 | Enable PortA Req/Ack | yes (1) | |
| | | 1 | Enable PortB Reg/Ack | yes (1) | |
| | | 2 | Data Transfer Direction | (as desired) | |
| | | 3 | CPU parity enable | no (0) | |
| - · | 20 | 4 | PortA parity enable | no (0) | |
| | | 5 | PortB parity enable | no (0) | |
| | | 6 | Checksum Enable | уез (1) | |
| - | | 7 | Porth Master | yes (1) | |
| | | Unl | like the configuration used | on FIFOs 240 and | |
| | 25 | 260, the | a microprocessor 210 is respo | onsible for loading | |
| | • | | pading Port A directly. The | | |
| | | | • | | |
| | | Attorney WP1/WSW/ | Docket No.:AUSP7209 AUSP/7209.001 | 8/24/89-7 | • |
| _ | | | | | |
| - | | | | | |
| | | | | | |
| | | | | · . | 3 |
| | | | | | •. |
| | | | | | |
| | | | · · | | |
| | | • . • | | | |
| | | | • | | |
| | . • | | | | |

-

:

reads an entire 32-bit word from port A with a single instruction using two port A access cycles. Fort A data transfer is disabled by unsetting bits 0 (Enable PortA Req/Ack) and 7 (PortA Master) of the Data Transfer Control Register.

-36-

(.

(

(

5

The remainder of the control settings in FIFO 270 are the same as those in FIFOs 240 and 260 described $\frac{1}{2}$ above.

The NC 110a also includes a command FIFO 290. The 10 command FIFO 290 includes an input port coupled to the local data bus 276, and which is directly addressable across the VME bus 120, and includes an output port connected to the microprocessor data bus 212. As explained in more detail below, when one of the remote 15 boards issues a command or response to the NC 110a, it does so by directly writing a 1-word (32-bit) message descriptor into NC 110a's command FIFO 290. Command FIFO 290 generates a "FIFO not empty" status to the microprocessor 210, which then reads the message descriptor off the top of FIFO 290 and processes it. 20 If the message is a command, then it includes a VME address at which the message is located (presumably an address in a shared memory similar to 214 on one of the remote boards). The microprocessor 210 then programs 25 the FIFO 270 and the VME/FIFO DMA controller 272 to

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

copy the message from the remote location into the CPU memory 214.

Command FIFO 290 is a conventional two-port FIFO, except that additional circuitry is included for generating a Bus Error signal on VNE bus 120 if an attempt is made to write to the data input port while the FIFO is full. Command FIFO 290 has space for 256 entries.

A noteworthy feature of the architecture of NC 110a is that the LAN buses 232 and 252 are independent 10 of the microprocessor data bus 212. Data packets being routed to or from an Ethernet are stored in LAN memory 236 on the LAN data bus 232 (or 256 on the LAN data bus 252), and not in the CPU memory 214. Data transfer 15 between the LAN memories 236 and 256 and the Ethernets 122a and 122b, are controlled by LAN controllers 234 and 254, respectively, while most data transfer between LAN memory 236 or 256 and a remote port on the VME bus 120 are controlled by LAN DMA controllers 242 and 262, 20 FIFOs 240 and 260, and VME/FIFO DMA controller 272. An exception to this rule occurs when the size of the data transfer is small, e.g., less than 64 bytes, in which case microprocessor 210 copies it directly without using DMA. The microprocessor 210 is not involved in . 25 larger transfers except in initiating them and in receiving notification when they are complete.

> Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 690

-37-

(

(

0

5

.

-38-

C

٨

 \bigcirc

5

10

15

20

25

The CPU memory 214 contains mostly instructions for microprocessor 210, messages being transmitted to or from a remote board via FIFO 270, and various data blocks for controlling the FIFOs, the DMA controllers and the LAN controllers. The microprocessor 210 accesses the data packets in the LAN memories 236 and 256 by directly addressing them through the bidirectional buffers 230 and 250, respectively, for The local high-speed static RAM protocol processing. in CPU memory 214 can therefore provide zero wait state memory access for microprocessor 210 independent of network traffic. This is in sharp contrast to the prior art architecture shown in Fig. 1, in which all data and data packets, as well as microprocessor instructions for host CPU card 10, reside in the memory 16 and must communicate with the host CPU card 10 via the MMU 11.

While the LAN data buses 232 and 252 are shown as separate buses in Fig. 3, it will be understood that they may instead be implemented as a single combined bus.

NETWORK CONTROLLER OPERATION

In operation, when one of the LAN controllers (such as 234) receives a packet of information over its Ethernet 122a, it reads in the entire packet and stores

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

it in corresponding LAN memory 236. The LAN controller 234 then issues an interrupt to microprocessor 210 via MFP 224, and the microprocessor 210 examines the status register on LAN controller 234 (via bidirectional buffer 230) to determine that the event causing the interrupt was a "receive packet completed." In order to avoid a potential lockout of the second Ethernet 122b caused by the prioritized interrupt handling characteristic of MFP 224, the microprocessor 210 does not at this time immediately process the received packet; instead, such processing is scheduled for a polling function.

-39**-**

(

When the polling function reaches the processing of the received packet, control over the packet is passed to a software link level receive module. The link level receive module then decodes the packet according to either of two different frame formats: standard Ethernet format or SNAP (IEEE 802 LCC) format. An entry in the header in the packet specifies which The link level driver then frame format was used. determines which of three types of messages is contained in the received packet: (1) IP, (2) ARP packets which can be handled by a local ARP module, or (3) ARP packets and other packet types which must be forwarded to the local host 118 (Fig. 2) for processing. If the packet is an ARP packet which can

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 692

. · ·

10

15

20

25

•

5

 \bigcirc

L

be handled by the NC 110a, such as a request for the address of server 100, then the microprocessor 210 assembles a response packet in LAN memory 236 and, in a conventional manner, causes LAN controller 234 to transmit that packet back over Ethernet 122a. It is noteworthy that the data manipulation for accomplishing this task is performed almost completely in LAN memory 236, directly addressed by microprocessor 210 as controlled by instructions in CPU memory 214. The function is accomplished also without generating any traffic on the VME backplane 120 at all, and without disturbing the local host 118.

-40-

C

If the received packet is either an ARP packet which cannot be processed completely in the NC 110a, or is another type of packet which requires delivery to the local host 118 (such as a client request for the server 100 to execute a client-defined procedure), then the microprocessor 210 programs LAN DMA controller 242 to load the packet from LAN memory 236 into FIFO 240, programs FIFO 240 with the direction of data transfer, and programs DMA controller 272 to read the packet out of FIFO 240 and across the VME bus 120 into system memory 116. In particular, the microprocessor 210 first programs the LAN DMA controller 242 with the starting address and length of the packet in LAN memory 236, and programs the

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 693

10

5

 $\overline{}$

Ľ

- 15
- 20

25

. . . .

controller to begin transferring data from the LAN memory 236 to port A of parity FIFO 240 as soon as the FIFO is ready to receive data. Second, microprocessor 210 programs the VME/FIFO DMA controller 272 with the destination address in system memory 116 and the length 5 of the data packet, and instructs the controller to begin transferring data from port B of the FIFO 260 onto VME bus 120. Finally, the microprocessor 210 programs FIFO 240 with the direction of the transfer to take place. The transfer then proceeds entirely under the control of DMA controllers 242 and 262, without any further involvement by microprocessor 210.

The microprocessor 210 then sends a message to host 118 that a packet is available at a specified system memory address. The microprocessor 210 sends such a message by writing a message descriptor to a software-emulated command FIFO on the host, which copies the message from CPU memory 214 on the NC via buffer 284 and into the host's local memory, in ordinary VHE block transfer mode. The host then copies the packet from system memory 116 into the host's own local memory using ordinary VME transfers.

If the packet received by NC 110a from the network is an IP packet, then the microprocessor 210 determines whether it is (1) an IP packet for the server 100 which is not an NFS packet; (2) an IP packet to be routed to

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

10

15

20

25

8/24/89-7

NetApp Ex. 1002, pg. 694

.**4 1**

-41-

-42-

(

a different network; or (3) an NFS packet. If it is an IP packet for the server 100, but not an NFS packet, then the microprocessor 210 causes the packet to be transmitted from the LAN memory 236 to the host 118 in the same manner described above with respect to certain ARP packets.

If the IP packet is not intended for the server 100, but rather is to be routed to a client on a different network, then the packet is copied into the LAN memory associated with the Ethernet to which the destination client is connected. If the destination client is on the Ethernet 122b, which is on the same NC board as the source Ethernet 122a, then the microprocessor 210 causes the packet to be copied from LAN memory 236 into LAN 256 and then causes LAN controller 254 to transmit it over Ethernet 122b. (Of course, if the two LAN data buses 232 and 252 are combined, then copying would be unnecessary; the microprocessor 210 would simply cause the LAN controller 254 to read the packet out of the same locations in LAN memory to which the packet was written by LAN controller 234.)

The copying of a packet from LAN memory 236 to LAN memory 256 takes place similarly to the copying 25 described above from LAN memory to system memory. For transfer sizes of 64 bytes or more, the microprocessor

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

15

20

5

 \bigcirc

·....

210 first programs the LAN DMA controller 242 with the starting address and length of the packet in LAN memory 236, and programs the controller to begin transferring data from the LAN memory 236 into port A of parity FIFO 240 as soon as the FIFO is ready to receive data. Second, microprocessor 210 programs the LAN DMA controller 262 with a destination address in LAN memory 256 and the length of the data packet, and instructs that controller to transfer data from parity FIFO 260 into the LAN memory 256. Third, microprocessor 210 programs the VME/FIFO DMA controller 272 to clock words of data out of port B of the FIFO 240, over the data bus 274, and into port B of FIFO 260. Finally, the microprocessor 210 programs the two FIFOs 240 and 260 with the direction of the transfer to take place. The transfer then proceeds entirely under the control of DMA controllers 242, 262 and 272, without any further involvement by the microprocessor 210. Like the copying from LAN memory to system memory, if the transfer size is smaller than 64 bytes, the microprocessor 210 performs the transfer directly, without DMA.

When each of the LAN DMA controllers 242 and 262 complete their work, they so notify microprocessor 210 25 [`] by a respective interrupt provided through MFP 224. When the microprocessor 210 has received both

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-43-

(...

1

 \bigcirc

5

10

15

interrupts, it programs LAN controller 254 to transmit the packet on the Ethernet 122b, in a conventional manner.

-44-

Thus, IP routing between the two Ethernets in a single network controller 110 takes place over data bus 274, generating no traffic over VME bus 120. Nor is the host processor 118 disturbed for such routing, in contrast to the prior art architecture of Fig. 1. Moreover, all but the shortest copying work is performed by controllers outside microprocessor 210, requiring the involvement of the microprocessor 210, and bus traffic on microprocessor data bus 212, only for the supervisory functions of programming the DMA controllers and the parity FIFOs and instructing them to begin. The VME/FIFO DMA controller 272 is programmed by loading control registers via microprocessor data bus 212; the LAN DMA controllers 242 and 262 are programmed by loading control registers on the respective controllers via the microprocessor data bus 212, respective bidirectional buffers 230 and 250, and respective LAN data buses 232 and 252, and the parity FIFOs 240 and 260 are programmed as set forth in the Appendix C.

If the destination workstation of the IP packet to be routed is on an Ethernet connected to a different one of the network controllers 110, then the packet is

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

20

25

5

10

copied into the appropriate LAN memory on the NC 110 to which that Ethernet is connected. Such copying is accomplished by first copying the packet into system memory 116, in the manner described above with respect to certain ARP packets, and then notifying the destination NC that a packet is available. When an NC. is so notified, it programs its own parity FIFO and DMA controllers to copy the packet from system memory 116 into the appropriate LAN memory. It is noteworthy that though this type of IP routing does create VME bus traffic, it still does not involve the host CPU 118.

If the IP packet received over the Ethernet 122a and now stored in LAN memory 236 is an NFS packet intended for the server 100, then the microprocessor 210 performs all necessary protocol preprocessing to extract the NFS message and convert it to the local NFS (LNFS) format. This may well involve the logical concatenation of data extracted from a large number of individual IP packets stored in LAN memory 236, resulting in a linked list, in CPU memory 214, pointing to the different blocks of data in LAN memory 236 in the correct sequence.

The exact details of the LNFS format are not important for an understanding of the invention, except to note that it includes commands to maintain a directory of files which are stored on the disks

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 698

10

15

5

20

25

-45-

L.

(

attached to the storage processors 114, commands for reading and writing data to and from a file on the disks, and various configuration management and diagnostics control messages. The directory maintenance commands which are supported by LNFS include the following messages based on conventional NFS: get attributes of a file (GETATTR); set attributes of a file (SETATTR); look up a file (LOOKUP); created a file (CREATE); remove a file (REMOVE); rename a file (RENAME); created a new linked file (LINK); create a symlink (SYMLINK); remove a directory (RMDIR); and return file system statistics (STATFS). The data transfer commands supported by LNFS include read from a file (READ); write to a file (WRITE); read from a directory (READDIR); and read a link (READLINK). LNFS also supports a buffer release command (RELEASE), for notifying the file controller that an NC is finished using a specified buffer in system memory. It also supports a VOP-derived access command, for determining

20

25

5

10

15

If the LNFS request includes the writing of file data from the LAN memory 236 to disk, the NC 110a first requests a buffer in system memory 116 to be allocated by the appropriate FC 112. When a pointer to the

buffer is returned, microprocessor 210 programs LAN DMA

whether a given type access is legal for specified

Attorney Docket No.: AUSP7209

WP1/WSW/AUSP/7209.001

credential on a specified file.

8/24/89-7

NetApp Ex. 1002, pg. 699

controller 242, parity FIFO 240 and VME/FIFO DMA controller 272 to transmit the entire block of file data to system memory 116. The only difference between this transfer and the transfer described above for transmitting IP packets and ARP packets to system memory 116 is that these data blocks will typically have portions scattered throughout LAN memory 236. The microprocessor 210 accommodates that situation by programming LAN DMA controller 242 successively for each portion of the data, in accordance with the linked list, after receiving notification that the previous portion is complete. The microprocessor 210 can program the parity FIFO 240 and the VME/FIFO DMA controller 272 once for the entire message, as long as the entire data block is to be placed contiguously in system memory 116. If it is not, then the microprocessor 210 can program the DMA controller 272 for successive blocks in the same manner LAN DMA controller 242.

If the network controller 110a receives a message from another processor in server 100, usually from file controller 112, that file data is available in system memory 116 for transmission on one of the Ethernets, for example Ethernet 122a, then the network controller 110a copies the file data into LAN memory 236 in a manner similar to the copying of file data in the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-47-

(

C

10

15

20

25

۰., ۱

opposite direction. In particular, the microprocessor 210 first programs VME/FIFO DMA controller 272 with the starting address and length of the data in system memory 116, and programs the controller to begin transferring data over the VME bus 120 into port B of parity FIFO 240 as soon as the FIFO is ready to receive data. The microprocessor 210 then programs the LAN DMA controller 242 with a destination address in LAN memory ' 236 and then length of the file data, and instructs that controller to transfer data from the parity FIFO 240 into the LAN memory 236. Third, microprocessor 210 programs the parity FIFO 240 with the direction of the transfer to take place. The transfer then proceeds entirely under the control of DMA controllers 242 and 272, without any further involvement by the microprocessor 210. Again, if the file data is scattered in multiple blocks in system memory 116, the microprocessor 210 programs the VME/FIFO DMA controller 272 with a linked list of the blocks to transfer in the

20 proper order.

5

10

15

When each of the DMA controllers 242 and 262 complete their work, they so notify microprocessor 210 through MFP 224. The microprocessor 210 then performs all necessary protocol processing on the LNFS message 25 in LAN memory 236 in order to prepare the message for transmission over the Ethernet 122a in the form of

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

NetApp Ex. 1002, pg. 701

8/24/89-7

-48-

Ethernet IP packets. As set forth above, this protocol processing is performed entirely in network controller 110a, without any involvement of the local host 118.

-49-

(

It should be noted that the parity FIFOs are designed to move multiples of 128-byte blocks most efficiently. The data transfer size through port B is always 32-bits wide, and the VME address corresponding to the 32-bit data must be quad-byte aligned. The data transfer size for port A can be either 8 or 16 bits. For bus utilization reasons, it is set to 16 bits when the corresponding local start address is double-byte aligned, and is set at 8 bits otherwise. The TCP/IP checksum is always computed in the 16 bit mode. Therefore, the checksum word requires byte swapping if the local start address is not double-byte aligned.

Accordingly, for transfer from port B to port A of any of the FIFOs 240, 260 or 270, the microprocessor 210 programs the VME/FIFO DMA controller to pad the transfer count to the next 128-byte boundary. The extra 32-bit word transfers do not involve the VME bus, and only the desired number of 32-bit words will be unloaded from port A.

For transfers from port A to port B of the parity FIFO 270, the microprocessor 210 loads port A word-byword and forces a FIFO full indication when it is finished. The FIFO full indication enables unloading

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 702

(

ан 11 г.

10

5

 \odot

15

20

· 25

• •

from port B. The same procedure also takes place for transfers from port A to port B of either of the parity FIFOs 240 or 260, since transfers of fewer than 128 bytes are performed under local microprocessor control rather than under the control of LAN DMA controller 242 or 262. For all of the FIFOs, the VME/FIFO DMA controller is programmed to unload only the desired number of 32-bit words.

-50-

(

FILE CONTROLLER HARDWARE ARCHITECTURE

(

The file controllers (FC) 112 may each be a standard off-the-shelf microprocessor board, such as one manufactured by Motorola Inc. Preferably, however, a more specialized board is used such as that shown in block diagram form in Fig. 4.

Fig. 4 shows one of the FCs 112a, and it will be understood that the other FC can be identical. In many aspects it is simply a scaled-down version of the NC 110a shown in Fig. 3, and in some respects it is scaled up. Like the NC 110a, FC 112a comprises a 20MHz 68020 microprocessor 310 connected to a 32-bit microprocessor data bus 312. Also connected to the microprocessor data bus 312 is a 256K byte shared CPU memory 314. The low order 8 bits of the microprocessor data bus 312 are connected through a bidirectional buffer 316 to an 8-bit slow-speed data bus 318. On slow-speed data bus

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 703

.

)

.

5

10

15

20

318 are a 128K byte PROM 320, and a multifunction peripheral (MFP) 324. The functions of the PROM 320 and MFP 324 are the same as those described above with respect to EPROM 220 and MFP 224 on NC 110a. FC 112a does not include PROM like the PROM 222 on NC 110a, but does include a parallel port 392. The parallel port 392 is mainly for testing and diagnostics.

Like the NC 110a, the FC 112a is connected to the VME bus 120 via a bidirectional buffer 380 and a 32bit local data bus 376. A set of control registers 382 are connected to the local data bus 376, and directly addressable across the VME bus 120. The local data bus 376 is also coupled to the microprocessor data bus 312 via a bidirectional buffer 384. This permits the direct addressability of CPU memory 314 from VME bus 120.

FC 112a also includes a command FIFO 390, which includes an input port coupled to the local data bus 376 and which is directly addressable across the VME bus 120. The command FIFO 390 also includes an output port connected to the microprocessor data bus 312. The structure, operation and purpose of command FIFO 390 are the same as those described above with respect to command FIFO 290 on NC 110a.

25

S

10

15

20

The FC 112a omits the LAN data buses 232 and 252 which are present in NC 110a, but instead includes a 4

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-51-

megabyte 32-bit wide FC memory 396 coupled to the microprocessor data bus 312 via a bidirectional buffer 394. As will be seen, FC memory 396 is used as a cache memory for file control information, separate from the file data information cached in system memory 116.

-52-

The file controller embodiment shown in Fig. 4 does not include any DMA controllers, and hence cannot act as a master for transmitting or receiving data in any block transfer mode, over the VME bus 120. Block transfers do occur with the CPU memory 314 and the FC memory 396, however, with the FC 112a acting as an VME bus slave. In such transfers, the remote master addresses the CPU memory 314 or the FC memory 396 directly over the VME bus 120 through the bidirectional buffers 384 and, if appropriate, 394.

FILE CONTROLLER OPERATION

The purpose of the FC 112a is basically to provide virtual file system services in response to requests provided in LNFS format by remote processors on the VME bus 120. Most requests will come from a network controller 110, but requests may also come from the local host 118.

The file related commands supported by LNFS are identified above. They are all specified to the FC 112a in terms of logically identified disk data blocks.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

• :

5

 \bigcirc

15

20

25

(

For example, the LNFS command for reading data from a file includes a specification of the file from which to read (file system ID (FSID) and file ID (inode)), a byte offset, and a count of the number of bytes to read. The FC 112a converts that identification into physical form, namely disk and sector numbers, in order ' to satisfy the command.

L.

The FC 112a runs a conventional Fast File System (FFS or UFS), which is based on the Berkeley 4.3 VAX release. This code performs the conversion and also performs all disk data caching and control data caching. However, as previously mentioned, control data caching is performed using the FC memory 396 on FC 112a, whereas disk data caching is performed using the system memory 116 (Fig. 2). Caching this file control information within the FC 112a avoids the VME bus congestion and speed degradation which would result if file control information was cached in system memory 116.

The memory on the FC 112a is directly accessed over the VME bus 120 for three main purposes. First, and by far the most frequent, are accesses to FC memory 396 by an SP 114 to read or write cached file control information. These are accesses requested by FC 112a to write locally modified file control structures through to disk, or to read file control structures

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-53-

V.

 \bigcirc

5

10

15

20

25

from disk. Second, the FC's CPU memory 314 is accessed directly by other processors for message transmissions from the FC 112a to such other processors. For example, if a data block in system memory is to be transferred to an SP 114 for writing to disk, the FC 112a first assembles a message in its local memory 314requesting such a transfer. The FC 112a then notifies the SP 114, which copies the message directly from the CPU memory 314 and executes the requested transfer.

A third type of direct access to the FC's local memory occurs when an LNFS client reads directory entries. When FC 112a receives an LNFS request to read directory entries, the FC 112a formats the requested directory entries in FC memory 396 and notifies the requestor of their location. The requestor then directly accesses FC memory 396 to read the entries.

The version of the UFS code on FC 112a includes some modifications in order to separate the two caches. In particular, two sets of buffer headers are maintained, one for the FC memory 396 and one for the system memory 116. Additionally, a second set of the system buffer routines (GETBLK(), BRELSE(), BREAD(), BWRITE(), and BREADA()) exist, one for buffer accesses to FC Mem 396 and one for buffer accesses to system memory 116. The UFS code is further modified to call

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

5

10

15

20

25

-54-

٢

the appropriate buffer routines for FC memory 396 for accesses to file control information, and to call the appropriate buffer routines for the system memory 116 for the caching of disk data. A description of UFS may be found in chapters 2, 6, 7 and 8 of "Kernel Structure and Flow," by Rieken and Webb of ."sh consulting (Santa Clara, California: 1988), incorporated herein by reference.

-55-

C

When a read command is sent to the FC by a requestor such as a network controller, the FC first converts the file, offset and count information into disk and sector information. It then locks the system memory buffers which contain that information, instructing the storage processor 114 to read them from disk if necessary. When the buffer is ready, the FC returns a message to the requestor containing both the attributes of the designated file and an array of buffer descriptors that identify the locations in system memory 116 holding the data.

After the requestor has read the data out of the buffers, it sends a release request back to the FC. The release request is the same message that was returned by the FC in response to the read request; the FC 112a uses the information contained therein to determine which buffers to free.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10 **-**

5

10

15

20

25

A write command is processed by FC 112a similarly to the read command, but the caller is expected to write to (instead of read from) the locations in system memory 116 identified by the buffer descriptors returned by the FC 112a. Since FC 112a employs writethrough caching, when it receives the release command from the requestor, it instructs storage processor 114 to copy the data from system memory 116 onto the appropriate disk sectors before freeing the system memory buffers for possible reallocation.

-56-

٢

U

The READDIR transaction is similar to read and write, but the request is satisfied by the FC 112a directly out of its own FC memory 396 after formatting the requested directory information specifically for this purpose. The FC 112a causes the storage processor read the requested directory information from disk if it is not already locally cached. Also, the specified offset is a "magic cookie" instead of a byte offset, identifying directory entries instead of an absolute byte offset into the file. No file attributes are returned.

The READLINK transaction also returns no file attributes, and since links are always read in their entirety, it does not require any offset or count.

25

 \bigcirc

5

10

15

20

For all of the disk data caching performed through system memory 116, the FC 112a acts as a central

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

authority for dynamically allocating, deallocating and keeping track of buffers. If there are two or more FCs 112, each has exclusive control over its own assigned portion of system memory 116. In all of these transactions, the requested buffers are locked during the period between the initial request and the release request. This prevents corruption of the data by other clients.

Also in the situation where there are two or more FCs, each file system on the disks is assigned to a particular one of the FCs. FC #0 runs a process called FC_VICE_PRESIDENT, which maintains a list of which file systems are assigned to which FC. When a client processor (for example an NC 110) is about to make an LNFS request designating a particular file system, it first sends the fsid in a message to the FC_VICE_PRESIDENT asking which FC controls the specified file system. The FC_VICE_PRESIDENT responds, and the client processor sends the LNFS request to the designated FC. The client processor also maintains its own list of fsid/FC pairs as it discovers them, so as to minimize the number of such requests to the FC VICE PRESIDENT.

STORAGE PROCESSOR HARDWARE ARCHITECTURE

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-57-

C

 \bigcirc

5

10

15

20

In the file server 100; each of the storage processors 114 can interface the VME bus 120 with up to 10 different SCSI buses. Additionally, it can do so at the full usage rate of an enhanced block transfer protocol of SSMB per second.

-58-

i

 \odot

5

10

15

20

25

Fig. 5 is a block diagram of one of the SPs 114a. SP 114b is identical. SP 114a comprises a microprocessor 510, which may be a Motorola 68020 microprocessor operating at 20MHz. The microprocessor 510 is coupled over a 32-bit microprocessor data bus 512 with CPU memory 514, which may include up to 1MB of static RAM. The microprocessor 510 accesses instructions, data and status on its own private bus 512, with no contention from any other source. The microprocessor 510 is the only master of bus 512.

The low order 16 bits of the microprocessor data bus 512 interface with a control bus 516 via a bidirectional buffer 518. The low order 8 bits of the control bus 516 interface with a slow speed bus 520 via another bidirectional buffer 522. The slow speed bus 520 connects to an MFP 524, similar to the MFP 224 in NC 110a (Fig. 3), and with a PROM 526, similar to PROM 220 on NC 110a. The PROM 526 comprises 128K bytes of EPROM which contains the functional code for SP 114a. Due to the width and speed of the PROM 526, the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

. . . .

8/24/89-7

functional code is copied to CPU memory 514 upon reset for faster execution.

-59-

(

()

· . . .

.

5

10

15

MFP 524, like the MFP 224 on NC 110a, comprises a Motorola 68901 multifunction peripheral device. It . provides the functions of a vectored interrupt controller, individually programmable I/O pins, four timers and a UART. The UART functions provide serial communications across an RS 232 bus (not shown in Fig. 5) for debug monitors and diagnostics. Two of the four timing functions may be used as general-purpose timers by the microprocessor 510, either independently or in cascaded fashion. A third timer function provides the refresh clock for a DMA controller described below, and the fourth timer generates the UART clock. Additional information on the MFP 524 can be found in "MC 68901 Multi-Function Peripheral Specification," by Motorola, Inc., which is incorporated herein by reference. The eight general-purpose I/O bits provided by MFP

524 are configured according to the following table:

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

Bit Direction Definition 7 Power Failure is Imminent - This input functions as an early warning. SCSI Attention - A composite of the SCSI. Attentions from all 10 SCSI 5 6 input channels. 5 input Channel Operation Done - A composite of the channel done bits from all 13 channels of the DMA controller, 10 described below. DMA Controller Enable. Enables the DMA output 4 15 Controller to run. VMEbus Interrupt Done - Indicates the 3 input completion of a VMEbus Interrupt. Command Available - Indicates that the 2 input 20 SP'S Command Fifo, described below, contains one or more command pointers. 1 output External Interrupts Disable. Disables externally generated interrupts to the . 25 microprocessor 510. 0 output Command Fifo Enable. Enables operation of the SP'S Command Fifo. Clears the Command Fifo when reset. Commands are provided to the SP 114a from the VME 30 ... bus 120 via a bidirectional buffer 530, a local data bus 532, and a command FIFO 534. The command FIFO 534 is similar to the command FIFOs 290 and 390 on NC 110a and FC 112a, respectively, and has a depth of 256 32-35 The command FIFO 534 is a write-only bit entries. register as seen on the VME bus 120, and as a readonly register as seen by microprocessor 510. If the

> bus, a VME bus error is generated. Pointers are Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

FIFO is full at the beginning of a write from the VME

8/24/89-7

NetApp Ex. 1002, pg. 713

-60-

U

C.

:.**'-**

. . .

removed from the command FIFO 534 in the order received, and only by the microprocessor 510. Command available status is provided through I/O bit 4 of the MFP 524, and as a long as one or more command pointers are still within the command FIFO 534, the command available status remains asserted.

-61-

(

As previously mentioned, the SP 114a supports up to 10 SCSI buses or channels 540a-540j. In the typical configuration, buses 540a-540i support up to 3 SCSI disk drives each, and channel 540j supports other SCSI peripherals such as tape drives, optical disks, and so Physically, the SP 114a connects to each of the on. SCSI buses with an ultra-miniature D sub connector and round shielded cables. Six 50-pin cables provide 300 conductors which carry 18 signals per bus and 12 The cables attach at the front panel of the grounds. SP 114a and to a commutator board at the disk drive array. Standard 50-pin cables connect each SCSI device to the commutator board. Termination resistors are installed on the SP 114a.

The SP 114a supports synchronous parallel data transfers up to 5MB per second on each of the SCSI buses 540, arbitration, and disconnect/reconnect services. Each SCSI bus 540 is connected to a respective SCSI adaptor 542, which in the present embodiment is an AIC 6250 controller IC manufactured by

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

)

15

20

25

1000

(

Adaptec Inc., Milpitas, California, operating in the non-multiplexed address bus mode. The AIC 6250 is described in detail in "AIC-6250 Functional Specification," by Adaptec Inc., which is incorporated herein by reference. The SCSI adaptors 542 each provide the necessary hardware interface and low-level electrical protocol to implement its respective SCSI channel.

-62-

C

L

The 8-bit data port of each of the SCSI adaptors 542 is connected to port A of a respective one of a set of ten parity FIFOs 544a-544j. The FIFOs 544 are the same as FIFOs 240, 260 and 270 on NC 110a, and are connected and configured to provide parity covered data transfers between the 8-bit data port of the respective SCSI adaptors 542 and a 36-bit (32-bit plus 4 bits of The FIFOs 544 provide parity) common data bus 550. handshake, status, word assembly/disassembly and speed matching FIFO buffering for this purpose. The FIFOs 544 also generate and check parity for the 32-bit bus, and for RAID 5 implementations they accumulate and check redundant data and accumulate recovered data.

All of the SCSI adaptors 542 reside at a single location of the address space of the microprocessor 510, as do all of the parity FIFOs 544. The microprocessor 510 selects individual controllers and FIFOs for access in pairs, by first programming a pair

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 715

5

10

15

20

25

select register (not shown) to point to the desired pair and then reading from or writing to the control register address of the desired chip in the pair. The microprocessor 510 communicates with the control registers on the SCSI adaptors 542 via the control bus 516 and an additional bidirectional buffer 546, and communicates with the control registers on FIFOs 544 via the control bus 516 and a bidirectional buffer 552. Both the SCSI adaptors 542 and FIFOs 544 employ 8-bit control registers, and register addressing of the FIFOs 544 is arranged such that such registers alias in consecutive byte locations. This allows the microprocessor 510 to write to the registers as a single 32-bit register, thereby reducing instruction overhead.

5

10

15

The parity FIFOs 544 are each configured in their Adaptec 6250 mode. Referring to the Appendix C, the FIFOs 544 are programmed with the following bit settings in the Data Transfer Configuration Register:

| 20 | Bit | <u>Definition</u> | Setting |
|----|-----|---------------------------------------|---------|
| | 0 | WD Mode | (0) |
| | 1 | Parity Chip | (1) |
| | 2 | Parity Correct Mode | (0) |
| | 3 | 8/16 bits CPU & PortA interface | . (0) |
| 25 | 4 | Invert Port A address 0 $\frac{1}{2}$ | (1) |
| | 5 | Invert Port A address 1 | (1) |
| | | | |

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-64-

C

| 6 | Checksum Carry Wrap | (0) |
|---|---------------------|-----|
| 7 | Reset | (0) |

The Data Transfer Control Register is programmed

as follows:

15

20

.*

C

| 5 | <u>Bit</u> | Definition | Setting |
|----|------------|-------------------------|------------|
| | 0 | Enable PortA Req/Ack | (1) |
| · | 1 | Enable PortB Req/Ack | (1) |
| | 2 | Data Transfer Direction | as desired |
| | 3 | CPU parity enable | (0) |
| 10 | 4 | PortA parity enable | (1) |
| | 5 | PortB parity enable | (1) |
| | 6 | Checksum Enable | (0) |
| | 7 | PortA Master | (0) |
| | | | |

In addition, bit 4 of the RAM Access Control

Register (Long Burst) is programmed for 8-byte bursts. SCSI adaptors 542 each generate a respective

interrupt signal, the status of which are provided to microprocessor 510 as 10 bits of a 16-bit SCSI interrupt register 556. The SCSI interrupt register 556 is connected to the control bus 516. Additionally, a composite SCSI interrupt is provided through the MFP 524 whenever any one of the SCSI adaptors 542 needs servicing.

An additional parity FIFO 554 is also provided in 25 the SP 114a, for message passing. Again referring to

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

. . .

NetApp Ex. 1002, pg. 717

| | | tion Register: | | | |
|-----|--------------------|--|--|---|--|
| | | | | • | |
| | Bit | Definition | Setting | | |
| 5 | 0 | WD Mode | (0) | | |
| | 1 | Parity Chip | (1) | | |
| | 2 | Parity Correct Node | (0) | • | |
| | 3 | 8/16 bits CPU & PortA interface | (1) • | | |
| | 4 | Invert Port A address O | (1)+ | | |
| 10 | 5. | Invert Port A address 1 | (1) | - | |
| | 6 | Checksum Carry Wrap | (0) | | |
| | 7 | Reset | (0) | | |
| | The | Data Transfer Control Register | is programmed | | |
| | as follo | w8 : | . • * | · | |
| 15 | Bit | Definition | Setting | | |
| | ò | Enable PortA Reg/Ack | (0) | | |
| | 1 | Enable PortB Req/Ack | (1) | | |
| · | 2 | Data Transfer Direction | as desired | | |
| | 3 . | CPU parity enable | (0) | | |
| .20 | 4 | PortA parity enable | (0) | | |
| | 5 | PortB parity enable | (1) | | |
| | 6 | Checksum Enable | (0) | | |
| * | 7 | PortA Master | (0) | • | |
| | , | | | | • |
| 25 | Register | r (Long Burst) is programmed for | 8-byte bursts. | | |
| | | | · | | • |
| | Attorne WP1/WSW | y Docket No.:AUSP7209 /AUSP/7209.001 | 8/24/89-7 | | • |
| | | | | · . | i. j |
| | | | ; | ; : | 1 |
| | • | | | | |
| | | | | | |
| | | | | | |
| | | | | | |
| | | | | | |
| | 15 | 3 4 10 5 6 7 The as follow 15 8 15 0 1 2 3 20 4 5 6 7 7 In 25 Register Attorne | 3 8/16 bits CPU & PortA interface 4 Invert Port A address 0 10 5 Invert Port A address 1 6 Checksum Carry Wrap 7 Reset 7 Reset 7 The Data Transfer Control Register as follows: 15 Bit Definition 0 Enable PortA Reg/Ack 1 Enable PortB Reg/Ack 2 Data Transfer Direction 3 CPU parity enable 20 4 PortA parity enable 5 PortB parity enable 6 Checksum Enable 7 PortA Master In addition, bit 4 of the RAM 25 Register (Long Burst) is programmed for Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001 | 3 8/16 bits CPU & PortA interface (1) 4 Invert Port A address 0 (1). 5 Invert Port A address 1 (1) 6 Checksum Carry Wrap (0) 7 Reset (0) 7 Reset (0) 7 The Data Transfer Control Register is programmed as follows: 15 Bit Definition Setting 0 Enable PortA Reg/Ack (0) 1 Enable PortB Reg/Ack (1) 2 Data Transfer Direction as desired 3 CPU parity enable (0) 5 PortB parity enable (0) 5 PortB parity enable (1) 6 Checksum Enable (0) 7 PortA Master (0) 1 addition, bit 4 of the RAM Access Control 25 Register (Long Burst) is programmed for 8-byte bursts. | Fairly Constitution 8/16 bits CPU & PortA interface (1) Invert Port A address 0 (1). Invert Port A address 1 (1) Checksum Carry Wrap (0) Reset (0) The Data Transfer Control Register is programmed as follows: Bit Definition Setting (0) Enable PortA Req/Ack (0) Enable PortB Req/Ack (1) Data Transfer Direction as desired CPU parity enable (0) PortA parity enable (0) PortB parity enable (1) Checksum Enable (0) PortB parity enable (0) Register (Long Burst) is programmed for 8-byte bursts. Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001 8/24/89-7 |

NetApp Ex. 1002, pg. 718

Port A of FIFO 554 is connected to the 16-bit control bus 516, and port B is connected to the common data bus 550. FIFO 554 provides one means by which the microprocessor 510 can communicate directly with the VME bus 120, as is described in more detail below.

-66-

U

The microprocessor 510 manages data movement using a set of 15 channels, each of which has an unique status which indicates its current state. Channels are implemented using a channel enable register 560 and a channel status register 562, both connected to the control bus 516. The channel enable register 560 is a 16-bit write-only register, whereas the channel status register 562 is a 16-bit read-only register. The two registers reside at the same address to microprocessor 510. The microprocessor 510 enables a particular channel by setting its respective bit in channel enable register 560, and recognizes completion of the specified operation by testing for a "done" bit in the channel status register 562. The microprocessor 510 then resets the enable bit, which causes the respective "done" bit in the channel status register 562 to be cleared.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 719

10

15

20

: .::

5

 \bigcirc

The channels are defined as follows:

-67-

CHANNEL FUNCTION

5

10

15

20

25

30

35

40

 $\sim 10^{-1}$

-

0:9

12

13

14

These channels control data movement to and from the respective FIFOs 544 via the common data bus 550. When a FIFO is enabled and a request is received from it, the channel becomes ready. Once the channel has been serviced a status of done is generated.

L

- 11:10 These channels control data movement between a local data buffer 564, described below, and the VME bus 120. When enabled the channel becomes ready. Once the channel has been serviced a status of done is generated.
 - When enabled, this channel causes the DRAM in local data buffer 564 to be refreshed based on a clock which is generated by the MFP 524. The refresh consists of a burst of 16 rows. This channel does not generate a status of done.
 - The microprocessor's communication FIFO 554 is serviced by this channel. When enable is set and the FIFO 554 asserts a request then the channel becomes ready. This channel generates a status of done.
 - Low latency writes from microprocessor 510 onto the VME bus 120 are controlled by this channel. When this channel is enabled data is moved from a special 32 bit register, described below, onto the VME bus 120. This channel generates a done status.

15 This is a null channel for which neither a ready status nor done status is generated.

Channels are prioritized to allow servicing of the more critical requests first. Channel priority is assigned in a descending order starting at channel 14. That is, in the event that all channels are requesting service, channel 14 will be the first one served.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

The common data bus 550 is coupled via a bidirectional register 570 to a 36-bit junction bus 572. A second bidirectional register 574 connects the junction bus 572 with the local data bus 532. Local data buffer 564, which comprises 1MB of DRAM, with parity, is coupled bidirectionally to the junction bus 572. It is organized to provide 256K 32-bit words with byte parity. The SP 114a operates the DRAMs in page mode to support a very high data rate, which requires bursting of data instead of random single-word accesses. It will be seen that the local data buffer 564 is used to implement a RAID (redundant array of inexpensive disks) algorithm, and is not used for direct reading and writing between the VME bus 120 and a peripheral on one of the SCSI buses 540.

5

10

15

20

25

A read-only register 576, containing all zeros, is also connected to the junction bus 572. This register is used mostly for diagnostics, initialization, and clearing of large blocks of data in system memory 116. The movement of data between the FIFOs 544 and 554, the local data buffer 564, and a remote entity such as the system memory 116 on the VME bus 120, is all controlled by a VME/FIFO DMA controller 580. The VME/FIFO DMA controller 580 is similar to the VME/FIFO DMA controller 272 on network controller 110a (Fig. 3), and is described in the Appendix A. Briefly, it

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-68-

2 and a du

-69-

C

includes a bit slice engine 582 and a dual-port static RAM 584. One port of the dual-port static RAM 584 communicates over the 32-bit microprocessor data bus 512 with microprocessor 510, and the other port communicates over a separate 16-bit bus with the bit slice engine 582. The microprocessor 510 places command parameters in the dual-port RAM 584, and uses the channel enables 560 to signal the VME/FIFO DMA controller 580 to proceed with the command. The VME/FIFO DMA controller is responsible for scanning the channel status and servicing requests, and returning ending status in the dual-port RAM 584. The dual-port RAM 584 is organized as 1K x 32 bits at the 32-bit port and as 2K x 16 bits at the 16-bit port. An example showing the method by which the microprocessor 510 controls the VME/FIFO DMA controller 580 is as follows. First, the microprocessor 510 writes into the dual-port RAM 584 the desired command and associated parameters for the desired channel. For example, the command might be, "copy a block of data from FIFO 544h out into a block of system memory 116 beginning at a specified VME address." Second, the microprocessor sets the channel enable bit in channel enable register 560 for the desired channel.

25

20

 \bigcirc

.

5

10

15

At the time the channel enable bit is set, the appropriate FIFO may not yet be ready to send data.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

Only when the VME/FIFO DMA controller 580 does receive a "ready" status from the channel, will the controller 580 execute the command. In the meantime, the DMA controller 580 is free to execute commands and move data to or from other channels.

When the DMA controller 580 does receive a status of "ready" from the specified channel, the controller fetches the channel command and parameters from the dual-ported RAM 584 and executes. When the command is complete, for example all the requested data has been copied, the DMA controller writes status back into the dual-port RAM 584 and asserts "done" for the channel in channel status register 562. The microprocessor 510 is then interrupted, at which time it reads channel status register 562 to determine which channel interrupted. The microprocessor 510 then clears the channel enable for the appropriate channel and checks the ending channel status in the dual-port RAM 584.

In this way a high-speed data transfer can take place under the control of DNA controller 580, fully in parallel with other activities being performed by microprocessor 510. The data transfer takes place over busses different from microprocessor data bus 512, thereby avoiding any interference with microprocessor instruction fetches.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-70-

NetApp Ex. 1002, pg. 723

10

5

 \bigcirc

15 🗇

20

25

The SP 114a also includes a high-speed register 590, which is coupled between the microprocessor data bus 512 and the local data bus 532. The high-speed register 590 is used to write a single 32-bit word to an VME bus target with a minimum of overhead. The register is write only as viewed from thè microprocessor 510. In order to write a word onto the VME bus 120, the microprocessor 510 first writes the word into the register 590, and the desired VME target address into dual-port RAM 584. When the microprocessor 510 enables the appropriate channel in channel enable register 560, the DMA controller 580 transfers the data from the register 590 into the VME bus address specified in the dual-port RAM 584. The DMA controller 580 then writes the ending status to the dual-port RAM and sets the channel "done" bit in channel status register 562.

This procedure is very efficient for transfer of a single word of data, but becomes inefficient for large blocks of data. Transfers of greater than one word of data, typically for message passing, are usually performed using the FIFO 554.

The SP 114a also includes a series of registers 592, similar to the registers 282 on NC 110a (Fig. 3) and the registers 382 on FC 112a (Fig. 4). The details

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-71-

 \bigcirc

5

10

15

20

25

of these registers are not important for an understanding of the present invention.

-72-

(

STORAGE PROCESSOR OPERATION

(

 \bigcirc

5

10

15

20

25

The 30 SCSI disk drives supported by each of the SPs 114 are visible to a client processor, for example one of the file controllers 112, either as three large, logical disks or as 30 independent SCSI drives, depending on configuration. When the drives are visible as three logical disks, the SP uses RAID 5 design algorithms to distribute data for each logical drive on nine physical drives to minimize disk arm contention. The tenth drive is left as a spare. The RAID 5 algorithm (redundant array of inexpensive drives, revision 5) is described in "A Case For a Redundant Arrays of Inexpensive Disks (RAID)*, by Patterson et al., published at ACM SIGMOD Conference, Chicago, Ill., June 1-3, 1988, incorporated herein by reference.

In the RAID 5 design, disk data are divided into stripes. Data stripes are recorded sequentially on eight different disk drives. A ninth parity stripe, the exclusive-or of eight data stripes, is recorded on a ninth drive. If a stripe size is set to 8K bytes, a read of 8K of data involves only one drive. A write of 8K of data involves two drives: a data drive and a

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 725

parity drive. Since a write requires the reading back of old data to generate a new parity stripe, writes are also referred to as modify writes. The SP 114a supports nine small reads to nine SCSI drives concurrently. When stripe size is set to 8K, a read of 64K of data starts all eight SCSI drives, with each drive reading one 8K stripe worth of data. The parallel operation is transparent to the caller client.

The parity stripes are rotated among the nine drives in order to avoid drive contention during write operations. The parity stripe is used to improve availability of data. When one drive is down, the SP 114a can reconstruct the missing data from a parity stripe. In such case, the SP 114a is running in error recovery mode. When a bad drive is repaired, the SP 114a can be instructed to restore data on the repaired drive while the system is on-line.

When the SP 114a is used to attach thirty independent SCSI drives, no parity stripe is created and the client addresses each drive directly.

The SP 114a processes multiple messages (transactions, commands) at one time, up to 200 messages per second. The SP 114a does not initiate any messages after initial system configuration. The following SP 114a operations are defined:

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

-73-

C

8/24/89-7

10

.

5

 \bigcirc

15

20

25

01 No Op

02 Send Configuration Data

-74-

03 Receive Configuration Data

05 Read and Write Sectors

06 Read and Write Cache Pages

07 IOCTL Operation

08 Dump SP 114a Local Data Buffer

09 Start/Stop A SCSI Drive

OC Inquiry

OE Read Message Log Buffer

OF Set SP 114a Interrupt

The above transactions are described in detail in the above-identified application entitled MULTIPLE FACILITY OPERATING SYSTEM ARCHITECTURE. For an understanding of the invention, it will be useful to describe the function and operation of only two of these commands: read and write sectors, and read and write cache pages.

Read and Write Sectora

This command, issued usually by an FC 112, causes the SP 114a to transfer data between a specified block of system memory and a specified series of contiguous sectors on the SCSI disks. As previously described in connection with the file controller 112, the particular sectors are identified in physical terms. In

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001



ł

5

10

15



25

NetApp Ex. 1002, pg. 727

particular, the particular disk sectors are identified by SCSI channel number (0-9), SCSI ID on that channel number (0-2), starting sector address on the specified drive, and a count of the number of sectors to read or write. The SCSI channel number is zero if the SP 114a is operating under RAID 5.

 \bigcirc

-

5

10

15

20

25

The SP 114a can execute up to 30 messages on the 30 SCSI drives simultaneously. Unlike most of the commands to an SP 114, which are processed by microprocessor 510 as soon as they appear on the command FIFO 534, read and write sectors commands (as well as read and write cache memory commands) are first sorted and queued. Hence, they are not served in the order of arrival.

When a disk access command arrives, the microprocessor 510 determines which disk drive is targeted and inserts the message in a queue for that disk drive sorted by the target sector address. The microprocessor 510 executes commands on all the queues simultaneously, in the order present in the queue for each disk drive. In order to minimize disk arm movements, the microprocessor 510 moves back and forth among queue entries in an elevator fashion.

If no error conditions are detected from the SCSI disk drives, the command is completed normally. When a data check error condition occurs and the SP 114a is

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-75-

configured for RAID 5, recovery actions using redundant data begin automatically. When a drive is down while the SP 114a is configured for RAID 5, recovery actions similar to data check recovery take place.

Read/Write Cache Pages

5

10

15

20

25

÷.,

·. ·

This command is similar to read and write sectors, except that multiple VME addresses are provided for transferring disk data to and from system memory 116. Each VME address points to a cache page in system memory 116, the size of which is also specified in the command. When transferring data from a disk to system memory 116, data are scattered to different cache pages; when writing data to a disk, data are gathered from different cache pages in system memory 116. Hence, this operation is referred to as a scattergather function.

The target sectors on the SCSI disks are specified in the command in physical terms, in the same manner that they are specified for the read and write sectors command. Termination of the command with or without error conditions is the same as for the read and write sectors command.

The dual-port RAM 584 in the DMA controller 580 maintains a separate set of commands for each channel

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 729

controlled by the bit slice engine 582. As each channel completes its previous operation, the microprocessor 510 writes a new DNA operation into the dual-port RAM 584 for that channel in order to satisfy the next operation on a disk elevator queue.

-77-

٧.

١

The commands written to the DMA controller 580 include an operation code and a code indicating whether the operation is to be performed in non-block mode, in standard VME block mode, or in enhanced block mode. The operation codes supported by DMA controller 580 are as follows:

| | OP CODE | OPERATION | |
|-------|---------|------------------|---|
| | 0 | NO-OP | • |
| 15 | 1 | ZEROES -> BUFFER | Move zeros from zeros register 576 to local data buffer 564. |
| ., 20 | 2 | ZEROES -> FIFO | Move zeros from zeros register 576 to the currently selected FIFO on common data bus 550. |
| 25 | 3 `` | ZEROES -> VMEbus | Move zeros from zeros register 576 out onto the VME bus 120. Used for initializing cache buffers in system memory 116. |

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 730

10

•••

5

 \bigcirc

| 4 WHEBUS -> BUFFER Nove data from the VHE bus 120 to the local data intended for a down drive into the buffer for for participation. 5 ************************************ | | | | -78- |
|--|-----------|-----|------------------|---|
| from VME bus onto a drive. Since RAID 5 15 15 16 20 20 20 20 20 6 20 | | · 4 | VMEbus -> BUFFE | bus 120 to the local data buffer 564. This operation is used during a write, to move target data intended for a down drive into the buffer for participation in redundancy generation. Used only for RAID 5 |
| 20 20 20 20 5 5 5 5 5 5 5 5 5 5 5 5 5 | 15 | | VMEbus -> PIFO | from VME bus onto a drive. Since RAID 5 requires redundancy data to be generated from data that is buffered in local |
| 25 25 25 26 26 26 27 28 29 29 20 20 20 20 21 21 21 21 21 21 21 21 21 21 21 21 21 22 22 23 25 25 26 26 26 26 27 26 26 26 26 27 26 26 26 26 27 26 26 26 27 26 26 26 26 27 26 26 26 26 27 26< | 20 | | | operation will be used only if the SP 114a is not configured for RAID |
| 30 30 30 30 30 31 32 33 34 35 35 35 36 37 36 37 38 39 39 30 30 31 31 32 33 30 31 32 33 34 35 36 37 38 39 30 30 31 32 33 34 35 36 37 38 39 30 31 31 32 33 36 37 38 39 30 31 31 31 32 33 31 32 33 34 35 35 36 37 38 39 30 31 31 32 32 33 34 35 36 37 37 38 39 30 31 31 31 31 32 32 32 33 34 35 34 35 36 37 37 38 39 39 30 31 31 32 32 33 34 35 34 35 35 36 37 37 38 39 39 39 30 31 31 32 32 33 3 | 25 | 6 | VMEbus -> BUFFER | Target data is moved from VME bus 120 to a SCSI device and is also captured in the local data buffer 564 for |
| 35 8 BUFFER -> FIFO 8 BUFFER -> FIFO 9 FIFO -> VMEbus 9 FIFO -> VMEbus 9 FIFO -> VMEbus 40 This operation is used to move target data directly from a disk drive onto the VME bus 120. | 30 | | | redundancy generation. Used only if SP 114a is configured for RAID 5 |
| 40 9 FIFO -> VMEbus 45 40 This operation is used to move target data directly from a disk drive onto the VME bus 120. | 35 | .7 | BUFFER -> VMEbus | · · · · · · · · · · · · · · · · · · · |
| move target data directly from a disk drive onto 45 the VME bus 120. Attorney Docket No.:AUSP7209 | 40 | 8 | BUPPER -> FIFO | transferred to create redundant data or recovered data on a disk drive. Used only in |
| | 45 | 9 | FIFO -> VMEbus | move target data directly from a disk drive onto |
| | | | | |
| | | | | |
| | | • | • | |

-78-

ς.

ς.

NetApp Ex. 1002, pg. 731

. . .

ļ

| FIFO | -> BUFFER | Used to move participating data for recovery and modify operations. Used only in RAID 5 applications. |
|------|-------------|---|
| FIFO | -> VMEbus { | BUFFER This operation is used to save target data for participation in data |

recovery. Used only in

RAID 5 applications.

and a second second

10

5

ി

SYSTEM MEMORY

A

В

Fig. 6 provides a simplified block diagram of the preferred architecture of one of the system memory cards 116a. Each of the other system memory cards are 15 the same. Each memory card 116 operates as a slave on the enhanced VME bus 120 and therefore requires no onboard CPU. Rather, a timing control block 610 is sufficient to provide the necessary slave control operations. In particular, the timing control block 20 610, in response to control signals from the control portion of the enhanced VME bus 120, enables a 32-bit wide buffer 612 for an appropriate direction transfer of 32-bit data between the enhanced VME bus 120 and a multiplexer unit 614. The multiplexer 614 provides a 25 multiplexing and demultiplexing function, depending on data transfer direction, for a six megabit by seventytwo bit word memory array 620. An error correction code (ECC) generation and testing unit 622 is also connected to the multiplexer 614 to generate or verify, 30 Attorney Docket No.: AUSP7209 8/24/89-7 WP1/WSW/AUSP/7209.001

-79-

The second Star

again depending on transfer direction, eight bits of ECC data. The status of ECC verification is provided back to the timing control block 610.

-80-

ENHANCED VME BUS PROTOCOL

VME bus 120 is physically the same as an ordinary VME bus, but each of the NCs and SPs include additional circuitry and firmware for transmitting data using an enhanced VME block transfer protocol. The enhanced protocol is described in detail in the above-identified application entitled ENHANCED VMEBUS PROTOCOL UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER, and summarized in the Appendix B hereto. Typically transfers of LNFS file data between NCs and system memory, or between SPs and system memory, and transfers of packets being routed from one NC to another through system memory, are the only types of transfers that use the enhanced protocol in server 100. All other data transfers on VME bus 120 use either conventional VME block transfer protocols or ordinary non-block transfer protocols.

MESSAGE PASSING

As is evident from the above description, the different processors in the server 100 communicate with 1 each other via certain types of messages. In software,

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

5

10

15

20

:)

these messages are all handled by the messaging kernel, described in detail in the MULTIPLE FACILITY OPERATING SYSTEM ARCHITECTURE application cited above. In hardware, they are implemented as follows.

-81-

C

C

Each of the NCs 110, each of the FCs 112, and each of the SPs 114 includes a command or communication FIFO such as 290 on NC 110a. The host 118 also includes a command FIFO, but since the host is an unmodified purchased processor board, the FIFO is emulated in software. The write port of the command FIFO in each of the processors is directly addressable from any of the other processors over VME bus 120.

Similarly, each of the processors except SPs 114 also includes shared memory such as CPU memory 214 on NC 110a. This shared memory is also directly addressable by any of the other processors in the server 100.

If one processor, for example network controller 110a, is to send a message or command to a second processor, for example file controller 112a, then it does so as follows. First, it forms the message in its own shared memory (e.g., in CPU memory 214 on NC 110a). Second, the microprocessor in the sending processor directly writes a message descriptor into the command FIFO in the receiving processor. For a command being sent from network controller 110a to file controller

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

 \bigcirc

15

20

25

......

112a, the microprocessor 210 would perform the write via buffer 284 on NC 110a, VME bus 120, and buffer 384 on file controller 112a.

The command descriptor is a single 32-bit word containing in its high order 30 bits a VME address indicating the start of a quad-aligned message in the sender's shared memory. The low order two bits indicate the message type as follows:

Type Description

| 0 | Pointer to a new message being sent |
|---|--|
| 1 | Pointer to a reply message |
| 2 | Pointer to message to be forwarded |
| 3 | Pointer to message to be freed; also message acknowledgment |

15 All messages are 128-bytes long.

(

When the receiving processor reaches the command descriptor on its command FIFO, it directly accesses the sender's shared memory and copies it into the receiver's own local memory. For a command issued from network controller 110a to file controller 112a, this would be an ordinary VME block or non-block mode transfer from NC CPU memory 214, via buffer 284, VME bus 120 and buffer 384, into FC CPU memory 314. The FC microprocessor 310 directly accesses NC CPU memory 214 for this purpose over the VME bus 120.

When the receiving processor has received the command and has completed its work, it sends a reply Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001 8/24/89-7

0,24,05 /

10

. .

5

 \odot

20

25

NetApp Ex. 1002, pg. 735

-83-

Ľ

15

20

25

message back to the sending processor. The reply message may be no more than the original command message unaltered, or it may be a modified version of that message or a completely new message. If the reply message is not identical to the original command 5. message, then the receiving processor directly accesses the original sender's shared memory to modify the original command message or overwrite it completely. For replies from the FC 112a to the NC 110a, this involves an ordinary VME block or non-block mode 10 transfer from the FC 112a, via buffer 384, VME bus 120, buffer 284 and into NC CPU memory 214. Again, the FC microprocessor 310 directly accesses NC CPU memory 214 for this purpose over the VME bus 120.

Whether or not the original command message has been changed, the receiving processor then writes a reply message descriptor directly into the original sender's command FIFO. The reply message descriptor contains the same VME address as the original command message descriptor, and the low order two bits of the word are modified to indicate that this is a reply message. For replies from the FC 112a to the NC 110a, the message descriptor write is accomplished by microprocessor 310 directly accessing command FIFO 290 via buffer 384, VME bus 120 and buffer 280 on the NC. Once this is done, the receiving processor can free the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

buffer in its local memory containing the copy of the command message.

-84-

V.

When the original sending processor reaches the reply message descriptor on its command FIFO, it wakes up the process that originally sent the message and permits it to continue. After examining the reply message, the original sending processor can free the original command message buffer in its own local shared memory.

As mentioned above, network controller 110a uses the buffer 284 data path in order to write message descriptors onto the VME bus 120, and uses VME/FIFO DMA controller 272 together with parity FIFO 270 in order to copy messages from the VME bus 120 into CPU memory 214. Other processors read from CPU memory 214 using the buffer 284 data path.

File controller 112a writes message descriptors onto the VME bus 120 using the buffer 384 data path, and copies messages from other processors' shared memory via the same data path. Both take place under the control of microprocessor 310. Other processors copy messages from CPU memory 314 also via the buffer 384 data path.

Storage processor 114a writes message descriptors onto the VME bus using high-speed register 590 in the manner described above, and copies messages from other

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

S

10

 \bigcirc

15

20

processors using DMA controller 580 and FIFO 554. The SP 114a has no shared memory, however, so it uses a buffer in system memory 116 to emulate that function. That is, before it writes a message descriptor into another processor's command FIFO, the SP 114a first copies the message into its own previously allocated buffer in system memory 116 using DMA controller 580 and FIFO 554. The VME address included in the message descriptor then reflects the VME address of the message in system memory 116.

In the host 118, the command FIFO and shared memory are both emulated in software.

The invention has been described with respect to particular embodiments thereof, and it will be understood that numerous modifications and variations are possible within the scope of the invention.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 738

-85-

L

L

15

5

10

 \bigcirc

-86-APPENDIX A

L

VME/FIFO DMA Controller

In storage processor 114a, DMA controller 580 manages the data path under the direction of the microprocessor 510. The DMA controller 580 is a microcoded 16-bit bit-slice implementation executing pipelined instructions at a rate of one each 62.5ns. It is responsible for scanning the channel status 562 and servicing request with parameters stored in the dual-ported ram 584 by the microprocessor 510. Ending status is returned in the ram 584 and interrupts are generated for the microprocessor 510.

microcoded instructions which control the DMA controller 580. The control store consists of 6 1K x 8 15 proms configured to yield a 1K x 48 bit microword. Locations within the control store are addressed by the sequencer and data is presented at the input of the pipeline registers.

<u>Control Store</u>. The control store contains

Sequencer. The sequencer controls program flow by generating control store addresses based upon pipeline data and various status bits. The control store address consists of 10 bits. Bits 8:0 of the control store address derive from a multiplexer having as its inputs either an ALU output or the output of an incrementer. The incrementer can be preloaded with

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

the

NetApp Ex. 1002, pg. 739

5

10

20

25

 \odot

L

pipeline register bits 8:0, or it can be incremented as a result of a test condition. The 1K address range is divided into two pages by a latched flag such that the microprogram can execute from either page. Branches, however remain within the selected page. Conditional sequencing is performed by having the test condition increment the pipeline provided address. A false condition allows execution from the pipeline address while a true condition causes execution from the address + 1. The alu output is selected as an address source in order to directly vector to a routine or in order to return to a calling routine. Note that when calling a subroutine the calling routine must reside within the same page as the subroutine or the wrong page will be selected on the return.

-87-

(

(

()

5

10

15

20

ALU. The alu comprises a single IDT49C402A integrated circuit. It is 16 bits in width and most closely resembles four 2901s with 64 registers. The alu is used primarily for incrementing, decrementing, addition and bit manipulation. All necessary control signals originate in the control store. The IDT HIGH PERFORMANCE CMOS 1988 DATA BOOK, incorporated by reference herein, contains additional information about the alu.

25. <u>Microword</u>. The 48 bit microword comprises several fields which control various functions of the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 740

| | DMA controller | 580. The format of the microword is |
|------------|-----------------|---|
| <i>.</i> . | defined below a | along with mnemonics and a description of |
| | each function. | |
| 5 | AI<8:0> 47:39 | (Alu Instruction bits 8:0) The AI bits provide the instruction for the 49C402A alu. Refer to the IDT data book for a complete definition of the alu. instructions. Note that the I9 signal input of the 49C402A is always low. |
| 10 | CIN 38 | (Carry INput) This bit forces the carry input to the alu. |
| 15 | RA<5:0> 37:32 | (Register A address bits 5:0) These bits select one of 64 registers as the "A" operand for the alu. These bits also provide literal bits 15:10 for the alu bus. |
| 20 | RB<5:0> 31:26 | (Register B address bits 5:0) These bits select one of 64 registers as the "B" operand for the alu. These bits also provide literal bits 9:4 for the alu bus. |
| 25 | LFD 25 | (Latched Flag Data) When set this bit causes the selected latched flag to be set. When reset this bit causes the selected latched flag to be cleared. This bits also functions as literal bit 3 for the alu bus. |
| 30 | LFS<2:0> 24:22 | (Latched Flag Select bits 2:0) The meaning of these bits is dependent upon the selected source for the alu bus. In the event that the literal field is selected as the bus source then |
| 35 | | LFS<2:0> function as literal bits <2:0> otherwise the bits are used to select one of the latched flags. |

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

....

.

-88-

(

.

 \bigcirc

2

۰.

. ·

(:

(

(

:

. •

.

· ... · · · · ·

. ...

.

| | | LFS<2:0> | SELECTED FLAG |
|----|----------------|------------------|---|
| | | 0 | This value selects a null flag. |
| 5 | . • | 1 | When set this bit enables the buffer clock. When reset this bit disables the buffer clock. |
| 10 | ÷ | 2 | When this bit is cleared VME bus transfers, buffer operations and RAS are all disabled. |
| 15 | • | 3 | NOT USED |
| | | 4 | When set this bit enables VME bus transfers. |
| 20 | | 5 | When set this bit enables buffer operations. |
| 25 | | 6 | When set this bit asserts the row address strobe to the dram buffer. |
| | | 7 | When set this bit selects page 0 of the control store. |
| 30 | SRC<1,0> 20,21 | bits sel | SouRCe select bits 1,0) These ect the data source to be nto the alu bus. |
| .• | | SRC<1.0> | Selected Source |
| 35 | | 0 1 2 3 | alu dual ported ram literal reserved-not defined |
| 40 | PF<2:0> 19:17 | | lag select bits 2:0) These bits flag/signal to be pulsed. |

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

•

وبالمراجع بالمراجع والمراجع

8/24/89-7

.

.

NetApp Ex. 1002, pg. 742

.

.....

.

.

(

 \bigcirc

.

5

-10

15

20

- 25

30

35

40

45

.

•.:

(

| · · · · · · · · · · · · · · · · · · · | _ -90- |
|---------------------------------------|--|
| PF<2:0> | Flag |
| 0 | null |
| 1 | SGL_CLK generates a single transition of buffer clock. |
| 2 | SET_VB forces vme and buffer enable to be set. |
| 3 | CL_PERR clears buffer parity error status. |
| 4 | SET_DN set channel done status for the currently selected channel. |
| 5 | INC_ADR increment dual ported ram address. |
| 6:7 | RESERVED - NOT DEFINED |
| bits | Tination select bits 3:0) These select one of 10 destinations e loaded from the alu bus. |
| DEST<3:0> | Destination |
| 0 | null |
| . 1 | WR_RAM causes the data on the alu bus to be written to the dual ported ram. D<15:0> -> ram<15:0> |
| 2 | WR_BADD loads the data from the alu bus into the dram address counters. D<14:7> -> mux addr<8:0> |
| Attorney Docket No.:AUSP | 7209 |

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

• •

.

. .

:

3

4

5

6

7

8

9

10:14

15

D<15:2> -> VME addr<15:2>

-> ENB_ENH -> ENB_BLK

D<15:0> -> VME addr<31:16>

D<10:0> -> ram addr <10:0>

loads the word counters.

D<14:8> -> count <6:0>

loads the data from the alu bus into the least significant 2 bytes of the VME address

loads the most significant 2 bytes of the VME address

loads the dual ported ram

-> count enable*

loads the co-channel select

loads the next-channel select

the current-channel

-91-WR VADL

register.

WR VADH

register.

address counters.

D<7:4> -> CO<3:0>

D<3:0> -> NEXT<3:0>

RESERVED - NOT DEFINED

D<8:0> -> CS_A<8:0>

select register. D<3:0> -> CURR <3:0>

WR RADD

WR WCNT

D15

WR CO

WR NXT

WR CUR loads

JUMP

data bus.

register.

register.

D1

D0

5

10

15

20

25

30

. 35

40

45

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

causes the control store sequencer to select the alu

.

NetApp Ex. 1002, pg. 744

C

(

| 5 | TEST<3:0> | 12:9 | one of multiplexe | 16 inp | ect bits 3:0) Select uts to the test used as the carry enter. |
|----|-----------|-----------|----------------------|-----------|--|
| 2 | њ. N | | TEST<3:0> | Condition | |
| | | | 0 | FALSE | -always false |
| 10 | | | 1 | TRUE | -always true |
| 10 | | | 2 | ALU_COUT | -carry output of alu |
| · | > | | 3 | ALU_EQ | -equals output of alu _ |
| 15 | | | 4. | ALU_OVR | -alu overflow |
| | | · | 5 | alu_neg | -alu negative |
| | | | 6 | XFR_DONE | -transfer complete |
| 20 | | | 7 | PAR_ERR | -buffer parity error |
| | • | | 8 | TIMOUT | -bus operation timeout |
| 25 | | | . 9 | ANY_ERR | -any error status |
| | | | 14:10 | RESERVED | -NOT DEFINED |
| 30 | | | 15 | CH_RDY | -next channel ready |

NEXT_A<8:0> 8:0 (NEXT Address bits 8:0) Selects an instructions from the current page of the control store for execution.

Dual Ported Ram. The dual ported ram is the 35 medium by which command, parameters and status are communicated between the DMA controller 580 and the microprocessor 510. The ram is organized as 1K x 32 at the master port and as 2K x 16 at the DMA port. The ram may be both written and read at either port.

40

.

..

The ram is addressed by the DMA controller 580 by loading an 11 bit address into the address counters.

and we have a second second

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

....

(

)

. . . .

....

5

10

-93-

ſ

Data is then read into bidirectional registers and the address counter is incremented to allow read of the next location.

Writing the ram is accomplished by loading data from the processor into the registers after loading the ram address. Successive writes may be performed on every other processor cycle.

The ram contains current block pointers, ending status, high speed bus address and parameter blocks. The following is the format of the ram:

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 746

(

5

10

15

20

25

30

35

40

e Ann a' tha an a

.

-94-

C

| | OFFSET | 31 0 | |
|---|--------|---------------------------------|---|
| | 0 | CURR POINTER 0 STATUS 0 | 1 |
| | 4 | INITIAL POINTER 0 | 1 |
| | | | |
| | 58 | CURR POINTER B STATUS B | 1 |
| | 5C | INITIAL POINTER B | l |
| > | 60 | not used not used | 1 |
| | 64 | not used not used | 1 |
| | 68 | CURR POINTER D STATUS D | l |
| | 6C | INITIAL POINTER D | ۱ |
| | 70 | not used STATUS E | I |
| | 74 | HIGH SPEED BUS ADDRESS 31:2 0 0 | ł |
| | 78 | PARAMETER BLOCK 0 | ł |
| | | | |
| | ?? | PARAMETER BLOCK n | ł |

The Initial Pointer is a 32 bit value which points the first command block of a chain. The current pointer is a sixteen bit value used by the DMA controller 580 to point to the current command block. The current command block pointer should be initialized to 0x0000 by the microprocessor 510 before enabling the channel. Upon detecting a value of 0x0000 in the current block pointer the DMA controller 580 will copy the lower 16 bits from the initial pointer to the current pointer. Once the DMA controller 580 has completed the specified Attorney Docket No.:AUSP7209

WP1/WSW/AUSP/7209.001

8/24/89-7

operations for the parameter block the current pointer will be updated to point to the next block. In the event that no further parameter blocks are available the pointer will be set to 0x0000. The status byte indicates the ending status for

-95-

(

the last channel operation performed. The following status bytes are defined:

STATUS MEANING

1

C

0 NO ERRORS

.

35

... . . .

 \bigcirc

5

10

2 BUS OPERATION TIMEOUT

3 BUS OPERATION ERROR

4 DATA PATH PARITY ERROR

ILLEGAL OP CODE

The format of the parameter block is:

| offset | 31 | U . |
|---------|----------------------------|---|
| 0 | FORWARD LINK | |
| Á | NOT USED WORD COUNT | · |
| 8 | VME ADDRESS 31:2, ENH, BLK | |
| ċ | TERM 0 OP 0 BUF ADDR 0 | 1 |
| • | · · | |
| | | |
| C+(4Xn) | TERM n OP n BUF ADDR n | ₁ |
| | 0 4 8 Ĉ | 0 FORWARD LINK 4 NOT USED WORD COUNT 8 VME ADDRESS 31:2, ENH, BLK C TERM 0 OP 0 BUF ADDR 0 |

FORWARD LINK - The forward link points to the first word of the next parameter block for execution. It allows several parameter blocks to be initialized

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

المتعالمة المعر

8/24/89-7

. .

-96-

and chained to create a sequence of operations for execution. The forward pointer has the following format:

A31:A2,0,0

5

10

15

20

25

 \bigcirc

The format dictates that the parameter block must start on a quad byte boundary. A pointer of 0x00000000 is a special case which indicates no forward link exists.

WORD COUNT - The word count specifies the number of quad byte words that are to be transferred to or from each buffer address or to/from the VME address. A word count of 64K words may be specified by initializing the word count with the value of 0. The word count has the following format:

D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

The word count is updated by the DMA controller 580 at the completion of a transfer to/from the last specified buffer address. Word count is not updated after transferring to/from each buffer address and is therefore not an accurate indicator of the total data moved to/from the buffer. Word count represents the amount of data transferred to the VME bus or one of the FIFOS 544 or 554.

VME ADDRESS - The VME address specifies the starting address for data transfers. Thirty bits allows the address to start at any quad byte boundary.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

(

ENH - This bit when set selects the enhanced block transfer protocol described in the above-cited ENHANCED VMEBUS PROTOCOL UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER application, to be used during the VME bus transfer. Enhanced protocol will be disabled automatically when performing any transfer to or from 24 bit or 16 bit address space, when the starting address is not 8 byte aligned or when the word count is not even.

BLK - This bit when set selects the conventional VME block mode protocol to be used during the VME bus transfer. Block mode will be disabled automatically when performing any transfer to or from 16 bit address space.

BUF ADDR - The buffer address specifies the starting buffer address for the adjacent operation. Only 16 bits are available for a 1M byte buffer and as a result the starting address always falls on a 16 byte boundary. The programmer must ensure that the starting address is on a modulo 128 byte boundary. The buffer address is updated by the DMA controller 580 after completion of each data burst.

A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4

TERM - The last buffer address and operation within a parameter block is identified by the terminal bit. The DMA controller 580 continues to fetch buffer

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

..÷°__

5

 \odot

15

20

(

0

.

5

10

-98-

(

addresses and operations to perform until this bit is encountered. Once the last operation within the parameter block is executed the word counter is updated and if not equal to zero the series of operations is repeated. Once the word counter reaches zero the forward link pointer is used to access the next parameter block.

|0|0|0|0|0|0|0|0|T|

OP - Operations are specified by the op code. The op code byte has the following format:

The op codes are listed below ("FIFO" refers to any of the FIFOs 544 or 554):

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 751

1.11.12

| | -99- |
|-------|-------------------------|
| OP CC | DE OPERATION |
| 0 | NO-OP |
| 1 | ZEROES -> BUFFER |
| 2 | ZEROES -> FIFO |
| 3 | ZEROES -> VMEbus |
| 4 | VMEbus -> BUFFER |
| 5 | VMEbus -> FIFO |
| :- 6 | VMEbus -> BUFFER & FIFO |
| 7 | BOFFER -> VMEbus |
| 8 | BUFFER -> FIFO |
| 9 | FIFO -> VMEbus |
| · A | FIFO -> BUFFER |

•

(

(

5

 \bigcirc

15

B FIFO -> VMEbus & BUFFER C RESERVED D RESERVED E RESERVED F RESERVED

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

Ŀ

NetApp Ex. 1002, pg. 752

•.

-100-

C

C

 \odot

1.0

5

10

15

20

25

APPENDIX B

Enhanced VME Block Transfer Protocol

The enhanced VME block transfer protocol is a VMEbus compatible pseudo-synchronous fast transfer handshake protocol for use on a VME backplane bus having a master functional module and a slave functional module logically interconnected by a data transfer bus. The data transfer bus includes a data strobe signal line and a data transfer acknowledge signal line. To accomplish the handshake, the master transmits a data strobe signal of a given duration on the data strobe line. The master then awaits the reception of a data transfer acknowledge signal from the slave module on the data transfer acknowledge signal line. The slave then responds by transmitting data transfer acknowledge signal of a given duration on the data transfer acknowledge signal line.

Consistent with the pseudo-synchronous nature of the handshake protocol, the data to be transferred is referenced to only one signal depending upon whether the transfer operation is a READ or WRITE operation. In transferring data from the master functional unit to the slave, the master broadcasts the data to be transferred. The master asserts a data strobe signal and the slave, in response to the data strobe signal, captures the data broadcast by the master. Similarly,

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-101-

(:

(

in transferring data from the slave to the master, the slave broadcasts the data to be transferred to the master unit. The slave then asserts a data transfer acknowledge signal and the master, in response to the data transfer acknowledge signal, captures the data broadcast by the slave.

The fast transfer protocol, while not essential to the present invention, facilitates the rapid transfer of large amounts of data across a VME backplane bus by substantially increasing the data transfer rate. These data rates are achieved by using a handshake wherein the data strobe and data transfer acknowledge signals are functionally decoupled and by specifying high current drivers for all data and control lines.

The enhanced pseudo-synchronous method of data transfer (hereinafter referred to as "fast transfer mode") is implemented so as to comply and be compatible with the IEEE VME backplane bus standard. The protocol utilizes user-defined address modifiers, defined in the VMEbus standard, to indicate use of the fast transfer mode. Conventional VMEbus functional units, capable only of implementing standard VMEbus protocols, will ignore transfers made using the fast transfer mode and, as a result, are fully compatible with functional units capable of implementing the fast transfer mode.

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

15

10

5

÷.,

25

20

NetApp Ex. 1002, pg. 754

-102-

(

(

5

10

15

20

25

ł

: . . · · ·

The fast transfer mode reduces the number of bus propagations required to accomplish a handshake from four propagations, as required under conventional VMEbus protocols, to only two bus propagations. Likewise, the number of bus propagations required to effect a BLOCK READ or BLOCK WRITE data transfer is reduced. Consequently, by reducing the propagations across the VMEbus to accomplish handshaking and data transfer functions, the transfer rate is materially increased.

The enhanced protocol is described in detail in the above-cited ENHANCED VMEBUS PROTOCOL application, and will only be summarized here. Familiarity with the conventional VME bus standards is assumed.

In the fast transfer mode handshake protocol, only two bus propagations are used to accomplish a handshake, rather than four as required by the conventional protocol. At the initiation of a data transfer cycle, the master will assert and deassert DSO* in the form of a pulse of a given duration. The deassertion of DSO* is accomplished without regard as to whether a response has been received from the slave. The master then waits for an acknowledgement from the slave. Subsequent pulsing of DSO* cannot occur until a responsive DTACK* signal is received from the slave. Upon receiving the slave's assertion of DTACK*, the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-103-

C

master can then immediately reassert data strobe, if so desired. The fast transfer mode protocol does not require the master to wait for the deassertion of DTACK* by the slave as a condition precedent to subsequent assertions of DSO*. In the fast transfer mode, only the leading edge (i.e., the assertion) of a signal is significant. Thus, the deassertion of either DSO* or DTACK* is completely irrelevant for completion of a handshake. The fast transfer protocol does not employ the DSI* line for data strobe purposes at all.

The fast transfer mode protocol may be characterized as pseudo-synchronous as it includes both synchronous and asynchronous aspects. The fast transfer mode protocol is synchronous in character due to the fact that DSO* is asserted and deasserted without regard to a response from the slave. The asynchronous aspect of the fast transfer mode protocol is attributable to the fact that the master may not subsequently assert DSO* until a response to the prior strobe is received from the slave. Consequently, because the protocol includes both synchronous and asynchronous components, it is most accurately classified as "pseudo-synchronous."

The transfer of data during a BLOCK WRITE cycle in the fast transfer protocol is referenced only to DSO*. The master first broadcasts valid data to the slave,

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

 $\langle \uparrow \rangle$

15

20

and then asserts DSO to the slave. The slave is given a predetermined period of time after the assertion of DSO* in which to capture the data. Hence, slave modules must be prepared to capture data at any time, . as DTACK* is not referenced during the transfer cycle.

-104-

C

(

Similarly, the transfer of data during a BLOCK READ cycle in the fast transfer protocol is referenced only to DTACK*. The master first asserts DSO*. The slave then broadcasts data to the master and then asserts DTACK*. The master is given a predetermined period of time after the assertion of DTACK in which to capture the data. Hence, master modules must be prepared to capture data at any time as DSO is not referenced during the transfer cycle.

Fig. 7, parts A through C, is a flowchart illustrating the operations involved in accomplishing the fast transfer protocol BLOCK WRITE cycle. To initiate a BLOCK WRITE cycle, the master broadcasts the memory address of the data to be transferred and the address modifier across the DTB bus. The master also drives interrupt acknowledge signal (IACK*) high and the LWORD* signal low 701. A special address modifier, for example "IF," broadcast by the master indicates to the slave module that the fast transfer protocol will be used to accomplish the BLOCK WRITE. The starting memory address of the data to be

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

...

NetApp Ex. 1002, pg. 757

.

10

5

 \bigcirc

20

15

-105-

(

(

transferred should reside on a 64-bit boundary and the size of block of data to be transferred should be a multiple of 64 bits. In order to remain in compliance with the VMEbus standard, the block must not cross a 256 byte boundary without performing a new address cycle.

The slave modules connected to the DTB receive the address and the address modifier broadcast by the master across the bus and receive LWORD* low and IACK* high 703. Shortly after broadcasting the address and address modifier 701, the master drives the AS* signal low 705. The slave modules receive the AS* low signal 707. Each slave individually determines whether it will participate in the data transfer by determining whether the broadcasted address is valid for the slave in question 709. If the address is not valid, the data transfer does not involve that particular slave and it ignores the remainder of the data transfer cycle.

The master drives WRITE* low to indicate that the transfer cycle about to occur is a WRITE operation 711. The slave receives the WRITE* low signal 713 and, knowing that the data transfer operation is a WRITE operation, awaits receipt of a high to low transition on the DSO* signal line 715. The master will wait until both DTACK* and BERR* are high 718, which

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

15

20

25

5

ി

indicates that the previous slave is no longer driving the DTB.

-106-

(

(

The master proceeds to place the first segment of the data to be transferred on data lines DOO through D31, 719. After placing data on DOO through D31, the master drives DSO* low 721 and, after a predetermined interval, drives DSO* high 723.

In response to the transition of DSO* from high to low, respectively 721 and 723, the slave latches the data being transmitted by the master over data lines DOO through D31, 725. The master places the next segment of the data to be transferred on data lines DOO through D31, 727, and awaits receipt of a DTACK* signal in the form of a high to low transition signal, 729 in Fig. 7B.

Referring to Fig. 7B, the slave then drives DTACK* low, 731, and, after a predetermined period of time, drives DTACK high, 733. The data latched by the slave, 725, is written to a device, which has been selected to store the data 735. The slave also increments the device address 735. The slave then waits for another transition of DSO* from high to low 737.

To commence the transfer of the next segment of the block of data to be transferred, the master drives DSO* low 739 and, after a predetermined period of time, drives DSO* high 741. In response to the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

· · . · ...

< 10

15

20

5

 \bigcirc

-107-

(

(

transition of DSO* from high to low, respectively 739 and 741, the slave latches the data being broadcast by the master over data lines DOO through D31, 743. The master places the next segment of the data to be transferred on data lines DOO through D31, 745, and awaits receipt of a DTACK* signal in the form of a high to low transition, 747.

The slave then drives DTACK* low, 749, and, after a predetermined period of time, drives DTACK* high, 751. The data latched by the slave, 743, is written to the device selected to store the data and the device address is incremented 753. The slave waits for another transition of DSO* from high to low 737.

The transfer of data will continue in the abovedescribed manner until all of the data has been transferred from the master to the slave. After all of the data has been transferred, the master will release the address lines, address modifier lines, data lines, IACK* line, LWORD* line and DSO* line, 755. The master will then wait for receipt of a DTACK* high to low transition 757. The slave will drive DTACK* low, 759 and, after a predetermined period of time, drive DTACK* high 761. In response to the receipt of the DTACK* high to low transition, the master will drive AS* high 763 and then release the AS* line 765.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 760

ి 10

5

 \bigcirc

15

20

25

٠.

Fig. 8, parts A through C, is a flowchart illustrating the operations involved in accomplishing the fast transfer protocol BLOCK READ cycle. To initiate a BLOCK READ cycle, the master broadcasts the memory address of the data to be transferred and the address modifier across the DTB bus 801. The master drives the LWORD* signal low and the IACK* signal high 801. As noted previously, a special address modifier . indicates to the slave module that the fast transfer protocol will be used to accomplish the BLOCK READ.

-108-

(

(

The slave modules connected to the DTB receive the address and the address modifier broadcast by the master across the bus and receive LWORD* low and IACK* high 803. Shortly after broadcasting the address and address modifier 801, the master drives the AS* signal low 805. The slave modules receive the AS* low signal 807. Each slave individually determines whether it will participate in the data transfer by determining whether the broadcasted address is valid for the slave in question 809. If the address is not valid, the data transfer does not involve that particular slave and it ignores the remainder of the data transfer cycle.

The master drives WRITE* high to indicate that the transfer cycle about to occur is a READ operation 811. The slave receives the WRITE* high signal 813 and, knowing that the data transfer operation is a READ

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

·

10

. .

5

 \bigcirc

15

20

-109-

operation, places the first segment of the data to be transferred on data lines DOO through D31 819. The master will wait until both DTACK* and BERR* are high 818, which indicates that the previous slave is no longer driving the DTB.

5

10

15

20

25

The master then drives DSO* low 821 and, after a predetermined interval, drives DSO* high 823. The master then awaits a high to low transition on the DTACK* signal line 824. As shown in Fig. 8B, the slave then drives the DTACK* signal low 825 and, after a predetermined period of time, drives the DTACK* signal high 827.

In response to the transition of DTACK* from high to low, respectively 825 and 827, the master latches the data being transmitted by the slave over data lines D00 through D31, 831. The data latched by the master, 831, is written to a device, which has been selected to store the data the device address is incremented 833.

The slave places the next segment of the data to be transferred on data lines D00 through D31, 829, and then waits for another transition of DS0* from high to low 835.

To commence the transfer of the next segment of the block of data to be transferred, the master drives DSO* low 839 and, after a predetermined period of

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 762

-110-

C

time, drives DSO* high 841. The master then waits for the DTACK* line to transition from high to low, 843.

C

The slave drives DTACK* low, 845, and, after a predetermined period of time, drives DTACK* high, 847. In response to the transition of DTACK* from high to low, respectively 839 and 841, the master latches the data being transmitted by the slave over data lines D00 through D31, 845. The data latched by the master, 845, is written to the device selected to store the data, 851 in Fig. 8C, and the device address is incremented. The slave places the next segment of the data to be transferred on data lines D00 through D31, 849.

The transfer of data will continue in the abovedescribed manner until all of the data to be transferred from the slave to the master has been written into the device selected to store the data. After all of the data to be transferred has been written into the storage device, the master will release the address lines, address modifier lines, data lines, the IACK* line, the LWORD line and DSO* line 852. The master will then wait for receipt of a DTACK* high to low transition 853. The slave will drive DTACK* low 855 and, after a predetermined period of time, drive DTACK* high 857. In response to the receipt of the DTACK* high to low transition, the

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

 \bigcirc

20

25

master will drive AS* high 859 and release the AS* line 861.

-111-

(

(

To implement the fast transfer protocol, a conventional 64 mA tri-state driver is substituted for the 48 mA open collector driver conventionally used in VME slave modules to drive DTACK*. Similarly, the conventional VMEbus data drivers are replaced with 64 mA tri-state drivers in SO-type packages. The latter modification reduces the ground lead inductance of the actual driver package itself and, thus, reduces "ground bounce" effects which contribute to skew between data, DSO* and DTACK*. In addition, signal return inductance along the bus backplane is reduced by using a connector system having a greater number of ground pins so as to minimize signal return and mated-pair pin inductance. One such connector system is the "High Density Plus" connector, Model No. 420-8015-000, manufactured by Teradyne Corporation.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

1. . .

5

 \bigcirc

÷., . 10

15

...

-112-

L.

V.

APPENDIX C

Parity FIFO

The parity FIFOS 240, 260 and 270 (on the network controllers 110), and 544 and 554 (on storage processors 114) are each implemented as an ASIC. All the parity FIFOs are identical, and are configured on power-up or during normal operation for the particular function desired. The parity FIFO is designed to allow speed matching between buses of different speed, and to perform the parity generation and correction for the parallel SCSI drives.

The FIFO comprises two bidirectional data ports, Fort A and Fort B, with 36 x 64 bits of RAM buffer between them. Port A is 8 bits wide and Port B is 32 bits wide. The RAM buffer is divided into two parts, each 36 x 32 bits, designated RAM X and RAM Y. The two ports access different halves of the buffer alternating to the other half when available. When the chip is configured as a parallel parity chip (e.g. one of the FIFOs 544 on SP 114a), all accesses on Fort B are monitored and parity is accumulated in RAM X and RAM Y alternately.

The chip also has a CPU interface, which may be 8 or 16 bits wide. In 16 bit mode the Port A pins are used as the most significant data bits of the CPU

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 765

10

15

20

25

5

 \bigcirc

-113-

C

interface and are only actually used when reading or writing to the Fifo Data Register inside the chip.

A REQ, ACK handshake is used for data transfer on both Ports A and B. The chip may be configured as either a master or a slave on Port A in the sense that, in master mode the Port A ACK / RDY output signifies that the chip is ready to transfer data on Port A, and the Port A REQ input specifies that the slave is responding. In slave mode, however, the Port A REQ input specifies that the master requires a data transfer, and the chip responds with Port A ACK / RDY when data is available. The chip is a master on Port B since it raises Port B REQ and waits for Port B ACK to indicate completion of the data transfer.

15 SIGNAL DESCRIPTIONS

(

Port A 0-7, P

Port A is the 8 bit data port. Port A P, if used, is the odd parity bit for this port.

A Req, A Ack/Rdy

20

÷

 \bigcirc

5

10

These two signals are used in the data transfer mode to control the handshake of data on Port A.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

(

uP Data 0-7, uP Data P, uPAdd 0-2, CS

These signals are used by a microprocessor to address the programmable registers within the chip. The odd parity signal uP Data P is only checked when data is written to the Fifo Data or Checksum Registers and microprocessor parity is enabled.

Ċlk

The clock input is used to generate some of the chip timing. It is expected to be in the 10-20 Mhz range.

Read En, Write En

U

During microprocessor accesses, while CS is true, these signals determine the direction of the microprocessor accesses. During data transfers in the WD mode these signals are data strobes used in conjunction with Port A Ack.

Port B 00-07, 10-17; 20-27, 30-37, 0P-3P

Fort B is a 32 bit data port. There is one odd parity bit for each byte. Fort B OP is the parity of bits 00-07, FortB 1P is the parity of bits 10-17, Fort B 2P is the parity of bits 20-27, and Fort B 3P is the parity of bits 30-37.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 767

15

20

 \bigcirc

5

 \mathbf{C}

B Select, B Req, B Ack, Parity Sync, B Output Enable

(

These signals are used in the data transfer mode to control the handshake of data on Port B. Port B Req and Port B Ack are both gated with Port B Select. The Port B Ack signal is used to strobe the data on the Port B data lines. The parity sync signal is used to indicate to a chip configured as the parity chip to indicate that the last words of data involved in the parity accumulation are on Port B. The Port B data lines will only be driven by the Fifo chip if all of the following conditions are met:

a. the data transfer is from Port A to Port B;

b. the Port B select signal is true;

c. the Port B output enable signal is true; and

15

5

10

 \bigcirc

the chip is not configured as the parity chip or it is in parity correct mode and the Parity Sync signal is true.

Reset

đ.

20

25

This signal resets all the registers within the chip and causes all bidirectional pins to be in a high impedance state.

DESCRIPTION OF OPERATION

Normal Operation. Normally the chip acts as a simple FIFO chip. A FIFO is simulated by using two RAM buffers in a simple ping-pong mode. It is intended, but not mandatory, that data is burst into or out of

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-116-

C

ſ

the FIFO on Port B. This is done by holding Port B Sel signal low and pulsing the Port B Ack signal. When transferring data from Port B to Port A, data is first written into RAM X and when this is full, the data paths will be switched such that Port B may start writing to RAM Y. Meanwhile the chip will begin emptying RAM X to Port A. When RAM Y is full and RAM X empty the data paths will be switched again such that Port B may reload RAM X and Port A may empty RAM Y.

Port A Slave Mode. This is the default mode and the chip is reset to this condition. In this mode the chip waits for a master such as one of the SCSI adapter chips 542 to raise Port A Request for data transfer. If data is available the Fifo chip will respond with Port A Ack/Rdy.

Port A WD Mode. The chip may be configured to run in the WD or Western Digital mode. In this mode the chip must be configured as a slave on Port A. It differs from the default slave mode in that the chip responds with Read Enable or Write Enable as appropriate together with Port A Ack/Rdy. This mode is intended to allow the chip to be interfaced to the Western Digital 33C93A SCSI chip or the NCR 53C90 SCSI chip.

25

<u>Port A Master Mode</u>. When the chip is configured as a master, it will raise Port A Ack/Rdy when it is

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

5

10

15

20

٠.

ready for data transfer. This signal is expected to be tied to the Request input of a DMA controller which will respond with Port A Req when data is available. In order to allow the DMA controller to burst, the Port A Ack/Rdy signal will only be negated after every 8 or 16 bytes transferred.

-117-

(

Port B Parallel Write Mode. In parallel write mode, the chip is configured to be the parity chip for a parallel transfer from Port B to Port A. In this mode, when Port B Select and Port B Request are asserted, data is written into RAM X or RAM Y each time the Port B Ack signal is received. For the first block of 128 bytes data is simply copied into the selected RAM. The next 128 bytes driven on Port B will be exclusive-ORed with the first 128 bytes. This procedure will be repeated for all drives such that the parity is accumulated in this chip. The Parity Sync signal should be asserted to the parallel chip together with the last block of 128 bytes. This enables the chip to switch access to the other RAM and start accumulating a new 128 bytes of parity.

<u>Port B Parallel Read Mode - Check Data</u>. This mode is set if all drives are being read and parity is to be checked. In this case the Parity Correct bit in the Data Transfer Configuration Register is not set. The parity chip will first read 128 bytes on Port A as

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 770

15

25

20

10

 \bigcirc

(*

Ċ.

(

in a normal read mode and then raise Port B Request. While it has this signal asserted the chip will monitor the Port B Ack signals and exclusive-or the data on Port B with the data in its selected RAM. The Parity Sync should again be asserted with the last block of 128 bytes. In this mode the chip will not drive the Port B data lines but will check the output of its exclusive-or logic for zero. If any bits are set at this time a parallel parity error will be flagged.

Port B Parallel Read Mode - Correct Data. This mode is set by setting the Parity Correct bit in the Data Transfer Configuration Register. In this case the chip will work exactly as in the check mode except that when Port B Output Enable, Port B Select and Parity Sync are true the data is driven onto the Port B data lines and a parallel parity check for zero is not performed.

Byte Swap. In the normal mode it is expected that Port B bits 00-07 are the first byte, bits 10-17 the second byte, bits 20-27 the third byte, and bits 30-37 the last byte of each word. The order of these bytes may be changed by writing to the byte swap bits in the configuration register such that the byte address bits are inverted. The way the bytes are written and read also depend on whether the CPU interface is configured as 16 or 8 bits. The following

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

5

 \bigcirc

15

25

| table | shows | the | byte | alignments | for | the | differe | nt |
|--------|---------|-------|--------|------------|-------|-----|---------|----|
| possib | ilities | for | data | transfer | using | the | B Port | A |
| Reques | t / Ack | nowle | dge ha | ndshake: | | | | |

| 5 | CPU I/F | Invert Addr 1 | Invert Addr O | Port B 00-07 | Port B 10-17 | Port B 20-27 | Port B 30-37 |
|----|------------|------------------|------------------|------------------|------------------|------------------|------------------|
| | 8 | False | False | Port A byte O | Port A byte 1 | Port A byte 2 | Port A byte l |
| | 8 | False | True | Port A | | Port A | Port A |
| 10 | 5 | | | byte l | byte O | byte 3 | byte 2 |
| | 8 | True | False | Port A byte 2 | Port A byte 3 | Port A byte O | Port A byte 1 |
| | 8 | True | True | Port A | Port A | Port A | Port A |
| | | 1146 | ILUE | byte 3 | byte 2 | byte 1 | byte O |
| 15 | 16 | False | False | Port A byte O | uProc byte O | Port A byte l | uProc byte 1 |
| | 16 | False | True | uProc | Port A | uProc | Port A |
| | 10 | rarbe | 12.40 | byte O | byte O | byce 1 | byte 1 |
| 20 | 16 | True | False | Port A byte 1 | uProc byte l | Port A byte O | ufroc byte O |
| 20 | . 16 | Terra a | True | uProc | Port A | uProc | Port A |
| | 16 | True | ILUE | byte 1 | byte 1 | byte O | byre O |

. 25

30

; **;** ;

. ()

When the Fifo is accessed by reading or writing the Fifo Data Register through the microprocessor port in 8 bit mode, the bytes are in the same order as the table above but the uProc data port is used instead of Fort A. In 16 bit mode the table above applies.

Odd Length Transfers. If the data transfer is not a multiple of 32 words, or 128 bytes, the microprocessor must manipulate the internal registers of the chip to ensure all data is transferred. Port A Ack and Port B Req are normally not asserted until all Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001 8/24/89-7

÷ :

-119-

C

(

· ·· · ·

32 words of the selected RAM are available. These signals may be forced by writing to the appropriate RAM status bits of the Data Transfer Status Register.

-120-

When an odd length transfer has taken place the microprocessor must wait until both ports are quiescent before manipulating any registers. It should then reset both of the Enable Data Transfer bits for Port A and Port B in the Data Transfer Control Register. It must then determine by reading their Address Registers and the RAM Access Control Register whether RAM X or RAM Y holds the odd length data. It should then set the corresponding Address Register to a value of 20 hexadecimal, forcing the RAM full bit and setting the address to the first word. Finally the microprocessor should set the Enable Data Transfer bits to allow the chip to complete the transfer.

At this point the Fifo chip will think that there are now a full 128 bytes of data in the RAM and will transfer 128 bytes if allowed to do so. The fact that some of these 128 bytes are not valid must be recognized externally to the FIFO chip.

the second second

Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

10

.

5

15

20

. . . .

| | -121- |
|----------|--|
| | PROGRAMMABLE_REGISTERS |
| O | Data Transfer Configuration Register (Read/Write) |
| | Register Address 0. This register is cleared by |
| | the reset signal. |
| 5. | Bit 0 <u>WD Mode</u> . Set if data transfers are to use the Western Digital WD33C93A protocol, otherwise the Adaptec 6250 protocol will be used. |
| 10 | Bit 1 <u>Parity Chip</u> . Set if this chip is to accumulate Port B parities. |
| | Bit 2 <u>Parity Correct Mode</u> . Set if the parity chip is to correct parallel parity on Port B. |
| 15 15 | Bit 3 <u>CPU Interface 16 bits wide</u> . If set, the microprocessor data bits are combined with the Port A data bits to effectively produce a 16 bit Port. All accesses by the microprocessor as well as all data transferred using the Port A |
| 20 | Request and Acknowledge handshake will transfer 16 bits. Bit 4 <u>Invert Port A byte address 0</u> . Set to |
| | invert the least significant bit of Port A byte address. |
| 25 | Bit 5 <u>Invert Port A byte address 1</u> . Set to invert the most significant bit of Port A byte address. |
| 30 | Bit 6 <u>Checksum Carry Wrap</u> . Set to enable the carry out of the 16 bit checksum adder to carry back into the least significant bit of the adder. |
| 35 | Bit 7 <u>Reset</u> . Writing a 1 to this bit will reset the other registers. This bit resets itself after a maximum of 2 clock cycles and will therefore normally be read as a 0. No other register should be written for a minimum of 4 clock cycles after writing to this bit. |
| | Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001 8/24/89-7 |
| | |
| | en e |

C

NetApp Ex. 1002, pg. 774

· ·

(:

Data Transfer Control Register (Read/Write)

6

 \bigcirc

5

10

15

20

25

30

35

40

a second second

 $\mathcal{A}^{\mathcal{A}}$

٠.

Register Address 1. This register is cleared by the reset signal or by writing to the reset bit.

-122-

- Bit 0 <u>Enable Data Transfer on Port A</u>. Set to enable the Port A Reg/Ack handshake.
- Bit 1 <u>Enable Data Transfer on Port B</u>. Set to enable the Port B Reg/Ack handshake.
- Bit 2 Port A to Port B. If set, data transfer is from Port A to Port B. If reset, data transfer is from Port B to Port A. In order to avoid any glitches on the request lines, the state of this bit should not be altered at the same time as the enable data transfer bits 0 or 1 above.
- Bit 3 <u>uProcessor Parity Enable</u>. Set if parity is to be checked on the microprocessor interface. It will only be checked when writing to the Fifo Data Register or reading from the Fifo Data or Checksum Registers, or during a Port A Request/Acknowledge transfer in 16 bit mode. The chip will, however, always re-generate parity ensuring that correct parity is written to the RAM or read on the microprocessor interface.
- Bit 4 Port A Parity Enable. Set if parity is to be checked on Port A. It is checked when accessing the Fifo Data Register in 16 bit mode, or during a Port A Request/Acknowledge transfer. The chip will, however, always re-generate parity ensuring that correct parity is written to the RAM or read on the Port A interface.
- Bit 5 Port B Parity Enable. Set if Port B data has valid byte parities. If it is not set, byte parity is generated internally to the chip when writing to the RAMS. Byte parity is not checked when writing from Port B, but always checked when reading to Port B.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

.

8/24/89-7

...

Bit 6 <u>Checksum Enable</u>. Set to enable writing to the 16 bit checksum register. This register accumulates a 16 bit checksum for all RAM accesses, including accesses to the Fifo Data Register, as well as all writes to the checksum register. This bit must be reset before reading from the Checksum Register.

Bit 7 <u>Port A Master</u>. Set if Port A is to operate in the master mode on Port A during the data transfer.

Data Transfer Status Register (Read Only)

(

Register Address 2. This register is cleared by the reset signal or by writing to the reset bit.

يري المناجب والمراجب والمتراجب

Data in RAM X or RAM Y. Set if any bits are true in the RAM X, RAM Y, or Port A Bit 0 15 byte address registers. <u>uProc Port Parity Error</u>. Set if the uProc Parity Enable bit is set and a parity error is detected on the Bit 1 20 microprocessor interface during any RAM access or write to the Checksum Register in 16 bit mode. Port A Parity Error. Set if the Port A Bit 2 Parity Enable bit is set and a parity error is detected on the Port A 25 interface during any RAM access or write to the Checksum Register. Port B Parallel Parity Error . Set if the chip is configured as the parity Bit 3 30 chip, is not in parity correct mode, and a non zero result is detected when the Parity Sync signal is true. It is also ۰., set whenever data is read out onto Port B and the data being read back through the bidirectional buffer does not 35 compare. Bits 4-7 Port B Bytes 0-3 Parity Error. Set whenever the data being read out of the RAMs on the Port B side has bad parity. 40

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

.

10

-124-

(

Ram Access Control Register (Read/Write)

(

 \bigcirc

5

10

15

20

2,5

35

ं 30

Register Address 3. This register is cleared by the reset signal or by writing to the reset bit. The Enable Data Transfer bits in the Data Transfer Control Register must be reset before attempting to write to this register, else the write will be ignored.

- Bit 0 <u>Port A byte address 0</u>. This bit is the least significant byte address bit. It is read directly bypassing any inversion done by the invert bit in the Data Transfer Configuration Register.
- Bit 1 Port A byte address 1. This bit is the most significant byte address bit. It is read directly bypassing any inversion done by the invert bit in the Data Transfer Configuration Register.
- Bit 2 Port A to RAM X. Set if Port A is accessing RAM Y, and reset if it is accessing RAM X.
- Bit 3 <u>Port B to RAM X</u>. Set if Port B is accessing RAM Y, and reset if it is accessing RAM X.
- Bit 4 Long Burst. If the chip is configured to transfer data on Port A as a master, and this bit is reset, the chip will only negate Port A Ack/Rdy after every 8 bytes, or 4 words in 16 bit mode, have been transferred. If this bit is set, Port A Ack/Rdy will be negated every 16 bytes, or 8 words in 16 bit mode.

Bits 5-7 Not Used.

RAM X Address Register (Read/Write)

Register Address 4. This register is cleared by the reset signal or by writing to the reset bit. The Enable Data Transfer bits in the Data Transfer Control

 $\mathbf{a}_{1}^{(1)} \in \{1, 2, \dots, N\}$

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

والمراجع ومعادية ويعينين والمروم المراور الوراجي المرور المراور

-125-

6

Register must be reset before attempting to write to this register, else the write will be ignored.

| Bits 0-4 | RAM X word address |
|----------|--------------------|
| Bit 5 | RAM X full |
| Bits 6-7 | Not Used |

RAM Y Address Register (Read/Write)

r

Register Address 5. This register is cleared by the reset signal or by writing to the reset bit. The Enable Data Transfer bits in the Data Transfer Control Register must be reset before attempting to write to this register, else the write will be ignored.

| Bits | 0-4 | RAM | Y | word | address |
|------|-----|-----|---|------|---------|
| Bit | 5 | RAM | Y | full | • |
| Bits | 6-7 | Not | Ū | sed | |

15

20

•

5

10

Fifo Data Register (Read/Write)

Register Address 6. The Enable Data Transfer bits in the Data Transfer Control Register must be reset before attempting to write to this register, else the write will be ignored. The Port A to Port B bit in the Data Transfer Control register must also be set before writing this register. If it is not, the RAM controls will be incremented but no data will be written to the RAM. For consistency, the Port A to PortB should be reset prior to reading this register.

.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

· · · ·

.

8/24/89-7

Bits 0-7 are Fifo Data. The microprocessor may access the FIFO by reading or writing this register. The RAM control registers are updated as if the access was using Port A. If the chip is configured with a 16 bit CPU Interface the most significant byte will use the Port A 0-7 data lines, and each Port A access will . increment the Port A byte address by 2.

Port A Checksum Register (Read/Write)

V.

 \bigcirc

•

5

10

15

20

Register Address 7. This register is cleared by the reset signal or by writing to the reset bit.

Bits 0-7 are Checksum Data. The chip will accumulate a 16 bit checksum for all Port A accesses. If the chip is configured with a 16 bit CPU interface, the most significant byte is read on the Port A 0-7 data lines. If data is written directly to this register it is added to the current contents rather than overwriting them. It is important to note that the Checksum Enable bit in the Data Transfer Control Register must be set to write this register and reset to read it.

PROGRAMMING THE FIFO CHIP

In general the fifo chip is programmed by writing to the data transfer configuration and control registers to enable a data transfer, and by reading

.

2. Č

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-126-

the data transfer status register at the end of the transfer to check the completion status. Usually the data transfer itself will take place with both the Port A and the Port B handshakes enabled, and in this case the data transfer itself should be done without any other microprocessor interaction. In some applications, however, the Port A handshake may not be enabled, and it will be necessary for the microprocessor to fill or empty the fifo by repeatedly writing or reading the Fifo Data Register.

-127-

Ľ

Since the fifo chip has no knowledge of any byte counts, there is no way of telling when any data transfer is complete by reading any register within this chip itself. Determination of whether the data transfer has been completed must therefore be done by some other circuitry outside this chip.

The following C language routines illustrate how the parity FIFO chip may be programmed. The routines assume that both Port A and the microprocessor port are connected to the system microprocessor, and return a size code of 16 bits, but that the hardware addresses the Fifo chip as long 32 bit registers.

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

NetApp Ex. 1002, pg. 780

10

5

20

· · · ·

Ų.

15

 \bigcirc

-128-

۲

``

| | | struct FIFO_regs (| |
|--------------|------|---|---|
| | | unsigned char config,al,a2,a3 ; | |
| 0 | | unsigned char control,bl,b2,b3; | |
| \mathbf{O} | | unsigned char status,cl,c2,c3; | |
| | 5 | unsigned char ram_access_control,d1,d2,d3; | |
| | | unsigned char ram_X_addr,el,e2,e3; | |
| | | unsigned char ram_Y_addr,fl,f2,f3; | |
| | | unsigned long data; | |
| | | unsigned int checksum, hl; | |
| | 10 | }; | |
| • | | • • | • |
| | | <pre>#define FIFO1 ((struct FIFO_regs*) FIFO_BASE_ADDRESS)</pre> | |
| | | #define FIFO RESET 0x80 | |
| | | #define FIFO_16_BITS 0x08 | |
| | | #define FIFO_CARRY_WRAP 0x40 | |
| | 15 | ødefine FIFO PORT A ENABLE Ox01 | |
| | | #define FIFO PORT B ENABLE 0x02 | |
| | | #define FIFO PORT ENABLES 0x03 | |
| | | #define FIFO PORT A TO B 0x04 | |
| | | ødefine FIFO CHECKSUM ENABLE 0x40 | |
| | 20 | #define FIFO DATA IN RAM 0x01 | • |
| | 20 | #define FIFO_FORCE_RAM_FULL 0x20 | |
| | | | |
| | | #define PORT_A_TO_PORT_B(fifo) ((fifo-> control) & 0x04) | |
| | • | <pre>#define PORT_A_BYTE_ADDRESS(fifo) ((fifo->ram_access_control) &</pre> | |
| | | | |
| | 25 | <pre>#define PORT_A_TO_RAM_Y(fifo) ((fifo->ram_access_control) &</pre> | |
| | | 0x04) | |
| | | <pre>#define PORT_B_TO_RAM_Y(fifo) ((fifo-> ram_access_control) & 0x08)</pre> | |
| | | | |
| | | /************************************** | |
| | 30 | The following routine initiates a Fifo data transfer using | 8 |
| | • | two values passed to it. | |
| | | config data This is the data to be written to the | |
| | | configuration register. | |
| | | contractor refractor. | |
| • `•. | | control data This is the data to be written to the Data | |
| | 35 | Transfer Control Register. If the data transfer | r |
| • | 55 | is to take place automatically using both the | - |
| | | Port Aand Port B handshakes, both data transfer | |
| | | enables bits should be set in this parameter. | |
| | | | |
| | | | |
| | 40 | FIFO initiate data transfer(config data, control_data) | |
| | 40 . | | |
| | | unsigned char config_data, control_data; | |
| | | L RIFOL-Neerfin - errfin dere RIFO DRCPT. /* Set | |
| | | FIFO1->config = config_data FIFO_RESET; /* Set | |
| | | Configuration value & Reset */ | |
| | | | |
| | | Attorney Docket No.: AUSP7209 | |
| | | WP1/WSW/AUSP/7209.001 8/24/89-7 | |
| • • | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | • | n an the second sec In the second | |

. .

FIF01->control = control_data & ("FIF0_PORT_ENABLES); /* Set everything but enables */ /* Set data transfer FIF01->control = control_data ; enables */ 5 } /******************* The following routine forces the transfer of any odd bytes that have been left in the Fifo at the end of a data transfer. It first disables both ports, then forces the Ram Full bits, and then re-enables the appropriate Port. 10 ****** FIFO_force_odd_length_transfer() FIFO1->control &= "FIFO_PORT_ENABLES; /* Disable Ports A & B */ if (PORT_A_TO_PORT_B(FIFO1)) { 15 if (PORT_A_TO_RAM_Y(FIFO1)) { FIF01->ram_Y_addr = FIF0_FORCE_RAM_FULL; /* Set RAM Y full */ else FIFO1->ram_X_addr = FIFO_FORCE_RAM_FULL ; /* Set RAM } 20 X full */ /* Re-Enable FIFO1->control := FIFO_PORT_B_ENABLE ; Port B */ } else { 25 if (PORT_B_TO_RAM_Y(FIFO1)) { FIF01->ram_Y_addr = FIF0_FORCE_BAM_FULL ; /* Set RAM Y full */ } else FIFO1->ram_X_addr = FIFO_FORCE_RAM_FULL ; /* Set RAM 30 X full */ /* Re-Enable FIFO1->control != FIFO_PORT_A_ENABLE ; Port A */ } } 35 /********* The following routine returns how many odd bytes have been left in the Fifo at the end of a data transfer. **** int FIFO_count_odd_bytes() 40 Ł int number_odd_bytes; number_odd_bytes=0; if (FIFO1->status & FIFO_DATA_IN_RAM) { if (PORT_A_TO_PORT_B(FIFO1)) { . 45 number_odd_bytes = (PORT_A_BYTE_ADDRESS(FIFO1)) ; if (PORT_A_TO_RAM_Y(FIFOI))

> Attorney Docket No.:AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

number_odd_bytes += (FIFO1->ram_Y_addr) * 4 ;

a second contract of a second second

NetApp Ex. 1002, pg. 782

-129-

 \bigcirc

· · · ·

• :•:

-130else number_odd_bytes += (FIFOl->ram_X_addr) * 4 ; } else (if (PORT_B_TO_RAM_Y(FIFO1)) number_odd_bytes = (FIFOl->ram_Y_addr) * 4 ; 5 else number_odd_bytes = (FIFO1->ram_X_addr) * 4 ; } } return (number_odd_bytes); } 10 /******* The following routine tests the microprocessor interface of the chip. It first writes and reads the first 6 registers. It then writes 1s, 0s, and an address pattern to the RAM, reading the data back and checking it. 15 The test returns a bit significant error code where each bit represents the address of the registers that failed. Bit 0 - config register failed Bit 1 = control register failed Bit 2 = status register failed 20 Bit 3 = ram access control register failed Bit 4 = ram X address register failed Bit 5 = ram Y address register failed Bit 6 = data register failed Bit 7 = checksum register failed 25 /* number of long words in Fifo Ram */ #define RAM_DEPTH 64 reg_expected_data[6] = { 0x7F, 0xFF, 0x00, 0x1F, 0x3F, 0x3F }; char FIFO_uprocessor_interface_test() 30 unsigned long test_data; char *register_addr; int i; char j, error; /* reset the chip */ FIF01->config = FIF0_RESET; 35 error=0; register_addr =(char *) FIF01; j=1; /* first test registers 0 thru 5 */ 40 for (i=0; i<6; i++) { *register_addr = 0xFF; /* write test data */ if (*register_addr != reg_expected_data[i]) error |= j; *register_addr = 0; /* write Os to register */ 45 if (*register_addr) error [= j; Attorney Docket No.: AUSP7209 8/24/89-7 WP1/WSW/AUSP/7209.001 the second second second second

 \bigcirc

:

.;.

-131-

0

÷.,

```
/* write test data again */
                 *register_addr = 0xFF;
                if (*register_addr 1= reg_expected_data[i]) error != j;
FIFO1->config = FIFO_RESET; /* reset the chip */
if (*register_addr) error != j; /* register should be 0 */
                                           /* go to next register */
 5
                 register_addr++;
                 j <<=l;
           }
                 /* now test Ram data & checksum registers
10
                 test is throughout Ram & then test 0s */
                                                                    { /* test
           for (test data = -1; test data i= 1; test_data++)
         for 1s & 0s */
                 FIFO1->config = FIFO RESET { FIFO_16_BITS ;
                 FIF01->control = FIF0_PORT_A_TO_B;
15
                                                      /* write data to BAM */
                 for (i=0;i<RAM DEPTH;i++)
                      FIFO1->data = test_data;
                 FIFO1->control = 0;
                 for (i=0;i<RAM_DEPTH;i++)</pre>
                                                                        /* read
                      if (FIFO1->data != test_data) error != j;
20
         & check data */
                if (FIFO1->checksum) error != 0x80;
                                                                  /* checksum
         should = 0 */
           )
25
                 /= now test Ram data with address pattern
                 uses a different pattern for every byte */.
           test_data=0x00010203;
                                            /* address pattern start */
           FIF01->config = FIF0 RESET | FIF0_16_BITS | FIF0_CARRY_WRAP;
30
           FIF01->control = FIF0_PORT_A_TO_B ; FIF0_CHECKSUM_ENABLE;
           for (i=0;i<RAM_DEPTH;i++) {
                                                 /* write address pattern */
                 FIFO1->data = test_data;
                 test_data += 0x04040404;
           }
                                          /* address pattern start */
35
           test_data=0x00010203;
           FIFO1->control = FIFO CHECKSUM ENABLE;
           for (i=0;i<RAM_DEPTH;i++) {</pre>
                 if (FIFO1->status != FIFO_DATA_IN_RAM)
                      error |= 0x04;
                                           /* should be data in ram */
                 if (FIFO1->data != test data) error != j;
                                                                 /* read &
40
          check address pattern */
                 test_data += 0x04040404;
           }
           if (FIFO1->checksum != 0x0102) error [= 0x80;
                                                                  /* test
45
          checksum of address pattern */
           FIF01->config = FIF0_RESET { FIF0_16_BITS ; /* inhibit carry
          wrap */
           FIF01->checksum = 0xFEFE;
                                            /* writing adds to checksum */
```

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

-132-

-

 \bigcirc

.

.

if (FIFO1->checksum) error [=0x80; /* checksum should be 0 */
if (FIFO1->status) error [= 0x04; /* status should be 0 */
return (error);
}

Attorney Docket No.: AUSP7209 WP1/WSW/AUSP/7209.001

8/24/89-7

.

107645/2

<u>ELAIMS</u>

 Network server apparatus for use with a data network and a mass storage device, comprising:

an interface processor unit coupleable to said network and to said mass storage device;

a host processor unit;

means in said interface processor unit for satisfying requests from said network to store data from said network on said mass storage device;

means in said interface processor unit for satisfying requests from said network to retrieve data from said mass storage device to said network;

means in said interface processor unit for satisfying requests from said host processor unit to store data from said host processor unit on said mass storage device; and

means in said interface processor unit for satisfying requests from said host processor unit to retrieve data from said mass storage device to said host processor unit.

2. Apparatus according to claim 1, wherein said interface processor unit comprises:

a network control unit coupleable to said network;

a data control unit coupleable to said mass storage device;

a buffer memory;

- 133 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW wsw/ausp/7209il.001 means in said network control unit for transmitting to said data control unit requests from said network to store specified storage data from said network on said mass storage device;

()

means in said network control unit for transmitting said specified storage data from said network to said buffer memory and from said buffer memory to said data control unit;

means in said network control unit for transmitting to said data control unit requests from said network to retrieve specified retrieval data from said mass storage device to said network; and

means in said network control unit for transmitting said specified retrieval data from said data control unit to said buffer memory and from said buffer memory to said network.

3. Apparatus according to claim ², wherein said data control unit comprises:

a storage processor unit coupleable to said mass storage device;

a file processor unit;

means on said file processor unit for translating said file system level storage requests from said network into requests to store data at specified physical storage locations in said mass storage device;

- 134 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW WSW/ausp/720911.001

• • • • • •

means or said file processor unit for instructing said storage processor unit to write data from said buffer memory into said specified physical storage locations in said mass storage device;

 \bigcirc

means on said file processor unit for translating file system level retrieval requests from said network into requests to retrieve data from specified physical retrieval locations in said mass storage device;

means on said file processor unit for instructing said storage processor unit to retrieve data from said specified physical retrieval locations in said mass storage device to said buffer memory if said data from said specified physical locations is not already in said buffer memory; and

means in said storage processor unit for transmitting data between said buffer memory and said mass storage device.

4. Apparatus according to claim 1, for use further with a buffer memory, and wherein said requests from said network to store and retrieve data include file system level storage and retrieval requests respectively, and wherein said interface processor unit comprises:

a storage processor unit coupleable to said mass storage device;

a file processor unit;

- 135 -

... ...

A REAL PROPERTY AND A REAL PROPERTY.

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW wsw/ausp/7209il.001

means on said file processor unit for translating said file system level storage requests into requests to store data at specified physical storage locations in said mass storage device;

 \bigcirc

means on said file processor unit for instructing said storage processor unit to write data from said buffer memory into said specified physical storage locations in said mass storage device;

means on said file processor unit for translating said file system level retrieval requests into requests to retrieve data from specified physical retrieval locations in said mass storage device;

means on said file processor unit for instructing said storage processor unit to retrieve data from said specified physical retrieval locations in said mass storage device to said buffer memory if said data from said specified physical locations is not already in said buffer memory; and

means in said storage processor unit for transmitting data between said buffer memory and said mass storage device.

5. Network server apparatus for use with a data network, comprising:

a network controller coupleable to said network to receive incoming information packets over said network, said incoming information packets including certain packets which contain part or all of a request to said

- 136 -

والمتحد المراجع

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW MSW/ausp/7209il.001

server apparatus, said request being in either a first or a second class of requests to said server apparatus;

a first additional processor;

 \bigcirc

·•• .

an interchange bus different from said network and coupled between said network controller and said first additional processor;

means in said network controller for detecting and satisfying requests in said first class of requests contained in said certain incoming information packets, said network controller lacking means in said network controller for satisfying requests in said second class of requests; and

means in said network controller for satisfying requests received over said interchange bus from said first additional processor.

6. Apparatus according to claim 5, wherein said means in said network controller for detecting and satisfying requests in said first class of requests, assembles said requests in said first class of requests into assembled requests before satisfying said requests in said first class of requests.

7. Apparatus according to claim 5, wherein said packets each include a network node destination address, wherein said means in said network controller for detecting and satisfying requests in said first class of requests, assembles said requests in said first class of

- 137 -

برجوبه مرارية رايت

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW wsw/ausp/7209il.001 requests, in a format which omits said network node destination addresses, before satisfying said requests in said first class of requests.

8. Apparatus according to claim 5, wherein said means in said network controller for detecting and satisfying requests in said first class includes means for preparing an outgoing message in response to one of said first class of requests, means for packaging said outgoing message in outgoing information packets suitable for transmission over said network, and means for transmitting said outgoing information packets over said network.

9. Apparatus according to claim 5, wherein said first class of requests comprises requests for an address of said server apparatus, and wherein said means in said network controller for detecting and satisfying requests in said first class comprises means for preparing a response packet to such an address request and means for transmitting said response packet over said network.

10. Apparatus according to claim 5, for use further with a second data network, said network controller being coupleable further to said second network, wherein said first class of requests comprises requests to route a message to a destination reachable over said second network, and wherein said means in said

- 138 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW WSW/AUSp/7209il.001 network controller for detecting and satisfying requests in said first class comprises means for detecting that one of said certain packets comprises a request to route a message contained in said one of said certain packets to a destination reachable over said second network, and means for transmitting said message over said second network.

 \bigcirc

11. Apparatus according to claim 10, for use further with a third data network, said network controller further comprising means in said network controller for detecting particular requests in said incoming information packets to route a message contained in said particular requests, to a destination reachable over said third network, said apparatus further comprising:

a second network controller coupled to said interchange bus and coupleable to said third data network;

means for delivering said message contained in said particular requests to said second network controller over said interchange bus; and

means in said second network controller for transmitting said message contained in said particular requests over said third network.

12. Apparatus according to claim 5, for use further with a third data network, said network

- 139 -

a second a second s

Attorney Docket No.: AUSP7209(IL)MCF/GBR/USW wsw/ausp/7209il.001

controller further comprising means in said network controller for detecting particular requests in said incoming information packets to route a message contained in said particular requests, to a destination reachable over said third network, said apparatus further comprising:

 \bigcirc

. **•••

a second network controller coupled to said interchange bus and coupleable to said third data network;

means for delivering said message contained in said particular requests to said second network controller over said interchange bus; and

means in said second network controller for transmitting said message contained in said particular requests over said third network.

13. Apparatus according to claim 5, for use further with a mass storage device, wherein said first additional processor comprises a data control unit coupleable to said mass storage device, wherein said second class of requests comprises remote calls to procedures for managing a file system in said mass storage device, and wherein said means in said first additional processor for further processing said assembled requests in said second class of requests comprises means for executing file system procedures on

- 140 -

····

Attorney Docket No.: AUSP7209(1L)MCF/GBR/WSW wsw/ausp/7209il.001 said mass storage device in response to said assembled requests.

 \bigcirc

14. Apparatus according to claim 13, wherein said file system procedures include a read procedure for reading data from said mass storage device,

said means in said first additional processor for further processing said assembled requests including means for reading data from a specified location in said mass storage device in response to a remote call to said read procedure,

said apparatus further including means for delivering said data to said network controller,

said network controller further comprising means on said network controller for packaging said data in outgoing information packets suitable for transmission over said network, and means for transmitting said outgoing information packets over said network.

15. Apparatus according to claim 14, wherein said means for delivering comprises:

a system buffer memory coupled to said interchange bus;

means in said data control unit for transferring said data over said interchange bus into said buffer memory; and

- 141 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW wsw/ausp/720911.001

means in said network controller for transferring said data over said interchange bus from said system buffer memory to said network controller.

()

16. Apparatus according to claim 13, wherein said file system procedures include a read procedure for reading a specified number of bytes of data from said mass storage device beginning at an address specified in logical terms including a file system ID and a file ID, said means for executing file system procedures comprising:

means for converting the logical address specified in a remote call to said read procedure to a physical address; and

means for reading data from said physical address in said mass storage device.

17. Apparatus according to claim 16, wherein said mass storage device comprises a disk drive having a numbered tracks and sectors, wherein said logical address specifies said file system ID, said file ID, and a byte offset, and wherein said physical address specifies a corresponding track and sector number.

18. Apparatus according to claim 13, wherein said file system procedures include a read procedure for reading a specified number of bytes of data from said mass storage device beginning at an address specified in logical terms including a file system ID and a file ID,

- 142 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW wsw/ausp/7209il.001 said data control unit comprising a file processor coupled to said interchange bus and a storage processor coupled to said interchange bus and coupleable to said mass storage device,

 \bigcirc

said file processor comprising means for converting the logical address specified in a remote call to said read procedure to a physical address,

said apparatus further comprising means for delivering said physical address to said storage processor,

said storage processor comprising means for reading data from said physical address in said mass storage device and for transferring said data over said interchange bus into said buffer memory; and

means in said network controller for transferring said data over said interchange bus from said system buffer memory to said network controller.

19. Apparatus according to claim 13, wherein said file system procedures include a write procedure for writing data contained in an assembled request, to said mass storage device,

said means in said first additional processor for further processing said assembled requests including means for writing said data to a specified location in said mass storage device in response to a remote call to said read procedure.

. - 143 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW WSW/#USp/72091L.001 - 20. Apparatus according to claim 5, wherein said network controller comprises:

a microprocessor;

a local instruction memory containing local instruction code;

a local bus coupled between said microprocessor and said local instruction memory;

bus interface means for interfacing said microprocessor with said interchange bus at times determined by said microprocessor in response to said local instruction code; and

network interface means for interfacing said microprocessor with said data network,

said local instruction memory including all instruction code necessary for said microprocessor to perform said function of detecting and satisfying requests in said first class of requests.

21. Network server apparatus for use with a data network, comprising:

a network controller coupleable to said network to receive incoming information packets over said network, said incoming information packets including certain packets which contain part or all of a message to said server apparatus, said message being in either a first or a second class of messages to said server apparatus,

- 144 -

Attorney Docket No.: AUSP7209(IL)NCF/GBR/WSW wsw/ausp/7209il.001 said messages in said first class of messages including certain messages containing requests;

a host computer;

 $\langle \rangle$

•••••

an interchange bus different from said network and coupled between said network controller and said host computer;

means in said network controller for detecting and satisfying said requests in said first class of messages; and

means for satisfying requests received over said interchange bus from said host computer.

22. Apparatus according to claim 21, wherein said means in said network controller for detecting and satisfying requests in said first class includes means for preparing an outgoing message in response to one of said requests in said first class of messages, means for packaging said outgoing message in outgoing information packets suitable for transmission over said network, and means for transmitting said outgoing information packets over said network.

23. Apparatus according to claim 21, for use further with a second data network, said network controller being coupleable further to said second network, wherein said first class of messages comprises messages to be routed to a destination reachable over said second network, and wherein said means in said

- 145 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW WSW/ausp/7209il.001 network controller for detecting and satisfying requests in said first class comprises means for detecting that one of said certain packets includes a request to route a message contained in said one of said certain packets to a destination reachable over said second network, and means for transmitting said message over said second network.

24. Apparatus according to claim 21, for use further with a third data network, said network controller further comprising means in said network controller for detecting particular messages in said incoming information packets to be routed to a destination reachable over said third network, said apparatus further comprising:

a second network controller coupled to said interchange bus and coupleable to said third data network;

means for delivering said particular messages to said second network controller over said interchange bus, substantially without involving said host computer; and

means in said second network controller for transmitting said message contained in said particular requests over said third network, substantially without involving said host computer.

- 146 -

Attorney Docket No.: AUSP7209(1L)MCF/GBR/VSW wsw/ausp/7209il.001

()

25. Apparatus according to claim 21, for use further with a mass storage device, further comprising a data control unit coupleable to said mass storage device,

said network controller further comprising means in said network controller for detecting ones of said incoming information packets containing remote calls to procedures for managing a file system in said mass storage device, and means in said network controller for assembling said remote calls from said incoming packets into assembled calls, substantially without involving said host computer,

said aggaratus further comprising means for delivering said assembled file system calls to said data control unit over said interchange bus substantially without involving said host computer, and said data control unit comprising means in said data control unit for executing file system procedures on said mass storage device in response to said assembled file system calls, substantially without involving said host computer.

26. Apparatus according to claim 21, wherein said network controller comprises:

a microprocessor;

 \bigcirc

a local instruction memory containing local instruction c:de;

- 147 -

Attorney Docket No.: AUSP7209(IL)MCF/GBR/WSW WSW/ausp/720911.001 a local bus coupled between said microprocessor and said local instruction memory;

bus interface means for interfacing said microprocessor with said interchange bus at times determined by said microprocessor in response to said local instruction code; and


network interface means for interfacing said microprocessor with said data network,

said local instruction memory including all instruction code necessary for said microprocessor to perform said function of detecting and satisfying requests in said first class of requests.

For the Applicant,

Sanford T. Colb & Co. C:17980

- 148 -




. •

AUSPEX SYSTEMS, INC.


T


TWELVE SHEETS SHEET NO. TWO



•••••

TWELVE SHEETS SHEET NO. THREE





4 of 12


.


. .. .

5 of 12

AUSPEX SYSTEMS, INC.


٠...







AUSPEX SYSTEMS, INC.

TWELVE SHEETS SHEET NO. SIX







. ...

•••••

FIG.-7B





FIG.-7C



. - ...

AUSPEX SYSTEMS, INC.

Sec. 2

TWELVE SHEETS SHEET NO. ELEVEN




FIG.-8B

NetApp Ex. 1002, pg. 812

2 I.L.

AUSPEX SYSTEMS, INC.

TWELVE SHEETS SHEET NO. TWELVE




FIG.-8C

370 18 GÚ B 18



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10097493 A

(43) Date of publication of application: 14.04.98

| (51) Int. Ci | G06F 13/368 G06F 15/16 | | |
|---|---------------------------|-----------------|--|
| (21) Application | number: 09143702 | (71) Applicant: | SUN MICROSYST INC |
| (22) Date of filing: 02.06.97 (30) Priority: 31.05.96 U8 96 656641 | | (72) Inventor: | 8CHMAHL KENNETH A TEDONE MATTHEW J 8CHELL JOHN C KARMINSKY IGOR CHAN RAY P |

(54) METHOD AND DEVICE FOR GIVING BUS CONTROLLING RIGHT COPYRIGHT: (C)1998, JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a method for giving ownership of resources between plural devices without using an external arbiter by giving up an eccess to a bus when a timer terminates.

SOLUTION: A bus 101 is shared by two processors 102 and 103 in the same computer system 100. The processor 102 is allowed to access the bus 101 only while it is in its designated controlling right state and similarly, the processor 103 is allowed to access the bus 101 only while it is in its designated controlling right state. Thus, the scramble for the bus 101 is prevented by only either of the processors 102 and 103 accessing the bus 101 at a time. The bus controlling right state of the system is decided by a token, I.e., a signal which is generated by the processors 102 and 103. That is, the processors 102 and 103 generate a signal onto a line 130 each time they acquire an access to the bus 101, every time they abandon the access to the bus 101, or whenever they desire to acquire an access to the bus 101.

-1-

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-97493

(43)公開日 平成10年(1998)4月14日

| (51)Int.Cl.* | | 識別記号 | FI | | | |
|--------------|--------|------|------|--------|-------|--|
| G06F | 13/368 | | G06F | 13/368 | Z | |
| | 15/16 | 360 | | 15/16 | 360 R | |

審査請求 未請求 請求項の数25 OL (全 10 頁)

}


| (21)出顧番号 | 特顧平9-143702 | (71)出顧人 | 597004720 |
|--------------------------------------|--------------------------------|---------|---|
| (22)出顧日 | 平成9年(1997)6月2日 | | サン・マイクロシステムズ・インコーボレ ーテッド Sun Microsystems, In |
| (31)優先権主張番号 (32)優先日 (33)優先権主張国 | 656641 1996年5月31日 米国(US) | | c. アメリカ合衆国カリフォルニア州94043- 1100,マウンテン・ヴュー,ガーシア・ア ヴェニュー 2550,エムエス・ピーエイエ ル1-521 |
| | | (74)代理人 | 弁理士 社本 一夫 (外4名) |

最終頁に続く

(54)【発明の名称】 パス支配権を渡す方法および装置

(57)【要約】

【課題】 バスの支配権を渡す方法を提供する。 【解決手段】 バスが使用可能か否かについて判定を行 う(701)。バスが使用可能な場合(702)、バス にアクセスしかつ前記バスにアクセスしていることを示 す信号を発生し、またバスへのアクセスに応答してタイ マを起動する(705)。タイマが満了したとき(70 6)、前記バスへのアクセスを譲る(707)。



40

【特許請求の範囲】

T

【請求項1】バス支配権を渡す方法であって、

バスが使用可能か否かについて判定を行うステップと、 前記バスが使用可能な場合、前記バスにアクセスし、か つ前記バスにアクセスしていることを示す信号を発生す るステップと、

1

前記バスへのアクセスに応答してタイマを起動するステ ップと、

前記タイマが満了したとき、前記バスへのアクセスを放 棄するステップと、から成るととを特徴とするバス支配 10 権渡し方法。

【請求項2】請求項1記載の方法であって、更に、前記 バスへのアクセスを放棄した後前記タイマを再起動させ るステップ、を含むことを特徴とするバス支配権渡し方 法。

【請求項3】請求項1記載の方法であって、更に、前記 バスへのアクセスを放棄したことを示す信号を発生する ステップ、を含むことを特徴とするバス支配権渡し方 法.

【請求項4】請求項1記載の方法であって、更に、前記 20 能媒体。 バスが使用不可能な場合、所定時間量より長く前記バス がアクセスされているか否かについて判定を行い、かつ 前記所定時間量よりも長く前記バスがアクセスされてい る場合、前記パスへのアクセスを獲得するステップ、を 含むことを特徴とするバス支配権渡し方法。

【請求項5】請求項1記載の方法において、バスが使用 可能か否かについて判定を行う前記のステップは、バス ・エージェントがバスにアクセスしていることを示す信 号を前記バス・エージェントが発生したか否かを調べる ためにチェックを行うステップ、から成ることを特徴と 30 するバス支配権渡し方法。

【請求項6】一連の命令を記憶してあるコンピュータ読 み取り可能媒体であって、前記一連の命令は、プロセッ サによって実行させたときに、

バスが使用可能か否かについて判定を行うステップと、 前記バスが使用可能な場合、前記バスにアクセスし、か つ前記バスにアクセスしていることを示す信号を発生す るステップと、

前記バスへのアクセスに応答してタイマを起動するステ ップと.

前記タイマが満了したとき、前記バスへのアクセスを放 棄するステップと、を前記プロセッサに行わせること、 を特徴とするコンピュータ読み取り可能記憶媒体。 【請求項7】請求項6記載のコンピュータ読み取り可能

媒体であって、更に、前記プロセッサによって実行させ たときに、前記バスへのアクセスを放棄した後前記タイ マを再起動させるステップを、前記プロセッサに行わせ る命令を含むこと、を特徴とするコンピュータ読み取り 可能媒体。

【翰求項8】請求項6記載のコンピュータ読み取り可能 50 【請求項18】コンピュータ・システムであって、

媒体であって、更に、前記ブロセッサによって実行させ たときに、前記バスへのアクセスを放棄したことを示す 信号を発生するステップを、前記プロセッサに行わせる 命令を含むこと、を特徴とするコンピュータ読み取り可 能媒体。

2

【請求項9】請求項6記載のコンピュータ読み取り可能 媒体であって、更に、前記プロセッサによって実行させ たときに、前記バスが使用不可能な場合、所定時間量よ り長く前記バスがアクセスされているか否かについて判 定を行い、前記所定時間量よりも長く前記バスがアクセ スされている場合、前記バスへのアクセスを獲得するス テップを、前記プロセッサに行わせる命令を含むこと、 を特徴とするコンピュータ読み取り可能媒体。

【請求項10】請求項6記載のコンピュータ読み取り可 能媒体において、バスが使用可能か否かについて判定を 行う前記のステップは、バス・エージェントが前記バス にアクセスしていることを示す信号を前記バス・エージ ェントが発生したか否かを調べるチェックを行うステッ ブから成ること、を特徴とするコンピュータ読み取り可

【請求項11】プロセッサであって、

資源に結合した構成要素から第1信号を受信したとき、 前記プロセッサに前記資源へのアクセスを許可し、前記 構成要素から第2信号を受信したとき、前記資源へのア クセスを前記構成要素に譲る、資源アクセス・ユニッ ト、を備えていることを特徴とするブロセッサ。 【請求項12】請求項11記載のプロセッサであって、 軍に

前記資源アクセス・ユニットに結合してあり、前記ブロ セッサが前記資源へのアクセスを獲得したときに第3の 信号を発生し、前記ブロセッサが前記資源へのアクセス を放棄したとき第4の信号を発生する信号発生ユニッ ト、を備えていることを特徴とするブロセッサ。 【請求項13】請求項11記載のプロセッサであって、 更に、前記信号発生ユニットに結合してあり、前記第3 および第4の信号が発生されたときに、時間期間を割り 当てるタイマを備えていることを特徴とするブロセッ サ。

【請求項14】請求項11記載のプロセッサにおいて、 前記構成要素は第2プロセッサであること、を特徴とす るブロセッサ。

【請求項15】請求項11記載のプロセッサにおいて、 前記構成要素は複数のプロセッサであること、を特徴と するブロセッサ。

【請求項16】請求項11記載のプロセッサにおいて、 前記資源はバスであること、を特徴とするブロセッサ。 【請求項17】請求項11記載のプロセッサにおいて、 前記資源はメモリであること、を特徴とするブロセッ サ。

A) バスと

B)前記バスに結合した第1ブロセッサであって、

1)前記第1プロセッサが前記バスへのアクセスを獲得 したときに第1信号を発生し、前記第1プロセッサが前 記バスへのアクセスを譲ったときに第2信号を発生する 第1信号発生ユニットと、

3

2) 第3 信号を受信したときに前記第1 プロセッサに前 記バスへのアクセスを許可し、第4信号を受信したとき に前記バスへのアクセスを譲る第1バス・アクセス・ユ ニットと、を有する前記第1プロセッサと、

C)前記バスおよび前記第1ブロセッサに結合した第2 プロセッサであって、

1)前記第2ブロセッサが前記パスへのアクセスを獲得 したとき前記第4信号を発生し、前記第2 ブロセッサが 前記バスへのアクセスを譲ったとき前記第3信号を発生 する第2信号発生ユニットと、

2)前記第2信号を受信したときに前記第2プロセッサ に前記バスへのアクセスを許可し、前記第1信号を受信 したときに前記バスへのアクセスを譲る第2バス・アク セス・ユニットと、を有する前記第2 プロセッサと、か 20 ら成るコンピュータ・システム。

【請求項19】請求項18記載のコンピュータ・システ ムであって、更に、前記第1および第2ブロセッサに結 合した記憶装置のアレイを備えていること、を特徴とす るコンピュータ・システム。

【請求項20】請求項18記載のコンピュータ・システ ムであって、更に、前記バスに結合した環境サービス・ センタを備えていること、を特徴とするコンピュータ・ システム。

【請求項21】メモリと、バスと、表示装置とを含む、 プロセッサをベースとするシステムと通信するように構 成したバス・エージェント内に常駐するバス仲裁装置で あって

前記バスに結合した構成要素からの第1信号を受信した ときに、前記バス・エージェントに前記バスへのアクセ スを許可し、前記構成要素からの第2信号を受信したと きに、前記バスへのアクセスを前記構成要素に譲る、資 源アクセス・ユニット、を備えていることを特徴とする バス仲裁装置。

【請求項22】請求項21記載のバス仲裁装置であっ て、更に、

前記資源アクセス・ユニットに結合してあり、前記バス ・エージェントが前記資源へのアクセスを獲得したとき に第3信号を発生し、前記バス・エージェントが前記資 源へのアクセスを譲ったときに第4信号を発生する信号 発生ユニット、を備えていることを特徴とするバス仲裁 装置。

【請求項23】第1パス・エージェントと第2パス・エ ージェントとの間でバスを仲裁するシステムであって、

獲得したときに第1信号を発生し、前記第1バス・エー ジェントが前記バスへのアクセスを譲ったときに第2信 号を発生する第1信号発生ユニットと、

4

第3信号を受信したときに前記第1パス・エージェント に前記バスへのアクセスを許可し、第4信号を受信した ときに前記バスへのアクセスを譲る第1バス・アクセス ・ユニットであって、前記第1信号発生ユニットと前記 第1パス・アクセス・ユニットは前記第1パス・エージ ェント内に常駐した、前記の第1バス・アクセス・ユニ 10 ットと、

前記第2バス・エージェントが前記バスへのアクセスを 獲得したときに前記第4信号を発生し、前記第2バス・ エージェントが前記バスへのアクセスを譲ったときに前 記第3信号を発生する第2信号発生ユニットと、

前記第2信号を受信したときに前記第2バス・エージェ ントに前記バスへのアクセスを許可し、前記第1信号を 受信したときに前記バスへのアクセスを譲る第2バス・ アクセス・ユニットであって、前記第2信号発生ユニッ トと前記第2バス・アクセス・ユニットは前記第2バス ・エージェント内に常駐した、前記の第2バス・アクセ

ス・ユニットと、から成るバス仲裁システム。 【請求項24】請求項23記載のシステムであって、更 に、前記第1および第2バス・エージェントに結合した 記憶装置のアレイを備えていること、を特徴とするバス 仲裁システム

【請求項25】請求項23記載のシステムであって、更 に、前記バスに結合した環境サービス・センタを備えて いること、を特徴とするバス仲裁システム。 【発明の詳細な説明】

30 [0001]

【発明の属する技術分野】本発明は、バス調整 (bus re gulation)の分野に関する。更に特定すれば、本発明 は、多数の装置間でバス支配権を渡す方法および装置に 関するものである。

[0002]

【従来の技術】多数の装置がバス上に常駐する場合、と のバスに対するアクセスの調整が必要となる。バスに対 するアクセスを調整することによって、通信を望む多数 の装置が同時に異なる転送のために制御ラインおよびデ

40 ータ・ラインをアサートしてバス競合が発生しないこと を保証する。

【0003】バス・アクセスを調整する手法の1つに、 システムにおいて1つ以上のバス・マスタを使用すると とが挙げられる。バス・マスタとは、バスに対するアク セスを制御するものである。これは、全てのバス要求を 開始(initiate)し制御する。ブロセッサはメモリ装置に 対するアクセスについてのバス要求を開始できなければ ならないので、常に1つのバス・マスタとなる。メモリ 装置はリード (read) およびライト (write) 要求に応 前記第1バス・エージェントが前記バスへのアクセスを 50 答するが、決してそれ自体の要求を発生しないので、通

5 常スレーブである。 【0004】多数の中央演算ユニット(CPU)がある 場合、または入出力(1/0)装置がバス・トランザク ションを開始できる場合、バスは多数のマスタを有する ことになる。多数のマスタがある場合、どれが次にバス を獲得するのかを決定するために、マスタ間の仲裁法 (arbitration scheme)が必要となる。この仲裁法を実 施するにはバス・アービタを典型的に用いる。あるバス 仲裁法においては、バスの使用を望む装置がバス要求を 送り、その後バスをこれに付与する。付与後、その装置 10 セッサが資源へのアクセスを譲ったときに第4信号を発 はバスを使用することができ、後に、バスをもはや必要 としないことをバス・アービタに知らせる。すると、バ ス・アービタは別の装置にバスを付与することができ る。殆どのマルチ・マスタ・バス (multi-master bus) は、要求および付与を行うために1組のバス信号を有し ている。各装置がバスを解放するためにそれ自体の要求 ラインを用いない場合、バス解放ラインも必要となる。 ときとして、バス仲裁に用いるそれら信号が物理的に別 個のラインを有することがあり、一方他のシステムで は、バスのデータ・ラインをとの機能のために用いるも 20 かしながら、本発明はとれら具体的な詳細がなくても実 のがある。仲裁は多くの場合固定の優先順位であり、デ イジー・チェイン装置の場合と同様である。あるいは、 どのマスタがバスを獲得するかを不規則に選択するほぼ 公正な方法がある。 [0005] 【発明が解決しようとする課題】しかしながら、バス・ アービタの使用にはいくつかの欠点がある。パス・アー ビタを追加することにより、動作のために追加の電力が 必要となる。これは、厳しい電力制限の下で動作するコ ンピュータ・システムにとっては問題である。また、パ 30 ス・アービタを実装すると、コンピュータ・システム内 に追加の空間も必要となる。このように、コンピュータ ・システムの環境によっては、物理的空間の可用性がバ ス・アービタの実装を許さない場合がある。恐らく最も 重要なのは、仲裁の目的のために追加の構成要素を用い ることによって、コンピュータ・システム全体に望まし くないコストを付加することである。 【0006】したがって、必要としているのは、外部の アービタを用いることなく、複数の装置間で資源の所有 権を渡す装置である。

[0007]

【課題を解決するための手段】以下、資源の支配権を渡 す方法について説明する。この方法によれば、バスを使 用すべきか否かを判定する。バスを使用すべき場合、バ スが使用可能か否かの判定を行う。バスが使用可能な場 合、バスにアクセスし、バスをアクセスしていることを 示す信号を発生する。また、タイマも起動し、このタイ マが満了したときバスへのアクセスを譲る。

【0008】次に、共有資源の支配権を渡すプロセッサ について説明する。このブロセッサは資源アクセス・ユ 50 コンピュータ・ユーザに情報を表示するために、バス1

6 ニットを備えている。資源アクセス・ユニットは、資源 に結合してある構成要素からの第1信号を受信したと き、そのプロセッサの資源へのアクセスを許可する。資 源アクセス・ユニットは、前記構成要素からの第2信号 を受信したとき、資源のアクセスを前記構成要素に譲 る。更に、プロセッサは信号発生ユニットを備えてい る。この信号発生ユニットは資源アクセス・ユニットに 結合してある。信号発生ユニットは、ブロセッサが資源 へのアクセスを獲得したときに第3信号を発生し、ブロ 生する。

[0009]

【発明の実施の形態】添付図面においては、本発明を限 定としてではなく一例として示す。尚、同様の参照番号 は同様の要素を示すものとする。

【0010】これより、メモリ内のデータにアクセスす る方法および装置について説明する。以下の記述におい ては、説明の目的のために、多数の具体的な詳細を示 し、本発明の完全な理解が得られるようにしてある。し

現可能であることは、当業者には明白であろう。他の場 合には、公知の構造および装置をブロック図形式で示す ことにより、本発明を不必要に曖昧にするのを回避す る.

【0011】図1を参照すると、本発明の好適実施例を 実装可能なコンピュータ・システムを100で示してい る。コンピュータ・システム100は、情報を通信する ためのバスまたはその他の通信手段101、およびバス 101に結合してあり情報を処理するプロセッサ10

```
2,103を備えている。更に、システム100は、バ
  ス101に結合してあり、情報およびプロセッサ10
  2、103が実行する命令を格納する、ランダム・アク
  セス・メモリ(RAM)またはその他のダイナミック記
  憶装置104(主メモリと呼ぶ)も備えている。主メモ
  リ104は、プロセッサ102、103による命令の実
  行中に、一時的な変数やその他の中間情報を格納するた
  めにも使用可能である。また、コンピュータ・システム
  100は、バス101に結合してあり、ブロセッサ10
  2.103のために静的な情報および命令を格納するリ
40 ード・オンリ・メモリ (ROM) および/またはその他
  のスタティック記憶装置106も備えている。データ記
  憶装置107はバス101に結合してあり、情報および
  命令を格納する。ブロセッサ102または103によっ
  て実行可能なコンピュータ読み取り可能媒体からの命令
  は、データ記憶装置107に格納することができる。礎
  気ディスクまたは光ディスクのようなデータ記憶装置1
  07およびそれに対応するディスク駆動装置をコンピュ
  ータ・システム100に結合することができる。
  【0012】また、コンピュータ・システム100は、
```

01を通じて、陰極線管(CRT)のような表示装置1 21にも結合可能である。英数字およびその他のキーを 含む英数字入力装置122が、通常、バス101に結合 してあり、情報およびコマンド選択をプロセッサ10 2,103に伝達する。別のタイプのユーザ入力装置に は、マウス、トラックボール、または方向情報およびコ マンド選択をプロセッサ102に伝達すると共に、表示 装置121上でのカーソルの動きを制御するカーソル方 向キーのようなカーソル制御部123がある。この入力 装置は、典型的に、2方向の軸、即ち第1軸(例えば、 10 x)および第2軸(例えば、y)に2の自由度を有し、 入力装置が平面内における位置を指定できるようになっ ている。

7

F

【0013】あるいは、スタイラスやペンのような他の 入力装置を用いて表示装置との双方向通信を行うことも 可能である。スタイラスまたはペンを用いてコンピュー タ画面上に表示させた物に触れることによって、表示物 を選択することができる。コンピュータは、接触感応画 面を実装することによってその選択を検出する。同様 選択することも可能である。したがって、このような装 置は、マウスまたはトラックボールを内蔵したシステム におけるような「ポイントおよびクリック (point and click)」の代わりに、単一の動作として、選択位置およ び選択を検出することができる。スタイラスおよびペン に基づく入力装置、ならびに接触および光感応画面は、 当該分野においては公知である。このようなシステム は、122のようなキーボードがなくてもよく、その場 合、全てのインターフェースは、スタイラスを通じた書 き込み器具(ペンのような)として提供し、書き込んだ 30 テキストは光学文字認識(OCR)技術を用いて解釈す る。

【0014】図1は本発明の一実施例を示し、バス10 1は、同一コンピュータ・システム100内の2つのプ ロセッサ102,103間で共有する。パス競合を防止 するためには、一度にブロセッサ102または103の 一方のみがバス101にアクセスするようにすればよ い。プロセッサ102には、それに指定したバス支配権 状態の間のみ、バス101へのアクセスを許可する。同一 様に、ブロセッサ103には、それに指定したバス支配 40 権状態の間のみ、バス101へのアクセスを許可する。 システムのバス支配権状態は、プロセッサ102,10 3が発生するトークン即ち信号によって決定する。本発 明の一実施例では、プロセッサ102,103は、バス 101へのアクセスを獲得する毎、パス101へのアク セスを放棄する毎、またはバス101へのアクセスの獲 得を希望する毎に、ライン130上に信号を発生する。 本発明の別の実施例では、ブロセッサの一方がライン1 30上に発生する信号は、単一の信号でも複数の信号で もよい。ブロセッサ102が発生する信号は、ライン1 50 の他の公知のインターフェースによって実施可能であ

30を通じてプロセッサ103に送り、プロセッサ10 3が発生する信号はライン130を通じてブロセッサ1 02に送る。各ブロセッサには、それ自体が発生した信 号および他方のプロセッサが発生した信号のコピーをも たせる。各プロセッサは、システム100の現在のバス 支配権状態を認識している。

8

【0015】図2は本発明の一実施例を示し、ここで は、第1コンピュータ・システム250からのプロセッ サ102および第2コンピュータ・システム251から の第2のプロセッサ202が、共有資源210に対する アクセスを共有する。共有資源210は、一度にプロセ ッサ102またはブロセッサ202のいずれか一方によ ってのみアクセスが可能な資源である。共有資源210 は、例えば、バスまたはメモリである。共有資源210 は直接プロセッサ102,202に結合するか、あるい は他のバスまたは構成要素を介してプロセッサ102, 202に結合することもできる。プロセッサ102に は、それに指定した資源支配権状態の間のみ、共有資源 210へのアクセスを許可する。プロセッサ202に

に、ライト・ペンおよび光感応画面を用いて、表示物を 20 は、それに指定した資源支配権状態の間のみ、共有資源 210へのアクセスを許可する。システムの資源支配権 状態は、ブロセッサ102,202が発生するトークン 即ち信号によって決定する。本発明の一実施例では、ブ ロセッサ102,202は、これらが共有資源210へ のアクセスを獲得する毎、共有資源210へのアクセス を放棄する毎、または共有資源210へのアクセスの獲 得を希望する毎に、信号を発生する。本発明の一実施例 では、プロセッサ102または202が発生する信号 は、単一の信号でも複数の信号でもよい。プロセッサ1 02が発生した信号はライン230を通じてプロセッサ

> 202に送り、ブロセッサ202が発生した信号はライ ン230を通じてブロセッサ102に送る。各ブロセッ サは、それ自体および他方のプロセッサが発生した信号 のコピーを有する。各ブロセッサは、コンピュータ・シ ステムの現在のバス支配権状態について認識している。 【0016】図3は、大容量記憶システム300に実施 した場合の本発明の実施例を示す。大容量記憶システム 300は、ハード・ディスク構造体 (HDA: hard dis k assembly) 331に結合した第1記憶要素アレイ33 5、およびハード・ディスク構造体(HDA)341に 結合した第2記憶要素アレイ345を備えている。第1 および第2記憶要素アレイ335、345は、ホスト・

インターフェース・ユニット304または314の一方 およびバス301または311の一方を通じて、ホスト (図示せず)によるアクセスを受ける。バス301,3 11は、例えば、従来のファイバ・チャネル・インター フェース、直列記憶アーキテクチャ・インターフェー ス、小型コンピュータ・システム・インターフェース (SCSI)、P1394インターフェース、またはそ

る。ハード・ディスク構造体331は、バス301を用 いて、第1記憶要素アレイ335にインターフェースす るように動作する。ハード・ディスク構造体331は、 プロセッサ302,312が読み取るデータを格納する ために使用するレジスタ332を含む。ハード・ディス ク構造体341は、バス311を用いて、第2記憶要素 アレイ345にインターフェースするように動作する。 ハード・ディスク構造体341は、プロセッサ302, 312が読み取るデータを記憶するために使用するレジ スタ342を含む。

9

【0017】環境サービス・センタ(ESC: environm ental service center) 325は、温度制御や大容量記 憶システム300への給電のような環境サービスを提供 する。また、環境サービス・センタ325は、大容量記 憶システム300の環境サービスに関するデータも提供 する。環境サービス・センタ325は、任意の公知の回 路によって実現すればよい。ブロセッサ302は、バス 301および共有バス320に結合してある。プロセッ サ302は、共有バス320を通じて環境サービス・セ ンタ325から環境サービス・データを読み取ることに 20 よって、環境サービス・センタ325をボーリングす る。ブロセッサ302は、環境サービス・データをメモ リ・ユニット303に格納する。プロセッサ302は、 大容量記憶システム300の環境を監視するよう動作 し、環境が許容範囲を外れた場合にシステムの保全性を 維持する。同様に、プロセッサ312は、共有バス32 0を通じて環境サービス・センタ325から環境サービ ス・データを読み出すことによって、環境サービス・セ ンタ325をポーリングする。プロセッサ312は環境 サービス・データをメモリ・ユニット313に格納す る。プロセッサ312は、大容量記憶システム300の 環境を監視するよう動作し、環境が許容範囲を外れた場 合に、システムの保全性を維持する。

【0018】環境サービス・センタ325からの環境サ ービス・データは、一度にプロセッサ302,312の 一方しか共有バス320を通じてアクセスすることがで きない。プロセッサ302は、それに指定されたバス支 配権状態の間にのみ共有バス320へのアクセスを許可 される。システム300のバス支配権状態は、プロセッ サ302,312が発生するトークン即ち信号によって 40 決定する。本発明の一実施例では、ブロセッサの一方が パス320へのアクセスを獲得したとき、バス320へ のアクセスを放棄したとき、またはバス320へのアク セスの獲得を希望したときに、ブロセッサ302または 312が発生する信号によって、バス支配権状態を変更 する。本発明の別の実施例では、各ブロセッサ302ま たは312が発生する信号は、単一の信号または複数の 信号でもよい。本発明の更に別の実施例では、共有バス 320の支配権を新たなマスタが獲得する毎に、プロセ

のタイマ356をセットする。タイマ355,356が タイムアウトする毎に、共有バス320の支配権が移 る。プロセッサ302が発生する信号は、ライン350 を通じてプロセッサ312に送り、プロセッサ312が 発生する信号はライン350を通じてプロセッサ302 に送る。各プロセッサは、それ自体および他方のプロセ ッサが発生した信号のコビーを有する。各プロセッサ3 02,312は、システム300の現在のバス支配権状 態について認識している。

 [0019]本発明の一実施例では、システム300の プロセッサ302,312が認識するバス支配権状態に は4種類ある。図4はこの4種類の状態を示す表であ る。状態1では、プロセッサ302(装置1)が共有バ ス320の支配権を有する。状態1が発生するのは、プ ロセッサ302が0信号をライン350上に発生し、プ ロセッサ312(装置2)が0信号をライン350上に 発生するときである。状態2では、バス支配権をプロセ ッサ302からプロセッサ312に移転させる。状態2 が発生するのは、プロセッサ302が1信号をライン3
 50上に発生し、プロセッサ312が0信号をライン3

50上に発生するときである。状態3では、ブロセッサ 312が共有バス320の支配権を有する。状態3が発 生するのは、ブロセッサ302が1信号をライン350 上で発生し、ブロセッサ312が1信号をライン350 上で発生するときである。状態4では、バス支配権をブ ロセッサ312からブロセッサ302に移転させる。状 態4が発生するのは、ブロセッサ302が0信号をライ ン350上に発生し、ブロセッサ312が1信号をライ ン350上に発生するときである。図5は、図4に示し

30 た状態1ないし4を実行する順序を示す状態図である。 状態の数、これらの状態を実行する順序、および状態を 表わすために用いる信号の数は、本発明の実装に応じて 変更してもよいことは認められよう。

【0020】図6は、プロセッサ302の一実施例を示 す。プロセッサ302は計算および制御ユニット610 を含む。本発明の一実施例では、計算および制御ユニッ ト610は、2つのファイバ・チャネル仲裁式ループ・ ボート(fiber channel arbitrated loop port)、1プロ ックの埋め込みRAM、ホスト・バス・インターフェー ス、および処理ユニットを含む。計算および制御ユニッ

ト610は、環境サービス・センタからの環境サービス ・データをポーリングし、コンピュータ・システム30 0の環境を制御するように動作する。

【0021】更に、プロセッサ302は、資源アクセス ・ユニット620、タイマ355、および信号発生ユニ ット630を含む。資源アクセス・ユニット620は、 メモリ記憶システム300のバス支配権状態を追跡し、 プロセッサ302が共有バス320の支配権を受けたと きに、計算および制御ユニット610に環境サービス・

ッサ302内のタイマ355およびブロセッサ312内 50 センタ325をボーリングするように制御する。資源ア

(7) 11 クセス・ユニット620はライン350を通じてプロセ ッサ312からの信号を受信する。との信号は、いつブ ロセッサ320が次の状態に遷移する準備が完了してい るかを示す。資源アクセス・ユニット620はタイマ3 55に結合してある。資源アクセス・ユニット620 は、新たなマスタがバス320の支配権を取ったとき に、タイマ355をリセットする。所定の時間量の後、 タイマ355はタイムアウトする。これは、共有バス3 20が他のマスタに渡されることを、資源アクセス・ユ ニット620に通知するものである。資源アクセス・ユ 10 ニット620は、信号発生ユニット630に命令して、 ライン631上に信号を発生させ、プロセッサ302が 次の状態に遷移する準備ができたことを示すようにさせ る。システム300のバス支配権状態は、プロセッサ3 02,312が発生する信号によって決定する。資源ア クセス・ユニット620、タイマ355および信号発生 ユニット630は、ハードウエア、ソフトウエア、また はハードウエアおよびソフトウエアの組み合わせによっ て実施可能である。図6に示す本発明の実施例では、資 源アクセス・ユニット620、タイマ355、および信 20 し終わるまで、新たなデータをレジスタ332、342 号発生ユニット630は、計算および制御ユニット61 0外部のハードウエアとして実施してある。本発明の代 替実施例では、資源アクセス・ユニット620および信 号発生ユニット630は、プロセッサ302が実行する 命令の集合によって実現するソフトウエア・モジュール である。プロセッサ312は、プロセッサ302と同様 に動作し、ブロセッサ302を実現する際に使用可能な ものと同一の構成要素によって実現すればよい。 【0022】本発明は、外部のアービタを使用すること なく、いずれも他方のマスタではない2つの装置間にお 30 いて、共有資源に対する支配権の仲裁を可能にするもの である。資源アクセス・ユニットおよび信号発生ユニッ トをソフトウエアで実現した本発明の好適実施例では、 システムからの電力や空間の追加を必要とせずに、仲裁 を達成する。 【0023】図6は、資源アクセス・ユニット620、 信号発生ユニット630およびタイマ355がプロセッ サ302内に常駐する本発明の実施例を示すが、 これら の構成要素は、共有資源へのアクセスを共有し、共有資 源へのアクセスを仲裁するいずれかのエージェント(age 40 nt)に常駐させてもよいことは認められよう。 【0024】本発明の一実施例では、プロセッサ32が 環境サービス・センタ302からの環境サービス・デー タをボーリングした後で、かつブロセッサ302が共有 パス320のパス支配権を有する状態にシステム300 がある間に、ブロセッサ302は主メモリ313内の環 境サービス・データを更新する。本発明のこの実施例で は、プロセッサ312が環境サービス・センタ325か らの環境サービス・データをボーリングした後で、かつ

る状態にシステム300がある間にも、プロセッサ31 2は主メモリ303内の環境サービス・データを更新す る。

【0025】プロセッサ302は、データ交換によっ て、主メモリ313内の環境サービス・データを更新す る。ライン350がデータ・ボーリングの間に共有バス 320の支配権について通信する場合と同様に、データ 交換の間、プロセッサ302,312間の共有バス32 0の支配権について通信するために、第2 ライン(図示 せず)を用いる。ブロセッサ302は、データ交換の間 それが共有バス320の支配権を有する場合、ハード・ ディスク構造体332、342のレジスタ332、34 2に環境サービス・データを書き込む。プロセッサ31 2は、データ交換の間それが共有バス320の支配権を 有する場合、レジスタ332、342から環境システム ・データを読み出し、このデータをメモリ・ユニット3 13に格納する。ブロセッサ302は、メモリ・ユニッ ト303内の全ての環境サービス・データをレジスタ3 32,342に書き込み、そして主メモリ313に転送

に書き込み続ける。プロセッサ312が共有バス320 の支配権を有する状態にシステム300があるとき、ブ ロセッサ312は、メモリ・ユニット303内の環境サ ービス・データを更新する際のプロセッサ302と同様 に動作する。本発明の代替実施例では、ブロセッサ30 2,312は単一ラインおよび単一の集合の信号を用い て、環境サービス・データのボーリングおよび交換の間 に、共有バス320の支配権を渡す。

【0026】プロセッサ302が動作不能となり、所定 時間期間内にそれが次のバス支配権状態に移る準備がで きていることを示す信号をプロセッサ312に発生でき ない状況では、ブロセッサ312内のタイマがタイムア ウトする。これによって、プロセッサ302が動作不能 であることをブロセッサ312に示す。これに応答し て、プロセッサ312は共有バス320の排他的バス支 配権を取る。同様に、ブロセッサ312が動作不能とな り、所定時間期間内にそれが次のバス支配権状態に移る 準備ができていることを示す信号をプロセッサ302に 発生できない状況では、ブロセッサ302内のタイマが タイムアウトする。これによって、プロセッサ312が 動作不能であることをプロセッサ302に示す。これに 応答して、ブロセッサ302は共有バス320の排他的 バス支配権を取る。

【0027】図7は、2つの装置間で共有資源の支配権 を渡す方法を示すフローチャートである。ステップ70 1において、共有資源を使用するか否かについて判定を 行う。この判定を行うには、第1装置が資源へのアクセ スを得てからの時間を記録しているタイマをチェックす る。第1所定時間量の後、タイマがタイムアウトして、 ブロセッサ312が共有バス320のバス支配権を有す 50 第2装置が共有資源にアクセスするときであることを示

| 13 | | |
|---------------------------|----|-----|
| す。共有資源を使用するときではない場合、制御はステ | k | <く、 |
| ップ701に戻る。共有資源を使用するときになった場 | | した |
| 合、制御はステップ702に進む。 | | なく |
| 【0028】ステップ702において、共有資源が使用 | | (図 |
| 可能か否かについて判定を行う。この判定は、資源アク | | 【図 |
| セス・ユニットをチェックして現在の資源支配権状態を | | サ・ |
| 確かめることにより行える。資源支配権状態が、第1装 | | 【図 |
| 置が支配権を有する状態である場合、共有資源は使用不 | | ビュ |
| 可能であり、制御はステップ703に移る。共有資源が | | (図 |
| 使用可能な場合、制御はステップ705に進む。 | 10 | 示す |
| 【0029】ステップ703において、第1装置が第2 | | 【図 |
| 所定時間重にわたって、共有資源の支配権を有している | | 表。 |
| か否かについて判定を行う。この判定を行うには、第1 | | 【図 |
| 装置が共有資源へのアクセスを得たときの時刻を記録し | | 【図 |
| ているタイマをチェックする。第1装置が共有資源の支 | | プロ |
| 配権を第2所定時間時間以上にわたって有していなかっ | | 【図 |
| た場合、制御はステップ702に戻る。第1装置が第2 | | + |
| 所定時間量以上にわたって共有資源の支配権を有してい | | 【符 |
| た場合、制御はステップ704に進む。 | | 10 |
| 【0030】ステップ704において、第2装置に共有 | 20 | 10 |
| 資源の排他的支配権を与え、そして共有資源のそれ以降 | | 10 |
| のマスタ候補として考慮することから、第1装置を除外 | | 13 |
| する。 | | 20 |
| 【0031】ステップ705において、第2装置に共有 | | 21 |
| 資源の支配権を与える。第2装置が共有資源にアクセス | | 23 |
| したことを示す信号を発生し、そしてタイマをリセット | | 25 |
| する。 | | 25 |
| 【0032】ステップ706において、共有資源の支配 | | 30 |
| 権を異なった装置に渡すべきか否かについて判定を行 | | 30 |
| う。との判定を行うには、タイマが第1所定時間期間を | 30 | 30 |
| 過ぎてタイムアウトしたか否かを調べるチェックを行え | | 30 |
| ばよい。タイマが第1所定時間期間を越えてタイムアウ | | F |
| トしている場合、異なった装置に共有資源の支配権を渡 | | 30 |
| すときであり、制御はステップ707に進む。タイマが | | 32 |
| 第1所定時間期間を越えておらず、未だタイムアウトし | | 32 |
| ていない場合、制御はステップ706に戻る。 | | 33 |
| 【0033】ステップ707において、第2装置が信号 | | 33 |
| を発生して、第2装置が共有資源のマスタではない次の | | 33 |
| 資源支配権の状態へと、第2装置が遷移する準備ができ | | 34 |
| ていることを示す。制御はステップ701に進む。 | 40 | 35 |
| 【0034】以上の説明では、本発明についてその具体 | | 61 |
| 的な実施例を参照しながら記述した。しかしながら、本 | | 62 |

```
特開平10-97493
14
```

```
様々な変更や変化も可能であることは明白である。
とがって、本明細書および図面は、限定的な意味では
例示的な意味で解釈すべきである。
図面の簡単な説明】
図1】本発明の一実施例を実装したマルチ・プロセッ
コンピュータ・システムを示す図。
図2】本発明の一実施例を実装した異なる2台のコン
ータ・システムからのプロセッサを示す図。
33】大容量記憶システムに実施した場合の本発明を
図.
図4】本発明の一実施例における支配権状態を示す
図5)図4に示した状態の遷移順序を示す状態図。
図6】本発明を実施するブロセッサの一実施例を示す
コック図。
四7】共有資源の支配権を渡す方法を示すフロー・チ
- ト。
F号の説明】
0
  コンビュータ・システム
  バス
1
2.103
       ブロセッサ
0
   ライン
2
   第2 ブロセッサ
0
   共有資源
```

的な実施例を参照しながら記述した。しかしながら、本 発明のより広範な主旨および範囲から逸脱することな *

. •

(8)

```
0
  ライン
0
  第1コンピュータ・システム
  第2コンピュータ・システム
1
0
  大容量記憶システム
1,311 バス
```

```
2, 312
       ブロセッサ
```

```
4,314 ホスト・インターフェース・ユニッ
```

```
3、313 メモリ・ユニット
  共有バス
0
  環境サービス・センタ
5
```


```
1, 341
       ハード・ディスク構造体
2.342
       レジスタ
5
  第1記憶要素アレイ
```

```
5
  第2記憶要素アレイ
```

```
5,356 タイマ
   計算および制御ユニット
 0
620 資源アクセス・ユニット
```

```
630 信号発生ユニット
```

【図4】




NetApp Ex. 1002, pg. 822


• •

2

ŗ


(9)






【図3】








【図6】

302




NetApp Ex. 1002, pg. 823

.

特開平10-97493



(10)



- フロントページの続き
- (71)出願人 597004720 2550 Garcia Avenue, MS PAL1-521, Mountain V iew, California 94043-1100, United States of
- America (72)発明者 ケネス・エイ・シュマール アメリカ合衆国カリフォルニア州95136,
- サン・ホセ、ラッセンバーク・サークル 321
- (72)発明者 マシュー・ジェイ・テダン アメリカ合衆国カリフォルニア州94087, サニーヴェイル、レミントン・ドライヴ 887
- (72)発明者 ジョン・シー・スケル アメリカ合衆国カリフォルニア州94087, サニーヴェイル、ファルコン・アヴェニュ ー 1428
- (72)発明者 イゴール・カーミンスキー アメリカ合衆国カリフォルニア州95129, サン・ホセ,パイン・グローヴ・ウェイ 1480
- (72)発明者 レイ・ビー・チャン アメリカ合衆国カリフォルニア州95014, カッパーティノ、プレイサー・スプリング ス・コート 11851



1997-9-22

JP1997251437A

Bibliographic Fields Document Identity (19)【発行国】 (19) [Publication Office] 日本国特許庁(JP) Japan Patent Office (JP) (12)【公報種別】 (12) [Kind of Document] 公開特許公報(A) Unexamined Patent Publication (A) (11)【公開番号】 (11) [Publication Number of Unexamined Application] 特開平9-251437 Japan Unexamined Patent Publication Hei 9- 251437 (43)【公開日】 (43) [Publication Date of Unexamined Application] 平成9年(1997)9月22日 1997 (1997) September 22* **Public Availability** (43)【公開日】 (43) [Publication Date of Unexamined Application] 平成9年(1997)9月22日 1997 (1997) September 22* Technical (54)【発明の名称】 (54) [Title of Invention] 計算機装置及び連続データサーバ装置 COMPUTER DEVICE AND CONTINUAL DATA SERVER DEVICE (51)【国際特許分類第6版】 (51) [International Patent Classification, 6th Edition] G06F 13/372 G06F13/372 13/00 353 13/00353 13/16 520 13/16520 [FI] [FI] G06F 13/372 C G06F13/372C 13/00 353 N 13/00353N 13/16 520 B 13/16520B 【請求項の数】 [Number of Claims] 15 15 【出願形態】 [Form of Application] OL OL 【全頁数】 [Number of Pages in Document] 18 18 Filing 【審査請求】 [Request for Examination] 未請求 Unrequested (21)【出願番号】 (21) [Application Number]

Page 1 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22

特願平8-61467 (22)【出願日】 平成8年(1996)3月18日 Parties Applicants (71)【出願人】 (71) [Applicant] 【識別番号】 000003078 000003078 【氏名又は名称】 [Name] 株式会社東芝 【住所又は居所】 [Address] 神奈川県川崎市幸区堀川町72番地 Inventors (72)【発明者】 (72) [Inventor] 【氏名】 [Name] 浅野 滋博 Asano ** 【住所又は居所】 [Address] 神奈川県川崎市幸区小向東芝町1番地 株式 会社東芝研究開発センター内 (72)【発明者】 (72) [Inventor] 【氏名】 [Name] 鈴木 真樹 Suzuki Maki 【住所又は居所】 [Address] 神奈川県川崎市幸区小向東芝町1番地 株式 会社東芝研究開発センター内 Agents (74)【代理人】 【弁理士】 [Patent Attorney] 【氏名又は名称】 [Name] 鈴江 武彦 Suzue Takehiko Abstract (57)【要約】 (57) [Abstract] 【課題】 共通バスの使用率の向上を可能とする計算機 装置を提供すること。

Japan Patent Application Hei 8- 61467 (22) [Application Date] 1996 (1996) March 18*

(71) [Applicant] [Identification Number] 000003078 [Name] **TOSHIBA CORPORATION (DB 69-054-3517)** [Address] Kanagawa Prefecture Kawasaki City **Horikawa-cho 72

Kanagawa Prefecture Kawasaki City **Komukai Toshiba-cho I Toshiba Corporation (DB 69-054-3517) research and development center *

Kanagawa Prefecture Kawasaki City **Komukai Toshiba-cho 1 Toshiba Corporation (DB 69-054-3517) research and development center *

(74) [Attorney(s) Representing All Applicants]

[Problems to be Solved by the Invention]

Offer computer device which makes improvement of usage of common bus possible.

Page 2 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【解決手段】

.

複数のユニット 6 と、複数のユニットを接続する 共通バス VBUC と、プログラムを格納する格納 手段 22 と、このプログラムに従って、各ユニット が共通バスを使用する権利を、決定論的に割り 当てる割当手段 24 とを備えたことを特徴とす る。

好ましくは、プログラムを作成し、前記格納手段 に書き込む手段 20 をさらに備える。

また、好ましくは、前記格納手段は複数のメモリ パンクからなり、あるパンクへの中央制御装置 からの書き込みと、他のパンクからの前記割当 手段による読み出しとが並列的に行われる。

また、好ましくは、前記割当手段は、前記プログ ラムに従って、各ユニットにアドレス及び動作モ ードを転送する。 [Means to Solve the Problems]

Following to storage means 22 and this program which house unit 6 of the plural and common bus VBUC and program which connect unit of the plural, it designates that it has allotment means 24 which allots theright each unit to use common bus, to deterministic as feature.


preferably, program is drawn up, means 20 which is written to theaforementioned storage means furthermore has.

In addition, preferably, aforementioned storage means consists of memory bank of plural, with writing from central control system to a certain bank and theaforementioned allotment means from other bank reading is donein arrayed.

In addition, preferably, aforementioned allotment means, following toaforementioned program, transfers address and operating mode in each unit.

Page 3 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22



Page 4 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

Claims

【特許請求の範囲】

【請求項1】

複数のユニットと、複数のユニットを接続する共 通バスと、プログラムを格納する格納手段と、こ のプログラムに従って、各ユニットが共通バスを 使用する権利を、決定論的に割り当てる割当手 段とを備えたことを特徴とする計算機装置。

【請求項 2】

前記プログラムを作成し、前記格納手段に書き 込む手段を有する中央制御装置をさらに備えた ことを特徴とする請求項 1 に記載の計算機装 置。

【請求項3】

前記格納手段は複数のメモリバンクからなり、

あるバンクへの中央制御装置からの書き込みと、他のバンクからの前記割当手段による読み 出しとが並列的に行われることを特徴とする請 求項2に記載の計算機装置。

【請求項4】

前記割当手段は、前記プログラムに従って、各 ユニットにアドレス及び動作モードを転送するも のであることを特徴とする請求項 1 に記載の計 算機装置。

【請求項 5】

前記格納手段に格納されるプログラムは、読み 出し先アドレス、書き込み先アドレス及び繰り返 し回数を含むエントリからなり、

前記割当手段は、このエントリに含まれるアドレスに基づいて各ユニットへの指示を転送して該 アドレスをインクリメントする動作を、前記繰り返 し回数に従って繰り返すものであることを特徴と する請求項1に記載の計算機装置。

【請求項6】

前記割当手段は、書き込み先ユニットに書き込み先アドレスを含む指示を転送した場合に、この指示に対応するデータが共通バス上に存在しなかったならば、

該アドレスのインクリメントを行わず、書き込み 先ユニットに対し書き込みを行わないよう指示 することを特徴とする請求項 5 に記載の計算機

[Claim (s)]

[Claim 1]

Following to storage means and this program which house unit of the plural and common bus and program which connect unit of the plural, computer device. which designates that it has allotment means which allots right each unit to use common bus, to deterministic asfeature

[Claim 2]

computer device . which is stated in Claim 1 which designates thatfurthermore it has central control system which possesses means which draws upaforementioned program, writes to aforementioned storage means asfeature

[Claim 3]

Aforementioned storage means consists of memory bank of plural,

computer device . which is stated in Claim 2 which designates that with the writing from central control system to a certain bank and aforementioned allotment means from other bank reading is done in arrayed asfeature

[Claim 4]

As for aforementioned allotment means, following to theaforementioned program, computer device. which it states in Claim 1 which designates that it is something which transfers address and the operating mode in each unit as feature

[Claim 5]

program which is housed in aforementioned storage means consists of the entry which includes reading destination address, writing destination address and number of repetitions,

As for aforementioned allotment means, transferring display toeach unit on basis of address which is included in this entry ,following operation which increment it does said address, to theaforementioned number of repetitions, computer device. which it states in Claim 1 which designates that it is something which it repeats as feature

[Claim 6]

If as for aforementioned allotment means, when display whichincludes writing destination address in unit ahead writing was transferred, the data which corresponds to this display did not exist is on common bus,

Way does not do increment of said address, it does not do writing vis-a-vis unit ahead writing, display computer device. which isstated in Claim 5 which designates thing

Page 5 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22

装置。

【請求項7】

前記格納手段は複数のメモリバンクからなり、

各メモリバンクにはそれぞれ対応するターゲット ユニットへの指示の基となるプログラムが格納 されるものであることを特徴とする請求項1に記 載の計算機装置。

【請求項8】

前記割当手段は前記ターゲットユニットのそれ ぞれが前記共通バスをインタリーブして使用す るよう割り当てることを特徴とする請求項 7 に記 載の計算機装置。

【請求項9】

ストレージから読み出したデータを一時記憶す るバッファメモリユニットと、

パッファメモリのデータを各ユーザを宛先として 通信路に送り出す通信制御ユニットと、

これらユニットを接続する共通バスと、

プログラムを格納する手段と、

このプログラムに従って、各ユニットが共通バス を使用する権利を、決定論的に割り当てる手段 とを備えたことを特徴とする連続データサーバ 装置。

【請求項10】

各ユーザ宛に送り出されるべきデータが一定の 間隔でバッファメモリユニットから通信制御ユニ ットに取り込まれるように、共通バスの使用を割 り当てるプログラムを作成し、前記格納手段に 書き込む手段を有する中央制御装置をさらに備 えたことを特徴とする請求項 9 に記載の連続デ ータサーバ装置。

【請求項11】

通信制御ユニットを介したパッファメモリから通 信路へのデータの送り出しのタイミングをスロッ ト単位で指示する手段と、

前記スロットを複数に等分に分割した各ミニスロ ット内の一定の位置に、各ユーザ宛に送り出さ れるべきデータを通信制御ユニットに取り込む ための共通バスの使用が割り当てられるよう に、プログラムを作成し、前記格納手段に書き 込む手段とを有する中央制御装置をさらに備え たことを特徴とする請求項9に記載の連続デー

1997-9-22

which is done asfeature

[Claim 7]

Aforementioned storage means consists of memory bank of plural,

In each memory bank computer device . which is stated in Claim 1 which designatesthat it is something where program which becomes basis of display to target unit which corresponds respectively is housed as feature

[Claim 8]

As for aforementioned allotment means each one of theaforementioned target unit interleave doing aforementioned common bus, inorder to use, computer device. which is stated in Claim 7 which designates that it allots as feature

[Claim 9]

From storage unit reading it is buffer memory unit which remembers data atone time and,

communication control unit which sends out data of buffer memory to communications line witheach user as addresee and,

common bus which connects these unit and,

means. which houses program

Following to this program, continual data server device. which designates that ithas means which allots right each unit to use common bus, to deterministic as feature

[Claim 10]

In order for data which it should you send out to each user address with fixed spacing from buffer memory unit to be taken in to the communication control unit, continual data server device. which is stated in Claim 9 which designates that furthermore it has central control system which possesses means which draws up program which allots use of common bus, writes to aforementioned storage means as feature

[Claim 11]

It is through communication control unit from buffer memory timing of feed of the data to communications line with slot unit means. which display is done

A forementioned slot in fixed position inside each [minisurotto] which isdivided into equal parts in plural, in order to be able to allot theuse of common bus in order to take in data which it should yousend out to each user address to communication control unit, program is drawn up, Continual data server device. which is stated in Claim 9 which designates thatfurthermore it has central control system which

Page 6 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

タサーバ装置。

【請求項 12】

前記中央制御装置が書き込むプログラムは、前 記ミニスロット単位で作成され、

前記割当手段は、スロットの分割数分このプロ グラムを繰り返して用いるものであることを特徴 とする請求項 11 に記載の連続データサーバ装 置。

【請求項 13】

通信制御ユニットを介したバッファメモリから通 信路へのデータの送り出しのタイミングをスロッ ト単位で指示する手段と、

各ユーザ宛に送り出されるべきデータのビットレートに応じた数の、前記スロットを複数に等分に 分割したマイクロスロットが、該データを通信制 御ユニットに取り込むための共通バスの使用期 間として割り当てられるように、プログラムを作 成し、前記格納手段に書き込む手段とを有する 中央制御装置をさらに備えたことを特徴とする 請求項9に記載の連続データサーバ装置。

【請求項14】

前記中央制御装置が書き込むプログラムは、バ ッファメモリユニット及び通信制御ユニット内の アドレス、前記マイクロスロットの数に対応する 繰り返し回数を含むエントリからなり、

前記割当手段は、このエントリに含まれるアドレスに基づいて各ユニットへの指示を転送する動作を、前記繰り返し回数に従って繰り返すことにより、前記ビットレートに応じた使用期間を割り当てるものであることを特徴とする請求項13に記載の連続データサーバ装置。

【請求項 15】

ストレージから読み出されたデータをバッファメ モリユニットに取り込む際の共通バスの使用を 割り当てるプログラムを作成し、前記格納手段 に書き込む手段を有する中央制御装置をさらに 備えたことを特徴とする請求項 9 に記載の連続 データサーバ装置。

Specification

【発明の詳細な説明】

[0001]

possesses means which iswritten to aforementioned storage means as feature

[Claim 12]

program which aforementioned central control system writes is drawn up with theaforementioned [minisurotto] unit,

As for aforementioned allotment means, continual data server device. which is stated in Claim 11 which designates that it is something which uses number of divisions amount this program of slot over again as feature

[Claim 13]

It is through communication control unit from buffer memory timing of feed of the data to communications line with slot unit means. which display is done

A forementioned slot of a quantity which responds to bit rate of the data which it should you send out to each user address Micros lot which is divided into equal parts in plural, in order to be allotted, as use period of common bus in order to take in said data to communication control unit program is drawn up, Continual data server device. which is stated in Claim 9 which designates thatfurthermore it has central control system which possesses means which iswritten to aforementioned storage means as feature

[Claim 14]

program which aforementioned central control system writes consists of entry which includes number of repetitions which corresponds to quantity of address, aforementioned Micros lot inside buffer memory unit and communication control unit,

As for aforementioned allotment means, following operationwhich transfers display to each unit on basis of address which is included in this entry, to aforementioned number of repetitions, the continual data server device. which it states in Claim 13 which designates that it is something which allots use period which responds to the aforementioned bit rate by repeating, as feature

[Claim 15]

Case where data which reads out from storage unit is taken in to buffer memory unit continual data server device . which is stated in Claim 9 whichdesignates that furthermore it has central control system which possesses means which draws up program which allots use of common bus, writes toaforementioned storage means as feature

[Description of the Invention]

[0001]

Page 7 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【発明の属する技術分野】

本発明は、共通バスに接続された複数のユニットを持つ計算機装置および、少なくとも一部のユニット間のデータ転送に共通バスを利用する連続データサーバ装置に関する。

[0002]

【従来の技術】

デジタル情報を扱う計算機システムで複数のユニットを接続する安価な方法として共通バスが 広く採用されている。

共通バスを使用したシステムを構築する上での 問題点は共通バスのバンド幅ネックが発生し易 いことである。

共通バスのバンド幅を増やすためには信号線の数を増やすか、共通バスの動作周波数を上 げることが考えられるがいずれの場合にもコスト の増大を招くことになる。

[0003]

コストの増大を避けながら共通バスのバンド幅 ネックを防ぐ効果的な方法としては共通バスの 使用率の向上が考えられる。

しかし一般に共通バスに複数のユニットを接続 した場合、共通バスの使用権をめぐっての調停 動作が必要であり、調停動作には一定の時間 が必要なので、これが共通バスの使用率を高め る上で障害となっていた。

[0004]

また、メモリを多数用いる計算機システムではメ モリとして安価な DRAM が使用されることが多 い。

DRAM は高速ページモードなどで使用するとバンド幅は大きくとれるが、レーテンシも大きいという問題がある。

従って、DRAMと共通バスの間でデータ転送が 行われる場合、調停動作にレーテンシが加わり、さらに共通バスの使用率を低下させる。

[0005]

ところで、共通バスを用いる計算機システムの1つに、連続データサーバ装置がある。

映像や音声のような連続データを扱う連続デー タサーバ装置は、記憶装置に記憶した連続デー タを読み出し、端末装置に対して時間に同期し ながらリアルタイムに連続的に(一定期間内に 一定量の)データを送り出す機能を持つ。

[Technological Field of Invention]

this invention computer device which has unit of plural which isconnected to common bus and, regards continual data server device which at leastutilizes common bus in data transfer between unit of part.

[0002]

[Prior Art]

common bus is adopted to be wide as inexpensive method which connects unit of plural with computer system which handles digital data.

When constructing system which uses common bus problem is that the dope width neck of common bus is easy to occur.

In order to increase dope width of common bus, you can think that the operating frequency of common bus is increased whether it increases quantity of signal line, but it means to cause increase of cost to in each case.

[0003]

While avoiding increase of cost, you can think improvement of usage of common bus as effective method which prevents dope width neck of the common bus .

But when unit of plural is connected to common bus generally,arrange operation centering on use right of common bus beingnecessary, because fixed time is necessary in arrange operation, when this raises usage of common bus, it had become damage.

[0004]

In addition, among computer system which large number uses memory there ismany a thing where inexpensive DRAM is used as memory.

As for DRAM when you use with high speed page mode etc, as for dope width itcomes off largely, but there is a problem that also [reetenshi] is large.

Therefore, when data transfer is done between DRAM and common bus , the[reetenshi] joins to arrange operation, furthermore usage of common bus decreases.

[0005]

By way, in one of computer system which uses common bus, there is a continual data server device.

Continual data server device which handles continual data like image and audio while synchronization designating continual data which storage is made storage device as time vis-a-vis reading, terminal apparatus has thefunction which sends out (Inside constant period constant amount) data to

Page 8 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

continuous in real time .

このような連続データサーバ装置は、複数の映 画等のビデオデータを記憶し端末からの要求に 応じて任意の映画を送り出すビデオ・オン・デマ ンド、ネットワークを介して映像による商品情報 を提供するオンラインショッピングなどの分野で 使用される。

それゆえ、連続データサーバ装置には、複数の ユーザからランダムに要求が送られてくるので、 同時に多数のユーザに対してそれぞれ異なる 連続データの送り出しを間断なく行なう能力が 要求されることになる。

[0006]

以下、従来の連続データサーバ装置について 詳しく説明する。

従来の連続データサーバ装置の 1 つに、図 19 に示すような構成を持つものがある。

このような連続データサーバ装置において、ユ ーザあるいはアプリケーションプログラムによっ て発せられた連続データへのアクセス要求が、 プロセス間通信やネットワークを経由した通信 等によって送られてくる。

このアクセス要求は、ネットワーク部 706 から共 通バス 721 を介して中央制御装置 720 に伝えら れ、受理される。

中央制御装置 720 は、要求された連続データの 読み出しをストレージ部 704 に伝える。

ストレージ部 704 のデータ記憶制御装置 714 は、指示された連続データをデータ記憶装置 71 2 から読み出して、バッファメモリ 718 に書き込 む。

中央制御装置 720は、バッファメモリ718上のデ ータの送り出しをネットワーク部 706 に指示す る。

ネットワーク部 706 は、アクセス要求にて指定された転送先に対し、連続データを送り出す。

これら動作は、通常、スロットと呼ばれる一定の時間間隔を単位として行われる。

連続データを記憶するデータ記憶装置には、デ ィスク装置を用いる場合が多いが、光ディスクや 光磁気ディスク装置等を用いる場合もある。

ディスク装置以外にも、RAM や EEPROM 等の 半導体記憶装置を用いることもある。 Continual data server device a this way storage does motion picture or other video data of plural and through video *on *demand, network which sends out motion picture of option incompliance with request from terminal is used with online shopping or other field which offers product data with image.

Consequently, because in continual data server device, from user of the plural request is sent to random, simultaneously without breakvis-a-vis multiple user does feed of respective different continual data it means that capacity which is required.

[0006]

You explain in detail below, concerning conventional continual data server device .

In one of conventional continual data server device, there are some which havekind of configuration which is shown in Figure 19.

access demand for continual data which was given out with the user or application program in continual data server device a this way, is sent with communication between process and communication etc which goes by way of the network.

this access request, through common bus 721 from network section 706, is conveyed by central control system 720, acceptance is done.

central control system 720 conveys reading of continual data which is required to storage unit section 704.

As for data storage control device 714 of storage unit section 704, continual data which the display is done reading *, is written to buffer memory 718 from data storage device 712.

feed of data on buffer memory 718 display it designates central control system 720, as network section 706.

network section 706 sends out continual data vis-a-vis forwarding destination which is appointed with access request.

These operations are done fixed time interval which usually, is called the slot as unit .

When disk drive is used is many in data storage device which remembers the continual data, but when optical disk and magneto-optical disk device etc are used, it is.

It is in addition to disk drive, also times when RAM and the EEPROM or other semiconductor storage device are used.

Page 9 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

[0007]

また、図 20 に示すように複数系列のストレージ 部704を備え、1つの連続データを分割して複数 系列に渡って分散格納するストライピング技法 を適用したものがある。

これは、データ転送能力(総バンド幅)を大きく し、同一の連続データへより多数のユーザが同 時にアクセスすることを可能にすることを目的と している。

[0008]

この種の従来の連続データサーバ装置では、ス トレージ部704 やネットワーク部706 が共通バス 721 の使用要求を出し、図示しない調停装置が 調停を行い、使用権を獲得したストレージ部704 やネットワーク部706 が共通バス721 を使用し てバッファメモリ718との間のデータ転送を行う。

従って、調停動作に要する時間が共通バス 721 の使用率を低下させ、同時にアクセスできるユ ーザ数が低下されてしまう。

また、連続データサーバ装置ではユーザ端末側 での再生を中断させないために、各ユーザ端末 に一定の時間間隔で一定量のデータを間断なく 転送することを常に保証する必要があるので、 この保証のために、バスの使用率を余裕をとっ て低く抑えておく。

従って、上記保証をしつつ、共通バスの使用率 を向上させる新たな技術が望まれている。

[0009]

【発明が解決しようとする課題】

従来、共通バスに接続された複数のユニットを 持つ計算機装置では、共通バスの使用権をめ ぐっての調停動作に一定の時間が浪費され、こ れが共通バスの使用率を高める上で障害となっ ていた。

また、DRAMと共通バスの間でデータ転送が行われる場合、調停動作にレーテンシが加わり、 さらに共通バスの使用率を低下させる問題があった。

[0010]

また、従来、装置内部のユニット間データ転送 に共通バスを利用する連続データサーバ装置 では、あるユーザ端末について一定の時間間 隔で一定量のデータを間断なく転送することを 常に保証しつつ、共通バスの使用率を向上させ ることは困難であった。

[0007]

In addition, as shown in Figure 20, there are some which apply [sutoraipingu] technique where it has storage unit section 704 of plural array, divides the continual data of one and it disperses it houses over the plural array.

This enlarges data transfer capacity (Entire dope width), compared to multiple user simultaneously hasdesignated that it makes that access it does possible as objective to same continual data.

[0008]

With conventional continual data server device of this kind, storage unit section 704 and network section 706 makes use demand for common bus 721, storage unit section 704 where unshown arrange device arrangements, acquires useright and network section 706 using common bus 721, data transfer between the buffer memory 718 is done.

Therefore, time when it requires in arrange operation usage of common bus 721 decreasing, simultaneously number of users which access it ispossible decreases.

In addition, because with continual data server device because regeneration on user terminal side is not discontinued, it is necessary normally to guaranteethat in each user terminal data of constant amount is transferred with thefixed time interval without break, for this guarantee, taking Yutaka excessively, you hold down usage of bus low.

Therefore, while doing above-mentioned guarantee, new technology which improves is desired usage of common bus .

[0009]

[Problems to be Solved by the Invention]

Until recently, with computer device which has unit of plural which is connected to common bus, fixed time was wasted by arrange operation, centering on use right of common bus when this raises usage of common bus, had become damage.

In addition, when data transfer is done between DRAM and common bus ,[reetenshi] joined to arrange operation, furthermore usage of common bus was a problem which decreases.

[0010]

In addition, until recently, with continual data server device which in the data transfer between unit of device interior utilizes common bus, data of constant amount while normally guaranteeing that is transferred with thefixed time interval without break concerning a certain user terminal, usage of the common bus as for improving it was difficult.

Page 10 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22

[0011]

本発明は、上記事情に鑑みてなされたものであ り、共通バスの使用率の向上を可能とする計算 機装置を提供すること目的とする。

また、本発明は、各ユーザ端末に一定の時間間 隔で一定量のデータを間断なく転送することを 常に保証しつつ、装置内部でのデータ転送に用 いる共通バスの使用率の向上を可能とする連 続データサーバ装置を提供すること目的とす る。

[0012]

【課題を解決するための手段】

本発明(請求項 1)に係る計算機装置は、複数の ユニット(下記マイクロスケジューラの割り当てに 従って共通バスを使用する)と、複数のユニット を接続する共通バスと、プログラムを格納する 格納手段(マイクロスケジュールテーブル)と、こ のプログラムに従って、各ユニットが共通バスを 使用する権利を、決定論的に割り当てる割当手 段(マイクロスケジューラ)とを備えたことを特徴と する。

[0013]

各ユニットからのバス使用要求に依存してバス 使用権の調停を行うのではなく、予め定めたス ケジューリングによりバス使用権を割り当てるた め、各ユニットのバス使用時期を確定的に保証 することができる。

さらに、これを利用して(メモリへの指示を先行 発行することにより)、メモリのレーテンシを隠蔽 することができる。

従って、バスの効率的な使用(使用率の向上)が 実現できる。

[0014]

本発明(請求項2)は、請求項1において、前記プ ログラムを作成し、前記格納手段に書き込む手 段を有する中央制御装置をさらに備えたことを 特徴とする。

本発明(請求項3)は、請求項2において、前記 格納手段は複数のメモリバンクからなり、あるバ ンクへの中央制御装置からの書き込みと、他の パンクからの前記割当手段による読み出しとが 並列的に行われることを特徴とする。

[0015]

本発明(請求項 4)は、請求項 1 において、前記 割当手段は、前記プログラムに従って、各ユニ

[0011]

As for this invention, considering to above-mentioned situation, beingsomething which it is possible, it makes thing objective which offers computer device which makes improvement of usage of common bus possible.

In addition, this invention while normally guaranteeing that in each user terminal data of constant amount is transferred with fixed time interval withoutbreak, makes thing objective which offers continual data server device whichmakes improvement of usage of common bus which it uses for the data transfer with device interior possible.

[0012]

[Means to Solve the Problems]

computer device relating to this invention (Claim 1), unit of plural (Following to allotment of below-mentioned [maikurosukejuura], you use the common bus) with,storage means which houses common bus and program which connect unit of plural ([maikurosukejuuruteeburu]) with, following to this program, designates that it hasallotment means ([maikurosukejuura]) which allots right each unit to use the common bus, to deterministic as feature.

[0013]

Depending on bus use request from each unit, it is not toarrangement bus use right, in order to allot bus use right with scheduling which it decides beforehand, you can guarantee bus use time of each unit decide.

Furthermore, (In preceding issuing display to memory to depend), [reetenshi] of memory hiding is possible making useof this.

Therefore, it can actualize efficient use (Improvement of usage) of bus .

[0014]

this invention (Claim 2) draws up aforementioned program in Claim 1, designates that furthermore it has central control system which possesses means which is written to aforementioned storage means as feature.

As for this invention (Claim 3), as for aforementioned storage means it consists of memory bank of plural in Claim 2, it designates that with writing from central control system to a certain bank and aforementioned allotment means from other bank reading is done in arrayed as feature.

[0015]

As for this invention (Claim 4), in Claim 1, as for aforementioned allotment means, following to

Page 11 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ットにアドレス(読み出し先アドレス/書き込み先 アドレス)及び動作モード(読み出し命令/書き込 み命令)を転送するものであることを特徴とする 請求項1に記載の計算機装置。

[0016]

本発明(請求項 5)は、請求項 1 において、前記 格納手段に格納されるプログラムは、読み出し 先アドレス、書き込み先アドレス及び繰り返し回 数を含むエントリからなり、前記割当手段は、こ のエントリに含まれるアドレスに基づいて各ユニ ットへの指示を転送して該アドレスをインクリメン トする動作を、前記繰り返し回数に従って繰り返 すものであることを特徴とする、本発明(請求項 6)は、請求項 5 において、前記割当手段は、書 き込み先ユニットに書き込み先アドレスを含む 指示を転送した場合に、この指示に対応するデ ータが共通バス上に存在しなかったならば、該 アドレスのインクリメントを行わず、書き込み先 ユニットに対し書き込みを行わないよう指示する ことを特徴とする。

[0017]

本発明(請求項 7)は、請求項 1 において、前記 格納手段は複数のメモリバンクからなり、各メモ リバンクにはそれぞれ対応するターゲットユニッ トへの指示の基となるプログラムが格納される ものであることを特徴とする。

[0018]

本発明(請求項 8)は、請求項 7 において、前記 割当手段は前記ターゲットユニットのそれぞれ が前記共通バスをインタリーブして使用するよう 割り当てることを特徴とする。

[0019]

本発明(請求項 9)に係る連続データサーバは、 ストレージから読み出したデータを一時記憶す るバッファメモリユニットと、バッファメモリのデー タを各ユーザを宛先として通信路に送り出す通 信制御ユニット(これらユニットは下記のマイクロ スケジューラの割り当てに従って共通バスを使 用する)と、これらユニットを接続する共通バス と、プログラムを格納する手段と、このプログラ ムに従って、各ユニットが共通バスを使用する 権利を、決定論的に割り当てる手段とを備えた ことを特徴とする。

[0020]

請求項 1 の発明について説明した作用効果に 加え、一定の間隔で通信制御ユニットに連続デ ータが送り込まれ、ひいては、一定の間隔で通 aforementioned program, in each unit address (reading destination address /writing destination address) and computer device. which is stated in Claim 1 which designates that it is something which transfers operating mode (reading command /writing command) as feature

[0016]

Transferring display to each unit on basis of address whichas for this invention (Claim 5), as for program which is housed in theaforementioned storage means in Claim 1, consists of entry whichincludes reading destination address, writing destination address and number of repetitions, as for aforementioned allotment means, is included in this entry, operation which increment does said address, Following to aforementioned number of repetitions, it designates that it issomething which it repeats as feature, if as for this invention (Claim 6), as foraforementioned allotment means, when it transferred display which includes writing destination address in unit ahead writing, data whichcorresponds to this display did not exist is on common bus in Claim 5, increment of said address action, In order not to do writing, vis-a-vis unit ahead writing itdesignates that display it does as feature.

[0017]

As for this invention (Claim 7), as for aforementioned storage means it consists of memory bank of plural in Claim 1, it designates that it issomething where program which becomes basis of display to the target unit which corresponds respectively is housed as feature in each memory bank.

[0018]

As for this invention (Claim 8), as for aforementioned allotment means eachone of aforementioned target unit interleave doing aforementioned common bus, in order to use, it designates that it allots as feature in the Claim 7.

[0019]

As for continual data server relating to this invention (Claim 9), reading it is communication control unit which sends out data of buffer memory unit and buffer memory whichremember data at one time to communications line with each user as the addresee (These unit following to allotment of below-mentioned [maikurosukejuura], use common bus) with, following to means. this program which houses common bus and the program which connect these unit from storage unit, right each unit to use common bus, It designates that it has means which is allotted to deterministic asfeature.

[0020]

Continual data is sent by communication control unit with fixed spacing inaddition to acting effect which is explained concerning invention of Claim 1, you can guarantee that

Page 12 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

信路に連続データが送り出されることを保証す ることができる。

従って、通信制御ユニットが通信路に連続デー タを送り出すまで該データを一時記憶するパケ ットメモリの容量を少なくでき、また、通信路の先 に存在して連続データを再生するユーザ端末に おいて受信したパケットを保持するバッファの容 量を少なくできる。

[0021]

本発明(請求項 10)は、請求項9において、各ユ ーザ宛に送り出されるべきデータが一定の間隔 でバッファメモリユニットから通信制御ユニットに 取り込まれるように、共通バスの使用を割り当 てるプログラムを作成し、前記格納手段に書き 込む手段を有する中央制御装置をさらに備えた ことを特徴とする。

[0022]

本発明(請求項11)は、請求項9において、通信 制御ユニットを介したバッファメモリから通信路 へのデータの送り出しのタイミングをスロット単 位で指示する手段と、前記スロットを複数に等 分に分割した各ミニスロット内の一定の位置に、 各ユーザ宛に送り出されるべきデータを通信制 御ユニットに取り込むための共通バスの使用が 割り当てられるように、プログラムを作成し、前 記格納手段に書き込む手段とを有する中央制 御装置をさらに備えたことを特徴とする。

[0023]

これにより、スロットよりも細かい単位の一定の 間隔で、通信制御ユニットに連続データが送り 込まれることを保証することができる。

従って、パケットメモリやユーザ端末のパッファ の容量をさらに少なくできる。

[0024]

本発明(請求項 12)は、請求項 11 において、前 記中央制御装置が書き込むプログラムは、前記 ミニスロット単位で作成され、前記割当手段は、 スロットの分割数分このプログラムを繰り返して 用いるものであることを特徴とする。

[0025]

これにより、前記格納手段の容量を小さくでき る。

本発明(請求項 13)は、請求項 9 において、通信 制御ユニットを介したパッファメモリから通信路 continual data is sent out to communications line with consequently, fixed spacing.

Therefore, until communication control unit sends out continual data to communications line ,it can make capacity of buffer which keeps packet which itreceives capacity of packet memory which remembers said data at one timeit can make little, in addition, communications line existing first, in the user terminal which regeneration does continual data little.

[0021]

this invention (Claim 10) in order for data which it should you send out toeach user address in Claim 9, with fixed spacing from buffer memory unit to be taken in to communication control unit, draws up program which allots useof common bus, designates that furthermore it has central control system whichpossesses means which is written to aforementioned storage means asfeature.

[0022]

communication control unit it is through this invention (Claim 11), in Claim 9, from buffer memory the timing of feed of data to communications line with slot unit means. aforementioned slot which display is done in fixed position insideeach [minisurotto] which is divided into equal parts in plural, In order to be able to allot use of common bus in order to take in data being supposed you send out to each user address to the communication control unit, it draws up program, it designates that furthermore it has central control system which possesses means which is written to theaforementioned storage means as feature.

[0023]

Because of this, with fixed spacing of small unit, you canguarantee that continual data is sent to communication control unit in comparisonwith slot.

Therefore, capacity of buffer of packet memory and user terminal furthermore can be made little.

[0024]

As for this invention (Claim 12), as for program which aforementioned central control system writes in Claim 11, it is drawn up with aforementioned [minisurotto] unit, aforementioned allotment means designates that it is somethingwhich uses number of divisions amount this program of slot over again as feature.

[0025]

Because of this, capacity of aforementioned storage means can be madesmall.

As for this invention (Claim 13), in Claim 9, it is through communication control unit from the buffer memory,

Page 13 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

へのデータの送り出しのタイミングをスロット単 位で指示する手段と、各ユーザ宛に送り出され るべきデータのビットレートに応じた数の、前記 スロットを複数に等分に分割したマイクロスロッ トが、該データを通信制御ユニットに取り込むた めの共通パスの使用期間として割り当てられる ように、プログラムを作成し、前記格納手段に書 き込む手段とを有する中央制御装置をさらに備 えたことを特徴とする。

[0026]

これにより、各ユーザの要求ビットレートに応じたバス使用期間を、各スロット内で確保することができる。

クレーム 11 のミニスロットと組み合わせて(ミニ スロットをさらに分割したものをマイクロスロット として)用いるとさらに良い。

[0027]

本発明(請求項 14)は、請求項 13 において、前 記中央制御装置が書き込むプログラムは、バッ ファメモリユニット及び通信制御ユニット内のアド レス、前記マイクロスロットの数に対応する繰り 返し回数を含むエントリからなり、前記割当手段 は、このエントリに含まれるアドレスに基づいて 各ユニットへの指示を転送する動作を、前記繰 り返し回数に従って繰り返すことにより、前記ビ ットレートに応じた使用期間を割り当てるもので あることを特徴とする。

[0028]

これにより、前記格納手段の容量を小さくできる。

本発明(請求項 15)は、請求項 9 において、スト レージから読み出されたデータをバッファメモリ ユニットに取り込む際の共通バスの使用を割り 当てるプログラムを作成し、前記格納手段に書 き込む手段を有する中央制御装置をさらに備え たことを特徴とする。

また、請求項 10 の中央制御装置に本手段を備 えて構成することもできる。

[0029]

なお、請求項2~8の各発明は、請求項9の連続 データサーバ装置にも適用可能である。

請求項6を請求項9に適用する場合、前記割当 手段は、バッファメモリユニットに書き込み先アド レスを含む指示を転送した場合に、この指示に 対応するデータが共通バス上に存在しなかった 1997-9-22

aforementioned slot of a quantity which to bit rate of the data which it should you send out to means. each user addresswhich timing of feed of data to communications line with slot unit display is done responds Micros lot which is divided into equal parts in plural, In order to be allotted, as use period of common bus in order to take in said data to communication control unit it draws up program, it designates thatfurthermore it has central control system which possesses means which iswritten to aforementioned storage means as feature.

[0026]

Because of this, bus use period which responds to request bit rate of each user ,can be guaranteed inside each slot .

When (Those which furthermore divide [minisurotto] Micros lot doing) it uses claim 11 [minisurotto] with combining furthermore it is good.

[0027]

Operation which transfers display to each unit on basis of address which as for this invention (Claim 14), as for program which theaforementioned central control system writes in Claim 13, consists of entry whichincludes number of repetitions which corresponds to quantity of address, aforementioned Micros lot inside buffer memory unit and communication control unit as for theaforementioned allotment means, is included in this entry, Following to aforementioned number of repetitions, it designates that it issomething which allots use period which responds to aforementioned bit rate by repeating, as feature.

[0028]

Because of this, capacity of aforementioned storage means can be madesmall.

this invention (Claim 15) case where data which reads out from storage unit in Claim 9, is taken in to buffer memory unit draws up program which allotsuse of common bus, designates that furthermore it has central control system which possesses means which is written to aforementioned storage means as feature.

In addition, providing this means for central control system of Claim 10, the configuration it is possible also to do.

[0029]

Furthermore, each invention of Claim $2 \sim 8$ is applicable even in the continual data server device of Claim 9.

When Claim 6 is applied to Claim 9, if as for aforementionedallotment means, when display which includes writing destination address in buffer memory unit was transferred, data which corresponds to this display did

Page 14 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ならば、該アドレスのインクリメントを行わず、バ ッファメモリユニットに対し書き込みを行わない よう指示するようにする。

[0030]

請求項7を請求項9に適用する場合、前記格納 手段は複数の通信制御ユニット対応に設けられ たメモリバンクからなり、各メモリバンクにはそれ ぞれ対応する通信制御ユニットへの指示の基と なるプログラムが格納されるようにする。

[0031]

請求項8を請求項9に適用する場合、前記割当 手段は前記通信制御ユニットへのそれぞれに 対する指示をインタリーブして転送するようにす る。

また、請求項 11~14 の各発明は、請求項 15 の 連続データサーバ装置にも適用可能である。

これらの場合、請求項 15 の中央制御装置は、 ストレージからバッファメモリユニットへのデータ の読み出しのタイミングをスロット単位で指示す る手段をさらに含み、前記共通バスの使用の割 り当ては、前記スロットを複数に等分に分割した マイクロスロット単位で行っても良い。

[0032]

なお、前記格納手段はメモリを用いて構成して も良い。

また、前記格納手段に格納するプログラムとし て何もしない NOP 命令を格納できるようにして も良い。

[0033]

また、各ユニットにアドレス及び動作モードを転送するために、データを転送する転送路(共通 バス)と同じ転送路を使用しても良いし、該デー タを転送する転送路とは別に設けた転送路を使 用しても良い。

[0034]

【発明の実施の形態】

以下、図面を参照しながら発明の実施の形態を 説明する。

本実施形態では、本発明に係るマイクロスケジ ユーラによる決定論的な割り当てに従って共通 パスを使用する複数のユニットを有する計算機 装置として、複数の連続データのアクセス要求 に同時に応答して映像や音声等の連続データ のサービスを行う連続データサーバ装置を取り notexist is on common bus, it does not do increment of said address, in ordernot to do writing, vis-a-vis buffer memory unit display it does, itrequires.

[0030]

When Claim 7 is applied to Claim 9, as for aforementioned storage means it consists of memory bank which is provided in communication control unit correspondence of plural, program which becomes basis of the display to communication control unit which corresponds respectively is housed requires in each memory bank.

[0031]

When Claim 8 is applied to Claim 9, interleave doing display forrespectively to aforementioned communication control unit it transfers theaforementioned allotment means it requires.

In addition, each invention of Claim 11 \sim 14 is applicable even in the continual data server device of Claim 15 .

In these cases, central control system of Claim 15, from storage unit timing of reading of data to buffer memory unit furthermore including means which display is done with slot unit, aforementioned slot with Micros lot unit which is divided into equal parts in plural is goodallotting use of aforementioned common bus.

[0032]

Furthermore, aforementioned storage means configuration is good doing makinguse of memory .

In addition, NOPcommand which nothing is done as program which ishoused in aforementioned storage.means can be housed is good requiring.

[0033]

In addition, transfer road which transfers data in order totransfer address and operating mode in each unit, (common bus) with it is goodusing same transfer road and, it is good using transfer roadwhich is provided separately from transfer road which transfers said data.

[0034]

[Embodiment of the Invention]

While below, referring to drawing, you explain Embodiment of Invention.

With this embodiment, deterministic following to allotment with [maikurosukejuura] which relates to this invention, responding simultaneously to access demandfor continual data of plural as computer device which possesses the unit of plural which uses common bus, it picks up continual data server device which does service of image and audio or other

Page 15 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

上げる。

[0035]

第1の実施形態および第2の実施形態では本 発明を連続データサーバのネットワーク部に適 用した場合について、第3の実施形態では本発 明を連続データサーバ装置のネットワーク部お よびストレージ部に適用した場合について説明 する。

[0036]

(実施形態 1)最初に、実施形態 1 について説明 する。

図 1 に本実施形態に係る連続データサーバ装 置の構成を示す。

[0037]

本実施形態の連続データサーバ装置は、連続 データを格納している所定台数のデータ記憶装 置 12と該データ記憶装置 12 からデータを読出 すデータ記憶制御装置 14 とからなるストレージ 部 4、該ストレージ部 4 から読み出したデータを -時記憶するパッファメモリ 18、該バッファメモリ 18のデータを各ユーザ端末 32を宛先としてネッ トワーク30に送り出す複数(ここでは2台とする) のネットワーク部 6、ストレージ部 4 とバッファメ モリ18とネットワーク部6を接続する共通バスV BUS、端末 32 からの要求に基づいてデータ記 憶装置 12 からデータを読み出してネットワーク3 0に送り出すまでのスケジューリング、ネットワー クの設定をはじめとして、システム全体の制御 を行なう中央制御装置 20、該中央制御装置 20 により確定されたマイクロスケジュールのプログ ラムを格納するマイクロスケジュールテーブル 2 2、該プログラムに従ってネットワーク部6に共通 バス VBUS を使用する権利を確定的に割り当て るマイクロスケジューラ24を備えている。

[0038]

ストレージ部 4、ネットワーク部 6、バッファメモリ 18 の役割は夫々図 19 や図 20 の対応するユニ ットと基本的には同様であるが、本実施形態で は、中央制御装置 20 はストレージ部 4 とネット ワーク部 6 にスロット(一定の時間間隔)単位の 動作指令を出すとともに、マイクロスケジュール テーブル 22 にマイクロスケジュールのプログラ ムを書き込み、マイクロスケジューーラ22 はこのプ ログラムに従いストレージ部 4 およびネットワー ク部6による共通パス VBUS の使用を確定的に 制御していく。

すなわち、各ユニットからのバス使用要求に依 存してバス使用権の調停を行うのではなく、予

[0035]

When with first embodiment and second embodiment this invention is applied to network section of continual data server, being attached, when with embodiment of third this invention it applies to network section and storage unit section of continual data server device, being attached, you explain.

[0036]

(embodiment 1) First, you explain concerning embodiment 1.

configuration of continual data server device which relates to this embodiment in the Figure 1 is shown.

[0037]

As for continual data server device of this embodiment, storage unit section 4 which consists of data storage controller 14 which read-out does data from data storage device 12 and said data storage device 12 of specified number of devices which houses continual data, from said storage unit section 4 reading it is network section 6 of plural (Here 2 it does) whichsends out data of buffer memory 18, said buffer memory 18 which remembers data at one timeto network 30 with each user terminal 32 as addresee. Until data reading * is sent out to network 30 from data storage device 12 storage unit section on basis of request from common bus VBUS, terminal 32 which connects 4 and buffer memory 18 and network section 6, program of [maikurosukejuuru]which is decided by central control system 20, said central control system 20 which controls system entirety with thesetting of scheduling, network as beginning, is housed [maikurosukejuuruteeburu] 22, Following to said program, decide it allots right to use common bus VBUS for network section 6 [maikurosukejuura] it has 24.

[0038]

storage unit section 4, network section 6, role of buffer memory 18 is similar to unit and basic to which respectively Figure 19 and Figure 20 correspond, but with this embodiment, as for central control system 20 as in storage unit section operation command of slot (Fixed time interval) unit is put out 4 and network section 6, [maikurosukejuuruteeburu] In 22 program of [maikurosukejuuru] writing, [maikurosukejuura] 22 controls use of the common bus VBUS decide in storage unit section 4 and network section 6 in accordance with this program.

Depending on bus use request from namely, each unit, it is is not to arrangement bus use right, bus use time of each unit

Page 16 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

め定めたマイクロスケジュールによりバス使用 権を割り当てることにより、各ユニットのバス使 用時期を確定的に保証するようにしている。

これによって、一定の間隔でネットワーク部 6 に 一定量の連続データが送り込まれ、一定の間隔 で通信路に一定量の連続データが送り出される ことを保証しつつ、共通バスの使用率の向上を 図ることができ、同時サービス可能なユーザ数 を向上させることができる。

また、ネットワーク部6が通信路に連続データを 送り出すまで該データを一時記憶するパケットメ モリ18の容量を少なくでき、また、通信路の先 に存在して連続データを再生するユーザ端末に おいて受信したパケットを保持するバッファの容 量を少なくできる利点もある。

[0039]

以下、本実施形態をさらに詳しく説明していく。

まず、中央制御装置 20、ストレージ部 4、ネット ワーク部 6 の基本的な構成について説明する。

[0040]

中央制御装置 20 は、例えば電子計算機と同じ ように CPU とメモリ装置から構成し、システム全 体に対する制御を記述したソフトウェアを CPU で実行することにより、その機能を得ることがで きる。

中央制御装置 20 は、システム全体を制御する ために、システム内に記憶している各連続デー タの仕様、各連続データのディスク装置 12 への 配置状態、各ネットワーク部 6 が接続できる通 信路など、システム内の情報をすべて管理して いる、あるいは知ることができる。

連続データの仕様としては、連続データ名ある いは ID コードなどの各連続データを特定するた めの情報の他に、例えば各連続データの全デ ータ長や、連続データが複数のブロックからなる 場合の全ブロック数などが考えられる。

[0041]

データ記憶装置 12 は、映像や音声等の連続デ ータを記憶するためのものであり、磁気ディスク 装置、光ディスク装置、光磁気ディスク装置等の ディスク装置を用いることができる。

また、ディスク装置以外にも、RAM や EEPROM 等の半導体記憶装置など種々のものを用いる ことができる。

データ記憶装置 12 に記憶する連続データは、

isguaranteed decide by allotting bus use right with [maikurosukejuuru] which is decided beforehand, it has required.

Now, continual data of constant amount is sent by network section 6 withfixed spacing, while guaranteeing that continual data of the constant amount is sent out to communications line with fixed spacing, can assure theimprovement of usage of common bus, simultaneous service possible number of users can improve.

In addition, until network section 6 sends out continual data to communications line, there is also a benefit which can make capacity of buffer which keeps packet which it receives capacity of packet memory 18 whichremembers said data at one time in user terminal which it can make little, in addition, communications line existing first, regeneration does continual data little.

[0039]

Below, this embodiment is explained furthermore in detail.

First, you explain central control system 20, storage unit section 4, concerning basic constitution of network section 6.

[0040]

configuration it does central control system 20, from similar CPU, to for example electronic computer and memory device it can acquire function by executing software which describes control for system entirety with CPU.

central control system 20, in order to control system entirety, has managed, data inside system such as communications line which can connect arrangement state, each network section 6 to disk drive 12 of specification, each continual data of eachcontinual data which storage has been made inside system entirely, or it can know.

As specification of continual data, to other than data in orderspecific to do continual data name or IDcord or other each continual data, you can think all data length of for example each continual data and thequantity etc of entire block when continual data consists of block of plural.

[0041]

data storage device 12, with those in order to remember image and audio or other continual data, can use magnetic disk device, optical disk device, magneto-optical disk device or other disk drive.

In addition, various ones such as RAM and EEPROM or other semiconductor storage device can be used inaddition to disk drive .

Continual data which is remembered in data storage device 12

Page 17 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

連続したビットあるいはバイトの並んだ構造を持 つデータである。

連続データは、好ましくは、ブロックなどー纏まり の単位で記憶・管理される。

また、データ記憶制御装置14は夫々、データ記 憶装置12に記憶された連続データを読み出し、 これをパッファメモリ18の指示されたアドレスに 書き込む。

本実施形態では、データ記憶装置 12として SCS I インタフェースを持つ磁気ディスク装置を用い るものとし、以下、データ記憶装置 12 をディスク 12、データ記憶制御装置 14 を SCSI コントローラ 14 と呼んで、説明を行うものとする。

なお、連続データの代表例はビデオ・データであ り、この場合連続データサーバ装置は一般的に ビデオサーバと呼ばれる。

[0042]

ネットワーク部 6 は、バッファメモリ 18 の指定さ れたアドレスから連続データを読み出し、これを ネットワーク 30 の通信路に対して送り出す。

ネットワーク部 6 には、ATM 網やイーサネット、 FDDI などを接続することができる。

本実施形態では、ネットワーク 30 を ATM 網と し、ネットワーク部 6 は ATM コントローラ 16 を 用いて構成するものとして説明するが、他のプ ロトコルに基づくネットワークに接続する場合 は、接続するネットワークに応じたインタフェース 機能をネットワーク部 6 内に適宜設ければ良 い。

[0043]

ここで、本実施形態のネットワーク部6の構造に ついて説明する。

図 2 にネットワーク部 6 の内部構成の一例を示 す。

図のようにネットワーク部6は ATM コントローラ 16 およびネットワークプロセッサ 162 から構成さ れる。

[0044]

ネットワークプロセッサ 162 は、中央制御装置 2 0 の指示に基づいて、ATM コントローラ 16 のコ ントロール・メモリ(Control Memory)166 の設定 を行なう。

コントロール・メモリ 166 には、ATM の回線の設 定、パケットメモリ内のパッファの設定などの情 報を設定する。 is data which has structure where bit or byte which is

continuedlines up.

Continual data storage * is managed with unit of one Matome ballsuch as preferably , block .

In addition, as for data storage controller 14 continual data which is remembered n respectively, data storage device 12 is written to address which display of buffer memory 18 isdone reading, this.

With this embodiment, use magnetic disk device which has SCSI interface as data storage device 12 below, reading disk 12, data storage controller 14 SCSI controller 14, data storage device 12 explain.

Furthermore, as for representative example of continual data with video *data, in case of this continual data server device is called video server generally.

[0042]

network section 6 continual data sends out reading, this from the address where buffer memory 18 is appointed vis-a-vis communications line of network 30.

ATM network and Ethernet , FDDI etc can be connected to network section 6.

With this embodiment, it designates network 30 as ATM network, as for network section 6 it explains as those which configuration are done making use of ATM controller 16, but case you connect to network which is based on theother protocol, interface function which responds to network which isconnected as needed it provides inside network section 6, it is good.

[0043]

Here, you explain concerning structure of network section 6 of the this embodiment.

one example of internal configuration of network section 6 is shown in Figure 2.

As in figure network section 6 configuration is done from ATM controller 16 and network processor 162.

[0044]

network processor 162 control & memory of ATM controller 16 (control memory) sets 166 on basis of display of central control system 20.

Setting or other data of buffer while setting and packet memory of the circuit of ATM is set to control & memory 166.

Page 18 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

バッファメモリ 18 からのデータは VBUS インタフ ェース部(以下、VBUSIF と記す)163 を経由して ATM コントローラ 16 のパケットメモリ 164 に一 旦蓄積される。

パケットメモリ 164 に送られたデータは、SAR チ ップ部(以下、SARCHIP と記す)165 により ATM パケットに組み立られ物理層の信号に変換され た後、物理層インタフェース部 167 を介して AT M 網 30 に送り出される。

[0045]

以下では、マイクロスケジューラ 24 に関して順 次説明していく。

まず、本実施形態の概略動作は以下のようになる。

ユーザ端末 32 から連続データサーバ装置に対して連続データの再生要求が発行されたとき、 中央制御装置 20 はストレージ部 4 のどのディス ク装置 12 のどの部分に要求された連続データ が存在するかを検索し、ディスクアクセスが他の ユーザ端末からの要求と競合しないようにディ スクアクセスのスケジュールを作成する。

[0046]

なお、一般に、ディスク装置 12 は連続した大き な単位をアクセスするとアクセスの効率がよい ので、連続データサーバ装置ではディジタル化 され圧縮されたデータを比較的大きな単位で(例 えば 128KByte)バッファメモリ 18 に読み出し、こ れを例えば 4Mbps 程度で読み出す場合には 25 0msec 程度かかって再生する。

ここで、128KByte のディスクのアクセスは再生 の速度 250msec より十分速く、例えば 60msec 程度で終了することに着目すれば、1台のディス ク装置で複数の連続データの要求を同時に扱 えることがわかる。

[0047]

中央制御装置20では、スケジューラと呼ばれる ソフトウェアによって複数のユーザからの要求を 調停し、ディスク装置12でアクセスの競合がな いように効率良いスケジューリングを行なって多 数のユーザからの要求に対してサービスを行な う。

制御を簡単にするためにスケジューラはスロット と呼ばれる一定の時間間隔を単位として、例え ばスロットの切れ目毎に次のスロットのスケジュ ーリングを決定し、ストレージ部 4 の SCSI コント ローラ 14 に対して指令を与える。 data from buffer memory 18 compilation makes once packet memory 164 of ATM controller 16 VBUSinterface (Below, VBUSIF you inscribe.) via 163.

It unites data which is sent to packet memory 164, to ATM packet SARtip (Below, SARCHIP you inscribe.) with 165 and stand and others * after being converted to signal of physical layer, through physical layer interface 167, it is sent out to the ATM network 30.

[0045]

At below, sequential you explain [maikurosukejuura] in regard to 24.

First, outline operation of this embodiment is below, it groans.

When regeneration demand for continual data is issued from user terminal 32 vis-a-vis continual data server device, central control system 20 searches, continual data which is required to which portion of which disk drive 12 of storage unit section 4exists, in order for disk access not to compete with request fromother user terminal, draws up schedule of disk access.

[0046]

Furthermore, because generally, as for disk drive 12 when continued thelarge unit is done access, efficiency of access is good, with continual data server device digitization it is done and when data which was compressed with relatively large unit in (for example 128KByte) buffer memory 18 reading, this is read out at for example 4Mbps extent 250 msec extent being required, regeneration it does.

If you pay attention to here, access of disk of 128 KByte the fully being quicker than speed 250msec of regeneration, ending at for example 60msec extent, it understands that demand for continual data of the plural can be handled simultaneously with disk drive of 1.

[0047]

With central control system 20, [sukejuura] with request from user of plural will bearrangemented with software which is called, doing efficient scheduling where competition of access will be with disk drive 12, it does service vis-a-vis request from multiple user.

In order to make control simple [sukejuura] decides scheduling of thefollowing slot in every cut of for example slot with fixed time interval which is called slot as unit, gives command vis-a-vis SCSI controller 14 of storage unit section 4.

Page 19 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【0048】

ユーザ端末 32 からの再生要求に基づいて前述 のケジューリングを行った中央制御装置 20 から 指令を与えられたストレージ部 4 の SCSI コント ローラ 14 は、ディスク装置 12 から要求されたデ ータを読み出し、読み出されたデータをパッファ メモリ 18 の指定アドレスへ順次格納する。

【0049】

同様に中央制御装置 20 はスロット単位に端末3 2 にデータを送出するスケジューリングを決定 し、ネットワーク部 6 の ATM コントローラ 16 に 対して指令を与え、バッファメモリ 18 はマイクロ スケジューラ 24 の制御に従ってデータを読み出 し、ネットワーク部 6 はマイクロスケジューラ 24 の制御に従って、読み出されたデータを取り込 む。

[0050]

そして、ネットワーク部 6 からネットワーク 30 に 各要求元のユーザ端末 32 に宛てて、一定期間 ごとに一定量の連続データが送出される。

さて、マイクロスケジューラ 24 は、マイクロスケ ジュールテーブル 22 に格納されたマイクロスケ ジュールのプログラムに従って、バッファメモリ 1 8とネットワーク部6を接続する共通バス VBUS の使用を制御する。

すなわち、マイクロスケジューラ 24 は、ターゲッ トユニットに対する動作命令を含む所定のフォ ーマット(図 4 参照)の制御命令をマイクロスケジ ュールテーブル 22 内のテーブルのエントリから 1 つづつ読み出し、バスの使用を許可するター ゲットユニットに与えることにより、制御命令を与 えられた該当ユニットだけが共通バスを使用可 能としている。

なお、図1では、マイクロスケジューラ24は共通 バス VBUS とは独立した制御バスにより各ネッ トワーク部6に指令を与えているが、図3のよう に共通バス VBUSを使用して各ネットワーク部6 に指令を与るようにしても構わない。

ただし、図 1 の構成の方がより高いバスの使用 率を得ることができる。

[0051]

上記のマイクロスケジュールのプログラムは、 該中央制御装置 20 によりスケジューリングさ れ、マイクロスケジュールテーブル 22 に格納さ れる。

マイクロスケジュールテーブル 22 は、SRAM な どを用いて構成され、中央制御装置 20 から各ス

[0048]

SCSI controller 14 of storage unit section 4 which can give command from the central control system 20 which did aforementioned [kejuuringu] on basis of regeneration request from user terminal 32 sequential houses data which reading, reads out data which is required from disk drive 12 to designated address of buffer memory 18.

[0049]

In same way central control system 20 decides scheduling which forwards data to terminal 32 in slot unit, gives command vis-a-vis ATM controller 16 of network section 6, as for buffer memory 18 to [maikurosukejuura] following control of 24,data, reading, network section 6 to [maikurosukejuura] following control of 24, takes in data which reads out.

[0050]

And, from network section 6 in network 30 in user terminal 32 of each client the addressee *, continual data of constant amount is forwarded in every constant period.

Well, [maikurosukejuura] 24, [maikurosukejuuruteeburu] following to program of [maikurosukejuuru] which is housed in22, controls use of common bus VBUS which connects buffer memory 18 and network section 6.

namely, [maikurosukejuura] as for 24, just corresponding unit which can give control command control command of predetermined format (Figure 4 reference) which includes operation command for target unit

[maikurosukejuuruteeburu] at a time one by giving to target unit which uses reading, bus grant from entry of table inside 22, hasdesignated common bus as usable.

Furthermore, with Figure 1, [maikurosukejuura] as for 24 command is given to each network section 6 common bus VBUS with control bus which becomes independent, but like Figure 3 using common bus VBUS, it takes part the command in each network section 6 requiring, it does not care.

However, usage of bus where configuration of Figure 1 is highercan be acquired.

[0051]

program of above-mentioned [maikurosukejuuru] scheduling is done by said central control system 20, [maikurosukejuuruteeburu]is housed in 22.

[maikurosukejuuruteeburu] 22 configuration is done making use of SRAM, etc corresponds toeach slot from central

Page 20 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ロットに対応して書き換えられる。

これはディスク装置 12 の制御がスロット毎に変 更されるのに対応している。

[0052]

なお、マイクロスケジュールテーブル 22 を複数 のメモリバンクから構成し、あるバンクへの中央 制御装置 20 からの書き込みと、他のバンクから のマイクロスケジューラ 24 による読み出しとを 並列的に実行することが可能である。

[0053]

次に、マイクロスケジュールテーブル 22 内にマ イクロスケジュールテーブルとして保持されるプ ログラムのフォーマットについて説明する。

マイクロスケジュールテーブル 22 は例えば図 4 のようなフォーマットの制御命令をテーブル形式 で保持している。

図4(a)のように、1 つのエントリには、少なくとも、 命令と読み出し先アドレス(ソース・アドレス)と書 き込み先アドレス(ディスティネーション・アドレ ス)の指令が書き込まれる。

本実施形態では詳しくは後述するが図 4(b)のように、さらにそのエントリを繰り返す回数の指令 を付加して格納する。

[0054]

「命令」を表すフィールドにはバッファ 18 のメモリ コントローラ(図示せず)と、ネットワーク部 6 の A TM コントローラ 16 への命令が格納される。

本実施形態では、この命令として次の2種類が ある。

(1)送出命令:バッファメモリから ATM コントロー ラのパケットメモリへの転送

(2)読み込み命令:ATM コントローラからパッファ メモリへの転送

その他にも、ストレージシステムに RAID を採用 した場合には、メモリコントローラへ RAID の演 算を指示する命令をマイクロスケジューラから 送ることが可能である。

この場合、中央制御装置がディスク装置の故障 を検出し、マイクロスケジュールテーブルに RAI D のための命令を書き込む。

[0055]

「送出命令」の場合、読み出し先アドレスはデー タの格納されているバッファメモリ18の読み出し の先頭アドレスであり、書き込み先アドレスはタ control system 20 and is rewritten.

This corresponds although control of disk drive 12 is modified every slot.

[0052]

Furthermore, [maikurosukejuuruteeburu] 22 configuration is done from memory bank of plural, the writing from central control system 20 to a certain bank and, it is possible with [maikurosukejuura] 24from other bank to execute reading in arrayed.

[0053]

Next, you explain [maikurosukejuuruteeburu] [maikurosukejuuruteeburu] as concerning format of program which iskept inside 22.

[maikurosukejuuruteeburu] 22 has kept control command of format like for example Figure 4 with table form .

Like Figure 4 (a), at least, command and reading destination address (source *address) with command of writing destination address ([disutineeshon] * address) is written in entry of one.

With this embodiment it mentions later details, but like Figure 4 (b),furthermore adding command of number of times which repeats entry , ithouses.

[0054]

memory controller of buffer 18 (not shown) with, command to ATM controller 16 of network section 6 is housed in field which displays "command ".

With this embodiment, there are next 2 kinds as this command.

From (1) forwarding command :buffer memory transfer to packet memory of ATM controller

(2) It reads, from command :ATM controller transfer to buffer memory

Even in addition, when RAID is adopted for storage unit system, it ispossible to memory controller to send command which calculates RAID the display from [maikurosukejuura].

In case of this, central control system detects breakdown of disk drive, writes command for RAID in [maikurosukejuuruteeburu].

[0055]

In case of "Forwarding command ", as for reading destination address with start address of reading of the buffer memory 18 where data is housed, writing destination address becomes

Page 21 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ーゲットユニットとなる ATM コントローラ 16 内の パケットメモリ 164 のアドレスの情報となる。

「読み込み命令」の場合は、その逆となる。

[0056]

図 5 に、マイクロスケジュールテーブルのフォー マットの一例を示す。

マイクロスケジュールテーブルは図4に示したマ イクロスケジューラの命令を複数個並べた形で 構成されている。

マイクロスケジューラ 24 は、これを 1 エントリづつ順番に実行していく。

[0057]

例えば、マイクロスケジューラ 24 内に次に実行 するマイクロスケジュールテーブルのエントリ位 置を保持するポインタカウンタを設け、マイクロ スケジューラ 24 はポインタカウンタの指し示す 位置のエントリの内容をもとにバッファメモリ 18 (のメモリコントローラ)とネットワーク部 6(の AT M コントローラ 16)にデータ転送の指令を出し、 データの格納されているパッファメモリ 18 からタ ーゲットユニットとなるネットワーク部 6 ホデータ を送り出させ、あるいはターゲットユニットとなる ネットワーク部 6 からパッファメモリ 18 にデータ を読み込ませる。

[0058]

ところで、図5では、マイクロスケジュールテーブ ルの各エントリに繰り返し回数のフィールドを設 けている。

繰り返し回数のフィールドは各々のエントリーを 何回実行してから次のエントリーに進むかの情 報が示されている。

従って、同一のエントリ位置の命令を繰り返して いる間は、ポインタカウンタの値は更新されない ようにする。

[0059]

なお、詳しくは後述するが、図 7 のようにマイク ロスケジュールテーブルを複数のパンクに分割 し、パンクを切替えながら実行することも可能で ある。

前述のように本実施形態では、中央制御装置 2 0のスケジューラではディスクアクセスのスケジ ューリングを行なうと同時にマイクロスケジュー ルテーブルを作成する。

このマイクロスケジュールテーブルはスロットに 比べて非常に細かい単位で制御される。 data of the address of packet memory 164 inside ATM controller 16 which becomes target unit .

In case of "Reading command ", it becomes opposite. [0056]

In Figure 5, one example of format of [maikurosukejuuruteeburu] is shown.

[maikurosukejuuruteeburu] configuration is done in form which plurality arranges the command of [maikurosukejuura] which is shown in Figure 4.

[maikurosukejuura] This at a time 1 entry it executes 24, in sequence .

[0057]

for example [maikurosukejuura] pointer counter which keeps entry position of [maikurosukejuuruteeburu] which isexecuted next inside 24 is provided, [maikurosukejuura] 24 content of entry of position which pointer counter indicates buffer memory 18 (memory controller) with puts out the command of data transfer to network section 6 (ATM controller 16) on basis of, sendingout data to network section 6 which becomes target unit from the buffer memory 18 where data is housed, Or from network section 6 which becomes target unit data is madeto read to buffer memory 18.

[0058]

By way, with Figure 5, field of number of repetitions is provided in each entry of [maikurosukejuuruteeburu].

After field of number of repetitions what time executing each entry, data whether it advances to following entry of, is shown.

Therefore, repeatedly while being, value of pointer counter requires is notrenewed command of same entry position.

[0059]

Furthermore, it mentions later details, but like Figure 7 also it ispossible to divide [maikurosukejuuruteeburu] into bank of plural, changeover to execute bank.

A forementioned way with this embodiment, when with [sukejuura] of central control system 20 scheduling of disk access is done, [maikurosukejuuruteeburu] is drawn up simultaneously.

this [maikurosukejuuruteeburu] in unusual is controlled with small unit incomparison with slot .

Page 22 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

例えば、本実施形態では 4word(16byte)を制御 の最小単位とし、このデータを 4 クロックで読み 出すものとしている。

この最小単位はパッファメモリの連続読み出し の単位(例えば SynchronousDRAM のパースト サイズ)とすると効率が良い。

最小単位は、以降、マイクロスロットと呼ぶ。

従って、マイクロスケジューラ 24 は、マイクロス ロット毎にマイクロスケジュールテーブルから情 報を読みだし、これを実行していくことになる。

[0060]

ところで、マイクロスケジュールテーブルを1スロ ット分(例えば 60msec)用意すると1クロックが4 0nsecとして約380K エントリが必要になり、マイ クロスケジュールテーブル用のメモリコストも中 央制御装置20からの転送時間も問題になる。

そこで、次の方法によりエントリの数を押えてマ イクロスケジュールテーブル用のメモリコストを 圧縮することができる。

[0061]

第 1 番目の方法は、マイクロスケジュールテー ブルをスロットの分割数分繰り返して使用する 方法である。

例えば 1K エントリのメモリを用意した場合はこ れを380回繰り返し使用するものである。

これにより、メモリの容量を削減することができ、上記の例では 1/380 に減少する。

この方法は、マイクロスケジューラ24内にカウン タを設けるなどするだけで容易に実現可能であ る。

[0062]

第2番目の方法は、図5などに示したようにマイ クロスケジュールテーブルのエントリに繰り返し 回数を示すフィールドを設け、一つのエントリを 何回か実行することである。

[0063]

また、以上の2 つの方法を併用すれば、マイク ロスケジュールテーブルのメモリ容量を効果的 に減らすことができる。

ここで、本実施形態におけるマイクロスロット、ミ ニスロット、スロットの関係について説明する。

[0064]

With for example this embodiment it designates 4 word (16 byte) as minimum unit of control, readout this data with 4 clock.

As for this minimum unit when unit of continual reading of buffer memory (burst size of for example SynchronousDRAM)with it does, efficiency is good.

minimum unit , later, calls Micros lot .

Therefore, [maikurosukejuura] 24 in every Micros lot starts reading data from [maikurosukejuuruteeburu],to execute this means.

[0060]

When by way, [maikurosukejuuruteeburu] is prepared equivalent of 1 slot (for example 60msec), 1 clock approximately 380 Kentry become necessary as 40 nsec, [maikurosukejuuruteeburu] memory cost of business and transfer time from central control system 20 become problem.

Then, holding down quantity of entry with following method, [maikurosukejuuruteeburu]it can compress memory cost of business.

[0061]

method of first is method which number of divisions amount of slot uses [maikurosukejuuruteeburu] over again.

When memory of for example 1Kentry is prepared, this it is something which 380 repetitive use is done.

Because of this, it is possible, with above-mentioned exampled creases to 1/380 to reduce capacity of memory.

[maikurosukejuura] counter such as is provided just does this method, is realizable easily inside 24.

[0062]

It is method of second, as shown in Figure 5 etc, to provide field which shows number of repetitions in entry of [maikurosukejuuruteeburu], something timeto execute entry of one.

[0063]

In addition, if 2 method above are jointly used, it is possible todecrease memory capacity of [maikurosukejuuruteeburu] in effective.

Here, you explain Micros lot, in this embodiment [minisurotto], concerning therelationship of slot.

[0064]

Page 23 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

まず、マイクロスロットは前述のように一定のパ スサイクルから構成され、この例では 10 サイク ルでマイクロスロットを構成している。

一つのマイクロスロットはマイクロスケジュール
 テーブルの一つの命令に対応しているので、図
 6 の拡大したマイクロスロットではユーザ a への
 データが送られている。

[0065]

マイクロスロットが一定の数だけ集まってミニスロットが構成される。

図6にはユーザ a へのデータ送出とユーザ c へ のデータ送出だけを示している。

この例では、ユーザ a へのデータは 1 ミニスロッ ト内に 9 マイクロスロットを占めている。

このように、ミニスロット内で同一転送命令を複 数マイクロスロット連続して実行させる手段は、 前述の第2番目の方法により容易に実現可能 である。

[0066]

スロットは一定の数のミニスロットで構成される。

この例では 10ミニスロットで 1 スロットとなっている。

ミニスロット1回は、前述の第1番目の方法によ ればマイクロスケジュールテーブルの一巡であ る。

このミニスロットが繰り返し実行されるので、図6 で示すように、スロットよりも細かい単位の一定 の間隔でネットワーク部6に連続データが送り 込まれ、1スロット内における各ユーザ端末への データの転送が一定のレートで行われることを 保証することが可能となる。

また、データの転送が一定のレートで行われる ことが保証されると、ATM コントローラ 16 内部 のパケットメモリ 164 の量を少なくすることが可 能である。

[0067]

スロットは一定の数のミニスロットで構成され る。

この例では 10ミニスロットで 1 スロットとなっている。

ミニスロット1回は、前述の第1番目の方法によ

Figure 6 Micros lot, [minisurotto], is figure which shows relationship of slot.

First, Micros lot aforementioned way configuration is done from thefixed bus cycle, with this example configuration does Micros lot with 10 cycle.

Because Micros lot of one corresponds to command of one of [maikurosukejuuruteeburu], with Micros lot which Figure 6 expands data to the user a is sent.

[0065]

Micros lot getting together, equal to fixed number [minisurotto] is done the configuration.

Just data transmission to user a and data transmission to user c have been shown in Figure 6.

With this example, as for data to user a 9 Micros lot are occupiedinside 1 [minisurotto].

this way, plural Micros lot continuing same transfer command inside the[minisurotto], means which it executes is realizable easily with method of a forementioned second.

[0066]

slot configuration is done with [minisurotto] of fixed number.

With this example it has become 1 slot with 10 [minisurotto].

[minisurotto] one time according to method of aforementioned first isround of [maikurosukejuuruteeburu].

Because this [minisurotto] repeatedly is executed, as shown with Figure 6, continual data is sent by network section 6 with fixed spacing ofsmall unit in comparison with slot, it becomes possible toguarantee that transfer of data to each user terminal inside 1 slot isdone with fixed rate.

In addition, when it is guaranteed, that transfer of data is donewith fixed rate, it is possible to decrease quantity of the packet memory 164 of ATM controller 16 interior.

[0067]

slot configuration is done with [minisurotto] of fixed number.

With this example it has become 1 slot with 10 [minisurotto].

[minisurotto] one time according to method of

Page 24 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ればマイクロスケジュールテーブルの一巡であ る。

このミニスロットが繰り返し実行されるので、図 6 で示すようにスロット内で各ユーザ端末へのデ ータの転送が一定のレートで行われることを保 証することができる。

データの転送が一定のレートで行われることが 保証されると、ATM コントローラ 16 内部のパケ ットメモリ 164 やユーザ端末 32 のバッファの容量 を少なくすることができる。

[0068]

言い換えると、本実施形態によれば、スロットを 複数に等分に分割した各ミニスロット内の一定 の位置に、各ユーザ端末宛に送り出されるべき データをネットワーク部6に取り込むための共通 パスの使用が割り当てられるように、マイクロス ケジュールのプログラムを作成することができ、 このプログラムに従ってバス使用の制御を行う ことにより、スロットよりも細かい単位の一定の 間隔で、ネットワーク部6に連続データが送り込 まれることを保証することができる。

このようなバス使用の制御は、前述の第1番目 の方法と第2番目の方法を併用することにより、 容易に実現可能である。

[0069]

また、各ユーザ端末宛に送り出されるべきデー タのビットレートに応じた数の、スロットを複数に 等分に分割したマイクロスロットが、該データを ネットワーク部 6 に取り込むための共通バスの 使用期間として割り当てられるように、プログラ ムを作成し、このプログラムに従ってバス使用 の制御を行うことにより、各ユーザ端末の要求 ビットレートに応じたバス使用期間を、各スロット 内で確保することができる。

これを実現する 1 つの方法は、前記のようなエ ントリ内の繰り返し回数に従って実行を繰り返す ことにより、ビットレートに応じた使用期間を割り 当てるものである。

また、図6のようにミニスロットを併用して実現すると、より効果的である。

[0070]

次に、マイクロスケジュールテーブルを複数の パンクに分割する例について説明する。

図 7 は、マイクロスケジュールテーブルを2つの バンクに分割した例である。

これは図1で示すようにネットワーク部6が2つ

aforementioned first isround of [maikurosukejuuruteeburu].

Because this [minisurotto] repeatedly is executed, as shown with Figure 6, you can guarantee that inside slot transfer of data to each user terminal is done with fixed rate.

When it is guaranteed, that transfer of data is done with thefixed rate, packet memory 164 of ATM controller 16interior and capacity of buffer of the user terminal 32 can be made little.

[0068]

paraphrase * with, according to this embodiment, slot in fixed position inside each [minisurotto] which is divided into equal parts in plural, inorder to be able to allot use of common bus in order to take in the data which it should you send out to each user terminal address to network section 6, to draw up program of [maikurosukejuuru], it to be possible Following to this program, with fixed spacing of small unit, youcan guarantee that continual data is sent to network section 6 by controlling bus use, in comparison with slot.

Control of bus use a this way is realizable easily with the method of aforementioned first and jointly using method of the second.

[0069]

In addition, slot of a quantity which responds to bit rate of the data which it should you send out to each user terminal address Micros lot which is divided into equal parts in plural, in order to be allotted, as use period of common bus in order to take in said data to network section 6 in drawing up program, following to this program and controlling bus use depending, bus use period which responds to request bit rate of each user terminal, can be guaranteedinside each slot.

method of one which actualizes this, aforementioned wayfollowing to number of repetitions inside entry, is something which allots the use period which responds to bit rate by repeating execution.

In addition, like Figure 6 jointly using [minisurotto], it actualizes when, from, it is a effective.

[0070]

Next, you explain concerning example which divides [maikurosukejuuruteeburu] into the bank of plural.

Figure 7 is example which divides [maikurosukejuuruteeburu] into 2 bank .

This corresponds as shown with Figure 1, when network

Page 25 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ある場合に対応している。

各々のパンクは各々のネットワーク部とのマイク ロスケジュールに対応している。

[0071]

マイクロスケジューラ 24 は、マイクロスロット毎 に Bank0 と Bank1 を交互に実行する。

図 8 に共通バス VBUS から 2 つのネットワーク 部(0)と(1)への転送のタイミングを示す。

[0072]

この方法を使用することによる効果は、ATM コ ントローラ 16 のパケットメモリ部 164 のバンド幅 ネックを緩和することにある。

例えば、ネットワーク部(0)に連続して要求が行 なわれるとネットワーク部(0)のパケットメモリ 16 4 は毎クロック書き込みが発生することになり、S AR CHIP165 からの要求を受け付けられなくな って ATM パケットの送り出しに支障を来たすか もしれない。

例えば図 9 に示すように VBUSIF163 からのデ ータ転送により SAR CHIP165 はパケットメモリ 164 にアクセスできない。

パケットメモリ 164 をデュアルポートメモリで構成 することも考えられるがコストの増大を招いてし まう。

[0073]

そこで、マイクロスケジューラ24からの命令を本 実施形態のように2つに分けて2つのネットワー ク部(0)と(1)に交互に実行させるようにすれば、 パケットメモリ 164 へのバッファメモリ 18からの 転送は半分になり、バンド幅ネックが緩和され る。

[0074]

次に、マイクロスケジュールテーブルとバンクと マイクロスロットの関係について説明する。

図 10 は本実施形態で説明する 2 つのバンクと マイクロスロットの関係を表したものである。

図 10 の一目盛は 1 マイクロスロットで ATM コン トローラ(0)への送り出しは BANK0 に、ATM コ ントローラ(1)への送り出しは BANK1 に記述さ れている。

図 10 で小文字のアルファベットがそれぞれ異な ったユーザ端末への送り出しを示している。

ATM コントローラ(0)へは a,a,a,b,b,c,c,c,c,c の順 で送りだし、ATMコントローラ(1)へは e,f,g,h,i,j,j, section 6 is a two.

Each bank corresponds to [maikurosukejuuru] of each network section.

[0071]

[maikurosukejuura] 24 executes Bank0 and Bank1 alternately in every Micros lot .

In Figure 8 2 network sections (0) with timing of transfer to (1) is shown from common bus VBUS.

[0072]

Effect is to ease dope width neck of packet memory section 164 of ATM controller 16 by fact that this method is used.

Continuing in for example network section (0), when request is done, every packet memory 164 of network section (0) decides that clock writing occurs, stops beingaccepted request from SARCHIP165 to feed of ATM packet the hindrance causes might.

As shown in for example Figure 9, access it cannot designate SARCHIP165 as the packet memory 164 with data transfer from VBUSIF163.

configuration it can think of packet memory 164 with dual port memory that it does, butincrease of cost is caused.

[0073]

Then, [maikurosukejuura] like this embodiment dividing command from 24 into two, if2 network sections (0) with it executes it requires alternately in the(1), transfer from buffer memory 18 to packet memory 164 becomes half, dope width neck is eased.

[0074]

Next, you explain [maikurosukejuuruteeburu] with concerning relationship of bank between Micros lot.

Figure 10 is 2 bank which are explained with this embodiment and somethingwhich displays relationship of Micros lot.

As for one scale of Figure 10 as for feed to ATM controller (0) in the BANK0, as for feed to ATM controller (1) it is described to BANK1 with 1 Micros lot.

feed to user terminal where alphabet of lower case differsrespectively in Figure 10 has been shown.

It starts sending to ATM controller (0) in order of a, a, a, b, b, c, c, c, c, c, c, to ATM controller (1) to order of e, f, g, h, i, j, j, j,

Page 26 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

jj の順に送り出している。

この例のように共通バス VBUS では ATM コント ローラ(0)と ATM コントローラ(1)へのデータがマ イクロスロット毎にインタリーブして使用されてい る。

[0075]

実施形態では二つのパンクに分けた場合を説明したが、これが3または4つ以上のパンクに別れている構成もネットワーク部およびATMコントローラとの関係で可能なことはいうまでもない。

[0076]

ところで、マイクロスケジュールテーブルをスロットの分割数分繰り返して使用し、および/または 図5や図7のように各エントリの繰り返し回数を 指令し、この情報に従って各エントリを繰り返し 実行する場合、エントリーのソースアドレスおよ びディストネーションアドレスのフィールドは繰り 返し実行される度に更新される。

例えば、マイクロスケジュールテーブルのエント リーを一回実行すると 16byte のデータが転送さ れる場合は 16byte のインクリメントが行なわれ る。

このアドレスの更新機能は、マイクロスケジュー ラ 24 が DMA コントローラとして動作しているこ とを示している。

一般に DMA コントローラはハードウェア資源の 制約により、限られたチャンネル数のみをサポ ートしている。

例えば2 チャンネルの DMA コントローラは、二 つの異なったソース/ディストネーションのアドレ スペアに対して転送をすることができるが、2 チ ャンネル以上の転送が必要な場合、プロセッサ により DMA の資源をセットし直して転送するこ とが必要になる。

[0077]

一方、本実施形態のような連続データサーバ装置を考えた場合、バッファメモリとネットワーク部のパケットメモリへの転送は、連続データサーバ装置のサポートするユーザの数だけチャネル数が必要で、プロセッサが DMA をセットし直すのはプロセッサにとってかなりの負担になる。

[0078]

ここで、マイクロスケジューラ 24 を DMA コントロ ーラとして見ると、サポート可能なチャンネルの j has sent out.

Like this example with common bus VBUS ATM controller (0) with data to the ATM controller (1) interleave making every Micros lot, it is used.

[0075]

With embodiment case where you divided into bank of two was explained, but this 3 or 4 configuration which has divided into the bank above as for possible thing does not have necessity to say in network section or connection with with ATM controller.

[0076]

By way, number of divisions amount of slot you use [maikurosukejuuruteeburu], over again like and/or Figure 5 and Figure 7 command you do number of repetitions of each entry ,follow to this data and when each entry repeatedly is executed, the source address of entry and field of [disutoneeshonadoresu] are renewed to degreewhich repeatedly is executed.

When entry of for example [maikurosukejuuruteeburu] is executed one time, when data of 16 byte is transferred, increment of 16 byte is done.

Renewal function of this address [maikurosukejuura] 24 has shown fact that itoperates as DMA controller.

Generally DMA controller support has done only number of channels which is limited by constraint of hardware resource.

DMA controller of for example 2channel can do transfer vis-a-vis address pair of the source / [disutoneeshon] where two differs, but when transfer of 2 channel or moreis necessary, set doing again to do resource of DMA with processor, it becomes necessary to transfer.

[0077]

On one hand, when of continual data server device like this embodiment was thought, as for transfer to packet memory of buffer memory and network section, the support of continual data server device equal to quantity of user which isdone quantity of channel being necessary, as for those where the processor set does again to do DMA it becomes considerableburden for processor.

[0078]

When here, [maikurosukejuura] you look at 24, as DMA controller because quantity of support possible channel means

Page 27 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

.

数はマイクロスケジュールテーブルのエントリの 数で制限されることになるので、マイクロスケジ ュールテーブルがメモリで実現されているため に、例えば 1000 チャネル以上のサポートでも可 能になる。

マイクロスケジューラ24を使えば、DMA のため のセットが高々1 スロットに 1 回で良く、スロット 内では DMA のセットし直しをするためにプロセ ッサが割り込みで処理の中断をされることがな い。

[0079]

次に、ユーザ端末またはコンテンツの入ったア ーカイブ装置からデータをアップロードする場合 について説明する。

アップロードは、連続データサーバ装置に新た なコンテンツを加える場合に必要な操作であ る。

アップロードは、例えば ATM 網 30 にアーカイブ 装置から連続データを ATM パケットとして送り 出しネットワーク部 6 から読み込む方法や、ネッ トワーク部6に直接テープデバイスあるいはディ スクデバイス等を接続して読み込む方法などに より、共通バス VBUS にデータを流し込むもの である。

[0080]

アップロードにおいても、読み込まれたデータは 同様にマイクロスケジューラ 24 により確定的に 制御されるタイミングで共通バス VBUS に送り 出され、共通バス VBUS のデータはバッファメモ リ 18 に書き込まれ、その後にバッファメモリ 18 からストレージ部 4 に書き込まれる。

[0081]

ATM 網から受けたデータは、SAR CHIP165 に よりパケットメモリ 164 に書き込まれる。

パケットメモリ 164 は、ATM 網 30 と連続データ サーバ装置の間のバッファとして働く。

パケットメモリ 184 内部は、例えばリング状のバ ッファとして管理され、ATM 網 30 から書き込む とライトポインタ(Write Pointer)が進み、リードポ インタ(Read Pointer)の方はスロット毎にマイク ロスケジュールテーブルで設定した分だけネット ワークプロセッサ 162 によって進められる。

通常はライトポインタ(Write Pointer)の管理は S AR CHIP165 によって行なわれる。

[0082]

to be restricted at quantity of entry of [maikurosukejuuruteeburu], because [maikurosukejuuruteeburu] is actualized with memory, even with the support above for example 1000channel it becomes possible.

If [maikurosukejuura] 24 is used, set for DMA at highest is good to 1 slot being one time, inside slot set of DMA to dodoes again times when in order to do processor is discontinuedtreatment with interrupt are not.

[0079]

When next, data upload is done from archive device where user terminal or content enters, being attached, you explain.

upload, when new content is added to continual data server device, isnecessary operation.

As for upload, method of reading to for example ATM network 30 from feed network section 6 with continual data as ATM packet from archive device. Directly connecting tape device or disk device etc to network section 6, the data sink it is something which is packed in common bus VBUS with the method etc which it reads.

[0080]

Regarding upload, data which is read is sent out by common bus VBUS with timing which is controlled decide by [maikurosukejuura] 24 in same way,data of common bus VBUS is written by buffer memory 18, after that from the buffer memory 18 is written to storage unit section 4.

[0081]

data which is received from ATM network is written to packet memory 164 by SARCHIP165.

packet memory 164 works as buffer between ATM network 30 and continual data server device .

When packet memory 184interior is managed writes from ATM network 30 as buffer of the for example ring, write pointer (WritePointer) advances, lead pointer (ReadPointer) equal to amount which is set every slot with [maikurosukejuuruteeburu] is advanced with network processor 162.

As for management of write pointer (WritePointer) it is done usually with SARCHIP165.

[0082]

Page 28 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

マイクロスケジュールテーブルには、ATM コント ローラ 16 のパケットメモリ 164 からバッファメモリ 18 に書き込む命令を書いておく。

この命令により ATM コントローラ 16 のパケット メモリ 164 からは共通バス VBUS にデータが送 られ、バッファメモリ 18 は共通バス VBUS 上の アップロードデータをバッファメモリ 18 に書き込 む。

[0083]

この場合、もしATM 網30からのパケットメモリ1 64 へのデータ供給がマイクロスケジューラ24 で 吸い上げる速度より遅ければ、バッファ領域の リングバッファが empty になってしまうかもしれな い。

もし供給が追いつかずに empty になると、マイク ロスケジューラ 24 からの指示に対応するデータ が共通バス上に存在しない状態が発生すること になるので、ネットワーク部 6 のネットワークプロ セッサ 162 が empty 状態を検出し、マイクロスケ ジューラ 24 がパケットメモリ 164 の読み出しを要 求するタイミングで制御信号を出して、共通バス VBUS にはデータを乗せないようにする。

また、データが共通バス VBUS に乗っていない ので、マイクロスケジューラ 24 はエントリ中のア ドレスをインクリメントせず、バッファメモリ 18 は メモリに書き込みを行なわないよう指示する。

[0084]

上記の条件は、ATM 網 30 から来るビットレート が一定でない場合で、ビットレートが一定の場 合には上記の機構を働かせなくてもパケットメモ リ 164 がバッファとして働き、パケットメモリ 164 が empty になることはない。

ー方、ビットレートが一定でない場合はマイクロ スケジューラ 24 には予想される最大のレートで ATM 網 30 からの読み出しの命令を入れてお き、前述した機能を働かせると良い。

[0085]

以上、一例として、ATM 網から VBUS 経由でア ップロードデータ書き込む方法を示したが、VBU S に直接データを供給するデバイスをつけること が可能であることはいうまでもない。

[0086]

次に、マイクロスケジューラ 24 およびマイクロス ケジュールテーブル 22 の構成について説明す る。 1997-9-22

command which from packet memory 164 of ATM controller 16 is written to buffer memory 18 iswritten to [maikurosukejuuruteeburu].

data is sent by common bus VBUS from packet memory 164 of ATM controller 16 by the this command, buffer memory 18 writes upload data on common bus VBUS to buffer memory 18.

[0083]

In case of this, if it is slower than speed which data supply to packet memory 164 from ATM network 30 sucks up with [maikurosukejuura] 24, ring buffer of buffer region becomes empty, might.

Supply without overtaking, when it becomes empty, because [maikurosukejuura] itmeans that state where data which corresponds to display from 24 does not exist on common bus occurs, network processor 162 of network section6 detects emptystate, [maikurosukejuura] control signal is put out with timing to which24 requires reading of packet memory 164, data is not placed to the common bus VBUS, requires.

In addition, because data is not riding in common bus VBUS, [maikurosukejuura] as for24 address in entry increment it does not do, in order not to do writing in memory, display it does buffer memory 18.

[0084]

Above-mentioned condition when with when bit rate which comes from ATM network 30 is not fixed, bit rate is fixed not being able to use the above-mentioned mechanism, packet memory 164 it works as buffer, there are nottimes when packet memory 164 becomes empty.

On one hand, when bit rate is not fixed, in [maikurosukejuura] 24 command of the reading from ATM network 30 is inserted with maximum rate which is expected, when function which is mentioned earlier is useed it is good.

[0085]

Above, as one example, from ATM network upload data is written method which was shown with VBUS going by way of, but as for being possibleto attach device which directly supplies data to VBUS it is not necessary to say.

[0086]

Next, you explain [maikurosukejuura] 24 and [maikurosukejuuruteeburu] concerning configuration of 22.

Page 29 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

図 11 に、マイクロスケジューラ24 の内部構成お よびマイクロスケジュールテーブル 22 の構成の 一例を示す。

[0087]

マイクロスケジュールテーブル 22 には SRAMを 使用し、中央制御装置 20 から書き込めるように なっている。

図 11 の構成では、SRAM22 がネットワーク部 1 6 の数に合わせて二つのパンク Bank0 と Bank1 分けられており(図 7 参照)、各メモリパンクには それぞれ対応するターゲットユニットへの指示 の基となるプログラムが格納される。

これに対応して、後述するアドレスカウンタおよ び繰り返しカウンタとも、2 組づつ存在する。

これらを切替えるのは図 11 中に示した BANK 信号である。

BANK 信号は、1 マイクロスロットごとに 1 と 0 の反転を繰り返す信号である。

これらによって、ターゲットユニットのそれぞれに 対する指示を 1 マイクロスロットごとにインタリー ブして転送できるようにしている。

[0088]

マイクロスケジュールテーブル22からマイクロス ケジューラ 24 内に読み出されたデータは一旦、 レジスタ 241 に蓄えられる。

これとともに、命令のフィールドの内容が「送出 命令」の場合には、バッファメモリ 18 にソースア ドレスと命令が、ATMコントローラ 16 にはディス ティネーションアドレスと命令が各々転送され、 「読み込み命令」の場合には、バッファメモリ 18 にディスティネーションアドレスと命令が、ATM コントローラ 16 にはソースアドレスと命令が各々 転送される。

[0089]

ソースアドレスおよびディストネーションアドレス は、それぞれインクリメント器 243,242 により、1 マイクロスロットで転送されるデータ量に相当す るパッファのアドレス分だけインクリメントされた 後、書き込みゲート 244 によりマイクロスケジュ ールテーブル 22 に再び書き戻される。

[0090]

CONTビットは、初期値が1にセットされ、このと きレジスタ241の繰り返し回数データが繰り返し カウンタ248または250にロードされ、CONTビットには0が書き戻される。 In Figure 11, [maikurosukejuura] internal configuration of 24 and [maikurosukejuuruteeburu] one example of configuration of 22 is shown.

[0087]

[maikurosukejuuruteeburu] You use SRAM to 22, can write from central control system 20 it groans.

With configuration of Figure 11, SRAM 22 adjusting to number of network sections 16, bank Bank0 and Bank1 min of two * and others* * time (Figure 7 reference), program which becomes basis of display to the target unit which corresponds respectively is housed in each memory bank.

Corresponding to this, also address counter and repetition counter which it mentions later exist, at a time 2 sets.

Fact that these are changed is BANK signal which is shown in the Figure 11.

BANKsignal is signal which repeats inverting of 1 and 0 in every Micros lot .

With these, interleave designating display target unit for respectivelyas every Micros lot, it can transfer, it has required.

[0088]

[maikurosukejuuruteeburu] data which [maikurosukejuura] reads out from 22 inside 24 once is stored in register 241.

When with this, content of field of command is "Forwarding command ", in the buffer memory 18 source address and command , by ATM controller 16 [disutineeshonadoresu] with command each aretransferred, when it is a "Reading command ", in buffer memory 18 [disutineeshonadoresu] with command , in the ATM controller 16 source address and command each is transferred.

[0089]

[maikurosukejuuruteeburu] You write source address and [disutoneeshonadoresu], on 22 again equal to address amountof buffer which is suitable to data amount which is transferred with1 Micros lot by respective increment vessel 243,242, increment after beingdone, with writing gate 244 and are reset.

[0090]

As for CONTbit, initial value set makes 1, at time of the this number of repetitions data of register 241 repeats and counter 248 or load makes250, 0 writes on CONTbit and is reset.

Page 30 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

繰り返しカウンタ248 または250 の内容は、該当 エントリが実行される度に 1 づつデクリメントさ れ、繰り返しカウンタ248 または250 が0 になっ たら、次に実行するマイクロスケジュールテーブ ルのエントリ位置を指し示すポインタカウンタ25 1 または252 をインクリメントするとともに、再び CONT ビットに1 が書き戻される。

[0091]

図 11 では、SRAM22 はデュアルポート構成で、 中央制御装置20とマイクロスケジューラ24の両 方からアクセスできるようになっている。

SRAM22をデュアルポート構成ではなく、ダブル パッファ構成にすることも可能である。

この場合、中央制御装置 20 が一方のバンクに 書き込んでいる間、もう一方のバンクをマイクロ スケジューラが読み出す。

[0092]

マイクロスケジュルテーブルの繰り返し回数により、ビデオサーバ装置では異なったデータレートのビデオを混在させることが可能である。

例えば、VBUS のデータ転送速度を 33MHz 32 bit で 1056Mbit/sec であるとき、マイクロスケジュ ーラのエントリー数が 4096 として繰り返し回数 1 では 1056Mbit/4096 =258Kbit/sec となる。

4Mbit/sec の転送には繰り返し回数を 16 にす る。

このように繰り返し回数を設定することで容易に ビデオ転送レートを設定することが可能である。

【0093】

転送レートには258Kbitの量子化誤差が存在することになるが、端末32や、ATMコントローラ16にバッファがあるので、この量子化誤差はスロット毎に繰り返し回数を調整することで一定の範囲内に収めることができる。

[0094]

マイクロスケジューラ 24 を使った場合の効果の 一つは、高度にパイプライン化されたアクセスに よるバスの効率的利用である。

マイクロスケジューラ 24 を用いた場合、図 12 に 示されるようにバッファメモリ 18 からネットワーク 部 6 に読み出されるデータのアクセス時間を隠 蔽でき、かつデータを読み出しながらデータの 転送が可能となる。

[0095]

When repetition counter 248 or content of 250 at a time 1 decrement isdone in degree where corresponding entry is executed and therepetition counter 248 or 250 becomes 0, as pointer counter 251 which indicates the entry position of [maikurosukejuuruteeburu] which is executed next or 252 is done increment, 1 writes on CONTbit again and is reset.

[0091]

With Figure 11, SRAM 22 with dual port configuration, central control system 20 from [maikurosukejuura] the access is possible both of 24, it groans.

SRAM 22 it is not a dual port configuration, also it is possible to make double buffer configuration.

In case of this, while central control system 20 is writing to bank of oneside, [maikurosukejuura] reads out bank of another.

[0092]

With number of repetitions of [maikurosukejuruteeburu], with video server device video of data rate which differs it is possible to exist together.

When data transfer speed of for example VBUS being 1056 Mbit/s ec with 33 MHz 32bit, thequantity of entry of [maikurosukejuura] with number of repetitions 1 1056 MB /4096=258Kbit /s ago as 4096.

In transfer of 4 Mbit/s ec number of repetitions is designated as 16.

this way it is possible to set video transfer rate easily by fact that number of repetitions is set.

[0093]

In transfer rate it means that quantization error of 258 Kbit exists, but because there is a buffer in terminal 32 and ATM controller 16, as for this quantization error by the fact that number of repetitions is adjusted every slot it can supply inside fixed range.

[0094]

[maikurosukejuura] one of effect when 24 was used high-level to pipeline is efficient utilization of bus with access which is converted.

When [maikurosukejuura] 24 is used, as shown in Figure 12, access time of data which reads out from buffer memory 18 in network section 6 hiding it ispossible, at same time data reading transfer of data becomes possible.

[0095]

Page 31 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

通常の方式では、複数のリクエストの調停に時間がかかり、しかもデータの転送と読み出しを 並行して行なえないので全ての処理が直列に 行なわれるが、マイクロスケジューラ方式では 図 12 のように並行して処理を行なうことでバス の使用効率が極めて高い。

[0096]

(実施形態 2)次に、実施形態 2 について説明する。

図 13 に本実施形態に係る連続データサーバ装置の構成を示す。

[0097]

本実施形態の連続データサーバ装置は、連続 データを格納している所定台数のデータ記憶装 置 12 と該データ記憶装置 12 からデータを読出 すデータ記憶制御装置14とからなる、複数(ここ では 4 系統とする)のストレージ部 4、該ストレー ジ部 4 から読み出したデータを一時記憶する、 ストレージ部 4 に対応して設けられたパッファメ モリ18、該バッファメモリ18のデータを各端末3 2を宛先としてネットワーク30に送り出す複数(こ こでは2台とする)のネットワーク部6、ストレ-部4とバッファメモリ18とネットワーク部6を接 続する共通バス VBUS、端末 32 からの要求に 基づいてデータ記憶装置 12 からデータを読み 出してネットワーク30に送り出すまでのスケジュ ーリング、ネットワークの設定をはじめとして、シ ステム全体の制御を行なう中央制御装置 20、 該中央制御装置 20 により確定されたマイクロス ケジュールのプログラムを格納するマイクロスケ ジュールテーブル 22、該プログラムに従ってネッ トワーク部6に共通バス VBUSを使用する権利 を確定的に割り当てるマイクロスケジューラ 24 を備えている。

[0098]

すなわち、本実施形態は、実施形態 1 のストレ ージ部 4 およびパッファメモリ 18 を複数系統(図 13 では 4 系統)分、共通バス VBUS に接続し、 各パッファメモリ 18 を各ネットワーク部 6 の AT M コントローラ 16 に接続したものである。

[0099]

本実施形態のように複数系列のストレージ部 4 を設けた場合、ディスク装置 12 にデータをストラ イピングして配置し、ディスクを並列に読み出す ことにより、ディスクアクセスのパンド幅を大きく でき、より多くのユーザに同時に連続データをサ ービスすることができる。 With conventional system, time to be required for arrange of request of plural, furthermore because it cannot transfer data and reading in parallel, all treatment is done in series array, but with [maikurosukejuura] system like Figure 12 in parallel, efficiency in use of bus quite is highby fact that it treats.

[0096]

(embodiment 2) Next, you explain concerning embodiment 2.

configuration of continual data server device which relates to this embodiment in the Figure 13 is shown.

[0097]

Continual data server device of this embodiment consists of data storage controller 14 which read-out does data from data storage device 12 and said data storage device 12 of specified number of devices which housescontinual data, storage unit section 4 of plural (Here 4 system it does), reading is the data is remembered at one time from said storage unit section 4, Corresponding to storage unit section 4, until reading * it sends out the data to network 30 from data storage device 12 network section 6 of plural (Here 2 it does)which it sends out to network 30 data of buffer memory 18, said buffer memory 18 which isprovided with each terminal 32 as addresee. storage unit section on basis ofrequest from common bus VBUS, terminal 32 which connects 4 and buffer memory 18 and network section 6, with setting of scheduling, network as beginning, program of [maikurosukejuuru] which is decided by central control system 20, said central control system 20 which controls the system entirety is housed [maikurosukejuuruteeburu] 22, following to said program and right common bus VBUS to be used for network section 6 decide is allotted, [maikurosukejuura] it has 24.

[0098]

It is something where namely, this embodiment, storage unit section plural system (With Figure 13 4 system) amount,connects 4 of embodiment 1 and buffer memory 18 to common bus VBUS, each buffer memory 18 connects to ATM controller 16 of each network section 6.

[0099]

Like this embodiment when storage unit section 4 of plural array is provided, [sutoraipingu], itarranges data in disk drive 12, dope width of disk access it can makelarge by reading out disk in parataxis, continual data the service is possible simultaneously to many user.

Page 32 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

また、複数系列あるストレージ部4の一部をパリ ティ符号として割り当てることにより、RAID シス テムを構成することができる。

[0100]

図 14 は、各バッファメモリ 18 からネットワーク部 6 にデータを送り出すときのマイクロスケジュー ラからの命令とバッファメモリ 18 からネットワー ク部6に送り出されるデータの関係を示したもの である。

タイミング 1 でマイクロスケジューラ 24 からバッ ファメモリ 18 の読み出し要求 1 が各バッファメモ リ 18 に出されると、時刻 6 でバッファメモリ(0)か らデータが出力され、時刻 7 でバッファメモリ(1) からデータが出力され、時刻 8 でパッファメモリ (2)からデータが出力され、時刻 9 でバッファメモ リ(3)からデータが出力されるというように、順次 4 台のバッファメモリ 18 からデータが読み出され ている。

ここで重要な点は、時刻1の読みだし要求1に 対する応答が時刻6から始まっていることで、パ イプライン動作によりメモリのレーテンシを隠蔽 している。

[0101]

本実施形態ではマイクロスケジューラ 24 からバ ッファメモリ 18 および ATM コントローラ 16 への 制御バスを専用に設けているが、実施形態 1 と 同様に、マイクロスケジューラ 24 から専用のパ スを設けずに、共通 VBUS を共用する方法もあ る。

[0102]

(実施形態 3)次に、実施形態 3 について説明する。

実施形態2 ではATMコントローラ16とバッファ メモリ18 間のバスをマイクロスケジューラ24 で 制御していたが、マイクロスケジューラ24でSCS Iコントローラ14とバッファメモリ18の間のバス を制御することもできる。

[0103]

図 15 に本実施形態に係る連続データサーバ装置の構成を示す。

本実施形態の連続サーバ装置は、基本的には 実施形態2と同じ構成であるが、マイクロスケジ ューラ24 がストレージ側とネットワーク側の両方 についてバス使用の制御を行う点、マイクロス ケジュールテーブル22 に格納するマイクロスケ ジュールのプログラムをストレージ側とネットワ ーク側の夫々について作成する点が相違する。 In addition, RAIDsystem configuration is possible portion of storage unit section 4 which is plural array as parity code by allotting.

[0100]

Figure 14, when from each buffer memory 18 sending out data to network section6, is something which shows relationship of data which from command and buffer memory 18 from [maikurosukejuura] is sent out to network section 6.

When with timing 1 reading demand 1 for buffer memory 18 is put out to each buffer memory 18 from [maikurosukejuura] 24, way with time 6 data is outputted from the buffer memory (0), with time 7 data is outputted from buffer memory (1), with time 8 data is outputted from buffer memory (2), with the time 9 data is outputted from buffer memory (3), data is read out from buffer memory 18 of sequential 4table.

time 1 it starts reading important point, here, by factthat response for request 1 has started from time 6, with pipeline operation [reetenshi] of memory hiding it does.

[0101]

With this embodiment from [maikurosukejuura] 24 control bus to buffer memory 18 and ATM controller 16 is provided in dedicated, but in same way as embodiment 1, [maikurosukejuura] withoutproviding pass of dedicated from 24, there is also a method whichshares common VBUS.

[0102]

(embodiment 3) Next, you explain concerning embodiment 3.

With embodiment 2 bus between ATM controller 16 and buffer memory 18 wascontrolled with [maikurosukejuura] 24, but [maikurosukejuura] it is possible also to control bus between SCSI controller 14 and buffer memory 18 with 24.

[0103]

configuration of continual data server device which relates to this embodiment in the Figure 15 is shown.

Continual server device of this embodiment is same configuration as embodiment 2 in the basic, but [maikurosukejuura] 24 point which controls bus use concerning the both of storage unit side and network side, [maikurosukejuuruteeburu] point which draws up the program of [maikurosukejuuru] which is housed in 22 concerning respectively of storage unit side and network side

Page 33 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ーク側の夫々について作成する点が相違する。

.

[0104]

本実施形態のように、マイクロスケジューラ 24 でストレージ側とネットワーク側の両方を制御す る場合は、マイクロスケジューラ 24 およびマイク ロスケジュールテーブル 22 の構成は次の 2 つ の場合が考えられる。

[0105]

(1)図 16 で示すように、ストレージ側を制御する マイクロスケジューラ 24 およびマイクロスケジュ ールテーブル 22 とネットワーク側を制御するマ イクロスケジューラ 24 およびマイクロスケジュー ルテーブル 22 を独立に構成する。

[0106]

(2)図 17 で示すように、ストレージ側を制御する マイクロスケジューラ 24 とネットワーク側を制御 するマイクロスケジューラ 24 は共通で、マイクロ スケジュール管理テーブル 22 がストレージ側を 制御する部分と、ネットワーク側を制御する部分 の 2 つに分かれている。

[0107]

また、図 18 に示すように、SCSI コントローラ 14 の内部構成は、ネットワーク部 6 の ATM コント ローラ 16 の内部構成(図 2)の SAR CHIP165 を SCSI CHIP185 に置き換え、パケットメモリ 164 をストレージメモリ 184 に置き換え、外部への A TM 網を SCSI に置き換えれたものとなる。

[0108]

本実施形態では、ネットワーク側の部分につい ては、実施形態1あるいは実施形態2と同様で あるが、ストレージ側については、ストレージ部 4から読み出されたデータをパッファメモリ18に 取り込む際の共通パスの使用を割り当てるマイ クロスケジュールのプログラムを作成する。

[0109]

本実施形態では、まず、ディスク装置 12 から読み出されたデータは SCSI コントローラ 14 のストレージメモリ 184 に蓄積される。

SCSIコントローラ 14 のストレージメモリ 184 の容 量は、接続されたディスク装置 12 に 1 スロットで アクセスされるデータサイズより大きい。

例えば、1 スロットで64KByte アクセスされるディ スク装置 12 が 1 スロットで 4 つに対して読み出 し命令を SCSI コントローラ 14 から発行する場合 は、ストレージメモリ 184 の容量は、256KByte と たス

differs.

[0104]

Like this embodiment, when [maikurosukejuura] both of storage unit side and network side iscontrolled with 24, [maikurosukejuura] 24 and [maikurosukejuuruteeburu] configuration of 22 is thought innext 2 cases.

[0105]

As shown with (1) Figure 16, storage unit side is controlled [maikurosukejuura] 24 andcontrols [maikurosukejuuruteeburu] 22 and network side [maikurosukejuura] configuration makes 24 and [maikurosukejuuruteeburu] 22independent.

[0106]

As shown with (2) Figure 17, controls storage unit side [maikurosukejuura] controls 24 and network side [maikurosukejuura] 24 with common, has divided into two of the portion which controls portion and network side where [maikurosukejuuru] administration table 22 controls storage unit side.

[0107]

In addition, as shown in Figure 18, internal configuration of SCSI controller 14 replaces SARCHIP165 of internal configuration (Figure 2) of ATM controller 16 of network section 6 to the SCSI CHIP185, packet memory 164 replaces to storage unit memory 184, ATM network to outside replaces to SCSI and * becomes landing net.

[0108]

With this embodiment, it is similar to embodiment 1 or embodiment 2 concerning the portion of network side,, but case where data which reads outfrom storage unit section 4 concerning storage unit side, is taken in to buffer memory 18 program of [maikurosukejuuru] which allots use of common bus is drawn up.

[0109]

With this embodiment, first, as for data which reads out from disk drive 12 compilation it makes storage unit memory 184 of SCSI controller 14.

capacity of storage unit memory 184 of SCSI controller 14 than data size which access isdone is larger to disk drive 12 which is connected with 1 slot.

disk drive 12 which 64 KByteaccess is done being 1 slot with for example 1slot, when reading command is issued from SCSI controller 14 vis-a-vis 4, capacity of storage unit memory 184 becomes 256 KByte.

Page 34 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

なる。

[0110]

以下では、インプリメントが最も容易であるダブ ルバッファをストレージメモリ 184 に使用した場 合について説明する。

あるスロットでストレージメモリ184に読み出され たデータは、次のスロットでバッファメモリ 18 に 転送される。

ダブルパッファを使っているので、パッファメモリ 18 に転送している間、もうー方のパンクはディス ク装置 12 からストレージメモリ 184 への転送を 行っていることになる。

ストレージメモリ 184 とバッファメモリ 18 間の転送は一定の速度で、ほぼ 100%バスを使っての転送が可能である。

この場合、ストレージメモリ184 はディスク装置12 から一定の速度で出てこないデータをバッファリングする働きを行う。

[0111]

ー方、前述のようにコンテンツをロードする場 合、このバスは全く逆の方向に働く。

すなわち、バッファメモリ 18 からストレージメモリ 184にマイクロスケジューラ24の指示によりデー タが転送され、次にストレージメモリ 284 からディ スク装置 12 にデータが転送される。

この場合にも、ストレージメモリ 184 はパッファとして働く。

[0112]

なお、本実施形態では、マイクロスケジューラ 24 がストレージ側だけについてバス使用の制御を 行う実施形態も可能である。

この場合、上記構成において、マイクロスケジュ ーラ 24 からネットワーク部 6 へ情報を伝える手 段が不要となり、マイクロスケジューラ 24 および マイクロスケジュールテーブル 22 はストレージ 側対応に設けられ、中央制御装置 20 はストレー ジ側に対するマイクロスケジューリングのみ行う ように修正する。

また、この場合、ストレージ側についての構成・ 動作は上記と同様であり、ネットワーク側につい ての構成・動作は、従来技術と同様になる(共通 パスの使用権は調停装置により制御される)。

[0113]

[0110]

At below, when double buffer where implementation is easiest is used for the storage unit memory 184 being attached, you explain.

data which with a certain slot reads out in storage unit memory 184 istransferred to buffer memory 18 with following slot.

Because double buffer is used, while transferring to buffer memory 18, bank of another means to transfer to storage unit memory 184 from disk drive 12.

As for transfer between storage unit memory 184 and buffer memory 18 with fixed speed ,using almost 100% bus , transfer is possible.

In case of this, storage unit memory 184 does function which buffering does data which does not come out of disk drive 12 with fixed speed .

[0111]

On one hand, aforementioned way when content is done load, this bus works completely in direction of opposite.

data is transferred from namely, buffer memory 18 [maikurosukejuura] by display of 24 in the storage unit memory 184, next from storage unit memory 284 data is transferred to disk drive 12.

In case of this, storage unit memory 184 works as buffer.

[0112]

Furthermore, with this embodiment, [maikurosukejuura] 24 also embodiment which controls bus use concerning just storage unit side is possible.

In case of this, [maikurosukejuura] from 24 means which conveys data becomes unnecessary to network section 6 in above-mentioned configuration, [maikurosukejuura] 24 and [maikurosukejuuruteeburu] 22 is provided in storage unit side correspondence, in orderonly [maikurosukejuuringu] for storage unit side to do corrects central control system 20.

In addition, in case of this, as for configuration * operation concerning storage unit side being similar to description above, configuration * operationconcerning network side becomes similar to Prior Art, (Use right of common bus is controlled by arrange device).

[0113]

Page 35 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

以上の各実施形態では SCSI を使用してディス クを接続しているが、ファイバーチャネル等他の ディスクインタフェースが使用できるのはいうま でもない。

また、ネットワーク部にATMを使用しているが、 イーサネットなど他のネットワークを用いるのも 好ましい実施形態の一例である。

また、以上の実施形態ではマイクロスケジュー ラはシステムに 1 個であったがバッファメモリ毎 に設けることも可能である。

本発明は、上述した実施の形態に限定されるも のではなく、その技術的範囲において種々変形 して実施することができる。

[0114]

【発明の効果】

本発明(請求項 1)に係る計算機装置によれば、 各ユニットからのバス使用要求に依存してバス 使用権の調停を行うのではなく、格納手段に格 納されたプログラムに従って割当手段により、 各ユニットが共通バスを使用する権利を決定論 的に割り当てるようにしたので、予め定めたスケ ジューリングによりバス使用権を割り当てるた め、各ユニットのバス使用時期を確定的に保証 することができる。

このため、メモリへの指示を先行発行することが できるので、メモリのレーテンシを隠蔽すること ができる。

従って、バスの使用率の向上を図ることができる。

[0115]

本発明(請求項 9)に係る連続データサーバによ れば、パッファメモリユニットと通信制御ユニット の間でのデータ転送に共通バスを使用する権 利を、プログラムに従って各通信制御ユニットに 対し決定論的に割り当てるようにしたので、請求 項 1 の発明の効果に加え、一定の間隔で通信 制御ユニットに連続データが送り込まれ、ひいて は、一定の間隔で通信路に連続データが送り出 されることを保証することができる。

従って、通信制御ユニットが通信路に連続デー タを送り出すまで該データを一時記憶するメモリ の容量を少なくでき、また、通信路の先に存在し て連続データを再生するユーザ端末において受 信したパケットを保持するバッファの容量を少な くできる。

【図面の簡単な説明】

With each embodiment above using SCSI, you connect disk, but itis not as for other disk interface necessary such as fiber

In addition, ATM is used for network section, but it is theother network also it is desirable a one example of embodiment whose such as Ethernet to use.

In addition, with embodiment above as for [maikurosukejuura] 1 was in system ,but also it is possible to provide in every buffer memory.

this invention, it is not something which is limited in embodiment which the description above is done, various deforming in technological range, it can execute.

[0114]

[Effects of the Invention]

channel to say beingable to use.

According to computer device which relates to this invention (Claim 1), depending on the bus use request from each unit, not to be to arrangement bus use right, following to program which is housed in storage means, it allots theright each unit to use common bus with allotment means, to the deterministic because it required, In order to allot bus use right with scheduling which is decidedbeforehand, bus use time of each unit can be guaranteeddecide.

Because of this, because it can precede can issue display to memory, [reetenshi] of memory hiding is possible.

Therefore, it is possible to assure improvement of usage of bus.

[0115]

According to continual data server which relates to this invention (Claim 9), following right to use common bus for data transfer between buffer memory unit and communication control unit, to program, it allots to deterministic, vis-a-vis each communication control unit because it required, in addition to Effect of Invention of Claim 1, withfixed spacing in communication control unit continual data sending, You can guarantee that continual data is sent out to communications line with consequently, fixed spacing.

Therefore, until communication control unit sends out continual data to communications line ,it can make capacity of buffer which keeps packet which itreceives capacity of memory which remembers said data at one timeit can make little, in addition, communications line existing first, in the user terminal which regeneration does continual data little.

[Brief Explanation of the Drawing (s)]

Page 36 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【図1】

本発明の実施形態 1 に係る連続データサーバ 装置の構成を示す図

【図2】

ネットワーク部の内部構成の一例を示す図

【図3】

同実施形態に係る連続データサーバ装置の他 の構成を示す図

【図4】

マイクロスケジュールテーブル 22 に格納される 単位プログラムのフォーマットの一例を示す図

【図5】

マイクロスケジュールテーブルのフォーマットの 一例を示す図

【図6】

マイクロスロット、ミニスロット、スロットの関係を 説明するための図

【図7】

マイクロスケジュールテーブルのフォーマットの 他の例を示す図

【図8】

バンク切替えによる2つのネットワーク部への転 送のタイミングを示すタイミングチャート

【図9】

ネットワーク部内でのデータの流れを説明する ための図

【図10】

2 つのバンクとマイクロスロットの関係を説明す るための図

【図11】

マイクロスケジューラの内部構成の一例および マイクロスケジュールテーブルの構成の一例を 示す図

【図12】

同実施形態におけるパイプライン処理を説明す るための図

【図13】

本発明の実施形態 2 に係る連続データサーバ 装置の構成を示す図

[Figure 1]

Figure which shows configuration of continual data server device which relatesto embodiment 1 of this invention

[Figure 2]

Figure which shows one example of internal configuration of network section

[Figure 3]

Figure which shows other configuration of continual data server device which relates to same embodiment

[Figure 4]

[maikurosukejuuruteeburu] Figure which shows one example of format of unit program which ishoused in 22

[Figure 5]

Figure which shows one example of format of [maikurosukejuuruteeburu]

[Figure 6]

Micros lot, [minisurotto], figure in order to explain relationship of the slot

[Figure 7]

Figure which shows other example of format of [maikurosukejuuruteeburu]

[Figure 8]

timing chart which shows timing of transfer to 2 network sections with bank changeover

[Figure 9]

Figure in order to explain flow of data in network circles

[Figure 10]

2 bank and figure in order to explain relationship of the Micros lot

[Figure 11]

one example of internal configuration of [maikurosukejuura] and figure which shows one example of configuration of [maikurosukejuuruteeburu]

[Figure 12]

Figure in order to explain pipeline processing in same embodiment

[Figure 13]

Figure which shows configuration of continual data server device which relatesto embodiment 2 of this invention

Page 37 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

| 【図14】 | [Figure 14] |
|---|--|
| 各バッファメモリからネットワーク部にデータを送 り出すときのマイクロスケジューラからの命令と パッファメモリからネットワーク部に送り出される データの関係を説明するための図 | When from each buffer memory sending out data to network section, the figure in order to explain relationship of data which from command and buffer memory from [maikurosukejuura] is sent out to network section |
| 【図15】 | [Figure 15] |
| 本発明の実施形態 3 に係る連続データサーバ 装置の構成を示す図 | Figure which shows configuration of continual data server device which relatesto embodiment 3 of this invention |
| 【図16】 | [Figure 16] |
| 同実施形態におけるマイクロスケジューラおよ びマイクロスケジュールテーブルの構成の一例 を示す図 | In same embodiment, [maikurosukejuura] and figure which shows one example of the configuration of [maikurosukejuuruteeburu] ⁻ |
| 【図17】 | [Figure 17] |
| 同実施形態におけるマイクロスケジューラおよ びマイクロスケジュールテーブルの構成の他の 例を示す図 | In same embodiment, [maikurosukejuura] and figure which shows other example of configuration of [maikurosukejuuruteeburu] |
| 【図18】 | [Figure 18] |
| 同実施形態における SCSI コントローラ 14 の内 部構成の一例を示す図 | Figure which shows one example of internal configuration of SCSI controller 14 in same embodiment |
| 【図19】 | [Figure 19] |
| 従来の連続データサーバ装置の構成の一例を 示す図 | Figure which shows one example of configuration of conventional continual data server device |
| 【図20】 | [Figure 20] |
| 従来の連続データサーバ装置の構成の他の例 を示す図 | Figure which shows other example of configuration of conventional continual data server device |
| 【符号の説明】 | [Explanation of Symbols in Drawings] |
| 12 | 12 |
| ディスク装置 | disk drive |
| 14 | 14 |
| SCSI コントローラ | SCSI controller |
| 16 | 16 |
| ATM コントローラ | ATM controller |
| 162 | 162 |
| ネットワークプロセッサ | network processor |
| 163 | 163 |
| VBUSIF | VBUSIF |
| 164 | 164 |
| パケットメモリ | packet memory |
| 165 | 165 |

Page 38 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22

SAR SAR 167 167 物理層インタフェース部 physical layer interface 18 18 バッファメモリ buffer memory 185 185 SCSI SCSI 20 20 中央制御装置 central control system 22 ~ 22 マイクロスケジュールテーブル [maikurosukejuuruteeburu] 24 24 [maikurosukejuura] マイクロスケジューラ 241 241 レジスタ register 242 242 インクリメント器 increment vessel 243 243 インクリメント器 increment vessel 244 244 書き込みゲート writing gate 245 245 マルチプレクサ multiplexer 246 246 論理演算素子 logic computation element 247 247 論理演算素子 logic computation element 248 248 繰り返しカウンタ Repetition counter 249 249 論理演算素子 logic computation element 250 250 繰り返しカウンタ Repetition counter 251 251 ポインタカウンタ pointer counter

Page 39 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22

252 252 ポインタカウンタ 253 253 マルチプレクサ 30 30 ネットワーク 32 32 ユーザ端末 4 4 ストレージ部 6 6 ネットワーク部 CHIP 166 166 CHIP CHIP コントロール・メモリ CHIP CHIP 184 184 CHIP CHIP ストレージメモリ VBUS 共通バス Drawings 【図1】 [Figure 1]

pointer counter 253 multiplexer 30 network 32 user terminal 4 storage unit section 6 network section CHIP 166 CHIP Control & memory CHIP 184 CHIP 184 CHIP storage unit memory VBUS common bus


Page 40 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22

4 ストレージ部 SCSI コントローラ ₹₁₄ र₁₂ 12 ディスク


JP1997251437A

. . .



Page 41 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【図2】




【図3】

[Figure 3]

Page 42 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)


NetApp Ex. 1002, pg. 866


1997-9-22




Page 43 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22






Page 44 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)




Page 45 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)



Page 46 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22




【図12】



Page 47 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

÷




【図13】

[Figure 13]

Page 48 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22




【図15】


[Figure 15]

Page 50 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

. .




1997-9-22



Page 52 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-9-22




【図18】 [Figure 18] バッファメモリヘ 14 SCS13210-5 SCSIコントローラ VBUSIF 183~ ストレージ 162> ح6 1 6 **185** メモリ ネットワーク コントロール 5 184 SCSICHIP メモリ プロセッサ 物理層 167 インタフェース SCSI

【図19】

[Figure 19]

Page 53 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)


1997-9-22



【図20】

[Figure 20]

Page 54 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)



Page 55 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09251437 A

(43) Date of publication of application: 22.09.97

| (71) Applicant: | TOSHIBA CORP | |
|-----------------|--------------------------------|--------------------------------|
| (72) Inventor: | Asano shigehiro Suzuki maki | |
| | | (72) Inventor: ASANO SHIGEHIRO |

(54) COMPUTER DEVICE AND CONTINUOUS DATA SERVER DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the use rate of a bus by permitting an allocation means to allocate a right for using the common bus by means of respective units in terms of decision theory.

SOLUTION: A central controller 20 issues operation commands in a slot (prescribed time interval) unit to a storage part 4 and a network part 6 and Writes the program of a micro schedule into a micro schedule table 22. A micro scheduler 24 definitely controls the use of the common bus YBUS by the storage part 4 and the network part 6 in accordance with the program. Namely, the bus use periods of the respective units are definitely guaranteed not by mediating a bus use right from the respective units but allocating the bus use right by the previously decided micro schedule.

COPYRIGHT: (C)1997, JPO

ストレージボ SCB 3280-314 ₹12 **₹12 F**124 N378 マイクロ 140 ステジューラ 122 YEUS/ ・プル 1.62 رة ا ATM ATM 3210-5(1) 3210-5 (1) コトワーク半(1) + 9 (Å

-1-

(11)特許出顧公開番号

特開平9-251437

(43)公開日 平成9年(1997)9月22日

| (51) Int.Cl. ⁶ | | 識別記号 | 庁内整理番号 | FΙ | | | 技術表示箇所 |
|---------------------------|--------|------|--------|------|--------|------|--------|
| G 0 6 F | 13/372 | | | G06F | 13/372 | С | |
| | 13/00 | 353 | | | 13/00 | 353N | |
| | 13/16 | 520 | | | 13/16 | 520B | |

(12) 公開特許公報(A)

審査請求 未請求 請求項の数15 OL (全 18 頁)


| (21)出顧番号 | 特顧平8-61467 | (71)出顧人 | 000003078 | |
|----------|-----------------|---------|-------------------|---|
| | | | 株式会社東芝 | |
| (22)出願日 | 平成8年(1996)3月18日 | | 神奈川県川崎市幸区堀川町72番地 | |
| | | (72)発明者 | 浅野 滋博 | |
| | | | 神奈川県川崎市幸区小向東芝町1番地 | 株 |
| | | | 式会社東芝研究開発センター内 | |
| | | (72)発明者 | 鈴木 真樹 | |
| | | | 神奈川県川崎市幸区小向東芝町1番地 | 株 |
| | | | 式会社東芝研究開発センター内 | |
| | | (74)代理人 | 弁理士 鈴江 武彦 | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |

(54)【発明の名称】 計算機装置及び連続データサーバ装置

(57)【要約】

【課題】 共通バスの使用率の向上を可能とする計算機 装置を提供すること。

【解決手段】 複数のユニット6と、複数のユニットを 接続する共通バスVBUCと、プログラムを格納する格 納手段22と、このプログラムに従って、各ユニットが 共通バスを使用する権利を、決定論的に割り当てる割当 手段24とを備えたことを特徴とする。好ましくは、プ ログラムを作成し、前記格納手段に書き込む手段20を さらに備える。また、好ましくは、前記格納手段は複数 のメモリバンクからなり、あるパンクへの中央制御装置 からの書き込みと、他のパンクからの前記割当手段によ る読み出しとが並列的に行われる。また、好ましくは、 前記割当手段は、前記プログラムに従って、各ユニット にアドレス及び動作モードを転送する。



【特許請求の範囲】

【請求項1】複数のユニットと、

複数のユニットを接続する共通バスと、

プログラムを格納する格納手段と、

このプログラムに従って、各ユニットが共通バスを使用 する権利を、決定論的に割り当てる割当手段とを備えた ことを特徴とする計算機装置。

1

【請求項2】前記プログラムを作成し、前記格納手段に 書き込む手段を有する中央制御装置をさらに備えたこと を特徴とする請求項1に記載の計算機装置。

【請求項3】前記格納手段は複数のメモリバンクからな ŋ.

あるバンクへの中央制御装置からの書き込みと、他のバ ンクからの前記割当手段による読み出しとが並列的に行 われることを特徴とする請求項2に記載の計算機装置。 【請求項4】前記割当手段は、前記プログラムに従っ て、各ユニットにアドレス及び動作モードを転送するも のであるととを特徴とする請求項1に記載の計算機装 置.

【請求項5】前記格納手段に格納されるプログラムは、 読み出し先アドレス、書き込み先アドレス及び繰り返し 回数を含むエントリからなり、

前記割当手段は、このエントリに含まれるアドレスに基 づいて各ユニットへの指示を転送して該アドレスをイン クリメントする動作を、前記繰り返し回数に従って繰り 返すものであることを特徴とする請求項1 に記載の計算 機装置。

【請求項6】前記割当手段は、書き込み先ユニットに書 き込み先アドレスを含む指示を転送した場合に、この指 示に対応するデータが共通バス上に存在しなかったなら 30 むための共通バスの使用期間として割り当てられるよう は

該アドレスのインクリメントを行わず、書き込み先ユニ ットに対し書き込みを行わないよう指示することを特徴 とする請求項5に記載の計算機装置。

【請求項7】前記格納手段は複数のメモリバンクからな Ŋ.

各メモリバンクにはそれぞれ対応するターゲットユニッ トへの指示の基となるブログラムが格納されるものであ ることを特徴とする請求項1に記載の計算機装置。

【請求項8】前記割当手段は前記ターゲットユニットの 40 それぞれが前記共通バスをインタリーブして使用するよ う割り当てることを特徴とする請求項7に記載の計算機 装置。

【請求項9】ストレージから読み出したデータを一時記 憶するバッファメモリユニットと、

バッファメモリのデータを各ユーザを宛先として通信路 に送り出す通信制御ユニットと、

これらユニットを接続する共通バスと、

ブログラムを格納する手段と、

このプログラムに従って、各ユニットが共通バスを使用 50 【発明の属する技術分野】本発明は、共通バスに接続さ

特開平9-251437

する権利を、決定論的に割り当てる手段とを備えたこと を特徴とする連続データサーバ装置。

2

. . .

【請求項10】各ユーザ宛に送り出されるべきデータが 一定の間隔でバッファメモリユニットから通信制御ユニ ットに取り込まれるように、共通バスの使用を割り当て るプログラムを作成し、前記格納手段に書き込む手段を 有する中央制御装置をさらに備えたことを特徴とする請 求項9に記載の連続データサーバ装置。

【請求項11】通信制御ユニットを介したバッファメモ 10 リから通信路へのデータの送り出しのタイミングをスロ ット単位で指示する手段と、

前記スロットを複数に等分に分割した各ミニスロット内 の一定の位置に、各ユーザ宛に送り出されるべきデータ を通信制御ユニットに取り込むための共通バスの使用が 割り当てられるように、プログラムを作成し、前記格納 手段に書き込む手段とを有する中央制御装置をさらに備 えたことを特徴とする請求項9に記載の連続データサー バ装置。

【請求項12】前記中央制御装置が書き込むプログラム 20 は、前記ミニスロット単位で作成され、

前記割当手段は、スロットの分割数分とのプログラムを 繰り返して用いるものであることを特徴とする請求項1 1に記載の連続データサーバ装置。

【請求項13】通信制御ユニットを介したバッファメモ リから通信路へのデータの送り出しのタイミングをスロ ット単位で指示する手段と、

各ユーザ宛に送り出されるべきデータのビットレートに 応じた数の、前記スロットを複数に等分に分割したマイ クロスロットが、該データを通信制御ユニットに取り込

に、ブログラムを作成し、前記格納手段に書き込む手段 とを有する中央制御装置をさらに備えたことを特徴とす る請求項9に記載の連続データサーバ装置。

【請求項14】前記中央制御装置が書き込むプログラム は、バッファメモリユニット及び通信制御ユニット内の アドレス、前記マイクロスロットの数に対応する繰り返 し回数を含むエントリからなり、

前記割当手段は、このエントリに含まれるアドレスに基 づいて各ユニットへの指示を転送する動作を、前記繰り

返し回数に従って繰り返すことにより、前記ビットレー トに応じた使用期間を割り当てるものであることを特徴 とする請求項13に記載の連続データサーバ装置。 【請求項15】ストレージから読み出されたデータをバ

ッファメモリユニットに取り込む際の共通バスの使用を 割り当てるブログラムを作成し、前記格納手段に書き込

む手段を有する中央制御装置をさらに備えたことを特徴

とする請求項9に記載の連続データサーバ装置。

【発明の詳細な説明】 [0001]

れた複数のユニットを持つ計算機装置および、少なくと も一部のユニット間のデータ転送に共通バスを利用する 連続データサーバ装置に関する。

3

[0002]

【従来の技術】デジタル情報を扱う計算機システムで複 数のユニットを接続する安価な方法として共通バスが広 く採用されている。共通バスを使用したシステムを構築 する上での問題点は共通バスのバンド幅ネックが発生し 易いことである。共通バスのバンド幅を増やすためには 信号線の数を増やすか、共通バスの動作周波数を上げる 10 を単位として行われる。連続データを記憶するデータ記 ことが考えられるがいずれの場合にもコストの増大を招 くてとになる。

【0003】コストの増大を避けながら共通バスのバン ド幅ネックを防ぐ効果的な方法としては共通バスの使用 率の向上が考えられる。しかし一般に共通バスに複数の ユニットを接続した場合、共通バスの使用権をめぐって の調停動作が必要であり、調停動作には一定の時間が必 要なので、これが共通バスの使用率を高める上で障害と なっていた。

【0004】また、メモリを多数用いる計算機システム 20 が同時にアクセスすることを可能にすることを目的とし ではメモリとして安価なDRAMが使用されることが多 い。DRAMは高速ページモードなどで使用するとバン ド幅は大きくとれるが、レーテンシも大きいという問題 がある。従って、DRAMと共通バスの間でデータ転送 が行われる場合、調停動作にレーテンシが加わり、さら に共通バスの使用率を低下させる。

【0005】ところで、共通バスを用いる計算機システ ムの1つに、連続データサーバ装置がある。映像や音声 のような連続データを扱う連続データサーバ装置は、記 して時間に同期しながらリアルタイムに連続的に(一定 期間内に一定量の)データを送り出す機能を持つ。この ような連続データサーバ装置は、複数の映画等のビデオ データを記憶し端末からの要求に応じて任意の映画を送 り出すビデオ・オン・デマンド、ネットワークを介して 映像による商品情報を提供するオンラインショッピング などの分野で使用される。それゆえ、連続データサーバ 装置には、複数のユーザからランダムに要求が送られて

くるので、同時に多数のユーザに対してそれぞれ異なる 連続データの送り出しを間断なく行なう能力が要求され 40 の使用権をめぐっての調停動作に一定の時間が浪費さ ることになる。 【0006】以下、従来の連続データサーバ装置につい て詳しく説明する。従来の連続データサーバ装置の1つ に、図19に示すような構成を持つものがある。このよ うな連続データサーバ装置において、ユーザあるいはア プリケーションプログラムによって発せられた連続デー タへのアクセス要求が、プロセス間通信やネットワーク を経由した通信等によって送られてくる。このアクセス

要求は、ネットワーク部706から共通バス721を介 して中央制御装置720に伝えられ、受理される。中央 50 【0011】本発明は、上記事情に鑑みてなされたもの

制御装置720は、要求された連続データの読み出しを ストレージ部704に伝える。ストレージ部704のデ ータ記憶制御装置714は、指示された連続データをデ ータ記憶装置712から読み出して、バッファメモリ7 18に書き込む。中央制御装置720は、バッファメモ リ718上のデータの送り出しをネットワーク部706 に指示する。ネットワーク部706は、アクセス要求に て指定された転送先に対し、連続データを送り出す。こ れら動作は、通常、スロットと呼ばれる一定の時間間隔

4

億装置には、ディスク装置を用いる場合が多いが、光デ ィスクや光磁気ディスク装置等を用いる場合もある。デ ィスク装置以外にも、RAMやEEPROM等の半導体 記憶装置を用いることもある。

【0007】また、図20に示すように複数系列のスト レージ部704を備え、1つの連続データを分割して複 数系列に渡って分散格納するストライビング技法を適用 したものがある。これは、データ転送能力(総バンド 幅)を大きくし、同一の連続データへより多数のユーザ

ている。 【0008】との種の従来の連続データサーバ装置で は、ストレージ部704やネットワーク部706が共通 バス721の使用要求を出し、図示しない調停装置が調 停を行い、使用権を獲得したストレージ部704やネッ トワーク部706が共通バス721を使用してバッファ メモリ718との間のデータ転送を行う。従って、調停 動作に要する時間が共通バス721の使用率を低下さ せ、同時にアクセスできるユーザ数が低下されてしま

憶装置に記憶した連続データを読み出し、端末装置に対 30 う。また、連続データサーバ装置ではユーザ端末側での 再生を中断させないために、各ユーザ端末に一定の時間 間隔で一定量のデータを間断なく転送することを常に保 証する必要があるので、との保証のために、バスの使用 率を余裕をとって低く抑えておく。従って、上記保証を しつつ、共通バスの使用率を向上させる新たな技術が望 まれている。

[0009]

【発明が解決しようとする課題】従来、共通バスに接続 された複数のユニットを持つ計算機装置では、共通バス

れ、これが共通バスの使用率を高める上で障害となって いた。また、DRAMと共通バスの間でデータ転送が行 われる場合、調停動作にレーテンシが加わり、さらに共 通バスの使用率を低下させる問題があった。

【0010】また、従来、装置内部のユニット間データ 転送に共通バスを利用する連続データサーバ装置では、 あるユーザ端末について一定の時間間隔で一定量のデー タを間断なく転送することを常に保証しつつ、共通バス の使用率を向上させることは困難であった。

であり、共通バスの使用率の向上を可能とする計算機装置を提供すること目的とする。また、本発明は、各ユー ザ端末に一定の時間間隔で一定量のデータを間断なく転 送することを常に保証しつつ、装置内部でのデータ転送 に用いる共通バスの使用率の向上を可能とする連続デー タサーバ装置を提供すること目的とする。

5

[0012]

【課題を解決するための手段】本発明(請求項1)に係 が前記共通バスをインタリーブして使用するよう割り当る計算機装置は、複数のユニット(下記マイクロスケジ てることを特徴とする。 ユーラの割り当てに従って共通バスを使用する)と、複 10 【0019】本発明(請求項9)に係る連続データサー

数のユニットを接続する共通バスと、プログラムを格納 する格納手段(マイクロスケジュールテーブル)と、こ のプログラムに従って、各ユニットが共通バスを使用す る権利を、決定論的に割り当てる割当手段(マイクロス ケジューラ)とを備えたことを特徴とする。

【0013】各ユニットからのバス使用要求に依存して バス使用権の調停を行うのではなく、予め定めたスケジ ューリングによりバス使用権を割り当てるため、各ユニ ットのバス使用時期を確定的に保証することができる。 さらに、これを利用して(メモリへの指示を先行発行す 20 ることにより)、メモリのレーテンシを隠蔽することが できる。従って、バスの効率的な使用(使用率の向上) が実現できる。

【0014】本発明(請求項2)は、請求項1におい て、前記ブログラムを作成し、前記格納手段に書き込む 手段を有する中央制御装置をさらに備えたことを特徴と する。本発明(請求項3)は、請求項2において、前記 格納手段は複数のメモリバンクからなり、あるバンクへ の中央制御装置からの書き込みと、他のバンクからの前 記割当手段による読み出しとが並列的に行われることを 特徴とする。

【0015】本発明(請求項4)は、請求項1におい て、前記割当手段は、前記プログラムに従って、各ユニ ットにアドレス(読み出し先アドレス/書き込み先アド レス)及び動作モード(読み出し命令/書き込み命令) を転送するものであることを特徴とする請求項1に記載 の計算機装置。

【0016】本発明(請求項5)は、請求項1におい て、前記格納手段に格納されるプログラムは、読み出し 先アドレス、書き込み先アドレス及び繰り返し回数を含 40 むエントリからなり、前記割当手段は、このエントリに 含まれるアドレスに基づいて各ユニットへの指示を転送 して該アドレスをインクリメントする動作を、前記繰り 返し回数に従って繰り返すものであることを特徴とす る、本発明(請求項6)は、請求項5において、前記割 当手段は、書き込み先ユニットに書き込み先アドレスを 含む指示を転送した場合に、この指示に対応するデータ が共通バス上に存在しなかったならば、該アドレスのイ ンクリメントを行わず、書き込み先ユニットに対し書き 込みを行わないよう指示することを特徴とする。 50 【0017】本発明(請求項7)は、請求項1におい て、前記格納手段は複数のメモリバンクからなり、各メ モリバンクにはそれぞれ対応するターゲットユニットへ の指示の基となるプログラムが格納されるものであるこ とを特徴とする。

6

【0018】本発明(請求項8)は、請求項7におい て、前記割当手段は前記ターゲットユニットのそれぞれ が前記共通バスをインタリーブして使用するよう割り当 てることを特徴とする。

- 0 【0019】本発明(請求項9)に係る連続データサー バは、ストレージから読み出したデータを一時記憶する バッファメモリユニットと、バッファメモリのデータを 各ユーザを宛先として通信路に送り出す通信制御ユニッ ト(これらユニットは下記のマイクロスケジューラの割 り当てに従って共通バスを使用する)と、これらユニッ トを接続する共通バスと、プログラムを格納する手段 と、このプログラムに従って、各ユニットが共通バスを 使用する権利を、決定論的に割り当てる手段とを備えた ことを特徴とする。
- ○【0020】請求項1の発明について説明した作用効果 に加え、一定の間隔で通信制御ユニットに連続データが 送り込まれ、ひいては、一定の間隔で通信路に連続デー タが送り出されることを保証することができる。従っ て、通信制御ユニットが通信路に連続データを送り出す まで該データを一時記憶するパケットメモリの容量を少 なくでき、また、通信路の先に存在して連続データを再 生するユーザ端末において受信したパケットを保持する パッファの容量を少なくできる。

の中央制御装置からの書き込みと、他のバンクからの前 記割当手段による読み出しとが並列的に行われることを 30 特徴とする。 【0015】本発明(請求項4)は、請求項1におい て、前記割当手段は、前記プログラムに従って、各ユニ ットにアドレス(読み出し先アドレス/書き込み先アド (0015)本発明(訪求項4)は、請求項1におい でバッファメモリユニットから通信制御ユニットに取り 込まれるように、共通バスの使用を割り当てるプログラ ムを作成し、前記格納手段に書き込む手段を有する中央 制御装置をさらに備えたことを特徴とする。

> 【0022】本発明(請求項11)は、請求項9におい て、通信制御ユニットを介したバッファメモリから通信 路へのデータの送り出しのタイミングをスロット単位で 指示する手段と、前記スロットを複数に等分に分割した 各ミニスロット内の一定の位置に、各ユーザ宛に送り出

されるべきデータを通信制御ユニットに取り込むための 共通バスの使用が割り当てられるように、プログラムを 作成し、前記格納手段に書き込む手段とを有する中央制 御装置をさらに備えたことを特徴とする。

【0023】これにより、スロットよりも細かい単位の 一定の間隔で、通信制御ユニットに連続データが送り込 まれることを保証することができる。従って、パケット メモリやユーザ端末のバッファの容量をさらに少なくで きる。

【0024】本発明(請求項12)は、請求項11にお 50 いて、前記中央制御装置が書き込むプログラムは、前記

ミニスロット単位で作成され、前記割当手段は、スロッ トの分割数分このプログラムを繰り返して用いるもので あることを特徴とする。

7

【0025】とれにより、前記格納手段の容量を小さく できる。本発明(請求項13)は、請求項9において、 通信制御ユニットを介したバッファメモリから通信路へ のデータの送り出しのタイミングをスロット単位で指示 する手段と、各ユーザ宛に送り出されるべきデータのビ ットレートに応じた数の、前記スロットを複数に等分に 分割したマイクロスロットが、該データを通信制御ユニ 10 【0032】なお、前記格納手段はメモリを用いて構成 ットに取り込むための共通バスの使用期間として割り当 てられるように、プログラムを作成し、前記格納手段に 書き込む手段とを有する中央制御装置をさらに備えたこ とを特徴とする。

【0026】これにより、各ユーザの要求ビットレート に応じたバス使用期間を、各スロット内で確保すること ができる。クレーム11のミニスロットと組み合わせて (ミニスロットをさらに分割したものをマイクロスロッ トとして)用いるとさらに良い。

いて、前記中央制御装置が書き込むプログラムは、バッ ファメモリユニット及び通信制御ユニット内のアドレ ス、前記マイクロスロットの数に対応する繰り返し回数 を含むエントリからなり、前記割当手段は、このエント リに含まれるアドレスに基づいて各ユニットへの指示を 転送する動作を、前記繰り返し回数に従って繰り返すと とにより、前記ビットレートに応じた使用期間を割り当 てるものであることを特徴とする。

【0028】 これにより、前記格納手段の容量を小さく できる。本発明(請求項15)は、請求項9において、 ストレージから読み出されたデータをバッファメモリユ ニットに取り込む際の共通バスの使用を割り当てるブロ グラムを作成し、前記格納手段に書き込む手段を有する 中央制御装置をさらに備えたことを特徴とする。また、 請求項10の中央制御装置に本手段を備えて構成すると ともできる。

【0029】なお、請求項2~8の各発明は、請求項9 の連続データサーバ装置にも適用可能である。請求項6 を請求項9に適用する場合、前記割当手段は、バッファ メモリユニットに書き込み先アドレスを含む指示を転送 40 32を宛先としてネットワーク30に送り出す複数(こ した場合に、この指示に対応するデータが共通バス上に 存在しなかったならば、該アドレスのインクリメントを 行わず、バッファメモリユニットに対し書き込みを行わ ないよう指示するようにする。

【0030】請求項7を請求項9に適用する場合、前記 格納手段は複数の通信制御ユニット対応に設けられたメ モリバンクからなり、各メモリバンクにはそれぞれ対応 する通信制御ユニットへの指示の基となるプログラムが 格納されるようにする。

【0031】請求項8を請求項9に適用する場合、前記 50 ワーク部6に共通バスVBUSを使用する権利を確定的

割当手段は前記通信制御ユニットへのそれぞれに対する 指示をインタリーブして転送するようにする。また、請 求項11~14の各発明は、請求項15の連続データサ ーバ装置にも適用可能である。これらの場合、請求項1 5の中央制御装置は、ストレージからバッファメモリユ ニットへのデータの読み出しのタイミングをスロット単 位で指示する手段をさらに含み、前記共通バスの使用の 割り当ては、前記スロットを複数に等分に分割したマイ クロスロット単位で行っても良い。

8

しても良い。また、前記格納手段に格納ずるブログラム として何もしないNOP命令を格納できるようにしても 良い。

【0033】また、各ユニットにアドレス及び動作モー ドを転送するために、データを転送する転送路(共通バ ス)と同じ転送路を使用しても良いし、該データを転送 する転送路とは別に設けた転送路を使用しても良い。 [0034]

【発明の実施の形態】以下、図面を参照しながら発明の 【0027】本発明(請求項14)は、請求項13にお 20 実施の形態を説明する。本実施形態では、本発明に係る マイクロスケジューラによる決定論的な割り当てに従っ て共通バスを使用する複数のユニットを有する計算機装 置として、複数の連続データのアクセス要求に同時に応 答して映像や音声等の連続データのサービスを行う連続 データサーバ装置を取り上げる。

> 【0035】第1の実施形態および第2の実施形態では 本発明を連続データサーバのネットワーク部に適用した 場合について、第3の実施形態では本発明を連続データ サーバ装置のネットワーク部およびストレージ部に適用 30 した場合について説明する。

【0036】(実施形態1)最初に、実施形態1につい て説明する。図1に本実施形態に係る連続データサーバ 装置の構成を示す。

【0037】本実施形態の連続データサーバ装置は、連 統データを格納している所定台数のデータ記憶装置12 と該データ記憶装置12からデータを読出すデータ記憶 制御装置14とからなるストレージ部4、該ストレージ 部4から読み出したデータを一時記憶するバッファメモ リ18、該バッファメモリ18のデータを各ユーザ端末 こでは2台とする)のネットワーク部6、ストレージ部 4とバッファメモリ18とネットワーク部6を接続する 共通バスVBUS、端末32からの要求に基づいてデー タ記憶装置12からデータを読み出してネットワーク3 0に送り出すまでのスケジューリング、ネットワークの 設定をはじめとして、システム全体の制御を行なう中央 制御装置20、該中央制御装置20により確定されたマ イクロスケジュールのプログラムを格納するマイクロス ケジュールテーブル22、該プログラムに従ってネット

(6)

に割り当てるマイクロスケジューラ24を備えている。 【0038】ストレージ部4、ネットワーク部6、バッ ファメモリ18の役割は夫々図19や図20の対応する ユニットと基本的には同様であるが、本実施形態では、 中央制御装置20はストレージ部4とネットワーク部6 にスロット(一定の時間間隔)単位の動作指令を出すと ともに、マイクロスケジュールテーブル22にマイクロ スケジュールのプログラムを書き込み、マイクロスケジ ューラ22はこのプログラムに従いストレージ部4およ びネットワーク部6による共通バスVBUSの使用を確 10 般的にビデオサーバと呼ばれる。 定的に制御していく。すなわち、各ユニットからのバス

9

使用要求に依存してバス使用権の調停を行うのではな く、予め定めたマイクロスケジュールによりバス使用権 を割り当てることにより、各ユニットのバス使用時期を 確定的に保証するようにしている。これによって、一定 の間隔でネットワーク部6に一定量の連続データが送り 込まれ、一定の間隔で通信路に一定量の連続データが送 り出されることを保証しつつ、共通バスの使用率の向上 を図ることができ、同時サービス可能なユーザ数を向上 させることができる。また、ネットワーク部6が通信路 20 能をネットワーク部6内に適宜設ければ良い。 に連続データを送り出すまで該データを一時記憶するパ ケットメモリ18の容量を少なくでき、また、通信路の 先に存在して連続データを再生するユーザ端末において 受信したパケットを保持するバッファの容量を少なくで きる利点もある。

【0039】以下、本実施形態をさらに詳しく説明して いく。まず、中央制御装置20、ストレージ部4、ネッ トワーク部6の基本的な構成について説明する。

【0040】中央制御装置20は、例えば電子計算機と 同じようにCPUとメモリ装置から構成し、システム全 30 6には、ATMの回線の設定、パケットメモリ内のパッ 体に対する制御を記述したソフトウェアをCPUで実行 することにより、その機能を得ることができる。中央制 御装置20は、システム全体を制御するために、システ ム内に記憶している各連続データの仕様、各連続データ のディスク装置12への配置状態、各ネットワーク部6 が接続できる通信路など、システム内の情報をすべて管 理している、あるいは知ることができる。連続データの 仕様としては、連続データ名あるいはIDコードなどの 各連続データを特定するための情報の他に、例えば各連 続データの全データ長や、連続データが複数のブロック 40 からなる場合の全ブロック数などが考えられる。 【0041】データ記憶装置12は、映像や音声等の連 続データを記憶するためのものであり、磁気ディスク装 置、光ディスク装置、光磁気ディスク装置等のディスク 装置を用いることができる。また、ディスク装置以外に も、RAMやEEPROM等の半導体記憶装置など種々

憶する連続データは、連続したビットあるいはバイトの 並んだ構造を持つデータである。連続データは、好まし くは、ブロックなど一纏まりの単位で記憶・管理され

のものを用いることができる。データ記憶装置12に記

る。また、データ記憶制御装置14は夫々、データ記憶 装置12に記憶された連続データを読み出し、これをバ ッファメモリ18の指示されたアドレスに書き込む。本 実施形態では、データ記憶装置12としてSCSIイン タフェースを持つ磁気ディスク装置を用いるものとし、 以下、データ記憶装置12をディスク12、データ記憶 制御装置14をSCSIコントローラ14と呼んで、説 明を行うものとする。なお、連続データの代表例はビデ オ・データであり、この場合連続データサーバ装置は一

【0042】ネットワーク部6は、バッファメモリ18 の指定されたアドレスから連続データを読み出し、これ をネットワーク30の通信路に対して送り出す。ネット ワーク部6には、ATM網やイーサネット、FDD1な どを接続することができる。本実施形態では、ネットワ ーク30をATM網とし、ネットワーク部6はATMコ ントローラ16を用いて構成するものとして説明する が、他のプロトコルに基づくネットワークに接続する場 合は、接続するネットワークに応じたインタフェース機

【0043】ここで、本実施形態のネットワーク部6の 構造について説明する。図2にネットワーク部6の内部 構成の一例を示す。図のようにネットワーク部6はAT Mコントローラ16およびネットワークプロセッサ16 2から構成される。

【0044】ネットワークブロセッサ162は、中央制 御装置20の指示に基づいて、ATMコントローラ16 のコントロール・メモリ (Control Memor y) 166の設定を行なう。コントロール・メモリ16

- ファの設定などの情報を設定する。バッファメモリ18 からのデータはVBUSインタフェース部(以下、VB USIFと記す)163を経由してATMコントローラ 16のパケットメモリ164に一旦蓄積される。パケッ トメモリ164に送られたデータは、SARチップ部 (以下、SARCHIPと記す) 165によりATMパ ケットに組み立られ物理層の信号に変換された後、物理 層インタフェース部167を介してATM網30に送り 出される.
- 【0045】以下では、マイクロスケジューラ24に関 して順次説明していく。まず、本実施形態の概略動作は 以下のようになる。ユーザ端末32から連続データサー バ装置に対して連続データの再生要求が発行されたと き、中央制御装置20はストレージ部4のどのディスク 装置12のどの部分に要求された連続データが存在する かを検索し、ディスクアクセスが他のユーザ端末からの 要求と競合しないようにディスクアクセスのスケジュー ルを作成する。

【0046】なお、一般に、ディスク装置12は連続し 50 た大きな単位をアクセスするとアクセスの効率がよいの (7)

で、連続データサーバ装置ではディジタル化され圧縮さ れたデータを比較的大きな単位で(例えば128KBy te) バッファメモリ18に読み出し、これを例えば4 Mbps程度で読み出す場合には250msec程度か かって再生する。ここで、128KByteのディスク のアクセスは再生の速度250msecより十分速く、 例えば60msec程度で終了することに着目すれば、 1台のディスク装置で複数の連続データの要求を同時に 扱えることがわかる。

【0047】中央制御装置20では、スケジューラと呼 10 制御装置20からの書き込みと、他のパンクからのマイ ばれるソフトウェアによって複数のユーザからの要求を 調停し、ディスク装置12でアクセスの競合がないよう に効率良いスケジューリングを行なって多数のユーザか らの要求に対してサービスを行なう。制御を簡単にする ためにスケジューラはスロットと呼ばれる一定の時間間 隔を単位として、例えばスロットの切れ目毎に次のスロ ットのスケジューリングを決定し、ストレージ部4のS CSIコントローラ14に対して指令を与える。 【0048】ユーザ端末32からの再生要求に基づいて

前述のケジューリングを行った中央制御装置20から指 20 み先アドレス(ディスティネーション・アドレス)の指 令を与えられたストレージ部4のSCSIコントローラ 14は、ディスク装置12から要求されたデータを読み 出し、読み出されたデータをバッファメモリ18の指定 アドレスへ順次格納する。

【0049】同様に中央制御装置20はスロット単位に 端末32にデータを送出するスケジューリングを決定 し、ネットワーク部6のATMコントローラ16に対し て指令を与え、バッファメモリ18はマイクロスケジュ ーラ24の制御に従ってデータを読み出し、ネットワー ク部6はマイクロスケジューラ24の制御に従って、読 30 み出されたデータを取り込む。

【0050】そして、ネットワーク部6からネットワー ク30に各要求元のユーザ端末32に宛てて、一定期間 どとに一定量の連続データが送出される。さて、マイク ロスケジューラ24は、マイクロスケジュールテーブル 22に格納されたマイクロスケジュールのプログラムに 従って、バッファメモリ18とネットワーク部6を接続 する共通バスVBUSの使用を制御する。すなわち、マ イクロスケジューラ24は、ターゲットユニットに対す る動作命令を含む所定のフォーマット(図4参照)の制 40 しの先頭アドレスであり、書き込み先アドレスはターゲ 御命令をマイクロスケジュールテーブル22内のテーブ ルのエントリから1つづつ読み出し、バスの使用を許可 するターゲットユニットに与えることにより、制御命令 を与えられた該当ユニットだけが共通バスを使用可能と している。なお、図1では、マイクロスケジューラ24 は共通バスVBUSとは独立した制御バスにより各ネッ トワーク部6に指令を与えているが、図3のように共通 パスVBUSを使用して各ネットワーク部6に指令を与 るようにしても構わない。ただし、図1の構成の方がよ り高いバスの使用率を得ることができる。

【0051】上記のマイクロスケジュールのプログラム は、該中央制御装置20によりスケジューリングされ、 マイクロスケジュールテーブル22に格納される。マイ クロスケジュールテーブル22は、SRAMなどを用い て構成され、中央制御装置20から各スロットに対応し て書き換えられる。これはディスク装置12の制御がス ロット毎に変更されるのに対応している。

【0052】なお、マイクロスケジュールテーブル22 を複数のメモリバンクから構成し、あるバンクへの中央

クロスケジューラ24による読み出しとを並列的に実行 することが可能である。

【0053】次に、マイクロスケジュールテーブル22 内にマイクロスケジュールテーブルとして保持されるプ ログラムのフォーマットについて説明する。マイクロス ケジュールテーブル22は例えば図4のようなフォーマ ットの制御命令をテーブル形式で保持している。図4 (a)のように、1つのエントリには、少なくとも、命

令と読み出し先アドレス (ソース・アドレス) と書き込 令が書き込まれる。本実施形態では詳しくは後述するが 図4(b)のように、さらにそのエントリを繰り返す回 数の指令を付加して格納する。

【0054】「命令」を表すフィールドにはバッファ1 8のメモリコントローラ (図示せず) と、ネットワーク 部6のATMコントローラ16への命令が格納される。 本実施形態では、この命令として次の2種類がある。 (1)送出命令:バッファメモリからATMコントロー ラのパケットメモリへの転送

(2)読み込み命令: ATMコントローラからバッファ メモリへの転送

その他にも、ストレージシステムにRAIDを採用した 場合には、メモリコントローラへRA I Dの演算を指示 する命令をマイクロスケジューラから送ることが可能で ある。この場合、中央制御装置がディスク装置の故障を 検出し、マイクロスケジュールテーブルにRAIDのた めの命令を書き込む。

【0055】「送出命令」の場合、読み出し先アドレス はデータの格納されているバッファメモリ18の読み出 ットユニットとなるATMコントローラ16内のパケッ トメモリ164のアドレスの情報となる。「読み込み命 令」の場合は、その逆となる。

【0056】図5に、マイクロスケジュールテーブルの フォーマットの一例を示す。マイクロスケジュールテー ブルは図4に示したマイクロスケジューラの命令を複数 個並べた形で構成されている。マイクロスケジューラ2 4は、これを1エントリづつ順番に実行していく。

【0057】例えば、マイクロスケジューラ24内に次 50 に実行するマイクロスケジュールテーブルのエントリ位

(8)

置を保持するポインタカウンタを設け、マイクロスケジ ューラ24はポインタカウンタの指し示す位置のエント リの内容をもとにパッファメモリ18(のメモリコント ローラ) とネットワーク部6 (のATMコントローラ] 6) にデータ転送の指令を出し、データの格納されてい るバッファメモリ18からターゲットユニットとなるネ ットワーク部6ヘデータを送り出させ、あるいはターゲ ットユニットとなるネットワーク部6からバッファメモ リ18にデータを読み込ませる。

【0058】とてろで、図5では、マイクロスケジュー 10 ト、スロットの関係を示した図である。まず、マイクロ ルテーブルの各エントリに繰り返し回数のフィールドを 設けている。繰り返し回数のフィールドは各々のエント リーを何回実行してから次のエントリーに進むかの情報 が示されている。従って、同一のエントリ位置の命令を 繰り返している間は、ポインタカウンタの値は更新され ないようにする。

【0059】なお、詳しくは後述するが、図7のように マイクロスケジュールテーブルを複数のバンクに分割 し、バンクを切替えながら実行することも可能である。 前述のように本実施形態では、中央制御装置20のスケ 20 の例では、ユーザaへのデータは1ミニスロット内に9 ジューラではディスクアクセスのスケジューリングを行 なうと同時にマイクロスケジュールテーブルを作成す る。このマイクロスケジュールテーブルはスロットに比 べて非常に細かい単位で制御される。例えば、本実施形 態では4 word(16 by-te)を制御の最小単位と し、このデータを4クロックで読み出すものとしてい る。この最小単位はバッファメモリの連続読み出しの単 位(例えばSynchronousDRAMのバースト サイズ)とすると効率が良い。最小単位は、以降、マイ 4は、マイクロスロット毎にマイクロスケジュールテー ブルから情報を読みだし、これを実行していくことにな る。

【0060】ところで、マイクロスケジュールテーブル を1スロット分(例えば60msec)用意すると1ク ロックが40nsecとして約380Kエントリが必要 になり、マイクロスケジュールテーブル用のメモリコス トも中央制御装置20からの転送時間も問題になる。そ とで、次の方法によりエントリの数を押えてマイクロス ケジュールテーブル用のメモリコストを圧縮することが 40 によればマイクロスケジュールテーブルの一巡である。 てきる。

【0061】第1番目の方法は、マイクロスケジュール テーブルをスロットの分割数分繰り返して使用する方法 である。例えば1Kエントリのメモリを用意した場合は これを380回繰り返し使用するものである。これによ り、メモリの容量を削減することができ、上記の例では 1/380に減少する。この方法は、マイクロスケジュ ーラ24内にカウンタを設けるなどするだけで容易に実 現可能である。

【0062】第2番目の方法は、図5などに示したよう 50 位置に、各ユーザ端末宛に送り出されるべきデータをネ

にマイクロスケジュールテーブルのエントリに繰り返し 回数を示すフィールドを設け、一つのエントリを何回か 実行することである。

【0063】また、以上の2つの方法を併用すれば、マ イクロスケジュールテーブルのメモリ容量を効果的に減 らすことができる。ここで、本実施形態におけるマイク ロスロット、ミニスロット、スロットの関係について説 明する。

【0064】図6は、マイクロスロット、ミニスロッ

スロットは前述のように一定のバスサイクルから構成さ れ、この例では10サイクルでマイクロスロットを構成 している。一つのマイクロスロットはマイクロスケジュ ールテーブルの一つの命令に対応しているので、図6の 拡大したマイクロスロットではユーザaへのデータが送 られている。

【0065】マイクロスロットが一定の数だけ集まって ミニスロットが構成される。図6にはユーザaへのデー タ送出とユーザcへのデータ送出だけを示している。こ マイクロスロットを占めている。このように、ミニスロ ット内で同一転送命令を複数マイクロスロット連続して 実行させる手段は、前述の第2番目の方法により容易に

実現可能である。 【0066】スロットは一定の数のミニスロットで構成 される。この例では10ミニスロットで1スロットとな っている。ミニスロット1回は、前述の第1番目の方法 によればマイクロスケジュールテーブルの一巡である。 このミニスロットが繰り返し実行されるので、図6で示

クロスロットと呼ぶ。従って、マイクロスケジューラ2~30~すように、スロットよりも細かい単位の―定の間隔でネ ットワーク部6に連続データが送り込まれ、1スロット 内における各ユーザ端末へのデータの転送が一定のレー トで行われることを保証することが可能となる。また、 データの転送が一定のレートで行われることが保証され ると、ATMコントローラ16内部のパケットメモリ1 64の量を少なくすることが可能である。

【0067】スロットは一定の数のミニスロットで構成 される。この例では10ミニスロットで1スロットとな っている。ミニスロット1回は、前述の第1番目の方法

このミニスロットが繰り返し実行されるので、図6で示 すようにスロット内で各ユーザ端末へのデータの転送が 一定のレートで行われることを保証することができる。 データの転送が一定のレートで行われることが保証され ると、ATMコントローラ16内部のパケットメモリ1 64やユーザ端末32のバッファの容量を少なくするこ とができる。

【0068】言い換えると、本実施形態によれば、スロ ットを複数に等分に分割した各ミニスロット内の一定の

(9)

ットワーク部6に取り込むための共通バスの使用が割り 当てられるように、マイクロスケジュールのプログラム を作成することができ、このプログラムに従ってバス使 用の制御を行うことにより、スロットよりも細かい単位 の一定の間隔で、ネットワーク部6に連続データが送り 込まれることを保証することができる。このようなバス 使用の制御は、前述の第1番目の方法と第2番目の方法 を併用することにより、容易に実現可能である。 【0069】また、各ユーザ端末宛に送り出されるべき データのビットレートに応じた数の、スロットを複数に 10 a,a,b,b,c,c,c,c,cの順で送りだし、 等分に分割したマイクロスロットが、該データをネット ワーク部6に取り込むための共通バスの使用期間として 割り当てられるように、プログラムを作成し、このプロ グラムに従ってバス使用の制御を行うことにより、各ユ ーザ端末の要求ビットレートに応じたバス使用期間を、 各スロット内で確保することができる。これを実現する 1つの方法は、前記のようなエントリ内の繰り返し回数 に従って実行を繰り返すことにより、ビットレートに応 じた使用期間を割り当てるものである。また、図6のよ うにミニスロットを併用して実現すると、より効果的で 20 ある。

【0070】次に、マイクロスケジュールテーブルを複 数のバンクに分割する例について説明する。図7は、マ イクロスケジュールテーブルを2つのバンクに分割した 例である。これは図1で示すようにネットワーク部6が 2つある場合に対応している。各々のバンクは各々のネ ットワーク部とのマイクロスケジュールに対応してい る。

【0071】マイクロスケジューラ24は、マイクロス ロット毎にBank0とBank1を交互に実行する。 図8に共通バスVBUSから2つのネットワーク部 (0)と(1)への転送のタイミングを示す。 【0072】この方法を使用することによる効果は、A TMコントローラ16のパケットメモリ部164のバン ド幅ネックを緩和することにある。例えば、ネットワー ク部(0)に連続して要求が行なわれるとネットワーク 部(0)のパケットメモリ164は毎クロック書き込み が発生することになり、SAR CHIP165からの 要求を受け付けられなくなってATMパケットの送り出 にVBUSIF163からのデータ転送によりSAR CHIP165はパケットメモリ164にアクセスでき ない。パケットメモリ164をデュアルポートメモリで 構成することも考えられるがコストの増大を招いてしま う。

【0073】そこで、マイクロスケジューラ24からの 命令を本実施形態のように2つに分けて2つのネットワ ーク部(0)と(1)に交互に実行させるようにすれ ば、パケットメモリ164へのパッファメモリ18から の転送は半分になり、バンド幅ネックが緩和される。

特開平9-251437

【0074】次に、マイクロスケジュールテーブルとバ ンクとマイクロスロットの関係について説明する。図1 0は本実施形態で説明する2つのバンクとマイクロスロ ットの関係を表したものである。図10の一目盛は1マ イクロスロットでATMコントローラ(0)への送り出 しはBANKOに、ATMコントローラ(1)への送り 出しはBANK1に記述されている。図10で小文字の アルファベットがそれぞれ異なったユーザ端末への送り 出しを示している。ATMコントローラ(0)へはа、

16

ATMコントローラ (1) へはe, f, g, h, i, j, j, j, jの順に送り出している。この例のように 共通パスVBUSではATMコントローラ(0)とAT Mコントローラ(1)へのデータがマイクロスロット毎 にインタリーブして使用されている。

【0075】実施形態では二つのバンクに分けた場合を 説明したが、これが3または4つ以上のバンクに別れて いる構成もネットワーク部およびATMコントローラと の関係で可能なことはいうまでもない。

- 【0076】ところで、マイクロスケジュールテーブル をスロットの分割数分繰り返して使用し、および/また は図5や図7のように各エントリの繰り返し回数を指令 し、この情報に従って各エントリを繰り返し実行する場 合、エントリーのソースアドレスおよびディストネーシ ョンアドレスのフィールドは繰り返し実行される度に更 新される。例えば、マイクロスケジュールテーブルのエ ントリーを一回実行すると16byteのデータが転送 される場合は16byteのインクリメントが行なわれ る。このアドレスの更新機能は、マイクロスケジューラ
- 30 24がDMAコントローラとして動作していることを示 している。一般にDMAコントローラはハードウェア資 源の制約により、限られたチャンネル数のみをサポート している。例えば2 チャンネルのDMAコントローラ は、二つの異なったソース/ディストネーションのアド レスペアに対して転送をすることができるが、2チャン ネル以上の転送が必要な場合、ブロセッサによりDMA の資源をセットし直して転送することが必要になる。 【0077】一方、本実施形態のような連続データサー

バ装置を考えた場合、バッファメモリとネットワーク部 しに支障を来たすかもしれない。例えば図9に示すよう 40 のパケットメモリへの転送は、連続データサーバ装置の サポートするユーザの数だけチャネル数が必要で、プロ セッサがDMAをセットし直すのはブロセッサにとって かなりの負担になる。

> 【0078】 ここで、マイクロスケジューラ24をDM Aコントローラとして見ると、サポート可能なチャンネ ルの数はマイクロスケジュールテーブルのエントリの数 で制限されることになるので、マイクロスケジュールテ ーブルがメモリで実現されているために、例えば100 0チャネル以上のサポートでも可能になる。マイクロス 50 ケジューラ24を使えば、DMAのためのセットが高々

(10)

1スロットに1回で良く、スロット内ではDMAのセッ トし直しをするためにプロセッサが割り込みで処理の中 断をされることがない。

17

【0079】次に、ユーザ端末またはコンテンツの入っ たアーカイブ装置からデータをアップロードする場合に ついて説明する。アップロードは、連続データサーバ装 置に新たなコンテンツを加える場合に必要な操作であ る。アップロードは、例えばATM網30にアーカイブ 装置から連続データをATMパケットとして送り出しネ ットワーク部6から読み込む方法や、ネットワーク部6 10 大のレートでATM網30からの読み出しの命令を入れ に直接テーブデバイスあるいはディスクデバイス等を接 続して読み込む方法などにより、共通バスVBUSにデ ータを流し込むものである。

【0080】アップロードにおいても、読み込まれたデ ータは同様にマイクロスケジューラ24により確定的に 制御されるタイミングで共通バスVBUSに送り出さ れ、共通バスVBUSのデータはバッファメモリ18に 書き込まれ、その後にパッファメモリ18からストレー ジ部4に書き込まれる。

【0081】ATM網から受けたデータは、SAR C 20 示す。 HIP165によりパケットメモリ164に書き込まれ る。パケットメモリ164は、ATM網30と連続デー タサーバ装置の間のバッファとして働く。パケットメモ リ184内部は、例えばリング状のバッファとして管理 され、ATM網30から書き込むとライトポインタ(W rite Pointer)が進み、リードポインタ (Read Pointer)の方はスロット毎にマイ クロスケジュールテーブルで設定した分だけネットワー クプロセッサ162によって進められる。通常はライト ポインタ(Write Pointer)の管理はSA 30 に示したBANK信号である。BANK信号は、1マイ R CHIP165によって行なわれる。

【0082】マイクロスケジュールテーブルには、AT Mコントローラ16のパケットメモリ164からパッフ ァメモリ18に書き込む命令を書いておく。この命令に よりATMコントローラ16のパケットメモリ164か らは共通バスVBUSにデータが送られ、バッファメモ リ18は共通バスVBUS上のアップロードデータをバ ッファメモリ18に書き込む。

【0083】この場合、もしATM網30からのパケッ トメモリ164へのデータ供給がマイクロスケジューラ 40 24で吸い上げる速度より遅ければ、バッファ領域のリ ングパッファがemptyになってしまうかもしれな い。もし供給が追いつかずにemptyになると、マイ クロスケジューラ24からの指示に対応するデータが共 通バス上に存在しない状態が発生することになるので、 ネットワーク部6のネットワークプロセッサ162がe mpty状態を検出し、マイクロスケジューラ24がパ ケットメモリ164の読み出しを要求するタイミングで 制御信号を出して、共通バスVBUSにはデータを乗せ ないようにする。また、データが共通バスVBUSに乗 50 テーブル22に再び書き戻される。

18 っていないので、マイクロスケジューラ24はエントリ 中のアドレスをインクリメントせず、バッファメモリ1 8はメモリに書き込みを行なわないよう指示する。

【0084】上記の条件は、ATM網30から来るビッ トレートが一定でない場合で、ビットレートが一定の場 合には上記の機構を働かせなくてもパケットメモリ16 4がバッファとして働き、パケットメモリ164がem ptyになることはない。一方、ビットレートが一定で ない場合はマイクロスケジューラ24には予想される最

ておき、前述した機能を働かせると良い。 【0085】以上、一例として、ATM網からVBUS 経由でアップロードデータ書き込む方法を示したが、V BUSに直接データを供給するデバイスをつけることが 可能であることはいうまでもない。

【0086】次に、マイクロスケジューラ24およびマ イクロスケジュールテーブル22の構成について説明す る。図11に、マイクロスケジューラ24の内部構成お よびマイクロスケジュールテーブル22の構成の一例を

【0087】マイクロスケジュールテーブル22にはS RAMを使用し、中央制御装置20から書き込めるよう になっている。図110構成では、SRAM22がネッ トワーク部16の数に合わせて二つのバンクBank0 とBank1分けられており(図7参照)、各メモリバ ンクにはそれぞれ対応するターゲットユニットへの指示 の基となるプログラムが格納される。これに対応して、 後述するアドレスカウンタおよび繰り返しカウンタと も、2組づつ存在する。これらを切替えるのは図11中

クロスロットごとに1と0の反転を繰り返す信号であ る。これらによって、ターゲットユニットのそれぞれに 対する指示を1マイクロスロットごとにインタリーブし て転送できるようにしている。

【0088】マイクロスケジュールテーブル22からマ イクロスケジューラ24内に読み出されたデータは一 旦、レジスタ241に蓄えられる。これとともに、命令 のフィールドの内容が「送出命令」の場合には、バッフ ァメモリ18にソースアドレスと命令が、ATMコント

ローラ16にはディスティネーションアドレスと命令が 各々転送され、「読み込み命令」の場合には、バッファ メモリ18にディスティネーションアドレスと命令が、 ATMコントローラ16にはソースアドレスと命令が各 々転送される。

【0089】 ソースアドレスおよびディストネーション アドレスは、それぞれインクリメント器243,242 により、1マイクロスロットで転送されるデータ量に相 当するバッファのアドレス分だけインクリメントされた 後、書き込みゲート244によりマイクロスケジュール (11)

【0090】CONTビットは、初期値が1 にセットさ れ、このときレジスタ241の繰り返し回数データが繰 り返しカウンタ248または250にロードされ、CO NTビットには0が書き戻される。繰り返しカウンタ2 48または250の内容は、該当エントリが実行される 度に1づつデクリメントされ、繰り返しカウンタ248 または250が0になったら、次に実行するマイクロス ケジュールテーブルのエントリ位置を指し示すポインタ カウンタ251または252をインクリメントするとと ク部6を接続する共通バスVBUS、端末32からの要 もに、再びCONTビットに1が書き戻される。 【0091】図11では、SRAM22はデュアルボー ト構成で、中央制御装置20とマイクロスケジューラ2 4の両方からアクセスできるようになっている。SRA M22をデュアルボート構成ではなく、ダブルバッファ

20が一方のバンクに書き込んでいる間、もう一方のバ ンクをマイクロスケジューラが読み出す。 【0092】マイクロスケジュルテーブルの繰り返し回 数により、ビデオサーバ装置では異なったデータレート

構成にすることも可能である。この場合、中央制御装置

USのデータ転送速度を33MHz 32bitで10 56Mbit/secであるとき、マイクロスケジュー ラのエントリー数が4096として繰り返し回数1では 1056Mb i t / 4096 = 258Kb i t / s ecとなる。4Mbit/secの転送には繰り返し回数 を16にする。このように繰り返し回数を設定すること で容易にビデオ転送レートを設定することが可能であ る。

【0093】転送レートには258Kbitの量子化誤 差が存在することになるが、端末32や、ATMコント 30 リティ符号として割り当てることにより、RAIDシス ローラ16にバッファがあるので、この量子化誤差はス ロット毎に繰り返し回数を調整することで一定の範囲内 に収めることができる。

【0094】マイクロスケジューラ24を使った場合の 効果の一つは、高度にパイプライン化されたアクセスに よるバスの効率的利用である。マイクロスケジューラ2 4を用いた場合、図12に示されるようにバッファメモ リ18からネットワーク部6に読み出されるデータのア クセス時間を隠蔽でき、かつデータを読み出しながらデ ータの転送が可能となる。

【0095】 通常の方式では、複数のリクエストの調停 に時間がかかり、しかもデータの転送と読み出しを並行 して行なえないので全ての処理が直列に行なわれるが、 マイクロスケジューラ方式では図12のように並行して 処理を行なうことでバスの使用効率が極めて高い。

【0096】(実施形態2)次に、実施形態2について 説明する。図13に本実施形態に係る連続データサーバ 装置の構成を示す。

【0097】本実施形態の連続データサーバ装置は、連 続データを格納している所定台数のデータ記憶装置12 50 に、マイクロスケジューラ24から専用のバスを設けず

と該データ記憶装置12からデータを読出すデータ記憶 制御装置14とからなる、複数(ここでは4系統とす る)のストレージ部4、該ストレージ部4から読み出し たデータを一時記憶する、ストレージ部4に対応して設 けられたバッファメモリ18、該バッファメモリ18の データを各端末32を宛先としてネットワーク30に送 り出す複数(ここでは2台とする)のネットワーク部 6、ストレージ部4とバッファメモリ18とネットワー

20

10 求に基づいてデータ記憶装置12からデータを読み出し てネットワーク30に送り出すまでのスケジューリン グ、ネットワークの設定をはじめとして、システム全体 の制御を行なう中央制御装置20、該中央制御装置20 により確定されたマイクロスケジュールのプログラムを 格納するマイクロスケジュールテーブル22、該プログ ラムに従ってネットワーク部6に共通バスVBUSを使 用する権利を確定的に割り当てるマイクロスケジューラ 24を備えている。

【0098】すなわち、本実施形態は、実施形態1のス のビデオを混在させることが可能である。例えば、VB 20 トレージ部4およびバッファメモリ18を複数系統(図 13では4系統)分、共通バスVBUSに接続し、各バ ッファメモリ18を各ネットワーク部6のATMコント ローラ16に接続したものである。

> 【0099】本実施形態のように複数系列のストレージ 部4を設けた場合、ディスク装置12にデータをストラ イビングして配置し、ディスクを並列に読み出すことに より、ディスクアクセスのバンド幅を大きくでき、より 多くのユーザに同時に連続データをサービスすることが できる。また、複数系列あるストレージ部4の一部をパ テムを構成することができる。

【0100】図14は、各バッファメモリ18からネッ トワーク部6にデータを送り出すときのマイクロスケジ ューラからの命令とバッファメモリ18からネットワー ク部6に送り出されるデータの関係を示したものであ る。タイミング1でマイクロスケジューラ24からバッ ファメモリ18の読み出し要求1が各バッファメモリ1 8に出されると、時刻6でバッファメモリ(0)からデ ータが出力され、時刻7でバッファメモリ(1)からデ 40 ータが出力され、時刻8でバッファメモリ(2)からデ ータが出力され、時刻9でパッファメモリ(3)からデ ータが出力されるというように、順次4台のバッファメ モリ18からデータが読み出されている。ここで重要な 点は、時刻1の読みだし要求1に対する応答が時刻6か ら始まっていることで、パイプライン動作によりメモリ

のレーテンシを隠蔽している。 【0101】本実施形態ではマイクロスケジューラ24 からバッファメモリ18およびATMコントローラ16 への制御バスを専用に設けているが、実施形態1と同様 (12)

に、共通VBUSを共用する方法もある。

【0102】(実施形態3)次に、実施形態3について 説明する。実施形態2ではATMコントローラ16とバ ッファメモリ18間のバスをマイクロスケジューラ24 で制御していたが、マイクロスケジューラ24でSCS 【コントローラ】4とバッファメモリ18の間のバスを 制御することもできる。

【0103】図15に本実施形態に係る連続データサー バ装置の構成を示す。本実施形態の連続サーバ装置は、

基本的には実施形態2と同じ構成であるが、マイクロス 10 いるので、バッファメモリ18に転送している間、もう ケジューラ24がストレージ側とネットワーク側の両方 についてバス使用の制御を行う点、マイクロスケジュー ルテーブル22に格納するマイクロスケジュールのプロ グラムをストレージ側とネットワーク側の夫々について 作成する点が相違する。

【0104】本実施形態のように、マイクロスケジュー ラ24でストレージ側とネットワーク側の両方を制御す る場合は、マイクロスケジューラ24およびマイクロス ケジュールテーブル22の構成は次の2つの場合が考え られる。

【0105】(1)図16で示すように、ストレージ側 を制御するマイクロスケジューラ24およびマイクロス ケジュールテーブル22とネットワーク側を制御するマ イクロスケジューラ24およびマイクロスケジュールテ ーブル22を独立に構成する。

【0106】(2)図17で示すように、ストレージ側 を制御するマイクロスケジューラ24とネットワーク側 を制御するマイクロスケジューラ24は共通で、マイク ロスケジュール管理テーブル22がストレージ側を制御 する部分と、ネットワーク側を制御する部分の2つに分 30 24およびマイクロスケジュールテーブル22はストレ かれている。

【0107】また、図18に示すように、SCS1コン トローラ14の内部構成は、ネットワーク部6のATM コントローラ16の内部構成(図2)のSAR CHI P165をSCSI CHIP185に置き換え、パケ ットメモリ164をストレージメモリ184に置き換 え、外部へのATM網をSCSIに置き換えれたものと なる。

【0108】本実施形態では、ネットワーク側の部分に ついては、実施形態1あるいは実施形態2と同様である(40)い。また、ネットワーク部にATMを使用しているが、 が、ストレージ側については、ストレージ部4から読み 出されたデータをバッファメモリ18に取り込む際の共 通バスの使用を割り当てるマイクロスケジュールのプロ グラムを作成する。

【0109】本実施形態では、まず、ディスク装置12 から読み出されたデータはSCSIコントローラ14の ストレージメモリ184に蓄積される。SCS1コント ローラ14のストレージメモリ184の容量は、接続さ れたディスク装置12に1スロットでアクセスされるデ

yteアクセスされるディスク装置12が1スロットで 4つに対して読み出し命令をSCS [コントローラ]4 から発行する場合は、ストレージメモリ184の容量 は、256KByteとなる。

【0110】以下では、インブリメントが最も容易であ るダブルバッファをストレージメモリ184に使用した 場合について説明する。あるスロットでストレージメモ リ184に読み出されたデータは、次のスロットでバッ ファメモリ18に転送される。ダブルバッファを使って

一方のバンクはディスク装置12からストレージメモリ 184への転送を行っていることになる。ストレージメ モリ184とバッファメモリ18間の転送は一定の速度 で、ほぼ100%バスを使っての転送が可能である。と の場合、ストレージメモリ184はディスク装置12か ら一定の速度で出てこないデータをバッファリングする 働きを行う。

【0111】一方、前述のようにコンテンツをロードす る場合、このバスは全く逆の方向に働く。すなわち、バ 20 ッファメモリ18からストレージメモリ184にマイク ロスケジューラ24の指示によりデータが転送され、次 にストレージメモリ284からディスク装置12にデー タが転送される。この場合にも、ストレージメモリ18 4はバッファとして働く。

【0112】なお、本実施形態では、マイクロスケジュ ーラ24がストレージ側だけについてバス使用の制御を 行う実施形態も可能である。この場合、上記構成におい て、マイクロスケジューラ24からネットワーク部6へ 情報を伝える手段が不要となり、マイクロスケジューラ

ージ側対応に設けられ、中央制御装置20はストレージ 側に対するマイクロスケジューリングのみ行うように修 正する。また、この場合、ストレージ側についての構成 ・動作は上記と同様であり、ネットワーク側についての 構成・動作は、従来技術と同様になる(共通バスの使用 権は調停装置により制御される)。

【0113】以上の各実施形態ではSCSIを使用して ディスクを接続しているが、ファイバーチャネル等他の ディスクインタフェースが使用できるのはいうまでもな

イーサネットなど他のネットワークを用いるのも好まし い実施形態の一例である。また、以上の実施形態ではマ イクロスケジューラはシステムに1個であったがバッフ ァメモリ毎に設けることも可能である。本発明は、上述 した実施の形態に限定されるものではなく、その技術的 範囲において種々変形して実施することができる。 [0114]


【発明の効果】本発明(請求項1)に係る計算機装置に よれば、各ユニットからのバス使用要求に依存してバス ータサイズより大きい。例えば、1スロットで64KB 50 使用権の調停を行うのではなく、格納手段に格納された (13)


プログラムに従って割当手段により、各ユニットが共通 バスを使用する権利を決定論的に割り当てるようにした ので、予め定めたスケジューリングによりバス使用権を 割り当てるため、各ユニットのバス使用時期を確定的に 保証することができる。このため、メモリへの指示を先 行発行することができるので、メモリのレーテンシを隠 蔽することができる。従って、バスの使用率の向上を図 ることができる。 【0115】本発明(請求項9)に係る連続データサー バによれば、バッファメモリユニットと通信制御ユニッ 10 トの間でのデータ転送に共通バスを使用する権利を、プ ログラムに従って各通信制御ユニットに対し決定論的に 割り当てるようにしたので、請求項1の発明の効果に加 え、一定の間隔で通信制御ユニットに連続データが送り 込まれ、ひいては、一定の間隔で通信路に連続データが 送り出されることを保証することができる。従って、通 信制御ユニットが通信路に連続データを送り出すまで該 データを一時記憶するメモリの容量を少なくでき、ま た、通信路の先に存在して連続データを再生するユーザ 端末において受信したパケットを保持するバッファの容 20 4…ストレージ部 量を少なくできる。 【図面の簡単な説明】 【図1】本発明の実施形態1に係る連続データサーバ装 置の構成を示す図 【図2】ネットワーク部の内部構成の一例を示す図 【図3】同実施形態に係る連続データサーバ装置の他の 構成を示す図 【図4】マイクロスケジュールテーブル22に格納され る単位プログラムのフォーマットの一例を示す図 【図5】マイクロスケジュールテーブルのフォーマット 30 167…物理層インタフェース部 の一例を示す図 【図6】マイクロスロット、ミニスロット、スロットの 関係を説明するための図 【図7】マイクロスケジュールテーブルのフォーマット の他の例を示す図 【図8】バンク切替えによる2つのネットワーク部への 転送のタイミングを示すタイミングチャート 【図9】ネットワーク部内でのデータの流れを説明する ための図 【図10】2つのバンクとマイクロスロットの関係を説 40 244…書き込みゲート 明するための図 【図11】マイクロスケジューラの内部構成の一例およ びマイクロスケジュールテーブルの構成の一例を示す図 【図12】同実施形態におけるパイプライン処理を説明 するための図 【図13】本発明の実施形態2に係る連続データサーバ 装置の構成を示す図


24 【図14】各バッファメモリからネットワーク部にデー タを送り出すときのマイクロスケジューラからの命令と バッファメモリからネットワーク部に送り出されるデー タの関係を説明するための図 【図15】本発明の実施形態3に係る連続データサーバ 装置の構成を示す図 【図16】同実施形態におけるマイクロスケジューラお よびマイクロスケジュールテーブルの構成の一例を示す 図 【図17】同実施形態におけるマイクロスケジューラお よびマイクロスケジュールテーブルの構成の他の例を示 す図 【図18】同実施形態におけるSCS [コントローラ] 4の内部構成の一例を示す図 【図19】従来の連続データサーバ装置の構成の一例を 示す図 【図20】従来の連続データサーバ装置の構成の他の例 を示す図 【符号の説明】 12…ディスク装置 14…SCS1コントローラ 6…ネットワーク部 16…ATMコントローラ 162…ネットワークプロセッサ 163…VBUSIF 164…パケットメモリ 165 ··· SAR CHIP 166…コントロール・メモリ 18... バッファメモリ 20…中央制御装置 22…マイクロスケジュールテーブル 24…マイクロスケジューラ VBUS…共通バス 30…ネットワーク 32…ユーザ端末 241…レジスタ 242,243…インクリメント器 245, 253…マルチプレクサ 246,247,249…論理演算素子 248,250…繰り返しカウンタ 251, 252…ポインタカウンタ 185 ··· SCSI CHIP 184…ストレージメモリ











ソース・アドレス

ソース・アドレス

69

命令



ディスティネーション・フドレス

ディスティネーション・アドレス

線り返し回数


繰り返し四数

にントリリ


エントリ2


:


















(14)



【図9】




【図10】


(15)

ATM0 $\stackrel{a}{\mapsto}$ $\stackrel{a}{\mapsto}$ $\stackrel{b}{\mapsto}$ $\stackrel{b}{\mapsto}$ $\stackrel{c}{\mapsto}$ $\stackrel{c}{\mapsto}$

【図11】



:






· · · ·

· · ·






(16)

2


(17)

特開平9-251437




•

【図17】

















NetApp Ex. 1002, pg. 898

1

1993-7-23

Bibliographic Fields Document Identity (19)【発行国】 日本国特許庁(JP) (12)【公報種別】 公開特許公報(A) (11)【公開番号】 特開平5-181609 (43)【公開日】 平成5年(1993)7月23日 **Public Availability** (43)【公開日】 平成5年(1993)7月23日 Technical (54)【発明の名称】 パーソナルコンピュータシステム (51)【国際特許分類第5版】 G06F 3/06 301 Z 7165-5B 【請求項の数】 1 【全頁数】 4 Filing 【審査請求】 未請求 (21)【出願番号】 特願平4-333 (22)【出願日】 平成4年(1992)1月6日 Parties Applicants (71)【出願人】 【識別番号】 000004237 【氏名又は名称】

(19) [Publication Office]
Japan Patent Office (JP)
(12) [Kind of Document]
Unexamined Patent Publication (A)
(11) [Publication Number of Unexamined Application]
Japan Unexamined Patent Publication Hei 5- 181609
(43) [Publication Date of Unexamined Application]
1993 (1993) July 23*

(43) [Publication Date of Unexamined Application]1993 (1993) July 23*

(54) [Title of Invention]
PERSONAL COMPUTER SYSTEM
(51) [International Patent Classification, 5th Edition]
G06F3/06301Z7165-5B
[Number of Claims]
1
[Number of Pages in Document]
4

[Request for Examination] Unrequested (21) [Application Number] Japan Patent Application Hei 4- 333 (22) [Application Date] 1992 (1992) January 6*

(71) [Applicant] [Identification Number] 000004237 [Name]

Page 1 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

日本電気株式会社

【住所又は居所】 東京都港区芝五丁目7番1号

Inventors

 (72)【発明者】
 【氏名】
 平井 秀生
 【住所又は居所】
 東京都港区芝五丁目7番1号 日本電気株式会 社内

Agents

(74)【代理人】

【弁理士】

【氏名又は名称】

若林 忠

Abstract

(57)【要約】

【目的】

複数の磁気ディスク装置を複数のパーソナルコ ンピュータで共用できるパーソナルコンピュータ システムを提供する。

【構成】

複数の磁気ディスク装置 8~12 を、それらの全記 憶領域を記憶領域とする 1 個の仮想磁気デイス ク装置とみなして制御する磁気ディスク制御機 構 6 と、仮想磁気ディスク装置の記憶領域のパ ーティションごとに指定する各パーソナルコンピ ュータ 1,2,・・・のアクセス権を管理するパーティ ション・コントロール・テーブル 7 とを備えた磁気 ディスク共有装置 3 を有し、各パーソナルコンピ ュータはそれぞれのアクセス権にしたがって仮 想磁気ディスク装置にアクセスする。 1993-7-23

NEC CORPORATION (DB 69-054-1685)

[Address] Tokyo Minato-ku grass 5-7-1

(72) [Inventor]

[Name]

Hirai Hideo

[Address]

Tokyo Minato-ku grass 5-7-1 NEC Corporation (DB 69-054-1685) *

(74) [Attorney(s) Representing All Applicants]

[Patent Attorney]

[Name]

Wakabayashi Tadashi

(57) [Abstract]


[Objective]

personal computer system which can share magnetic disk device of plural with personal computer of the plural is offered.

[Constitution]

Regarding magnetic disk device 8~12 of plural, hypothetical magnetic disk device of 1 thoseall storage area are designated as storage area, magnetic disk joint ownership device 3 which has partition * control & table 7 which manage access privilege of each personal computer 1, 2, *** which it appoints every partition of storage area of magnetic disk control mechanism 6 and thehypothetical magnetic disk device which it controls possessing, Following to respective access privilege, access it designates each personal computer as hypothetical magnetic disk device.

Page 2 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)



3-7-23

NetApp Ex. 1002, pg. 901

Claims

【特許請求の範囲】

【請求項1】

複数のパーソナルコンピュータと複数の磁気ディスク装置を含むパーソナルコンピュータシステムにおいて、

前記複数の磁気ディスク装置を、該複数の磁気 ディスク装置の全記憶領域をその記憶領域とす る 1 個の仮想磁気ディスク装置とみなして制御 する磁気ディスク装置の制御手段と、当該仮想 磁気ディスク装置の記憶領域における前記複 数のパーソナルコンピュータそれぞれの利用可 能な権利を管理するセキュリティ管理手段とを 備えた磁気ディスク共有装置を有し、

前記複数のパーソナルコンピュータはそれぞれ 利用可能な前記権利にしたがって前記仮想磁 気ディスク装置にアクセスすることを特徴とする パーソナルコンピュータシステム。

Specification

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、複数のパーソナルコンピュータと複 数の磁気ディスク装置を含むパーソナルコンピ ュータシステムに関する。

[0002]

【従来の技術】

従来、パーソナルコンピュータシステムにおける 磁気ディスク制御装置は1個の論理磁気ディス ク装置に対して1個の物理磁気ディスク装置し か対応できず、上位ソフトウェア(オペレーティン グシステム)の磁気ディスク管理も同様となって いる。

[0003]

また、磁気ディスク装置を複数のパーソナルコンピュータで共用できなかった。

[0004]

【発明が解決しようとする課題】

上述した従来の磁気ディスク制御装置は、1 個 の論理磁気ディスク装置に1 個の物理磁気ディ スク装置しか対応できない仕様となっているた め、1 個の磁気ディスク装置の容量を超えるデ ータを扱うことができないという欠点があり、ま

[Claim (s)]

[Claim 1]

In personal computer of plural and personal computer system which includes magnetic disk device of plural,

Regarding magnetic disk device of aforementioned plural, hypothetical magnetic disk device of 1 all storage area of magnetic disk device of said plural is designated as the storage area, control means of magnetic disk device which it controls and personal computer respective practical right of aforementioned plural in storage area of the this said hypothetical magnetic disk device magnetic disk joint ownership device which has the security administration means which manages possessing,

As for personal computer of aforementioned plural following to therespective practical aforementioned right, personal computer system . which designates that access it makes aforementioned hypothetical magnetic disk device as feature

[Description of the Invention]

[0001]

[Field of Industrial Application]

this invention regards personal computer of plural and personal computer system which includes magnetic disk device of plural.

[0002]

[Prior Art]

Until recently, only physical magnetic disk device of 1 be able to correspond magnetic disk controller in personal computer system vis-a-vis logic magnetic disk device of 1, also magnetic disk management of upper position software (operating system) has become similar.

[0003]

In addition, magnetic disk device could not be shared with personal computer of the plural.

[0004]

[Problems to be Solved by the Invention]

As for conventional magnetic disk control device which description above is done, because itbecomes specification which only physical magnetic disk device of 1 it can correspond to the logic magnetic disk device of 1, it is not possible, to handle data which exceeds the capacity of

Page 4 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1993-7-23

た磁気ディスク装置を複数のパーソナルコンピュータによって共用することができないという欠点があた。

[0005]

本発明の目的は、複数の磁気ディスク装置の全 記憶領域をあたかも 1 個の磁気ディスク装置の 記憶領域として個々のパーソナルコンピュータ からアクセスすることにより、一台の磁気ディス ク装置の容量を超える大きさのデータを扱うこと を可能にするとともに、個々のパーソナルコンピ ュータのアクセス権を管理しつつ、複数のマイク ロコンピュータによって複数の磁気ディスク装置 を共用することのできる磁気ディスク制御装置 を有するマイクロコンピュータシステムを提供す ることである。

[0006]

【課題を解決するための手段】

本発明のパーソナルコンピュータシステムは、 複数の磁気ディスク装置を、それら複数の磁気 ディスク装置の全記億領域をその記憶領域とす る1 個の仮想磁気ディスク装置とみなして制御 する磁気ディスク装置の記憶領域における複数の パーソナルコンピュータそれぞれの利用可能な 権利を管理するセキュリティ管理手段とを備え た磁気ディスク共有装置を有し、複数のパーソ ナルコンピュータはそれぞれ利用可能な権利に したがって仮想磁気ディスク装置にアクセスす る。

[0007]

【作用】

個々のパーソナルコンピュータにとり、複数の磁 気ディスク装置の全記憶領域をあたかも1個の 磁気ディスク装置の記憶領域であるかのように アクセスすることを可能とし、その1個の仮想磁 気ディスク装置の記憶領域に対する複数のパ ーソナルコンピュータそれぞれの利用可能な権 利は個々のマイクロコンピュータごとに指定され 管理される。

[0008]

【実施例】

次に、本発明の実施例について図面を参照して 説明する。

[0009]

図1は本発明の、磁気ディスク共用装置を含む パーソナルコンピュータシステムの一実施例の magnetic disk device of 1 deficiency that is * there is a deficiency that inaddition cannot share magnetic disk device with personal computer of plural.

[0005]

As for object of this invention, as it makes that data of size which exceeds capacity of magnetic disk device of single platform by access doingfrom individual personal computer with all storage area of magnetic disk device of plural as storage area of magnetic disk device of 1 just, is handled possible, while managing access privilege of individual personal computer, It is to offer microcomputer system which possesses magnetic disk controller which can share the magnetic disk device of plural with microcomputer of plural.

[0006]

[Means to Solve the Problems]

As for personal computer system of this invention, regarding magnetic disk device of plural, thehypothetical magnetic disk device of 1 all storage area of magnetic disk device of those plural isdesignated as storage area, control means of magnetic disk device which it controls and personal computer respective practical right of plural in storage area of thehypothetical magnetic disk device magnetic disk joint ownership device which has security administration means which manages possessing, Following to respective practical right, access it designates the personal computer of plural as hypothetical magnetic disk device.

[0007]

[Working Principle]

You take in individual personal computer, all storage area of magnetic disk device of plural like whether it is a storage area of magnetic disk device of 1 just of, it makes that access it does possible, personal computer respective practical right of plural for storage area of hypothetical magnetic disk device of 1 of that is appointed every individual microcomputer and is managed.

[0008]

[Working Example (s)]

Next, referring to drawing concerning Working Example of this invention, youexplain.

[0009]

Figure 1 is block diagram which shows configuration of one Working Example of personal computer system which

Page 5 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

構成を示すブロック図である。

[0010]

図 1 において、パーソナルコンピュータ本体 1, 2,・・・はインタフェースボード 4,5,・・・を介して磁 気デイスク共用装置 3 に接続されている。

また、磁気ディスク共用装置 3 には磁気ディスク 装置 8~12 が接続されている。

磁気ディスク共用装置 3 は、磁気ディスク制御 機構6とパーティション・コントロール・テーブル7 から構成されている。

[0011]

パーソナルコンピュータ 1,2,・・・から磁気ディス ク装置 8~12 へのアクセス要求は、磁気ディスク 用インタフェースボード 4,5,・・・を通じ磁気ディス ク制御機構 6 に通知され、磁気ディスク制御機 構6において磁気ディスク装置 8~12にまたがる 仮想的な磁気ディスク装置に対するアクセス要 求に変換される。

以上の処理によりパーソナルコンピュータ本体 からは、磁気ディスク装置 8~12を、磁気ディスク 装置 8~12 の全記憶領域を自らの記録領域とす る仮想化された一つの磁気ディスク装置として 扱うことが可能となる。

[0012]

セキュリティ管理は、上述の仮想磁気ディスク装置の記憶領域を区分けし、区分けされた各部分 (パーティションと云う)に、個々のパーソナルコン ピュータごとの利用可能な権利を設定し、不正 なアクセスを防ぐためのもので、パーティション・ コントロール・テーブル 7 を作成して行われる。

パーティションへのアクセス権には、R(読み出し)、W(書き込み)、C(作成)、D(消去)、X(実行) がある。

[0013]

図 2 はパーティション・コントロール・テーブルの 例である。

パーソナルコンピュータ1は、パーティション1に 対し読み出し、書き込み、作成、実行が可能で あり、パーテイション 2 に対し読み出し、書き込 みが可能であり、パーテイション3に対し読み出 しが可能である。

パーソナルコンピュータ 2 は、パーテイション 1 に対し読み出し、書き込み、作成、実行が可能 であり、パーティション 3 に対し読み出しが可能 である。 1993-7-23

includes, magnetic disk common device of this invention. [0010]

In Figure 1, personal computer main body 1, 2, *** through interface board 4, 5, ***, is connected to magnetic disk common device 3.

In addition, magnetic disk device 8~12 is connected to magnetic disk common device 3.

magnetic disk common device 3 configuration is done from magnetic disk control mechanism 6 and partition * control & table 7.

[0011]

access demand for magnetic disk device $8\sim12$ is notified by magnetic disk control mechanism 6 from personal computer 1, 2, *** via interface board 4, 5, *** for magnetic disk , is converted to access request for the imaginary magnetic disk device which extends over magnetic disk device $8\sim12$ in magnetic disk control mechanism 6.

It becomes possible from personal computer main body depending upon treatment aboveto handle magnetic disk device 8~12, all storage area of magnetic disk device 8~12 is designated as recording region of self as magnetic disk device of one which is imagined is converted.

[0012]

security management separation does storage area of above-mentionedhypothetical magnetic disk device, sets practical right every of individual personal computer toeach portion (You call partition) which separation is done, with those in order to preventillegitimate access, drawing up partition * control & table 7, is done.

R (reading), W (writing), C (Compilation), D (Elimination), there is a X (Execution) in access privilege to partition.

[0013]

Figure 2 is example of partition * control & table .

As for personal computer 1, reading, writing, compilation and execution being possiblevis-a-vis partition 1, reading, writing being possible [paateishon] vis-a-vis 2, the reading is possible [paateishon] vis-a-vis 3.

As for personal computer 2, reading, writing, compilation and execution being possible [paateishon]vis-a-vis 1, reading is possible vis-a-vis partition 3.

Page 6 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1

2

3


パーソナルコンピュータ3は、パーティション1に As for personal computer 3, reading, writing, compilation 対し読み出し、書き込み、作成、実行が可能で and execution being possiblevis-a-vis partition 1, reading is あり、パーティション 2 に対し読み出しが可能で possible vis-a-vis partition 2. ある。 上記セキュリティ管理手段により、パーソナルコ By above-mentioned security administration means, it ンピュータからの利用の許されていない不正な becomes possible to prevent theillegitimate access where アクセスを防止することが可能となる。 utilization from personal computer is not permitted. [0014] [0014] 【発明の効果】 [Effects of the Invention] 以上説明したように、本発明の磁気ディスク共 As above explained, as access it does personal computer 用装置を有するパーソナルコンピュータシステ system which possesses the magnetic disk common device of ムは、複数の磁気ディスク装置の全記憶領域を this invention, from individual personal computer with all あたかも1個の磁気ディスク装置の記憶領域と storage area of magnetic disk device of plural as storage area して個々のパーソナルコンピュータからアクセス of magnetic disk device of 1 just, it makes that data of size し、かつ各パーソナルコンピュータのアクセス権 which exceeds recording capacity of the magnetic disk device を管理することにより、1 個の磁気ディスク装置 of 1 by at same time managing access privilege of each の記憶容量を超える大きさのデータを扱うことを personal computer, ishandled possible, Lumping together 可能にするとともに、複数のマイクロコンピュー without it makes that magnetic disk device of plural isshared タにより複数の磁気ディスク装置を共用すること due to microcomputer of plural possible, keeping data を可能にし、データを個々のパーソナルコンピュ withindividual personal computer, there is an effect which it タで保管することなく一括して管理することが can manage. できる効果がある。 【図面の簡単な説明】 [Brief Explanation of the Drawing (s)] 【図1】 [Figure 1] 本発明のパーソナルコンピュータシステムの一 It is a one Working Example of personal computer system of 実施例である。 this invention . 【図2】 [Figure 2] パーティション・コントロール・テーブルの例であ It is an example of partition * control & table . る。 【符号の説明】 [Explanation of Symbols in Drawings] 1 パーソナルコンピュータ本体 1 personal computer main body 1 10 10 磁気ディスク装置 magnetic disk device 11 11 磁気ディスク装置 magnetic disk device 12 12 磁気ディスク装置 magnetic disk device 2 パーソナルコンピュータ本体 2 personal computer main body 2 3

Page 7 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1993-7-23

NetApp Ex. 1002, pg. 905

1993-7-23



Page 8 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 906

1993-7-23

| רבידי א | コンビューヲ名 | アクセス権 |
|---------------|-----------------------------------|-------|
| ∧ี -7 ∢งิสว1 | パーソナル コンビュータ1 | RWCX |
| | パーソナル コンビュー 9 2 | RWCX |
| | A" -Ythコンヒ 2-93 | RWCX |
| רבעד- א' -דֿר | パーソナルコンと 1-91 | RW |
| | パーソナル コンピュータ3 | R |
| л" -77273 | ハ - ツナルコンと 1-91 | R |
| | · パーソナルコンピ1ータ2 | R |
| パーティションn | - | ÷ |

(R:読みだし可 W:書き込み可 C:作成可 X:実行可)

Page 9 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05181609 A

(43) Date of publication of application: 23.07.93

| (51) Int. Cl G06F 3/06 | | | |
|-----------------------------------|-----------------|-------------|---|
| (21) Application number: 04000333 | (71) Applicant. | NEC CORP | - |
| (22) Date of filing: 06.01.92 | (72) Inventor: | HIRAI HIDEO | |


(54) PERSONAL COMPUTER SYSTEM

(57) Abstract:

PURPOSE: To provide a personal computer system by which plural magnetic disk devices can be shared with plural personal computers.

CONSTITUTION: A magnetic disk control mechanism 6 controls plural magnetic disk devices 8-12 as a single virtual magnetic disk device which uses all storage areas of these devices 8-12 as a storage area. A magnetic disk sharing device 3 contains the mechanism 6 and a pertition control table 7 which controls the access right of each of personal, computers 1, 2.... Thus each personal computer has an access to the virtual magnetic disk device based on each access right.

COPYRIGHT: (C)1993, JPO& Japio



.

-1-

) (12) 公開特許公報(A)

(11)特許出願公開番号

(19)日本国特許庁(JP)

特開平5-181609

(43)公開日 平成5年(1993)7月23日

| (51)Int.Cl. ⁵ | 識別記号 | 庁内整理番号 | FI | 技術表示箇所 |
|--------------------------|-------|---------|----|--------|
| G06F 3/06 | 301 Z | 7165—5B | | |

審査請求 未請求 請求項の数1(全 4 頁)


| (21)出顧番号 | 特顯平4-333 | (71)出願人 | 000004237 日本電気株式会社 |
|----------|----------------|---------|-----------------------------|
| (22)出顧日 | 平成4年(1992)1月6日 | (72)発明者 | 東京都港区芝五丁目7番1号 平井 秀生 |
| | | | 東京都港区芝五丁目7番1号 日本電気株 式会社内 |
| | | (74)代理人 | 弁理士 若林 忠 |
| | | | |
| | | | |

(54)【発明の名称】 パーソナルコンピュータシステム

(57)【要約】

【目的】 複数の磁気ディスク装置を複数のパーソナル コンピュータで共用できるパーソナルコンピュータシス テムを提供する。

【構成】 複数の磁気ディスク装置8~12を、それら の全記憶領域を記憶領域とする1個の仮想磁気デイスク 装置とみなして制御する磁気ディスク制御機構6と、仮 想磁気ディスク装置の記憶領域のパーティションごとに 指定する各パーソナルコンピュータ1,2,・・・のア クセス権を管理するパーティション・コントロール・テ ーブル7とを備えた磁気ディスク共有装置3を有し、各 パーソナルコンピュータはそれぞれのアクセス権にした がって仮想磁気ディスク装置にアクセスする。



【特許請求の範囲】

【請求項1】 複数のパーソナルコンピュータと複数の 磁気ディスク装置を含むパーソナルコンピュータシステ ムにおいて.

1

前記複数の磁気ディスク装置を、該複数の磁気ディスク 装置の全記憶領域をその記憶領域とする1個の仮想磁気 ディスク装置とみなして制御する磁気ディスク装置の制 御手段と、当該仮想磁気ディスク装置の記憶領域におけ る前記複数のパーソナルコンピュータそれぞれの利用可 能な権利を管理するセキュリティ管理手段とを備えた磁 10 磁気ディスク装置の全記憶領域をあたかも1個の磁気デ 気ディスク共有装置を有し、

前記複数のパーソナルコンピュータはそれぞれ利用可能 な前記権利にしたがって前記仮想磁気ディスク装置にア クセスすることを特徴とするパーソナルコンピュータシ ステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数のパーソナルコン ビュータと複数の磁気ディスク装置を含むパーソナルコ ンピュータシステムに関する。

[0002]

【従来の技術】従来、パーソナルコンピュータシステム における磁気ディスク制御装置は1個の論理磁気ディス ク装置に対して1個の物理磁気ディスク装置しか対応で きず、上位ソフトウェア(オペレーティングシステム) の磁気ディスク管理も同様となっている。

【0003】また、磁気ディスク装置を複数のパーソナ ルコンピュータで共用できなかった。

[0004]

ィスク制御装置は、1個の論理磁気ディスク装置に1個 の物理磁気ディスク装置しか対応できない仕様となって いるため、1個の磁気ディスク装置の容量を超えるデー タを扱うことができないという欠点があり、また磁気デ ィスク装置を複数のパーソナルコンピュータによって共 用することができないという欠点があた。

【0005】本発明の目的は、複数の磁気ディスク装置 の全記憶領域をあたかも1個の磁気ディスク装置の記憶 領域として個々のパーソナルコンピュータからアクセス することにより、一台の磁気ディスク装置の容量を超え 40 る大きさのデータを扱うことを可能にするとともに、個 々のパーソナルコンピュータのアクセス権を管理しつ つ、複数のマイクロコンピュータによって複数の磁気デ ィスク装置を共用することのできる磁気ディスク制御装 置を有するマイクロコンピュータシステムを提供すると とである。

[0006]

【課題を解決するための手段】本発明のパーソナルコン ビュータシステムは、複数の磁気ディスク装置を、それ ら複数の磁気ディスク装置の全記憶領域をその記憶領域 50 ティション1に対し読み出し、書き込み、作成、実行が

とする1個の仮想磁気ディスク装置とみなして制御する 磁気ディスク装置の制御手段と、その仮想磁気ディスク 装置の記憶領域における複数のパーソナルコンピュータ それぞれの利用可能な権利を管理するセキュリティ管理 手段とを備えた磁気ディスク共有装置を有し、複数のパ ーソナルコンピュータはそれぞれ利用可能な権利にした がって仮想磁気ディスク装置にアクセスする。

2

[0007]

【作用】個々のパーソナルコンピュータにとり、複数の ィスク装置の記憶領域であるかのようにアクセスするこ とを可能とし、その1個の仮想磁気ディスク装置の記憶 領域に対する複数のパーソナルコンビュータそれぞれの 利用可能な権利は個々のマイクロコンピュータごとに指 定され管理される。

[0008]

【実施例】次に、本発明の実施例について図面を参照し て説明する。

【0009】図1は本発明の、磁気ディスク共用装置を 20 含むパーソナルコンピュータシステムの一実施例の構成 を示すブロック図である。

【0010】図1において、パーソナルコンピュータ本 体1,2,・・・はインタフェースボード4,5,・・ ・を介して磁気デイスク共用装置3に接続されている。 また、磁気ディスク共用装置3には磁気ディスク装置8 ~12が接続されている。磁気ディスク共用装置3は、 磁気ディスク制御機構6とパーティション・コントロー ル・テーブル7から構成されている。

【0011】パーソナルコンピュータ1、2、・・・か 【発明が解決しようとする課題】上述した従来の磁気デ 30 ら磁気ディスク装置8~12へのアクセス要求は、磁気 ディスク用インタフェースボード4,5,・・・を通じ 磁気ディスク制御機構6に通知され、磁気ディスク制御 機構6において磁気ディスク装置8~12にまたがる仮 想的な磁気ディスク装置に対するアクセス要求に変換さ れる。以上の処理によりパーソナルコンピュータ本体か らは、磁気ディスク装置8~12を、磁気ディスク装置 8~12の全記憶領域を自らの記録領域とする仮想化さ れた一つの磁気ディスク装置として扱うことが可能とな る。

> 【0012】セキュリティ管理は、上述の仮想磁気ディ スク装置の記憶領域を区分けし、区分けされた各部分 (パーティションと云う) に、個々のパーソナルコンビ ュータごとの利用可能な権利を設定し、不正なアクセス を防ぐためのもので、パーティション・コントロール・ テーブル7を作成して行われる。パーティションへのア クセス権には、R(読み出し)、W(書き込み)、C (作成)、D(消去)、X(実行)がある。 【0013】図2はパーティション・コントロール・テ

ーブルの例である。パーソナルコンピュータ1は、パー

特開平5-181609 4

可能であり、パーテイション2に対し読み出し、書き込 みが可能であり、パーテイション3に対し読み出しが可 能である。パーソナルコンビュータ2は、パーテイショ ン1に対し読み出し、書き込み、作成、実行が可能であ り、パーティション3に対し読み出しが可能である。パ ーソナルコンピュータ3は、パーティション1に対し読 み出し、書き込み、作成、実行が可能であり、パーティ ション2に対し読み出しが可能である。上記セキュリテ ィ管理手段により、パーソナルコンピュータからの利用 の許されていない不正なアクセスを防止することが可能 10 である。 となる。 [0014]

3

- 【発明の効果】以上説明したように、本発明の磁気ディ スク共用装置を有するパーソナルコンピュータシステム は、複数の磁気ディスク装置の全記憶領域をあたかも1 個の磁気ディスク装置の記憶領域として個々のパーソナ ルコンピュータからアクセスし、かつ各パーソナルコン ビュータのアクセス権を管理することにより、1個の磁 気ディスク装置の記憶容量を超える大きさのデータを扱* * うことを可能にするとともに、複数のマイクロコンピュ ータにより複数の磁気ディスク装置を共用することを可 能にし、データを個々のパーソナルコンピュータで保管 することなく一括して管理することができる効果があ る。


【図面の簡単な説明】

【図1】本発明のパーソナルコンピュータシステムの一 実施例である。

【図2】パーティション・コントロール・テーブルの例

【符号の説明】

- パーソナルコンビュータ本体1 1
- 2 パーソナルコンピュータ本体2
- 磁気ディスク共有装置 3
- インタフェースボード $4 \sim 5$
- 6 磁気ディスク制御機構
- 7 パーティション・コントロトロール・テーブル
- 8~12 磁気ディスク装置



【図1】

(3)

【図2】

| N -ティション | コンビューナ名 | アクセス権 |
|--------------------|------------------------|-------|
| ו/ אין אין אין א | ハ - ツナルコンビ エータ1 | RWCX |
| | A - Ythコンビ 1-92 | RWCX |
| | A" -Ytbjyf 1-73 | RWCX |
| N° -719372 | ハ ーソナルコンと 1-91 | RW |
| | パーソナル コンピ1-93 | R |
| л° -74ўзу3 | ∧° −У†#Jンٰ 1−91 | R |
| | A" -YthJyt" 1-92 | R |
| <i>እ° −</i> ティỳ∃ンn | · ! | : |

(R:読みだし可 W:書き込み可 C:作成可 X:実行可)



2

Bibliographic Fields Document Identity (19)【発行国】 日本国特許庁(JP) (12)【公報種別】 公開特許公報(A) (11)【公開番号】 特開平9-185594 (43)【公開日】 平成9年(1997)7月15日 **Public Availability** (43)【公開日】 平成9年(1997)7月15日 Technical (54)【発明の名称】 直接バルク・データ転送 (51)【国際特許分類第6版】 G06F 15/163 [FI] G06F 15/16 320 R 320 V 【請求項の数】 6 【出願形態】 OL 【全頁数】 25 Filing 【審査請求】 未請求 (21)【出願番号】 特願平8-301770 (22)【出願日】 平成8年(1996)11月13日

(19) [Publication Office] Japan Patent Office (JP) (12) [Kind of Document] Unexamined Patent Publication (A) (11) [Publication Number of Unexamined Application] Japan Unexamined Patent Publication Hei 9- 185594 (43) [Publication Date of Unexamined Application] 1997 (1997) July 15* (43) [Publication Date of Unexamined Application] 1997 (1997) July 15* (54) [Title of Invention] **DIRECTLY BULK *DATA TRANSFER** (51) [International Patent Classification, 6th Edition] G06F15/163 [FI] G06F15/16320R 320V [Number of Claims] 6 [Form of Application] OL [Number of Pages in Document] 25 [Request for Examination] Unrequested (21) [Application Number] Japan Patent Application Hei 8- 301770 (22) [Application Date] 1996 (1996) November 13*

Page 1 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 913

Ъ

Foreign Priority (31)【優先権主張番号】 (31) [Priority Application Number] 08/556618 (32)【優先日】 1995年11月13日 (33)【優先権主張国】 米国(US) Parties Applicants (71)【出願人】 【識別番号】 391058071 【氏名又は名称】 [Name] タンデム コンピューターズ インコーポレイテッド 【氏名又は名称原語表記】 TANDEM COMPUTERS INCORPORATE D 【住所又は居所】 [Address] アメリカ合衆国 カリフォルニア州 95014 クー パーティノ ノース タンタウ アベニュー 1043 5 Inventors (72)【発明者】 【氏名】 [Name] トッド ダブリュー スプレンクル 【住所又は居所】 [Address] アメリカ合衆国 カリフォルニア州 94086 サニ ーヴェイル ヴァスケズ アベニュー 387 (72)【発明者】 【氏名】 [Name] スリニヴァサ ディー マーシー 【住所又は居所】 [Address] アメリカ合衆国 カリフォルニア州 95131 サン ホセ ゴールデンレイク ロード 1410 (72)【発明者】 【氏名】 [Name] アニル カートリ

1997-7-15

08/556618 (32) [Priority Date] 1995 November 13* (33) [Priority Country] United States (U.S. Patent) (71) [Applicant] [Identification Number] 391058071 TANDEM COMPUTERS INCORPORATED [Name in Original Language] TAN DEM COMPUTERSincorporated

United States of America California 95014Cupertino north [tantau] Avenue 10435

(72) [Inventor] [toddo] W [supurenkuru] United States of America California 94086Sunnyvale [vuasukezu] Avenue 387 (72) [Inventor] [surinivuasa] D. -mer C. United States of America California 95131San Jose golden lake load 1410 (72) [Inventor] anil cart jp9

Page 2 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1

1997-7-15

[Address]

アメリカ合衆国 カリフォルニア州 95148 サン ホセ ヘリテージ エステータス ドライヴ 328 1

Agents

【住所又は居所】

(74)【代理人】

【弁理士】

【氏名又は名称】

中村 稔 (外6名)

Abstract

(57)【要約】

(修正有)

【課題】

CPUsと記憶ディスクとの間のデータの転送中の 類似するデータ・コピーを除去する。

【解決手段】

記憶処理 130 は、記憶装置 100~105 及び 110~ 115 を有する 30 へのアクセスを制御する。

ソフトウェア・ルーチンは、要求 CPU22 による記 憶装置 30 への直接アクセスを供給するために 用いられる。

要求 CPU22 のバッファ 160 に対する仮想メモリ・ アドレスは、要求 CPU22 で生成される。

記憶装置アクセス要求と共に仮想メモリ・アドレスは、記憶処理 130を含んでいる CPU20 に送られる。

ワーク要求は、記憶処理 130 から記憶装置 30 へ送られる仮想メモリ・アドレスを含む。

次いで、データは、要求 CPU22 と記憶装置 30 との間で直接転送される。

記憶装置30は、次いでワーク要求に応答する。

United States of America California 95148San Jose [heriteeji] [esuteetasu] drive 3281

(74) [Attorney(s) Representing All Applicants]

[Patent Attorney]

[Name]

Nakamura Minoru (6 others)

(57) [Abstract]

(There is an amendment.)

[Problems to be Solved by the Invention]

It is in midst of transferring data between CPUs and the storage disc and data *copy which resembles is removed.

[Means to Solve the Problems]

recording routine 130 controls access to 30 where it possesses storage device 100~105 and110 - 115.

software *routine is used in order to supply directly access to storage device 30 with required CPU 22.

Hypothetical memory *address for buffer 160 of required CPU 22 is formedwith required CPU 22.

With storage device access request hypothetical memory *address is sent to CPU 20 whichincludes recording routine 130.

work request includes hypothetical memory *address which is sent to the storage device 30 from recording routine 130.

Next, data is transferred directly required CPU 22 and between storage device 30.


As for storage device 30, you respond to work request next.

Page 3 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

۰

Ļ

1997-7-15



Page 4 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

.

データを転送するデータ処理システムであって、

要求 CPU を含んでいる複数の中央処理装置(C PUs);前記 CPUs の一つが記憶装置へのアクセ スを制御する少なくとも一つの記憶装置;前記複 数の CPUs と前記記憶装置とを相互接続するネ ットワーク;前記要求 CPU による前記記憶装置 の直接アクセスを供給し、前記要求 CPU のバッ ファに対する仮想メモリ・アドレスを生成しかつ 記憶装置アクセス要求と共に前記仮想メモリ・ア ドレスを、前記記憶装置へのアクセスを制御し ている前記 CPUs の前記一つに供給する前記 要求 CPU における手段、前記ワーク要求に応 答しておりかつ前記ネットワークを通して前記 C PUs の前記一つと直接インターフェイスしている 前記記憶装置に前記仮想メモリ・アドレスを含ん でいるワーク要求を送る前記 CPUs の前記一つ における手段、を含んでいるアクセス手段;を備 え、

前記データは、前記要求 CPU と前記記憶装置 との間で直接転送されることを特徴とするデータ 処理システム。

【請求項2】

前記直接アクセスは、前記要求 CPU に前記記 憶装置から前記仮想メモリ・アドレスにおける前 記パッファ・メモリの中にデータを読取らせること を特徴とする請求項 1 に記載のデータ処理シス テム。

【請求項3】

前記データは、それぞれが、宛先ノード識別、ソ ース・ノード識別、前記仮想メモリ・アドレス、及 び複数のデータ・ワードを含んでいるデータ・パ ケットで送信されることを特徴とする請求項1に 記載のデータ処理システム。

【請求項4】

前記記憶装置は、転送のためのデータを含んでいる前記データ・パケットのそれぞれが前記要求 CPU に送信された後で前記 CPUs の前記一つにアドバイスをする手段を含むことを特徴とする請求項3に記載のデータ処理システム。

【請求項5】

With data processing system which transfers data,

central processing unit of plural which includes required CPU (CPUs); A forementioned storage device to supply access directly with CPUs of storage device ; aforementioned plural of at least one where one of theaforementioned CPUs controls access to storage device and network ; aforementioned required CPU which interconnect does aforementioned storage device, hypothetical memory *address for buffer of aforementionedrequired CPU only formation with storage device access request aforementionedhypothetical memory *address, We to have responded to means. aforementioned work request in theaforementioned required CPU which is supplied to aforementioned one of aforementioned CPUs which controls access to theaforementioned storage device and through aforementioned network theaforementioned one of aforementioned CPUs directly access means ; which includes means. in aforementioned one of theaforementioned CPUs which sends work request which includes theaforementioned hypothetical memory *address in aforementioned storage device which interface has been done having.

As for aforementioned data , data processing system . which designates theaforementioned required CPU and that it is directly transferredbetween aforementioned storage device as feature

[Claim 2]

Description above directly access data processing system. which is stated in the Claim 1 which designates that data is made to grasp in theaforementioned buffer *memory in aforementioned required CPU from theaforementioned storage device in aforementioned hypothetical memory *address asfeature

[Claim 3]

As for aforementioned data, each one, data processing system . which is statedin Claim 1 which designates that it is transmitted with data *packet which includes addresee node identification, source *node identification, theaforementioned hypothetical memory *address, and data *word of plural asfeature

[Claim 4]

As for aforementioned storage device, after each one of aforementioned data *packet which includes data for transferring was transmitted to theaforementioned required CPU data processing system . which is stated in Claim 3 which designates that means which does advise in theaforementioned one of aforementioned CPUs is included asfeature

[Claim 5]

Page 5 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

前記直接アクセスは、前記要求 CPUに、前記デ ータの転送のために前記仮想メモリ・アドレスに おける前記バッファをアクセスしている前記記憶 装置の中に書込ませることを特徴とする請求項 1 に記載のデータ処理システム。

【請求項6】

1

前記アクセス手段は、前記要求 CPU の前記バ ッファに対する前記仮想メモリ・アドレスを生成し かつ前記記憶装置アクセス要求と共に前記仮 想メモリ・アドレスを前記 CPUs の前記一つに供 給する少なくとも一つのソフトウェア・ルーチンを 含むことを特徴とする請求項 1 に記載のデータ 処理システム。

Specification

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、一般にデータ処理システムにおける 直接データ転送に関し、より特定的にはプロセッ サ及び入力/出力通信に対する接続性を供給す るネットワークを介してシステムで行われる直接 バルク入力/出力転送に関する。

[0002]

【従来の技術】

サード・パーティ転送システムは、データ転送に 対する種々のスキームを供給する。

例えば、高性能記憶システム(High-Performance Storage System (HPSS))は、高集合体 I/O 処 理能力(スループット)を達成するためにネットワ ークにわたり同時入力/出力(I/O)オペレーション を統合(調整)することができる高度な、分散型 階層記憶管理システムである。

HPSS は、国立記憶研究所(National Storage L aboratory) で開発中の次世代ソフトウェア・システムである。

HPSSn についての更なる情報は、次に示すイン ターネット上のワールド・ワイド・ウェブ・ページを 通して取得することができる: Description above directly access in aforementioned required CPU, in aforementioned storage device which access does theaforementioned buffer in aforementioned hypothetical memory *address fortransferring aforementioned data entry data processing system. which is stated in Claim 1 which designates that it can increase as feature

[Claim 6]

As for aforementioned access means, aforementioned hypothetical memory *address for aforementioned buffer of aforementioned required CPU onlyformation with aforementioned storage device access request data processing system. which is stated in Claim 1 which designates that software *routine of at least one whichsupplies aforementioned hypothetical memory *address to aforementioned one of aforementioned CPUs is included as feature

[Description of the Invention]

[0001]

[Field of Industrial Application]

As for this invention, it regards data transfer in data processing system generally directly, from specifically through network which supplies connectivity for processor and input/output communication, it regards bulk input/output which is done with the system transfer directly.

[0002]

[Prior Art]

third *per T. transfer system supplies various scheme for data transfer .

High-Performancestorage system (HPSS) is high-level, distributed type hierarchy memory management system it can integrate (Adjustment) simultaneous input/output (I/O) operation in order to achieve high assembly I/O capacity (throughput) over network. for example high performance storage system

HPSS is next generation software *system which is in midst of developing with thenational storage research laboratory (Nationalstorage Laboratory).

You can acquire further data concerning HPSSn, through the world *wide *web page on Internet which is shown next:

http://www.ccs.ornl.gov/HPSS/HPSS __overview.html

http://www.ccs.ornl.gov/HPSS/HPSS overview.html

Page 6 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

.

÷

1997-7-15

.

| http://www.llnl.gov/liv | comp/nsl/hpss/hpss.html |
|---|---|
| http://www.llnl.gov/liv | *comp/ns l/hr ps s/h ps s.html |
| からシンク・デバイス(sink device) までデータを 転送するために用いられるムーバ(Mover) を開 示する。 | [muuba] (Mover) which is used in order to transfer data to empty sink *device (sinkdevice) is disclosed. |
| このムーバは、また、一組のデバイス制御オペ レーションを実行する。 | As for this [muuba], in addition, device control operation of one set is executed. |
| [0003] | [0003] |
| ファイバ・チャネル(FC)は、また、サード・パーテ ィ転送を供給する。 | As for fiber *channel (FC), in addition, third *per T. transfer is supplied. |
| FC は、ワークステーション、メインフレーム、ス ーパコンピュータ、デスクトップ・コンピュータ、記 憶装置、ディスプレイ及び他の周辺装置間でデ ータの転送を許容する。 | FC allows transfer of data between workstation , mainframe , server computer , desktop *computer , storage device , display and theother peripheral . |
| FC についての更なる情報は、次に示すインター ネット上のワールド・ワイド・ウェブ・ページを通し て取得することができる: | You can acquire further data concerning FC, through the world *wide *web page on Internet which is shown next: |
| http://www.amdahl.com/ext/CARP/FCA/FCA.ht ml | http://www.amdahl.com/ext/CARP/FCA/FCA.html |
| そして、IEEE 記憶システム標準研究グループ は、オープン記憶システム相互接続(Open Stor age Systems Interconnection(OSSI)) に対する ドラフト基準モデル(draft Reference Model) を 生成した。 | draft reference model (draftReferenceModel) for Openstorage Systems interconnection (OSSI) was formed. And, as for IEEE storage system standard research group, open storage system interconnect |
| 次に示すのは、ドラフト OSSI ドキュメントのバー ジョン 5 からのものである:"2.3.3 制御及びデー タ・フローの分離 | Fact that it shows next is something from version 5 of the draft OSSI document ,:" 2.3.3 controls and separation of data *flow |
| "OSSI モデルは、クライアント、データ・ソース、 及びデータ・シンクの間で発生しているデータ・ フローから制御フローを区別する。 | "OSSImodel distinguishes control flow from client , data *source , and data *flow whichoccurs between data *sink . |
| 制御フローは、クライアントとデータ・ソースまた はデータ・シンクとの間で要求、応答、及び非同 期通知をキャリーする。 | client and it requires control flow , data *source or data *sink between, responds, and it notifies asynchronous carry . |
| データ・ソースとデータ・シンクとの間の制御フロ ーは、データのフローを管理するためにソース- シンク・プロトコル情報をキャリーする。 | control flow between data *source and data *sink carry does source -sink *protocol data inorder to manage flow of data . |
| データ・フローは、ソースからシンクまでのみパ スする。 | To only sink pass it does data *flow, from source. |
| 制御及びデータ・フローを論理的に分離すること によって、OSSI モデルは、個別のインプリメンテ ーションを通る各フローを最適化することの可能 性を供給する。 " | By fact that control and data *flow are separated into logical ,OSSImodel supplies possibility of thing which optimization does each flow which passes by individual [inpurimenteeshon]. |
| | " |

Page 7 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

"2.3.4 サード・パーティ転送

"OSSI モデルは、サード・パーティの制御下で、 データを独立のソース及びシンク間で直接フロ ーさせ、エージェントまたはクライアントを起動し かつ制御する。

各エンティティは、データ・フロー制御、エラー報 告、または転送を開始しかつ終了することのよう なオペレーションを個別に実行する。

OSSI についての更なる情報は、次のワールド・ ワイド・ウェブ・ページを介して取得することがで きる:

http://www.arl.mil/IEEE/ssswg.html

全ての目的のためにここに参照文献として採り 入れた、1995年6月7日に出願された米国特許 出願第 08/486,217 号(添付資料 A として添付 される)は、プロセッサ及び入力/出力通信間の 接続性または結合性を供給する高信頼システ ム・エリア・ネットワークにおける多重処理システ ムに対する必要性に応ずる。

この特許出願(以下、添付特許出願と呼ぶ)は、 フェール・ファースト、フェール・ファンクショナ ル、フォールト・トレラント・マイクロプロセッサ・シ ステムを供給する。

添付特許出願に開示されたアーキテクチャは、 あらゆる中央処理装置(CPU)を入力/出力(I/O) コントローラ(サーバ・ネット・アダプタとも呼ばれ る)と通信させるサーバ・ネットワーク雲(server n et cloud)を含む。

従って、I/O コントローラは、CPU によってアドレ ス指定されることができ、かつ CPU は、I/O コン トローラによってアドレス指定されることができ る。

このサーバ・ネット雲は、添付特許出願ではサ ーバ・ネットと呼ばれている。

本願と共に添付特許出願は、タンデム・コンピュ ータ・インコーポレーティッドに譲渡されている。

[0004]

広く言えば、添付特許出願に開示された発明 は、多重サブ処理システムを備えた処理システ ムを含む。

各サブ処理システムは、主処理構成要素とし て、CPUを有する。

この CPU は、同時に命令ストリームからの各命 令を実行するためにロック・ステップ同期(lock-st " 2.3.4 third *per T. transfers

"OSSImodel, under controlling third *per T., flow doing data directly between independent source and sink, only starting controls the agent or client .

Each entity, data *flow control, error report or transfer only start executes operation like thing which ends individually.

Through following world *wide *web page , you can acquire further data concerning OSSI,:

http://www.arl.mil /IEEE /ssswg.html

As for U.S. Patent Application No. 08/486, 217 number (It is attached as attachment material A) which it adopted here because of all objective is applied in 1995 June 7 days as cited reference, it responds to necessity for multiple processing system in high reliability system *area *network which supplies connectivity or bonding ability between processor and input/output communication .

this patent application (Below, it calls attachment patent application) [feeru] * fast , [feeru] * functional , [fooruto] * supplies pick-up run jp7 *microprocessor *system .

architecture which is disclosed in attachment patent application includes the server *network cloud (servernetcloud) which input/output (I/O) controller (Also server *network *adapter is called) with communication does all central processing unit (CPU).

Therefore, as for I/O controller, address it is possible with CPU to be appointed, at same time address with I/O controller to beappointed it is possible CPU.

this server *network cloud with attachment patent application is called server *network

With this application attachment patent application transfer is made tandem *computer *incorporated .

[0004]

Speaking widely, invention which is disclosed in attachment patent application includes processing system which has multiple sub processing system .

Each sub processing system has CPU as main treatment component.

this CPU includes processor of pair which in order to executeeach command from command stream simultaneously

Page 8 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ep synchronized)方式で動作する一対のプロセ ッサを含む。

サブ処理システムのそれぞれは、より大きな処理システムの種々のコンポーネント間に冗長通信経路を供給する 1/0 システム・エリア・ネットワークを更に含む。

これらの種々のコンポーネントは、CPU 及びア サートされた周辺デバイス(例えば、マス記憶装 置、プリンタ、等)を含む。

これらの冗長通信経路は、また、より大きな総括処理システムを形成するサブ-プロセッサ間に 存在することができる。

処理システムのコンポーネント間(例えば、第 1 の CPUと第2の CPUの間、または CPUと周辺 デバイスとの間)の通信は、パケットに含まれる メッセージを形成しかつ送信することによってイ ンプリメントされる。

好ましい実施例では、各パケットは、64 バイトの データを含む。

これらのパケットは、システム・エリア・ネットワー ク構造(サーバ・ネットと呼ぶ)により送信または ソース・コンポーネント(例えば、CPU)から宛先 構成要素(例えば、周辺デバイス)へ送られる。

[0005]

このシステム・エリア・ネットワーク構造は、複数 の相互接続リンクによって相互接続される多数 のルータ構成要素を含む。

パケットのソースからパケットの宛先へパケット を送る、添付特許出願に開示されたルータは、 それら自身パケットを発生しない。

ルータは、一つのリンク上の入力パケットを取り 入れてかつそれをその宛先に対して適切なリン ク上に送り出すことによってパケット・スイッチと して動作する。

ルータ構成要素は、処理システムの送信コンポ ーネントから宛先コンポーネントまでの適切なま たは利用可能な通信経路を選択する責任があ る。

通信経路は、メッセージ・パケットに含まれる情 報に基づく。

それゆえに、ルータ構成要素のルーティング能 カ(ケイパビリティ)は、周辺デバイスへの通信経 路を有する CPUs の I/O システムを供給する。

[0006]

添付特許出願に開示されたアーキテクチャは、

1997-7-15

operates with lock *step synchronization (lock-steps ynchronized) system .

Each one of sub processing system furthermore includes input/output system *area *network which supplies redundant communication path between various component of a larger processing system.

These various component CPU and include peripheral device (for example mass storage device, printer, etc) which assert isdone.

As for these redundant communication path, in addition, it can exist between sub -processor whichforms a larger general processing system.

communication of (Between between, or CPU and peripheral device for example first CPU and second CPU) between component of processing system only formation the implementation is done message which is included in packet by factthat it transmits.

With desirable Working Example, as for each packet, data of 64 byte isincluded.

These packet are sent to addresee component (for example peripheral device) from transmission or source *component (for example CPU) by system *area *network structure (It calls server *network).

[0005]

this system *area *network structure includes multiple router component which interconnect is done with interconnect link of plural.

router which from source of packet sends packet to the addresee of packet, is disclosed in attachment patent application does not generate those itself packet.

router, adopting input packet on link of one, andoperates by fact that it sends out that on appropriate link vis-a-vis the addresee as packet *Switch.

router component is a responsibility which selects appropriate or practical communication path to addresee component from transmission component of processing system.

communication path is based on data which is included in message *packet .

Consequently, routing capacity ([keipabiriti]) of router component supplies input/output system of the CPUs which possesses communication path to peripheral device .

[0006]

As for architecture which is disclosed in attachment patent

Page 9 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

各ディスクを管理するためにディスク処理ペアを 用い、ディスク処理ペアの半分は、I 次ディスク 処理でありかつ他の半分は、バックアップ・ディ スク処理である。

更に、SCSI チェイン上のディスクを制御している ディスク処理は、二つの CPUs に制限されず、か つディスク処理は、複数の CPUs 中で走るように 構成することができる。

添付特許出願のサーバ・ネット雲が用いられる ときには、CPUs 及びサーバ・ネット・アダプタの 両方は、CPUメモリに対する読取り及び書込み サーバ・ネット雲トランザクションを発生すること ができる。

図 1 は、記憶装置のアーキテクチャのー例を示 す。

この構成は、添付特許出願に開示されたサーバ・ネット雲 10を含む。

ディスク/記憶コントローラ 30 及び 32 と共に CP Us20、22、24 及び 26 は、サーバ・ネット雲 10 に 接続される。

サーバ・ネット・アダプタ 30 及び 32 は、SCSI チッ プ 40、42、44 及び 46と共に 1/0 パケッタイザ(pa cketizers) 34 及び 36 を含む。

I/O パケッタイザは、ネットワーク・プロトコルから のデータ・パケットをバス・プロトコルに変換す る。

この構成は、また、(合計 12 の記憶ディスク 100 ~105 及び 110~115 に対して)二つの SCSI チェイ ン 120 及び 122 をハング・オフしている(hanging off) 6 つの SCSI ディスク・ペア 100~105 及び 11 0~115 を示す。

ディスクは、1 次ディスク 100(\$A)、101(\$B)、104 (\$E)、105(\$F)、111(\$D)及び 114(\$C)及びミラ ー・ディスク 102(\$C)、103(\$D)、110(\$F)、112 (\$B)、113(\$E)及び 115(\$A)として構成される。

4 つの CPUs(CPU0 20、CPU1 22:CPU2 24 及 び CPU3 26)は、6 つのディスク・ペア 100~105 及び 110~115 を制御するディスク処理を収容す る。

1 次ディスク処理(\$A-P、\$B-P、\$C-P、\$D-P、\$E-P 及び\$F-P)及びバックアップ・ディスク処理(\$A-A、\$B-B、\$C-B、\$D-B、\$E-B 及び\$F-B)は、4 つ の CPUs20、22、24 及び 26 の中に散乱される。

例えば、記憶ディスク 100(\$A)に対する 1 次ディ スク処理 130(\$A-P)は、CPU0 20 に配置されう るし、かつ記憶ディスク 102(\$C ミラー)に対する バックアップ・ディスク処理 133(\$C-P)は、CPU1 application, in orderto manage each disk as for half of disk treatment pair, and as for other half, it is a backup *disk treatment in primary disk treatmentmaking use of disc treatment pair.

Furthermore, disk treatment which controls disk on SCSI chain is not restricted by CPUs of two, at same time disk treatment, in order to run in CPUs of plural, configuration ispossible.

When using server *network cloud of attachment patent application, both of the CPUs and server *network *adapter can generate reading and entry server *network cloud transaction for CPU memory.

Figure 1 shows one example of architecture of storage device

this configuration includes server *network cloud 10 which is disclosed in theattachment patent application.

With disk /storage controller 30 and 32 CPUs20, 22, 24 and 26 are connected to server *network cloud10.

server *network *adapter 30 and 32 with SCSI tip 40, 42, 44 and 46 I/O [pakettaiza] (packetizers) include 34 and 36.

I/O [pakettaiza] converts data *packet from network *protocol to bus *protocol.

As for this configuration, in addition, SCSI chain 120 of (storage disc 100~105 of total 12 and in 110 - 115 confronting) two and 122 isdone [hangu] * off, (hangingoff) 6 SCSI disk *pair 100~105 and 110 - 115 is shown.

disk configuration is done primary disk 100 (\$A), 101 (\$B), 104 (\$E), 105 (\$F), 111(\$D) and 114 (\$C) and mirror *disk 102 (\$C), 103 (\$D), 110 (\$F), 112 (\$B), 113 (\$E) and 115(\$A) as.

CPUs (CPU 020, CPU 122:CPU 224 and CPU 326) of 4 accommodates 6 disk *pair 100~105 and disk treatment which controls 110 - 115.

primary disk treatment (\$A-P, \$B-P, \$C-P, \$D-P, \$E-P and \$F-P) and backup *disk treatment (\$A-A, \$B-B, \$C-B, \$D-B, \$E-B and \$F-B) scattering makes the CPUs20, 22, 24 of 4 and in 26.

primary disk treatment 130 (\$A-P) for for example storage disc 100 (\$A) is arranged in CPU 020 and lacquer, backup *disk Process 133 (\$C-P) at same time for storage disc 102 (\$Cmirror) can bearranged in CPU 122.

Page 10 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

22 に配置されうる。

ディスク処理 130~141 は、二つの CPUs 以上に (図 1 に示すように)配置することができる。

別の構成では、8 つの記憶ディスク・ペアは、(合計 16 の記憶ディスクに対して)二つの SCSI チェ インをハング・オフすることができ、かつエキスト ラ(余分な)SCSI チップは、外部記憶デバイスに 対する各サーバ・ネット・アダプタに配置すること ができる。

[0007]

添付特許出願に示したように、ディスク100に書 込むための CPU1 22 に配置される要求処理14 5 に対して、要求処理145 は、書込みデータ・メッ セージを CPU0 20 に配置されたディスク処理1 30 にまず送る(ディスク処理130 は、ディスク10 0 を制御する)。

次いで、ディスク処理 130 は、データにわたりチ ェックサムを計算する。

チェックサムは、データのブロックに対するデー タ保全性が転送されることを確実にする。

次いで データのブロックは、サーバ・ネット雲 10 を通して CPU0 20 からディスク 100 に転送され る。

この転送が終了したときに、ディスク処理 130 は、要求処理 145 に応答する。

[0008]

【発明が解決しようとする課題】

図2は、ディスク転送の一例を示す。

図2は、図1に含まれる同じ構成要素のほとん どを有する。

これらの構成要素に加えて、CPU0 20 に配置されるバッファ 150 及び CPU1 22 に配置されるバッファ 160 が示されている。

この例では、要求処理及びディスク処理は、異なる CPUs に配置される。

これらの処理は、また、同じ CPU に配置される こともできる。

段階 1 では、要求処理は、バッファ 160 から\$A ディスク 100 にデータを書込むことを欲する。

従って、CPU0 20 に配置された、ディスク処理 1 30 が\$A ディスク 100 に対するディスク処理なの で、バッファ 160 に配置されたデータは、CPU0 20 に配置されたバッファ 150 に送られる。 (\$Cmirror) can bearranged in CPU 122.

disk treatment 130 - 141 (It shows in Figure 1 way) can be arranged in CPU s or greater of the two .

With another configuration, as for 8 horn storage disc *pair, SCSI chain of (In storage disc of total 16 confronting) two [hangu]* off it is possible, at same time it can arrange extra (excess) SCSI tip, to do, in each server *network *adapter for outside storage device.

[0007]

As shown in attachment patent application, as for request treatment 145, theentry data *message is sent to disk treatment 130 which is arranged in CPU 020 first, entry * vis-a-vis request treatment 145 which isarranged in CPU 122 of for sake of in disk 100, (disk treatment 130 controls disk 100).

Next, as for disk treatment 130, checksum is calculated over the data .

checksum makes that data integrity for block of data istransferred secure.

Next block of data from CPU 020 is transferred to disk 100 through server *network cloud 10.

When this transfer ends, as for disk treatment 130, you respond torequest treatment 145.

[0008]

[Problems to be Solved by the Invention]

Figure 2 shows one example of disk transfer.

Figure 2 has majority of same component which are included in the Figure 1.

In addition to these component , buffer 150 which is arranged in CPU 020 and buffer 160 which is arranged in CPU 122 are shown.

With this example, as for request treatment and disk treatment, it arranged in different CPUs.

As for these treatments, in addition, it is possible also to bearranged in same CPU.

With step 1, as for request treatment, from buffer 160 data entry * thing is desired in \$Adisk 100.

Therefore, it was arranged in CPU 020, because it is a disk treatment disk treatment 130 for \$Adisk 100, data which isarranged in buffer 160 is sent to buffer 150 which is arranged in the CPU 020.

Page 11 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

段階 2 では、ディスク処理 130 は、パッファ 150 に配置されたデータをディスク 100 に書込む。

段階 3 では、ディスク 100 へのデータの転送が 終了したので、ディスク処理 130 は、要求処理 1 45 に応答する。

[0009]

この構成では、データは、要求処理を有する CP Uから関連ディスク処理を有する中間 CPU にコ ピーされ、そしてその中間 CPU からディスクにコ ピーされる。

CPUsと記憶ディスクとの間のデータの転送の間 中、類似するデータ・コピーを除去することが望 ましい。

本発明の目的は、上記従来技術の問題に鑑 み、CPUs と記憶ディスクとの間のデータの転送 中に類似するデータ・コピーを除去することがで きるシステムを提供する。

[0010]

【課題を解決するための手段】

本発明の上記目的は、データを転送するデータ 処理システムであって、要求 CPU を含んでいる 複数の中央処理装置(CPUs);CPUs の一つが記 億装置へのアクセスを制御する少なくとも一つ の記憶装置;複数の CPUs と記憶装置とを相互 接続するネットワーク;要求 CPUによる記憶装置 の直接アクセスを供給し、要求 CPU のバッファ に対する仮想メモリ・アドレスを生成しかつ記憶 装置アクセス要求と共に仮想メモリ・アドレスを、 記憶装置へのアクセスを制御している CPUs の つに供給する要求 CPU における手段、ワーク 要求に応答しておりかつネットワークを通して C PUs の一つと直接インターフェイスしている記憶 装置に仮想メモリ・アドレスを含んでいるワーク 要求を送る CPUs の一つにおける手段、を含ん でいるアクセス手段;を備え、データは、要求 CP U と記憶装置との間で直接転送されるデータ処 理システムによって達成される。

[0011]

本発明のデータ処理システムでは、直接アクセ スは、要求 CPUに記憶装置から仮想メモリ・アド レスにおけるパッファ・メモリの中にデータを読 取らせるようにしてもよい。

本発明のデータ処理システムでは、データは、 それぞれが、宛先ノード識別、ソース・ノード識 別、仮想メモリ・アドレス、及び複数のデータ・ワ ードを含んでいるデータ・パケットで送信される ようにしてもよい。 With step 2, as for disk treatment 130, data which isarranged in buffer 150 in disk 100 entry *.

Because with step 3, transfer of data to disk 100 ended, asfor disk treatment 130, you respond to request treatment 145.

[0009]

With this configuration, as for data, copy it makes intermediate CPU whichpossesses related disk treatment from CPU which possesses request treatment and from intermediate CPU copy makes disk.

throughout, of transfer of data between CPUs and storage disc it is desirable to remove data *copy which resembles.

You consider objective of this invention, to problem of theabove-mentioned Prior Art, you offer system which can remove CPUs and data *copy which resembles while transferring data between the storage disc.

[0010]

[Means to Solve the Problems]

As for above-mentioned objective of this invention, with data processing system whichtransfers data, central processing unit of plural which includes therequired CPU (CPUs); storage device to supply access directly with CPUs of storage device ;plural of at least one where one of CPUs controls access to storage device and network ; required CPU which interconnect does storage device , thehypothetical memory *address for buffer of required CPU only formation with storage device access request hypothetical memory *address , We to have responded to means, work request in required CPU which is supplied to one of CPUs which controls access to the storage device to have access means ; which includes means. in one of the CPUs which sends work request which includes hypothetical memory *address in storage device which interface has been made one of the CPUs directly and through network, as for data, It is achieved with required CPU and data processing system which is directlytransferred between storage device .

[0011]

With data processing system of this invention, directly as for access, data ismade to grasp in buffer *memory in required CPU from storage device in thehypothetical memory *address it is possible to require.

With data processing system of this invention, as for data, each one, istransmitted with data *packet which includes addresse node identification, source *node identification and hypothetical memory *address, and data *word of plural may require.

Page 12 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

بعيد سنبذ ش

本発明のデータ処理システムでは、記憶装置 は、転送のためのデータを含んでいるデータ・パ ケットのそれぞれが要求 CPU に送信された後で CPUs の一つにアドバイスをする手段を含むよう にしてもよい。

本発明のデータ処理システムでは、直接アクセスは、要求 CPUに、データの転送のために仮想 メモリ・アドレスにおけるバッファをアクセスしている記憶装置の中に書込ませるようにしてもよい。

[0012]

本発明のデータ処理システムでは、アクセス手 段は、要求 CPU のバッファに対する仮想メモリ・ アドレスを生成しかつ記憶装置アクセス要求と 共に仮想メモリ・アドレスを CPUs の一つに供給 する少なくとも一つのソフトウェア・ルーチンを含 むようにしてもよい。

[0013]

【作用】

本発明は、データを転送するためのデータ処理 システムを供給する。

このシステムは、ネットワークによって相互接続 された中央処理装置(CPUs)及び記憶装置を含 む。

CPUs は、要求処理及び記憶処理(ディスク処理とも呼ばれる)を含む。

記憶処理は、記憶装置へのアクセスを制御す る。

ソフトウェア・ルーチンは、要求 CPU(要求処理を 含んでいる CPU)による記憶装置への直接アク セスを供給するために用いられる。

要求 CPU のバッファに対するサーバ・ネット仮 想メモリ・アドレスは、要求 CPU に生成される。

記憶装置アクセス要求と共にサーバ・ネット仮想 メモリ・アドレスは、記憶処理を含んでいる CPU に送られる。

サーバ・ネット仮想メモリ・アドレスを含んでいる ワーク要求は、記憶処理から記憶装置に送られ る。

次いでデータは、要求 CPU と記憶装置との間に 直接転送される。

記憶装置は、次いで、ワーク要求に応答する。

[0014]

本発明の更なる態様及び特徴は、添付した図

1997-7-15

With data processing system of this invention, as for storage device, after each one of the data *packet which includes data for transferring was transmitted to therequired CPU means which does advise in one of the CPUs is included, it is possible to require.

With data processing system of this invention, directly as for access, in therequired CPU, entry it can increase in storage device which access does buffer in hypothetical memory *address for transferring data itis possible to require.

[0012]

With data processing system of this invention, as for access means, hypothetical memory *address for buffer of required CPU only formation with storage device access request software *routine of at least one which supplies hypothetical memory *address to the one of CPUs is included, it is possible to require.

[0013]

[Working Principle]

this invention supplies data processing system in order to transfer data.

this system includes central processing unit which interconnect is done (CPUs) and storage device with network .

CPUs includes request treatment and recording routine (Also disk treatment is called).

recording routine controls access to storage device .

software *routine is used in order to supply directly access to storage device with required CPU (CPU which includes request treatment).

server *network hypothetical memory *address for buffer of required CPU isformed to required CPU.

With storage device access request server *network hypothetical memory *address is sent to CPU which includes recording routine.

work request which includes server *network hypothetical memory *address is sentto storage device from recording routine.

Next data is transferred to required CPU and between the storage device directly.

As for storage device, next, you respond to work request. [0014]

In person skilled in the art it becomes clear by fact that further

Page 13 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

面に関して取入れられるべき、本発明の以下の 詳細の説明を読むことにより当業者に明らかに なるであろう。

[0015]

【実施例】

本発明は、プロセッサ及び I/O 通信に対する接 続性を供給するネットワークを介して高信頼シ ステムにおける直接バルク・データ転送を供給 する。

この直接データ転送は、要求処理を走らせている CPU とディスク処理を走らせている CPU との間のデータの複写を除去すると同時にディスク処理ペア構成を維持する。

それゆえに、データは、要求処理のバッファと記 憶装置との間で直接複写される。

結果として、(1)データがディスク処理のバッファ に転送されないのでネットワーク帯域幅は、セ ーブされ、(2)ディスク処理がそのバッファの中に データを受け取らなくともよいのでコンテキスト・ スイッチ時間がセーブされ、(3)バッファ複写が 回避されるので、入力/出力(I/O)ラテンシーは、 低減され、かつ(4)メッセージ・システムが要求処 理とディスク処理との間でデータを送らないので ワークは、メッセージ・システムから"負担が軽 減される"。

このメッセージ・システムは、プロセッサ間通信 に用いられる。

[0016]

図 3 は、コントローラが"プッシング"(pushing) しているときに発生するデータの転送を示している。

例えば、データがディスク105からCPUメモリへ 転送されるときに、サーバ・ネット・アダプタ30 は、CPUメモリにデータ170を"プッシング"す る。

これは、また、"読取り"オペレーションとも呼ばれる。

この構成では、要求処理及びデータ処理の両 方は、CPU3 26に配置されている。

この CPU3 26 は、サーバ・ネット・アダプタ 30 に、データ転送に関連付けられたパラメータ(例 えば、遠隔ノード識別)と共に、データ 170を受取 る、バッファ 162 に対するサーバ・ネット仮想アド レス 172 を送る。

サーバ・ネット仮想アドレス 172 は、バッファ 162 の物理アドレスを取得するために用いる情報を 1997-7-15

embodiment andfeature of this invention should adopt in regard to drawing which isattached, explanation of of details below this invention read.

[0015]

[Working Example (s)]

As for this invention, through network which supplies connectivity for the processor and I/O communication bulk *data transfer in high reliability system is supplied directly.

this directly data transfer when copy of data between the CPU which is making CPU and disk treatment run which aremaking request treatment run is removed maintains disk treatment pair configuration simultaneously.

Consequently, data copy is done directly buffer of request treatment and between storage device.

As result, because (1) data is not transferred to buffer of disk treatment, because network bandwidth to be done save, (2) disk treatment in buffer data also not receiving, it is good, because context *Switch time save to be done, (3) buffer copy is evaded, the input/output (I/O) [ratenshii] is decreased, At same time because (4) message *system does not send data during request treatment and disk treatment, as for work, from the message *system " burden is lightened ".

this message *system is used for interprocessor communication .

[0016]

Figure 3, when controller " [pusshingu] " being (pushing), has shown transfer of data which occurs.

When for example data is transferred from disk 105 to CPU memory, server *network *adapter 30 "[pusshingu] " does data 170 in CPU memory.

As for this, in addition, " also reading "operation is called.

With this configuration, as for both of request treatment and data processing, it is arranged in CPU 326.

As for this CPU 326, in server *network *adapter 30, with parameter (for example remote node identification) which relation isattached to data transfer, data 170 is received, server *network virtual address 172 for buffer 162 is sent.

server *network virtual address 172 includes data which is used in order to acquire the physical address of buffer 162.

Page 14 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

含む。

このサーバ・ネット仮想アドレス 172 は、後ほど物理アドレスの中に変換して戻される。

好ましい実施例では、サーバ・ネット仮想アドレス 172は、頁番号と、関連物理アドレスを決定するために一緒に用いられることが必要であるオフセットとの両方を含む。

従って、二つ以上のサーバ・ネット仮想アドレス 172 を一つのバッファに対して設けることができ る。

サーバ・ネット仮想アドレスは、全ての目的に対して参考文献として採り入れられた添付特許出 願により詳細に開示されている。

パッファ 162 は、要求処理に属する。

転送に関連付けられたパラメータは、"ワーク要 求"(work request)を介して CPU3 26 からサー バ・ネット・アダプタ 30 に送られる。

この情報で、サーバ・ネット・アダプタ 30 は、1/0 デバイス(例えば、\$F ディスク 105)から要求処理 のメモリに直接データ 170 を転送することができ る。

同様な構成で、CPU は、1/O デバイス(ディスク) に"書込む"ことができる。

これは、サーバ・ネット・アダプタが CPU メモリか らデータを"プリング"(pulling) している呼ばれ る。

この構成では、CPU3 26 は、1/O 空間に関連付けられたパラメータと共に、データを含んでいる CPU バッファ 162 に対するサーバ・ネット仮想ア ドレス 172 をサーバ・ネット・アダプタ 30 に送る。

再び、これらのパラメータは、"ワーク要求"に含 まれる。

この情報で、サーバ・ネット・アダプタ30は、CPU メモリからディスク・デバイス105にデータを転送 することができる。

従って、データは、非ディスク処理を有する CPU と、関連ディスク処理を走らせている CPU を通し てデータを転送しないディスクとの間で転送され る。

[0017]

サーバ・ネット雲を通して送られたパケット(サー バ・ネット・パケットと呼ばれる)は、サーバ・ネッ ト・パケットに対するソース・ノード 174 及び宛先 ノード 176 を識別するヘッダを含む。 -----

used in order to acquire the physical address of buffer 162.

this server *network virtual address 172 is reset, about after converting in physical address.

With desirable Working Example, as for server *network virtual address 172, page number and offset whose it is necessary to be used together in order to decide therelated physical address both is included.

Therefore, it is possible to provide server *network virtual address 172 of two or more vis-a-vis buffer of one .

As for server *network virtual address, vis-a-vis all objective it is disclosed in detail by theattachment patent application which is adopted Cited Reference (s) as.

buffer 162 belongs to request treatment.

parameter which relation is attached to transfer, through "work required " (workrequest), is sent to server *network *adapter 30 from central processing unit 326.

With this data, server *network *adapter 30 directly from I/O device (for example \$Fdisk 105) can transfer the data 170 to memory of request treatment.

With similar configuration, " entry * " thing can designate CPU, as I/O device (disk).

As for this, server *network *adapter from CPU memory data " [puringu] " it is (pulling), it iscalled.

With this configuration, as for CPU 326, with parameter which relation isattached to I/O space, server *network virtual address 172 for CPU buffer 162 which includes the data is sent to server *network *adapter 30.

Again, these parameter are included "work request ".

With this data, server *network *adapter 30 from CPU memory can transfer data to the disk *device 105.

Therefore, as for data, it is transferred between disk whichdoes not transfer data through CPU which is making the CPU and related disk treatment run which possess non- disk treatment.

[0017]

packet (server *network *packet it is called) which is sent through server *network cloud includes header which identifies source *node 174 and addresee node 176 for server *network *packet.

Page 15 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

この識別は、ノード識別(ID)の形である。

好ましい実施例では、CPUs 及び他の周辺デバ イスだけがノード ldを有する。

各サーバ・ネット・パケット・ヘッダは、また、パケ ットの型を示すトランザクション型フィールドを含 む。

パケット型が読取られるかまたは書込まれると きに、パケットは、宛先ノードから肯定応答(ackn owledgement)を導き出す。

読取りパケットに対して、この肯定応答は、読取 りを実行しているノードにリターンされるべきデ ータを含む。

書込みパケットに対して、この肯定応答は、書 込みオペレーションに対する成功または失敗状 態をリターンする。

[0018]

サーバ・ネット読取り/書込みパケットで指定され たサーバ・ネット・アドレスは、宛先ノードにおけ る物理アドレスではなく、その代わり、許可チェッ クされそして、許可チェックがパスしたならば、物 理アドレスに変換される、アドレスである。

このサーバ・ネット・アドレスは、上記で参照したサーバ・ネット仮想アドレスである。

許可検査は、例えば、ソース・ノード識別妥当性 検査、変換型検査(即ち、読取り/書込み許可)及 びバウンド(bounds)検査の形である。

アドレス妥当性検査及び変換(AVT)表は、サー パ・ネット仮想アドレスに適用された変換及び許 可検査に用いられる。

ソース・ノード ID を確認(検査)するために、アク セスした AVT エントリのソース ID フィールドは、 用いられる AVT エントリに対応するソースを指 定する。

このソース ID フィールドは、不整合(mismatch) がアクセスを否定する AVT エラー割込みを結 果として生ずるように、要求しているメッセージ・ パケットに含まれるソース ID と比較される。

トランザクション型検査は、読取りまたは書込みのためのアクセスが許可されることができるか どうかを決定するための検査を含む。

バウンド検査に対して、AVT エントリの下部バ ウンド・フィールド及び上部バウンド・フィールド は、アクセスが許可されるかどうかを決定するた めにオフセット値と比較される。 1997-7-15

this identification is shape of node identification (ID).

• •

With desirable Working Example, just CPUs and other peripheral device have the node Id.

As for each server *network *packet *header , in addition, transaction type field which shows thetype of packet is included.

packet type is grasped or or entry rare * time, packet deduces affirmative response (acknowledgement) from addresee node .

Vis-a-vis reading packet, this affirmative response includes data which return it should you make node which executes reading.

Vis-a-vis entry packet, this affirmative response return does successor failure state for entry operation.

[0018]

.

server *network reading / as for server *network *address which is appointed with entry packet, it was not a physical address in addresee node, substituting and grant check it was done and and, grant check did pass, if is, it is converted to physical address, it is a address.

this server *network *address is server *network virtual address which description above refers to.

grant inspection, for example source *node identification adequacy inspection and conversiontype checking (Namely, reading / entry grant) and is shape of bound (bounds) inspection.

address adequacy inspection and conversion (AVT) chart is used for conversion and grant inspection which are applied to server *network virtual address .

source which corresponds to AVTentry which as for source IDfield of the AVTentry which access is made in order you verify (Inspection) source *node ID, isused is appointed.

this source IDfield is compared as occurred with AVTerror interruption where mismatch (mismatch) negative does access as result, source ID which isincluded in message *packet which is been required.

transaction type checking, includes inspection in order to decidewhether or not access for reading or entry can be done grant.

Vis-a-vis bound inspection, bottom bound *field and upper part bound *field of AVTentry, the offset value are compared in order to decide whether or not access is done grant.

Page 16 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

この型の許可検査は、添付特許出願(例えば、 その頁 55~61、図 13A~13C)に詳細に記載され ている。

[0019]

データの転送を達成するために用いられるハー ドウェア直接メモリ・アクセス(DMA)エンジンは、 また、ブロック転送エンジンとも呼ばれる。

好ましい実施例では、ブロック転送エンジンは、 非同期でメモリ・バッファ上でチェックサムを計算 することができ、かつ少なくとも一つの DMA エ ンジンが各 CPU に配置される。

上記したように、チェックサムは、転送されるデ ータのブロックに対してデータの一貫性を確実 にする。

上記したように、CPU20、22、24 または 26 は、 サーバ・ネット雲にわたりデータのパケットを転 送するためにブロック転送エンジンにパッファを 委ねることができる。

更に、CPU20、22、24 または 26 は、チェックサム を計算しかつ別のバッファにチェックサムを配置 するためにブロック転送エンジンにバッファを委 ねることができる。

そして、好ましい実施例では、SCSI チップ 40 に 配置された DMA エンジンは、(ディスク"読取り" または"書込み"に対して)各データ転送に対し て"プッシング"(pushing) または"プリング"(pulli ng) を実行する。

[0020]

上記したように、本発明の直接データ転送が行われるときに、データは、要求発生 CPU とディスク処理を含んでいる CPU との間で転送されない。

代わりに、サーバ・ネット仮想アドレスが生成されかつ用いられる。

このサーバ・ネット仮想アドレスは、直接データ 転送を実行するためにサーバ・ネット・アダプタ によって用いられる。

再び、この処理において二つの型のデータ転送 が存在する。

第 1 は、サーバ・ネット仮想アドレスを生成する こと及び用いることを含むディスク書込みオペレ ーションである。

サーバ・ネット・アダプタは、ディスク書込みに対して必要なオペレーションを行うためにこのサーバ・ネット仮想アドレスを用いる。

grant inspection of this type is stated in detail in attachment patent application (page 55~61, Figure 13 A~<SP>13</SP>C of for example).

[0019]

hardware which is used in order to achieve transfer of data directly memory *access (DMA) engine in addition, also block transfer engine is called.

With desirable Working Example, as for block transfer engine, it is possible with the asynchronous to calculate checksum on memory *buffer, at same time DMA engine of at least one is arranged in each CPU.

As inscribed, checksum makes consistency of data secure vis-a-vis block of data which is transferred.

As inscribed, CPU 20, 22, 24 or to entrust buffer to block transfer engine in order to transfer packet of data over server *network cloud it is possible26.

Furthermore, CPU 20, 22, 24 or as for 26, only calculation to entrust the buffer to block transfer engine in order classified by to arrange checksum in the buffer it is possible checksum.

And, with desirable Working Example, as for DMA engine which is arranged in SCSI tip 40, " [pusshingu] " (pushing) or " [puringu] " (pulling) is executed (disk * reading " or " entry " confronting) vis-a-vis each data transfer.

[0020]

As inscribed, when this invention data transfer is done directly, data isnot transferred between CPU which includes requiredoccurrence CPU and disk treatment.

server *network virtual address is formed by substituting and, and is used.

this server *network virtual address in order directly to execute data transfer is used with the server *network *adapter .

Again, data transfer of type of two exists at time of this treating.

first is disc entry operation which includes fact that the server *network virtual address is formed and fact that it uses.

server *network *adapter uses this server *network virtual address in order to do necessary operation vis-a-vis disk entry.

Page 17 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

それゆえに、(要求処理バッファに対する)サー バ・ネット仮想アドレスに対する AVT エントリ は、要求処理バッファをアクセスすることを必要 とするサーバ・ネット・アダプタに対するサーバ・ ネット・ノード ID を指定する。

[0021]

ディスク書込みオペレーションに対して、要求処理を走らせている発生 CPU は、ディスク処理への要求を発行する前にデータのチェックサムをまず計算する。

要求処理がそのバッファに対してサーバ・ネット 仮想アドレスを生成した後、要求処理は、その サーバ・ネット仮想アドレスをディスク処理にパ スする。

ディスク処理は、ソース ID 妥当性検査が失敗し うるので、要求処理バッファをアクセスするため にこのサーバ・ネット仮想アドレスを用いること ができない。

サーバ・ネット仮想アドレスを受け取った後、ディ スク処理は、(1)要求を発生している CPU(要求 処理を含んでいる CPU)に対するサーバ・ネット・ ノード ID への処理、及び(2)要求処理に関連付 けられたパッファに対するサーバ・ネット仮想ア ドレス、を指定しているサーバ・ネット・アダプタ ヘ"ワーク要求"を送る。

サーバ・ネット・アダプタは、それが書込みオペ レーションであるので、サーバ・ネット仮想アドレ スを用いてデータを次いで"プル"(pulls) する。

このデータの転送の終りで、(一般に割込みの 形の)通知が、ディスク処理を含んでいるCPUに 送信して戻される。

次いで、ディスク処理は、データ転送の終了をそれに通知するために要求処理に応答する。

AVT 表及びサーバ・ネット仮想アドレスに関す る更なる情報は、添付特許出願に供給されてい る。

【0022】

第2の型のデータ転送は、ディスク読取りに対し てである。

図4は、ディスク読取りに対する直接データ転送 の一例を示している。

段階11では、バッファ150に対するサーバ・ネット仮想アドレスが生成される。

パッファ 150 は、要求処理 146 に関連付けられ る。 Consequently, AVTentry for (In required treatment buffer it confronts) server *network virtual address appoints server *network *node ID for the server *network *adapter which needs that required treatment buffer is done access.

[0021]

Vis-a-vis disk entry operation, occurrence CPU which is makingrequest treatment run before issuing demand for disk treatment, calculates checksum of data first.

Request treatment after forming server *network virtual address vis-a-vis buffer, requesttreatment pass makes server *network virtual address disk treatment.

Because as for disk treatment, source IDadequacy inspection can fail, this server *network virtual address cannot be used in order access to do required treatment buffer.

After receiving server *network virtual address, as for disk treatment, "work request "you send to server *network *adapter which appoints server *network virtual address, for buffer whichrelation is attached to treatment, and (2) request treatment to the server *network *node ID for CPU (CPU which includes request treatment) which generates (1) request.

Because as for server *network *adapter , that is entry operation , data " [puru] " (pulls)next making use of server *network virtual address .

With end of transfer of this data, (Generally shape of interruption) notification, transmitting to CPU which includes disk treatment, it is reset.

Next, as for disk treatment, you respond to request treatment inorder to notify end of data transfer to that.

AVT chart and further data regarding server *network virtual address are supplied to attachment patent application .

[0022]

data transfer of second type is vis-a-vis disk reading.

Figure 4 has shown one example of data transfer for disk reading directly.

With step 11, server *network virtual address for buffer 150 is formed.

buffer 150 relation is attached to request treatment 146.

Page 18 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

段階 12 では、要求処理 146 は、要求をディスク (Dp2)処理 133 へ送る。

段階 13 では、ディスク処理 133 は、ワーク要求 をサーバ・ネット・アダプタ 30 ヘワーク要求を送 る。

段階 14 では、サーバ・ネット・アダプタ 30 は、\$F ディスク 105 からパッファ 150 へのデータの転送 を実行する。

段階 14は、要求データの全てがバッファ 150 へ 送られるまで行われる。

データ転送が終了したときには、サーバ・ネット・ アダプタ30は、段階15でディスク処理133に割 り込む。

段階 16 では、ディスク処理 133 は、データ転送 が終了したことを要求処理 146 に知らせる。

段階 17 では、要求処理を走らせている発生 CP U は、パッファのチェックサムを計算しそしてデ ータを受け入れる前にそれを確認する。

[0023]

ディスク書込みに対する直接データ転送は、(1) 要求がディスク処理に送られる前にチェックサ ムが要求処理によって計算され、かつ(2)データ の転送の方向が CPU メモリからディスクへであ ることを除き、ディスク読取りに非常に類似して いる。

図 5 は、ディスク書込みに対する直接データ転 送の一例を示している。

段階 21 では、要求処理 146 は、チェックサム計 算を実行する。

段階 22 では、要求プロセッサ 146 は、バッファ 1 50 に対しかつチェックサム・バッファに対してサ ーバ・ネット仮想アドレスを生成する。

段階 23 では、要求処理 146 は、その要求をディ スク処理 133 へ送る。

段階 24 では、ディスク処理 133 は、ワーク要求 をサーバ・ネット・アダプタ 130 へ送る。

段階 25 では、サーバ・ネット・アダプタ 30 は、パ ッファ 150 からのデータ及びチェックサム・バッフ ァからのチェックサムを\$F ディスク 105 へ転送す る。

要求したデータの全てがバッファ 150 からディス ク 105 へ転送された後、サーバ・ネット・アダプタ 30 は、段階 26 でディスク処理 133 に割込む。

段階 27 では、ディスク処理 133 は、データ転送

With step 12, as for request treatment 146, request is sent to the disk (Dp2) Process 133.

With step 13, as for disk Process 133, work request work request is sentto server *network *adapter 30.

With step 14, as for server *network *adapter 30, transfer of data to buffer 150 is executed from \$Fdisk 105.

step 14 is done, until all of required data is sent to buffer 150.

When data transfer ends, it interrupts server *network *adapter 30, disk Process 133 with the step 15.

With step 16, as for disk Process 133, it informs about fact that the data transfer ends request treatment 146.

With step 17, as for occurrence CPU which is making requesttreatment run, it calculates checksum of buffer and and beforeaccepting data, it verifies that.

[0023]

Directly as for data transfer for disk entry, before (1) request is sentto disk treatment, checksum is calculated in request treatment, resembles to unusual in disk reading at same time direction oftransfer of (2) data from CPU memory excluding fact that is to disk.

Figure 5 has shown one example of data transfer for disk entry directly.

With step 21, as for request treatment 146, checksum calculation is executed.

With step 22, as for required processor 146, server *network virtual address is formedvis-a-vis confronting and checksum *buffer in buffer 150.

With step 23, as for request treatment 146, that request is sent to disk Process 133.

With step 24, as for disk Process 133, work request is sent to server *network *adapter 130.

With step 25, as for server *network *adapter 30, data from buffer 150 and the checksum from checksum *buffer are transferred to \$Fdisk 105.

After all of data which it requires was transferred from buffer 150 to disk 105, it interrupts server *network *adapter 30, disk Process 133 with the step 26.

With step 27, as for disk Process 133, it informs about fact

Page 19 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

が終了したことを要求処理 146 に知らせる。 【0024】

直接データ転送に対するソフトウェアは、ディス ク・デバイスからの(または、に)要求処理を走ら せている CPU に(または、から)データを直接送 らせる。

好ましい実施例において直接データ転送を実行 するために、デバイス・ハンドルが用いられる。

このデバイス・ハンドルは、遠隔サーバ・ネット・ ノード ID をデータ転送に対する AVT エントリに 供給する。

このノードIDによって識別されたサーバ・ネット・ アダプタのみがデータ転送に対する AVT 表に おけるエントリをアクセスすることができる。

AVT 表は、それが正しいノード ID を有するサー バ・ネット・アダプタにアクセス可能であるよう に、要求 CPUs バッファをサーバ・ネット仮想アド レス空間にマップする。

起動されたときに、デバイス・ハンドルは、ノード IDを含むデータ転送パラメータを指し示す。

このデバイス・ハンドルを取得するために、"TS ER_DEVINSTALL"とレッテルを貼られたサー バ・ネット・ノード・ルーチンが好ましい実施例で 用いられる。

従って、遠隔サーバ・ネット・ノードに関連付けら れたパラメータは、このルーチンが呼出されると きにコードに指定される。

[0025]

好ましい実施例では、システムは、データ転送 に対する要求が認識されるときに直接データ転 送を起動しかつ TSER_DEVINSTALLを実行す る。

直接データ転送処理が終了したときに、デバイ ス・ハンドルは、例えば、TSER_DEVREMOVE ルーチンを呼出すことによってリターンされる。

第2の実施例では、デバイス・ハンドル変換キャ ッシュに対する汎用(グローバル)デバイス・ハン ドルまたはスタック/モジュール/スロットが各 CP Uに配置される。

この実施例では、TSER_DEVINSTALL 及び TS ER_DEVREMOVE ルーチンは、呼び出されな い。

ユーザは、多くの方法で直接データ転送を用い ることの要望を示すことができる。 that the data transfer ends request treatment 146.

[0024]

Directly, software for data transfer can delay (Or, empty) data directly in CPU which is making (Or) request treatment from disk *device run.

In order directly to execute data transfer in desirable Working Example, it canuse device *handle.

remote server *network *node ID it supplies this device *handle, to AVTentry for data transfer.

entry in AVT chart only server *network *adapter which is identified with this node ID for data transfer access is possible.

AVT chart as been a accessible in server *network *adapter which possesses node ID where that is correct, map designates required CPUsbuffer as the server *network virtual address space.

When being started, device *handle indicates data transfer parameter which includes the node ID.

In order to acquire this device *handle, it is used with Working Example where the server *network *node *routine which was pasted "TSER_DEVINSTALL* and label is desirable.

Therefore, parameter which relation is attached to remote server *network *node, when the this routine is called, is appointed to cord.

[0025]

With desirable Working Example, as for system, when request for the data transfer is recognized, data transfer only starting TSER_DEVINSTALL is executeddirectly.

Directly when data transferring process ends, device *handle return is done by factthat for example TSER DEVREMOVEroutine is called.

With second Working Example, general purpose (global) device *handle or stack /module /slot for device *handle conversion cache is arranged in each CPU.

With this Working Example, as for TSER_DEVINSTALL or TSER_DEVREMOVEroutine, it is not called.

To show demand of thing which directly uses data transfer with themany method it is possible user.

Page 20 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

例えば、SETMODE 141 は、ディスク・ファイル 転送に対する大きなデータ転送モードをイネー ブルできる。

この SETMODE は、ユーザに、ディスク処理キャッシュをバイパスするディスク・ファイルへの大きな、非構成アクセスを彼らが要望することを指定されることができる。

別の例では、BULKREAD 及び BULKWRITE は、バックアップ、復元、ダンプ、等が要求される ときに、内部ツールとして用いることができる。

BULKREAD 及び BULKWRITE は、また、ディ スク処理キャッシュもバイパスする。

それゆえに、BULKREAD または BULKWRITE 或いは SETMODE 141 がファイル転送に対し てイネーブルされたならば、直接データ転送は、 転送タスクを実行するために用いられる。

[0026]

好ましい実施例では、SETMODE 141 が示され たときに、メッセージは、そのキャッシュをフラッ シュするためにディスク処理に送られる。

この SETMODE 要求への応答の一部として、 ディスク処理は、それが直接データ転送を支持 することができるファイル・システムに対して指 示(indication)をリターンする。

ディスク処理は、また、二つのサーバ・ネット IDs をファイル・システムにリターンする。

これらのサーバ・ネット IDs は、関連ディスク及 びそのミラー・ディスクへの二つの主要(1 次)経 路を構成する。

ディスク・デバイスへの書込みを行うときに両方 のサーバ・ネット ID が用いられ、かつ一つのサ ーバ・ネット ID のみが読取りオペレーションに対 して用いられる。

ファイル・システムがディスク処理から応答を受け取るときに、それは、応答を解読しかつサーバ・ネット・コードを二つのサーバ・ネット・IDsに設置するために直接データ転送ルーチンを呼出す。

[0027]

同様に、BULKREAD または BULKWRITE が 指示されたときに、ファイル・システムは、通常 のパルク・データ転送要求をディスク処理に送 る。

可能な場合には、ディスク処理は、それが直接 データ転送を支持することができることを示して 1997-7-15

Large data transfer mode where for example SETMODE141 confronts disk *file transfer enable ispossible.

this SETMODE is large to disk *file which bypass does disk treatment cache to user, non- configuration access they to demand it ispossible to be appointed.

With another example, when backup, restoration and dump, etc are required, you can use BULKREAD and BULKWRITE, as interior tool.

As for BULKREAD and BULKWRITE, in addition, bypass it does also disk treatment cache .

Consequently, BULKREAD or BULKWRITE or SETMODE141 enable it wasdone vis-a-vis file transfer if is, directly data transfer is used inorder to execute transfer task.

[0026]

With desirable Working Example, when SETMODE141 is shown, as for message, it is sent to disk treatment in order flash to do cache.

As portion of response to this SETMODE request, disk treatment return does display (indication) vis-a-vis file *system where that directly can support data transfer.

disk treatment, in addition, server *network IDs of two return itdesignates as file *system .

These server *network IDs configuration do principal (primary) path of two to therelated disk and its mirror *disk .

When doing entry seeing to disk *device, it can use server *network ID of the both, at same time it can use only server *network ID of one vis-a-vis reading operation.

When file *system receives response from disc treatment, that responseonly reading calls data transfer routine in order to install server *network *cord in the server *network IDs of two directly.

[0027]

When in same way, BULKREAD or BULKWRITE display being done, the file *system sends conventional bulk *data transfer request to disk treatment.

In possible case, as for disk treatment, you respond to file *system which has shown fact that that directly can support

Page 21 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

いるファイル・システムに応答する。

この時には、ディスク処理は、また、関連ディス ク及びそのミラーへの二つの主要経路を構成す る二つのサーバ・ネート ID をリターンする。

次いで、ファイル・システムは、後続のバルク・デ ータ転送呼出しに対して直接データ転送を用 い、かつまたサーバ・ネット・コードを二つのサー バ・ネット ID に設置するために直接データ転送 ルーチンを呼出す。

(二つサーバ・ネット ld を設置する)直接データ転送セッション確立の一部として、直接データ転送 ルーチンは、また、FLEXPOOL からの転送情報 ブロック(TIB)に対する空間も獲得する。

TIB は、直接データ転送ルーチンとサーバ・ネット・コードとの間のインターフェイスに用いられる。

TIB は、また、チェックサム計算を行うためにサ ーバ・ネット・コードが DMA エンジンを用いると いうことを要求するために直接データ転送ルー チンによっても用いられる。

好ましい実施例では、チェックサム・オペレーションが同期であるので、単一の TIB が用いられる。

FLEXPOOL は、メモリ管理に対して空間を割り 当てる。

[0028]

図6は、どのように二つのサーバ・ネット ID が、 ディスク及びそのミラー・ディスクへの二つの経 路に対して用いられるかを示している。

好ましい実施例では、二つのサーバ・ネット IDs は、SCSI チップ 40 及び 42 に関連付けられる。

図 6 に示すように、これらの SCSI コントローラ・ チップ 40 及び 42 は、ディスク 100 及びそのミラ ー・ディスク 115 へのアクセスを供給する。

好ましい実施例では、フォールト・フリー(無欠 陥)システムは、次のものを備えている:CPU0 2 0及びCPU1 22;二つのサーバ・ネット雲 10及び 12;ディスク及びそのミラー・ディスク 14 への 1次 (主要)経路及びディスク及びそのミラー・ディス ク 16 へのパックアップ経路;サーバ・ネット・アダ プタ 30及び 32;SCSI チップ 40、42、44 及び 46; ディスク 100及びそのミラー・ディスク 115;チェイ ン 120及び 122。

この構成では、システムの全てのコンポーネントは、バックアップとして少なくとも一つの冗長コンポーネントを有する(例えば、ディスク 100 は、バックマップ・ミニー・ディフク 115 たちナス)

data transfer .

At time of this, as for disk treatment, in addition, therelated disk and server * [neeto] ID of two which configuration doesprincipal path of two to its mirror are done return.

Next, calls file *system at same time and data transfer routine in order toinstall server *network *cord in server *network ID of two directly vis-a-vis thesucceeding bulk *data transfer call making use of data transfer directly.

(two server *network Id is installed) As portion of data transfer session establishment directly, directly data transfer routine inaddition, it acquires also space for transmitted information block (TIB) from FLEXPOOL.

TIB directly is used for interface between data transfer routine and the server *network *cord .

As for TIB, in addition, in order to require that server *network *cord uses DMA engine in order to calculate checksum it is used directly even with data transfer routine.

Because with desirable Working Example, checksum *operation is synchronization, it can use single TIB.

FLEXPOOL allots space vis-a-vis memory managing .

[0028]

Which way, it has shown Figure 6, whether it can use server *network ID of the two, vis-a-vis path of two to disk and its mirror *disk.

With desirable Working Example, as for server *network IDs of two, relation it is attached to SCSI tip 40 and 42.

As shown in Figure 6, these SCSI controller *tip 40 and 42 supplies access to the disk 100 and its mirror *disk 115.

With desirable Working Example, [fooruto] * as for free (defect-free) system, server *network cloud10 of the:CPU 020 and CPU 122;two which have following ones and 12; the backup path ;server *network *adapter 30 to primary (Principal) path and disk and its mirror *disk 16 to disk and its mirror *disk 14 and 32; SCSI tip 40, 42, 44 and 46; disk 100 and its mirror *disk 115;chain 120 and122.

With this configuration, as for all component of system, it possesses redundant component of at least one as backup, (for example disk 100 has backup *mirror *disk 115).

Page 22 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

ックアップ・ミラー・ディスク 115 を有する)。

従って、データ書込みオペレーションの間中、全 てのデータ転送は、エラーが発生しかつ正しい データが一つのディスクからアクセスすることが できないならば、そのデータもまた、アクセスの ために別のディスクに配置されるように二つの ディスク(ディスク及びそのミラー・ディスク)に対 してなされる。

この構成は、もしあれば、データの汚染を結果としてほとんど生じない。

ディスク読取りオペレーションの間中、直接デー タ転送ソフトウェアは、ディスク 100 または 115 の一つのみによってアクセスのためにデータ・ バッファをマップする。

それゆえに、バッファは、一つのサーバ・ネット 仮想アドレス空間の中にだけマップされる。

【0029】

代替実施例では、4 つのサーバ・ネット ID が直 接データ転送のために用いられる。

この構成では、データ・バッファは、全ての 4 つ の SCSI コントローラ・チップ 40、42、44 及び 46 によるアクセスに対するサーバ・ネット仮想アド レス空間の中に冗長的にマップされなければな らない。

これは、ディスク処理に SCSI コントローラ・チップ 40、42、44 または 46 に対してデータ転送要求 を発行させる。

直接データ転送支援ソフトウェアは、ソフトウェ ア・ルーチンのライブラリとして構成される(ルー チンと呼ばれる)。

好ましい実施例では、ファイル・システムは、これらルーチンへのクライアントである。

それゆえに、ファイル・システムが直接データ転送が起動されることを決定したときに、それは、 パッファをマップしかつチェックサム計算を行うために必要な動作を起こすルーチンを呼出す。

直接データ転送ルーチンが行われたときに、フ ァイル・システムは、メッセージをディスク処理を 含んでいる適切な CPU に送るためにメッセー ジ・システムを用いる。

[0030]

図 7 は、直接データ転送を有するシステム・ソフ トウェア階層化の一例である。

図7に示すように、ファイル・システム210は、直 接メッセージ・システム230を呼出すことができ Therefore, as for throughout, all data transfer of data writing seeing operation, error onlyoccurrence correct data can do access from disk of the one, if is, in order data and because of access to bearranged in another disk, you can do vis-a-vis disk (disk and its mirror *disk) of the two.

this configuration, if it is, does not occur for most part with the pollution of data as result.

throughout, of disk reading operation data transfer software disk 100 or with only one of 115 map does data *buffer directly because of the access.

Consequently, buffer map is done to just in server *network virtual address space of the one.

[0029]

With alternate embodiment, it can use server *network ID of 4 directly because of the data transfer.

With this configuration, as for data *buffer, SCSI controller *tip 40, 42, 44 of all 4 and map you must make redundant in server *network virtual address space for access with 46.

This issues data transfer request in disk treatment SCSI controller *tip 40, 42, 44 or vis-a-vis 46.

Directly, data transfer support software wear configuration is done as library of software *routine, (routine it is called).

With desirable Working Example, as for file *system, it is a client to these routine.

Consequently, when deciding that file *system is started data transfer directly, that buffer only map calls routine which causesoperation which is necessary in order to calculate checksum.

Directly when data transfer routine was done, file *system message uses message *system in order to send to appropriate CPU which includes disk treatment.

[0030]

Figure 7 is one example of system *software hierarchy conversion which directlypossesses data transfer .

As shown in Figure 7, as for file *system 210, it is possible and anddirectly to call message *system 230, before calling

Page 23 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

•

かつメッセージ・システムを呼出す前に直接デ ータ転送ライブラリ 220 のルーチンを呼出すこと ができる。

ファイル・システム 210 は、フラグ・イネーブリン グ直接データ転送が設定されたときに直接デー タ転送ライブラリ 220 を呼出す。

先に示したように、このフラグは、SETMODE 1 41 または BULKREAD/BULKWRITE が実行さ れるときにセットされる。

直接データ転送が FILE_CLOSE 時間でイネー ブルされたならば、ファイル・システムは、直接 データ転送セッションを終了するために直接デ ータ転送ルーチンを呼出す。

これは、直接データ転送ルーチンに、サーバ・ネット・コードと二つのサーバ・ネット. ID とを分解させる。

FILE_CLOSE 時間は、これ以上のファイルが 転送されないことを示す。

[0031]

本発明の別の実施例では、同じ CPU における 複数の処理が同じディスクまたはテープに対し て直接データ転送を行っているときに、デバイ ス・ハンドル・キャッシング・スキームが用いられ る。

これは、CPUにおける同じサーバ・ネットIDを指 し示すデバイス・ハンドルの複製を回避する。

デバイス・ハンドル・キャッシング・システムが用いられるときには、直接データ転送ルーチンは、 直接データ転送セッションが確立されたときにデ バイス・ハンドルが CPU に存在するかどうかを 調べるためにチェックする。

デバイス・ハンドルが既に存在しているならば、 そのデバイス・ハンドルが用いられる。

さもなければ、新しいデバイス・ハンドルがサー バ・ネット・コードを呼出すことによって生成され る。

FILE_CLOSE 時間では、デバイス・ハンドル は、除去されない。

[0032]

読取りデータ転送オペレーションに対して、チェ ックサム及び妥当性検査は、データ転送の終了 後に行われる。

好ましい実施例では、直接データ転送起動ルー チンは、(1)チェックサム・バッファを割り当て、(2) サーバ・ネット仮想アドレス空間の中に要求プロ 1997-7-15

message *system , it is possible directly to call routine of data transfer library 220.

file *system 210, when flag * [inceburingu] data transfer is set directly, calls the data transfer library 220 directly.

As shown first, this flag is done, when SETMODE141 or BULKREAD/BULKWRITE is executed, set .

Directly data transfer enable was done at FILE_CLOSE time, if is, file *system calls data transfer routine in order directly to end data transfer session directly.

This, directly in data transfer routine, disassembles server *network ID of server *network *cord and two.

FILE_CLOSE time, fact that file above this is not transferred isshown.

[0031]

With another Working Example of this invention, when treatment of plural in thesame CPU doing data transfer directly vis-a-vis same disk or the tape, it can use device *handle *caching *scheme.

As for this, duplication of device *handle which indicates same server *network ID in CPU is evaded.

When using device *handle *caching *system, directly when data transfer session is established directly,check it designates data transfer routine, as in order to inspect whether ornot device *handle exists in CPU.

device *handle exists already, if is, it can use device *handle .

Otherwise, it is formed by fact that new device *handle calls the server *network *cord.

At FILE_CLOSE time, as for device *handle , it is not removed.

[0032]

Vis-a-vis reading data transfer operation, checksum and adequacy inspection are doneafter ending of data transfer.

With desirable Working Example, as for data transfer starting routine, it allots(1) checksum *buffer directly, map does buffer of required processor in (2) server *network virtual

Page 24 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

セッサのバッファをマップし、かつ(3)ファイル・シ ステムにリターンする。

マッピングは、サーバ・ネット・アダプタにサー バ・ネットの1次(主要)経路にわたりデータをプッ シュさせるために行われる。

このマッピング・オペレーションは、要求 CPU の メモリがプロセッサのキャッシュと一貫している ようにするプロセッサ・キャッシュ・スウィープを 含む。

ファイル・システムは、マップされたサーバ・ネット仮想アドレスをその要求制御領域に組込む。

次いで、関連メッセージは、適切な媒体サーバ 処理(ディスク処理またはテープ処理)に送られ る。

要求処理からのこのメッセージは、転送が直接 データ転送であることを示す。

次いで、ディスク処理は、応答データ・パッファ及 びチェックサム・バッファは、サーバ・ネット・アダ プタによるアクセスに対してマップされることを 知る。

ディスク処理は、(1)どのオペレーションを実行す べきか及び(2)指定されたアドレスにおける宛先 CPU(要求処理を含んでいる CPU)に読取りデー タ及びチェックサムを配置すること、をそれに報 告するサーバ・ネット・アダプタに指令を発行す る。

サーバ・ネット・アダプタは、データ転送が終了し たときにディスク処理を含んでいる CPU に割込 む。

この構成は、図4に示されている。

[0033]

好ましい実施例では、サーバ・ネット仮想アドレ ス空間の中への要求プロセッサのバッファのマ ッピングは、直接データ転送ルーチンによって行 われる。

これらのサーバ・ネット仮想アドレスは、ディスク 処理へ転送される。

この転送を容易にするために、直接データ転送 ルーチンは、それがディスク処理を含んでいる C PU に送る要求にサーバ・ネット仮想アドレスを 組込むファイル・システムにサーバ・ネット仮想 アドレスをリターンする。

データ転送が終了したときに、サーバ・ネット・ア ダプタは、要求が行う割込みを介してディスク処 理を通知する。 1997-7-15

address space, at same time return makes (3) file *system.

mapping in server *network *adapter is done in order push to do data over primary (Principal) path of server *network.

processor *cache *sweep where as for this mapping *operation, memory of required CPU isconsistent, cache of processor requires is included.

file *system installs server *network virtual address which map is done in required control region .

Next, related message is sent to appropriate media server treatment (disk treatment or tape treatment).

this message from request treatment shows fact that transfer is the data transfer directly.

Next, as for disk treatment, as for response data *buffer and checksum *buffer , you knowthat map it is done with server *network *adapter vis-a-vis access .

As for disk treatment, (1) it should execute which operation and (2)reading data and checksum are arranged in addresse CPU (CPU which includes request treatment) in the address which is appointed, command is issued in server *network *adapter which isreported to that.

server *network *adapter , when data transfer ends, interrupts CPU which includes disk treatment.

this configuration is shown in Figure 4.

[0033]

With desirable Working Example, as for mapping of buffer of therequired processor to in server *network virtual address space, it is done directly with data transfer routine.

These server *network virtual address are transferred to disk treatment.

In order to make this transfer easy, server *network virtual address return is done in file *system which installs server *network virtual address in request which is sent to the CPU to which as for data transfer routine, that includes disk treatmentdirectly.

When data transfer ends, server *network *adapter through interruption which requestdoes notifies disk treatment.

Page 25 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

要求処理が、データ転送終了したというメッセー ジを受け取ったときに、それは、読取り要求の終 了を処理するために直接データ転送ルーチンを 呼出す。

次いで、呼出された直接データ転送ルーチン は、要求 CPUs バッファに対する適切なチェック サムを計算するためにサーバ・ネット・コードを 呼出す。

このチェックサム・オペレーションは、ブロッキン グ・オペレーションである。

従って、処理は、チェックサム・オペレーションが 処理中の間、中断される。

ルーチンは、チェックサム計算が終了したときに 呼出し処理をアンブロックする(ブロックしない)。

次いで、直接データ転送ルーチンは、計算され たチェックサムがサーバ・ネット・アダプタによっ てリターンされたチェックサムと一致することを 確認する。

次いで、ルーチンは、呼出しファイル・システム・ ルーチンへ成功またはチェックサム・エラー指示 のいずれかをリターンする。

[0034]

図8は、直接データ転送を有する読取り要求経路での処理フローを示す。

段階 300 では、アプリケーションは、読取り要求 に対するファイル・システムを呼出す。

段階 302 では、ファイル・システムは、要求セク ションを準備しかつ直接データ転送ルーチンを 呼出す。

段階 304 では、直接読取り起動ルーチンは、FL EXPOOL からのチェックサム・パッファを割り当 てる。

段階 306 では、直接読取り起動ルーチンは、サ ーバ・ネットにわたりサーバ・ネット・アダプタへ のバッファのアクセスをイネーブルするために要 求 CPUs バッファをマップし、かつサーバ・ネット 仮想アドレスをファイル・システムにリターンす る。

段階 308 では、ファイル・システムは、ディスク処 理へメッセージを送るためにメッセージ・システ ムを呼出す。

このメッセージは、要求セクションに組込まれる パッファのサーバ・ネット仮想アドレスを含む。

段階 310 では、ディスク処理は、サーバ・ネット・ アダプタへワーク要求を発行する。 When receiving message that, request treatment ended, data transfer ,that calls data transfer routine in order to treat end of reading requestdirectly.

Directly data transfer routine which next, is called calls server *network *cord in order tocalculate appropriate checksum for required CPUsbuffer.

this checksum *operation is blocking *operation .

Therefore, treatment is discontinued while checksum *operation is in midstof treating.

When checksum calculation ends, it calls routine and, treats ane block (block it does not do).

Next, directly as for data transfer routine, checksum which was calculated being server *network *adapter, verifies that it agrees with checksum which return isdone.

Next, it calls routine and, return does any of success or checksum *error display to file *system *routine .

[0034]

Figure 8 shows process flow with reading required path whichdirectly possesses data transfer.

With step 300, as for application, file *system for reading request iscalled.

With step 302, as for file *system, required section only preparation data transfer routine is called directly.

With step 304, as for reading starting routine, checksum *buffer from the FLEXPOOL is allotted directly.

With step 306, directly as for reading starting routine, therequired CPUsbuffer map is done in order enable to do access of buffer to server *network *adapter over server *network, at same time server *network virtual address the return is designated as file *system.

With step 308, as for file *system, message *system is called in order to send message to disk treatment.

this message includes server *network virtual address of buffer which is installed in therequired section.

With step 310, as for disk treatment, work request is issued to the server *network *adapter .

Page 26 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

このワーク要求は、読取りデータ及びチェックサムを、要求処理を含んでいる CPU に配置するためのものである。

段階 312 では、サーバ・ネット・アダプタは、デー タ転送を実行しそして終了通知でディスク処理 に割込む。

段階 314 では、ディスク処理は、要求処理のメッ セージに応答する。

[0035]

図 9 は、直接データ転送を伴う読取り応答経路 に対する処理フローを示す。

段階 320 では、ディスク処理の応答は、要求処 理のメッセージをキューにさせ、かつ要求処理 が起動される。

段階 322 では、要求処理が起動しかつチェック サムを確認する。

段階 324 では、直接読取り終了ルーチンは、D MA エンジンに対するチェックサム計算をキュー するためにサーバ・ネット・コードを呼出す。

次いで、呼出し処理を中断する。

DMA エンジンは、次いで、チェックサム計算を 実行する。

段階 326 では、DMA エンジン・チェックサム計算 終了割込みは、サーバ・ネット・コードに要求処 理をアンブロックさせる。

段階 328 では、直接データ転送ルーチンは、サ ーバ・ネット・アダプタによってデポジット(配置)さ れたチェックサムで計算されたチェックサムを確 認する。

段階 330 では、直接データ転送ルーチンは、FL EXPOOL にチェックサム・パッファをリターンしか つファイル・システムに対するチェックサム比較 の成功または失敗をリターンする。

段階 332 では、好ましい実施例では、ファイル・ システムは、比較が成功であれば、要求処理へ リターンするか、または、チェックサム・エラーが 発生したならば、直接データ転送なしで再度試 みる。

[0036]

書込みデータ転送オペレーションに対して、チェ ックサムは、データが転送される前に計算され る。

ファイル・システムは、直接書込み起動ルーチン を呼出しかつ要求 CPU のバッファのアドレスを #シャェ 1997-7-15

this work request reading data and checksum, is something in orderto arrange in CPU which includes request treatment.

With step 312, as for server *network *adapter, it executes data transfer and and interrupts disk treatment with end notification.

With step 314, as for disk treatment, you respond to message ofrequest treatment.

[0035]

Figure 9 shows process flow for reading response path which directly accompanies data transfer.

With step 320, as for response of disk treatment, at same timerequest treatment is started with message of request treatment as queue.

With step 322, request treatment only starting verifies checksum .

With step 324, directly as for reading end routine, server *network *cord iscalled in order queue to do checksum calculation for DMA engine.

Next, it calls and discontinues treatment.

DMA engine, next, executes checksum calculation.

With step 326, as for DMA engine *checksum calculation end interruption, requesttreatment ane block is done in server *network *cord.

With step 328, directly as for data transfer routine, deposit checksum whichwas calculated with checksum (Arrangement) is verified with server *network *adapter.

With step 330, directly as for data transfer routine, checksum *buffer only return itsucceeds checksum comparison for file *system in FLEXPOOL or it fails return.

If with step 332, with desirable Working Example, as for file *system, comparison is is success, to request treatment return it does, the checksum *error occurred, directly with data transfer none for second time it tries.

[0036]

Vis-a-vis entry data transfer operation, checksum is calculated before data istransferred.

file *system direct entry starting routine supplies address of the buffer of call and required CPU.

Page 27 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

供給する。

直接データ転送ルーチンは、チェックサム・バッ ファをまず割り当てかつ関連バッファ(要求デー タ及びチェックサム・バッファ)をサーバ・ネット仮 想アドレス空間の中にマップする。

書込みオペレーションに対して、バッファは、ディ スク及びそのミラーの二つの経路によりアクセ スに対してサーバ・ネット仮想アドレス空間の中 にマップされる。

これがミラーされた書込みであれば、両方の関 連サーバ・ネット・アダプタは、これらのバッファ をアクセスする。

ミラーされた書込みは、好ましい実施例で用い られる。

[0037]

次いで、直接データ転送ルーチンは、パッファの チェックサムを計算するためにサーバ・ネット・コ ードを呼出す。

サーバ・ネット・コードは、要求 CPUのDMAエン ジンにチェックサム計算を次いでキューしかつチ ェックサム計算の終了まで呼出し処理をブロック する。

DMA エンジンは、指定したチェックサムを計算 しかつ合成チェックサムをチェックサム・バッファ に配置する。

チェックサム計算に対する終了割込みは、サー パ・ネット・コードによって次いでフィールドされ る。

終了割込みは、その時に要求処理をアンブロッ クする。

直接データ転送ルーチンは、ファイル・システム に4つのサーバ・ネット仮想アドレスをリターンす ることによって処理を再開する。

これらのサーバ・ネット仮想アドレスの二つは、 要求 CPU のバッファに対応する。

他の二つのサーバ・ネット仮想アドレスは、チェ ックサム・バッファに対応する。

ファイル・システム書込みルーチンは、これらの 4 つのサーバ・ネット仮想アドレスを、そのメッセ ージの要求制御セクションの中に組込みそして 関連メッセージをディスク処理へ送るためにメッ セージ・システムを呼出す。

好ましい実施例では、データ汚染を回避するために、要求処理バッファは、ディスク読取りが実行されるときに一つのサーバ・ネット・アダプタに

Directly data transfer routine checksum *buffer first map designates allotmentand related buffer (Required data and checksum *buffer) as in server *network virtual address space.

Vis-a-vis entry operation, buffer map makes in server *network virtual address space with path of two of disk and its mirror vis-a-vis access.

If this is entry which mirror is done, related server *network *adapter of the both access does these buffer .

Entry seeing which mirror is done is used with desirable Working Example .

[0037]

Next, directly data transfer routine calls server *network *cord in order to calculate the checksum of buffer .

server *network *cord only queue calls checksum calculation to end of checksum calculation next in DMA engine of required CPU and treats the block.

DMA engine checksum which is appointed only calculation arranges thesynthetic checksum in checksum *buffer.

End interruption for checksum calculation field is done next with server *network *cord.

End interruption ane block does request treatment that time.

Directly data transfer routine reopens treatment by fact that server *network virtual address of 4 return is done in file *system.

two of these server *network virtual address corresponds to buffer of required CPU .

server *network virtual address of other two corresponds to checksum *buffer.

file *system entry routine server *network virtual address of these 4, calls message *system in orderto send insertion and related message to disk treatment in therequired control section of message.

With desirable Working Example, in order to evade data pollution, as forrequired treatment buffer, when disk reading is executed, the map it is done to just server *network

Page 28 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

.

1997-7-15

だけマップされる。

[0038]

ディスク処理は、この直接データ転送書込み要求の受け取りにより、SCSIコントローラへ適切な ワーク要求を送る。

このワーク要求は、データ及びチェックサム・バ ッファが要求処理を含んでいる CPU から来るこ とを指定するが、サーバ・ネット・アダプタからの 要求終了割込みは、ディスク処理を含んでいる CPU に行くべきであることを指定する。

次いで、サーバ・ネット・アダプタは、要求処理の CPU から書込みオペレーションに対するデータ をプルする。

次いで、データは、物理的媒体に書き込まれ、 そしてディスク処理は、終了により割込みを介し て通知される。

ディスク処理は、I 次及びミラー・ディスクの半分の両方からの終了割込みを待つ。

両方のディスクがオペレーションを終了した後、 ディスク処理は、要求処理のメッセージに応答 する。

[0039]

ディスク処理によって送られた応答が要求処理 の CPU に到着したとき、CPU は、要求処理を起 動する。

次いで、ファイル・システムは、書込み終了を処 理するために直接データ転送ルーチンを呼出 す。

この場合には、直接データ転送ルーチンは、サ ーバ・ネット仮想アドレス空間からのバッファをア ンマップ(unmaps)し、チェックサム・バッファの割 り当てを解除し、かつファイル・システムにリター ンする。

次いで、ファイル・システムは、そのユーザに書 込み要求の終了を通知する。

図 10 は、直接データ転送を伴う書込み要求経路に対する処理フローを示す。

段階 350 では、アプリケーションは、書込みオペ レーションに対するファイル・システムを呼出す。

段階 352 では、ファイル・システムは、直接デー タ転送書込み起動ルーチンを呼出す。

段階 354 では、直接データ転送書込み起動ルー チンは、FLEXPOOL からのチェックサム・バッフ ァを割り当てる。 *adapter of one .

[0038]

As for disk treatment, appropriate work request is sent to SCSI controller this due to receipt of data transfer entry request directly.

this work request appoints that it comes from CPU to which data and checksum *buffer include request treatment, but, it appoints that therequest end interruption from server *network *adapter should go to CPU which includes disk treatment.

Next, server *network *adapter [puru] data from CPU of request treatment forentry operation .

Next, data is written by physical media , and disk treatment isnotified through interruption, with end.

disk treatment waits for end interruption from both of the half of primary and mirror *disk .

After disk of both ends operation, as for disk treatment, you respond to message of request treatment.

[0039]

When response which is sent in disk treatment arrives at the CPU of request treatment, CPU starts request treatment.

Next, file *system calls data transfer routine in order to treat entry end directly.

In case of this, data transfer routine ane map (unmaps) does buffer from the server *network virtual address space directly, cancels allotment of checksum *buffer, at same time return makes file *system.

Next, file *system notifies end of entry request to user .

Figure 10 shows process flow for entry required path which directlyaccompanies data transfer.

With step 350, as for application, file *system for entry operation iscalled.

With step 352, as for file *system, data transfer entry starting routine iscalled directly.

With step 354, as for data transfer entry starting routine, checksum *buffer from FLEXPOOL is allotted directly.

Page 29 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

段階 356 では、直接データ転送書込み起動ルー チンは、二つのコントローラ経路のよるアクセス に対する要求 CPU のパッファ及びチェックサム・ パッファをマップする。

次いで、ルーチンは、チェックサム計算を行うた めにサーバ・ネット・コードを呼出す。

段階 358 では、サーバ・ネット・コードは、チェック サム計算を DMA エンジンにキューしかつ要求 処理を中断する。

段階 360 では、終了割込みは、サーバ・ネット・ コードに要求処理を再開させかつ直接書込み起 動ルーチンにリターンさせる。

段階 362 では、直接データ転送書込み起動は、 要求及びチェックサム・バッファのサーバ・ネット 仮想アドレスをファイル・システムにリターンす る。

段階 364 では、ファイル・システムは、これらの サーバ・ネット仮想アドレスをその要求制御領域 に組込みかつこのメッセージをディスク処理へ 送る。

[0040]

図 11 は、直接データ転送を伴う書込み応答経 路に対する処理フローを示す。

段階 370 では、コードは、要求処理を起動する。

段階 372 では、ファイル・システムは、直接デー タ転送書込み終了ルーチンを呼出す。

段階 374 では、この直接データ転送ルーチン は、サーバ・ネット仮想アドレス空間からのバッ ファをアンマップし、チェックサム・バッファの割り 当てを解除してリターンする。

段階376では、ファイル・システムは、アプリケー ションに書込み終了通知をリターンする。

好ましい実施例では、チェックサム・バッファに 対する空間は、直接データ転送ライブラリ・ルー チンによって割り当てられる。

この空間は、FLEXPOOL から割り当てられる。

代替実施例では、ファイル・システムは、チェック サム・バッファに対する空間を割り当てる。

チェックサム・バッファ・サイズは、要求 CPU の バッファ・サイズ及びセクタ/ブロック・サイズに依 存する。

[0041]

好ましい実施例では、直接データ転送オペレー ションを起動するファイル・システム・クライアント With step 356, buffer and checksum *buffer of required CPU for the access to which data transfer entry starting routine depends controller path of the two directly are done map.

Next, routine calls server *network *cord in order to calculate checksum .

With step 358, as for server + network + cord, checksum calculation only queue request treatment is discontinued in DMA engine.

With step 360, as for end interruption, it makes requesttreatment server *network *cord reopen and and return makes direct entrystarting routine.

With step 362, directly as for data transfer entry starting, server *network virtual address ofrequest and checksum *buffer return is designated as file *system .

With step 364, as for file *system, these server *network virtual address insertion and this message are sent to disk treatment in required control region.

[0040]

Figure 11 shows process flow for entry response path which directlyaccompanies data transfer .

With step 370, as for cord, request treatment is started.

With step 372, as for file *system, data transfer entry end routine is calleddirectly.

With step 374, this as for data transfer routine, ane map it does the buffer from server *network virtual address space directly, cancels allotment of checksum *buffer and return does.

With step 376, as for file *system, entry end notification return isdone in application.

With desirable Working Example, as for space for checksum *buffer, it isallotted directly with data transfer library *routine.

this space is allotted from FLEXPOOL.

With alternate embodiment, as for file *system, space for checksum *buffer is allotted.

checksum *buffer *size depends on buffer *size and sector /block *size of required CPU.

[0041]

With desirable Working Example, as for file *system *client which directly starts the data transfer operation, in addition, it

Page 30 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

は、また、そのオペレーションを取り消すこともできる。

この取消しは、データ転送の終りでまたは顕著 なデータ転送要求が存在する間に行うことがで きる。

この方法で直接データ転送オペレーションが取り消されるとき、ファイル・システムは、取消しを 実行するために直接データ転送ルーチンを呼出 す。

このルーチンは、サーバ・ネット仮想アドレス空間からのバッファをアンマップすることに対しか つ関連チェックサム・バッファをそれらのプール にリターンすることに対して責任がある。

ファイル・システムは、次いで、取消し通知を適 切なディスク処理へ送る。

これら二つのオペレーションが終了した後、直接 データ転送オペレーションが取り消されと考えら れる。

直接データ転送ルーチンがパッファをアンマップ するとき、サーバ・ネット・アダプタは、それがこ のバッファをアクセスすることを試みるならばエ ラーに遭遇する。

これらのエラーは、サーバ・ネット・アダプタ及び 要求処理を含んでいる CPU の両方に報告され る。

好ましい実施例では、サーバ・ネット・アダプタ は、第1のエラーに遭遇した後バッファをアクセ スすることを停止する。

[0042]

好ましい実施例では、システムにおける全ての CPUs のサーバ・ネット ID は、ファームウェアで 登録される。

この登録は、ファームウェアにおける"セット・サ ーバ・ネット・パラメータ"メールボックス指令の 形である。

このメールボックス指令に応じて、ファームウェ アは、8ピット・サーバ・ネット・ハンドルをリターン する。

このハンドルは、ファームウェアに対するホスト・ プロセッサを識別するために SCSI モジュール・ ドライバによって用いられる。

このサーバ・ネット IDs の登録は、要求プロセッ サ(要求処理を含むプロセッサ)と記憶装置(ディ スクを含む装置)との間で直接データ転送を許 容する。 is possible also to cancel operation .

As for this cancellation, or while marked data transfer request exists, it is possible with end of data transfer to do.

When data transfer operation is cancelled directly with this method, file *system calls data transfer routine in order to execute cancellation directly.

this routine is a responsibility confronting and related checksum *buffer vis-a-vis return making those pool in ane map doing buffer from server *network virtual address space.

Next, file *system, notice of cancellation is sent to appropriate disk treatment.

After operation of these two ends, you can think data transfer operation cancellation directly.

Directly when data transfer routine ane map does buffer, server *network *adapter tries thefact that that access does this buffer, if is, you encounter to the error.

These error are reported to both of CPU which includes the server *network *adapter and request treatment.

With desirable Working Example, as for server *network *adapter, after encountering to the first error, fact that buffer is done access is stopped.

[0042]

With desirable Working Example , server *network ID of all CPUs in system is registered with firmware .

As for this register, it is a shape of "set *server *network *parameter *mail box command in firmware.

According to this mail box command , firmware return does 8 bit *server *network *handle .

this handle in order to identify host *processor for firmware is used with SCSI module *driver .

Register of this server *network IDs required processor (processor which includes request treatment) with allows data transfer directly between storage device (device which includes disk).

Page 31 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

上記で説明した例は、要求処理及びディスク処 理が異なる CPUs に配置される場合だけを考慮 した。

これら二つの処理が同じ CPU に配置されるならば、直接データ転送は、まだ用いることができる。

この例で直接データ転送が用いられるときに、 要求処理とディスク処理との間のバッファの CP Uコピーは、まだ回避される。

従って、また、直接データ転送は、要求処理及 びディスク処理の両方が同じ CPU に配置される ときにも望ましい。

[0043]

上記の例では、ディスクは、記憶デバイスとして 用いられたが、直接データ転送に対してあらゆ る記憶デバイスを用いることができる。

例えば、直接データ転送は、不必要なデータ・コ ピーを回避するためにテープ1/Oに用いることが できる。

その I/O がチェックサム計算を含まないならば、 直接データ転送は、ディスクの場合よりも簡単で ある。

テープ処理が直接データ転送も支持するなら ば、パックアップ及び復元施設は、この特徴を利 用することができる。

例えば、ディスク処理の場合、テープ処理及び バックアップ/復元処理は、3つの異なるCPUsに 全て分散され、直接データ転送は、二つの不必 要なバッファ・コピーを回避しうる。

好ましい実施例では、次に示すソフトウェア・コードの抜粋は、直接データ転送ライブラリにおけるインターフェイス・ルーチンを供給する。

第 1 の抜粋は、直接データ転送セッション開始 ルーチン(このパラグラフの真下を参照)に対す るものである。

このルーチンは、それが直接データ転送要求を 支持することができるディスク処理からの指示を それが受け取るときにファイル・システムによっ て呼出される。

ディスク処理は、この指示を有する SETMODE 141/バルク・データ転送要求に応答する。

ディスク処理からの応答は、また、サーバ・ネット IDs、パケッタイザ型、等のような、直接データ転送ルーチンによって用いられる情報を含む。

この情報は、ファイル・システムによって直接デ

When request treatment and disk treatment are arranged in different CPUs only, it considered example which is explained at descriptionabove.

If treatment of these two is arranged is in same CPU, stillyou can use data transfer, directly.

When using data transfer directly with this example, CPU copy of the buffer during request treatment and disk treatment is still evaded.

Therefore, in addition, directly data transfer, when both of requesttreatment and disk treatment is arranged in same CPU even, is desirable.

[0043]

With above-mentioned example, as for disk, it was used as the storage device all storage device can be used, but directly vis-a-vis data transfer.

for example directly you can use data transfer, for tape I/O in order toevade unnecessary data *copy.

I/O does not include checksum calculation, if is, directly the data transfer is simple in comparison with when it is a disk .

If tape treatment is also data transfer supports directly, backup andrestoration infrastructure can utilize this feature.

In case of for example disk treatment, tape treatment and backup / restorationtreatment all are dispersed by 3 different CPUs, data transfer can-evade the unnecessary buffer *copy of two directly.

With desirable Working Example, as for excerpt of software *cord which is shownnext, interface *routine directly in data transfer library is supplied.

first excerpt is something directly for data transfer session start routine (You refer to directly below of this paragraph).

this routine when that receives display from disk treatment wherethat directly can support data transfer request, is called with file *system.

As for disk treatment, you respond to SETMODE141/bulk *data transfer request which possesses the this display.

As for response from disk treatment, in addition, server *network IDs, [pakettaiza] type, the data which or other, directly is used with data transfer routine is included.

this data with file *system pass makes directly data transfer

Page 32 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

JP1997185594A

ータ転送セッション開始ルーチンにパスされる。 session start routine . [0044] [0044] 【表」】 [Table 1] •• Returns 0 upon success •• an error code upon failure •• iop_cookie is an input pointer to the area that the IOP returned to the .. File System to pass on to the Direct IO routines. •• The File System should not care •• about the internal format of this area. The format of this area would be •• an agreement between the IOPs and the Direct IO routines. This area •• will contain the Tnet IDs of the controller, the type of the packetizer •• in the controller, etc. •• •• directio_cookie is a pointer to an area where directio can store some •• of its context for the directio session. Aside from allocating storage for •• this area, the File System should not care about the format of this area. •• •• The size of the cookie areas is TBD. •/ int DirectIO_Session_Start(void *iop_cookie, void *directio_cookie); look at iop cookie and see how many tnet ids are in it. call tser_dev_install to install these thet ids. Ask tser_dev_install not to worry about allocating interrupt and barrier AVTs. call tser_dev_set_packetizer to set the packetizer to the type specified in the iop_cookie. call tser_dev_set_tnetid to set the tnet id in the installed device handle. store the returned device handles in the directio cookie area. allocate a Tib from FLEXPOOL and store the TIB address in the directio_cookie area. 直接データ転送セッション終了ルーチンは、FIL Directly data transfer session end routine , when or being

 Idia () 「シムラとビッション除う」ルーナンは、Fill
 Directly dz

 E_CLOSE 時間でまたは SETMODE 141 が大
 executed in is large im ときにファイル・システムによって呼出される。
 *system .

 [0045]
 [0045]

 【表 2】
 [Table 2]

Directly data transfer session end routine , when or being executed in order to make data transfer where SETMODE141 is large impossible at FILE_CLOSE time, is called with file *system.

Page 33 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

Returns 0 upon success an error code upon failure.
directio_cookie is a pointer to the area that was initialized during the directio_session_start call.
int DirectIO_Session_End(void *directio_cookie)
call tser_dev_remove to uninstall the Tnet IDs. deallocate the TIB buffer by returning it to the FLEXPOOL.

直接読取り開始ルーチンは、直接データ転送読 取り要求を起動する前にファイル・システムによ って呼出される。 【0046】 【表 3】 【あ 3】 【あ 3】

Page 34 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

.

-

| <i>I</i> * | |
|--------------|---|
| ·· Re | lums 0 upon success |
| •• | an error code upon failure. |
| •• | |
| dire | ectio_cookie is a pointer to the direct io session information that was |
| •• | initialized during directio session start. |
| but | fer is a pointer to the buffer into which data should be read. |
| ** bud | for size is the size of the above buffer. |
| •• trie | t varders is a pointer to an array of two 32 bit integers. I wo then |
| •• | vidual addresses will be denosited there by Direct_Head_Start. |
| •• | These two that vaddrs then need to be copied to the Request Control |
| •• | and sent on to the IOP. |
| | im buffer is a pointer to a 32 bit integer location. Direct_Read_Start |
| | deposits the address of the xsum buffer it allocated in this location. |
| *- | This address needs to be passed to Direct_Read_End or |
| | Direct_Read_Abort. |
| •/ | |
| int Direct_F | tead_Start(void *directio_cookie, void *buffer, int buffer_size, |
| | void *tnet_vaddrs, void *xsum_buffer) |
| { | |
| | *xsum_buffer = allocate the checksum buffer from the Flex Pool. |
| | map the user buffer and the checksum buffer for write access by the |
| | device handle stored in the directio_cookie. |
| | deposit the two tnet virtual addresses returned by the map routine into the |
| | area pointed at by thet_vaddrs. |
|) | |
| • | |
| | |

直接読取り終了ルーチンは、それがディスク処 理から直接データ転送読取り要求に対する応答 を受け取るときにファイル・システムによって呼 出される。

ディスク処理応答が成功を示すならば、直接読 取り終了ルーチンは、チェックサム妥当性検査 を行う。

全ての場合に、直接読取り終了ルーチンは、バ ッファをアンマップしかつチェックサム・バッファ の割り当てを解除する。 Directly reading end routine when receiving response that from disk treatment directly for data transfer reading request, is called with the file *system.

disk treatment response shows success, if is, reading end routine inspects directly checksum adequacy .

In case of all, reading end routine buffer only ane map cancels allotment of checksum *buffer directly.

【0047】

【表 4】

Page 35 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

[0047]

[Table 4]

1997-7-15

ľ. Returns 0 upon success an error code upon failure. One such failure could be checksum mismatch. tnet_vaddrs is a pointer to the two tnet virtual addresses that were created •• during the call to Direct_read_start. iop_returned_status is the status code that the IOP returned in its response to •• .. the read request sent by the File System. xsum_buffer is the 32 bit address of the checksum buffer that Direct_Read_Start •• •• allocated. ٠/ int Direct_Read_End(void *directio_cookie, void *tnet_vaddrs, int iop_returned_status, void xsum_buffer) unmap the two thet virtual addresses listed in the thet_vaddrs array. if (iop_returned_status == success) ſ use the TIB from the directio cookie area. call tser_transfer to calculate checksum. compare device returned checksum to calculated checksum. set return value. } return xsum_buffer to FLEXPOOL. return return_value 直接書込み開始ルーチンは、直接データ転送 Direct entry start routine before directly starting data transfer 書込み要求を起動する前にファイル・システム entryrequest, is called with file *system . によって呼出される。 [0048] [0048] 【表 5】

[Table 5]

Page 36 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15

Returns 0 upon success. otherwise an error code is returned. directio_cookie is a pointer to the area of memory that belongs to Direct IO that is allocated by the File System. buffer is a pointer to the user buffer that is being written to the media. buffer_size is the size of the above buffer. tnet_vaddrs is a pointer to an array of four 32 bit integers. The array needs to ... be allocated by the file system. Direct IO routines will deposit four Thet ••• virtual addresses into this array - two for the xsum buffer and two for the user •• buffer. The FS needs to copy these four into the request control it sends to •• •• the IOP. xsum_buffer is a pointer to a 32 bit location where Direct_Write_Start will deposit the address of the allocated xsum buffer. This address needs -to be passed to Direct_Write_End or Direct_Write_Abort. •• •/ int Direct_Write_Start(void "directio_cookie, void "buffer, int buffer_size, void "tnet_vaddrs, void "xsum_buffer) (*xsum_buffer = allocate a xsum buffer from the FLEXPOOL. call the Tnet millicode map routines to map the xsum and user buffers for access by the disk and its mirror. deposit the Tnet virtual addresses returned above into tnet_vaddrs array. use the TIB whose address we stored in the directio_cookie. call tser_transfer to calculate checksum of buffer. } 直接書込み終了ルーチンは、直接データ転送 Direct entry end routine, when directly response to data 書込み要求への応答がディスク処理から受け 取られるときにファイル・システムによって呼出 with file *system . される。

[0049] [0049] 【表 6】 [Table 6]

transfer entryrequest is received from disk treatment, is called

Page 37 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

•

.

1997-7-15

| directio_cookie is session infe tnet_vaddrs is a p array which int Direct_Write_End(void | s returned other a pointer to the ormation is store ointer to an arra was passed in directio_cookie to unmap the fo ddrs. | area of File System memory where directio | |
|---|--|---|--|
| 直接読取りアボート・ルーチンは、 ク処理に送った直接データ転送読 れが取り消した後にファイル・シス 呼出される。 | 取り要求をそ | Directly reading [abooto] * routine after directly that cancels data transfer which that sends to disk treatment reading request is called with the file *system. | |
| ディスク処理は、取消しを知らされ をクリーンにするために直接データ ンが呼出される。 | 、そして要求 9転送ルーチ | disk treatment informs about cancellation, and data transfer routine is called inorder to designate request as clean directly. | |
| [0050] | | [0050] | |
| 【表 7】 | | [Table 7] | |
| Returns 0 upon success. an error code is returned otherwise. directio_cookie is a pointer to the area of the File System memory where directio session information is stored. tnet_vaddrs is a pointer to an array of two 32 bit ints. This is the same as the array which was passed into direct_read_start. xsum_buffer is the 32 bit address of the checksum buffer that Direct_Read_Start allocated. trot_Read_Abort(void *directio_cookie, void *tnet_vaddrs, void *xsum_buffer) call thet millicode to unmap the two thet virtual addresses listed in | | | |
| call thet millicode to thet_vadd deallocate xsum_bu | S. | URI AIRINGI GAALE22E2 H216A H1 | |

Page 38 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

· .

1997-7-15

直接書込みアボート・ルーチンは、それがディス Direct entry [abooto] * routine after directly that cancels data ク処理に送った直接データ転送書込みメッセー transfer which that sends to disk treatment entry seeing ジをそれが取り消した後にファイル・システムに message is called with file *system . よって呼出される。 ディスク処理は、取消しについて知らされ、そし disk treatment informs concerning cancellation, and data て要求をクリーンにするために直接データ転送 transfer routine iscalled in order to designate request as clean ルーチンが呼出される。 directly. [0051] [0051] 【表 8】 [Table 8] ... Returns 0 upon success. •• an error code is returned otherwise. •• directio_cookie is a pointer to the area of File System memory where directio •• •• session information is stored. tnet_vaddrs is a pointer to an array of four 32 bit ints. This is the same as the •• •• array which was passed into direct_write_start. xsum_buffer is the 32 bit address of the checksum buffer allocated by •• •• Direct_Write_Start. 7 int Direct_Write_Abort(void *directio_cookie, void *tnet_vaddrs, void *xsum_buffer) ſ call thet millicode to unmap the four thet virtual addresses listed in tnet_vaddrs. deallocate xsum_buffer. } 上記したように、チェックサムは、各 CPU 内のブ As inscribed, checksum is calculated making use of block ロック転送エンジンを用いて計算される。 transfer engine insideeach CPU . それゆえに、チェックサムは、CPU の介入なし Consequently, with intervention none of CPU, it cancalculate で、非同期で計算することができる。 checksum, with asynchronous. 全ての CPU のソフトウェア・サブ-システムは、チ software *sub -system of all CPU is a responsibility vis-a-vis ェックサム計算を実行することに対して責任が executing checksum calculation. ある。 代替実施例では、チェックサム計算は、ファイ With alternate embodiment, it can execute checksum ル・システム・コードで実行することができる。 calculation, with file *system *cord . この例では、サーバ・ネット・コードが非同期イン Because with this example, server *network *cord supplies ターフェイスだけを供給するので、割込みハンド just asynchronous interface, itinterrupts and handler is used ラは、チェックサム計算の終了割込みを処理す in order to treat endinterruption of checksum calculation. るために用いられる。 別の実施例では、サーバ・ネット・コードは、同期 With another Working Example, as for server *network インターフェイスを供給する。 *cord, synchronization interface is supplied. この構成では、チェックサムは、割込みハンドラ With this configuration, it interrupts checksum and, it can

Page 39 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

なしでファイル・システム・レイヤにおいて実行することができる。

[0052]

本発明の全てかつ完全な開示がなされると同時に、種々の代替及び変更が、特許請求の範囲の範疇から逸脱することなく本発明の種々の 態様に対してなされうるということが当業者に明 らかになるであろう。

[0053]

【発明の効果】

本発明のデータ処理システムは、データを転送 するデータ処理システムであって、要求 CPU を 含んでいる複数の中央処理装置(CPUs);CPUs の一つが記憶装置へのアクセスを制御する少 なくとも一つの記憶装置;複数の CPUs と記憶装 置とを相互接続するネットワーク;要求 CPU によ る記憶装置の直接アクセスを供給し、要求 CPU のバッファに対する仮想メモリ・アドレスを生成し かつ記憶装置アクセス要求と共に仮想メモリ・ア ドレスを、記憶装置へのアクセスを制御している CPUs の一つに供給する要求 CPU における手 段、ワーク要求に応答しておりかつネットワーク を通して CPUs の一つと直接インターフェイスし ている記憶装置に仮想メモリ・アドレスを含んで いるワーク要求を送る CPUs の一つにおける手 段、を含んでいるアクセス手段:を備え、データ は、要求 CPU と記憶装置との間で直接転送さ れるので、CPUs と記憶ディスクとの間のデータ の転送中に類似するデータ・コピーを除去する ことができる。

【図面の簡単な説明】

【図1】

記憶装置アーキテクチャの一例を示す図であ る。

【図2】

ディスク転送の一例を示す図である。

【図3】

コントローラが"プッシング"しているときに発生 するデータの転送を示す図である。

【図4】

ディスク読取りに対する直接データ転送の一例 を示す図である。

【図5】

ディスク書込みに対する直接データ転送の一例

execute with the handler none in file *system *layer .

[0052]

When you can do all and complete disclosure of this invention, withoutdeviating from category of Claims in person skilled in the art it becomes clearsimultaneously, to be possible be able to do various substitution andmodification, vis-a-vis various embodiment of this invention.

[0053]

[Effects of the Invention]

As for data processing system of this invention, with data processing system which transfers the data , central processing unit of plural which includes required CPU (CPUs); storage device to supply access directly with CPUs of storage device ;plural of at least one where one of CPUs controls access to storage device and network ; required CPU which interconnect does storage device, thehypothetical memory *address for buffer of required CPU only formation with storage device access request hypothetical memory *address, We to have responded to means. work request in required CPU which is supplied to one of CPUs which controls access to the storage device to have access means; which includes means. in one of the CPUs which sends work request which includes hypothetical memory *address in storage device which interface has been made one of the CPUs directly and through network, as for data, Because it is transferred directly required CPU and between the storage device, CPUs and data *copy which resembles while transferring the data between storage disc can be removed.

[Brief Explanation of the Drawing (s)]

[Figure 1]

It is a figure which shows one example of storage device architecture .

[Figure 2]

It is a figure which shows one example of disk transfer.

[Figure 3]

When controller " [pusshingu] " having done, it is a figure which shows the transfer of data which occurs.

[Figure 4]

It is a figure which directly shows one example of data transfer for disk reading.

[Figure 5]

It is a figure which directly shows one example of data

Page 40 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

٠

.

1997-7-15

ちまた てんこうほうこう

ř

ž

mileiner under demine under State

Ţ

ì


i

| を示す図である。 | transfer for disk entry. |
|---|---|
| 【図6】 | [Figure 6] |
| どのように二つのサーバ・ネット ID がディスク及 びそのミラー・ディスクへの二つの経路に対して 用いられるかを示す図である。 | Which way, it is a figure which shows whether server *network ID of two it is used vis-a-vis path of two to disk and its mirror *disk . |
| 【図7】 | [Figure 7] |
| 直接データ転送を伴うシステム・ソフトウェア階 層化の一例である。 | It is a one example of system *software hierarchy conversion which directly accompanies the data transfer . |
| 【図8】 | [Figure 8] |
| 直接データ転送を伴う読取り要求経路を有する 処理フローを示す図である。 | It is a figure which shows process flow which possesses readingrequired path which directly accompanies data transfer |
| 【図9】 | [Figure 9] |
| 直接データ転送を伴う読取り応答経路に対する 処理フローを示す図である。 | It is a figure which shows process flow for reading response path which directly accompanies data transfer. |
| 【図10】 | [Figure 10] |
| 直接データ転送を伴う書込み要求経路に対す る処理フローを示す図である。 | It is a figure which shows process flow for entry required path which directly accompanies data transfer. |
| 【図11】 | [Figure 11] |
| 直接データ転送を伴う書込み応答経路に対す る処理フローを示す図である。 | It is a figure which shows process flow for entry response path which directly accompanies data transfer. |
| 【符号の説明】 | [Explanation of Symbols in Drawings] |
| 10 | 10 |
| サーバ・ネット雲 | server *network cloud |
| 105 | 105 |
| ディスク | disk |
| 120 | 120 |
| SCSI チェイン | SCSI chain |
| 162 | 162 |
| バッファ | buffer |
| 170 | 170 , |
| データ | data |
| 172 | 172 |
| サーバ・ネット仮想アドレス | server *network virtual address |
| 174 | 174 |
| ソース・ノード | source *node |
| 176 | 176 |
| 宛先ノード | addresee node |
| | |

Page 41 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

.

1997-7-15




【図1】

.

[Figure 1]

Page 42 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15




【図2】

[Figure 2]

Page 43 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ļ


1997-7-15



【図3】




Page 44 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)



Page 45 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15


7



Page 46 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)


.

1997-7-15



Page 47 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15




【図8】

[Figure 8]

Page 48 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15




ਸ਼**ਰ**]

[Figure 9]

Page 49 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1997-7-15



【図10】


[Figure 10]

Page 50 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 962

2.7

1997-7-15




【図11】

[Figure 11]

Page 51 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ê. G

1997-7-15



Page 52 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

(12) 公開特許公報(A)

(19)日本国特許庁 (JP)

1 .5

(11)特許出顧公開番号

特開平9-185594

(43)公開日 平成9年(1997)7月15日


| (51) Int.Cl.6 | 識別記号 | 庁内整理番号 | FΙ | | | 技術表示箇所 |
|---------------|------|--------|---------|-------|------|--------|
| GO6F 15/163 | | | G 0 6 F | 15/16 | 320R | |
| | | | | | 320V | |

審査請求 未請求 請求項の数6 OL (全 25 頁)

| | | 1 | |
|--------------|------------------|---------|-----------------------|
| (21)出顧番号 | 特顧平8-301770 | (71)出顧人 | 391058071 |
| | | | タンデム コンピューターズ インコーポ |
| (22)出願日 | 平成8年(1996)11月13日 | | レイテッド |
| | | | TANDEM COMPUTERS IN |
| (31) 優先権主張番号 | 08/556618 | | CORPORATED |
| (32)優先日 | 1995年11月13日 | | アメリカ合衆国 カリフォルニア州 |
| (33)優先権主張国 | 米国(US) | | 95014 クーパーティノ ノース タンタ |
| | | | ウ アペニュー 10435 |
| | | (72)発明者 | トッド ダブリュー スプレンクル |
| | | | アメリカ合衆国 カリフォルニア州 |
| | | | 94086 サニーヴェイル ヴァスケズ ア |
| | | | ペニュー 387 |
| | | (74)代理人 | 弁理士 中村 稔 (外6名) |
| | | | 品格頁に統く |

(54)【発明の名称】 直接パルク・データ転送

(57)【要約】 (修正有) 【課題】 CPUsと記憶ディスクとの間のデータの転 送中の類似するデータ・コピーを除去する。 【解決手段】 記憶処理130は、記憶装置100~1 05及び110~115を有する30へのアクセスを制 御する。ソフトウェア・ルーチンは、要求CPU22に よる記憶装置30への直接アクセスを供給するために用 いられる。要求CPU22のバッファ160に対する仮 想メモリ・アドレスは、要求CPU22で生成される。 記憶装置アクセス要求と共に仮想メモリ・アドレスは、 記憶処理130を含んでいるCPU20に送られる。ワ ーク要求は、記憶処理130から記憶装置30へ送られ る仮想メモリ・アドレスを含む。次いで、データは、要 求CPU22と記憶装置30との間で直接転送される。 記憶装置30は、次いでワーク要求に応答する。



【特許請求の範囲】

【請求項1】 データを転送するデータ処理システムであって、

1

要求CPUを含んでいる複数の中央処理装置(CPU s);前記CPUsの一つが記憶装置へのアクセスを制 御する少なくとも一つの記憶装置;前記複数のCPUs と前記記憶装置とを相互接続するネットワーク;前記要 求CPUによる前記記憶装置の直接アクセスを供給し、 前記要求CPUのパッファに対する仮想メモリ・アドレ スを生成しかつ記憶装置アクセス要求と共に前記仮想メ モリ・アドレスを、前記記憶装置へのアクセスを制御し ている前記CPUsの前記一つと供給する前記要求CP Uにおける手段、前記ワーク要求に応答しておりかつ前 記ネットワークを通して前記CPUsの前記一つと直接 インターフェイスしている前記記憶装置に前記仮想メモ リ・アドレスを含んでいるワーク要求を送る前記CPU sの前記一つにおける手段、を含んでいるアクセス手 段;を備え。

前記データは、前記要求CPUと前記記憶装置との間で 直接転送されることを特徴とするデータ処理システム。 【請求項2】 前記直接アクセスは、前記要求CPUに 前記記憶装置から前記仮想メモリ・アドレスにおける前 記バッファ・メモリの中にデータを読取らせることを特 徴とする請求項1に記載のデータ処理システム。

【請求項3】 前記データは、それぞれが、宛先ノード 識別、ソース・ノード識別、前記仮想メモリ・アドレ ス、及び複数のデータ・ワードを含んでいるデータ・パ ケットで送信されることを特徴とする請求項1に記載の データ処理システム。

【請求項4】 前記記憶装置は、転送のためのデータを 30 含んでいる前記データ・パケットのそれぞれが前記要求 CPUに送信された後で前記CPUsの前記一つにアド パイスをする手段を含むことを特徴とする請求項3に記 載のデータ処理システム。

(請求項5) 前記直接アクセスは、前記要求CPU に、前記データの転送のために前記仮想メモリ・アドレ スにおける前記バッファをアクセスしている前記記憶装 置の中に書込ませることを特徴とする請求項1に記載の データ処理システム。

【請求項6】 前記アクセス手段は、前記要求CPUの 40 前記パッファに対する前記仮想メモリ・アドレスを生成 しかつ前記記憶装置アクセス要求と共に前記仮想メモリ ・アドレスを前記CPUsの前記一つに供給する少なく とも一つのソフトウェア・ルーチンを含むことを特徴と する請求項1に記載のデータ処理システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般にデータ処理シス テムにおける直接データ転送に関し、より特定的にはプ ロセッサ及び入力/出力通信に対する接続性を供給する 50

ネットワークを介してシステムで行われる直接バルク入 力/出力転送に関する。

2

【0002】 【従来の技術】サード・パーティ転送システムは、デー タ転送に対する種々のスキームを供給する。例えば、高 性能記憶システム(High-Performance Storage System (HPSS))は、高集合体 I / O処理能力(スループット) を達成するためにネットワークにわたり同時入力/出力 (1/O)オペレーションを統合(調整)することがで きる高度な、分散型階層記憶管理システムである。HPSS

10 きる高度な、分散型階層記憶管理システムである。HPSS は、国立記憶研究所(National Storage Laboratory)で 開発中の次世代ソフトウェア・システムである。HPSS n についての更なる情報は、次に示すインターネット上の ワールド・ワイド・ウェブ・ページを通して取得するこ とができる:

http://www.ccs.ornl.gov/HPSS/HPSS __overview.html
 http://www.llnl.gov/liv __comp/nsl/hpss/hpss.html
 この情報は、HPSSのソース・デバイス(source device)
 からシンク・デバイス(sink device) までデータを転送
 20 するために用いられるムーバ(Mover)を開示する。この

ムーバは、また、一組のデバイス制御オペレーションを実行する。

【0003】ファイバ・チャネル(FC)は、また、サード ・パーティ転送を供給する。FCは、ワークステーショ ン、メインフレーム、スーパコンピュータ、デスクトッ プ・コンピュータ、記憶装置、ディスプレイ及び他の周 辺装置間でデータの転送を許容する。FCなついての更な る情報は、次に示すインターネット上のワールド・ワイ ド・ウェブ・ページを通して取得することができる: http://www.amdahl.com/ext/CARP/FCA/FCA.html

そして、IEEE記憶システム標準研究グループは、オープ ン記憶システム相互接続(Open Storage Systems Interc onnection(OSSI)) に対するドラフト基準モデル(draft Reference Model)を生成した。次に示すのは、ドラフ トOSSIドキュメントのバージョン5からのものである: "2.3.3 制御及びデータ・フローの分離

"OSSIモデルは、クライアント、データ・ソース、及び データ・シンクの間で発生しているデータ・フローから 制御フローを区別する。制御フローは、クライアントと

データ・ソースまたはデータ・シンクとの間で要求、応答、及び非同期通知をキャリーする。データ・ソースと データ・シンクとの間の制御フローは、データのフロー を管理するためにソースーシンク・プロトコル情報をキ ャリーする。データ・フローは、ソースからシンクまで のみバスする。制御及びデータ・フローを論理的に分離 することによって、OSSIモデルは、個別のインプリメン テーションを通る各フローを最適化することの可能性を 供給する。"

"2.3.4 サード・パーティ転送 "OSSIモデルは、サード・パーティの制御下で、データ (3)

を独立のソース及びシンク間で直接フローさせ、エージ ェントまたはクライアントを起動しかつ制御する。各エ ンティティは、データ・フロー制御、エラー報告、また は転送を開始しかつ終了することのようなオペレーショ ンを個別に実行する。

3

OSSIについての更なる情報は、次のワールド・ワイド・ ウェブ・ページを介して取得することができる: http://www.arl.mil/IEEE/ssswg.html

全ての目的のためにここに参照文献として採り入れた、 1995年6月7日に出願された米国特許出願第 08/48 10 6,217 号(添付資料Aとして添付される)は、プロセッ サ及び入力/出力通信間の接続性または結合性を供給す る高信頼システム・エリア・ネットワークにおける多重 処理システムに対する必要性に応ずる。この特許出願 (以下、添付特許出願と呼ぶ)は、フェール・ファース ト、フェール・ファンクショナル、フォールト・トレラ ント・マイクロプロセッサ・システムを供給する。添付

特許出願に開示されたアーキテクチャは、あらゆる中央 処理装置(CPU)を入力/出力(I/O)コントロー ラ(サーバ・ネット・アダプタとも呼ばれる)と通信さ 20 せるサーバ・ネットワーク雲(server net cloud)を含 む。従って、「/〇コントローラは、CPUによってア ドレス指定されることができ、かつCPUは、I/Oコ ントローラによってアドレス指定されることができる。 このサーバ・ネット雲は、添付特許出願ではサーバ・ネ ットと呼ばれている。本願と共に添付特許出願は、タン デム・コンピュータ・インコーボレーティッドに譲渡さ れている。

【0004】広く言えば、添付特許出願に開示された発 明は、多重サブ処理システムを備えた処理システムを含 30 む。各サブ処理システムは、主処理構成要素として、C PUを有する。とのCPUは、同時に命令ストリームか らの各命令を実行するためにロック・ステップ同期(loc k-step synchronized)方式で動作する一対のプロセッサ を含む。サブ処理システムのそれぞれは、より大きな処 理システムの種々のコンポーネント間に冗長通信経路を 供給する1/Oシステム・エリア・ネットワークを更に 含む。これらの種々のコンボーネントは、CPU及びア サートされた周辺デバイス(例えば、マス記憶装置、プ リンタ、等)を含む。これらの冗長通信経路は、また、 40 より大きな総括処理システムを形成するサブーブロセッ サ間に存在することができる。処理システムのコンボー ネント間(例えば、第1のCPUと第2のCPUの間、 またはCPUと周辺デバイスとの間)の通信は、パケッ トに含まれるメッセージを形成しかつ送信することによ ってインプリメントされる。好ましい実施例では、各パ ケットは、64パイトのデータを含む。これらのパケッ トは、システム・エリア・ネットワーク構造 (サーバ・ ネットと呼ぶ)により送信またはソース・コンポーネン

デバイス) へ送られる。

【0005】 このシステム・エリア・ネットワーク構造 は、複数の相互接続リンクによって相互接続される多数 のルータ構成要素を含む。パケットのソースからパケッ トの宛先へパケットを送る、添付特許出願に開示された ルータは、それら自身パケットを発生しない。ルータ は、一つのリンク上の入力パケットを取り入れてかつそ れをその宛先に対して適切なリンク上に送り出すことに よってパケット・スイッチとして動作する。ルータ構成 要素は、処理システムの送信コンポーネントから宛先コ ンポーネントまでの適切なまたは利用可能な通信経路を 選択する責任がある。通信経路は、メッセージ・パケッ トに含まれる情報に基づく。それゆえに、ルータ構成要 素のルーティング能力(ケイパビリティ)は、周辺デバ イスへの通信経路を有するCPUsの1/Oシステムを 供給する。

【0006】添付特許出願に開示されたアーキテクチャ は、各ディスクを管理するためにディスク処理ペアを用 い、ディスク処理ペアの半分は、1次ディスク処理であ りかつ他の半分は、バックアップ・ディスク処理であ る。更に、SCSIチェイン上のディスクを制御しているデ ィスク処理は、二つのCPUsに制限されず、かつディ スク処理は、複数のCPUs中で走るように構成すると とができる。添付特許出願のサーバ・ネット雲が用いら れるときには、CPUs及びサーバ・ネット・アダプタ の両方は、CPUメモリに対する読取り及び書込みサー バ・ネット雲トランザクションを発生することができ る。図1は、記憶装置のアーキテクチャの一例を示す。 この構成は、添付特許出願に開示されたサーバ・ネット

(雪10を含む。ディスク/記憶コントローラ30及び3) 2と共にCPUs20、22、24及び26は、サーバ ・ネット雲10に接続される。サーバ・ネット・アダプ タ30及び32は、SCSIチップ40、42、44及び4 6と共に1/Oパケッタイザ(packetizers) 34及び3 6を含む。【/Oパケッタイザは、ネットワーク・プロ トコルからのデータ・パケットをバス・プロトコルに変 換する。この構成は、また、(合計12の記憶ディスク 100~105及び110~115に対して) 二つのsc SIチェイン120及び122をハング・オフしている(h anging off) $6 \neg OSCSI \neg (x 2 2) \land (x 2 2) \land$ 及び110~115を示す。ディスクは、1次ディスク 100 (\$A), 101 (\$B), 104 (\$E), 1 05(\$F)、111(\$D)及び114(\$C)及び ミラー・ディスク102(\$C)、103(\$D)、1 10(\$F)、112(\$B)、113(\$E)及び1 15(\$A)として構成される。4つのCPUs(CP U0 20、CPU1 22:CPU2 24及びCP U3 26)は、6つのディスク・ペア100~105 及び110~115を制御するディスク処理を収容す ト(例えば、CPU)から宛先構成要素(例えば、周辺 50 る。1次ディスク処理(\$A-P、\$B-P、\$C-

(4)

P、\$D-P、\$E-P及び\$F-P)及びバックアッ ブ・ディスク処理(\$A-A、\$B-B、\$C-B、\$ D-B、\$E-B及び\$F-B)は、4つのCPUs2 0、22、24及び26の中に散乱される。例えば、記 憶ディスク100(\$A)に対する1次ディスク処理1 30 (\$A-P)は、CPU0 20に配置されうる し、かつ記憶ディスク102(\$C ミラー)に対する バックアップ・ディスク処理133(\$C-P)は、C PU1 22に配置されうる。ディスク処理130~1 41は、二つのCPUs以上に(図1に示すように)配 10 置することができる。別の構成では、8つの記憶ディス ク・ペアは、(合計16の記憶ディスクに対して)二つ のSCSIチェインをハング・オフすることができ、かつエ キストラ(余分な)SCSIチップは、外部記憶デバイスに 対する各サーバ・ネット・アダプタに配置することがで きる。

5

【0007】添付特許出願に示したように、ディスク1 00に書込むためのCPU1 22に配置される要求処 理145に対して、要求処理145は、書込みデータ・ メッセージをCPU0 20に配置されたディスク処理 20 ク要求を送るCPUsの一つにおける手段、を含んでい 130にまず送る (ディスク処理130は、ディスク1 00を制御する)。次いで、ディスク処理130は、デ ータにわたりチェックサムを計算する。チェックサム は、データのブロックに対するデータ保全性が転送され ることを確実にする。次いで データのブロックは、サ ーバ・ネット雲10を通してCPU0 20からディス ク100に転送される。この転送が終了したときに、デ ィスク処理130は、要求処理145に応答する。 [0008]

【発明が解決しようとする課題】図2は、ディスク転送 30 の一例を示す。図2は、図1に含まれる同じ構成要素の ほとんどを有する。これらの構成要素に加えて、CPU 0 20に配置されるバッファ150及びCPU1 2 2に配置されるバッファ160が示されている。との例 では、要求処理及びディスク処理は、異なるCPUsに 配置される。これらの処理は、また、同じCPUに配置 されることもできる。段階1では、要求処理は、バッフ ァ160から\$Aディスク100にデータを書込むこと を欲する。従って、CPU0-20に配置された、ディ スク処理130が\$Aディスク100に対するディスク 処理なので、バッファ160に配置されたデータは、C PU0 20に配置されたバッファ150に送られる。 段階2では、ディスク処理130は、バッファ150に 配置されたデータをディスク100に書込む。段階3で は、ディスク100へのデータの転送が終了したので、 ディスク処理130は、要求処理145に応答する。 【0009】との構成では、データは、要求処理を有す るCPUから関連ディスク処理を有する中間CPUにコ ビーされ、そしてその中間CPUからディスクにコピー

の間中、類似するデータ・コピーを除去することが望ま しい。本発明の目的は、上記従来技術の問題に鑑み、C PUsと記憶ディスクとの間のデータの転送中に類似す るデータ・コピーを除去することができるシステムを提 供する。

6

[0010]

【課題を解決するための手段】本発明の上記目的は、デ ータを転送するデータ処理システムであって、要求CP Uを含んでいる複数の中央処理装置(CPUs):CP Usの一つが記憶装置へのアクセスを制御する少なくと も一つの記憶装置:複数のCPUsと記憶装置とを相互 接続するネットワーク;要求CPUによる記憶装置の直 接アクセスを供給し、要求CPUのバッファに対する仮 想メモリ・アドレスを生成しかつ記憶装置アクセス要求 と共に仮想メモリ・アドレスを、記憶装置へのアクセス を制御しているCPUsの一つに供給する要求CPUに おける手段、ワーク要求に応答しておりかつネットワー クを通してCPUsの一つと直接インターフェイスして いる記憶装置に仮想メモリ・アドレスを含んでいるワー るアクセス手段;を備え、データは、要求CPUと記憶 装置との間で直接転送されるデータ処理システムによっ て達成される。

【0011】本発明のデータ処理システムでは、直接ア クセスは、要求CPUに記憶装置から仮想メモリ・アド レスにおけるバッファ・メモリの中にデータを読取らせ るようにしてもよい。本発明のデータ処理システムで は、データは、それぞれが、宛先ノード識別、ソース・ ノード識別、仮想メモリ・アドレス、及び複数のデータ

・ワードを含んでいるデータ・パケットで送信されるよ うにしてもよい。本発明のデータ処理システムでは、記 憶装置は、転送のためのデータを含んでいるデータ・パ ケットのそれぞれが要求CPUに送信された後でCPU sの一つにアドバイスをする手段を含むようにしてもよ い。本発明のデータ処理システムでは、直接アクセス は、要求CPUに、データの転送のために仮想メモリ・ アドレスにおけるバッファをアクセスしている記憶装置 の中に書込ませるようにしてもよい。

【0012】本発明のデータ処理システムでは、アクセ 40 ス手段は、要求CPUのバッファに対する仮想メモリ・ アドレスを生成しかつ記憶装置アクセス要求と共に仮想 メモリ・アドレスをCPUsの一つに供給する少なくと も一つのソフトウェア・ルーチンを含むようにしてもよ 63.

[0013]

【作用】本発明は、データを転送するためのデータ処理 システムを供給する。このシステムは、ネットワークに よって相互接続された中央処理装置(CPUs)及び記 憶装置を含む。CPUsは、要求処理及び記憶処理(デ される。CPUsと記憶ディスクとの間のデータの転送 50 ィスク処理とも呼ばれる)を含む。記憶処理は、記憶装 (5)

置へのアクセスを制御する。ソフトウェア・ルーチン は、要求CPU(要求処理を含んでいるCPU)による 記憶装置への直接アクセスを供給するために用いられ る。要求CPUのバッファに対するサーバ・ネット仮想 メモリ・アドレスは、要求CPUに生成される。記憶装 置アクセス要求と共にサーバ・ネット仮想メモリ・アド レスは、記憶処理を含んでいるCPUに送られる。サー バ・ネット仮想メモリ・アドレスを含んでいるワーク要 求は、記憶処理から記憶装置に送られる。次いでデータ は、要求CPUと記憶装置との間に直接転送される。記 10 憶装置は、次いで、ワーク要求に応答する。 【0014】本発明の更なる態様及び特徴は、添付した

7

図面に関して取入れられるべき、本発明の以下の詳細の 説明を読むことにより当業者に明らかになるであろう。 [0015]

【実施例】本発明は、プロセッサ及び 1/0 通信に対す る接続性を供給するネットワークを介して高信頼システ ムにおける直接バルク・データ転送を供給する。この直 接データ転送は、要求処理を走らせているCPUとディ スク処理を走らせているCPUとの間のデータの複写を 20 除去すると同時にディスク処理ペア構成を維持する。そ れゆえに、データは、要求処理のバッファと記憶装置と の間で直接複写される。結果として、(1)データがデ ィスク処理のバッファに転送されないのでネットワーク 帯域幅は、セーブされ、(2)ディスク処理がそのバッ ファの中にデータを受け取らなくともよいのでコンテキ スト・スイッチ時間がセーブされ、(3)バッファ複写 が回避されるので、入力/出力(1/0)ラテンシー は、低減され、かつ(4)メッセージ・システムが要求 処理とディスク処理との間でデータを送らないのでワー 30 クは、メッセージ・システムから"負担が軽減され る"。このメッセージ・システムは、プロセッサ間通信 に用いられる。

【0016】図3は、コントローラが"ブッシング"(p ushing) しているときに発生するデータの転送を示して いる。例えば、データがディスク105からCPUメモ リヘ転送されるときに、サーバ・ネット・アダプタ30 は、CPUメモリにデータ170を "ブッシング" す る。これは、また、"読取り"オペレーションとも呼ば れる。この構成では、要求処理及びデータ処理の両方 40 は、CPU3 26に配置されている。このCPU3 26は、サーバ・ネット・アダプタ30に、データ転送 に関連付けられたパラメータ(例えば、遠隔ノード識 別)と共に、データ170を受取る、バッファ162に 対するサーバ・ネット仮想アドレス172を送る。サー バ・ネット仮想アドレス172は、バッファ162の物 理アドレスを取得するために用いる情報を含む。このサ ーバ・ネット仮想アドレス172は、後ほど物理アドレ スの中に変換して戻される。好ましい実施例では、サー

アドレスを決定するために一緒に用いられることが必要 であるオフセットとの両方を含む。従って、二つ以上の サーバ・ネット仮想アドレス172を一つのバッファに 対して設けることができる。サーバ・ネット仮想アドレ スは、全ての目的に対して参考文献として採り入れられ た添付特許出願により詳細に開示されている。バッファ 162は、要求処理に属する。転送に関連付けられたパ ラメータは、"ワーク要求"(work request)を介してC PU3 26からサーバ・ネット・アダプタ30に送ら れる。この情報で、サーバ・ネット・アダプタ30は、 I/Oデバイス (例えば、\$Fディスク105) から要 求処理のメモリに直接データ170を転送することがで きる。同様な構成で、CPUは、1/Oデバイス(ディ スク) に"書込む" ことができる。これは、サーバ・ネ ット・アダプタがCPUメモリからデータを"プリン グ" (pulling) している呼ばれる。この構成では、CP U3 26は、I/O空間に関連付けられたパラメータ と共に、データを含んでいるCPUバッファ162に対 するサーバ・ネット仮想アドレス172をサーバ・ネッ ト・アダブタ30に送る。再び、これらのパラメータ は、"ワーク要求"に含まれる。この情報で、サーバ・ ネット・アダプタ30は、CPUメモリからディスク・

8

デバイス105にデータを転送することができる。従っ て、データは、非ディスク処理を有するCPUと、関連 ディスク処理を走らせているCPUを通してデータを転 送しないディスクとの間で転送される。 【0017】サーバ・ネット雲を通して送られたパケッ ト (サーバ・ネット・パケットと呼ばれる) は、サーバ ・ネット・パケットに対するソース・ノード174及び 宛先ノード176を識別するヘッダを含む。この識別 は、ノード識別(ID)の形である。好ましい実施例で は、CPUs及び他の周辺デバイスだけがノードIdを 有する。各サーバ・ネット・パケット・ヘッダは、ま

た、パケットの型を示すトランザクション型フィールド を含む。パケット型が読取られるかまたは書込まれると きに、パケットは、宛先ノードから肯定応答(acknowled gement)を導き出す。読取りパケットに対して、この肯 定応答は、読取りを実行しているノードにリターンされ るべきデータを含む。書込みパケットに対して、この肯 定応答は、書込みオペレーションに対する成功または失 敗状態をリターンする。

【0018】サーバ・ネット読取り/書込みパケットで 指定されたサーバ・ネット・アドレスは、宛先ノードに おける物理アドレスではなく、その代わり、許可チェッ クされそして、許可チェックがパスしたならば、物理ア ドレスに変換される、アドレスである。このサーバ・ネ ット・アドレスは、上記で参照したサーバ・ネット仮想 アドレスである。許可検査は、例えば、ソース・ノード 識別妥当性検査、変換型検査(即ち、読取り/書込み許 バ・ネット仮想アドレス172は、頁番号と、関連物理 50 可)及びバウンド(bounds)検査の形である。アドレス妥

NetApp Ex. 1002, pg. 969

(6)

当性検査及び変換(AVT)表は、サーバ・ネット仮想 アドレスに適用された変換及び許可検査に用いられる。 ソース・ノードIDを確認(検査)するために、アクセ スしたAVTエントリのソースIDフィールドは、用い られるAVTエントリに対応するソースを指定する。と のソース IDフィールドは、不整合(mismatch)がアクセ スを否定するAVTエラー割込みを結果として生ずるよ うに、要求しているメッセージ・パケットに含まれるソ ース【Dと比較される。トランザクション型検査は、読 取りまたは書込みのためのアクセスが許可されることが 10 できるかどうかを決定するための検査を含む。パウンド 検査に対して、AVTエントリの下部バウンド・フィー ルド及び上部バウンド・フィールドは、アクセスが許可 されるかどうかを決定するためにオフセット値と比較さ

れる。この型の許可検査は、添付特許出願(例えば、そ の頁55~61、図13A~13C) に詳細に記載され ている。 【0019】データの転送を達成するために用いられる

ハードウェア直接メモリ・アクセス(DMA)エンジン は、また、ブロック転送エンジンとも呼ばれる。好まし 20 あるので、サーバ・ネット仮想アドレスを用いてデータ い実施例では、ブロック転送エンジンは、非同期でメモ

リ・バッファ上でチェックサムを計算することができ、 かつ少なくとも一つのDMAエンジンが各CPUに配置 される。上記したように、チェックサムは、転送される データのブロックに対してデータの一貫性を確実にす る。上記したように、CPU20、22、24または2 6は、サーバ・ネット雲にわたりデータのパケットを転 送するためにブロック転送エンジンにパッファを委ねる ことができる。更に、СРU20、22、24または2 クサムを配置するためにブロック転送エンジンにバッフ ァを委ねることができる。そして、好ましい実施例で は、SCSIチップ40に配置されたDMAエンジンは、 (ディスク "読取り" または "書込み" に対して) 各デ ータ転送に対して"ブッシング" (pushing) または"ブ リング" (pulling) を実行する。

【0020】上記したように、本発明の直接データ転送 が行われるときに、データは、要求発生CPUとディス ク処理を含んでいるCPUとの間で転送されない。代わ りに、サーバ・ネット仮想アドレスが生成されかつ用い 40 られる。このサーバ・ネット仮想アドレスは、直接デー タ転送を実行するためにサーバ・ネット・アダプタによ って用いられる。再び、この処理において二つの型のデ ータ転送が存在する。第1は、サーバ・ネット仮想アド レスを生成すること及び用いることを含むディスク書込 みオペレーションである。サーバ・ネット・アダプタ は、ディスク書込みに対して必要なオペレーションを行 うためにこのサーバ・ネット仮想アドレスを用いる。そ れゆえに、(要求処理バッファに対する)サーバ・ネッ

ッファをアクセスすることを必要とするサーバ・ネット ・アダプタに対するサーバ・ネット・ノードIDを指定 する。

【0021】ディスク書込みオペレーションに対して、 要求処理を走らせている発生CPUは、ディスク処理へ の要求を発行する前にデータのチェックサムをまず計算 する。要求処理がそのバッファに対してサーバ・ネット 仮想アドレスを生成した後、要求処理は、そのサーバ・ ネット仮想アドレスをディスク処理にパスする。ディス ク処理は、ソースID妥当性検査が失敗しうるので、要 求処理バッファをアクセスするためにこのサーバ・ネッ ト仮想アドレスを用いることができない。サーバ・ネッ

ト仮想アドレスを受け取った後、ディスク処理は、 (1)要求を発生しているCPU (要求処理を含んでい るCPU) に対するサーバ・ネット・ノード I Dへの処 理、及び(2)要求処理に関連付けられたバッファに対 するサーバ・ネット仮想アドレス、を指定しているサー バ・ネット・アダプタヘ"ワーク要求"を送る。サーバ ・ネット・アダプタは、それが書込みオペレーションで

を次いで"ブル"(pulls) する。このデータの転送の終 りで、(一般に割込みの形の)通知が、ディスク処理を 含んでいるCPUに送信して戻される。次いで、ディス ク処理は、データ転送の終了をそれに通知するために要 求処理に応答する。AVT表及びサーバ・ネット仮想ア ドレスに関する更なる情報は、添付特許出願に供給され ている。

【0022】第2の型のデータ転送は、ディスク読取り に対してである。図4は、ディスク読取りに対する直接 6は、チェックサムを計算しかつ別のバッファにチェッ 30 データ転送の一例を示している。段階11では、バッフ ァ150に対するサーバ・ネット仮想アドレスが生成さ れる。バッファ150は、要求処理146に関連付けら れる。段階12では、要求処理146は、要求をディス ク(Dp2)処理133へ送る。段階13では、ディス ク処理133は、ワーク要求をサーバ・ネット・アダプ タ30ヘワーク要求を送る。段階14では、サーバ・ネ ット・アダプタ30は、\$Fディスク105からバッフ ァ150へのデータの転送を実行する。段階14は、要 求データの全てがバッファ150へ送られるまで行われ

る。データ転送が終了したときには、サーバ・ネット・ アダプタ30は、段階15でディスク処理133に割り 込む。段階16では、ディスク処理133は、データ転 送が終了したことを要求処理146に知らせる。段階1 7では、要求処理を走らせている発生CPUは、バッフ ァのチェックサムを計算しそしてデータを受け入れる前 にそれを確認する。

【0023】ディスク書込みに対する直接データ転送 は、(1)要求がディスク処理に送られる前にチェック サムが要求処理によって計算され、かつ(2)データの ト仮想アドレスに対するAVTエントリは、要求処理バ 50 転送の方向がCPUメモリからディスクへであることを

除き、ディスク読取りに非常に類似している。図5は、 ディスク書込みに対する直接データ転送の一例を示して いる。段階21では、要求処理146は、チェックサム 計算を実行する。段階22では、要求プロセッサ146 は、バッファ150に対しかつチェックサム・バッファ に対してサーバ・ネット仮想アドレスを生成する。段階 23では、要求処理146は、その要求をディスク処理 133へ送る。段階24では、ディスク処理133は、 ワーク要求をサーバ・ネット・アダプタ130へ送る。 段階25では、サーバ・ネット・アダプタ30は、バッ ファ150からのデータ及びチェックサム・バッファか 10 らのチェックサムを\$Fディスク105へ転送する。要 求したデータの全てがバッファ150からディスク10 5へ転送された後、サーバ・ネット・アダプタ30は、 段階26でディスク処理133に割込む。段階27で は、ディスク処理133は、データ転送が終了したこと を要求処理146に知らせる。

11

.

۰.,

..... . .

> 【0024】直接データ転送に対するソフトウェアは、 ディスク・デバイスからの(または、に)要求処理を走 らせているCPUに(または、から)データを直接送ら せる。好ましい実施例において直接データ転送を実行す るために、デバイス・ハンドルが用いられる。とのデバ イス・ハンドルは、遠隔サーバ・ネット・ノードIDを データ転送に対するAVTエントリに供給する。とのノ ードIDによって識別されたサーバ・ネット・アダプタ のみがデータ転送に対するAVT表におけるエントリを アクセスすることができる。AVT表は、それが正しい ノードIDを有するサーバ・ネット・アダプタにアクセ ス可能であるように、要求CPUsバッファをサーバ・ ネット仮想アドレス空間にマップする。起動されたとき に、デバイス・ハンドルは、ノードIDを含むデータ転 送パラメータを指し示す。とのデバイス・ハンドルを取 得するために、"TSER_DEVINSTALL"とレッテルを貼ら れたサーバ・ネット・ノード・ルーチンが好ましい実施 例で用いられる。従って、遠隔サーバ・ネット・ノード に関連付けられたパラメータは、とのルーチンが呼出さ れるときにコードに指定される。

【0025】好ましい実施例では、システムは、データ 転送に対する要求が認識されるときに直接データ転送を ば、TSER_DEVREMOVE ルーチンを呼出すことによってリ ターンされる。第2の実施例では、デバイス・ハンドル 変換キャッシュに対する汎用(グローバル)デバイス・ ハンドルまたはスタック/モジュール/スロットが各C PUに配置される。この実施例では、TSER_DEVINSTALL 及びTSER_DEVREMOVE ルーチンは、呼び出されない。ユ ーザは、多くの方法で直接データ転送を用いるととの要 望を示すことができる。例えば、SETMODE 141は、デ

. .

12 をイネーブルできる。このSETMODE は、ユーザに、ディ スク処理キャッシュをバイパスするディスク・ファイル への大きな、非構成アクセスを彼らが要望することを指 定されることができる。別の例では、BULKREAD及びBULK WRITEは、バックアップ、復元、ダンプ、等が要求され るときに、内部ツールとして用いることができる。BULK READ及びBULKWRITE は、また、ディスク処理キャッシュ もバイバスする。それゆえに、BULKREADまたはBULKWRIT E 或いはSETMODE 141がファイル転送に対してイネー ブルされたならば、直接データ転送は、転送タスクを実 行するために用いられる。

【0026】好ましい実施例では、SETMODE 141が示 されたときに、メッセージは、そのキャッシュをフラッ シュするためにディスク処理に送られる。このSETMODE 要求への応答の一部として、ディスク処理は、それが直 接データ転送を支持することができるファイル・システ ムに対して指示(indication)をリターンする。ディスク 処理は、また、二つのサーバ・ネットIDsをファイル

- ・システムにリターンする。これらのサーバ・ネットI 20 Dsは、関連ディスク及びそのミラー・ディスクへの二 つの主要(1次)経路を構成する。 ディスク・デバイス への書込みを行うときに両方のサーバ・ネットIDが用 いられ、かつーつのサーバ・ネットIDのみが読取りオ ペレーションに対して用いられる。ファイル・システム がディスク処理から応答を受け取るときに、それは、応 答を解読しかつサーバ・ネット・コードを二つのサーバ ・ネットIDsに設置するために直接データ転送ルーチ ンを呼出す。
- 【0027】同様に、BULKREADまたはBULKWRITE が指示 30 されたときに、ファイル・システムは、通常のバルク・ データ転送要求をディスク処理に送る。可能な場合に は、ディスク処理は、それが直接データ転送を支持する ことができることを示しているファイル・システムに応 答する。この時には、ディスク処理は、また、関連ディ スク及びそのミラーへの二つの主要経路を構成する二つ のサーバ・ネート I Dをリターンする。次いで、ファイ ル・システムは、後続のバルク・データ転送呼出しに対 して直接データ転送を用い、かつまたサーバ・ネット・ 起動しかつTSER_DEVINSTALLを実行する。直接データ転 40 接データ転送ルーチンを呼出す。(二つサーバ・ネット コードを二つのサーバ・ネットIDに設置するために直 【 d を設置する)直接データ転送セッション確立の一部 として、直接データ転送ルーチンは、また、FLEXPOOLか らの転送情報ブロック(TIB)に対する空間も獲得す る。TIBは、直接データ転送ルーチンとサーバ・ネッ ト・コードとの間のインターフェイスに用いられる。 T
- IBは、また、チェックサム計算を行うためにサーバ。 ネット・コードがDMAエンジンを用いるということを 要求するために直接データ転送ルーチンによっても用い ィスク・ファイル転送に対する大きなデータ転送モード 50 ションが同期であるので、単一のTIBが用いられる。 られる。好ましい実施例では、チェックサム・オペレー

13 FLEXPOOLは、メモリ管理に対して空間を割り当てる。 【0028】図6は、どのように二つのサーバ・ネット IDが、ディスク及びそのミラー・ディスクへの二つの 経路に対して用いられるかを示している。好ましい実施 例では、二つのサーバ・ネットIDsは、SCSIチップ4 0及び42に関連付けられる。図6に示すように、これ らのSCSIコントローラ・チップ40及び42は、ディス ク100及びそのミラー・ディスク115へのアクセス を供給する。好ましい実施例では、フォールト・フリー (無欠陥)システムは、次のものを備えている: CPU 0 20及びCPU1 22;二つのサーバ・ネット雲 10及び12;ディスク及びそのミラー・ディスク14 への1次(主要)経路及びディスク及びそのミラー・デ ィスク16へのバックアップ経路:サーバ・ネット・ア ダブタ30及び32;SCSIチップ40、42、44及び 46:ディスク100及びそのミラー・ディスク11 5;チェイン120及び122。この構成では、システ ムの全てのコンポーネントは、バックアップとして少な くとも一つの冗長コンボーネントを有する(例えば、デ ィスク100は、バックアップ・ミラー・ディスク11 20 接データ転送を行っているときに、デバイス・ハンドル 5を有する)。従って、データ書込みオペレーションの 間中、全てのデータ転送は、エラーが発生しかつ正しい データが一つのディスクからアクセスすることができな いならば、そのデータもまた、アクセスのために別のデ ィスクに配置されるように二つのディスク(ディスク及 びそのミラー・ディスク) に対してなされる。この構成 は、もしあれば、データの汚染を結果としてほとんど生 じない。ディスク読取りオペレーションの間中、直接デ ータ転送ソフトウェアは、ディスク100または115 の一つのみによってアクセスのためにデータ・バッファ 30 がサーバ・ネット・コードを呼出すことによって生成さ をマップする。それゆえに、バッファは、一つのサーバ ・ネット仮想アドレス空間の中にだけマップされる。 【0029】代替実施例では、4つのサーバ・ネット】 Dが直接データ転送のために用いられる。この構成で は、データ・バッファは、全ての4つのSCSIコントロー ラ・チップ40、42、44及び46によるアクセスに 対するサーバ・ネット仮想アドレス空間の中に冗長的に マップされなければならない。これは、ディスク処理に に対してデータ転送要求を発行させる。直接データ転送 40 支援ソフトウェアは、ソフトウェア・ルーチンのライブ ラリとして構成される (ルーチンと呼ばれる)。好まし い実施例では、ファイル・システムは、これらルーチン へのクライアントである。それゆえに、ファイル・シス テムが直接データ転送が起動されることを決定したとき に、それは、バッファをマップしかつチェックサム計算 を行うために必要な動作を起こすルーチンを呼出す。直 接データ転送ルーチンが行われたときに、ファイル・シ ステムは、メッセージをディスク処理を含んでいる適切 なCPUに送るためにメッセージ・システムを用いる。 50 ク処理は、応答データ・バッファ及びチェックサム・バ

- 14 【0030】図7は、直接データ転送を有するシステム ・ソフトウェア階層化の一例である。図7に示すよう に、ファイル・システム210は、直接メッセージ・シ ステム230を呼出すことができかつメッセージ・シス テムを呼出す前に直接データ転送ライブラリ220のル ーチンを呼出すことができる。ファイル・システム21 0は、フラグ・イネーブリング直接データ転送が設定さ れたときに直接データ転送ライブラリ220を呼出す。 先に示したように、このフラグは、SETMODE 141またはB 10 ULKREAD/BULKWRITEが実行されるときにセットされる。 直接データ転送がFILE__CLOSE 時間でイネーブルされた ならば、ファイル・システムは、直接データ転送セッシ ョンを終了するために直接データ転送ルーチンを呼出 す。これは、直接データ転送ルーチンに、サーバ・ネッ ト・コードと二つのサーバ・ネットIDとを分解させ る。FILE_CLOSE 時間は、これ以上のファイルが転送さ
 - れないことを示す。 【0031】本発明の別の実施例では、同じCPUにお ける複数の処理が同じディスクまたはテープに対して直 ・キャッシング・スキームが用いられる。これは、CP Uにおける同じサーバ・ネットIDを指し示すデバイス ・ハンドルの複製を回避する。デバイス・ハンドル・キ ャッシング・システムが用いられるときには、直接デー タ転送ルーチンは、直接データ転送セッションが確立さ れたときにデバイス・ハンドルがCPUに存在するかど うかを調べるためにチェックする。デバイス・ハンドル が既に存在しているならば、そのデバイス・ハンドルが 用いられる。さもなければ、新しいデバイス・ハンドル

れる。FILE_CLOSE 時間では、デバイス・ハンドルは、 除去されない。

【0032】読取りデータ転送オペレーションに対し て、チェックサム及び妥当性検査は、データ転送の終了 後に行われる。好ましい実施例では、直接データ転送起 動ルーチンは、(1)チェックサム・バッファを割り当 て、(2)サーバ・ネット仮想アドレス空間の中に要求 プロセッサのバッファをマップし、かつ(3)ファイル ・システムにリターンする。マッピングは、サーバ・ネ ット・アダプタにサーバ・ネットの1次(主要)経路に わたりデータをプッシュさせるために行われる。このマ ッピング・オペレーションは、要求CPUのメモリがプ ロセッサのキャッシュと一貫しているようにするプロセ ッサ・キャッシュ・スウィーブを含む。ファイル・シス テムは、マップされたサーバ・ネット仮想アドレスをそ の要求制御領域に組込む。次いで、関連メッセージは、 適切な媒体サーバ処理(ディスク処理またはテープ処 理) に送られる。要求処理からのこのメッセージは、転 送が直接データ転送であることを示す。次いで、ディス

15 ッファは、サーバ・ネット・アダプタによるアクセスに 対してマップされることを知る。ディスク処理は、 (1) どのオペレーションを実行すべきか及び(2)指 定されたアドレスにおける宛先CPU(要求処理を含ん でいるCPU)に読取りデータ及びチェックサムを配置 すること、をそれに報告するサーバ・ネット・アダプタ に指令を発行する。サーバ・ネット・アダプタは、デー タ転送が終了したときにディスク処理を含んでいるCP Uに割込む。この構成は、図4に示されている。 【0033】好ましい実施例では、サーバ・ネット仮想 10 アドレス空間の中への要求プロセッサのバッファのマッ ピングは、直接データ転送ルーチンによって行われる。 これらのサーバ・ネット仮想アドレスは、ディスク処理 へ転送される。この転送を容易にするために、直接デー タ転送ルーチンは、それがディスク処理を含んでいるC PUに送る要求にサーバ・ネット仮想アドレスを組込む ファイル・システムにサーバ・ネット仮想アドレスをリ ターンする。データ転送が終了したときに、サーバ・ネ ット・アダプタは、要求が行う割込みを介してディスク 処理を通知する。要求処理が、データ転送終了したとい 20 うメッセージを受け取ったときに、それは、読取り要求 の終了を処理するために直接データ転送ルーチンを呼出 す。次いで、呼出された直接データ転送ルーチンは、要 求CPUsバッファに対する適切なチェックサムを計算 するためにサーバ・ネット・コードを呼出す。このチェ ックサム・オペレーションは、ブロッキング・オペレー ションである。従って、処理は、チェックサム・オペレ ーションが処理中の間、中断される。ルーチンは、チェ ックサム計算が終了したときに呼出し処理をアンブロッ クする(ブロックしない)。次いで、直接データ転送ル 30 ーチンは、計算されたチェックサムがサーバ・ネット・ アダプタによってリターンされたチェックサムと一致す ることを確認する。次いで、ルーチンは、呼出しファイ ル・システム・ルーチンへ成功またはチェックサム・エ ラー指示のいずれかをリターンする。 【0034】図8は、直接データ転送を有する読取り要 求経路での処理フローを示す。段階300では、アプリ ケーションは、読取り要求に対するファイル・システム を呼出す。段階302では、ファイル・システムは、要 求セクションを準備しかつ直接データ転送ルーチンを呼 出す。段階304では、直接読取り起動ルーチンは、FL EXPOOLからのチェックサム・バッファを割り当てる。段 階306では、直接読取り起動ルーチンは、サーバ・ネ ットにわたりサーバ・ネット・アダプタへのバッファの アクセスをイネーブルするために要求CPUsバッファ をマップし、かつサーバ・ネット仮想アドレスをファイ ル・システムにリターンする。段階308では、ファイ ル・システムは、ディスク処理へメッセージを送るため にメッセージ・システムを呼出す。このメッセージは、

١

仮想アドレスを含む。段階310では、ディスク処理 は、サーバ・ネット・アダプタへワーク要求を発行す る。このワーク要求は、読取りデータ及びチェックサム を、要求処理を含んでいるCPUに配置するためのもの である。段階312では、サーバ・ネット・アダプタ は、データ転送を実行しそして終了通知でディスク処理 に割込む。段階314では、ディスク処理は、要求処理 のメッセージに応答する。

16

【0035】図9は、直接データ転送を伴う読取り応答 経路に対する処理フローを示す。段階320では、ディ スク処理の応答は、要求処理のメッセージをキューにさ せ、かつ要求処理が起動される。段階322では、要求 処理が起動しかつチェックサムを確認する。段階324 では、直接読取り終了ルーチンは、DMAエンジンに対 するチェックサム計算をキューするためにサーバ・ネッ ト・コードを呼出す。次いで、呼出し処理を中断する。 DMAエンジンは、次いで、チェックサム計算を実行す る。段階326では、DMAエンジン・チェックサム計 算終了割込みは、サーバ・ネット・コードに要求処理を アンブロックさせる。段階328では、直接データ転送 ルーチンは、サーバ・ネット・アダプタによってデポジ ット(配置)されたチェックサムで計算されたチェック サムを確認する。段階330では、直接データ転送ルー チンは、FLEXPOOLにチェックサム・バッファをリターン しかつファイル・システムに対するチェックサム比較の 成功または失敗をリターンする。段階332では、好ま しい実施例では、ファイル・システムは、比較が成功で あれば、要求処理ヘリターンするか、または、チェック サム・エラーが発生したならば、直接データ転送なしで 再度試みる。

【0036】書込みデータ転送オペレーションに対し て、チェックサムは、データが転送される前に計算され る。ファイル・システムは、直接書込み起動ルーチンを 呼出しかつ要求CPUのバッファのアドレスを供給す る。直接データ転送ルーチンは、チェックサム・バッフ ァをまず割り当てかつ関連バッファ(要求データ及びチ エックサム・バッファ)をサーバ・ネット仮想アドレス 空間の中にマップする。書込みオペレーションに対し て、バッファは、ディスク及びそのミラーの二つの経路

40 によりアクセスに対してサーバ・ネット仮想アドレス空 間の中にマップされる。これがミラーされた書込みであ れば、両方の関連サーバ・ネット・アダプタは、これら のバッファをアクセスする。ミラーされた書込みは、好 ましい実施例で用いられる。

【0037】次いで、直接データ転送ルーチンは、バッ ファのチェックサムを計算するためにサーバ・ネット・ コードを呼出す。サーバ・ネット・コードは、要求CP UのDMAエンジンにチェックサム計算を次いでキュー しかつチェックサム計算の終了まで呼出し処理をブロッ 要求セクションに組込まれるバッファのサーバ・ネット 50 クする。DMAエンジンは、指定したチェックサムを計

算しかつ合成チェックサムをチェックサム・バッファに 配置する。チェックサム計算に対する終了割込みは、サ ーバ・ネット・コードによって次いでフィールドされ る。終了割込みは、その時に要求処理をアンブロックす る。直接データ転送ルーチンは、ファイル・システムに 4つのサーバ・ネット仮想アドレスをリターンすること によって処理を再開する。これらのサーバ・ネット仮想 アドレスの二つは、要求CPUのバッファに対応する。 他の二つのサーバ・ネット仮想アドレスは、チェックサ ム・バッファに対応する。ファイル・システム書込みル 10 ーチンは、これらの4つのサーバ・ネット仮想アドレス を、そのメッセージの要求制御セクションの中に組込み そして関連メッセージをディスク処理へ送るためにメッ セージ・システムを呼出す。好ましい実施例では、デー タ汚染を回避するために、要求処理バッファは、ディス ク読取りが実行されるときに一つのサーバ・ネット・ア ダブタにだけマップされる。

17

【0038】ディスク処理は、この直接データ転送書込 み要求の受け取りにより、SCSIコントローラへ適切なワ ーク要求を送る。とのワーク要求は、データ及びチェッ 20 アンマップし、チェックサム・バッファの割り当てを解 クサム・バッファが要求処理を含んでいるCPUから来 ることを指定するが、サーバ・ネット・アダプタからの 要求終了割込みは、ディスク処理を含んでいるCPUに 行くべきであることを指定する。次いで、サーバ・ネッ ト・アダプタは、要求処理のCPUから書込みオペレー ションに対するデータをブルする。次いで、データは、 物理的媒体に書き込まれ、そしてディスク処理は、終了 により割込みを介して通知される。ディスク処理は、1 次及びミラー・ディスクの半分の両方からの終了割込み を待つ。両方のディスクがオペレーションを終了した 30 後、ディスク処理は、要求処理のメッセージに応答す る。

【0039】ディスク処理によって送られた応答が要求 処理のCPUに到着したとき、CPUは、要求処理を起 動する。次いで、ファイル・システムは、書込み終了を 処理するために直接データ転送ルーチンを呼出す。との 場合には、直接データ転送ルーチンは、サーバ・ネット 仮想アドレス空間からのバッファをアンマップ(unmaps) し、チェックサム・バッファの割り当てを解除し、かつ ファイル・システムにリターンする。次いで、ファイル ・システムは、そのユーザに書込み要求の終了を通知す る。図10は、直接データ転送を伴う書込み要求経路に 対する処理フローを示す。段階350では、アプリケー ションは、書込みオペレーションに対するファイル・シ ステムを呼出す。段階352では、ファイル・システム は、直接データ転送書込み起動ルーチンを呼出す。段階 354では、直接データ転送書込み起動ルーチンは、FL EXPOOLからのチェックサム・バッファを割り当てる。段 階356では、直接データ転送書込み起動ルーチンは、 二つのコントローラ経路のよるアクセスに対する要求C 50 は、第1のエラーに遭遇した後バッファをアクセスする

PUのバッファ及びチェックサム・バッファをマップす る。次いで、ルーチンは、チェックサム計算を行うため にサーバ・ネット・コードを呼出す。段階358では、 サーバ・ネット・コードは、チェックサム計算をDMA エンジンにキューしかつ要求処理を中断する。段階36 0では、終了割込みは、サーバ・ネット・コードに要求 処理を再開させかつ直接書込み起動ルーチンにリターン させる。段階362では、直接データ転送書込み起動 は、要求及びチェックサム・バッファのサーバ・ネット 仮想アドレスをファイル・システムにリターンする。段 階364では、ファイル・システムは、これらのサーバ ・ネット仮想アドレスをその要求制御領域に組込みかつ このメッセージをディスク処理へ送る。 【0040】図11は、直接データ転送を伴う書込み応 答経路に対する処理フローを示す。段階370では、コ ードは、要求処理を起動する。段階372では、ファイ ル・システムは、直接データ転送書込み終了ルーチンを 呼出す。段階374では、この直接データ転送ルーチン は、サーバ・ネット仮想アドレス空間からのバッファを 除してリターンする。段階376では、ファイル・シス テムは、アプリケーションに書込み終了通知をリターン する。好ましい実施例では、チェックサム・バッファに 対する空間は、直接データ転送ライブラリ・ルーチンに よって割り当てられる。この空間は、FLEXPOOLから割り 当てられる。代替実施例では、ファイル・システムは、 チェックサム・バッファに対する空間を割り当てる。チ ェックサム・バッファ・サイズは、要求CPUのバッフ ァ・サイズ及びセクタ/ブロック・サイズに依存する。 【0041】好ましい実施例では、直接データ転送オペ レーションを起動するファイル・システム・クライアン トは、また、そのオペレーションを取り消すこともでき る。この取消しは、データ転送の終りでまたは顕著なデ ータ転送要求が存在する間に行うことができる。この方 法で直接データ転送オペレーションが取り消されると き、ファイル・システムは、取消しを実行するために直

40 れらのプールにリターンすることに対して責任がある。 ファイル・システムは、次いで、取消し通知を適切なデ ィスク処理へ送る。これら二つのオペレーションが終了 した後、直接データ転送オペレーションが取り消されと 考えられる。直接データ転送ルーチンがパッファをアン マップするとき、サーバ・ネット・アダプタは、それが このバッファをアクセスすることを試みるならばエラー に遭遇する。これらのエラーは、サーバ・ネット・アダ ブタ及び要求処理を含んでいるCPUの両方に報告され る。好ましい実施例では、サーバ・ネット・アダプタ

接データ転送ルーチンを呼出す。このルーチンは、サー

バ・ネット仮想アドレス空間からのバッファをアンマッ

プすることに対しかつ関連チェックサム・バッファをそ

ことを停止する。 ., 【0042】好ましい実施例では、システムにおける全 てのCPUsのサーバ・ネットIDは、ファームウェア で登録される。との登録は、ファームウェアにおける "セット・サーバ・ネット・パラメータ"メールボック ス指令の形である。とのメールボックス指令に応じて、 ファームウェアは、8ビット・サーバ・ネット・ハンド ルをリターンする。このハンドルは、ファームウェアに 対するホスト・プロセッサを識別するためにSCSIモジュ ール・ドライバによって用いられる。とのサーバ・ネッ 10 トIDsの登録は、要求プロセッサ(要求処理を含むプ ロセッサ)と記憶装置(ディスクを含む装置)との間で 直接データ転送を許容する。上記で説明した例は、要求 処理及びディスク処理が異なるCPUsに配置される場 合だけを考慮した。これら二つの処理が同じCPUに配 置されるならば、直接データ転送は、まだ用いることが できる。この例で直接データ転送が用いられるときに、 要求処理とディスク処理との間のバッファのCPUコピ ーは、まだ回避される。従って、また、直接データ転送 は、要求処理及びディスク処理の両方が同じCPUに配 20 ルーチンによって用いられる情報を含む。との情報は、 置されるときにも望ましい。 【0043】上記の例では、ディスクは、記憶デバイス

として用いられたが、直接データ転送に対してあらゆる 記憶デバイスを用いることができる。例えば、直接デー タ転送は、不必要なデータ・コピーを回避するためにテ*

19

* ープ | / Oに用いることができる。その | / Oがチェッ クサム計算を含まないならば、直接データ転送は、ディ スクの場合よりも簡単である。テーブ処理が直接データ 転送も支持するならば、バックアップ及び復元施設は、 この特徴を利用することができる。例えば、ディスク処 理の場合、テーブ処理及びバックアップ/復元処理は、 3つの異なるCPUsに全て分散され、直接データ転送 は、二つの不必要なバッファ・コピーを回避しうる。好 ましい実施例では、次に示すソフトウェア・コードの抜 粋は、直接データ転送ライブラリにおけるインターフェ イス・ルーチンを供給する。第1の抜粋は、直接データ 転送セッション開始ルーチン (このパラグラフの真下を 参照)に対するものである。このルーチンは、それが直 接データ転送要求を支持することができるディスク処理 からの指示をそれが受け取るときにファイル・システム によって呼出される。ディスク処理は、この指示を有す るSETMODE 141/バルク・データ転送要求に応答す る。ディスク処理からの応答は、また、サーバ・ネット 1Ds、パケッタイザ型、等のような、直接データ転送 ファイル・システムによって直接データ転送セッション 開始ルーチンにバスされる。 [0044]

20

【表1】

| メームに を回避するために ノネ |
|--|
| |
| Returns 0 upon success |
| an error code upon failure |
| iop_cookie is an input pointer to the area that the IOP returned to the |
| File System to pass on to the Direct IO routines. |
| |
| The File System should not care |
| about the internal format of this area. The format of this area would be |
| an agreement between the IOPs and the Direct IO routines. This area |
| will contain the Tnet IDs of the controller, the type of the packetizer |
| in the controller, etc. |
| |
| directio_cookie is a pointer to an area where directio can store some |
| of its context for the directio session. Aside from allocating storage for |
| this area, the File System should not care about the format of this area. |
| |
| The size of the cookie areas is TBD. |
| |
| ctIO_Session_Start(void *iop_cookie, void *directio_cookie); |
| |
| look at iop cookie and see how many tnet ids are in it. |
| call tser_dev_install to install these thet ids. Ask tser_dev_install not to |
| worry about allocating interrupt and barrier AVTs. |
| call tser_dev_set_packetizer to set the packetizer to the type specified |
| in the iop_cookie. |
| call tser_dev_set_thetid to set the thet id in the installed device handle. |
| store the returned device handles in the directio cookie area. |
| allocate a Tib from FLEXPOOL and store the TIB address in the |
| directio_cookie area. |
| Greend_COOKIe area. |
| |
| |

直接データ転送セッション終了ルーチンは、FILE_CLOS 能にするために実行されるときにファイル・システムに E時間でまたはSETMODE 141が大きいデータ転送を不 50 よって呼出される。

(11)

(12)

directio_session_start call.

特開平9-185594 22

[0045]

* *【表2】

directio_cookie is a pointer to the area that was initialized during the

※【0046】

【表3】

7 int DirectIO_Session_End(void *directio_cookie) łt call tser_dev_remove to uninstall the Tnet IDs. deallocate the TIB buffer by returning it to the FLEXPOOL. [)

Returns 0 upon success

an error code upon failure.

直接読取り開始ルーチンは、直接データ転送読取り要求 を起動する前にファイル・システムによって呼出され る. Ж

21

••

•• ••

••

| r | |
|---------|--|
| •• | Returns 0 upon success |
| •• | an error code upon failure. |
| •• | and the strength of the strength os strength of the strength os strength of the strength os strength o |
| •• | directio_cookie is a pointer to the direct to session information that was |
| •• | initialized during directio session start. |
| | butter is a pointer to the buffer into which data should be read. |
| •• | buffer size is the size of the above buffer. |
| •• | tool warders is a pointer to an array of two 32 bit integers. Two thet |
| •• | wither addresses will be deposited there by Direct_Head_Stan. |
| •• | These two that vaddrs then need to be copied to the Request Control |
| •• | and sent on to the IOP. |
| | wave buffer is a pointer to a 32 bit integer location. Direct_Read_Start |
| •• | deposits the address of the xsum buffer it allocated in this location. |
| •• | This address needs to be passed to Direct_Read_End or |
| •• | Direct_Read_Abort. |
| ·/ | |
| int Dir | ect_Read_Stan(void *directio_cookie, void *buffer, int buffer_size, void *tnet_vaddrs, void *xsum_buffer) |
| (| |
| | *xsum_buffer = allocate the checksum buffer from the Flex Pool. |
| | map the user buffer and the checksum buffer for write access by the device handle stored in the directio_cookie. |
| | deposit the two tnet virtual addresses returned by the map routine into the |
| | area pointed at by thet_vaddrs. |
| 1 | |

直接読取り終了ルーチンは、それがディスク処理から直 接データ転送読取り要求に対する応答を受け取るときに ファイル・システムによって呼出される。ディスク処理 40 【0047】 応答が成功を示すならば、直接読取り終了ルーチンは、 チェックサム妥当性検査を行う。全ての場合に、直接読

取り終了ルーチンは、バッファをアンマップしかつチェ ックサム・バッファの割り当てを解除する。

【表4】

| | (13) | |
|--|--|-------------|
| 23 | | 特開平9-185594 |
| | | 24 |
| an error code upon failure. C | ne such failure could be checksum r | |
| that wadde t | ne sour failure could be checksum n | nismatch. |
| during the call to Direct_r | vo lnet virtual addresses that were cri ead_start. | eated |
| the read request cost but | code that the IOP returned in its res | ponsa to |
| xsum_buffer is the 32 bit addres. | ne File System. s of the checksum buffer that Direct | Bead Star |
| 1, | | |
| int Direct_Read_End(void *directio_cooki | e. void "triet_vaddrs, int ion, returned | et et et e |
| n n | (old xsolin_boller) | _Status, |
| unmap the two thei virtual addres | ses listed in the tnet_vaddrs array. | |
| if (iop_returned_status == succes | s) | - |
| use the TIB from the directio c | • | |
| | | |
| compare device returned chec set return value. | sum to calculated checksum, | |
| | | |
| return xsum_buffer to FLEXPOOL return return_value | | |
| | | |
| | | |
| 直接書込み開始ルーチンは、直接データ転送書込み要求 を起動する前にコーノリーン ママ | | |
| 「「「「「」」、「」」、「」、「」、「」、「」、「」、「」、「」、「」、「」、「 | * [0048] | |
| る。 In ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ | 【表5】 | |
| l l l l l l l l l l l l l l l l l l l | | |
| Returns 0 upon success. Otherwise an error code is re | | |
| 1 | | |
| directio_cookie is a pointer to the ar | ea of memory that belongs to Direct | 10 |
| | c Cystem, | |
| OUTIER IS a pointer to the user buffer | hat is being written to the media. | |
| thei_vaddrs is a pointer to an array | | |
| be allocated by the file system. D | irect 10 routines will deposit four The | 15:10 M |
| buffer. The FS needs to convite | two for the xsum buffer and two for the four the four the four the two for the two for the four the fo | he user |
| the IOP. | e lour into the request control it send | is to |
| xsum_butter is a pointer to a 32 bit in | cation where Direct_Write_Start will | |
| 10 be passed to Direct When a | | is |
| •/ | no or Dilect_write_Abort. | |
| int Direct_Write_Start(void *directio_cookie. vo | id "buffer, int buffer_size, | |
| | vold "thet_vaddrs, void "xsum_bu | ffer) |
| *xsum_buffer = allocate a xsum buffer call the Tnet millicode map routines to access by the disk and its m | from the FLEXPOOL. | |
| access by the disk and its m | irror. | |
| I uepuşli ine i nei virtual addrasson retu | madel i | |
| use the TIB whose address we stored call iser_transfer to calculate checksur | n the directio_cookie. | |
| \ ' | | |
| 直接書込み終了ルーチンは、直接データ転送書込み要求 への応答がディスク加速からアリンティン | | |
| ニー・ハイル決心の受け取られていた。 | [0049] | |
| ル・システムによって呼出される。 | 【表6】 | |
| - • | | |

•

.; ;

•

.

,

- se e thateverments

;

特開平9-185594 25 26 Returns 0 upon success. •• an error code is returned otherwise. •• directio_cookie is a pointer to the area of File System memory where directio .. •• session information is stored. tnet_vaddrs is a pointer to an array of four 32 bit ints. This is the same as the •• •• array which was passed into direct_write_start. .1 int Direct_Write_End(void *directio_cookie, void *tnet_vaddrs, void *xsum_buffer) ł call thet millicode to unmap the four thet virtual addresses listed in tnet_vaddrs. deallocate xsum_buffer. ł

直接読取りアボート・ルーチンは、それがディスク処理 に送った直接データ転送読取り要求をそれが取り消した 後にファイル・システムによって呼出される。ディスク 処理は、取消しを知らされ、そして要求をクリーンにす*

*るために直接データ転送ルーチンが呼出される。 [0050] 【表7】

Returns 0 upon success. an error code is returned otherwise. directio_cookie is a pointer to the area of the File System memory where directio session information is stored. tnet_vaddrs is a pointer to an array of two 32 bit ints. This is the same as the array which was passed into direct_read_start. xsum_buffer is the 32 bit address of the checksum buffer that Direct_Read_Start allocated. int Direct_Read_Abort(void *directio_cookie, void *tnet_vaddrs, void *xsum_buffer) call thet millicode to unmap the two thet virtual addresses listed in tnet_vaddrs. deallocate xsum_buffer.

直接書込みアボート・ルーチンは、それがディスク処理 に送った直接データ転送書込みメッセージをそれが取り 消した後にファイル・システムによって呼出される。デ ィスク処理は、取消しについて知らされ、そして要求を※

※クリーンにするために直接データ転送ルーチンが呼出さ れる。 (0051)【表8】

| r . | · |
|----------|---|
| •• | Returns 0 upon success. |
| •• | an error code is returned otherwise. |
| •• | |
| •• | directio_cookie is a pointer to the area of File System memory where directio |
| •• | session information is stored. |
| •• | tnet_vaddrs is a pointer to an array of four 32 bit ints. This is the same as the |
| •• | array which was passed into direct_write_start. |
| •• | xsum_buffer is the 32 bit address of the checksum buffer allocated by |
| •• | Direct_Write_Start. |
| ' | |
| int Di | ect_Write_Abort(void *directio_cookie, void *tnet_vaddrs, void *xsum_buffer) |
| (| |
| • | call thet millicode to unmap the four thet virtual addresses listed in |
| | thet_vaddrs. |
| | deallocate xsum_buffer. |
| } | |

上記したように、チェックサムは、各CPU内のブロッ ックサムは、CPUの介入なしで、非同期で計算すると ク転送エンジンを用いて計算される。それゆえに、チェ 50 とができる。全てのCPUのソフトウェア・サブーシス

(14)


テムは、チェックサム計算を実行することに対して責任 *る。 がある。代替実施例では、チェックサム計算は、ファイ ル・システム・コードで実行することができる。この例 では、サーバ・ネット・コードが非同期インターフェイ スだけを供給するので、割込みハンドラは、チェックサ ム計算の終了割込みを処理するために用いられる。別の 実施例では、サーバ・ネット・コードは、同期インター フェイスを供給する。この構成では、チェックサムは、 割込みハンドラなしでファイル・システム・レイヤにお いて実行することができる。 10 【0052】本発明の全てかつ完全な開示がなされると 同時に、種々の代替及び変更が、特許請求の範囲の範疇 から逸脱することなく本発明の種々の態様に対してなさ れうるということが当業者に明らかになるであろう。 [0053] 【発明の効果】本発明のデータ処理システムは、データ を転送するデータ処理システムであって、要求CPUを 含んでいる複数の中央処理装置(CPUs);CPUs の一つが記憶装置へのアクセスを制御する少なくとも一 つの記憶装置;複数のCPUsと記憶装置とを相互接続 20 するネットワーク;要求CPUによる記憶装置の直接ア クセスを供給し、要求CPUのバッファに対する仮想メ モリ・アドレスを生成しかつ記憶装置アクセス要求と共 に仮想メモリ・アドレスを、記憶装置へのアクセスを制 御しているCPUsの一つに供給する要求CPUにおけ る手段、ワーク要求に応答しておりかつネットワークを 通してCPUsの一つと直接インターフェイスしている 記憶装置に仮想メモリ・アドレスを含んでいるワーク要 求を送るCPUsの一つにおける手段、を含んでいるア クセス手段;を備え、データは、要求CPUと記憶装置 30 との間で直接転送されるので、CPUsと記憶ディスク との間のデータの転送中に類似するデータ・コピーを除 去することができる。 【図面の簡単な説明】 【図1】記憶装置アーキテクチャの一例を示す図であ *


27

【図2】ディスク転送の一例を示す図である。 【図3】コントローラが"プッシング"しているときに 発生するデータの転送を示す図である。 【図4】ディスク読取りに対する直接データ転送の一例 を示す図である。 【図5】ディスク書込みに対する直接データ転送の一例 を示す図である。 【図6】どのように二つのサーバ・ネット I Dがディス ク及びそのミラー・ディスクへの二つの経路に対して用 いられるかを示す図である。 【図7】直接データ転送を伴うシステム・ソフトウェア 階層化の一例である。 【図8】直接データ転送を伴う読取り要求経路を有する 処理フローを示す図である。 【図9】直接データ転送を伴う読取り応答経路に対する 処理フローを示す図である。 【図10】直接データ転送を伴う書込み要求経路に対す る処理フローを示す図である。 【図11】直接データ転送を伴う書込み応答経路に対す る処理フローを示す図である。 【符号の説明】 10 サーバ・ネット雲 26 CPU3 30 サーバ・ネット・アダプタ 34 1/0パケッタイザ 40 SCSIチップ 105 ディスク 120 SCSIチェイン 162 パッファ 170 データ 172 サーバ・ネット仮想アドレス 174 ソース・ノード

176 宛先ノード









(16)

NetApp Ex. 1002, pg. 980



(17)


特開平9-185594



(18)

;

:




(19)

.

Ž,



•




NetApp Ex. 1002, pg. 984


(21) ·

特開平9-185594

.....



NetApp Ex. 1002, pg. 985




【図8】

(22)

NetApp Ex. 1002, pg. 986


ł



(23)

NetApp Ex. 1002, pg. 987

ð






(24)

NetApp Ex. 1002, pg. 988



(25)



フロントページの続き

(72)発明者 スリニヴァサ ディー マーシー アメリカ合衆国 カリフォルニア州 95131 サン ホセ ゴールデンレイク ロード 1410

(72)発明者 アニル カートリ
 アメリカ合衆国 カリフォルニア州
 95148 サン ホセ ヘリテージ エステ
 ータス ドライヴ 3281

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成16年11月11日(2004.11.11)

【公開番号】特開平9-185594 【公開日】平成9年7月15日(1997.7.15) 【出願番号】特願平8-301770 【国際特許分類第7版】 G06F 15/163 【FI】 G06F 15/16 320R G06F 15/16 320V

【手続補正書】

【提出日】平成15年11月12日(2003.11.12) 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】特許請求の範囲 【補正方法】変更 【補正の内容】 【特許請求の範囲】 【請求項1】 複数の中央処理装置(CPUs)及び少なくとも一つの記憶装置がネットワークによって 相互接続される、前記CPUsが要求処理を有している要求CPUを含んでおり、前記記 憶装置へのアクセスが前記CPUsの一つによって制御される、データを転送するデータ 処理システムにおいて、前記記憶装置と前記要求CUPとの間でのデータの直接転送の方 法であって、 a) 前記要求処理が前記要求CPUのメモリ・バッファを表す仮想メモリ・アドレスを生 成する段階と、 b)前記要求処理が前記仮想メモリ・アドレス及び記憶装置アクセス要求を前記CPUs の前記一つに送る段階と、 c) 前記CPUsの一つが前記仮想メモリ・アドレスを含んでいるワーク要求を前記記憶 装置に送る段階と、 d)前記ワーク要求に応答する段階と、及び e)前記記憶装置と前記メモリ・バッファとの間のデータの転送に対して前記要求CPU と直接インタフェースする段階と を具備することを特徴とする方法。 【請求項2】 処理システムの複数のデータ・プロセッサ装置の一つと記憶装置との間でデータを転送す る方法であり、前記複数のデータ・プロセッサの前記一つがメモリ記憶素子及びデータ転 送を要求する要求処理を含んでおり、前記システムが前記データ転送を始動するために前 記複数のデータ・プロセッサ装置で実行される制御処理を有する、該方法であって、 前記メモリ記憶素子における位置を表す仮想メモリ・アドレスを含んでいる、データ転送 要求を前記要求処理から前記制御処理に送る段階と、 前記仮想メモリ・アドレスを前記制御処理から前記記憶素子に転送する段階と、 前記記憶素子の制御下で前記仮想メモリ・アドレスを用いて前記記憶素子と前記メモリ記 憶装置における位置との間でデータを転送する段階 を具備することを特徴とする方法。 【請求項3】

記憶メモリを有している一つのプロセッサ装置を含む、複数のプロセッサ装置と、

記憶装置と、

¥

. •

その間でデータを転送するために前記複数のプロセッサ装置と前記記憶装置とを相互接続 する通信媒体と、

前記メモリ位置を表す仮想メモリ・アドレスを含むデータ転送要求を送ることによって前 記記憶装置と前記記憶メモリにおけるメモリ位置との間でデータ転送を要求するために前 記一つのプロセッサ装置で実行される要求処理と、及び

前記仮想メモリ・アドレスを前記記憶素子に供給することによって前記記憶素子と前記メ モリ位置との間の前記データ転送を始動するために前記データ転送要求を受取りかつ応答 する制御処理と

を備えていることを特徴とする処理システム。

• ;



1995-1-24

JP1995020994A

,

Bibliographic Fields Document Identity (19)【発行国】 日本国特許庁(JP) (12)【公報種別】 公開特許公報(A) (11)【公開番号】 特開平7-20994 (43)【公開日】 平成7年(1995)1月24日 **Public Availability** (43)【公開日】 平成7年(1995)1月24日 Technical (54)【発明の名称】 記憶システム (51)【国際特許分類第6版】 G06F 3/06 301 B 12/08 320 7608-5B 13/12 330 T 8133-5B 【請求項の数】 9 【出願形態】 OL 【全頁数】 21 Filing 【審査請求】 未請求 (21)【出願番号】 特願平5-162021 (22)【出願日】 平成5年(1993)6月30日

(19) [Publication Office] Japan Patent Office (JP) (12) [Kind of Document] Unexamined Patent Publication (A) (11) [Publication Number of Unexamined Application] Japan Unexamined Patent Publication Hei 7- 20994 (43) [Publication Date of Unexamined Application] 1995 (1995) January 24* (43) [Publication Date of Unexamined Application] 1995 (1995) January 24* (54) [Title of Invention] STORAGE SYSTEM (51) [International Patent Classification, 6th Edition] G06F3/06301B 12/083207608-5B 13/12330T8133-5B [Number of Claims] 9 [Form of Application] OL [Number of Pages in Document] 21

[Request for Examination] Unrequested (21) [Application Number] Japan Patent Application Hei 5- 162021 (22) [Application Date] 1993 (1993) June 30 days

Page 1 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 992

JP1995020994A

Parties

7

1995-1-24

Applicants (71)【出願人】 (71) [Applicant] 【識別番号】 [Identification Number] 000005108 000005108 【氏名又は名称】 [Name] 株式会社日立製作所 HITACHI LTD. (DB 69-054-1503) 【住所又は居所】 [Address] 東京都千代田区神田駿河台四丁目6番地 Tokyo Chiyoda-ku Kanda Surugadai 4-Chome 6 Inventors (72)【発明者】 (72) [Inventor] 【氏名】 [Name] 二宮 龍也 Ninomiya Tatsuya 【住所又は居所】 [Address] 神奈川県小田原市国府津2880番地 株式会 Kanagawa Prefecture Odawara City Kouzu 2880address Hitachi Ltd. (DB 69-054-1503) storage unit systems 社日立製作所ストレージシステム事業部内 department * (72)【発明者】 (72) [Inventor] 【氏名】 [Name] 増崎 秀文 **Hidefumi 【住所又は居所】 [Address] 神奈川県小田原市国府津2880番地 株式会 Kanagawa Prefecture Odawara City Kouzu 2880address 社日立製作所ストレージシステム事業部内 Hitachi Ltd. (DB 69-054-1503) storage unit systems department * (72)【発明者】 (72) [Inventor] 【氏名】 [Name] 黒沢 弘幸 Kurosawa Hiroyuki 【住所又は居所】 [Address] 神奈川県小田原市国府津2880番地 株式会 Kanagawa Prefecture Odawara City Kouzu 2880address 社日立製作所ストレージシステム事業部内 Hitachi Ltd. (DB 69-054-1503) storage unit systems department * (72)【発明者】 (72) [Inventor] 【氏名】 [Name] 高橋 直也 Takahashi Naoya 【住所又は居所】 [Address] 神奈川県小田原市国府津2880番地 株式会 Kanagawa Prefecture Odawara City Kouzu 2880address 社日立製作所ストレージシステム事業部内 Hitachi Ltd. (DB 69-054-1503) storage unit systems department *

Page 2 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

JP1995020994A

(72)【発明者】

【氏名】

井上 靖雄

【住所又は居所】

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)【発明者】

【氏名】

岩崎 秀彦

【住所又は居所】

神奈川県小田原市国府津2880番地株式会 社日立製作所ストレージシステム事業部内

(72)【発明者】

【氏名】

星野 政行

【住所又は居所】

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)【発明者】

【氏名】

磯野 聡一

【住所又は居所】

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Agents

(74)【代理人】 【弁理士】

【氏名又は名称】

武 顕次郎

Abstract

(57)【要約】

【目的】

大形計算機の記憶システムで、システム規模を

容易に拡張変更でき、システムの縮退及び活線 挿抜による保守を可能とする。 (72) [Inventor]

[Name]

Inoue Yasuo

[Address]

Kanagawa Prefecture Odawara City Kouzu 2880address Hitachi Ltd. (DB 69-054-1503) storage unit systems department *

(72) [Inventor]

[Name]

Iwasaki Hidehiko

[Address]

Kanagawa Prefecture Odawara City Kouzu 2880address Hitachi Ltd. (DB 69-054-1503) storage unit systems department *

(72) [Inventor]

[Name]

Hoshino Masayuki

[Address]

Kanagawa Prefecture Odawara City Kouzu 2880address Hitachi Ltd. (DB 69-054-1503) storage unit systems department *

(72) [Inventor]

[Name]

Isono Satoshi *

[Address]

Kanagawa Prefecture Odawara City Kouzu 2880address Hitachi Ltd. (DB 69-054-1503) storage unit systems department *

(74) [Attorney(s) Representing All Applicants]

[Patent Attorney]

[Name]

Takeshi Kenjiro

(57) [Abstract]

[Objective]

With storage system of large scale computer, be able to expand easily and be able tomodify system scale, conservation is made possible with degeneracy and livewire *

Page 3 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24

JP1995020994A

挿抜による保守を可能とする。

【構成】

٤

上位 CPUと接続される複数のホストアダプタ(上 位側インタフェース)」と、アレイディスク5と接続 される複数のディスクアダプタ(記憶装置側イン タフェース)2と、これらのアダプタに共用される ー時記憶用キャッシュメモリ3とは、これらアダ プタ及びキャッシュメモリに共用されるコモンバ ス4上に挿抜自在に取り付けられる。

規模を拡大するには、必要な数だけこれらアダ プタ1,2及びキャッシュメモリ3を付加するだけで よい。

アダプタ 1,2,キャッシュメモリ及びコモンバスは 二重化され、障害時の縮退運転を可能とし、ま た各アダプタ及びキャッシュメモリとコモンバスと の結合部は、活線挿抜可能としシステム無停止 で保守点検部品交換を可能とする。 removal of system .

[Constitution]

host adapter of plural which upper position CPU is connected (upper side interface) disk adapter of plural which 1 and array disk 5 is connected (storage device side interface) temporarily cache memory 3 for storage which is shared in 2 and these adapter, * removal it isinstalled unrestrictedly in these adapter and on common bus 4 which isshared in cache memory.

scale is expanded, just required number just to add these adapter 1, 2 and the cache memory 3 has.

adapter 1, 2, cache memory and common bus are done, doubling make degeneracy driving at thetime of damage possible, in addition bonding section of each adapter and cache memory and common bus makes live wire * removal possible and makes preservation inspection parts exchange possible in system non stop.


Page 4 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24

-

【図1】

÷



Page 5 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

上位装置に対するインタフェースを構成する複 数の上位側接続論理装置と、記憶装置と、前記 記憶装置に対するインタフェースを構成する複 数の記憶装置側接続論理装置と、前記複数の 上位側接続論理装置及び前記複数の記憶装置 側接続論理装置間で転送されるデータを一時 記憶するキャッシュメモリ装置とを有する記憶シ ステムにおいて、前記複数の上位側接続論理 装置,前記複数の記憶装置側接続論理読品の び前記キャッシュメモリ装置は、これらの装置に 共用されるコモンバスにより相互に接続される ように構成したことを特徴とする記憶システム。

【請求項 2】

前記複数の上位側接続論理装置,前記複数の 記憶装置側接続論理装置,及び前記キャッシュ メモリ装置は、いずれもモジュールで構成し、前 記モジュールは、それぞれ、前記コモンバスに 対し挿抜自在に取付けられるように構成したこ とを特徴とする請求項1記載の記憶システム。

【請求項 3】

前記コモンバスは、プラッタ上に配設され、前記 上位側接続論理装置,前記複数の記憶装置側 接続論理装置,及び前記キャッシュメモリ装置を 構成するモジュールの各々は、前記プラッタに 対し挿抜自在に取付けられるように構成したこ とを特徴とする請求項1または2記載の記憶シ ステム。

【請求項4】

前記上位側接続論理装置,前記記憶装置側接 続論理装置,前記キャッシュメモリ装置,及び前 記コモンバスは、いずれも少なくとも二重化され ており、前記上位側接続論理装置,前記記憶装 置側接続論理装置,前記キャッシュメモリ装置, 及び前記コモンバスの一方により縮退運転が可 能となるように構成したことを特徴とする請求項 1 ないし3 のいずれか1記載の記憶システム。

【請求項5】

前記二重化された上位側接続論理装置、記憶 装置側接続論理装置、キャッシュメモリ装置は、 1995-1-24

storage device side connected logic device of plural which configuration does the upper side connected logic device of plural which configuration does interface for upper position device and interface for storage device and aforementioned storage device and, In storage system which possesses cache memory device which remembers upper side connected logic device of aforementioned plural and data which istransferred between storage device side connected logic device of theaforementioned plural at one time, as for storage device side connected logic device , and aforementioned cache memory device of upper side connected logic device , aforementioned plural of aforementioned plural , Way it is connected mutually, by common bus which is shared in these device configuration storage system . which designates that it does as feature

[Claim 2]

Way storage device side connected logic device , and aforementioned cache memory device of the upper side connected logic device , aforementioned plural of aforementioned plural configuration do in each case with module , as for aforementioned module , respectively, vis-a-vis aforementioned common bus * removalunrestrictedly are installed, configuration storage system . which is stated in Claim 1 which designates thing which is done as feature

[Claim 3]

A forementioned common bus was arranged on [puratta], storage device sideconnected logic device, of aforementioned upper side connected logic device, aforementioned plural and each of module which configuration does theaforementioned cache memory device, vis-a-vis aforementioned [puratta] * removal thatunrestrictedly it is installed, stated in Claim 1 or 2 which designates that configuration it does as feature storage system.

[Claim 4]

A forementioned upper side connected logic device, aforementioned storage device sideconnected logic device, aforementioned cache memory device, and aforementioned common bus aredone in each case doubling at least, Way degeneracy driving becomes possible, aforementioned upper side connected logic device, aforementioned storage device side connected logic device, aforementioned cache memory device, and aforementioned common bus depending upon on one hand configuration the storage system . which is stated in any 1 of Claims 1 through 3 which designates thething which is done as feature

[Claim 5]

As for upper side connected logic device, storage device side connected logic device, cache memory device which

Page 6 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

いずれも活線挿抜ができるように構成したことを 特徴とする請求項4記載の記憶システム。

【請求項6】

前記記憶装置は、二重化された電源部を備えたことを特徴とする請求項1ないし6のいずれか 1記載の記憶システム。

【請求項 7】

前記記憶装置は、複数の小形記憶装置を組み 合わせたアレイ記憶装置で構成したことを特徴 とする請求項 1 ないし 3 のいずれか 1 記載の記 憶システム。

【請求項8】

前記キャッシュメモリ装置は、キャッシュメモリ本 体を持ち、前記コモンバスに直接取り付けられ るキャッシュメモリモジュールと、キャッシュメモ リを持つ増設用のキャッシュユニットとを有して おり、前記キャッシュユニットは、前記コモンバス に直接挿抜自在に取り付けられる増設用のキャ ッシュポートパッケージを介して接続されるよう に構成したことを特徴とする請求項 1~7 のいず れか 1 記載の記憶システム。

【請求項 9】

前記上位側接続論理装置及び前記記憶装置側 接続論理装置は、それぞれ、二重化されたマイ クロプロセッサを有し、両マイクロプロセッサによ リデータの比較チェックを行なうように構成した ことを特徴とする請求項1ないし8のいずれか1 記載の記憶システム。

Specification

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、大形計算機システムやネットワーク システム等に接続される磁気ディスク装置,磁気 テープ装置,半導体記憶装置,または光ディスク 装置等の記憶装置を制御する記憶制御装置を 含む記憶システムに係り、特に、システムの拡 張性が高く縮退運転や活線挿抜対応の可能な 記憶システムに関する。

[0002]

theaforementioned doubling is done, which way live wire * removal ispossible, configuration storage system . which is stated in Claim 4 which designates thing which is done as feature

[Claim 6]

As for aforementioned storage device, doubling storage system. which is stated in any 1 of Claims 1 through 6 which designates that it has power supply section which is done as feature

[Claim 7]

As for aforementioned storage device, with array storage device which combines the small shape storage device of plural configuration storage system. which is stated in any 1 of Claims 1 through 3 which designates that it does as feature

[Claim 8]

As for aforementioned cache memory device , we to have possessed cache unit foraddition which has cache memory module and cache memory which are directlyinstalled in aforementioned common bus with cache memory main body , as for theaforementioned cache unit , Through cache port package for addition which, * removal is installeddirectly unrestrictedly in aforementioned common bus way it isconnected, configuration storage system . which is stated in any 1 of the Claim 1 ~7 which designates thing which is done as feature

[Claim 9]

Way aforementioned upper side connected logic device and aforementioned storage device side connected logic device have microprocessor which respectively, the doubling is done, do relative check of data with both microprocessor, the configuration storage system . which is stated in any 1 of Claim 1 to 8 whichdesignates thing which is done as feature

[Description of the Invention]

[0001]

[Field of Industrial Application]

this invention relates to storage system which includes storage controller which controls magnetic disk device, magnetic tape device, semiconductor storage device, or optical disk device or other storage device which is connected to large scale computer system and network system etc, especially, extendibility of system regards possible storage system of degeneracy driving and live wire * removal correspondence highly.

[0002]

Page 7 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【従来の技術】

従来、大形計算機に接続される記憶システムとして、例えば特開昭 61-43742 号公報に記載されているように、上位装置(CPU)に対するインタフェース(ホストアダプタ),キャッシュメモリ、及び 磁気ディスク装置等の記憶装置に対するインタフェース(ディスクアダプタ)の相互間をホットライン(専用線)で接続しているものが知られている。

[0003]

図 20 は、従来の記憶システムの構成の概要を 示す図である。

同図において、201-1~201n はそれぞれ複数の 上位ホスト(CPU)に接続されるホストアダプタ(対 上位論理モジュール)、202-1~202-n は、共有の 大形ディスク装置 205 に接続されるディスクアダ プタ(記億媒体接続用論理モジュール)、203 は、 複数のホストアダプタに共有のキャッシュメモ リ、206 は同様に共有の管理メモリである。

従来装置では、各ホストアダプタ 201-1~201-n と キャッシュメモリ 203 の間、キャッシュメモリ 203 と各ディスクアダプタ 202-1~202-n の間、各ホス トアダプタ 201-1~201-n と管理メモリ 206 の間、 並びに管理メモリ 206 と各ディスクアダプタ 201-2~201-nの間は、それぞれ別々のホットライン 20 7-1~207-n 及び 208-1~208-n によって接続されて いる。

また、これらのホストアダプタ及びディスクアダプ タの監視及び保守を行なう保守用プロセッサ(S VP,図示せず)も各々のホストアダプタ及びディ スクアダプタにそれぞれ専用線を介して接続さ れている。

[0004]

【発明が解決しようとする課題】

上記従来技術では、上位装置に対するホストア ダブタ(対上位接続論理モジュール)と、記憶装 置に対するディスクアダブタ(対記憶媒体接続論 理モジュール)と、キャッシュメモリ(キャッシュメ モリモジュール)との各間がホットラインで接続さ れているため、装置構成が複雑になると共に、 ホストアダプタ、キャッシュメモリ、ディスクアダプ タ、ディスク装置等、装置としての拡張性に乏し くいわゆるスケーラブル(拡張及び縮小自在)な システム構成が得られなかった。

また、システムを多重化することにより障害発生 時等に縮退運転(2 台のうち 1 台を停止し他の 1 台だけで運転するなど)や活線挿抜対応(システ ムを動作したままで基板や回路の部品等を挿し

1995-1-24

[Prior Art]

Until recently, as stated in for example Japan Unexamined Patent Publication Showa 61-43742disclosure as storage system which is connected to large scale computer, interface for upper position device (CPU) (host adapter), those which connectbetween mutual of interface (disk adapter) for cache memory, and magnetic disk device or other storage device with the hot line (private line) are known.

[0003]

Figure 20 is figure which shows gist of configuration of the conventional storage system .

In same Figure, as for 201 - 1 - 201 n host adapter which is connected to upper position host (CPU) of respective plural (Anti- upper position logic module), as for 202 - 1 - 202-n, disk adapter which is connected to large scale disk drive 205 of joint ownership(logic module for storage media connection), as for 203, as for cache memory, 206 of joint ownership it is a management memory of joint ownership in same way in host adapter of plural.

Until recently with device , each host adapter 201-1-201-nand between cache memory 203, the cache memory 203 and between each disk adapter 202-1-202-n, between each host adapter 201-1-201-n and management memory 206, and as for management memory 206 and between each disk adapter 201-2-201-n, therespective separate hot line 207-1-207-n and it is connected with 208 - 1 - 208-n.

In addition, also these host adapter and processor (SVP, not shown) for conservation watch the disk adapter and conservation through private line to each host adapter and disk adapter respectively, it is connected.

[0004]

[Problems to be Solved by the Invention]

Because host adapter for upper position device (Anti- upper position connected logic module) with, disk adapter for storage device (Anti- storage media connected logic module)with, cache memory (cache memory module) with each between is connected with hot line, as equipment configuration becomes complicated, generally known scaleable (Extended and reduction unrestricted) system configuration could not acquire with above-mentioned Prior Art, scantily in the extendibility, as device such as host adapter, cache memory, disk adapter, disk drive.

In addition, degeneracy driving (It stops among 1 2 and drives at just other 1 such as) and what makes live wire * removalcorresponding (system it is operated to put substrate and part etc of the circuit such as you can apply with while)

Page 8 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

かえるなど)を可能とすることがなにも配慮され ておらず、このため、障害発生時の部品交換や システムの制御プログラムをグレードアップする ときには、システムを一時停止し対応しなけれ ばならない等の問題があった。

[0005]

従って、本発明の目的は、上記従来技術の問 題点を解決し、コモンバス方式を採用することに より、システム構成(規模)に応じてホストアダプ タ,記憶装置アダプタ等の各論理モジュールや キャッシュメモリ及び記憶媒体を接続することで スケーラブルなシステムを実現することができる ようにすると共に、各論理モジュール,記憶媒体 及びコモンバスの多重化により、縮退運転と各 論理モジュール及び記憶媒体の活線挿抜対応 とを可能とし、無停止で保守することができる記 憶システムを提供することにある。

[0006]

【課題を解決するための手段】

上記目的を達成するため、本発明は、上位装置 に対するインタフェースを構成する複数の上位 側接続論理装置と、記憶装置と、前記記憶装置 に対するインタフェースを構成する複数の記憶装置 に対するインタフェースを構成する複数の記憶 装置側接続論理装置と、前記複数の上位側接 続論理装置及び前記複数の記憶装置側接続論 理装置間で転送されるデータを一時記憶するキ ャッシュメモリ装置とを有する記憶システムにお いて、前記複数の記憶装置側接続論理装置,及び前記キャッ シュメモリ装置は、これらの装置に共用されるコ モンバスにより相互に接続されるように構成す る。

[0007]

前記複数の上位側接続論理装置,前記複数の 記憶装置側接続論理装置,及び前記キャッシュ メモリ装置は、いずれもモジュールで構成し、前 記モジュールは、それぞれ、前記コモンバスに 対し挿抜自在に取付けられるように構成する。

[0008]

前記コモンバスは、プラッタ上に配設され、前記 上位側接続論理装置,前記複数の記憶装置側 接続論理装置,及び前記キャッシュメモリ装置を 構成するモジュールの各々は、前記プラッタに possible nothing being considered at time etc of damage by multiplexing doing system, because of this, when the parts exchange at time of damage and grade up doing control program of the system, it must stop system at one time and must correspond therewas a or other problem.

[0005]

Therefore, as objective of this invention solves problem of theabove-mentioned Prior Art, can be actualized requires scaleable system by the host adapter, storage device adapter or other each logic module and fact that cache memory and storage media areconnected by adopting common bus system, according to system configuration (scale), in each logic module, storage media and multiplexing of common bus depending, It is to offer storage system which degeneracy driving and makes each logic module andlive wire * removal correspondence of storage media possible, the conservation it is possible in non stop.

[0006]

[Means to Solve the Problems]

In order to achieve above-mentioned objective , as for this invention, the storage device side connected logic device of plural which configuration does upper side connected logic device of plural which configuration does interface for the upper position device and interface for storage device and aforementioned storage device and, In storage system which possesses cache memory device which remembers upper side connected logic device of aforementioned plural and data which istransferred between storage device side connected logic device of theaforementioned plural at one time, as for storage device side connected logic device, and aforementioned cache memory device of upper side connected logic device, aforementioned plural of aforementioned plural, In order to be connected mutually, by common bus which is shared inthese device configuration it does.

[0007]

storage device side connected logic device , and aforementioned cache memory device of the upper side connected logic device , aforementioned plural of aforementioned plural configuration do in each case with module , aforementioned module ,respectively, vis-a-vis aforementioned common bus * removal in orderunrestrictedly to be installed, configuration do.

[0008]

A forementioned common bus is arranged on [puratta], storage device sideconnected logic device, of a forementioned upper side connected logic device, a forementioned plural and each of module which configuration does the aforementioned

Page 9 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

対し挿抜自在に取付けられるように構成する。

[0009]

前記上位側接続論理装置,前記記憶装置側接 続論理装置,前記キャッシュメモリ装置,及び前 記コモンバスは、いずれも少なくとも二重化され ており、前記上位側接続論理装置,前記記憶装 置側接続論理装置,前記キャッシュメモリ装置, 及び前記コモンバスの一方により縮退運転が可 能となるように構成する。

[0010]

前記二重化された上位側接続論理装置、記憶 装置側接続論理装置、キャッシュメモリ装置は、 いずれも活線挿抜ができるように構成する。

[0011]

前記記憶装置についても、同様に二重化された電源部を備えることができる。

[0012]

前記記憶装置は、複数の小形記憶装置を組み 合わせたアレイ記憶装置で構成することができ る。

[0013]

前記キャッシュメモリ装置は、キャッシュメモリ本 体を持ち、前記コモンバスに直接取り付けられ るキャッシュメモリモジュールと、キャッシュメモ リを持つ増設用のキャッシュユニットとを有して おり、前記キャッシュユニットは、前記コモンバス に直接挿抜自在に取り付けられる増設用のキャ ッシュポートパッケージを介して接続されるよう に構成することができる。

[0014]

前記上位側接続論理装置及び前記記憶装置側 接続論理装置は、それぞれ、二重化されたマイ クロプロセッサを有し、両マイクロプロセッサによ りデータの比較チェックを行なうように構成する ことができる。

[0015]

なお、コモンバス上には、上記上位側接続論理 モジュールとは別の形式の上位側インタフェー スや、上記記憶装置側接続論理モジュールとは 別の形式の記憶装置側インタフェースを置き換 cache memory device, vis-a-vis aforementioned [puratta] * removal inorder unrestrictedly to be installed, configuration does.

[0009]

A forementioned upper side connected logic device , aforementioned storage device sideconnected logic device , aforementioned cache memory device , and aforementioned common bus aredone do in each case doubling at least, in order for degeneracy driving tobecome possible, aforementioned upper side connected logic device , aforementioned storage device side connected logic device , aforementioned cache memory device , and theaforementioned cache memory device , and configuration .

[0010]

As for upper side connected logic device, storage device side connected logic device, cache memory device which theaforementioned doubling is done, which in order for live wire * removalto be possible, configuration it does.

[0011]

Concerning aforementioned storage device, in same way it is possible tohave power supply section which doubling is done.

[0012]

A forementioned storage device configuration is possible with array storage device which combines small shape storage device of plural.

[0013]

As for aforementioned cache memory device, we have possessed cache unit for theaddition which has cache memory module and cache memory which are directlyinstalled in aforementioned common bus with cache memory main body, as for theaforementioned cache unit, through cache port package for addition which, *removal is installed directly unrestrictedly in aforementioned common bus in order to be connected, configuration we are possible.

[0014]

A forementioned upper side connected logic device and aforementioned storage device side connected logic device have microprocessor which respectively, doubling isdone, in order to do relative check of data, with both microprocessor configuration is possible.

[0015]

Furthermore, it is possible also, to replace on common bus and/or to increase storage device side interface of another form from upper side interface and theabove-mentioned storage device side connected logic module of another form from

Page 10 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

えたり増設したりすることもできる。

[0016]

【作用】

上記構成に基づく作用を説明する。

[0017]

本発明によれば、上位装置に対するインタフェ -スを構成する複数の上位側接続論理装置と、 記憶装置と、前記記憶装置に対するインタフェ ースを構成する複数の記憶装置側接続論理装 置と、これらの装置間で転送されるデータを-時記憶するキャッシュメモリ装置(複数の上位側 接続論理装置及び複数の記憶装置側接続論理 装置に共有されるキャッシュメモリ装置)とを有 する記憶システムにおいて、前記複数の上位装 置側接続論理装置,複数の記憶側接続論理装 置、及びキャッシュメモリ装置は、これらの装置に 共有されるコモンバスにより相互に接続される ように構成したので、上位側接続論理装置と記 憶装置側接続論理装置とキャッシュメモリの増 設または変更は、単にこれらをコモンバス上に 追加しまたは変更して行くだけでよく、増設によ るアップグレードが容易に達成できスケーラブ ルなシステム構成を得ることができる。

[0018]

また、これらの上位側接続論理装置,記憶装置 側接続論理装置及びキャッシュメモリ装置は、 モジュール化されて、コモンバスの配設されたプ ラッタに挿抜(着脱)自在に取り付けるようにした ので、これらの装置の必要な数量の増設作業も 簡単である。

[0019]

また、上位側接続論理装置,記憶装置側接続論 理装置、キャッシュメモリ装置,及びこれらの間を 接続するコモンバスは、二重化され、2系統に分 けて配線されているので。

これらの装置の一方に障害が発生したときで も、他方の装置を用いて縮退運転が可能であ る。

なお、障害発生時に縮退運転状況を示す情報 は、共有メモリに書き込まれる。

[0020]

この場合、上位側接続論理装置,記憶装置側接

theabove-mentioned upper side connected logic module .

[0016]

[Working Principle]

Action which is based on above-mentioned configuration is explained.

[0017]

According to this invention, in storage system which possesses cache memory device (upper side connected logic device of plural and cache memory device which is sharedto storage device side connected logic device of plural)which remembers storage device side connected logic device of plural which the configuration does upper side connected logic device of plural which configuration does interface for upper position device and interface for storage device and theaforementioned storage device and data which is transferred between the device of these at one time, Because in order to be connected mutually, by common bus which isshared to these device configuration it did storage side connected logic device, and cache memory device of upper position equipment side connected logic device, plural of aforementioned plural, as for upper side connected logic device and storage device side connected logic device and addition or modification of cache memory, Simply, it can add these on common bus and or it just modifies to benecessary, can achieve up grade easily with addition and can acquire scaleable system configuration .

[0018]

In addition, modulization being done, * removal (attachment and detachment) you install these upper side connected logic device, storage device side connected logic device and cache memory device, unrestrictedly in [puratta] where common bus is arranged, because itrequired, also addition job of required number quantity of these device issimple.

[0019]

In addition, upper side connected logic device, storage device side connected logic device, cache memory device, and the common bus which connects between these to be done doubling, dividing into2 system, because wiring it is done.

When these device damage occurs on one hand even, degeneracy driving ispossible making use of device of other.

Furthermore, data which shows degeneracy operating condition at time of damage is written to joint ownership memory .

[0020]

In case of this, because upper side connected logic device,

Page 11 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

続論理装置、及びキャッシュメモリ装置は、いずれも活線挿抜対応のコネクタ部を具備しているので、システムを停止することなく保守点検を行なって故障部品の交換を行なったり、増設用の部品を追加したりすることが可能である。

[0021]

電源部も二重化され、それにより無停電電源装 置を実現する。

[0022]

記憶装置は、複数の小形記憶装置を組み合わ せたアレイ形とされ、これにより従来の大形ディ スク装置1台を用いたものに比べてアクセスタイ ムを短縮できる。

[0023]

キャッシュメモリ装置は、コモンバスに直接取り 付けられるキャッシュメモリモジュール(キャッシ ュメモリパッケージ)と、増設用のキャッシュユニ ットとで構成され、増設用のキャッシュユニット は、コモンバスに直接挿抜自在に取り付けられ る増設用のキャッシュポートパッケージを介して 必要数接続されるようになっているので、簡単 に増減することができる。

[0024]

異常により、高信頼性の記憶システムを得ることができる。

[0025]

【実施例】

以下に、本発明の実施例を図面の図1から図1 8により説明する。

[0026]

図1は本発明の概念図を示す。

図1により、本実施例の概要を説明する。

[0027]

1 は、対上位 CPU(ホスト)接続用論理モジュー ルであるホストアダプタ部、2 は、対記憶媒体接 続用論理モジュールであるディスクアダプタ部、 3 は、両モジュール間で転送されるデータを一時 記憶するキャッシュメモリパッケージ(キャッシュ メモリモジュール)、4 はホストアダプタ 1、ディス クアダプタ 2、キャッシュメモリパッケージ 3 の間 のデータ転送制御を司るコモンバス、5 は、縦横 にアレイ状に配置した記憶媒体である磁気ディ スク群(以下「アレイディスク」という)である。 storage device side connected logic device , and cache memory device in each case possess connector section of live wire *removal correspondence, doing preservation inspection without stopping system , itis possible to exchange breakdown part , to add part foraddition.

[0021]

Also power supply section is done, doubling actualizes uninterruptible electric power supply device with that.

[0022]

storage device makes array shape which combines small shape storage device of plural, can shorten access thyme in comparison with those which because of thisuse conventional large scale disk drive 1.

[0023]

As for cache memory device, cache memory module which is directly installed in common bus (cache memory package) with, configuration to be done with cache unit for addition, as for the cache unit for addition, through cache port package for addition which, *removal is installed directly unrestrictedly in common bus necessarynumber it is connected, because it groans, it can increase anddecrease simply.

[0024]

With fault, storage system of high reliability can be acquired.

[0025]

[Working Example (s)]

Below, Working Example of this invention is explained from Figure 1 of drawing with Figure 18.

[0026]

Figure 1 shows conceptual diagram of this invention .

With Figure 1, gist of this working example is explained.

[0027]

As for 1, as for host adapter , 2 which is a logic module for anti- upper position CPU (host)connection, as for disk adapter , 3 which is a logic module for anti- storage media connection, cache memory package which remembers data which is transferredbetween both modules at one time (cache memory module), as for 4 as for common bus , 5 whichadministers data transfer control between host adapter 1, disk adapter 2, cache memory package 3, it is a magnetic disk group(Below "array disk " with you call) which is a storage media which in longitudinal and transverse is arranged in array .

Page 12 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ホストアダプタ 1 は、上位インタフェース側のデ ータ形式及びアドレス形式を記憶媒体インタフェ ース用のデータ形式及びアドレス形式に変換す る手段と、これらを制御管理する二重化したマイ クロプロセッサとを有している。

ディスクアダプタ2は、記憶媒体へデータを格納 するためのアドレス演算機能と、記憶データ保 証用冗長データの生成機能と、記憶媒体構成 情報を認識する機能と、これらを制御管理する マイクロプロセッサとを有している。

[0028]

図 1 において、上位装置(CPU)から送られてき た書き込みデータは、ホストアダプタ 1 からコモ ンバス 4 を介して一度キャッシュメモリパッケー ジ 3 に書き込むことにより上位に終了報告を行 い、その後の空き時間でキャッシュメモリパッケ ージ 3 からディスクアダプタ 2 を経由してアレイ ディスク5 に書き込む。

[0029]

また、上位装置からのデータ読み出し命令に対 しては、キャッシュメモリパッケージ3上にデータ が存在する場合はアレイディスク5からは読み 出さず、キャッシュメモリパッケージ3上のデータ を上位装置に転送する。

ー方キャッシュメモリパッケージ 3 上にデータが 存在しない場合は、アレイディスク 5 からディス クアダプタ 2 によりコモンバス 4 を経由して一度 キャッシュメモリパッケージ 3 に書き込まれた後 同様にホストアダプタ 1 を経由して上位装置へ 転送する。

[0030]

コモンバス4上のホストアダプタ1、ディスクアダ プタ2、キャッシュメモリパッケージ3各々はその 接続数を任意に変えることができる。

ホストアダプタ 1 の実装数を変えれば対上位接 続パス数が変化し、上位ホストに対するデータ 転送能力を高めることができる。

ディスクアダプタ 2 の実装数を変えれば記憶媒体に対する接続パス数が変化し、記憶媒体に対するデータの書き込み/読み出しの転送能力を高めることができる。

また、同時に記憶媒体の数も増加することができる。

キャッシュメモリパッケージ3の実装数を変えれ ばデータの一時格納場所であるキャッシュメモリ の容量が変化し、記憶媒体の総容量に対する キャッシュメモリの容量の比率を高めることがで 1995-1-24

host adapter 1 data form and address form of upper position interface side data form for the storage media interface and doubling which means. these which are converted to address form control is done has had microprocessor which is done.

disk adapter 2, address computing function in order to house data and generating function of the redundant data for storage data guarantee and function which recognizes storage media configuration information and, these control has had microprocessor which is done to storage media.

[0028]

In Figure 1, writing data which is sent from upper position device (CPU), through the common bus 4 from host adapter 1, does end report in upper position by writing to onetime cache memory package 3, after that writes to array disk 5 at empty time via disk adapter 2 from cache memory package 3.

[0029]

In addition, when data exists on cache memory package 3 vis-a-vis data reading command from upper position device, it does not read out from array disk 5, transfers the data on cache memory package 3 to upper position device.

On one hand when data does not exist on cache memory package 3, after beingwritten to one time cache memory package 3, with disk adapter 2 via common bus 4 from array disk 5 in same way it transfers to upper position device via host adapter 1.

[0030]

To change number of connections into option it is possible host adapter 1, disk adapter 2, cache memory package 3 each on the common bus 4.

If mount quantity of host adapter 1 is changed, anti- upper position connected number of passes changes, it is possible to raise data transfer capacity for upper position host.

If mount quantity of disk adapter 2 is changed, connected number of passes for the storage media changes, it is possible to raise transfer capacity of writing /reading of data for storage media.

In addition, it can increase also quantity of storage media simultaneously.

If mount quantity of cache memory package 3 is changed, data temporarily the capacity of cache memory which is a storage site to change, because it is possible, to raise ratio of capacity of cache memory for entire capacity of storage media

Page 13 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

きるので、対上位装置からアクセスするデータ がキャッシュメモリ上に存在する確率(以下「キャ ッシュヒット率」という)を高める等スケーラブルな 装置構成を実現できる。

[0031]

図2は、図1の概念図の詳細な構成図を示したものである。

図 2 は、図 1 の複数台のホストアダプタ及び複 数台のディスクアダプタのうち、それぞれ 1 台だ けを示し、他は図示を省略している。

[0032]

ホストアダプタ 1 において、6 はホストインターフ ェイスの光信号を電気信号に変換する信号変 換部、7 は上位データフォーマットをアレイディス ク 5 用フォーマットに変換するフォーマット変換 部である。

8はコモンバス4とのデータの授受を司るデータ 転送制御部で、内部にパケット転送単位のデー タを格納する記憶バッファを内蔵している。

9 は活線挿抜対応可能な小振幅電流駆動形バ スドライバ(以下「BTL」という)である。

[0033]

ホストからのデータ転送要求は 10 のマイクロプ ロセッサ(以下「MP」という)に引継がれ、ホスト アダプタ1内のデータ転送制御は当 MP10の管 理下で行われる。

[0034]

MP10は MP 内の障害発生を検出するなど高信 頼性を確保するために2 重化されており、11 の チェッカ部で同じ動作をする2 重化された MP10 と MP10'を比較チェックしている。

[0035]

12 は MP10 の制御プログラムを格納するブート デバイスで、このブートデバイス 12 には書き替 え可能な大容量フラッシュメモリを採用してお り、また MP10 は必要に応じて 13 のローカルメ モリに制御プログラムをコピーして使用すること により、MP10 のメモリアクセス時間の高速化を 実現しており、図中破線で囲まれた部分 29 がチ ャネルアダプタモジュールであり、ホストアダプタ 1 には当モジュール 29 が 2 回路搭載してある。

[0036]

ディスクアダプタ2において、14はアレイディスク に書き込むデータをセクタ単位に格納するバッ ファメモリ、15 はバッファメモリ 14 の制御及びデ probability (Below "cache hit ratio" with you call) where data which access is done existson cache memory such as is raised can actualize scaleable equipment configuration from anti-upper position device

[0031]

Figure 2 is something which shows detailed constitution figure of conceptual diagram of Figure 1.

Figure 2, host adapter of plural table of Figure 1 and among disk adapter of plural table, respectively shows just 1, other things have abbreviatedillustration.

[0032]

In host adapter 1, as for 6 as for signal converter, 7 which converts light signal of[hosutointaafeisu] to electrical signal it is a format conversion section which converts upper position data format to format for array disk 5.

8 with data transfer controller which administers transfer of data of the common bus 4, has built in storage buffer which houses data of packet transfer unit in interior.

9 is live wire * removal respondable small amplitude current drive shape bus driver (Below "BTL " with you call).

[0033]

data transfer request from host is taken over by microprocessor (Below "MPa " with you call) of 10, data transfer control inside host adapter 1 is done under managing this MPa 10.

[0034]

MPa 10 detects damage inside MPa such as in order toguarantee high reliability to double to be converted, to double whichoperates similarly in checker section of 11 MPa 10 and MPa 10* which are converted are done relative check.

[0035]

With boot device which houses control program of MPa 10, it rewrites 12 to this boot device 12 and adopts possible large capacity flash memory, in addition, MPa 10 the copy doing control program in local memory of according to need 13, has actualized the acceleration of memory access time of MPa 10 by using, portion 29 which issurrounded with in the diagram dashed line being channel adapter module, In host adapter 1 twice road is installed this module 29.

[0036]

In disk adapter 2, as for 14 as for buffer memory, 15 which houses data which is written to array disc in sector unit as for data control buffer, 16 which controls buffer memory 14 and

Page 14 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

ータ転送制御を行なうデータ制御バッファ部、16 はアレイディスク 5 に書き込むデータを保証する ための冗長データを生成する冗長データ生成 部、17 はアレイディスク 5(ターゲット)に対するイ ニシエータ(SCSI のマスタ側インタフェース)であ る。

[0037]

またディスクアダプタ2内のデータ転送制御は、 ホストアダプタ1と同じ構成をとる MP 周辺部(M P10,MP10',チェッカ11、ブートデバイス12、ロー カルメモリ13からなりディスクアダプタ用の制御 プログラムを搭載する)の管理下で行なわれる。

[0038]

アレイディスク 5 は、図 2 では 4 つのディスク(タ ーゲット)しか示してないが、実際には 1 台のディ スクアダプタ 2 に対し例えば 4(横)×4(縦)~4(横) ×7(縦)つのディスクで構成される。

横列は ECC グループ(ErrorCorrection Group) を構成し、各 ECC グループは例えば3つのデー タディスクと 1 つのパリティディスクで構成され る。

更に、後述のように、このようなアレイディスク 5 の 1 組に対し、二重化されたホストアダプタト二 重化されたホストアダプタと二重化されたディス クアダプタを通じて、ある CPU からアクセスでき るようになっている。

そして、ホストアダプタの一方に障害が発生した ときには、ホストアダプタの他方もしくはディスク アダプタの他方を通じて、同じ CPU から同じアレ イディスクにアクセスすることができる。

[0039]

キャッシュメモリパッケージ3 において、18 は各 アダプタの MP10 が共通にアクセス可能で種々 の管理情報を記憶する共有メモリ部、19 は共有 メモリ制御部、20 はキャッシュメモリ部、21 はキ ャッシュメモリ制御部であり、両メモリ制御部 1 9、21 は共にメモリ書き込みデータ保証の為の E CC 生成回路、読み出しデータの検査及び訂正 回路を内蔵し、キャッシュメモリパッケージ3全 体で最大1GB のキャッシュ容量を実現してお り、装置構成上は2面化して実装している。

[0040]

キャッシュメモリ容量を更に増設する場合は、キャッシュメモリパッケージ3の代わりに(または、 キャッシュメモリパッケージ3に加えて)22で示す キャッシュポートパッケージを実装し、23で示す controls data transfer as for redundant data generating part, 17 which forms redundant data inorder to guarantee data which is written to array disk 5 it is a initiator (master side interface of SCSI) for array disk 5 (target).

[0037]

In addition data transfer control inside disk adapter 2 as host adapter 1 is done undermanaging MPa periphery (It consists of MPa 10, MPa 10*, checker 11, boot device 12, local memory 13 and installs control program for disk adapter) which takes same configuration.

[0038]

array disk 5 is shown with Figure 2 only disk (target) of 4. Actually for example 4 (Side) X 4 (Length) - configuration it is done with 4 (Side) X 7 (Length) horn disk vis-a-vis disk adapter 2 of 1.

row configuration does ECC group (ErrorCorrectionGroup), each ECC group configuration is donewith parity disk of for example 3 data disk and one .

Furthermore, later mentioned way, access it is possible from acertain CPU, is done host adapter jp7 doubling which host adapter and doubling whichare done via disk adapter which is done array disk 5 a this way vis-a-vis 1-set, doubling, it groans.

When and, host adapter damage occurs on one hand, from same CPU access it can make same array disk via other of host adapter or the other of disk adapter .

[0039]

In cache memory package 3, as for 18 as for joint ownership memory section, 19 where the MPa 10 of each adapter in common remembers various administration information with accessible asfor joint ownership memory control section, 20 cache memory section, as for 21 with the cache memory controller, as for both memory control section 19, 21 together it builds in inspection and the correcting circuit of ECC producing circuit, reading data for memory writing data guarantee, actualizes cache capacity of the maximum 1GB with cache memory package 3entirety, to 2 aspects converting, it mounts on equipment configuration.

[0040]

When cache memory capacity furthermore is increased, (Or, in cache memory package 3 adding) it can mount cache port package which is shown with 22 in place of cache memory package 3, through connecting cable between [puratta]

Page 15 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

プラッタ(基板差し込み板)間接続ケーブルを介 して24で示すキャッシュユニットに接続し、(すな わち、増設ユニット 24 内のキャッシュメモリに は、キャッシュポートパッケージ22及びケーブル 23 を介してアクセスできるように構成され)、これ によって、最大 8GB2 面までキャッシュ容量を増 設することができる。

図 2 では、キャッシュメモリパッケージ 2 を 2 面 設けたのに加えて、キャッシュポートパッケージ 22 を実装し、これにケーブル 24 を介していくつ かのキャッシュユニット 24 を接続した場合を示し ている。

[0041]

以上述ベたホストアダプタ 1、ディスクアダプタ 2、キャッシュメモリパッケージ 3 はコモンバス 4 を介してつながっているが、このコモンバス中、2 5 は各アダプタの MP10 が共有メモリをアクセス するためのマルチプロセッサバス(以下「M バ ス」という)、26 は高速データ転送を行う高速 1/0 バス(以下「F バス」という)である。

[0042]

高速 I/O バス 26 は通常は 64 ビット幅で 2 系統 同時に動作しているが、障害発生時はどちらか 1 系統のみでの縮退動作が可能であり、また M バス 25 に障害が発生した場合は F バス 26 のど ちらか 1 系統を使用して動作可能である。

[0043]

更に活線挿抜対応(挿抜の際、挿抜部品の負荷 を小さくして挿抜を行なうことで、システムを稼動 状態のまま挿抜を可能とする)の BTL9 をコモン バス 4 のインターフェイスにすることで、ホストア ダプタ 1 に障害が発生した場合、システムは自 動的に本障害パスを閉塞し他のホストアダプタ のパスを用いてアレイディスク 5 に対し対上位 (同じ CPU)からのアクセスを継続する。

保守員は、システム稼働状態において障害の 発生したホストアダプタ 1 を取り除き、正常なホ ストアダプタ 1 をシステムに挿入し、27 の保守用 プロセッサ(以下「SVP」という)から 28 の LAN を 介して復旧の指示を与え、システムは交換され たホストアダプタ 1 の動作をチェックし正常であ れば閉塞パスを復旧させることにより、無停止 運転を実現している。

なお、図中 LANC は、LAN Controller(SVP イン タフェースコントローラ)である。

SVP27 は、他のホストアダプタ及びディスクアダ プタにも同様に接続され、監視及び保守が行な (substrate insertion sheet) which is shown with 23 it can connect to cache unit which is shown with 24, (In cache memory inside namely, addition unit 24, through cache port package 22 and cable 23, access in order for it to be possible, configuration it isdone), with this, can increase cache capacity

With Figure 2, although cache memory package 2 was provided 2 aspects, adding, itmounts cache port package 22, through cable 24 to this, it has shown casewhere several cache unit 24 are connected.

[0041]

to the maximum 8GB 2 aspect.

Above, host adapter 1, disk adapter 2, cache memory package 3 which is expressed is connected through common bus 4,,but in this common bus , as for 25 multi processor bus because MPa 10 of each adapter access does joint ownership memory (Below "Mbus " with you call), 26 is high speed I/O bus (Below "Fbus " with you call) whichdoes high speed data transfer .

[0042]

high speed I/O bus 26 2 system operates simultaneously with usually 64 bit width, butat time of damage either one degeneracy operation with only of 1 system being possible, in addition when damage occurs in Mbus 25, either one of Fbus 26 using 1 system, it is a workable.

[0043]

Furthermore when by fact that BTL9 of live wire *removal corresponding (At time of * removal, making load of * removal part small, by fact that it does * removal, system while it is awork state * removal possible it does) is designated as interface of common bus 4, the damage occurs in host adapter 1, system occlusion does this damage pass in the automatic and continues access from anti- upper position (Same CPU) vis-a-vis the array disk 5 making use of pass of other host adapter .

If maintenance person, removes host adapter 1 where damage occurs in system work state inserts normal host adapter 1 in system, through LAN of 28 from processor (Below "SVP " with you call) for conservation of 27, gives display of restoration, system operates host adapter 1 which is exchanged check and it isnormal, in restoring occlusion pass depending, Non stop driving is actualized.

Furthermore, in the diagram LANC is LAN controller (SVPinterface controller).

SVP27 is connected in same way to also other host adapter and the disk adapter, supervision and conservation are done,

Page 16 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24

NetApp Ex. 1002, pg. 1007

われるようになっている。

【0044】

また、各アダプタの制御プログラムに変更があ る場合は、SVP27 から LAN28 を介してブートデ バイス 12 内にある制御プログラムの内容を書き 替えることにより無停止のアップグレードが可能 である。

[0045]

即ち、システムの制御プログラムをアップグレードを実施する場合は、まずホストアダプタ/ディス クアダプタの各モジュールを I モジュールずつ閉 塞し、制御プログラムのアップグレードを行い再 接続する。

以上のように 1 モジュールずつの制御プログラ ムの入れ換え操作を繰り返すことにより、系全 体の制御プログラム入れ換えが実施される。

[0046]

図 3 は、図 2 に示した構成図に沿ってデータの 流れとデータの保証を示した図である。

【0047】

上位からアレイディスクにデータを書き込む場 合、例えば ESCON(光チャネルの商標名、IBM 社)から、先ず書き込み先の記憶空間上の物理 アドレス情報(以下「PA」という)が送られて来た 後、データ(CKD(Count Key Data)フォーマット) +CRC コードが送られてくる。

これらの光信号は信号変換部 6 で電気信号に 変換すると共にパリティを生成し、フォーマット変 換部 7 ではデータフォーマットを FBA(Fired Blo cked Architecture)フォーマットに変換すると共 に LRC(Longitudinal Redundancy Check,長手 方向冗長度チェック)コードを付加し、更に PA を データの一部として取り込んでアレイディスク上 の論理アドレス(以下「LA」という)を生成した後 これら総ての情報に対してパリティを付加して F バス 26 に送られる。

[0048]

キャッシュパッケージ3では、Fバス26からのデ ータに対して誤り訂正可能な ECC を付加してキ ャッシュメモリ20 に書き込む。

[0049]

ディスクアダプタ 2 では、F バスからのデータに 対して更に CRC コードが付加され、該データ SC SI インターフェースを介してアレイディスク5 に送 られ、磁気ディスク装置個々に ECC を付加して it groans.

[0044]

In addition, when there is modification in control program of each adapter ,through LAN 28 from SVP27, up grade of non stop is possible byrewriting content of control program which is inside boot device 12.

[0045]

Namely, control program of system case up grade is executed, each module of host adapter /disk adapter occlusion 1 module at a time it does first, does up grade of control program and reconnects.

Like above control program replacing of entire system is executed by repeatingreplacing operation of control program of 1 module at a time.

[0046]

Figure 3 is figure which shows guarantee of flow and the data of data alongside configuration diagram which is shown in Figure 2.

[0047]

When from upper position data is written to array disk, after physical address data (Below "PA" with you call) on storage space ahead writing is sent from for example ESCON (tradename, IBM corporation of optical channel), first, the data (CKD (count key data) format) +CRC cord is sent.

As these light signal as it converts to electrical signal with signal converter 6, form the parity, in format conversion section 7 convert data format to FBA (FiredBlockedArchitecture) format the LRC (Degree of LongitudinalRedundancyCheck, longitudinal direction redundant check) cord is added, Furthermore after forming logic address (Below "LA" with you call) on array disk, PA asportion of data taking in adding parity vis-a-vis these all data, it is sent to Fbus 26.

[0048]

With cache package 3, adding error correction possible ECC vis-a-vis data from Fbus 26, you write to cache memory 20.

[0049]

With disk adapter 2, furthermore CRC cord is added vis-a-vis data from Fbus, through said data SCSI interface * *, is sent by array disk 5, magnetic disk device adds ECC individually and guarantees writing data.

Page 17 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

書き込みデータを保証している。

[0050]

アレイディスク 5 からのデータ読み出しにおいて も同様に、各チェックコードを元に読み出しデー タの検査/訂正を行い信頼性を高めている。

[0051]

以上のように、チェックコードはデータの長さ方 向に対してはある長さ毎の水平チェック、データ の垂直(幅)方向に対しては(例えばバイト単位 の)垂直チェックで2 重化されており、また転送 が行われる頃は間(図中一点鎖線)では当該2 重化チェックコードのうち1つを必ずデータとして 受け渡すことによりデータ保証に万全を期して いる。

[0052]

図4は図1で述べたスケーラビリティを実現する ための装置外観図であり、41 はアレイディスク を制御する制御ユニット部、42 はアレイディスク を実装するアレイユニット部で、本装置はこの 2 つのユニットで構成される。

[0053]

図5は制御ユニット41の実装図で(a)は正面図、 (b)は側面図を表わす。

51 はホストアダプタ1、ディスクアダプタ2、キャッ シュメモリパッケージ3を実装する論理架部、52 は停電時に揮発メモリであるキャッシュメモリ部 に電源を供給するバッテリ部、53 はキャッシュメ モリ増設時にキャッシュユニット24 及び増設メモ リ用の追加バッテリを実装するキャッシュメモリ 増設部、54 は SVP 実装部、55 は論理架に電源 を供給する語理架用スイッチング電源、56 はア レイディスクの構成(容量)が小規模の場合のア レイディスク実装部、57 はアレイディスク部に電 源を供給するアレイディスク用スイッチング電 源、58 は両スイッチング電源 55、57 に電源を供 給する商用電源制御部である。

[0054]

図6は大容量アレイディスクを構成するときのア レイユニット部の実装図で(a)は正面図、(b)は側 面図を表わす。

[0055]

アレイディスク実装部56は、磁気ディスク装置を 最大112台(8行 x7列 x2)実装可能であり、各磁 気ディスク装置に障害が発生した場合の装置の 入れ替えを容易にするために、装置の正面と背 and guarantees writing data .

[0050]

In same way, you inspect reading data on basis of each check cord regarding data reading from array disk 5 and / you correct raise reliability.

[0051]

Like above, check cord vis-a-vis vertical (width) direction of horizontal check , data every of certain length vis-a-vis longitudinal direction of data to double is converted (for example byte unit) with vertical check , with (in the diagram dot-dash line) between region where in addition transfer is done expects completely safe in data guarantee inside one of this said double conversion check cord by all meansby as data transferring.

[0052]

As for Figure 4 with device external view in order to actualize [sukeerabiriti] which is expressed with Figure 1, as for 41 control unit section which controls array disk, as for 42 in array unit section which mounts array disk, this device configuration is done with this 2 unit.

[0053]

As for Figure 5 as for (a) as for front view, (b) side view isdisplayed in mount figure of control unit 41.

As for 51 logic rack section which mounts host adapter 1, disk adapter 2, cache memory package 3, as for 52 the battery section which supplies power supply to cache memory section which is a volatilization memory at time of electricity outage, as for 53 at time of cache memory addition cache memory addition section which mounts additional battery for cache unit 24 and addition memory, as for 54 SVP mountsection, As for 55 as for switching power supply, 56 for logic rack which supplies power supply to logic rack array disk mount section when configuration (capacity) of the array disk is small scale, as for 57 switching power supply, 58 for array disk which supplies power supply to array disk section is commercial power supply controller which supplies power supply to both switching power supply 55, 57.

[0054]

As for Figure 6 when configuration doing large capacity array disk, as for (a) as for front view, (b) side view is displayed in mount figure of array unit section.

[0055]

array disk mount section 56, in order to make replacing device whenbeing maximum 112table (8 line x7 line x2) mount possible, damage generates magnetic disk device in each magnetic disk device easy, has taken kind of mounting

Page 18 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

面の両面から挿抜可能となるような実装方式を とっている。

【0056】

61 はユニット全体の発熱を逃がすための冷却フ アンで、冷却効果を高めると共に、騒音抑止の 観点から小さな冷却ファンを使って小区分化し、 床面より天井へ送風する構造をとっている。

[0057]

図7は図5で説明した論理架部の接続方式図で ある。

[0058]

71 はコモンバス 4 をプリント配線したプラッタ(基板の挿し込み用の板)であり、72 は各アダプタ、 パッケージとプラッタ 71 を接続するためのコネク タである。

[0059]

ホストアダプタ 1、ディスクアダプタ 2、キャッシュ メモリパッケージ3の間のデータ転送はコモンバ ス 4 を介して行うため、各アダプタ、パッケージ はコネクタ 72 上の任意のどの位置でも接続可 能となり、ホストアダプタ 1 の実装数、ディスクア ダプタ 2 の実装数を自由に変えることができる。

[0060]

ー方、キャッシュ容量を増設する場合はキャッシュメモリパッケージ3をキャッシュポートパッケー ジ22に変えて実装するか、または図7に示すように、キャッシュメモリパッケージ3 に加えてキャ ッシュポートパッケージ21 を実装し、これに、接続ケーブル23 を介してキャッシュニット43(図 2 の 24 に相当)に接続することにより、もとの2G B の容量に加えて更に最大 8GB2 面分のキャッ シュメモリ容量を拡張できる。

[0061]

図 8 は図 5 で示した論理架部の実装イメージ図 である。

[0062]

図8で、コモンバス4は、プラッタ71上を左右方 向にプリント配線されており、このプラッタ71に 対して、キャッシュポートパッケージ22の基板(C P)の取付部、キャッシュメモリパッケージ3の基 板(C)の取付部、ホストアダプタモジュールの基 板(H)の取付部、及びディスクアダプタモジュー ルの基板(D)の取付部が設けられ、図の矢印84 で示すように、各基板は、挿抜操作面側から着 脱されるようになっていて、プラッタ71に差し込 system which becomes * removal possible from front face of device and both surfaces of rear surface .

[0056]

61 converts, as with cooling fan in order to let escape heating of the unit entirety, cooling effect is raised, using small cooling fan from viewpoint of noise control, to small partition from floor surface takes structure which air blowing is done to ceiling.

[0057]

Figure 7 is connection system figure of logic rack section which is explained with Figure 5.

[0058]

As for 71 with [puratta] (sheet for putting being packed of substrate) which printed circuit does common bus 4, 72 is the connector in order to connect [puratta] 71 with each adapter , package .

[0059]

As for data transfer between host adapter 1, disk adapter 2, cache memory package 3 through common bus 4, in order to do, each adapter , package becomes connectable any position of option on connector 72, it is possible to change mount quantity of host adapter 1 and mountquantity of disk adapter 2 freely.

[0060]

On one hand, when cache capacity is increased, changing cache memory package 3 into the cache port package 22, it can mount, or as shown in Figure 7, it can mount cache port package 21 in addition to cache memory package 3, through connecting cable 23 to this, furthermore itcan expand cache memory capacity of maximum 8GB 2 surface amount by connecting to the cache unit 43 (Equal to 24 of Figure 2), in addition to capacity of original 2 GB.

[0061]

Figure 8 is mount image of logic rack section which is shownwith Figure 5.

[0062]

Way with Figure 8, common bus 4 [puratta] on 71 printed circuit is made left and right directions, can provide mount, of substrate (H) of mount, host adapter module of substrate (C) of mount, cache memory package 3 of substrate (CP) of cache port package 22 and mount of substrate (D) of disk adapter module this [puratta] vis-a-vis 71, shows with arrow 84 in thefigure, as for each substrate, attachment and detachment it is done from * removal work surface side, groaning, when [puratta] itis inserted in 71, common bus 4

Page 19 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

まれるとコモンバス4と電気接続されるものである。

[0063]

81 は、ホストアダプタ 1 の基板上の下方部に実 装されて、対上位インターフェイスを司る光コネ クタ部、82 はディスクアダプタ2 の基板上の下方 部に実装されて、アレイディスク 5 と接続する SC SI コネクタ部、83 はキャッシュポートパッケージ 22 を実装したときの接続ケーブル 23 用の接続 コネクタ部である。

85 は、キャシュメモリパッケージ 3 の基板(C)の 下方部に取付けたキャッシュメモリ本体(図 2 の キャッシュメモリ 20)である。

[0064]

各コネクタ部は、障害発生等で各アダプタ、パッケージを挿抜する際の操作性を向上させるため、接続コネクタ83を除き、操作面84 倒へは実装せず、プラッタ71 の接続側に集中実装している。

[0065]

図 9 は本発明のソフトウエア構成を示した図で ある。

[0066]

91 はホストアダプタ 1 のブートデバイス 12 に書 き込まれるチャネルアダプタ制御プログラム(以 下「CHP」という), である。

また、ディスクアダプタ2のブートデバイス12に 書き込まれるディスクアダプタ制御プログラムの うち、92はアレイディスク固有の処理およびキャ ッシュメモリとアレイディスク間のデータ転送制 御を受け持つディスクアダプタマスタ制御プログ ラム(以下「DMP」という)、93はDMP92の制御 管理下でキャッシュメモリ20とアレイディスク5 の間のデータ転送制御を受け持つディスクアダ プタスレープ制御プログラム(以下「DSP」という) である。

[0067]

ディスクアダプタ 2 のブートデバイス 12 には、D MP92 と DSP93 の 2 種類が書き込まれている が、装置構成上 n セットのディスクアダプタでア レイディスクにアクセスする場合、そのうちの 2 セットが DMP92 として動作(2 重化)し、残る n-2 のディスクアダプタが DSP93 として動作する。

[0068]

94 は SVP27 に搭載する SVP 制御プログラム で、CHP91,DMP92,DSP93 を監視及び保守する 1995-1-24

and it is something which electrical connection isdone.

[0063]

As for 81, being mounted in downward part on substrate of host adapter 1, asfor optical connector part, 82 which administers anti- upper position interface being mounted in the downward part on substrate of disk adapter 2, as for SCSI connector section, 83 which you connectwith array disk 5 when mounting cache port package 22, it is a connector section for the connecting cable 23.

85 [kyashumemoripakkeeji] is cache memory main body (cache memory 20 of Figure 2) which is installed in downward part of substrate (C)of 3.

[0064]

When * removal doing each adapter, package with such as damage, operability inorder to improve, it does not mount each connector section, to work surface 84 sideexcluding connector 83, [puratta] collection solid equipment has made the connecting side of 71.

[0065]

Figure 9 is figure which shows software constitution of this invention .

[0066]

91 is channel adapter control program which is written to boot device 12 of host adapter 1 (Below "CHP " with you call).

In addition, among disk adapter control program which are written to boot device 12 of the disk adapter 2, as for 92 disk adapter master control program which takes charge of data transfer controlduring treatment and cache memory and array disk of array disk peculiar (Below "DMP " with you call), 93 is disk adapter slave control program (Below "DSP " with you call) which takes charge of data transfer control between cache memory 20 and array disk 5 under control of DMP 92.

[0067]

2 kinds of DMP 92 and DSP 93 are written in boot device 12 of the disk adapter 2, but when with disk adapter of nset on equipment configuration access itmakes array disk, 2 set among those operation (double conversion) it does as the DMP 92, disk adapter of n- 2 which remains it operates as DSP 93.

[0068]

94 as with SVPcontrol program which is installed in SVP27, CHP 91, DMP 92, DSP 93 isdone supervision and

Page 20 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

とともに、各制御プログラムの更新時は SVP27 から更新したい MP の制御プログラムを直接、 または他の MP から当該 MP の制御プログラム を更新することができる。

【0069】

図 10はデータの流れに基づいた図9で示したソ フトウエア構成の機能分担を示した図である。

[0070]

CHP91 は、上位からのアドレス形式及びデータ 形式を下位アドレス形式及びデータ形式に変換 し、キャッシュメモリに書き込む。

101 はセグメント、102 はブロック、103 はアレイ ディスク5 上の磁気ディスク1 台当りに書き込む データ量を表すストライプである。

DMP92 は、キャッシュメモリ上からストライプ単位にデータを読み出し、下位アドレスをアレイディスクの行 NO,列 NO,FBA,ブロック数に変換し、 DSP93 でアレイディスクにデータを書き込む。

[0071]

また、DMP92 はアレイディスク 5 の構成情報も 管理している。

[0072]

以上のように、各制御プログラムを機能分担す ることにより、上位インタフェースを SCSI やファ イパーチャネル等に変更する場合は CHP91 の み、またアレイディスク構成を変更(ディスクの行 数/列数、RAID(Redundant Array Inexpensive Disk)方式等)する場合は DMP92 のみの変更で 対応可能であり、ホストアダプタ 1、ディスクアダ プタ 2 の接続変更に合わせて各制御プログラム を書き替えることで、スケーラビリティを実現す るとともに、ソフトウエア開発の負荷も軽減して いる。

[0073]

図 11 はコモンバス 4 の 2 重化の考え方と縮退 動作を説明した図である。

【0074】

111はコモンバス4の使用権を獲得することので きるバスマスタ(MP10 を搭載しているホストアダ プタ1又はディスクアダプタ2)、112はバスマスタ 111からのアクセス要求を受けるバススレーブ (キャッシュメモリパッケージ)である。

[0075]

conservation, when renewing each control program control program of MPa which you want to renew from SVP27 directly, or canrenew control program of this said MPa from other MPa.

[0069]

Figure 10 is figure which shows function allocation of software constitution which is shown with Figure 9 which is based on flow of data .

[0070]

address form and data form from upper position it converts CHP 91, to the lower position address form and data form, writes to cache memory.

As for 101 as for segment, 102 as for block, 103 it is a stripe whichdisplays data amount which is written to magnetic disk per machine on array disk 5.

DMP 92 from on cache memory data converts reading, lower position address to thequantity of line of array disk NO, line NO, FBA, block in stripe unit, to the array disk writes data with DSP 93.

[0071]

In addition, DMP 92 has managed also configuration information of array disk 5.

[0072]

Like above, when it modifies upper position interface in SCSI and fiber channel etcby function allocation doing each control program, only CHP 91, in addition when itmodifies (number of lines /number of rows, RAID (Redundantarray Inexpensivedisk) system etc of disk) being correspondence possible with modification only of DMP 92, in combination with array disk configuration to modification of connection of host adapter 1, disk adapter 2, as by fact that each control program is rewritten,[sukeerabirit] is actualized, You have lightened also load of software development.

[0073]

Figure 11 is way of thinking of double conversion of common bus 4 and figurewhich explains degeneracy operation. [0074]

As for 111 bus master which can acquire use right of common bus 4 (host adapter 1 or disk adapter 2 which installs MPa 10),112 is bus slave (cache memory package) which receives access request from bus master 111.

[0075]

Page 21 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

F バス 26 は通常動作状態では 64 ビットバス(20 0MB/S)2 系統を同時に動作させ 400MB/S を実 現しており、各バス系統はパリティチェック又は タイムアウトで障害を検出可能である。

障害発生時はバスマスタ 111 は各自縮退状態 に入り、残る | 系統を使ってバススレーブをアク セスすると共に、この時の縮退情報は共有メモ リ18上の管理エリアに登録される。

【0076】

またコモンバス内のシステム制御信号(バスリセ ット等)は信号線を 3 重化しており、通常動作時 は 3 線一致、縮退動作時は 2 線一致(多数決) 方式を採用することにより信頼性を高めている。

[0077]

図 12 は装置各部位における多重化と縮退運転 を示した図である。

[0078]

121 は 2 ポート化されたチャネルパスであり、ホ ストアダプタ1 にはチャネルアダプタ29 が 2 モジ ュール、対上位用のチャネルパスが 4 パス実装 しており、障害発生時は交替チャネルアダプタ (CHP)、交替チャネルパスを使用して縮退運転 に入る。

[0079]

122はディスクアダプタ2とアレイディスク5の間 のインタフェースを司る SCSI パスで、1 行の磁 気ディスク群に対して別のディスクアダプタ2か らもアクセス可能なように2 重化しており、当パ スに障害が発生した場合は交替 SCSI パスを使 用して縮退運転に入る。

また、アレイディスクマスタ制御を行う DMP92 も 2重化しており、障害発生時は交替 DMP92を使 用して縮退運転に入る。

[0080]

共有メモリ 18、キャッシュメモリ 20 も 2 重化して おり、共有メモリに障害が発生した場合は残る もう一方の使用して縮退運転に入り、キャッシュ メモリに障害が発生した場合はライトペンディン グデータ(キャッシュメモリ上に残っているデー タ)をディスクにデステージし障害発生メモリ部位 を除いたメモリで縮退運転を行う。

[0081]

アレイディスク5上の磁気ディスクに障害が発生 した場合は、当該磁気ディスクを切り離し予備 の磁気ディスクに修復しながら読み出し書き込 Fbus 26 usually with operating state 64 bit bus (200 MB /S) 2 system operatingsimultaneously, has actualized 400 MB /S, each bus system damage is the inspectable with parity check or timeout .

At time of damage as for bus master 111 using 1 system which remainsentering each degeneracy state, as access it does bus slave, as for degeneracy data at time of this it is registered to management area onjoint ownership memory 18.

[0076]

In addition system control signal (bus reset etc) inside common bus to 3 heavy has converted the signal line, usual operation time at time of 3 line agreements and degeneracy operation raises reliability by adopting 2 line agreement (large number decision) system.

[0077]

As for Figure 12 it is a figure which shows multiplexing and degeneracy driving in device each site .

[0078]

To 2 port with channel pass which is converted, channel adapter 29 channel pass for2 module, anti- upper position 4 pass has mounted 121 in host adapter 1, at timeof damage replacement channel adapter (CHP), using replacement channel pass, enters into degeneracy driving.

[0079]

With SCSI pass which administers interface between disk adapter 2 and the array disc 5, vis-a-vis magnetic disk group of one row even from another disk adapter 2 accessible way to double we convert 122, when damage occurs inthis pass, using replacement SCSI pass, we enter into degeneracy driving.

In addition, to double we convert also DMP 92 which controls array disk master, at time of damage using replacement DMP 92, we enter into degeneracy driving.

[0080]

To double we convert also joint ownership memory 18, cache memory 20, when damage occurs in joint ownership memory , another which remains using, when damage occurs in cache memory entering degeneracy driving, [desuteeji] wedesignate [raitopendingudeeta] (data which remains on cache memory) as disk and we drive degeneracy with memory which excludes damage memory section rank.

[0081]

Case damage occurs in magnetic disk on array disk 5, while separating the this said magnetic disk and rejuvenation designating as magnetic disk of preparatory it does the

Page 22 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

み動作を行う。

[0082]

図 13 は装置の電源系の多重化と縮退運転を示した図である。

[0083]

商用電源制御部 58 は各々独立した AC 入力で 2 重化して、論理架用スイッチング電源 55 及び アレイディスク用スイッチング電源 57 にそれぞ れ供給しているため、障害発生時はもう片方の 商用電源制御部 58 で縮退運転に入る。

[0084]

131 は上位ホストからの電源 ON/OFF の遠隔制 御や商用電源制御部 58、両スイッチング電源等 の電源回路を制御する電源制御回路(以下「PC 」」という)である。

[0085]

論理架用スイッチング電源55は冗長運転用として必要数より2回路多く実装し電源コモンバスを 介して論理架51及びバッテリ52に供給することにより、当スイッチング電源55が2回路故障しても動作可能である。

[0086]

同様に列単位の磁気ディスク群に供給するにア レイディスク用スイッチング電源57も、冗長運転 用として2回路多く実装し電源コモンバスを介し て供給することにより、当スイッチング電源57が 2回路故障しても動作可能であり、さらに両スイ ッチング電源55、57を2重化するよりも安価な 構成に仕上げることができる。

[0087]

また停電時においては、2 重化されたパッテリ 5 2 から電源コモンバスを介して論理架内の揮発 メモリであるキャッシュメモリ及び PCI131 に供給 され、片方のパッテリが故障しても動作可能で ある。

[0088]

図 14 及び図 15 はアレイディスクに使用する磁 気ディスク装置単体の記憶容量別にアレイディ スクを構成したときのシステム性能を比較した 図である。

[0089]

reading writing operation .

[0082]

Figure 13 is multiplexing of power supply system of device and figure whichshows degeneracy driving.

[0083]

As for commercial power supply controller 58 each to double converting with AC inputwhich becomes independent, because it has supplied to switching power supply 55 for logic rack and switching power supply 57 for array disk respectively, at timeof damage already it enters into degeneracy driving with commercial power supply controller 58 ofone side.

[0084]

131 is remote control of power supply ON/OFF from upper position host and power supply control circuit (Below "PCI " with you call) which controls commercial power supply controller 58, both switching power supply or other power supply circuit.

[0085]

switching power supply 55 for logic rack twice road mounts more than necessarynumber as one for redundant driving and through power supply common bus, this switching power supply 55 twice road breaking down in logic rack by supplying 51 and the battery 52, it is a workable.

[0086]

It supplies to magnetic disk group of line unit in same way asone for redundant driving twice road mainly to mount also the switching power supply 57 for array disk, through power supply common bus, this switching power supply 57 twice roadbreaking down by supplying, with workable, finish * * it candesignate thing as inexpensive configuration furthermore both switching power supply 55, 57 are converted theto double with in comparison.

[0087]

In addition to double through power supply common bus from battery 52 which isconverted, in time of electricity outage, it is supplied by cache memory and PCI 131 which are a volatilization memory inside logic rack, battery of oneside breaks down and it is a workable.

[0088]

Figure 14 and Figure 15 when configuration doing array disk classified by recording capacity of magnetic disk device unit which is used for array disk, is figure which compares system performance.

[0089]

Page 23 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

図 14 はそれぞれ異なる磁気ディスク装置を使 用して同一容量のアレイディスクを実現した場 合の構成を示しており、項番 141 が 3GB の磁気 ディスク装置(3.5 インチ径のディスクを使用)、項 番 142 が 4.0GB の磁気ディスク装置(5 インチ径 のディスクを使用)、項番 143 が 8.4GB の磁気デ ィスク装置(6.4 インチ径のディスクを使用)を使 用している。

アレイ構成は、ディスク装置 141 が 14 枚のデー タディスクの 2 枚のパリティディスク、ディスク装 置 142 が 14 枚のデータディスクと4 枚のパリテ ィディスク、ディスク装置 143 が 14 枚のデータデ ィスクと2 枚のパリティディスクで構成した場合で ある。

[0090]

図 15 は各磁気ディスク装置 141、142、143 につ いての毎秒当りの 1/0 命令発行件数と平均応答 時間の関係を示しており、アレイディスクシステ ムとしてのトランザクション性能を向上させるた めには、小容量(小径)の磁気ディスク装置を使 用してアレイ構成を大きくすることが最も性能を 引き出せることから、本発明に於ては 3.5 インチ 磁気ディスク装置 141 を採用してアレイディスク システムを実現している。

従って、同じ記憶容量の磁気ディスク装置を、従 来のように大形磁気ディスク装置 1 台で構成す るのと、複数台の小形磁気ディスク装置のアレ イで構成するのとでは、後者の小形磁気ディス ク装置を多数用いたアレイ構成のものの方が、 平均アクセスタイムを短縮できる点で有利であ る。

[0091]

以上説明してきたスケーラブルなアーキテクチ ャを使用して実現できる装置モデル構成例を図 16~図 19 にしめす。

[0092]

図 16 は、コモンバス 4 上のディスクアダプタ 2 の実装数を減らし、更にキャッシュポートパッケ ージ 22 を実装し、接続ケーブル 23 を介してキャ ッシュユニット 24 に接続することにより、キャッシ ュヒット率の高める高性能大容量キャッシュメモ リ付小形ディスクアレイを実現した時の構成図 である。

[0093]

またディスクアダプタ2を実装しないで、ホストア ダプタ 1 とキャッシュメモリのみで構成した場合 (図中の破線内の構成)は、記憶媒体が磁気ディ スクから半導体メモリに代わり、更に高速データ Figure 14 using different magnetic disk device respectively, has shown configuration when itactualizes array disk of same capacity, section turn 141 magnetic disk device of 3 GB (3.5You use disk of inch diameter), section turn 142 magnetic disk device of 4.0 GB (You use disk of 5 inch diameter), section turn143 has used magnetic disk device (6.4 You use disk of inch diameter) of 8.4 GB.

array configuration is, when disk drive 141 2 parity disk, disk drive 142 of 14 data disk 14 data disk and 4 parity disk, disk drive 143 configuration it does with 14 data disk and 2 parity disk.

[0090]

Figure 15 every concerning each magnetic disk device 141, 142, 143 has shown I/O command issue numberof cases per second and relationship of even response time, in order transaction performance as array disk system to improve, using magnetic disk device of small capacity (small diameter),most it pulls out performance that it enlarges array configuration, * from thing, Regarding to this invention, adopting 3.5 inch magnetic disk device 141, it actualizes array disk system.

Therefore, conventional way configuration it does magnetic disk device of same recording capacity, when with large scale magnetic disk device 1, configuration it does with array of the small shape magnetic disk device of plural table that with, those of array configuration which large number uses small shape magnetic disk device of the latter, is more profitable in point which canshorten even access thyme.

[0091]

Above using scaleable architecture which is explained, it shows device model configuration example which itcan actualize in Figure 16 \sim Figure 19.

[0092]

When actualizing high performance large capacity cache memory attaching small shape disk array which cache hit ratio raises byfact that Figure 16 decreases mount quantity of disk adapter 2 on the common bus 4, furthermore mounts cache port package 22, through connecting cable 23, connects to cache unit 24, it is a configuration diagram.

[0093]

In addition without mounting disk adapter 2, when configuration it does withonly host adapter 1 and cache memory, (configuration inside dashed line of in the diagram) storage media furthermore actualizes high speed data transfer

Page 24 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

転送可能な高性能の半導体ディスク装置を実 現する。

【0094】

図 17 はディスクアダプタ2を最大構成とし、キャ ッシュパッケージ3 を実装し又はキャッシュポー ト 22 を実装し接続ケーブル23 を介してキャッシ ュユニットを接続することにより、高性能大容量 キャッシュメモリ付大形ディスクアレイを実現し た時の構成図である。

[0095]

図 18 はホストアダプタ1 の対上位インターフェー スを SCSI/ファイバーチャネル等のインターフェ ースに変えて、ディスクアダプタ2 の実装数を減 らし、更にF バス 26 のビット幅を半分に縮小した 2 系統で構成することにより、オープン市場をタ ーゲットにした無停止運転の高性能フォールトト レラント(高信頼性)サーバシステムを実現した時 の構成図である。

[0096]

図 19 は図 18 の構成を元に2 重化、活線挿抜を 考慮せずに、最もシンプルな構成をとることによ って安価なオープン市場向けのサーバシステム を実現した時の構成図である。

なお、図中、4D+1P は、データディスク 4 枚とパ リティディスク 1 枚の趣旨である。

[0097]

以上の実施例において、コモンバス 4 上に、更 に光ディスクアダプタ(光ディスク用接続論理モ ジュール)を介して光ディスク装置を接続し、磁 気テープ制御装置(磁気ディスク接続論理モジュ ール)を介して磁気テープ装置を接続し、あるい は半導体記憶装置接続論理モジュールを介し て半導体記憶装置を接続することができる。

また、コモンバス 4 上に別の形式のホストアダプ タを介してワークステーションを接続することも できる。

このように、コモンバス上に、種々の形式の記 憶装置に対する記憶媒体アダプタを接続するこ とができる。

[0098]

【発明の効果】

以上詳しく説明したように、本発明によれば、上 位装置に対するインタフェースを構成する複数 の上位側接続論理装置と、記憶装置と、前記記 憶装置に対するインタフェースを構成する複数 possible high performance semiconductor disk drive from magnetic disk in place of semiconductor memory .

[0094]

When actualizing high performance large capacity cache memory attaching large scale disk array by fact that Figure 17 designates disk adapter 2 as maximum configuration, mounts cache package 3 and or mounts the cache port 22 and through connecting cable 23, connects cache unit, it is a configuration diagram.

[0095]

When actualizing high performance [foorutotoreranto] (high reliability) server system of non stop driving where the Figure 18 changing anti- upper position interface of host adapter 1 into SCSI /fiber channel or other interface, decreasesmount quantity of disk adapter 2, designates open market as target furthermore by configuration doing with 2 system which reduce bit width of Fbus 26 in half, it is a configuration diagram.

[0096]

As for Figure 19 when on basis of configuration of Figure 18 withoutconsidering double conversion and live wire * removal, mostactualizing server system for inexpensive open market by fact that simple configuration istaken, it is a configuration diagram.

Furthermore, in the diagram , 4D+1P data disk 4 and is gist of parity disk one layer .

[0097]

In Working Example above, on common bus 4, furthermore through optical disk adapter (Connected logic module for optical disk),optical disk device can be connected, through magnetic tape controller (magnetic disk connected logic module), magnetic tape device can beconnected, or through semiconductor storage device connected logic module , semiconductor storage device can beconnected.

In addition, through host adapter of another form on common bus 4, it canalso connect workstation.

this way, on common bus, storage media adapter for storage device of various form canbe connected.

[0098]

[Effects of the Invention]

As above explained in detail, according to this invention, in storage system which possesses cache memory device (upper side connected logic device of plural and cache memory device which is shared to storage device side connected logic

Page 25 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

の記憶装置側接続論理装置と、これらの装置 間で転送されるデータを一時記憶するキャッシ ュメモリ装置(複数の上位側接続論理装置に共有される キャッシュメモリ装置)とを有する記憶システムに おいて、前記複数の上位装置側接続論理装置, 複数の記憶装置側接続論理装置,及びキャッシ ュメモリ装置は、これらの装置に共有されるコモ ンバスにより相互に接続されるように構成した ので、上位側接続論理装置と記憶装置側接続 論理装置とキャッシュメモリの増設または変更 は、単にコモンバス上にこれらの装置等を追加 しまたは変更して行くだけでよく、増設によるア ップグレードが容易に達成できスケーラブルな システム構成を得ることができる。

また、これらの上位側接続論理装置,記信装置 側接続論理装置及びキャッシュメモリ装置は、 モジュール化されて、コモンバスの配設されたプ ラッタに挿抜(着脱)自在に取り付けるようにした ので、これらの装置の必要な数量の増設作業も 簡単であるという効果がある。

[0099]

また、上位側接続論理装置,記憶装置側接続論 理装置、キャッシュメモリ装置,及びこれらの間を 接続するコモンバスは、二重化され、2系統に分 けて配線されているので、これらの装置の一方 に障害が発生したときでも、他方の装置を用い て縮退運転が可能である。

この場合、上位側接続論理装置,記憶装置側接 続論理装置,及びキャッシュメモリ装置は、いず れも活線挿抜対応のコネクタ部を具備している ので、システムを停止することなく保守点検を行 なって故障部品の交換を行なったり、増設用の 部品を追加したりすることが可能であるという効 果がある。

[0100]

更に、記憶装置は、複数の小形記憶装置を組 み合わせたアレイ形とされ、これにより従来の 大形ディスク装置 1 台を用いたものに比べてア クセスタイムを短縮できるという効果がある。

[0101]

また、キャッシュメモリ装置は、コモンバスに直 接取り付けられるキャッシュメモリモジュール(キ ャッシュメモリパッケージ)と、増設用のキャッシ ュユニットとで構成され、増設用のキャッシュユ ニットは、コモンバスに直接挿抜自在に取り付け 1995-1-24

device of plural) which remembers storage device side connected logic device of plural which configuration does upper side connected logic device of plural which configuration does interface for upper position device and interface for storage device and aforementioned storage device and data which istransferred between device of these at one time, Because in order to be connected mutually, by common bus which isshared to these device configuration it did storage device side connected logic device , and cache memory device of upper position equipment side connected logic device, plural of aforementioned plural, as for upper side connected logic device and storage device side connected logic device and addition or modification of cache memory, Simply, it can add these device etc on common bus and or it justmodifies to be necessary, can achieve up grade easily with additionand can acquire scaleable system configuration .

In addition, modulization being done, * removal (attachment and detachment) you install these upper side connected logic device, storage device side connected logic device and cache memory device, unrestrictedly in [puratta] where common bus is arranged, because itrequired, there is an effect that also addition job of required number quantity of these device is simple.

[0099]

In addition, upper side connected logic device, storage device side connected logic device, cache memory device, and the common bus which connects between these to be done doubling, dividing into2 system, because wiring it is done, when these device damage occurs on one hand even, degeneracy driving is possible making use of the device of other.

In case of this, because upper side connected logic device, storage device side connected logic device, and cache memory device in each case possess connector section of live wire *removal correspondence, doing preservation inspection without stopping system, there is an effect that it is possible to exchange breakdown part, to add part for addition.

[0100]

Furthermore, there is an effect that storage device makes array shapewhich combines small shape storage device of plural, can shorten access thyme incomparison with those which because of this use conventional large scale disk drive 1.

[0101]

In addition, as for cache memory device, cache memory module which is directly installedin common bus (cache memory package) with, configuration to be done with cache unit foraddition, as for cache unit for addition, through cache port package for theaddition which, * removal is installed

Page 26 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

られる増設用のキャッシュポートパッケージを介 して必要数接続されるようになっているので、簡 単に増減することができるという効果も得られ る。

[0102]

以上により、高信頼性の記憶システムを得るこ とができる。

【図面の簡単な説明】

【図1】

本発明の実施例の概要を示す概念図である。

【図2】

本発明の一実施例の記憶システムの詳細な構 成図である。

【図3】

図 2 の構成図に沿ったデータの流れとデータ形 式を示した図である。

【図4】

本発明の一実施例の装置外観図である。

【図5】

本発明の一実施例の装置における制御ユニット 部の実装方式図である。

【図6】

本発明の一実施例の装置におけるアレイディス クユニット部の実装方式図である。 -

【図7】

本発明の一実施例の装置における論理架部の 接続方式図である。

【図8】

本発明の一実施例の装置における論理架部の 実装方式図である。

【図9】

本発明の実施例に適用されるソフトウエア構成 図である。

【図10】

本発明の実施例によるデータの流れとソフトウ エアの機能分担を示した図である。

【図11】

· •

本発明の実施例によるコモンバスの2重化と縮

1995-1-24

directly unrestrictedly in the common bus necessary number it is connected, because it groans, also theeffect that is acquired it can increase and decrease simply.

[0102]

With above, storage system of high reliability can be acquired.

[Brief Explanation of the Drawing (s)]

[Figure 1]

It is a conceptual diagram which shows gist of Working Example of this invention .

[Figure 2]

It is a detailed constitution figure of storage system of one Working Example of this invention.

[Figure 3]

It is a figure which shows flow and data form of data whichparallels to configuration diagram of Figure 2 .

[Figure 4]

It is a device external view of one Working Example of this invention .

[Figure 5]

It is a mounting system figure of control unit section in device of one Working Example of this invention.

[Figure 6]

It is a mounting system figure of array disc unit section in device of one Working Example of this invention.

[Figure 7]

It is a connection system figure of logic rack section in device of the one Working Example of this invention.

[Figure 8]

It is a mounting system figure of logic rack section in device of the one Working Example of this invention.

[Figure 9]

It is a software constitution figure which is applied to Working Example of this invention.

[Figure 10]

It is a figure which shows function allocation of flow and software of the data with Working Example of this invention. [Figure 11]

. .

It is a figure which shows double conversion and degeneracy

Page 27 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

退動作を示した図である。

【図12】

本発明の実施例による装置各部位の 2 重化と 縮退運転を示した図である。

【図13】

本発明の実施例による装置の電源系の多重化と縮退運転を示した図である。

【図14】

アレイディスクに使用する磁気ディスク装置単体 のディスク構成を示す図である。

【図15】

磁気ディスク装置の記憶容量とアレイディスクの システム性能を示した図である。

【図16】

高性能大容量キャッシュメモリ付小形ディスクア レイの構成図である。

【図17】

高性能大容量キャッシュメモリ付大形ディスクア レイの構成図である。

【図18】

高性能フォールトトレラントサーバシステムの構 成図である。

【図19】

低価格サーバシステムの構成図である。

【図20】

従来の記憶システムの概略構成図である。

Drawings

【図1】

operation of common bus with Working Example of this invention .

[Figure 12]

It is a figure which shows double conversion and degeneracy driving of device each site with Working Example of this invention.

[Figure 13]

It is a multiplexing of power supply system of device and a figure which shows degeneracy driving with Working Example of this invention.

[Figure 14]

It is a figure which shows disk configuration of magnetic disk device unit which is used for array disk .

[Figure 15]

It is a recording capacity of magnetic disk device and a figure which shows system performance of the array disk .

[Figure 16]

It is a configuration diagram of high performance large capacity cache memory attaching small shape disk array .

[Figure 17]

It is a configuration diagram of high performance large capacity cache memory attaching large scale disk array .

[Figure 18]

It is a configuration diagram of high performance [foorutotorerantosaabashisutemu].

[Figure 19]

It is a configuration diagram of low cost server system .


[Figure 20]

It is a conceptual constitution diagram of conventional storage system .

[Figure 1]

Page 28 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【図1】




【図4】

.

Page 29 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24



【図6】

[Figure 6]


Page 30 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24

【図6】

(a) 正 面






【図8】

[Figure 8]

Page 31 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)


NetApp Ex. 1002, pg. 1022



1995-1-24

.










Page 32 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 1023

.

-

【図2】




【図3】

•

[Figure 3]

Page 34 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 1025



i-1-24

NetApp Ex. 1002, pg. 1026

1995-1-24


【図5】

【図5】



(b) 側 面 図

[Figure 5]



【図14】

[Figure 14]

Page 36 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24


【図14】

| 項番 | 磁気ディスク単体容量 | アレイ構成 | アレイ容量 |
|-----|------------------|--------------------|--------|
| 141 | 3.0GB (3.5インチ) | (14D+2) ×5 | |
| 142 | 4.0GB (5インチ) | (14D+2) ×4 | 約220GB |
| 143 | 8. 4GB (6, 4インチ) | $(14D+2) \times 2$ | |

【図15】

[Figure 15]


[215]



【図7】

Page 37 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

【図7】




Page 38 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 1029


•

1995-1-24



rage 37 ratenaw mistantivi i w iviacinite manistation (O +0, r al. r enung sei. INU. 10/307,296) .J. F al. JCL.

【図10】



【図17】



Page 40 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)


1995-1-24

[図10]

NetApp Ex. 1002, pg. 1031

JP1995020994A

【図17】



【図18】

[Figure 18]


Page 41 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 1032

1995-1-24

【図18】

・RAID5/3/1/0 ・システムキャッシュサポート ・フォールトトレラント



【図11】



Page 42 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24


÷

JP1995020994A

٢.

1995-1-24





【図19】

[Figure 19]

Page 43 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24

WIDESCSI/ファイバーチャネル ホストアダプタ (256MB) 32 マルチCPUバス 32 高速入出力パス ディスク アダプタ 40+1P

【図12】

JP1995020994A

【図19】

[Figure 12]

Page 44 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)


NetApp Ex. 1002, pg. 1035

÷

JP1995020994A

r,

1995-1-24



【図13】




Page 45 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24


JP1995020994A

【図13】

51



Page 46 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)




【図20】

÷

[Figure 20]

Page 47 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

1995-1-24



.

Page 48 Paterra® InstantMT® Machine Translation (U.S. Pat. Ser. No. 6,490,548; Pat. Pending Ser. No. 10/367,296)

NetApp Ex. 1002, pg. 1039

.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07020994 A

. . .

.

| | | (43) Date of put | blication of application: 24.01.95 | | |
|--------------------------------------|---------------------------------------|------------------|---|--|--|
| (51) int. Cl | G06F 3/06 G06F 12/08 G06F 13/12 | | | | |
| (21) Application | number: 05162021 | (71) Applicant | | | |
| (22) Date of filing: 30.06.93 | | (72) Inventor: | Ninomiya tatsuya Masuzaki hidefumi Kurosawa hiroyuki Takahashi naoya Inoue yasuo Wasaki hidehiko Hoshino masayuki Isono soichi | | |
| (54) STORAGE | SYSTEM | maintenance | inspection and componen | | |

(57) Abstract:


A. S.

maintenance inspection and component replacement can be done without stopping the system.

PURPOSE: To easily extend and vary the scale of the storage system of a large-sized computer and to maintain the system by degeneration and hot-line insertion and extraction.

COPYRIGHT: (C)1995,JPO

CONSTITUTION: Plural host adapters (host-side interface) 1 connected to a host CPU, plural disk adapters (storage device side interface) 2 connected to an array disk 5, and cache memories 3 for temporary storage that are shared by those adapters are fitted onto common buses 4 that are shaved by those adapters and cache memories in a free insertion and extraction state. For an extension of the scale, adapters 1 and 2 and cache memories 3 which are as many as required are only added. The adapters 1 and 2, cache memories, and common buses are duplexed to enable degenerative operation in the case of a fault, and the joint parts between the adapters and cache memories, and common buses are so constituted that hot-line insertion and extraction are enabled and



-1-

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出顧公開番号

特開平9-185594

(43)公開日 平成9年(1997)7月15日


| (E1)1-4 C1 5 | | 庁内整理番号 | | | | |
|---------------------------|------|--------|---------|-------|------|--------|
| (51) Int.Cl. ⁶ | 識別記号 | | FΙ | | | 技術表示箇所 |
| G06F 15/16 | 3 | | G 0 6 F | 15/16 | 320R | |
| | | | | | 320V | |

審査請求 未請求 蔚求項の数6 OL (全 25 頁)

| | · | | | |
|---|-----------------------------------|------------------------------------|---------|--|
| (| 21)出願番号 | 特顯平8-301770 | (71)出顧人 | 391058071 |
| (| 22)出顧日 | 平成8年(1996)11月13日 | • | タンデム コンピューターズ インコーボ レイテッド |
| ¢ | 31)優先権主張番号 32)優先日 33)優先権主張国 | 08/556618 1995年11月13日 米国(US) | | TANDEM COMPUTERS IN CORPORATED アメリカ合衆国 カリフォルニア州 95014 クーパーティノ ノース タンタ ウ アベニュー 10435 トッド ダブリュー スプレンクル アメリカ合衆国 カリフォルニア州 94086 サニーヴェイル ヴァスケズ ア ベニュー 387 井理士 中村 稔 (外6名) |
| | | - | | 最終頁に続く |

(54)【発明の名称】 直接パルク・データ転送

(57)【要約】 (修正有) 【課題】 CPUsと記憶ディスクとの間のデータの転 送中の類似するデータ・コピーを除去する。 【解決手段】 記憶処理130は、記憶装置100〜1 05及び110~115を有する30へのアクセスを制 御する。ソフトウェア・ルーチンは、要求CPU22に よる記憶装置30への直接アクセスを供給するために用 いられる。要求CPU22のバッファ160に対する仮 想メモリ・アドレスは、要求CPU22で生成される。 記憶装置アクセス要求と共に仮想メモリ・アドレスは、 記憶処理130を含んでいるCPU20に送られる。ワ ーク要求は、記憶処理130から記憶装置30へ送られ る仮想メモリ・アドレスを含む。次いで、データは、要 求CPU22と記憶装置30との間で直接転送される。 記憶装置30は、次いでワーク要求に応答する。



【特許請求の範囲】

【請求項1】 上位装置に対するインタフェースを構成 する複数の上位側接続論理装置と、記憶装置と、前記記 憶装置に対するインタフェースを構成する複数の記憶装 置側接続論理装置と、前記複数の上位側接続論理装置及 び前記複数の記憶装置側接続論理装置間で転送されるデ ータを一時記憶するキャッシュメモリ装置とを有する記 憶システムにおいて、前記複数の上位側接続論理装置, 前記複数の記憶装置側接続論理装置,及び前記キャッシ ュメモリ装置は、これらの装置に共用されるコモンバス 10 により相互に接続されるように構成したことを特徴とす る記憶システム。

1

【請求項2】 前記複数の上位側接続論理装置,前記複 数の記憶装置側接続論理装置,及び前記キャッシュメモ リ装置は、いずれもモジュールで構成し、前記モジュー ルは、それぞれ、前記コモンバスに対し挿抜自在に取付 けられるように構成したことを特徴とする請求項1記載 の記憶システム。

【請求項3】 前記コモンバスは、プラッタ上に配設さ れ、前記上位側接続論理装置,前記複数の記憶装置側接 20 ス(ディスクアダプタ)の相互間をホットライン(専用 続論理装置,及び前記キャッシュメモリ装置を構成する モジュールの各々は、前記プラッタに対し挿抜自在に取 付けられるように構成したことを特徴とする請求項1ま たは2記載の記憶システム。

【請求項4】 前記上位側接続論理装置,前記記憶装置 側接続論理装置,前記キャッシュメモリ装置,及び前記 コモンバスは、いずれも少なくとも二重化されており、 前記上位側接続論理装置,前記記憶装置側接続論理装 置,前記キャッシュメモリ装置,及び前記コモンバスの 一方により縮退運転が可能となるように構成したことを 30 特徴とする請求項1ないし3のいずれか1記載の記憶シ ステム。

【請求項5】 前記二重化された上位側接続論理装置、 記憶装置側接続論理装置、キャッシュメモリ装置は、い ずれも活線挿抜ができるように構成したことを特徴とす る請求項4記載の記憶システム。

【請求項6】 前記記憶装置は、二重化された電源部を 備えたことを特徴とする請求項1ないし6のいずれか1 記載の記憶システム。

【請求項7】 前記記憶装置は、複数の小形記憶装置を 40 組み合わせたアレイ記憶装置で構成したことを特徴とす る請求項1ないし3のいずれか1記載の記憶システム。 【請求項8】 前記キャッシュメモリ装置は、キャッシ ュメモリ本体を持ち、前記コモンバスに直接取り付けら れるキャッシュメモリモジュールと、キャッシュメモリ を持つ増設用のキャッシュユニットとを有しており、前 記キャッシュユニットは、前記コモンバスに直接挿抜自 在に取り付けられる増設用のキャッシュボートパッケー ジを介して接続されるように構成したことを特徴とする 請求項1~7のいずれか1記載の記憶システム。

【請求項9】 前記上位側接続論理装置及び前記記憶装 置側接続論理装置は、それぞれ、二重化されたマイクロ プロセッサを有し、両マイクロプロセッサによりデータ の比較チェックを行なうように構成したことを特徴とす る請求項1ないし8のいずれか1記載の記憶システム。 【発明の詳細な説明】

2

[0001]

【産業上の利用分野】本発明は、大形計算機システムや ネットワークシステム等に接続される磁気ディスク装

置、磁気テーブ装置、半導体記憶装置、または光ディス ク装置等の記憶装置を制御する記憶制御装置を含む記憶 システムに係り、特に、システムの拡張性が高く縮退運 転や活線挿抜対応の可能な記憶システムに関する。 [0002]

【従来の技術】従来、大形計算機に接続される記憶シス テムとして、例えば特開昭61-43742号公報に記 載されているように、上位装置(CPU)に対するイン タフェース (ホストアダプタ), キャッシュメモリ, 及 び磁気ディスク装置等の記憶装置に対するインタフェー

線)で接続しているものが知られている。 【0003】図20は、従来の記憶システムの構成の概 要を示す図である。同図において、201-1~201 nはそれぞれ複数の上位ホスト(CPU)に接続される ホストアダプタ(対上位論理モジュール)、202-1 ~202-nは、共有の大形ディスク装置205に接続 されるディスクアダプタ(記憶媒体接続用論理モジュー

ル)、203は、複数のホストアダプタに共有のキャッ シュメモリ、206は同様に共有の管理メモリである。 従来装置では、各ホストアダプタ201-1~201nとキャッシュメモリ203の間、キャッシュメモリ2

03と各ディスクアダプタ202-1~202-nの 間、各ホストアダプタ201-1~201-nと管理メ モリ206の間、並びに管理メモリ206と各ディスク アダプタ201-2~201-nの間は、それぞれ別々 のホットライン207-1~207-n及び208-1 ~208-nによって接続されている。また、これらの ホストアダプタ及びディスクアダプタの監視及び保守を 行なう保守用ブロセッサ(SVP,図示せず)も各々の ホストアダプタ及びディスクアダプタにそれぞれ専用線 を介して接続されている。

[0004]

【発明が解決しようとする課題】上記従来技術では、上 位装置に対するホストアダプタ(対上位接続論理モジュ ール)と、記憶装置に対するディスクアダプタ(対記憶 媒体接続論理モジュール)と、キャッシュメモリ(キャ ッシュメモリモジュール)との各間がホットラインで接 続されているため、装置構成が複雑になると共に、ホス トアダプタ、キャッシュメモリ、ディスクアダプタ、デ 50 ィスク装置等、装置としての拡張性に乏しくいわゆるス

(2)

(3)

ケーラブル(拡張及び縮小自在)なシステム構成が得ら れなかった。また、システムを多重化することにより障 害発生時等に縮退運転(2台のうち1台を停止し他の1 台だけで運転するなど)や活線挿抜対応(システムを動 作したまで基板や回路の部品等を挿しかえるなど)を 可能とすることがなにも配慮されておらず、このため、 障害発生時の部品交換やシステムの制御プログラムをグ レードアップするときには、システムを一時停止し対応 しなければならない等の問題があった。

3

【0005】従って、本発明の目的は、上記従来技術の 10 問題点を解決し、コモンバス方式を採用することによ り、システム構成(規模)に応じてホストアダブタ,記 憶装置アダブタ等の各論理モジュールやキャッシュメモ リ及び記憶媒体を接続することでスケーラブルなシステ ムを実現することができるようにすると共に、各論理モ ジュール,記憶媒体及びコモンバスの多重化により、縮 退運転と各論理モジュール及び記憶媒体の活線挿抜対応 とを可能とし、無停止で保守することができる記憶シス テムを提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するた め、本発明は、上位装置に対するインタフェースを構成 する複数の上位側接続論理装置と、記憶装置と、前記記 憶装置に対するインタフェースを構成する複数の記憶装 置側接続論理装置と、前記複数の上位側接続論理装置及 び前記複数の記憶装置側接続論理装置間で転送されるデ ータを一時記憶するキャッシュメモリ装置とを有する記 憶システムにおいて、前記複数の上位側接続論理装置、 前記複数の記憶装置側接続論理装置、及び前記キャッシ ュメモリ装置は、これらの装置に共用されるコモンバス 30 により相互に接続されるように構成する。

【0007】前記複数の上位側接続論理装置,前記複数 の記憶装置側接続論理装置,及び前記キャッシュメモリ 装置は、いずれもモジュールで構成し、前記モジュール は、それぞれ、前記コモンバスに対し挿抜自在に取付け られるように構成する。

【0008】前記コモンバスは、ブラッタ上に配設さ れ、前記上位側接続論理装置,前記複数の記憶装置側接 続論理装置,及び前記キャッシュメモリ装置を構成する モジュールの各々は、前記ブラッタに対し挿抜自在に取 40 付けられるように構成する。

【0009】前記上位側接続論理装置,前記記憶装置側 接続論理装置,前記キャッシュメモリ装置,及び前記コ モンバスは、いずれも少なくとも二重化されており、前 記上位側接続論理装置,前記記憶装置側接続論理装置, 前記キャッシュメモリ装置,及び前記コモンバスの一方 により縮退運転が可能となるように構成する。

【0010】前記二重化された上位側接続論理装置、記 憶装置側接続論理装置、キャッシュメモリ装置は、いず れも活線挿抜ができるように構成する。 【0011】前記記憶装置についても、同様に二重化さ れた電源部を備えることができる。

【0012】前記記憶装置は、複数の小形記憶装置を組 み合わせたアレイ記憶装置で構成することができる。 【0013】前記キャッシュメモリ装置は、キャッシュ メモリ本体を持ち、前記コモンバスに直接取り付けられ るキャッシュメモリモジュールと、キャッシュメモリを 持つ増設用のキャッシュユニットとを有しており、前記 キャッシュユニットは、前記コモンバスに直接挿抜自在

) に取り付けられる増設用のキャッシュボートパッケージ を介して接続されるように構成することができる。 【0014】前記上位側接続論理装置及び前記記憶装置 側接続論理装置は、それぞれ、二重化されたマイクロブ ロセッサを有し、両マイクロプロセッサによりデータの 比較チェックを行なうように構成することができる。 【0015】なお、コモンバス上には、上記上位側接続

論理モジュールとは別の形式の上位側インタフェースや、上記記憶装置側接続論理モジュールとは別の形式の 記憶装置側インタフェースを置き換えたり増設したりす 20 ることもできる。

[0016]

【作用】上記構成に基づく作用を説明する。

【0017】本発明によれば、上位装置に対するインタ フェースを構成する複数の上位側接続論理装置と、記憶 装置と、前記記憶装置に対するインタフェースを構成す る複数の記憶装置側接続論理装置と、これらの装置間で 転送されるデータを一時記憶するキャッシュメモリ装置 (複数の上位側接続論理装置及び複数の記憶装置側接続 論理装置に共有されるキャッシュメモリ装置)とを有す

- る記憶システムにおいて、前記複数の上位装置側接続論 理装置,複数の記憶側接続論理装置,及びキャッシュメ モリ装置は、これらの装置に共有されるコモンバスによ り相互に接続されるように構成したので、上位側接続論 理装置と記憶装置側接続論理装置とキャッシュメモリの 増設または変更は、単にこれらをコモンバス上に追加し または変更して行くだけでよく、増設によるアップグレ ードが容易に達成できスケーラブルなシステム構成を得 ることができる。
- 【0018】また、これらの上位側接続論理装置,記憶 装置側接続論理装置及びキャッシュメモリ装置は、モジ ュール化されて、コモンバスの配設されたプラッタに挿 抜(着脱)自在に取り付けるようにしたので、これらの 装置の必要な数量の増設作業も簡単である。

【0019】また、上位側接続論理装置,記憶装置側接 続論理装置、キャッシュメモリ装置,及びこれらの間を 接続するコモンバスは、二重化され、2系統に分けて配 線されているので。これらの装置の一方に障害が発生し たときでも、他方の装置を用いて縮退運転が可能であ る。なお、障害発生時に縮退運転状況を示す情報は、共

50 有メモリに書き込まれる。

【0020】この場合、上位側接続論理装置,記憶装置 側接続論理装置,及びキャッシュメモリ装置は、いずれ も活線挿抜対応のコネクタ部を具備しているので、シス テムを停止することなく保守点検を行なって故障部品の 交換を行なったり、増設用の部品を追加したりすること が可能である。

5

【0021】電源部も二重化され、それにより無停電電 源装置を実現する。

【0022】記憶装置は、複数の小形記憶装置を組み合わせたアレイ形とされ、これにより従来の大形ディスク装置1台を用いたものに比べてアクセスタイムを短縮できる。

【0023】キャッシュメモリ装置は、コモンバスに直 接取り付けられるキャッシュメモリモジュール(キャッ シュメモリバッケージ)と、増設用のキャッシュユニッ トとで構成され、増設用のキャッシュユニットは、コモ ンバスに直接挿抜自在に取り付けられる増設用のキャッ シュポートバッケージを介して必要数接続されるように なっているので、簡単に増減することができる。

【0024】異常により、高信頼性の記憶システムを得 20 の一時格納場所であるキャッシュメモリの容量が変化 ることができる。 し、記憶媒体の総容量に対するキャッシュメモリの容量

[0025]

ッサとを有している。

【実施例】以下に、本発明の実施例を図面の図1から図 18により説明する。

【0026】図1は本発明の概念図を示す。図1により、本実施例の概要を説明する。

【0027】1は、対上位CPU(ホスト)接続用論理 モジュールであるホストアダプタ部、2は、対記憶媒体 接続用論理モジュールであるディスクアダプタ部、3 は、両モジュール間で転送されるデータを一時記憶する 30 キャッシュメモリバッケージ (キャッシュメモリモジュ ール)、4はホストアダプタ1、ディスクアダプタ2、 キャッシュメモリパッケージ3の間のデータ転送制御を 司るコモンバス、5は、縦横にアレイ状に配置した記憶 媒体である磁気ディスク群(以下「アレイディスク」と いう)である。ホストアダプタ1は、上位インタフェー ス側のデータ形式及びアドレス形式を記憶媒体インタフ ェース用のデータ形式及びアドレス形式に変換する手段 と、これらを制御管理する二重化したマイクロプロセッ サとを有している。ディスクアダプタ2は、記憶媒体へ 40 データを格納するためのアドレス演算機能と、記憶デー タ保証用冗長データの生成機能と、記憶媒体構成情報を 認識する機能と、これらを制御管理するマイクロプロセ

【0028】図1において、上位装置(CPU)から送 ちれてきた書き込みデータは、ホストアダプタ1からコ モンバス4を介して一度キャッシュメモリパッケージ3 に書き込むことにより上位に終了報告を行い、その後の 空き時間でキャッシュメモリパッケージ3からディスク アダプタ2を経由してアレイディスク5に書き込む。 6 【0029】また、上位装置からのデータ読み出し命令 に対しては、キャッシュメモリバッケージ3上にデータ が存在する場合はアレイディスク5からは読み出さず、 キャッシュメモリバッケージ3上のデータを上位装置に 転送する。一方キャッシュメモリバッケージ3上にデー タが存在しない場合は、アレイディスク5からディスク アダブタ2によりコモンバス4を経由して一度キャッシ ュメモリバッケージ3に書き込まれた後同様にホストア ダブタ1を経由して上位装置へ転送する。

10 【0030】コモンバス4上のホストアダブタ1、ディスクアダブタ2、キャッシュメモリバッケージ3各々はその接続数を任意に変えることができる。ホストアダブタ1の実装数を変えれば対上位接続バス数が変化し、上位ホストに対するデータ転送能力を高めることができる。ディスクアダブタ2の実装数を変えれば記憶媒体に対する接続バス数が変化し、記憶媒体に対するデータの書き込み/読み出しの転送能力を高めることができる。また、同時に記憶媒体の数も増加することができる。キャッシュメモリバッケージ3の実装数を変えればデータのの一時格物性町であるキャッシュメモリバッケージ3の実装数を変えればデータ
 20 の一時格物性町であるキャッジュノモリハッケージ3の実装数を変えればデータ

し、記憶媒体の総容量に対するキャッシュメモリの容量 の比率を高めることができるので、対上位装置からアク セスするデータがキャッシュメモリ上に存在する確率 (以下「キャッシュヒット率」という)を高める等スケ ーラブルな装置構成を実現できる。

【0031】図2は、図1の概念図の詳細な構成図を示 したものである。図2は、図1の複数台のホストアダプ タ及び複数台のディスクアダプタのうち、それぞれ1台 だけを示し、他は図示を省略している。

【0032】ホストアダプタ1において、6はホストイ ンターフェイスの光信号を電気信号に変換する信号変換 部、7は上位データフォーマットをアレイディスク5用 フォーマットに変換するフォーマット変換部である。8 はコモンバス4とのデータの授受を司るデータ転送制御 部で、内部にパケット転送単位のデータを格納する記憶 バッファを内蔵している。9は活線挿抜対応可能な小振 幅電流駆動形バスドライバ(以下「BTL」という)で ある。

【0033】ホストからのデータ転送要求は10のマイ クロプロセッサ(以下「MP」という)に引継がれ、ホ ストアダプタ1内のデータ転送制御は当MP10の管理 下で行われる。

【0034】MP10はMP内の障害発生を検出するな ど高信頼性を確保するために2重化されており、11の チェッカ部で同じ動作をする2重化されたMP10とM P10'を比較チェックしている。

【0035】12はMP10の制御プログラムを格納す るブートデバイスで、このブートデバイス12には書き 替え可能な大容量フラッシュメモリを採用しており、ま 50 たMP10は必要に応じて13のローカルメモリに制御 (5)

プログラムをコピーして使用することにより、MP10 のメモリアクセス時間の高速化を実現しており、図中破 線で囲まれた部分29がチャネルアダプタモジュールで あり、ホストアダプタ1には当モジュール29が2回路 搭載してある。

7

【0036】ディスクアダプタ2において、14はアレ イディスクに書き込むデータをセクタ単位に格納するバ ッファメモリ、15はバッファメモリ14の制御及びデ ータ転送制御を行なうデータ制御バッファ部、16はア レイディスク5に書き込むデータを保証するための冗長 10 データを生成する冗長データ生成部、17はアレイディ スク5 (ターゲット) に対するイニシエータ (SCSI のマスタ側インタフェース) である。

【0037】またディスクアダプタ2内のデータ転送制 御は、ホストアダプタ1と同じ構成をとるMP周辺部 (MP10, MP10', チェッカ11、ブートデバイ ス12、ローカルメモリ13からなりディスクアダプタ 用の制御ブログラムを搭載する)の管理下で行なわれ る。

【0038】アレイディスク5は、図2では4つのディ スク(ターゲット)しか示してないが、実際には1台の ディスクアダプタ2に対し例えば4(横)×4(縦)~ 4(横)×7(縦)つのディスクで構成される。横列は ECCグループ (ErrorCorrection G roup)を構成し、各ECCグループは例えば3つの データディスクと1つのパリティディスクで構成され る。更に、後述のように、このようなアレイディスク5 の1組に対し、二重化されたホストアダプタト二重化さ れたホストアダプタと二重化されたディスクアダプタを 通じて、あるCPUからアクセスできるようになってい 30 る。そして、ホストアダプタの一方に障害が発生したと きには、ホストアダプタの他方もしくはディスクアダプ タの他方を通じて、同じCPUから同じアレイディスク にアクセスすることができる。

【0039】キャッシュメモリパッケージ3において、 18は各アダプタのMP10が共通にアクセス可能で種 々の管理情報を記憶する共有メモリ部、19は共有メモ リ制御部、20はキャッシュメモリ部、21はキャッシ ュメモリ制御部であり、両メモリ制御部19、21は共 にメモリ書き込みデータ保証の為のECC生成回路、読 40 み出しデータの検査及び訂正回路を内蔵し、キャッシュ メモリパッケージ3全体で最大1GBのキャッシュ容量 を実現しており、装置構成上は2面化して実装してい る。

【0040】キャッシュメモリ容量を更に増設する場合 は、キャッシュメモリパッケージ3の代わりに(また は、キャッシュメモリパッケージ3に加えて)22で示 すキャッシュボートバッケージを実装し、23で示すプ ラッタ (基板差し込み板)間接続ケーブルを介して24 で示すキャッシュユニットに接続し、(すなわち、増設 50 【0046】図3は、図2に示した構成図に沿ってデー

ユニット24内のキャッシュメモリには、キャッシュボ ートパッケージ22及びケーブル23を介してアクセス できるように構成され)、これによって、最大8GB2 面までキャッシュ容量を増設することができる。 図2 で は、キャッシュメモリパッケージ2を2面設けたのに加 えて、キャッシュボートパッケージ22を実装し、これ にケーブル24を介していくつかのキャッシュユニット 24を接続した場合を示している。

8

【0041】以上述べたホストアダプタ1、ディスクア ダプタ2、キャッシュメモリパッケージ3はコモンバス 4を介してつながっているが、このコモンバス中、25 は各アダプタのMPIOが共有メモリをアクセスするた めのマルチプロセッサバス(以下「Mバス」という)、 26は高速データ転送を行う高速 1/Oバス(以下「F バス」という) である。

【0042】高速1/0バス26は通常は64ビット幅 で2系統同時に動作しているが、障害発生時はどちらか 1系統のみでの縮退動作が可能であり、またMバス25 に障害が発生した場合はFバス26のどちらか1系統を 20 使用して動作可能である。

【0043】更に活線挿抜対応(挿抜の際、挿抜部品の 負荷を小さくして挿抜を行なうことで、システムを稼動 状態のまま挿抜を可能とする)のBTL9をコモンバス 4のインターフェイスにすることで、ホストアダプタ1 に障害が発生した場合、システムは自動的に本障害パス を閉塞し他のホストアダプタのパスを用いてアレイディ スク5に対し対上位(同じCPU)からのアクセスを継 続する。保守員は、システム稼働状態において障害の発 生したホストアダプタ1を取り除き、正常なホストアダ プタ1をシステムに挿入し、27の保守用プロセッサ

- (以下「SVP」という)から28のLANを介して復 旧の指示を与え、システムは交換されたホストアダプタ 1の動作をチェックし正常であれば閉塞パスを復旧させ ることにより、無停止運転を実現している。なお、図中 LANCI, LAN Controller (SVP1 ンタフェースコントローラ) である。SVP27は、他 のホストアダプタ及びディスクアダプタにも同様に接続 され、監視及び保守が行なわれるようになっている。
- 【0044】また、各アダプタの制御ブログラムに変更 がある場合は、SVP27からLAN28を介してブー トデバイス12内にある制御ブログラムの内容を書き替 えることにより無停止のアップグレードが可能である。 【0045】即ち、システムの制御プログラムをアップ グレードを実施する場合は、まずホストアダプタ/ディ スクアダプタの各モジュールを1モジュールずつ閉塞 し、制御プログラムのアップグレードを行い再接続す る。以上のように1モジュールずつの制御プログラムの 入れ換え操作を繰り返すことにより、系全体の制御ブロ グラム入れ換えが実施される。

(6)

タの流れとデータの保証を示した図である。 【0047】上位からアレイディスクにデータを書き込 む場合、例えばESCON(光チャネルの商標名、IB M社)から、先ず書き込み先の記憶空間上の物理アドレ ス情報(以下「PA」という)が送られて来た後、デー タ(CKD(Count Key Data)フォーマ ット)+CRCコードが送られてくる。これらの光信号 は信号変換部6 で電気信号に変換すると共にパリティを 生成し、フォーマット変換部7ではデータフォーマット 춛FBA (Fired Blocked Archit 10 ecture)フォーマットに変換すると共にLRC (Longitudinal Redundancy Check,長手方向冗長度チェック)コードを付加 し、更にPAをデータの一部として取り込んでアレイデ ィスク上の論理アドレス(以下「LA」という)を生成 した後これら総ての情報に対してパリティを付加してF バス26に送られる。

9

【0048】 キャッシュパッケージ3では、Fバス26 からのデータに対して誤り訂正可能なECCを付加して キャッシュメモリ20に書き込む。

【0049】ディスクアダプタ2では、Fバスからのデ ータに対して更にCRCコードが付加され、該データS CS インターフェースを介してアレイディスク5に送 られ、磁気ディスク装置個々にECCを付加して書き込 みデータを保証している。

【0050】アレイディスク5からのデータ読み出しに おいても同様に、各チェックコードを元に読み出しデー タの検査/訂正を行い信頼性を髙めている。

【0051】以上のように、チェックコードはデータの 長さ方向に対してはある長さ毎の水平チェック、データ 30 の垂直(幅)方向に対しては(例えばバイト単位の)垂 直チェックで2重化されており、また転送が行われる領 域間(図中一点鎖線)では当該2重化チェックコードの うち1つを必ずデータとして受け渡すことによりデータ 保証に万全を期している。

【0052】図4は図1で述べたスケーラビリティを実 現するための装置外観図であり、41はアレイディスク を制御する制御ユニット部、42はアレイディスクを実 装するアレイユニット部で、本装置はこの2つのユニッ トで構成される。

【0053】図5は制御ユニット41の実装図で(a) は正面図、(b)は側面図を表わす。51はホストアダ プタ1、ディスクアダプタ2、キャッシュメモリパッケ ージ3を実装する論理架部、52は停電時に揮発メモリ であるキャッシュメモリ部に電源を供給するバッテリ 部、53はキャッシュメモリ増設時にキャッシュユニッ ト24及び増設メモリ用の追加バッテリを実装するキャ ッシュメモリ増設部、54はSVP実装部、55は論理 架に電源を供給する論理架用スイッチング電源、56は アレイディスクの構成(容量)が小規模の場合のアレイ 50 【0063】81は、ホストアダプタ1の基板上の下方

ディスク実装部、57はアレイディスク部に電源を供給 するアレイディスク用スイッチング電源、58は両スイ ッチング電源55、57に電源を供給する商用電源制御 部である。

10

【0054】図6は大容量アレイディスクを構成すると きのアレイユニット部の実装図で(a)は正面図、

(b)は側面図を表わす。

【0055】アレイディスク実装部56は、磁気ディス ク装置を最大112台(8行x7列x2)実装可能であ

り、各磁気ディスク装置に障害が発生した場合の装置の 入れ替えを容易にするために、装置の正面と背面の両面 から挿抜可能となるような実装方式をとっている。 【0056】61はユニット全体の発熱を逃がすための 冷却ファンで、冷却効果を高めると共に、騒音抑止の観

点から小さな冷却ファンを使って小区分化し、床面より 天井へ送風する構造をとっている。

(0057)図7は図5で説明した論理架部の接続方式 図である。

【0058】71はコモンバス4をプリント配線したプ 20 ラッタ(基板の挿し込み用の板)であり、72は各アダ プタ、パッケージとブラッタ71を接続するためのコネ クタである。

【0059】ホストアダプタ1、ディスクアダプタ2、 キャッシュメモリパッケージ3の間のデータ転送はコモ ンバス4を介して行うため、各アダプタ、パッケージは コネクタ72上の任意のどの位置でも接続可能となり、 ホストアダプタ1の実装数、ディスクアダプタ2の実装 数を自由に変えることができる。

【0060】一方、キャッシュ容量を増設する場合はキ ャッシュメモリバッケージ3をキャッシュボートパッケ ージ22に変えて実装するか、または図7に示すよう に、キャッシュメモリパッケージ3に加えてキャッシュ ポートバッケージ21を実装し、これに、接続ケーブル 23を介してキャッシュユニット43 (図2の24に相 当)に接続することにより、もとの2GBの容量に加え て更に最大8GB2面分のキャッシュメモリ容量を拡張 できる。

【0061】図8は図5で示した論理架部の実装イメー ジ図である。

- 40 【0062】図8で、コモンバス4は、プラッタ71上 を左右方向にプリント配線されており、このプラッタ7 1に対して、キャッシュポートパッケージ22の基板 (CP)の取付部、キャッシュメモリパッケージ3の基 板(C)の取付部、ホストアダプタモジュールの基板 (H)の取付部、及びディスクアダプタモジュールの基 板(D)の取付部が設けられ、図の矢印84で示すよう に、各基板は、挿抜操作面側から着脱されるようになっ ていて、プラッタ71に差し込まれるとコモンバス4と 電気接続されるものである。

部に実装されて、対上位インターフェイスを司る光コネ クタ部、82はディスクアダプタ2の基板上の下方部に 実装されて、アレイディスク5と接続するSCS1コネ クタ部、83はキャッシュポートバッケージ22を実装 したときの接続ケーブル23用の接続コネクタ部であ る。85は、キャシュメモリバッケージ3の基板(C) の下方部に取付けたキャッシュメモリ本体(図2のキャ ッシュメモリ20)である。

11

【0064】各コネクタ部は、障害発生等で各アダプ タ、パッケージを挿抜する際の操作性を向上させるた め、接続コネクタ83を除き、操作面84側へは実装せ ず、プラッタ71の接続側に集中実装している。 【0065】図9は本発明のソフトウエア構成を示した 図である。

【0066】91はホストアダプタ1のブートデバイス 12に書き込まれるチャネルアダプタ制御プログラム (以下「CHP」という)、である。また、ディスクア ダプタ2のブートデバイス12に書き込まれるディスク アダプタ制御プログラムのうち、92はアレイディスク

固有の処理およびキャッシュメモリとアレイディスク間 20 のデータ転送制御を受け持つディスクアダプタマスタ制 御プログラム(以下「DMP」という)、93はDMP 92の制御管理下でキャッシュメモリ20とアレイディ スク5の間のデータ転送制御を受け持つディスクアダプ タスレーブ制御プログラム(以下「DSP」という)で ある。

【0067】ディスクアダプタ2のブートデバイス12 には、DMP92とDSP93の2種類が書き込まれて いるが、装置構成上nセットのディスクアダプタでアレ イディスクにアクセスする場合、そのうちの2セットが 30 DMP92として動作(2重化)し、残るn-2のディ スクアダプタがDSP93として動作する。

【0068】94はSVP27に搭載するSVP制御ブ ログラムで、CHP91, DMP92, DSP93を監 視及び保守するとともに、各制御プログラムの更新時は SVP27から更新したいMPの制御プログラムを直 接、または他のMPから当該MPの制御プログラムを更 新することができる。

【0069】図10はデータの流れに基づいた図9で示 したソフトウエア構成の機能分担を示した図である。 40 【0070】CHP91は、上位からのアドレス形式及 びデータ形式を下位アドレス形式及びデータ形式に変換 し、キャッシュメモリに書き込む。101はセグメン ト、102はブロック、103はアレイディスク5上の 磁気ディスク1台当りに書き込むデータ量を表すストラ イブである。DMP92は、キャッシュメモリ上からス トライブ単位にデータを読み出し、下位アドレスをアレ イディスクの行NO、列NO、FBA、ブロック数に変 換し、DSP93でアレイディスクにデータを書き込 む. 50

【0071】また、DMP92はアレイディスク5の構 成情報も管理している。

12

【0072】以上のように、各制御プログラムを機能分担することにより、上位インタフェースをSCS1やファイバーチャネル等に変更する場合はCHP91のみ、またアレイディスク構成を変更(ディスクの行数/列数、RAID(Redundant Array In expensive Disk)方式等)する場合はDMP92のみの変更で対応可能であり、ホストアダプタ
 1、ディスクアダプタ2の接続変更に合わせて各制御プログラムを書き替えることで、スケーラビリティを実現するとともに、ソフトウエア開発の負荷も軽減してい

【0073】図11はコモンバス4の2重化の考え方と 縮退動作を説明した図である。

【0074】111はコモンバス4の使用権を獲得する ことのできるバスマスタ(MP10を搭載しているホス トアダプタ1又はディスクアダプタ2)、112はバス マスタ111からのアクセス要求を受けるバススレーブ (キャッシュメモリバッケージ)である。

【0075】Fバス26は通常動作状態では64ビット バス(200MB/S)2系統を同時に動作させ400 MB/Sを実現しており、各バス系統はバリティチェッ ク又はタイムアウトで障害を検出可能である。障害発生 時はバスマスタ111は各自縮退状態に入り、残る1系 統を使ってバススレーブをアクセスすると共に、この時 の縮退情報は共有メモリ18上の管理エリアに登録され る。

【0076】またコモンバス内のシステム制御信号(バ スリセット等)は信号線を3重化しており、通常動作時 は3線一致、縮退動作時は2線一致(多数決)方式を採 用することにより信頼性を高めている。

【0077】図12は装置各部位における多重化と縮退 運転を示した図である。

【0078】121は2ポート化されたチャネルパスで あり、ホストアダプタ1にはチャネルアダプタ29が2 モジュール、対上位用のチャネルパスが4パス実装して おり、障害発生時は交替チャネルアダプタ(CHP)、 交替チャネルパスを使用して縮退運転に入る。

【0079】122はディスクアダプタ2とアレイディ スク5の間のインタフェースを司るSCSIパスで、1 行の磁気ディスク群に対して別のディスクアダプタ2か らもアクセス可能なように2重化しており、当バスに障 害が発生した場合は交替SCSIパスを使用して縮退運 転に入る。また、アレイディスクマスタ制御を行うDM P92も2重化しており、障害発生時は交替DMP92 を使用して縮退運転に入る。

【0080】共有メモリ18、キャッシュメモリ20も 2重化しており、共有メモリに障害が発生した場合は残 50 るもう一方の使用して縮退運転に入り、キャッシュメモ

(7)

る。

10

リに障害が発生した場合はライトペンディングデータ (キャッシュメモリ上に残っているデータ)をディスク にデステージし障害発生メモリ部位を除いたメモリで縮 退運転を行う。

13

【0081】アレイディスク5上の磁気ディスクに障害 が発生した場合は、当該磁気ディスクを切り離し予備の 磁気ディスクに修復しながら読み出し書き込み動作を行 う。

【0082】図13は装置の電源系の多重化と縮退運転 を示した図である。

【0083】商用電源制御部58は各々独立したAC入 力で2重化して、論理架用スイッチング電源55及びア レイディスク用スイッチング電源57にそれぞれ供給し ているため、障害発生時はもう片方の商用電源制御部5 8で縮退運転に入る。

【0084】131は上位ホストからの電源ON/OF Fの遠隔制御や商用電源制御部58、両スイッチング電 源等の電源回路を制御する電源制御回路(以下「PC I」という) である。

用として必要数より2回路多く実装し電源コモンバスを 介して論理架51及びパッテリ52に供給することによ り、当スイッチング電源55が2回路故障しても動作可 能である。

【0086】同様に列単位の磁気ディスク群に供給する にアレイディスク用スイッチング電源57も、冗長運転 用として2回路多く実装し電源コモンバスを介して供給 することにより、当スイッチング電源57が2回路故障 しても動作可能であり、さらに両スイッチング電源5 5、57を2重化するよりも安価な構成に仕上げること 30 し、キャッシュパッケージ3を実装し又はキャッシュポ ができる。

【0087】また停電時においては、2重化されたバッ テリ52から電源コモンバスを介して論理架内の揮発メ モリであるキャッシュメモリ及びPCI131に供給さ れ、片方のバッテリが故障しても動作可能である。

【0088】図14及び図15はアレイディスクに使用 する磁気ディスク装置単体の記憶容量別にアレイディス クを構成したときのシステム性能を比較した図である。 【0089】図14はそれぞれ異なる磁気ディスク装置 を使用して同一容量のアレイディスクを実現した場合の 40 構成を示しており、項番141が3GBの磁気ディスク 装置(3.5インチ径のディスクを使用)、項番142 が4.0GBの磁気ディスク装置(5インチ径のディス クを使用)、項番143が8.4GBの磁気ディスク装 置(6.4インチ径のディスクを使用)を使用してい る。アレイ構成は、ディスク装置141が14枚のデー タディスクの2枚のパリティディスク、ディスク装置 1 42が14枚のデータディスクと4枚のパリティディス ク、ディスク装置143が14枚のデータディスクと2 枚のパリティディスクで構成した場合である。

14 【0090】図15は各磁気ディスク装置141、14 2、143についての毎秒当りの1/0命令発行件数と 平均応答時間の関係を示しており、アレイディスクシス テムとしてのトランザクション性能を向上させるために は、小容量(小径)の磁気ディスク装置を使用してアレ イ構成を大きくすることが最も性能を引き出せることか ら、本発明に於ては3.5インチ磁気ディスク装置14 1を採用してアレイディスクシステムを実現している。 従って、同じ記憶容量の磁気ディスク装置を、従来のよ うに大形磁気ディスク装置1台で構成するのと、複数台

の小形磁気ディスク装置のアレイで構成するのとでは、 後者の小形磁気ディスク装置を多数用いたアレイ構成の ものの方が、平均アクセスタイムを短縮できる点で有利 である。

【0091】以上説明してきたスケーラブルなアーキテ クチャを使用して実現できる装置モデル構成例を図16 ~図19にしめす。

【0092】図16は、コモンバス4上のディスクアダ プタ2の実装数を減らし、更にキャッシュポートパッケ 【0085】論理架用スイッチング電源55は冗長運転 20 ージ22を実装し、接続ケーブル23を介してキャッシ ュユニット24に接続することにより、キャッシュヒッ ト率の高める高性能大容量キャッシュメモリ付小形ディ スクアレイを実現した時の構成図である。

【0093】またディスクアダプタ2を実装しないで、 ホストアダプターとキャッシュメモリのみで構成した場 合(図中の破線内の構成)は、記憶媒体が磁気ディスク から半導体メモリに代わり、更に高速データ転送可能な 高性能の半導体ディスク装置を実現する。

【0094】図17はディスクアダプタ2を最大構成と ート22を実装し接続ケーブル23を介してキャッシュ ユニットを接続するととにより、高性能大容量キャッシ ュメモリ付大形ディスクアレイを実現した時の構成図で ある。

【0095】図18はホストアダプタ1の対上位インタ ーフェースをSCS1/ファイバーチャネル等のインタ ーフェースに変えて、ディスクアダプタ2の実装数を減 らし、更にFバス26のビット幅を半分に縮小した2系 統で構成することにより、オープン市場をターゲットに した無停止運転の高性能フォールトトレラント(高信頼

性)サーバシステムを実現した時の構成図である。 【0096】図19は図18の構成を元に2重化、活線 挿抜を考慮せずに、最もシンプルな構成をとることによ って安価なオーブン市場向けのサーバシステムを実現し た時の構成図である。なお、図中、4D+1Pは、デー タディスク4枚とパリティディスク1枚の趣旨である。 【0097】以上の実施例において、コモンバス4上 に、更に光ディスクアダプタ(光ディスク用接続論理モ ジュール)を介して光ディスク装置を接続し、磁気テー 50 ブ制御装置(磁気ディスク接続論理モジュール)を介し

(9)

て磁気テーブ装置を接続し、あるいは半導体記憶装置接 続論理モジュールを介して半導体記憶装置を接続するこ とができる。また、コモンバス4上に別の形式のホスト アダプタを介してワークステーションを接続することも できる。このように、コモンバス上に、種々の形式の記 憶装置に対する記憶媒体アダプタを接続することができ る。

15

[0098]

【発明の効果】以上詳しく説明したように、本発明によ れば、上位装置に対するインタフェースを構成する複数 10 の上位側接続論理装置と、記憶装置と、前記記憶装置に 対するインタフェースを構成する複数の記憶装置側接続 論理装置と、これらの装置間で転送されるデータを一時 記憶するキャッシュメモリ装置(複数の上位側接続論理 装置及び複数の記憶装置側接続論理装置に共有されるキ ャッシュメモリ装置)とを有する記憶システムにおい て、前記複数の上位装置側接続論理装置、複数の記憶装 置側接続論理装置,及びキャッシュメモリ装置は、これ らの装置に共有されるコモンバスにより相互に接続され るように構成したので、上位側接続論理装置と記憶装置 20 側接続論理装置とキャッシュメモリの増設または変更 は、単にコモンバス上にこれらの装置等を追加しまたは 変更して行くだけでよく、増設によるアップグレードが 容易に達成できスケーラブルなシステム構成を得ること ができる。また、これらの上位側接続論理装置、記憶装 置側接続論理装置及びキャッシュメモリ装置は、モジュ ール化されて、コモンバスの配設されたプラッタに挿抜 (着脱)自在に取り付けるようにしたので、これらの装 置の必要な数量の増設作業も簡単であるという効果があ る.

【0099】また、上位側接続論理装置,記憶装置側接 続論理装置、キャッシュメモリ装置,及びこれらの間を 接続するコモンバスは、二重化され、2系統に分けて配 線されているので、これらの装置の一方に障害が発生し たときでも、他方の装置を用いて縮退運転が可能であ る。この場合、上位側接続論理装置,記憶装置側接続論 理装置,及びキャッシュメモリ装置は、いずれも活線挿 抜対応のコネクタ部を具備しているので、システムを停 止することなく保守点検を行なって故障部品の交換を行 なったり、増設用の部品を追加したりすることが可能で 40 あるという効果がある。

【0100】更に、記憶装置は、複数の小形記憶装置を 組み合わせたアレイ形とされ、これにより従来の大形ディスク装置1台を用いたものに比べてアクセスタイムを 短縮できるという効果がある。

【0101】また、キャッシュメモリ装置は、コモンバ

スに直接取り付けられるキャッシュメモリモジュール (キャッシュメモリバッケージ)と、増設用のキャッシ ュユニットとで構成され、増設用のキャッシュユニット は、コモンバスに直接挿抜自在に取り付けられる増設用 のキャッシュボートバッケージを介して必要数接続され るようになっているので、簡単に増減することができる という効果も得られる。

16

【0102】以上により、高信頼性の記憶システムを得ることができる。

【図面の簡単な説明】

【図1】本発明の実施例の概要を示す概念図である。

【図2】本発明の一実施例の記憶システムの詳細な構成 図である。

【図3】図2の構成図に沿ったデータの流れとデータ形 式を示した図である。

【図4】本発明の一実施例の装置外観図である。

【図5】本発明の一実施例の装置における制御ユニット 部の実装方式図である。

【図6】本発明の一実施例の装置におけるアレイディス クユニット部の実装方式図である。

【図7】本発明の一実施例の装置における論理架部の接 統方式図である。

【図8】本発明の一実施例の装置における論理架部の実 装方式図である。

【図9】本発明の実施例に適用されるソフトウエア構成 図である。

【図10】本発明の実施例によるデータの流れとソフト ウエアの機能分担を示した図である。

【図11】本発明の実施例によるコモンバスの2重化と 30 縮退動作を示した図である。

【図12】本発明の実施例による装置各部位の2重化と 縮退運転を示した図である。

【図13】本発明の実施例による装置の電源系の多重化 と縮退運転を示した図である。

【図14】アレイディスクに使用する磁気ディスク装置 単体のディスク構成を示す図である。

【図15】磁気ディスク装置の記憶容量とアレイディス クのシステム性能を示した図である。

【図16】高性能大容量キャッシュメモリ付小形ディス クアレイの構成図である。

【図17】高性能大容量キャッシュメモリ付大形ディス

クアレイの構成図である。


【図18】髙性能フォールトトレラントサーバシステム の構成図である。

【図19】低価格サーバシステムの構成図である。


【図20】従来の記憶システムの概略構成図である。

[図1]

(図4)




【図1】




【図4】

【図6】











【図2】



•





(12)

.

(13)

【図5】


【図5】


•

.

(a) 正面図

(b) 側面図






【図14】

【閏14]

| 4 | 農気ディスク単体容量 | アレイ構成 | アレイ客業 |
|----------|------------------|------------|----------|
| 141 | 3. OGB (3. 6インチ) | (14D+2) ×5 | |
| 142 | 4. OGB (5インチ) | (14D+2) ×4 | \$9220GB |
| 143 | 8. 40B (6. 4127) | (14D+2) ×2 | |

【図15】






NetApp Ex. 1002, pg. 1053


.



【図7】

【図7】






(15)

【図9】

• .



(16)




【図17】

【図18】

【閏17】

T.


【図18】



特開平7-20994

特開平7-20994







【図19】

В







(18)

-


•

.




[図13]


【図13】



【図16】

【図16】





フロントページの続き

(72)発明者 高橋 直也
 神奈川県小田原市国府津2880番地 株式会
 社日立製作所ストレージシステム事業部内
 (72)発明者 井上 靖雄

オエン 第64 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 岩崎 秀彦 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
 (72)発明者 星野 政行 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
 (72)発明者 磯野 聡一 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

特開平7-20994

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成10年(1998)9月25日 【公開番号】特開平7-20994 【公開日】平成7年(1995)1月24日 【年通号数】公開特許公報7-210 【出願番号】特願平5-162021 【国際特許分類第6版】 G06F 3/06 301 12/08 320 13/12 330 (FI) G06F 3/06 301 B 12/08 320 13/12 330 T 【手続補正書】 【提出日】平成9年2月5日 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】特許請求の範囲 【補正方法】変更 【補正内容】 【特許請求の範囲】 τ. 【請求項1】 少なくとも1つの上位装置に接続され、 前記上位装置に対するインターフェースを構成する複数 の上位側接続論理装置と、 上位装置から転送される情報を記憶する記憶装置と、 前記記憶装置に接続され、前記記憶装置に対するインタ τ フェースを構成する複数の記憶装置側接続論理装置と、 前記複数の上位側接続論理装置と前記複数の記憶装置側 接続論理装置との間で転送されるデータを一時記憶する 二重化されたキャッシュメモリ装置と、 前記複数の上位側接続論理装置と前記複数の記憶装置側 接続論理装置と前記キャッシュメモリ装置とに接続さ れ、前記複数の上位側接続論理装置と前記複数の記憶装 置側接続論理装置と前記キャッシュメモリ装置との間の データ転送を行う1組のバスとして動作する2系統のデ ータ転送用バスを含むコモンバスと、 から構成される記憶システム。 【請求項2】 請求項1に記載の記憶システムにおい τ. 前記複数の上位側接続論理装置と前記複数の記憶装置側 接続論理装置と前記キャッシュメモリ装置はモジュール で構成され、前記モジュールの各々は、それぞれ前記コ モンバスに対し挿抜自在に取り付けられることを特徴と する記憶システム。

.

【請求項3】 請求項<u>し</u>に記載の記憶システムにおい て、

```
前記コモンバスはプラッタ上に配設され、前記複数の上
位側接続論理装置、前記複数の記憶装置側接続論理装
置、及び前記キャッシュメモリ装置を構成するモジュー
ルの各々は、前記プラッタに対し挿抜自在に取り付けら
れることを特徴とする記憶システム。
【請求項4】 請求項1に記載の記憶システムにおい
前記複数の上位側接続論理装置には、異なるインタフェ
ースを有する前記上位側接続論理装置が含まれることを
特徴とする記憶システム。
【請求項5】 請求項1に記載の記憶システムにおい
前記記憶装置は複数の小型記憶装置を有し、
横方向に配列された前記小型記憶装置はECC グループ
<u>を構成し、</u>
前記ECCグループが縦方向に配列されることを特徴と
する記憶システム。
【請求項6】 上位装置に対するインタフェースを構成
する多重化された複数の上位側接続論理装置と、
上位装置から転送される情報を記憶する記憶装置と
前記記憶装置に対するインタフェースを構成する多重化
された複数の記憶装置側接続論理装置と、
前記複数の上位側接続論理装置と前記複数の記憶装置側
接続論理装置との間で転送されるデータを一時記憶する
二重化されたキャッシュメモリ装置と、
前記複数の上位側接続論理装置と前記複数の記憶装置側
接続論理装置と前記キャッシュメモリ装置とに接続さ
れ、前記複数の上位側接続論理装置と前記複数の記憶装
置側接続論理装置と前記キャッシュメモリ装置との間の
データ転送を行う1組のバスとして動作する2系統の高
速1/0バスを含むコモンバスと、
```

から構成される記憶システム。

```
- 補 1-
```

【請求項7】 <u>請求項6に記載の記憶システムにおい</u> て、

前記複数の上位側接続論理装置と前記複数の記憶装置側 接続論理装置と前記キャッシュメモリ装置はモジュール で構成され、前記モジュールの各々は、それぞれ前記コ モンバスに対し挿抜自在に取り付けられることを特徴と する記憶システム。

【請求項8】 <u>請求項6に記載の記憶システムにおい</u> て、

<u>前記コモンバスはプラッタ上に配設され、前記複数の上</u> 位側接続論理装置、前記複数の記憶装置側接続論理装

置、及び前記キャッシュメモリ装置を構成するモジュー ルの各々は、前記ブラッタに対し挿抜自在に取り付けら れることを特徴とする記憶システム。

【請求項9】 <u>請求項6に記載の記憶システムにおい</u> て、

前記記憶装置は複数の小型記憶装置を有し、

横方向に配列された前記小型記憶装置はECCグループ を構成し、

<u>前記ECCグループが縦方向に配列されることを特徴と</u> する記憶システム。

【請求項10】 請求項6 に記載の記憶システムにおい て、

前記上位装置は2つ以上の前記複数の上位側接続論理装 置を介してコモンバスに接続されていることを特徴とす る記憶システム。

【請求項11】 請求項6に記載の記憶システムにおい て、

前記記憶装置は2つ以上の前記複数の記憶装置側接続論 理装置を介してコモンバスに接続されていることを特徴 とする記憶システム。

【請求項12】 請求項6 に記載の記憶システムにおい て、

前記複数の上位側接続論理装置と前記複数の記憶装置側 接続論理装置は2重化されたマイクロブロセッサと前記 プロセッサの動作比較チェックを行うチェッカ部を有 し、

<u>前記チェッカ部は前記プロセッサの動作比較チェックを</u> 行うことを特徴とする記憶システム<u>。</u>

<u>【請求項13】</u>請求項6に記載の記憶システムにおい て、

前記2系統の高速1/Oバスのうち1系統に障害が発生 した場合、正常な他の1系統により動作を継続すること を特徴とする記憶システム。

【請求項14】 請求項6 に記載の記憶システムにおいて、

前記コモンバスは、さらに前記データ転送のための制御 情報を転送する1系統のマルチブロセッサバスを有し、 前記マルチプロセッサバスに障害が発生した場合、前記 2系統の高速1/Oバスのうち一方をマルチプロセッサ

ることを特徴とする記憶システム。 【請求項15】 上位装置に対するインタフェースを構 成し、独立して動作する複数の上位側接続論理装置であ って、他の上位側接続論理装置の障害を検出した場合、 当該上位側接続論理装置の処理を継続して行うように構 成されたプロセッサを有する上位側接続論理装置と、 上位装置から転送される情報を記憶する記憶装置と、 前記記憶装置に関するインタフェースを構成し、独立し て動作する複数の記憶装置側接続論理装置であって、他 の記憶装置側接続論理装置の障害を検出した場合、当該 記憶装置側接続論理装置の処理を継続して行うよう構成 されたプロセッサを有する記憶装置側接続論理装置と 前記複数の上位側接続論理装置と前記複数の記憶装置側 接続論理装置との間で転送されるデータを一時記憶する <u>キャッシュメモリ装置と、</u> 前記複数の上位側接続論理装置と前記複数の記憶装置側

バスとして使用し、他方を高速 1/0バスとして使用す

接続論理装置と前記キャッシュメモリ装置とを相互に接 続する1組のバスとして動作する2系統のデータ転送用 バスを含むコモンバスと、

から構成される記憶システム。

<u>【請求項16】</u>請求項<u>15</u>に記載の記憶システムにお いて、

前記複数の上位側接続論理装置と前記複数の記憶装置側 接続論理装置と前記キャッシュメモリ装置はモジュール で構成され、前記モジュールの各々は、それぞれ前記コ モンバスに対し挿抜自在に取り付けられることを特徴と する記憶システム。

<u>【請求項17】 請求項15に記載の記憶システムにお</u> いて、

<u>前記コモンバスはプラッタ上に配設され、前記複数の上</u> 位側接続論理装置、前記複数の記憶装置側接続論理装

置、及び前記キャッシュメモリ装置を構成するモジュー ルの各々は、前記プラッタに対し挿抜自在に取り付けら れることを特徴とする記憶システム。

【請求項18】 請求項15に記載の記憶システムにお いて、

前記記憶装置は複数の小型記憶装置を有し、

<u>横方向に配列された前記小型記憶装置はECCグループ</u> を構成し、

前記ECCグループが縦方向に配列されることを特徴と する記憶システム。

<u>【請求項19】 請求項15に記載の記憶システムにお</u>いて、

<u>前記複数の上位側接続論理装置と前記複数の記憶装置側</u> 接続論理装置と前記キャッシュメモリ装置と前記記憶装 置とが接続される電源バスと、

該電源バスに電力を供給する多重化した電源部と、

<u>前記多重化した電源部に電力を供給する2重化された電</u> 源供給部とを有し、

-補 2-

特開平7-20994

.

該電源部は前記複数の上位側接続論理装置と前記複数の 記憶装置側接続論理装置と前記キャッシュメモリ装置と

.

• •

前記記憶装置に必要な数より少なくとも1つ多く接続さ れることを特徴とする記憶システム。

-補 3~

①特許出願公表

平5-502525

個日本国特許庁(JP)

@ 公 表 特 許 公 報 (A)

| | | | | 日公表 | 平成5年(1993)4月28日 |
|--|------------------------|------------------------------|-------------------|-----|--------------------|
| @int.Cl. ¹ G 06 F 15/16 13/00 | 歳別記号 370 N 357 Z | 庁内整理番号 9190-5L 7368-5B | 審 査 請 求 予備審查請求 | | 邸門(区分) 6(3) |
| | | | | | (全 30 頁) |

| ◎発明の名称 | 並列入出力ネツトワーク・フアイル・サーバ・アーキテクチヤ | | | |
|--------|--|--|--|--|
| | ①特 顧 平2−512988 感謝 訳文提出日 平4(1992)3月9日 | | | |
| | ❷ | | | |
| | 动国際公開番号 WO91/03788 | | | |
| | @国際公開日 平3(1991)3月21日 | | | |
| 優先権主張 | @1989年9月8日@米国(US)@404,959 | | | |
| 109発明者 | ロウ エドワード ジョン アメリカ合衆国 カリフオルニア州 94084 マウンテン ヴイユ | | | |
| | ー マウンテン ローレル コート 468 | | | |
| 勿出 願 人 | オースペツクス システムズ アメリカ合衆国 カリフオルニア州 95054 サンタ クララ パ | | | |
| | インコーポレイテンド ンカー ヒル レーン 2952 | | | |
| 129代理人 | 弁理士中村 稔 外6名 | | | |
| 创指 定 国 | AT(広域特許),AU,BE(広域特許),CA,CH(広域特許),DE(広域特許),DK(広域特許),ES(広域 | | | |
| | 特許),FR(広域特許),GB(広域特許),IT(広域特許),JP,KR,LU(広域特許),NL(広域特許),S | | | |
| | E(広域特許) | | | |

最終頁に続く

請求の範囲

データネットワークおよび大容量記律装置と共に使用されるネットワークサーバー装置であって、

約尼ネットワークおよび**印尼大容量記憶装置と接続**可能なインタフェースプロ セッサーユニットと、

約記ネットワークの顧客ノードによって定義された遠陽手段を実行できる能力 を有するホストプロセッサーユニットと

前紀インタフェースプロセッサーユニットに許ける手段であって、前記大容量 記律録度で前記ネットワークからのデータを記憶するための、詞記ネットワーク よりのリクエストを備足し、前記大容量記憶数度から前記ネットワークへのデー タの検索をするための、前記ネットワークよりのリクエストを満足し、前記ホス トプロセッサーユニットの処況のため前記ネットワークより前記ホストプロセッ サーユニットへあらかじめ定義されたカテゴリーのメッセージを送信する手段を 含み。

抑記述信されたメッセージが有記ネットワークサーバー装置の編書によって定 載された手順を実行するためネットワークの顧客による全てのリクエストを含む ことを特徴とするネットワークサーバー装置。

2. 前記インタフェースプロセッサーユニットが、

約亿ネットワークに接続可能なネットワークコントロールユニットと、 約亿大容量記憶装置に接続可能なデータコントロールユニットと、 パファーメモリーと、

パンテーシェッーと、 前記大容量記憶装置で前記ネットワークからの指定記憶データを記憶するため、

税記ネットワークから前配データコントロールユニットヘリクエストを送信し、 前記指定記述データを前記ネットワークから前記パファーメモリーへ、そして、 前記パファーメモリーから前記データコントロールユニットへ送信し

期記大容量記憶協議から前記ネットワークへの得定被要データを被索するため、 前記ネットワークから高記データコントロールユニットへリクエストを送信し、 前記指定検索データを前記データコントロールユニットから前記パファーメモ

リーへ、そして、食紀パファーメモリーより的記ネットワークへ送信し、

前記めらかじめ定義されたカテゴリーのメッセージを、前記ホストプロセッサ ーニニットにより処理するため、前記ネットワークから前記ホストプロセッサー ニニットへ送信する手段を含むことを特徴とする請求の問因第1項に記載の装置。 3. 前記データコントロールユニットが、

政紀大容量記憶験反に接放可能な記憶プロセッサーユニットと、

ファイルプロセッサーユニットと、

就記ファイルプロセッサーユニットでの手段で、

約記 ネットワークからの前記ファイルシステムレベル記憶リクエストを叙記大 客量記憶 保護の指定された物理的記憶位置にデータを記憶するためのリクエスト に前定し、

賞記パファーメッセージからのデータを、賞記大容量記憶装置の前記俗定後達 的記憶位置へ書き込むように、罰記記憶プロセッサーユニットに命令し、

質記ネットワークからのファイルジステムレベル検索リクエストを前記大容量 記律教授の前記指定物温的検索位置からデータを検索するためのリクエストに顧 取し、

もし、前記指定管理的位置から前記データがまだ前記パファーメモリーにない ならば、データを前記大容量記憶装置の前記指定依認的技术位置から前記パファ ーメモリーへ検索するように、前記記憶プロセッサーユニットに命令する手段お よび、

教記記録プロセッサーユニットにて、約記パファーメモリーと数記大容量記録 装置の両で、データを送信する手段を含むことを特徴とする歴家の範囲第 2 項に 記者の報告。

▲ データネットワークおよび大容量記憶装置と共に使用されるネットワークサ ーバー装置であって、

前記ネットワークに接破可能なネットワークコントロールユニットと、 前記大容量記憶装置に接続可能なデータコントロールユニットと、

パファーメモリーと、

町紀大容量記憶整度で訂記ネットワークからの指定記律データを記憶するための、町記ネットワークからのリクエスト€、賞記ネットワークコントロールユニ

ットから前記データコントロールユニットへ、送信し、

教記指定な信データを訪記ネットワークコントロールユニットから教記パファ ーメモリーへDMAにより、そして、約記パファーメモリーから教記データコン トロールユニットへDMAにより送信し、

武記指定検索データを貸配大容量記律姿量から前記ネットワークへ検索するための、款記ネットワークからのリクエストを、前記ネットワークコントロールユニットから前記データコントロールユニットへ送信し、

前記指定検索データを資配データコントロールユニットから資配パファーメモ リーへDMAにより、そして、調証パファーメモリーから資配ホットワークコン トロールユニットDMAにより送信する手段をふくむことを特益とする資配ネッ トワークサーバー整置。

5. データネットワーク、大容量記憶装置およびパファーメモリーと共に使用され、 放配データネットワークからのファイルシステムレベル記憶および検索リク エストに広客するデータコントロールユニットであって、

前紀大容量記述装置と接続可能な記憶プロセッサーユニットと、 ファイルプロセッサーユニットと、

前記ファイルシステムレベルリクエストを、前記大容量記憶装置の指定物理記 貸位置にデータを記憶するためのリクエストに顧択し、

前記パファーメモリーからデータを抑起大容量記憶装置の新記指定物理記憶位 置へ書き込むように、前記記憶プロセッサーユニットに合令し、

前記ファイルシステムレベル検索リクエストを、前記大容量記憶装置の前記指 安徳環論会位置よりデータを検索するリクエストに顧取し、

もし、前記指定物理的位置からの前記データがまだ前記パファーメモリーにないならば、データモ前記大容量記憶装置の前記指定物理的快来位置から前記パフ ァーメモリーへ検索するように、前記記憶プロセッサーユニットに命令する手及 および、

前記記憶プロセッサーユニットにて、前記パファーメモリーと前記大容量記憶 装置の間で、データを送信する手段を含むことを特徴とする真記データコントロ ールユニット。

ネットワークよりのリクエストを構足し、許記大容量に確認量から許記ネットワ ークへのデータの後先をするための、許記ネットワークよりのリクエストを満足 し、許記ホストプロセッサーユニットで処理のため許記ネットワークより許記ホ ストプロセッサーユニットへあらかじめ定義されたカチゴリーのメッセージを送 皆する手段とと有し、

前記手段は、

前記大容量記憶装置で記憶されるため、前記ネットワークからのファイルデー タを、前記ネットワークコントロールユニットから前記システムメモリーバンク へ、直接メモリーアクセスによって送信し、

前記大容量記憶設置で記憶されるため、前記ネットワークからのファイルデー タを、前記システムメモリーパンクら前記データコントロールユニットへ、直接 メモリーアクセスによって送信し、

前記大容量記憶装置から前記ネットワークへの放気のためのファイルデータを、 前記データコントロールユニットから前記システムメモリーパンクへ、直接メモ リーアクセスによって設置し、

前記大容量記憶装置から前記ネットワークへの検索のためのファイルデータモ、 前記システムメモリーバンクより前記ネットワークコントロールユニットへ送信 する手段を育し、

少なくとも、黄記ネットワークコントロールユニットは、マイクロプロセッサ ーおよび初記システムバファーメモリーとは区頃されたローカル命令記憶手段を 含み、教記マイクロプロセッサーの命令の金ては前記ローカル命令記憶手段に常 鞋していることを特徴とする前記ネットワークノード。

8. データネットワークおよび大容量記憶装置と共に使用されるネットワークフ ァイルサーバーであって、

ユニックスオペレーティングシステムで実行されるホストプロセッサーユニッ トと、

前記ネットワークおよび前記大容量記憶袋像と接続可能なインタフェースプロ セッサーユニットとを含み、

- 2 -

前記インタフェースプロセッサーユニットが、

. .

6. データキットワークおよび大容量配貨額量と共に使用され、前配データキットワークからのファイルシステムレベル記憶および検索リクエストに応答するデータコントロールユニットであって、

データバスと

前記パスに接続されているパファーメモリーパングと、

前記バスに接続されていて、前記大容量記憶安置に接続可能な記憶プロセッサ 一審議と、

前記バスに接続されていて、ローカルメモリーパンクを育するファイルプロセ ッサー結晶と、

前記ファイルプロセッサーユニットでの手段で、前記ファイルシステムレベル リクエストを、前記大容量記律装置の指定物理記律位置にデータを記憶するため のリクエストに期限し、前記ファイルシステムレベル検索リクエストを、前記大 容量記律装置の前記指定物理検索位置よりデータを検索するリクエストに期限す る手段を含み。

前記手段は、前記ファイルプロセッサーユニットのローカルメモリーバンクに よってファイルコントロール情報をキャシュする手段を含み、

前記パファーメモリーパンクにより、記憶および検索リクエストに従って、記 他および検索されるように、ファイルデータキャンュする予欧とを含むことを特 数とする約記データコントロールユニット。

データネットワークおよび大容量記憶装置と共に逆用されるネットワークノードであって、

システムパファーメモリーと、

前記システムパファーメモリーに対して直接メモリーアクセスを有するホスト プロセッサーユニットと、

約記ネットワークに接続可能で、前記システムパファーメモリーにたいして直 接メモリーアクセスを育するネットワークコントロールユニットと、

前紀大容量記憶装置に接続可能で、前記システムパファーメモリーに対して直接メモリーアクセスを有するデータコントロールユニットと、

前紀大容量記憶装置で前記ネットワークからのデータを記憶するための、前記

約記ネットワークからの金NFSリクエストを復号し、約記NFSリクエスト を満足するための金手環を発行し、約記ネットワークのリターン通信のため、 NSFCなるのメッセージを符号化し、約記ホストプロセッサーユニットで処理の ため、約記ネットワークより割記ポストプロセッサーユニットに、あらかじめ定 進された非NFSカテブリーのメッセージを送信するための手段をゆうすること を特徴とする前記ネットワークフッイルサーバー。

明 細 書 並列人出力ネットワーク・ファイル・サーバ・アーキテクチャ

本出題は、次の米国特許出職に関連しており、これらの出職はすべて同時に出 日本わている。

多想技オペレーションシステム・アーキテクテ+、発明者:ダビッド・ハイツ、アレン・シュヴアルツ、ジェイムス・ロー、ガイ・ハリス。

2. 独化VMEバス・プロトコル使用の概位問題的ハンドシェーク及びプロッ

ク・モードデータ転送、発明者:ダーリル・スター。

 パスロッキング・先入れ先出しマルチプロセッサ通信システム使用の要位 同期的ハンドシェーク及びプロック・モード・データ転送、発明者:ダーリル・ デー・スター、ウイリアム・ピット、ステファン・ブライトマン。

上記出版は、すべて、本発明の値受人に譲渡され、また、すべて本明細書に引 用して記載されている。

発明の背景

発明の分野

本発明は、コンピュータ・データ・ネットワークに読し、具体的には、コンピ ューダ・ネットワークのネットワークファイル・サーバ・アーキテクチャに関す る。

関連技術の説明

過去10年の間に、ハードウェアの価格/性能の比率が腐害に増大して、技術 とオフィス計算業務の環境に、驚くほどの変化が発生した。分散したワークステ ーション・サーバ・ネットワークは、大型コンピュータまたはミニコンピュータ に付着した、これまでに含みした低速の端来装置を置き熟えている。しかし、現 在まで、ネットワークの人出力制限により、ワークステーションのユーザが取用 出来る都在的性能は新わされている。マイクロプロセッサの性能の創め用題が、 ネットワーク人出力の性能の向上を上回ったたがに、この状態が一部に発生した。

コンピュータネットワークでは、個々のユーザのワークステーションは、クラ イアントと呼ばれており、ファイリング、プリンティング、データ記憶、広味通 値は、サーバと呼ばれている。クライアントとサーバは、すべて、ネットワーク の路点と見なされる。クライアント距点は、標準の通信プロトコルを使用して、

子以上も向上した。同時に、これらの非常に高速なクライアントも、違柄サーバ か応えられないデータを求めた。入出力の不足は、ユニックスの場合、非常に創 的であったので、本発現の好道な実施例の説明は、ユニックスのファイルサーバ に焦点を合せる。しかし、ユニックスのサーバ入出力問題を解決するアーキテク ティは、他のオペレーションシステムの環境におけるサーバ性的のボトルネック にも容易に拡大する。因後に、好違実協例の説明は、この原題がはかのタイプの ネットワークへ客易に拡大するが、イーサネットの実施例にも焦点を合せるであ ろう。

大感のユニックスの環境において、クライアントとサーバは、サン・マイクロ システム社により音及しまたユニックス社により広く保用された標準であるRFS を使用して、ファイルデータを変換する。NFSは、*NFS:ネットワーク・ システム・プロトコル仕様*、コメント要求(RFC)1094、サン・マイク ロシステム社(10889年3月)の編名のドキュメンに定義されている。このド キュメントは、会社の本明紀書に引用されている。

簡単で信頼出来るが、NFSは最適ではない。NFSそ使用しているクライア ントは、ネットワークと、NFSデータをクライアントへ提供するBFSサーバ とのいずれにも、かなりの要望を使いている。この要望は、ローカルディスクを 所有せずだってき通路アプリケーションと仮想メモリのページ転送及びデータに 関与するファイルサーバに放作している、いわゆるディスクのないクライアント に対しては、特に大きい。このユニックスのクライアントーサーバの構成では、 クライアント出力の10対1の準の増加は、イーサネットの容量、ディスク道度、 または、サーバディスクからのネットワーク入出力スループットの10対1の準 の増加と約り合わなかった。

この結果、単一の長近の高粱サーバが達切に支援出来る、ディスクなしのクラ イアントの数は、クライアントの出力とアプリケーションの仕事量に従って、5 ー10に低下した。アプリケーションの小型ローカルディスクとページ転送を有 するクライアントの場合、クライアント対サーバの比は、この約2倍か、あるい は、10~20の間である。

このような低いクライアント/サーバ比率により、ネットワークの構成は、そ

特表平5-502525(3)

サービス要求を変えて、サーバ節点に応答する。

現在のネットワーク・クライアントとサーバは、一般に、ディスク・オペレー ション・システム(DOS)、マッキントッシュ・オペレーション・システム (OS)、OS/2、あるいは、ニックス・オペレーション・システム テる。ローカルネットワークは、一般に、高俅ではイーサーネットまたはトーク シリングであり、中球ではアークネット、あるいは、低坡ではローカルトークを たはスターし入いである。クライアント・サーバの通信プロトコルは、オペレー ションシステムの環境、すなわち、一般に、バーソナルコンピュータの所有権主 個の体系(ネットウェア・8プラス、ヴァイン、LANマネージャ、LANサー パ、マッキントッシュのアップルトーク、ユニックスのNFS(ネットワーク ・ファイル・システム)またはRFS(リクエスト・フアイル・システム)の一つに より、仰点伝表市に敬定されている。これらのプロトコルは、すべて、この集界 では広く知られている。

ユニックスのクライアント知点は、一般に、1~8メガバイトの主メモリ、 8 4 0 × 1 0 2 4 画素ディスプレイ、及び、組込みネットワークインタフエース を留えた1 8 または3 2 ビットのマイクロプロセッサであることが特徴である。 4 0 ~ 1 0 0 メガバイトのローカルディスクは、時にはオブションである。 伝球 の事例は、8 0 2 8 8 ペースのパーソナルコンビュータまたは8 8 0 0 ペースの マンキントッシュの1 置であり、中域機能には、8 0 3 8 8 パーソナルコンビュ ータ、マッキントッシュの1 置であり、中域機能には、8 0 7 0 7 スの フトントッシュの1 置であり、マスクレーションがある。サーバ に、通常では、再変換きれたクライアントと全く間じであり、デスク・サイドボ ックスよりは1 8 インチのラックで構成されている。1 8 インチラックの余分な スペースは、ほかのパックプレーンの漆、ディスクまたはテーブの駆動検査、及 び客屋に使用される。

RISCとCISC(復調命令セットコンピュータ)のマイクロコンピュータ の開発により、クライアント・ステーションの性能は、必去の数年間に、10因

れぞれの部分で、各ローカル・イーサネットが、それ自身の3~10(ディスク なし)クライアントと専用サーバとの孤立した通信量を有するようになる。全体 の連結性に関しては、これらのローカルネットワークは、一数に、イーサネット の中枢ネットワークと一体に連結するか、あるいは、将来において、PDD1 (ファイバ空降デジタルインタフエーズ)の中枢ネットワークと連結する。これ らの中枢ネットワークは、通常、ローカルネットワークを直接に一体に接触する 1P(情報提供ルータ)またはMAC(メディア・アナセス新御)レベルのブリ ッジによるか、あるいは、ローカルネットワークのすべてについてサーバを接続 する、ネットワーク・インクフエースとして優胜するもう一つのサーバにより、 ローカルネットワーク・インタ

住施について考慮すべき問題のほかに、低いクライアント対サーバの比率によって、計算問題がいくつかほかの点で起る。 すなわち、

1. 共有 5~10名以上の開発グループは、同じサーバを共有することは出 来ず、使って、ファイルのコピーとマニュアルがなく、多くのサーバを更新せずに 、ファイルを容易に共有することは出来ない。ブリッジとルークは、部分的解決 置であるが、さらに多くのネットワークのホップにより、世誌上のペナルティを 受ける。

2. <u>質現</u> システム管理者は、少数のより確実なサーバというより、多くの見 定容量のサーバを結構しなければならない。この責務には、ポットワーク管理、 ハードウェア維持、ユーザ現金がある。

3. ファイルシステムの支援 マイルシステムの支援を行わなければならず、これは面倒で等回のかかる仕事で ある。各サーバの支援を行わなければならず、これは面倒で等回のかかる仕事で ある。各サーバの支援見辺紋壁を賀塚伝達することも、愛用がかかる(あるいは、 より思いネットワークの支援設置が使用される場合、各少数のサーバに対し。 4. <u>食当りの5時</u>、サーバ当りのクライアントが5~10程度の場合、サーバ のコストは、少数のユーザだけで分割されなければならい。使って、入力レベ ルのユニックス・ワークステーションの実際のコストは、ワークステーションだ。

拡大している入出力のギャップと、管理上と経済上の考慮すべき問題は、より

けのコストよりも、かなり高く、時には160分も高い。

— 3 —

高性数で、より大容量のユニックスファイル・サーバの必要性を視示している。 ディスプレイなしのワークステーションをサーバへ転換することは、ディスク容 量の問題を扱ってはいるが、高本的入出力の割損を処理することには、何も取っ ていない。NFSサーバとして、ワンタイム・ワークステーションは、クライア ントとしてサポートするように数計されたよりも、5~10倍あるいはそれ以上 に、ネットワーク、ディスク、バックプレーン、ファイルスループットを支持し なければならない。より大型のディスク、より多くのネットワーク・アダプター、 予備の主メモリ、あちいは、より高速の処理装置を追加しても、基礎的アーキテ クチャの入出力の動的を解決することにはならない。入出力スループットは、十 分に増加しない。

特にファイルサーバとして設計されていない、ほかの従来技術のコンピュータ アーキテクチャは、それなりに可能性として使用することが出来る。このような 風知のアーキテクチャでは、CPU、配置設置、2台の人出力ブロセッサが、単 ーパスへ接続している。入出力ブロセッサの1台は、14回のディスク駆動接受を 作動し、アーキテクチャかサーバとして使用されるものであれば、ほかの入出力 プロセッサがネットワークへ搭載する。しかし、少なくとも、2台の入出力プロ セッサは、CPUを備えることなくネットワークフィイルの要求を処望すること が出来ないので、このアーキテクチャは、ファイルサーバとして最適ではない。 ネットワーク入出力プロセッサにより受信された、T々てのネットワークファイ ル要求は、最初にCPUへ通られ、CPUは、このネットワークファイ しために、ディスク入出力プロセッサに追切な要求にする。

はかのこの種のコンピュータアーキテクチャでは、ディスク朝勤でPUは、デ ィスク駆動装置へのアクセスを管理し、数台のほかのCPU、併えば、3台の CPUは、ディスク朝勤にPUの周辺に集められる。ほかの冬CPUは、それ自 身のネットワークへ接続する。ネットワークCPUは、それぞれ、ディスク朝勤 CPUと、プロセッサ副連絡のために相互に接続する。このコンピュータアーキ テクチャの不利な点の一つは、システム内の各CPUがそれ自身の完全なオペレ ーディングレステムを実行することである。従って、ネットワークファイル・サ ーバの要求は、多数のほかの店ファイルサーバのタスクを行うための埋むと処理

ント要求を連絡するための、ネットワーク層データフォーマットと内部ファイル サーバフォーマットとの間を処理するすべてのプロトコルを送る。ネットワーク 制防設置により解訳することが出来ないこれらのデータパケット、例えば、クラ イアント定義のプログラムをサーバで稼動するためのクライアント要求だけは、 処理のために、ユニックス・ホストへ送られる。従って、ネットワーク制約設置、 ファイル制約装置、及び配置プロセッサは、金オペレーティングシステムの小弱 分だけを有し、それぞれは、専用とされる特定タイプの仕事に対し最大限に利用 される。

ファイル操作に対するクライアント要求は、記憶プロセッサへ接続した大容量 記憶装置の仮想ファイルシステムを、ユニックスホストから独立して、管選する ファイル制御装置の一つへ送られる。ファイル新御装置は、また、記憶プロセッ サとネットワーク新御装置との間のデータ優衝をシステムメモリにより新御する。 ファイル制御装置は、それぞれ、ファイルデータを一時的格納するシステムメモ りら迎立して、ファイルが創業報を一時格納するロカル優勢メモリを言するこ とか好ましい。さらに、ネットワーク新御袋屋、ファイルプロセッサ及び記憶プ ロセッサは、システムメモリからのすべての命々次出しそが止するように、すべ て取れされており、その代り、すべての命々メモリをご知道した気房に進行する。 この構成により、マイクレフロセッサの命令取出しと、メッセージとファイルデ ータの伝法との聞のパックブレーン上の整合は解消する。

國面の簡単な説明

毎+の実施例に関して、本発明を説明するが、その原、医面を引用する。 回1は、従来技術のファイルサーバ・アーキテクチャの構成面である。 回2は、本発明によるファイルサーバ・アーキテクチャの構成面である。 回2は、四2に示されたネットワーク朝勤設量の一つの構成面である。 回4は、回2に示されたファイル側都設置の一つの構成面である。 回5は、回2に示された記憶プロセッサの一つの構成面である。 図5は、回2に示されたシステム・メモリカードの一つの構成面である。 図1人~Cは、英憲転送プロトコル・プロック書込みサイクルの動作を示す流 れ図である。 通信とにより、重い食荷も受けるオペレーティングシステムによって処理されなけばならない。さらに、プロセッサ間連絡は、ファイルサーバのような確認の要求に対して、最大限に利用されない。

さらにはかのコンピュータアーキテクチャでは、データと命令を絶対するそれ 自身のキャッシュメモリをそれぞれ備えている、彼数のCPUが、システムメモ リとディスク新加坡置とを有する共通パスへ接触している。このディスク新加坡 世と各CPUとは、システムメモリへの应接メモリアクセスを有しており、1 台 以上のCPUは、一つのネットワークへ接続することが出来る。このアーキテク チャは、とりわけ、CPUのフィイルデータと命令か、どちらも、同じシステム メモリに存在するので、ファイルサーバとして不利である。従って、CPUが、 システムメモリとネットワークCPUとの間を転送される大型プロックのファイ ルデータを持つ間、CPUが実行を停止しなければならない場合があるであろう。 そのほかに、叙述のコンピュータアーキテクチャのいずれかにより、会オペレー ティングシステムは、ネットワークCPUより成る各CPUを探知する。

ちらにはかのタイプのコンピュータアーキテクチャの場合、多数のCPUは、 超3次元接紙形取で一体に接続している。これらのCPUの1台は、ネットワー クに接続し、ほかのCPUは、ディスク駆動装置へ接続することが出来る。また、 このアーキテクチャは、なかでも、各プロセッサは会オペレーティングを駆動す るので、ファイルサーバとしても不利である。プロセッサ国連絡も、ファイルサ ーパ・アプリケーションに対して発道でない。

発明の要約

本発明と、ユニックス・ファイルサーバの最も共通な動作、すなわち、ファイ ルオペレーションに対して最大見に利用される。新しいサーバ用特定の入出カア ーキテクチャに向する。数量を投明すると、本発明は、1台以上のネットワーク 創業設置、1台以上のファイル制御装置、1台以上の記憶プロセッサ、及びシス テムまたはパッファメモリを備えているファイルサーバ・アーキテクチャに刻す るもので、これらの設置は、すべて、メッセージ通過バスに接続し、ユニックス ・ホストプロセッサと並行して作動する。ネットワーク制御装置は、それぞれ、 一つ以上のネットワークへ接接し、また、サーバ内の他のプロセッサへクライア

図8A〜Cは、実施伝送プロトコル・プロック説取りサイクルの動作を示す洗 れ風である。

詳細な説明

目的と背景の比較のために、最初に、事例の従来技術のファイルサーバ・アー キテクチャを図しに関して説明する。図しは、従来技術によるイーサネットネッ トワークの過常のユニックスペース・ファイルサーバの全体的模成版である。そ れは、シングルボードのマイクロプロセッサ付のホストCPUカード10から成 っている。ホストCPUカードi0は、イーサネット#1へ複鍵し、また記律域 管理装置(MMU)11を経て大型メモリ配列16へ接続している。また、ホス トCPUカード10は、キーボード、ビデオディスプレイ、及び2個のRS232 (図示せず) を駆動する。カード10は、MMU11と標準82ビットVMBパ ス20とを経て、各種の両辺狭量へ接続しており、これらの周辺装置には、1台 以上のディスク駆動装置24を創想するSMDディスク創催装置22、SCSI バスままへ接接したSCSIホストアダプタまち、パインチテープ駆動装置まま へ接続したテープ制御校堂30と、あるいは、第2イーサネット86へ接張した ネットワークは2の創御強度36などがある。SMDディスク創業数量22は、 ディスク制御祭産をたはバスマスターとして働くMMUにより、バス20とMU 11を経由して直接にメモリアクセスして、メモリ配列16と通信することが出 来る。この機成は事例としてあり、多くの変形を使用することが出来る。

本システムは、金具石準のTCP/IPとNFSプロトコルスタックそ使用し て、イーサネットと通信する。プロトコルスタックの一般的説明は、タネンパウ ムの"コンピュータネットワーク"(第2版、プレンティス・ホール、1988 年)に見られる。ファイルサーバ・プロトコルスタックは、535~546ペー ジに記載されている。タネンパウムの参考文献は、本明指書に引用されている。 高本的に、次のプロトコル層は、図1の数量に記載されている。

<u>キャトワーク層</u> キットワーク層は、データパケットを、イーサネットに因有 のフォーマットと使用される特定タイプのネットワークから独立しているフォー マットとの図で、変換する。図1の設置に使用されているイーサネット回有のフ ォーマットは、ホーニッヒの『イーサネット・ネットワークの】Pデータグラム の転送に関する標準。、RFC894(1884年4月)に記載されており、これは本明問書に引用されている。

インターネット・プロトコル(1P)層 この層は、相互接続したネットワー クシステムの発信数から送信先へ、ビットパッケージ(インターネット・データ ゲラム)を送るのに必要な悪能を増えている。ファイルサーバからクライアント へ送られるメッセージに関して、サーバの高レベル層は、「Pモジュールを守出 して、転送する送信先クライアントのインターネットアドレスとメッセージとを 送る。「Pモジュールは、すべての介在するゲートウェイのパケットサイズの朝 度に達広するように、必要なすべての、メッセージの分割を行い、各紙片にイン ターネット・ヘッダーを加え、ネットワーク層に生成したインターネット・デー メグラムを送えことを要求する。インターネット・アドレスから翻訳された」とはかの パラメータがある。

ネットワーク層から1P層により受信されたメッセージに関して、1Pモジュ ールは、データグラムは、はかのネットワーク、例えば、図1の35などの第2 イーサネットのほかのホストへ送らなければならないか、または、サーバ自身印 のものであるかを、インターネット・アドレスから成史する。第2ネットワーク のはかのホスト宛であるならば、1Pモジュールは、送信先のローカルネットア ドレスを決定して、データグラムを送ることをモのネットワークのローカルネット アック層に要求する。データグラムがサーバ内のアフリケーションプログラム 知てあるならば、1P層はヘッダーを制想し、メッセージの良りの部分を対応す る次の高い個へ通過させる。図1の事例の装置に使用されているインターネット プロトコル標準は、インフォメージョン・サイエンジイズ・インスティチュート の"インターネットプロトコル、DARPAインターネット・プログラム・プロ トコル仕様"、RFC751(1981年9月)に規定されており、本明細書に 引用されている。

<u>TCP/UDP層</u> この層は、1 P層よりさらに詳細な実践とアドレス指定の オブション付のデータグラムサービスである。例えば、1 Pデータグラムは、約 1,500パイトを保有し、ホストヘアドレス指定することが出来るが、UDPデ

テム社の"XDR、外部データ扱示標準"RFC1j14(1987年8月)、 に記載されており、本明編書に引用されている。

NFS層 NFS(ネットワーク・ファイル・システム)層は、RPC要求が 呼出し出来るサーバに使用出来るプログラムの一つである。ホストアドレス、プ ログラム番号、及びRPC要求内の手続き番号の組合せば、呼出されるべき、一 つの連席NFS手続きそ気変することが出来る。

達陽手継がNFSを図1のファイルサーバに呼出すことにより、ディスク24 の分割されたファイルへの、即応型で舗所具の連構接近が行われる。NFSは、 全体として登録律によるが座レベルのファイルにより、階裏的であるファイルシ スチムを仮定する。クライアントホストは、各種手続きから成る約20NFS手 統きのすべてを呼出すことが出来る。これらの手続きには、指定された数のパイ トを指定されたファイルからの狭取り、指定された数のバイトを指定されたファ イルへの春込み、指定されたファイルの作成、名前変更、除去、登録厚木の構文 解析、登録簿の作成と論去、及び、ファイル属性の設定などがある。データが格 納されまた検索される範囲内のディスク上の位置は、ファイル処理または節点潜 定とパイトオフセットなどにより、論理項に常に指定される。実際のデータ記憶 の詳細は、クライアントからは思されている。NFS手続きは、ユニックスの VFSとUFSなどの可能な高レベルモジュールと共に、駆動装置、磁気ヘッド、 トラック、セクター識別などの物趣的データアドレスへの論理データアドレスの 変換をすべて行う。NFSは、サン・マイクロシステム社の『NFS、ネットワ ーク・ファイルシステム・プロトコル仕様" 、RFCIU94(1989年8月) に繊定されており、本明細帯に引用されている。

ネットワーク層の可能性のある病外を除いて、上述のプロトコル処理は、すべ て、ホストCPUカード10内の単一プロセッヤにより、ソフトウェアで行われ る。すなわち、イーサネットがケットがイーサネット12に同着すると、ホスト CPU10は、NFSスタック内のプロトコル処理と、ホスト10で実行してい るすべてのはかのアブリケーションのプロトコル処理とな、すべて送行する。デ ータとプログラムコードに関してMMU11を低田し行われているメモジ18 へのアクセスにより、NFS手続きは、ホストCPUで実行される。論選的に作 持表平5-502525(5)

ータグラムは、約8(キロバイトを保存し、ホスト内の特定のボートヘアドレス 指定することが出来る。TCPとUDPは、この層において訳一のプロトコルで ある。取序づけられた信頼出来る、データの液れを送ることを必要とするアプリ ケーションは、TCPを使用し、これに対し、取序づけられ信頼出来る送りを必 要としないアプリケーション(NFSなど)はUDPを使用する。

区1の従来技術によるファイルサーバは、TCPとUDPのどちらも使用する。 すなわち、ファイルサーバは、ファイルサーバ関連のサービスにUDPを使用し、 サーバがネットワークのクライアントへ操偽するいくつかのほかのサービスに TCPを使用する。DPは、ポステルの *ユーザ・データグラム・プロトコル、 RFC168(1980年9月28日)に設定されており、本明編書に引用され ている。TCPは、ポステルの *伝送戦御プロトコル*、RFC161(1980年

1月)とRFC798(1981年9月)に現立されており、これも本明細書に 利用されている。 <u>XDR/RPC層</u> この層は、指定された手装きを道隔の機械で実行するため に高レベルプログラムから呼出し可能な機能を増えている。また、この層は、ク ライアントの機械が手続きをサーバに実行させるに必要な解読を行う。例えば、

クライアントの強烈の学校させい「小に気」させいことなないなど、「う」のにない クライアントの加点における呼出し者のプロセスは、呼出しメッセージを図1の サーバへ為る。デオロージは、所型の手能きの仕様とそのパラメータから 成っている。メッセージは、このスタックを通ってRPC層へ送られ、この層は サーバ内の対応する手続きを呼出す。手続きか完了すると、回答メッセージが生 成して、RPCはそれをスタックへ伝え、ネットワークを通って呼出し者クライ アントへ戻す。RPCは、サン・マイクロシステム社の"RPC、違属手続き号 出しプロトコル仕様、第2数"、RFC1075 (1968年6月)に記載され ており、本明編書に5月目されている。

RPCは、基本的UDP層を入出して遮迅した情報を表すXDR(外部データ 携示標準)を使用している。XDRは、単にデータ符号化原準であり、具なるコ ンピュータアーキテクチャ間でデータを送るためには専用である。このようにし て、XDR/RPC層のネットワーク例では、情報は、最短から独立している。 ホストアプリケーション面では、そうではない。XDRは、サン・マイクロシス

定されたデータアドレスは、さらに物理的に指定されたフォームへ変換され、 VMEバス20を経てSMDディスク刺激装置またはSCS「バス28へ伝えら れる。また、ホストCPUは、VMEバス20を起てテーブ創創装置30と通信 して、ファイルサーバの各種のほかの機能を行う手続きを実行する。これらのな かに、クライアントのワークスチーションにより要求されたクライアント定義の 道係争終さかある。

サーバが第2イーサネット36そ作動するならば、そのイーサネットからのパ ケットは、同じVMEバス20を通り1Pデータグラムの形で、ホストCPU 10へ造られる。その上、ネットワーク層を除くプロトコル処理は、すべて、ホ ストCPU10で実行さいフトウェエ処理透聴により運行される。さらに、イ ーサネット12または36のどちらかのサーバから送られるすべてのメッセージ のプロトコル処理は、また、ホストCPU10で実行している処理透聴により行 われる。

株に、2台の各イーサネットに、3~10のクライアンが、高い頻度で、ファ イルサーバへの要求を行い、また、回答を受け取ることを必要とするならば、ホ ストCPU10は、変大な量のデータ処理を行うことは、明らかである。ホスト CPU10は、多重タスク・ユニックス・オペレーションシステムを執行する。 なって、入信するを要求は、初の要求が完全に処理されるか、処理される前に既 されるのを持つ必要はない。多重処理連接は、各種要求の処理を異なる設備で行 うため、ホストCPU10で行われ、従って、多くの要求が、同時に、処理過程 にある。しかし、カード10には1台のCPUしかないので、これらの要求の処 置は、本当の意味必定行方式で連成されるものではない。従って、CPU10は、 主要なポトルネックをファイルサーバ要求の処理に示している。

はかのボトルネックがMMU11に発生する。MMU11は、CPUカード 10とメモリ18の間で、会合とデータの両方を転送する。ディスク駆動装置と ネットワークの間を流れるデータは、すべて、このインタフェースを2倍以上通 当する。

さらにほかのボトルネックがVMEバス20に発生する。バス20は、SMD ディスク創業課業2、SCSIホストアダプタ28、ホストCPUカード10、

- 5 -

及び、あるいはネットワーク#2約匈奴便24の図でデータを転送する。 <u>好道実技術ー会ハードウェア・アーキテクチャ</u>

図2には、本発明によるネットワーク・ファイルサーバ101の構成図が示さ れている。サーバ100は、多重ネットワーク劇物装置(NC)ポード、1枚以 上のファイル創御装置(FC)ボード、1枚以上の記憶プロセッサ(SP)ボー ド、多重システムメモリボード、及び、1台以上のホストプロセッサから成って いる。図2に示す特定の実施例は、4枚のネットワーク範囲建置ボード110a ~118d、2枚のファイル制御望量ポード112a~112b、2枚の記憶プ ロセッサー148~1146、合計で192メガバイト・メモリの4枚のシステ ムメモリ・カード116ま~116d、及び1台のローカルホストプロセッサ 118を有する。ポード110、112、114、118、及び118は、WB バス120で一体に接続しており、VMEバス20には、前に確認した強化VBB バス・プロトコル・アプリケーションで説明した強化プロック転送モードが使用 されている。図2に示す(台のネットワーク叙劇設置)10は、それぞれ、合計 容量が8台のイーサネット1228~1226として、2台のイーサネットまで 接続することが出来る。記憶プロセッサ!14は、それぞれ、10ラインの並列 SCS1バスを作動し、そのうちの3ラインは、それぞれ、3台のSCS1ディ スク原動協力を支援することが出来る。各記位プロセッサリしての10番目の SCSIチャンネルは、テーブ駆動装置とほかのSCSI周辺装置に使用される。 ホスト」」まは、本質的に、標準のサンオーエス・ユニックス・プロセッサで あり、NFSとIPの経路指定を除いて、標準のサン・オープン・ネットワーク ・コンピュテーイング (ONC) サービスをすべて行う。重要なことは、ユーザ 定義の手続きを実施する、すべてのネットワーク要求が、実行のためにホストへ 送られることである。NCボード110、FCボード112、SPボート114 は、それぞれ、それ自身の独立したままビットマイクロプロセッサを有する。こ れらのボードは、ホストプロセッサ118から、実際には、NFSとIP処理の すべてから、本質的に負荷を受けていない。 イーサネット122のクライアント に出入するメッセージの大部分は、NFSの要求と回答から成っているので、 NC、FC、SPのプロセッサによるこれら要求の並行処理は、ローカルホスト

■、特にネットワーク判認後型110とファイル何刻設型112の間、及びホス トプロセッサ113とファイル何刻設置112の間の通信にも使用される。効率 よく便利であるべき、この内部通信に互して、完全な気所属または信頼出来ない 通信を有することは、望ましくなくまた実行不可能である。従って、仮応NFS、 すなわち、LNFSは、NFS要求と図答との内部通信に使用される。LNFS は、ファイルサーバ100のなかでのみ使用される。このサーバにより支援され た外額ネットワークプロトコルは、貴重な標準的、認可されたNFSである。 LNFSは、以降に当しくは照明する。

キットワーク転回数量110は、すべてのプロトコル処理がNFS層まで行わ れた後に外部NFS算求と回答。及び内部LNFS算求と回答との内で数余する NFSサーバを、それぞれ、検知する。供えば、NFS要求は、XDR村で00P データグラムに内封されたRPC要求として調着する。プロトコル処理の後、 NFSサーバは、NPS要求をLNFSの形に翻訳し、メッセージング中核を使 用して要求をファイルが開始度112へ返る。

ファイル朝防装置は、ネットワーク朝鮮被量とホスト118とからのLNFS 要求を処理するLNFSサーバを律助する。LNFSサーバは、LNFS要求を ファイルシステム・サーバに対応した形へ解説し、また、ファイル朝鮮装量を確 助する。この朝鮮技量は、ブロック入出力場により、システムメモリファイルデ ークチャッシュを筆買する。

各プロセッサのソフトウェアの痕迹を以下に説明する。

<u>キットワーク的詞號量110</u>

サーバ100の最大に活用されたデータの流れは、知的キャトワーク刻面装置 110から始まる。このプロセッサは、イーサネットパケットをクライアントの ワークステーションから受信する。プロセッサは、NFS気光のパケットを敏速 に観測し、次に、パケットへの会プロトコル処理をNFSレベルに行い、生成し たLNFS要求を直接にフィル制数装置112へ放す。このプロトコル処理に は、IPの経動指定と詳細立、UDPのデマルデブレキシング、XDRの暗号解 数、及び、NFSの要求タスク指名がある。この定の設備は、NFS回答をクラ イアントへ送り返すために、使用される。重要なことは、これらの時間を消費す ↓↓8による扱かり合いモ長小にして、ファイルサーバの性証を辞常に大きく改 良するものである。ユニックスは、実質的にすべてのネットワーク、ファイル、 記憶処理から明らかに取り放かれている。

金ソフトウェア編成とデータの流れ

図2のハードウェアのサブシステムを詳細に考察する訂に、ソフトウェアの構 造の概要を説明する。ソフトウェア編成は、上述のアプリケーション、名称"多 重性能オペレーディングシステム・アーキテクチャで、詳しく説明されている。 ソフトウェアの要素の多くは、業界では周知であり、大抵の構成されたユニッ クスシステムで見られるが、まだ知られていない二つの構成要素がある。すなわ ち、ローカルNFS("LNFS")とメッセージング中核("MK")オペレ

ーティングシステム中校である。最初に、これら二つの様成要素を説明する。 <u>メーセージング中校</u> ファイルサーバ1000名種プロセッサは、各プロセッ サ110、112、114、118を確動するメッセージング中核を使用して、 相互に適信する。これらのブロセッサは、命令メモリを共有しないので、タスク レベル通信は、従来のユニックスで発生するように、実直ぐな手続き野出しによ っては発生しない。その代う、メッセージング中核は、メッセージをVMEバス 120に通過させて、必要なプロセッサ相互間の通信をすべて行う。メッセージ 通過は、単純性と通貨の通由で、違用手続き好出しより好通である。

メッセージング中枢により混迭したメッセージは、確定の128パイトの長さ がある。単一プロセッサ内で、メッセージが参照により置される。プロセッサ団 で、メッセージは、メッセージング中核により値写され、次に、宛先処理過程へ 参照によって送られる。図2のプロセッサは、以降に説明するように、都合よく プロセッサ間のメッセージング中様メッセージを交換して簒奏する。

LNFS-ローカルNFSインタフェース 22 既れNFS標準は、信頼社の ない通信を使用する無所属のオペレーション向に特に設計された。これは、クラ イアントもサーバも、珍しているとき互いに聞いていなければ、確信出来ないこ とを意味する(不信標社)。実際に、イーサネット環境では、これは良好に作動 する。

しかし、サーバ100のなかでは、NFSレベルチータグラムは、プロセッサ

る作類が、ホスト110で広く、キットワーク制数数量110で直接に行われる。 サーバ100は、サン・マイクロシステム社、マウンティング・ビュー、カル フオルニア州、から導入した通常のNFSモ使用しており、これは、互換性のあ るNFSプロトコルである。

非NFSネットワーク通信量が、その宛先ホストプロセッサしし8へ直接に送られる。

キットワーク制御装置110は、自身の1P経路指定も行う。各キットワーク 創物設置110は、2台の完全立列のイーサネットを支援する。サーバ100の 実施列のネットワーク創業装置が図2に示されており、従って、サーバは、8台 のイーサネットまで支援することが出来る。

四一ネットワーク創刻変置に2台のイーサネットの場合、1 P 経路指定が、ネ ットワーク制御弦置内で完全に発生し、パックブレーンのトラとック量は発生し ない。従って、四一制御弦置へ2台の相互に他勤的イーサネットを接続すると、 そのイーサネット通過時間を最小にするだけでなく、また、VMEバス120の パックブレーン設合をかなり伝展する。経路指定テーブル更新は、ホストプロセ ッサ118からネットワーク制御設度へ込され、これはゲート付または経路指定 されたユニックス・デモンを責任する。

ここで説明したネットワーク創動装置は、イーサネットLAN内に設計されて いるが、本発明は、FDDIを含めて、ほかのネットワークタイプにもまったく 客長に使用出来ることは、屋崎されるであろう。

ファイル制御装置111

別値のプロセッサをNFSプロトコル処理と1P超略推定に専用化するほかに、 サーバ100も、別値のプロセッサ、如約ファイル制御装置112年、すべての ファイルシステム処理に対し責任を持つように専用化する。そのプロセッサは、 従来のバークレイ・ユニックス4.8ファイルシステロードを使用し、ディスク上 の2違互換性データ表示を使用している。これらの二つを通訳することにより、 すべての標準ファイルシステム・ユーティリティ(特に、プロックレベル・ツー ル)が低らずに随動することが出来る。

ファイル創御技量118は、すべてのネットワーク約御装量110とホストプ

ロセッサ118とにより使用された共有ファイルシステムを確如する。ネットワ ーク制加装置とホストプロセッサはいずれも、LNFSインタフェースを使用し ているファイル4割装置112と通信する。ネットワーク制容装置110は上記 のようにLNFSを使用し、ホストプロセッサ118は、サン・オーエスの環準 仮型ファイルシステム(VFS)インタフェースへのプラクイン・モジュールと してLNFSを使用する。

ネットワーク制御袋電がNFS読取り要求をクライアントのワークステーショ ンから受信すると、その結果のLNPS要求がファイル制御装置112へ通過す る。ファイル創御装置111は、最初に、要求されたデータのシステムメモリ 116パッフア・キャッシュを探索する。見つけ出すと、パッフアへの参照がネ ットワーク斜御装置110へ戻される。見つけ出さないと、システムメモリ118 内の最低使用頻度(LRU)キャッシュパッフアは、解放されて、要求されたプ ロックへ再ず自り当てられる。次に、ファイル創御装置は、記憶プロセッサ!!! に、ブロックをディスク駆動配列からキャッシュパッフアへ読み取ることを命令 する。完了すると、記憶プロセッサはこれをファイル創御装置へ通知し、ファイ ル制御空世は、屋次、ネットワーク制御装量110へ通知する。次に、ネットワ ーク創製装量110は、パッフアからのデータと一緒に、NFS回答をキットワ ~クのNFSクライアントワークステーションへ送り戻す。留意すべきことは、 記憶プロセッサししるが、このデータをシステムメモリししもへ通り、必要なら ば、ネットワーク創御設置110か、システムメモリ118からのデータをネッ トワークへ送ることである。この処理過程は、ホストレンを含めることなく、 行われる.

記録プロセッサ

知的記憶プロセッサ114は、すべてのディスクとテープの記憶動作を普通す る。自体的であるが、記憶プロセッサは、第一に、ファイル制密接置112によ り指示されて、ファイルデータをシステムメモリ116とディスク・サブシステ ムの間を移動する。ホスト118とファイル制密接置112のいずれも実際のデ ータ経動から除外することによって、多くの道係クライアントにサービスするに 名実な性能を迫ることにだけ立つ。

かのサーバ機能に使用され、二つのプロセッサの間の信頼出呆るパイトスリーム 通信を行う。ソケットは、TCP接続を設定するために使用される。

<u>VFSインダフェース</u> 仮想ファイルシステム (VFS) インタフェースは、 標準的サンオーエスファイルシステム・インタフェースである。これは、ユーザ とニックス・オペレーディングシステムの介ファイル包分とに対し一様なファ イルシステム・ピクチャで進き、特定のファイルシステムの詳細を得す。従って、 標準NFS、LNFS、及びローカルユニックス・ファイルシステムは、慣知し て具存する。

<u>UFSインタフェース</u> ユニックス・ファイルシスチム (UFS) インタフェ ースは、ローカループロセッサ・ディスク駆動設置と進信するための、従来タイ プで思知のユニックス・インタフェースである。サーバ100 では、このインタ フェースは、ファイル戦闘設置を通過することなく、ときどき記憶プロセッサ・ ポリュームを直接に取り付けるために使用される。一般に、ホスト118 はLIFS を使用し、ファイル戦闘設置を通過する。

<u>数使用</u> 被運用は、ユニックス接重モデルと異なる物理的装置の実現との間の 標準ソフトウェアインタフェースである。サーブ100 では、ディスク数置は、 ホストプロセッサへ収得に取付けられていないので、ホストの装置層内のディス ク鉱動数置は、メッセージング中核を使用して、記憶プロセッサ114と通信す る。

<u>ルートとボートのマッパー・デモン</u> ルートとボートのマッパー・デモンは、 パケット経路指定のルートとボートのデータベースを続ける、ユニックス・ユ ーザレベル背影プロセスである。このプロセスは、発言に不活性であり、すべて の実行経路には存在しない。

<u>イエローページとオーセンチケーター・デモン</u> イエローページとオーセンチ ケーターサービスは、サンONC様準ネットワークサービスである。イエローペ ージは、多目的の、名前対名前の人名達原奈サービスである。オーセンチケータ ー・サービスは、要求を確認する、すなわち快速するための暗号キーを使用して、 要求者が、すべての行動または希望するデータに関し、正当な特徴を守すること を保証する。

特表平5-502525(7)

そのほかに、ホスト118のサーバ管理プログラムにより調整されて、記憶プ ロセッサ114(は、ディスク・サブシステムと、テープあるいはSCSIチャン ネルのほかの文書保管局辺鏡度との国でデータを容動することにより、サーバを 支援する。さらに、ホストプロセッサ118によって置後にアクセスされるなら ば、記憶プロセッサ114は、非常に高性能な、ユニックス用の確束タイプのデ イスクインクフェース、仮想メモリ、データベースを提供することが出来る。ホ ストプロセッサ118は、プート、配値交換、生分割を配憶プロセッサ114に より取り付けることが出来る。

各紀億プロセッサ114は、10個の並列な、完全同期SCS1チャンネル (パス)を同時に作動する。これらチャンネルのうちの3個は、9個のSCSI ディスク駆動機能の引利そそれぞれ支援し、一つの列にある各駆動機能は、異な るSCS1チャンネルへ割り当てられる。10番目のSCS1チャンネルは、7 個のテープとはかのSCS1周辺接量までホストとして対応する。読取りと書込 みを行うはかに、配値プロセッサ114は、ディスク環条符ら行列分類などの優 思レベルの最大利用を行い、数量エラー回復を会合し、また、数量とシステム1 16の間のDMA磁差を物質する。

ホストプロセッサししま

ローカルホスト113は、三つの主要な目的を有する。すなわち、ユニックス の稼動、クライアントに対する環準ONCネットワークサービスの提供、及び、 サーバ管理プログラムの実行である。ユニックスとONCは、標準サンオーエス ・リリーズもとONCサービス・リリーズ3とから取り入れているので、サーバ 100は、イエローページ、ロックマネージャ、デーイーエス・キー・オーセン ギケーター、オート・マウンタ、及びボート・マッパーなどの交換性のある、高 レベルONCサービスを回際に行うことが出来る。テルネット、PTP、SMT P、SNMP、及び送ARPなどのサン/2ネットワークディスク・プーティン グとより一般的IPインターネット・サービスも支援される。会談に、プリント スプーラと同様なユニックスデモンは、即応的に作動する。

ホスドプロセッサ118は、次のソフトウェア・モジュールを稼励する。

TCPとソケット層 転送制御プロトコル (TCP) は、NFS以外のいくつ

<u>サーバ管理プログラム</u> サーバ管理プログラムは、領点、論理エラー、低能レ ポートを叙加する管理フプリケーションの一式のプログラムであって、モニタリ ングとチューニングのインタフェースをシステム管理者へ提供する。これらの観 他は、ホスト118へ接続したシステムコンリール、あるいは、システム管理者 のフークステーションから行われる。

ホストプロセッサ1 18は、普通のOEMサン中央プロセッサカード、モデル 8E/120である。これは、モトローラ8820マイクロプロセッサと4メガ パイトの記憶ポードを組み込んでいる。SPARCペースのプロセッサなどのほ かのプロセッサも、使用可能である。

サーバ100のハードウェアの各律成要素の標準と動作を以降に説明する。 <u>キットワーク</u>制御装置のハードウェア・アーキテクチュ

図さは、ネットワーク創動装置ししまの実例のデータ経路といくつかの新御 経路とを示す構成図である。これは、32ビットマイクロプロセッサ・データパ ス212へ接接した20MH68020マイクロプロセッサ210を増えている。 また、258キロバイトCPUメモリ216は、マイクロプロセッサ・データバ ス212へ接接している。マイクロプロセッサ・データバス212の低位の8ピ ットは、双方向性バッフア818モ経て、8ピット低速データバス218へ接続 している。任途データバス218には、128キロバイト捕去可能なプログラマ JUROM (EPROM) 220、32バイトプログラマブルROM (PROM) 222、及び多機能周辺装置 (MEP) 224が接続している。EPROM220 は、ネットワーク創御装置1108のプッツコードを有し、PROMは、ボード 上の2台のイーサネット・インタフェースのそれぞれへ割り当てられたイーサネ ァト・アドレスなどの各種オペレーチィング・パラメタを格納している。 イーサ ネットアドレス情報は、初期値設定の間に、CPUメモリ214の対応するイン タフェース仮範プロックへ読み込まれる。MPP224は、モトローラ5890 1であって、タイミング、叙込み、及び汎用人出力などの各種ローカル機能を行 う。また、MFP224は、RS282ポート228ヘインタフェースするため の万地非同期受送信機(UART)を有する。これらの機能は本発明には重要で なく、さらに詳しく説明しない。

マイクロプロセッサ・データバス212の低位の18ビットも、双方向性パッ フア230を経て18ビットLANデータバス232へ優装している。LAN朝 物数置チップ234、例えば、Am 7990LANCEイーサネット制剤改産。 アドバーンスド・マイクロ・デバイス社、サニーベイル、カルフォルニア整選、 はLANデータバス232を図2の第1イーサネット1224にインタフェース させている。LAN朝的数量234の刻刻とデータは、512キロバイトLAN メモリ236に結納され、メモリ2366LANデータバス232へ接続してい る。特殊な18~32ビット先入れ先出し(F1FO)チップ240は、FIFD・ リティチップと呼ばれ、以降に説明するが、これもLANデータバス232へ接

鉄している。また、レムN度様メモリアクセス(DMA) 制御装置242も、 レムNデータバス232へ接続しており、装置242は、レムNメモリ236と F1FOチップ240との面のデータパケットの移動を刻御する。レムN・044 制御装置242は、チャンネルゼロだけを使用しているモトローラM68440 DMA制鋼装置であってもよい。

図2に示す第2イーサネット122bは、図3に示すネットワーク初期装置カ ード110mの第2しANデータバス252へ優快している。レANデータバス 252は、双方向性バッフア250を経て、マイクロプロセッサ・データバス 212の低位18ビットへ接続しており、しANデータバス232に見られるも のと同様な構成要素を有している。具体的には、LAN新的安置25くは、デー タと創業のしANメモリ256を使用して、LANデータバス252をイーサネ ット122bとインタフェースさせており、また、しAN DMA前の装置222 は、LANメモリ256とバリティFIF0260016ビット幅のデータポー FAとの間のデータのDMA転送を刺物する。

マイクロプロセッサ・データバス2120低位18ビットは、もう一つのパリ ティF1F0270へも彼族に接続し、また、VME/F1F0 DMA前回候 置2720所即ボートへも彼族している。F1F0270は、以降に説明するよ うに、CPUメモリ214と、遠隔ボード110、112、114、116、ま たは、118(図2)の一つとの間でメッセージを送るために使用される。WE /F1F0 DMA前回該度は、データコビー用の三つのラウンドロビン方式の、

| 421 | # | 設定 |
|-------------|---------------------|----------|
| 0 | MD€-K | N/A |
| 1 | パリティチップ | N/A |
| 2 | パリティ正モード | N/A |
| 8 | 8/184+FCPU2#-FA | (1) |
| | インタフェース18ピット | |
| 4 | 反転ポート人プドレスの | í no (0) |
| 5 | 反転ポート人アドレス! | YES (I) |
| 8 | 検査合計折返しけた上げ | YES (1) |
| 7 | リセット | ao (0) |
| データ転送 | 刺激レジスタは、次のようにプログラムさ | sno. |
| <u> ۲.1</u> | | 数度 |
| 0 | 使用可能ポート人要求/応答 | YES (1) |
| 1 | 使用可能ポートB要求/応答 | YES (1) |

| - | | |
|-----|--------------|---------|
| 2 | データ転送命令 | 希望通り |
| , 8 | CPUパリティ使用可能 | BO (0) |
| 4 | ポートAパリティ使用可能 | ao (0) |
| 5 | ポートBバリティ使用可能 | no (0) |
| 6 | 被查合計 使用可能 | Y2S (1) |
| 7 | ポートム マスタ | YES (1) |

P1F0240と260に使用した構成と異なり、マイクロプロセッサ210 は、ポート人を直接にローディングとアンローディングする實語を有する。マイ クロプロセッサ210は、単一の命令により、2サイクルのポート人下クセスを 使用して、金32ビットワードをポート人から読み取る。ポート人のデータ転送 は、データ転送朝鮮レジスタのり(使用可能ポート人展東ノビボ)と7(ポート 人マスター)を設定のつれてことにより、不能になる。

FIFO270の納和設定の残りは、上述のFIFO240と280の残りと 同じである。

ネットワーク創動装置ししままは、また、コマンドFIFO280を有する。

特表平5-502525(8)

録優先チャンネルを支援しており、遺稿ポードの──>とPIFO240、260、 または270のいずれかとの間、及び、FIFO240と260との間のすべて のデータ転送を割削する。

32ビットデータバス274は、PIFO240、280及び270のそれぞ れの32ビットのボートBへ被装しており、これらの転送が行われるデータバス である。データバス274は、双方向性運次新創方式ラッチ278を延由して、 ローカル32ビットバス278と通信し、次に、ラッチ278は、双方向性バッ フア280を経由して、VMEバス120と通信する。

また、ローカルデータバス276は、1組の制御レジスタ282に接続してお り、レジスタ282はVMEバス120を通して直接にアドレス指定可能である。 レジスタ282は、主にシステムの初期値設定と診断に使用される。

ローカルデータバス276は、また、双方向性パッフア284を経て、マイク ロプロセッサデータバス212へ接接している。ネットワーク創取装置110a がスレーブモードで作動すると、VMEパス120から成時にアドレス指定可絶 である。遠隔ボードの一つは、双方向性パッフア284を経て、CPUメモリか ら直接にデータを復写することが出来る。LANメモリ286と266は、WE パス120を通して直接にアドレス指定されない。

パリティド1F0240、260、及び270は、それぞれ、特定用途向1C (AS1C)から成っており、その機能と動作は、付真書に記載されている。 F1F0240と280は、パケッドデータ転送に関して構成され、F1F0 270は、メッセージ通道に関して構成されている。付真書に関して、F1F0 240と280は、データ転送機広レジスタの次のビット設定により、プログラ ムされる。

コマンドFIFO290は、ローカルデータバス276へ接接した人力ボートを 育しており、また、VMEバス120を通して直接にアドレス指定可能であって、 マイクロブロセッサデータバス212へ接接した出力ボートを有する。以降に一 国際細に説明するように、道備ボードの一つが、コマンドまたは国客をキットワ ーク朝勤強量1106へ送り当ち告ん、ボードは、1ワード(32ビット)メッ セージ起送子を朝部接置1106のコマンドFIFO280へ運営に書き込むこ とにより、コンマンドを送る。コマンドFIFO280へ運営に書き込むこ とにより、コンマンドを送る。コマンドFIFO2800トップから読み取り、これ を処理する。メッセージが近天をFIFO290のトップから読み取り、これ を処理する。メッセージがユマンドであれば、メッセージには、メッセージが位 置しているVMETドレスがある(分分、遮頂ボードの一つにある214と同様 な共有メモリ内のTドレス)。次に、マイクロプロセッサ210は、FIFO 270とVMEプドレスがある(分分、遮頂ボードの一つにある214と同様

コマンドFIPO290は、普通の2ポートFIPOであるが、FIPOが構 されている面にデータ人力ポートへ書き込もうとする場合、はかの回路が、パス ・エラー信号をVMEパス120に発生するために備えられていることを触く。 コマンドFIPO290は、258人力のためのスペースを有する。

ネットワーク制制設置110mのアーキデクチュアの顧客な特徴は、LANパ ス232と252がマイクロプロセッサデータバス212から独立していること である。イーサネットへ通信されそこから発信されるデータパケットは、LAN データバス2320LANメモリ236に結めされ(あるいは、LANダータバ ス2520258に)、CPUメモリ234には結めされない。LANメモリ 238、258とイーサネット122m、122bとの間のデータ転送は、LM 割製造産234と254によりそれぞれ制御され、LANメモリ236または 256とVMEパス120の通信ボートとの間の方に紹分のデータ転送は、LAN DMA制御練屋242と82、PIFO240と280、及びVME/FIPD DMA制御練屋272により刺節される。このルールの例外が、データ転送のサ ズガルホンい始合、研究にき4パイトよりかまい場合に発生する。この場合、マ

イクロプロセッサ210は、DMAを使用せずに、それを直接に復写する。マイ クロプロセッサ210は、転送を介しして充了時に通知を受けることを除いて、 より大きい転送には疑与しない。

CPUメモリ214は、マイクロプロセッサ210への命令、FIFO270 毛星で遠隔ボードへ送られまたたこから送り出されるメッセージ、及び、PIFO DMA就卸装置、し入り前葉装置を新聞するための各層データブロックを大部分 構えている。プロトコル基理のために、双方肉性パッフ7230と250により 直接アドレス指定することによって、マイクロプロセッサ210は、データパケ ットをし入りメモリ236と258にアクセスする。従って、CPUメモリ214 内のローカル高速静止RAMは、ゼロ棒ち状態のメモリアクセスを、ネットワー う適信量から独立したマイクロプロセッサ210へ提供することが出来る。これ は、図1の従来技術のマーキテクチャと明確な対象をなしており、従来技術の場 合、データとデータパケット、及びホストCPUカード10時10マイクロプロ セッサ命件は、メモリ18に存在しており、MMU11を介してホストCPUカ ード10と通信しなければなられい。

LANデータバス232と252は、図3に分離したバスとして示されている が、それらのバスは、代りに、単一の組合せられたバスとして実施出来ることは、 現解されるであろう。

<u>ネットワーク創業業</u>の動作

動作中に、しんN制御彼重の一つ(例えば234)が、情報のパケットをその イーサネット122aから受信すると、制御弦量は会体のパケットに読み取り、 それそ対応するしんNメモリ236に招助する。次に、しんN創那役置234は、 割込みモMPP224年介してマイクロプロセッサ210へ発し、マイクロプロ セッサ210は、しんN創助設置234の状態レジスタを買べ(双方向性パッフ 7230年より)、割込みを発生した事象が、「た了した受信パケット」であっ たことを決定する。MPP224の優先創込み処理特性によって発生した第2イ ーサネット122bの増在的ロックアウトを防止するため、マイクロプロセッサ 210は、この時点では、受信したパケットを発出しない。その代り、このよう な処理は、ポーリング・ファンクションにスケジュールされる。

この制御様面が、FIFOがデータ受信の準備が出来ると直ちに、データモLM メモリ238からパリティFIFOのボート人へ転送し始めるようにプログラム する。第2に、マイクロプロセッサ210は、VMB/FIFO DMA前期値 量272にシステムメモリ116内の現在アドレスとデータパケットの長とモブ ログラムして、この前期値度に、FIFO280のボートBからVMEパス120 へのデータ転送を始めるように命令する。最後に、マイクロプロセッサ2101、 FIFO240に行う転送の方向モブログラムする。次に、転送は、マイクロプ ロセッサ210のこれ以上の脳与もなく、DMA範囲随置242と272の全面 的範疇のもとで進行する。

次に、マイクロプロセッサ210は、パケットが指定されたシステムメモリ・ アドレスで使用可能であるホスト118へ、メッセージを送る。マイクロプロセ ッサ210は、メッセージ促送子をホスト上のソフトウェアがエミュレートされ たコマンドFIFQへ着込むことにより、このメッセージを送り、ホストは、メ ッセージを、通常のVMEプロックを送せードで、ネットワーク新朝設置のCPU メッセージ214から、パッフア284を経て、ホストのローカルメモリへ復写 する。次に、ホストは、通常のVME転送により、パケットをシステムメモリ 118からホスト自身のローカルメモリへ復写する。

キットワーク朝鮮貧重 1 0 aによりキットワークから受信されたパケットが 1 Pパケットであるならば、マイクロプロセッサ2 1 0 は、パケットが、(1) NFSパケットでないサーバ1 0 0 向けの1 Pパケットか、(2) ほかのキットワ ークへ送されるべき 1 Pパケットか、あるいは、(3) NF Sパケットであるかぞ 決定する。それがサーバ1 0 0 向けの1 Pパケットであるが、NP Sパケットで ないならば、マイクロプロセッサ2 1 0 は、いくつかのAR Pパケットに図して 上述した同じ方法で、パケットをLANメモリ2 3 6 からホスト 1 1 8 へ送る。

「Pパケットがサーバ」00両けとされていないな、ほかのネットワークのク ライアントへ送られるべきであるならば、パケットは、気化クライアントが現況 しているイーサネットと連結したLANメモリへ復写される。気化クライアント がイーサネット122bにあって、イーサネットが見信イーサネット122aと 同じネットワーク朝鮮度世ペード上にあるならば、マイクロプロセッサ210(L

特表平5-502525 (日)

ポーリング・ファンクションが、受信したパケットに詳述すると、パケットに 対する創題は、ソフトウェア・リンクレベル受信モジュールへ返される。次に、 リンクレベル受信モジュールは、二つの具なるフレームフォーマットのいずれか に従って、パケットを位号する。すなわち、標準イーサネットフォーマットまた はSNAP (IEEE802LCC) フォーマットである。パケットのヘッダー の入口は、どのフォーマットが使用されたかを記入する。次に、リンクレベル収 動機構は、3 種類のメッセージのどれが、受信したパケットに含まれているかを 決定する。すなわち、その課題は、(1) [P、(2)ローカルARPモジュールに より処理出来るARPパケット、または(3)処理するためにローカルホスト118 (図2)へ送られなければならないARPパケットとほかのタイプのパケット。 パケットが、ネットワーク範囲装置110cにより処理出来るARPパケット例 えば、サーバ110のアドレスの要求などであれば、マイクロプロセッサ210 は、回答パケットをLANメモリ286にアセンブルし、これにより、従来の方 法で、しAN設御装置234はそのパケットモイーサネット122aへ送り戻す ことが出来る。注目すべきことは、CPUメモリましょの指示により創墾されて、 マイクロプロセッサによって直接にアドレス指定され、このタスタを追放するた めのデータ処理が、LANメモリ238でほぼ完全に行われることである。この フアンクションは、VMEバックプレーンに通信量を少しも発生することなく、 また、ローカルホスト))8モ混乱することもなく、遺成される。受信されたパ ケットが、キットワーク制御装置110gで完全に処理されないARPパケット であるか、あるいは、ローカルホスト118への送信を必要とするほかのタイプ のパケット(例えば、サーバ100がクライアント定義の手続きを実行すること に対するクライアント要求) であるならば、マイクロプロセッサ210は、UN DMA創創設量242かパケットモLANメモリ286からP1P0240ヘロ ーディングするようにプログラムし、F1FO240かデータ転送の方向にプロ グラムし、また、DMA制御装置272がFIFO240からVMBバス120 を通ってシステムメモリししもへ渡み込むようにプログラムする。具体的には、 マイクロプロセッサ210は、最初に、LAN DMA創創装置242にLAN メモリ23日内のパケットの実行開始アドレスと長さとをプログラムし、次に、

パケットをLANメモリ236からLAN256へ複写し、次に、LAN朝朝鏡 置254はパケットをイーサネット122bへ転送する(当然のことであるが、 二つのしANデータパス232と252が結合しているならば、数写は必要でな い。マイクロブロセッサ210により、単に、LAN朝朝鎮置254は、パケッ トがLAN朝朝鏡置34により書を込まれたLANメモリ内の同じ場所から、 パケットを見み取るだけである)。

LANメモリ238からLANメモリ256へのパケットの複写は、上述の LANメモリからシステムメモリへの復写と面積に行われる。84パイト以上の 転送サイズに回して、マイクロプロセッサ210は、最初に、LAN DMA創 御装置242に、LANメモリ236のパケットの実行開始アドレスと長さをプ ログラムし、また、FIFOかデータを受信する用意が出来ると座ちに、創創装 置が、LANメモリ286からパリティFIFO240のポートAヘデータを転 送し始めるようにプログラムする。第2に、マイクロプロセッサ210は、LAN DMA創業費業であるに、LANメモリ258の数先アドレスとデータパケット の長さをプログラムし、さらに、新加装置に、データをパリティド!FO280 からしANメモリ258へ転送するように合合する。第3に、マイクロプロセッ サ210は、VME/FIFO DMA創即装置272が、データワードをFIFO 240のポートBから、データバス274を通り、F1F0260のポートBへ 計算するようにプログラムする。最後に、マイクロプロセッサ210は、二つの FIFO240と280に、行われる転送の方向をプログラムする。次に、転送 が、マイクロプロセッサの一層の関与もなく、DMA朝御装置242、282、 272の全面的制御のもとで進行する。LANメモリからシステムメモリへの復 等のように、転送サイズが61パイトより小さいならば、マイクロプロセッサ 210は、DMAなして、転送を直接に行う。

LAN DMA新御録堂242と282は、それぞれ、その作業を売了すると、 MFP224により形式された各種新込みにより、そのことはマイクロプロセッ サ210に通知する。マイクロプロセッサ210が南方の新込みを受けすると、 マイクロプロセッサ210は、LAN新御録堂254次、選家の方法でパケット モイーナネット12210-2855にブログラムする。

以上のように、単一キットワーク朝御装堂110の2台のイーサネット面の 1 P基略信定は、データバス274を通して行われ、VMEパス120には退信 量を発生しない。また、図1の従来技術のアーキテクチャと対照して、ホストブ ロセッサ118は、このような基体指定によって選及されもしない。その上、差 返の包容作作は、DAM朝前編置とパリティド1F0のプログラミングと、それ うを観想する命令との変換フアンクジョンに貸してのろ、マイクロプロセッサ 210外部の朝御装置により行われ、マイクロプロセッサ210と、マイクロプ ロセッサ・データバス212のバス通信量とを必要とする。VME/F1F0 DMA朝期紙量272は、ローディング朝面レジスタによりマイクロプロセッサ ・データバス212を経てブログラムされる。LAN DMA朝間設置242と 282は、名朝御装置のローディング朝面レジスタにより、マイクロプロセッサ ・データバス212、各式方性バッフ7230と250、及び各しANデータ バス232と250そ低て、プログラムされる、パリティド1F0240と2000 は、付置書に記述されているように、プログラムされる。

送られにる1Pパケットの知先ワークステーションが、イーサネットで、ネッ トワーク朝鮮安置110の一つへ接続する場合、パケットは、イーサネットが発 続されているネットワーク朝露鉄型110の対応するとANメモリへ提写される。 このような容容は、いくつかのARPパケットに関して上述したように、最初に パケットをシステムメモリ116へ復写することにより達成され、次に、見たネ ットワーク朝鮮安置にパケットが使用出来ることを通知する。ネットワーク朝鮮 安置がそのように通知されると、朝鮮安置は、自身のパリティドIPOとDMA 朝鮮安置が、パケットをシステムメモリ116から対応するLANメモリー復写 するようにブログラムする。菜者なことは、このタイプの1P延時指定がVME パス遺像量金生成しなくても、これは、中はり、ホストCPU118を留与させ ていない。

イーサネット122aから受信して、現在ではLANメモリ238に格納され ている!Pパケットが、サーバ100向けとされているNPSパケットであるな らば、マイクロプロセッサ210は、すべての必要なプロトコル前処理を行って、 NFSメッセージを始出し、それモローカルNPS(LNFS)フォーマットへ

ステムメモリ118への転送に関して上述した転送との唯一の差は、し入Nメモ リ236全体に分散した部分を、一般に有することである。マイクロプロセッサ 210は、前記の部分が売了した通知を受けた後、リンクしたリストに使って、 し入N DNAが部装置242をデータの各部分に関し連続的にプログラムする ことにより、その状態を通応させる。マイクロプロセッサ210は、金データブ ロックがシステムメモリ118に連続的に配慮されなければならない役り、パリ ティFIF0240とVME/FIF0 DMA前面装置272を会メッセージ に関し一便プログラムすることが出来る。そうでないならば、マイクロプロセッ サ210は、し入N DMA刺激装置と同じ方法で、連续的プロックに関し504

ネットワーク創創空産110mが、サーバ100のほかのプロセッサから、一 **放にはファイル叙訳技道112からメッセージを受信する場合、そのファイルデ** ータは、イーサネットの一つに、例えばイーサネット1228に転送するために、 システムメモリ116で使用することが出来、次に、ネットワーク創創設置110a は、逆方向のファイルデータの復写と同じ方法で、ファイルデータモレムNメモ リ288へ復写する。具体的には、マイクロプロセッサ210は、最初に、シス テムメモリ116内の実行開始アドレスと長さにより、VMB/PIFO DAA 創設装置をプログラムし、次に、FIFDがデータ受信の用意が出来ると直ちに、 この斜加盤症が、データを、VMEバス120を基てパリティド1FO240の ポートBへ転送し始めるようにプログラムする。次に、マイクロプロセッサ210 は、LAN DMA朝御破遺242をLANメモリ286内の現先アドレスとフ ァイルデータの長さによりプログラムし、その実践装置にデータモバリティF(PD 240からLANメモリ288へ転送するように命令する。第3に、マイクロブ ロセッサ210は、パリティFIFO240を行われる転送の方向でプログラム する。次に、マイクロプロセッサ210が少しも異与することなく、この転送は、 DMA創業後度242と272の金面的初期のもとで進行する。再度説明すると、 データファイルがシステムメモリ118内の多数のプロックに分数する場合、マ イクロプロセッサ210は、VME/FIFO DMA新銅装量を、正しい原序 で転送するブロックのリンクしたリストでプログラムする。

特表平5-502525 (10)

皮換する。これは、LANメッセージ236に移動された、多数の値々の1Pパ ケットから抽出したデータの論理的連結を構成しており、リンクされたリストを CPUメッセージ214に生成し、具なるプロックのデータをLANメモリ235 に正しい確実で指す。しNFSフォーマットの正確な詳細は、次に必要すべき点 を除いて、本発明を理解するには重要でない。すなわち、フォーマットは、紀住 プロセッサ!!4へ取付けられたディスクに格納されているファイルの登録庫を 維持するコマンドと、このディスクのファイルに対しデータを被取り/書込みを 行うコマンドと、各種の編成管理と診断制御のメッセージとを有する。しNFS により支援された登録課題持コマンドは、通常のNPSをペースにした次のメッ セージを有する。すなわち、ファイルの属性を得る(CETATTR)、ファイルの属性 を設定する(SETATTR)、ファイルを書引する(LOOKUP)、ファイルを生成する (CREATE) 、ファイルを取り外す (REMOVE) 、ファイルを再命名する (RENAME) 、 新しいリンクしたファイルを生成する(LINK)、シムリンクを生成する (SYILINK)、登録簿を取り外す(RIDIE)、及び、ファイルシステムの統計量を 戻す(STATFS)である。LNFSにより支援されたデータ転送コマンドは、ファ イルからの読取り (READ) 、ファイルへの書込み (RRITE)、登録集からの読取り (READDIR)、及び、リンクの装取り (READLING) も有する。LNFSは、また、 ファイル制御装置に、ネットワーク制御装置が、システムメモリ内の指定された パッフアを使用して終了していることを意知するために、パッフアリリースコマ ンド (RELEASE)を支援する。また、LNFSは、与えちれたタイプのアクセスが 指定ファイルに指定された安格に対し正当であるか、ないかを決定するために、 VOP導出アクセスを支援する。

LNF S要求が、LANメモリ238からディスクへのファイルデータの書込 みを含んでいるならば、キットワーク鉄卸装置110aは、最初に、対応するフ ァイル制卸装置112により割り当てられるべきソステムメモリ116のパッフ アを要求する。パッフアへのポインタが戻ると、マイクロプロセッサ210は、 LAN DMA制卸装置242、パリティF1F0240及びVME/F1F0 DMA制卸設置272が、ファイルデータの金ブロックをソステムメモリ116 へ送るようにプログラムする。この転送と、1PパケットとARPパケットを少

DMA 朝鮮線量242と272が作泉モ売了すると、それらの装置は、そのこ とそMFP224モ介してマイクロプロセッサ210、通知する。次に、マイク ロプロセッサ210は、イーサネット「Pバケットの形でイーサネット122a を達して転送するメッセージを作成するために、LANメモリ288内の UKFS メッセージについて、すべての必要なプロトコル塩温を行う。到記のように、こ のプロトコル処理は、ローカルホスト118が頃与することなく、ネットワーク 新編集員10aで完全に行われる。

住目すべきことは、パリティドIPOが、多数の128パイトブロックを非常 に効率よく移動するように設計されていることである。ポートBを通過するデー タ転送サイズは、常に32ビット幅であり、32ビット間に相当するVMETド レスは、整式されたく倍のパイトでなければならない。ポート人を通過するデー タ転送サイズは、8または18ビットであってよい。パス利用のために、相当す るローカル部約アドレスが整式された2倍パイトである場合、それは18ビット に放定され、さらなければ、8ビットに設定される。TCP/IP放至合計は、 常に18ビットモードで放開される。使って、ローカス開始アドレスが整式され た2倍パイトでないならば、放至合計ワードは、パイトの交換を必要とする。

従って、FIFO240、280または270のすべてのポートBからポート Aへの転送に限して、マイクロブロセッサ210(は、転送計数を次の)28パイ と使用に置め込むように、VME/FIFO DMA前期法理をプログラムする。 余期の32ビットワード転送は、VMEパスを必要とせず、所要数の32ビット ワードだけが、ポートAから取り出される。

バリティア1ア0270のポートAからポートBへの転送に関しては、マイク ロプロセッチ210は、ポートAに1ワードずつローディングし、それが完了す ると、ア1F0の完全最外を行う。P1P0完全最外により、ポートBからのフ ンローディングの可能になる。また、128パイトより少ない転送水、LAN DMA創助装置242または282の創動設置のもとでなく、ローカルプロセッ 学創創のもとで行われるので、同じ手続きが、パリティア1P0240または 260のポートAからポートBの転送について行われる。P1F0のすべてに開 し、VME/P1F0 DMA創助装置が、所取の数の32ビットワードだけを

-10-

取り出すようにプログラムされる。

ファイル創業装置ハードウェア・アーキテクチャ

ファイル制御慶堂(FC)112は、それぞれ、モトローラ社観などの、既知 の領単マイクロプロセッサポードでよい。しかし、図4に構成図の形で示されて いるような専用ポードが好達である。

図4は、FC1128の一つそ示しており、ほかのFCも同じであることは、 建解されるであろう。多くの面で、それは、単に図3のネットワーク解剖装置 (NC)1.108の線小型であり、いくつかの点で、拡大されている。NC110 8のように、FC1128は、32ビットマイクロプロセッサデータバス312

に接続した20MH: 88020マイクロプロセッサ310を有する。また. 258キロバイトの共有CPUメモリ314が、マイクロプロセッサ・データバ ス312へ接続している。体位8ビットのマイクロプロセッサ・データバス312 は、双方向性バッフ7816そ基で、8ビット位達データバス318へ接続して いる。低速データバス318には、128バイトPROM(プログラマブルKON) と多機能周辺接置(MFP)324がある。PROM 320とMFP324の儀 蛇は、NC110aのEPROM220とMFP224とについて上述した機能 と同じてある。PC112aは、NC110aのEPROM220のような EPROMe存していないが、並用ポート392を有する。並用ポート392は、 まには続きた物がに使用される。

NC110aのように、FC112aは、双方肉性パッフア380と32ビッ トローカルデータバス378を延て、VMEパス120へ接続している。1値の 創面レジスタ382は、ローカルデータバス376へ接続し、VMEパス120 を通して直接にアドレス指定可能である。また、ローカルデータバス376は、 双方肉性パッフア384を結てマイクロプロセッサデータバス312へ接続して いる。これは、VMEパス120からのCPUメモリ314の直接アドレス指定 を可能にしている。

FC112aは、コマンドFJFO390を育しており、FIFO390は、 ローカルデータバス378へ接続した入力ポートを有し、また、VMEパス120 を通して直接にアドレス指定可能である。コマンドFJFO390は、また、マ

し、四述のように、朝御データキャッシュイング(一時間し)は、PC112a 上のFCメモリ3186世間して行われ、ディスクデータキャッシュイングは、 ンステムメモリ118(図2)を使用して行われる。FC112a内のこのファ イル朝御情報をキャッシュイングすることにより、ファイル朝御情報がシステム メモリ118にキャッシュされる場合発生する、VME/ベスの編載と減度低下と を防止することが出来る。FC112aのメモリは、三つの主目的のために、 VME/ベス120を通して遺猿にアクセスされる。キャッシュされたファイル朝

部情報を挟み取るか、または、書き込む記憶プロセッサ】14による下Cメモリ 398へのアクセスは、非常に頻繁に行われる。これは、局部的に修正されファ イル制御機造をディスクに読み込むか、または、ファイル制御機造をディスクか ら読み取るように下C112aにより要求されたアクセスである。第2に、下C OCPUメモリ314が、FC112aからこのほかのプロセッサへのメッセー ジ配遣のために、ほかのプロセッサにより直接にアクセスされる。例えば、シス テムメモリ内のデータブロックが、ディスクへ書き込むために記憶プロセッサへ 転送されなければならない場合、FC112aは、最初に、このような転送を要 求するローカルメモリ314内のメッセージをアッセンプルする。次に、FC 112aは、記憶プロセッサ114へ通知し、プロセッサ114は、CPUメモ 9514から弦聴にメモリを従事し、要求された転送を貸行する。

FCローカルメモリへの直接アクセスの第8のタイプは、LNFSクライアン トが登録度項目を読み取る場合に発生する。FC112sが登録意項目を読み取 るLNFSの要求を受賞すると、FCメモリ388内の要求された登録度項目を フォーマットし、その場所の要求者へ通知する。次に、要求者は、項目を読み取 るために、FCメモリ388号運搬にアクセスする。

FC112aのUFSコード版には、二つのキャッシュを分離するためのいく つかの修正がある。具体的には、2組のパッフア・ペッダーが、FCメモリS88 に一つとシステムメモリに一つ、維持されている。さらに、もう1組のシステム ・パッフア・ルーチン(GETBLK()、BEBLSE()、BEBLAD()、BEBLAD()、

BERDA()) が、FCメモリ396に一つとシステム)) 6 へのパッフアアクセ スに一つ、存在する。UFSコードは、ファイル朝政情報へアクセスするために

特表平5-502525 (11)

イクロプロセッサデータバス312へ接続した出力ボートを育する。コマンドF 【FO390の構造、動作、目的は、NC110aのコマンドF1FO290に ついて上述したものと何じである。

FC112aは、NC110aには存在するLANデータバス323と352 を省略しているが、その代りに、双方向性パラフ7304を経てマイクロプロセ ッサデータバス312へ接接した4メガバイト・32ビット幅下Cメモリ386 を有する。以降に明らかになるが、PCメモリ386は、ファイル制御情報のキ ャッシュメモリとして使用され、システムメモリ116に一時福されたファイル 情知から分離している。図4のファイル制御機症の実施例は、DMA制御袋症を 増えていない、従って、VMEバス120を通してブロック転送モードでデータ を転送または受信するマスタとして数かれい、ブロック転送モードでデータ を転送または受信するマスタとして数かれい、ブロック転送し、CPUメモリ 314とPCメモリ386により、しかし、VMEバススレーブとして働くFC 112aにより、始動する。このような転送では、遠隔マスタは、双方向性パッ フ7384と、通知ならば、364とを経て、VMEバス120を度快に通して、 CPUメモリ814またはFCメモリ386でアドレス指定する。

ファイル創業装置の動作

FC112aの目的は、基本的に、VMEバス120上の道種プロセッサによ りLNPSフォーマットに形成された要求に応答して、仮想ファイルシステムサ ービスを提供することである。大部分の要求は、ネットワーク解離接置110か ら送られるが、また、要求はローカルホスト118からも送られる。

LNPSにより支援されたファイル頃保コマンドは、上記のように識別される。 そのコマンドは、理論的に難別されたディスクデータブロックに関して、FC 112 a へすべて作定される。例えば、ファイルからのデータを扱み取る UFS コマンドは、読み取るたのファイルの作定(ファイルジステムID (FSID) 及びファイルID (inodo)、パイトオフセット、及び読み取るパイト数のか ントを育する。FCII22 aは、コマンドを満定するため、その識別を他理的形 へ、すなわち、ディスクとセクタ枚へ変換する。

FC112sは、普通の高速ファイルシステム(FFSまたはUFS)を取動 し、このシステムは、バークレーも3VAXリリーズをペースにしている。しか

PCメモリの対応するパッフアルーチンモ呼出すため、また、ディスクデータの キャッシュイングのためにシステムメモリ 1 1 8 の対応するパッフアルーチンモ 呼出すために、さらに修正される。UFSの記述は、・10 2 ジサルティングのリ ーケンとウェッブ (サンタ クララ、カルフォルニア、1 8 8 8年)著"中核の 構造と続れ"の2 平、6 平、7 末、8 年に見られ。これは本明細審に31用されて いる。

読取りコマンドが、ネットワーク創創装置などの要求者により下じへ送られる と、下じは、最初に、ファイル、オフセット、カウントの情報をディスクとセク ター情報へ取換する。次に、下じは、その情報を寄するシステムパッフアをロッ クし、記憶プロセッサ114に、必要ならば、それらをディスクから読み取るこ とを命する。パッフアが準備出来ると、下じは、指定されたファイルの異性と、 データを保持するシステムメモリ118の位置を強烈するパッフア記述子の配列 とを許する要求者へメッセージを更す。

要求者がデータをパッフアから読み取ると、リリーズ要求をFCへ送り戻す。 リリーズ要求は、PCにより読取り要求に応答して戻された問じメッセージと同 じである。PC112aは、どのパッフアを解放するか決定するために、収納さ れた情報を使用する。

審込みコマンドは、健取りコマンドと関係に、FC112aにより処理される が、呼出しまは、FC112aにより異されたパッフア配泊子により無別された システムメモリ116の配価場所へ(建取な行りに)書も込むことを要求される。 FC112aは、ライトスルー・キャッシュを使用するので、リリーズコマンド を要求者から受信すると、FC112aは、配信プロセッサ114に、可能な再 割り着てのためにシステムメモリバッフアを解放する前に、システムメモリ18 からのデータを対応するディスクセクターに質写することを会合する。

2200018 トランザクションは、親取りと参込みに似ているが、この目的のため に特に要求された登録環境報をフォーマットした後、要求は、PC112aによ り自身のPCメモリ896から直接に構足される。情報がすでに局部的にキャッ シュされていなければ、PC112aにより、プロセッサはディスクから要求さ れた登録環情報を読み取ることが出来る。また、得定されたオフセットは、バイ

-11-

トオフセットの代りの"マジック・クッキー"であり、ファイルの絶対パイトオ フセットの代りに、全体部項目を識別する。

RELADIR トランザクションも、ファイル属性を戻さない。 リンクは常にその全体に読み込まれるので、トランザクションは、オフセットまたはカウントを必要 としない。

システムメモリ116により行われるディスクデータキャッシュのすべてにつ いて、FC112aは、パッフアトラックの動的な、創当て、創当て解除、及び 保持に関する中央許可提供として働く。二つ以上のFC112aかある場合、各 FCは、システムメモリ118の自身に割り当てられた部分に排他的前面を行う。 これらトランザクションのすべてにおいて、要求されたパッフアは、初期の要求 と解放の要求との類の期間を通して、ロックされる。これは、ほかのクライアン トによるデータの改造を防止する。

また、二つ以上のFCがある場合、ディスク上の各ファイルシステムは、FC の特定の一つに割り当てられる。FC#0は、FCパイスプレジデントと呼ばれ る処理過程を稼動し、この過程は、ファイルシステムが割り当てられているFC のリストを維持する。クライアントプロセッサ(例えば、NC110)が、特定 マファイルンステムを指定するLNFS要求を行うとすると、それは最初に、メ ッセージ内の[fildをFCパイスプレジデントへ送り、どのFCが指定されたファ イルンステムを物面するのか気間する。FCパイスプレジデントは広害し、クラ イアントプロセッサはLNFS要求を指定されたFCへ送る。クライアントプロ セッサは、また、FCパイスプレジデントへのこの要求の数を最小にするように、 fildを/FCのペアの自身のリストを探し出すと、それらそ解特質狙する。

記憶プロセッサ・ハードウェア・アーキテクチャ

ファイルサーバ100において、各記律プロセッサ114は、VNEバス120 を10個までの具なるSCS1パスにインタフェースさせることが出来る。さら に、プロセッサ114は、低移55メガバイトの強化プロック転送プロトコルの 最高使用速度においてそのようにすることが出来る。

図5は、記憶プロセッサ!!もぁの一つの構成図である。記憶プロセッサ!!心 も両様である。記憶プロセッサ!!もぁはマイクロプロセッサミ!心を備えてお

ビット 余令の定時

7入力 電力故障は緊急である-これは早期警告として表記する。

6入力 SCS1往意一合成SCS1

- 10の全SCSIチャンネルから注意
- 5人力 チャンネル曲作完了ー合成チャンネルはDMA劇演装置の13 の全チャンネルからのピットを売了、決違。

ビット 命令の定義

- 4出力 DMA刺刺弦建実行可能。DMA刺刺袋堡を接動する。
- 3人力 VMEバス叙込み完了-VMEバス叙込みの完了を表示。
- 2入力 コマンド使用可約-SPのコマンド Pifo(後述) が一つ以上の コマンドポインタを育することを表示。
- 1出力 外部割込み不能。マイクロプロセッサへの外部発生割込みを不
- 0出力 コマンド Pifo 実行可能。SPのコマンド Pifo の動作を可能。 リセットの場合、コマンド Pifo をクリア。

コマンドは、双方内性パッフア5 8 0、ローカルデータパス5 8 2、及びコマ ンドF 1 P O 5 8 4 を経て、VMEパス1 2 0からSP 1 1 4 a へ恐られる。コ マンドF 1 P O 5 8 4 4 (4, NC 1 1 0 a と P C 1 1 2 a のコマンドF 1 P O 200 と 8 9 0 とにそれぞれ取ており、2 5 8 0 3 2 ビット項目の課さを有する。コマ ンドF 1 P O 5 8 4 (4, VMEパス1 2 0 に見られる書込み専用レジスタであり、 マイクロブロセッサ 5 1 0 に見られるように認知り専用レジスタであう。アドのが、 VMEパスからの書込みの初めに慣たされているならば、VMEパスのエラーが 発生する。ポインタは、受信した順序でまたマイクロブロセッサ 5 1 0 によって のみ、コマンドF 1 P O 5 8 4 から取り出れる。コマンド使用可能な状態は、 MF P 5 2 4 の人出力ビット 4 により形成され、一つ以上のコマンドポインタが なおもコマンドP 1 P O 5 8 4 かにある優り、コマンド使用可能な状態は、 能快 して変明される。

料述のように、SP114aは、10個までのSCSIパスまたはチャンネル

特表平5-502525 (12)

り、このプロセッサは、20MHはて動作するモトローラ88020マイクロプロ セッサでよい。マイクロプロセッサ510は、32ビットマイクロプロセッサデ ータバス512を基で、CPUメモリ514と接続し、1メガバイトまでの野止 RAMを育する。マイクロプロセッサ510は、ほかの発生感との競合もなく、 命令、デーク及び状態を専用バス512でアクセスする。マイクロプロセッサ 510は、バス5120時一のマスタである。

マイクロプロセッサデータバス5120低位18ビットは、双方向性バッフア 513を経て、朝鮮バス518とインタフェースする。朝鮮バス518の低位8 ビットは、ほかの双方向性バッフア522を経て、低速バス520とインタフェ ースしている。低速バス520は、NC1108(図3)のMPP224と間後 にMFP514へ接接し、また、NC11080PR0M220と同様にPR0M 528と接接している。EPROM528の幅と速度により、最地コードは、高 違実行のためにリセットもれると、CPUメモリ514へ道写される。

MFP524は、NC110gのMFP224のように、モトローラ 68801多 機能超辺装置を備えている。この装置は、一つの方向性利込み料卸装置、資料の 独立のプログラマブルを入出カビン、四つのタイマー、及び一つの万能非同刻受 送信盤(UART)の機能を備えている。UARTの機能は、デパッグのモニタ ーと診断のために、RS232パス(図示に示されていない)を経由して遮洗温 信を行う。四つのタイミング機能のうちの二つは、独立的か、または、解散状に、 次用タイマーとしてマイクロプロセッサ510により使用される。3番目のタイ マーの機能は、下記のようにDMA制助装置に対し再生計時を行う。MFP524 のほかの機能は、モトローう社の"MC88901多後能周辺仕様"に見られ、 これば本明知客に引用されている。MFP524が備えている8個の一般目的人 出力ビットは、次の裏に従って株式されている。

540 a~540 J 生変量する。一般的構成では、バス540 a~540 i は3 つまでのデイス駆動装置をそれぞれ支援し、チャンネル540 j は、テーブ駆動 装置、光学ディスクなどのほかのSCS J 風辺装置を支援する。他選的に、SP 114 a は、超小型D サブコネクタと丸いシールドケーブルとにより、各 SCSI バスに接続している。6本の50 ビンケーブルが、バス並り i 8の信号と1200 接地を伝導する 8000時年を備えている。ケーブルは、SP 1 14 a の原面パ ネルとディスク駆動配式のコミュテータボードとに取付けられている。標準の 50 ビンケーブルは、各SCS i 装置をコミュテータボードへ接続する。狭端レ ジスタがSP 1 14 a に取り付けられている。

SP114aは、各SCS1パス540上の、毎秒5メガパイトまでの周期並 行データ転送、関件、及び接続期除/再後該の作業を支援する。各SCS1パス 540は、各SCS1アダプタ542~使使し、アダプタは、本実施例では、ア ダプテック社、ミルビタス、カルフォルニア、の屋作によるAIC8250割 装置1Cであり、これは、弁多重アドレスモードで作物する。SCS1アダプタ 542は、それぞれ、その各SCS1チャンネルを実行するための、必要ないー ドウュアのインタフェースと低レベル電気的プロトコルとを増えている。

各SCS1アダブタ542の8ビットゲータボートは、1組が10個のパリテ イP1PO544a~5443の8ビットゲータボートは、1組が10個のパリテ イP1PO544a~5443の&F1POのボート入へ接続している。P1PO 544it, NC110aのP1PO240、280、270と同じであり、また、 なSCS1アダブタ54208ビットゲータボートと88ビット (32ビット+ パリティのイビット)の安選データバス550との間にパリティ通用のデータ板 送を行うように、接続して、構成されている。P1FO540it, このために、 ハンドシェーク、伏認、ワードの超立/分録、及び渡度登合のF1PO経営を行 う。また、F1FO540it, 32ビットバスのパリティそ生成して、検査し、 また、RA106気行のために、重復したデータを累集して、検査し、回復した データを累集する。

パリティアリアロ544かすべて存在するように、SCS1542アダプタ 542は、すべて、マイクロプロセッサ510のアドレススペースの単一位置に 存在する。所室の組合せを指すために、長初に1組の選択レジスタ(示されてい

-12-

ない) モプログラムし、次に、組合せの所望のチップの刻刻レジスタアドレスか う読み取るか、または、書き込むかにより、マイクロプロセッサ510は、個々 の刻刻酸量と組合せてアクセスのPIPOを着訳する。マイクロプロセッサ510 は、創刻パス516とほかの取方向性パッフア548を極て、SCSIアダプタ 542の約割レジスタと通信し、また、制動パス516と取方向色パッフ752 を括て、FIFO544の刻刻レジスタと通信する。SCSIアダプタ542 をIFIPO544は、いずれも、8ビット刺動レジスタを使用し、FIFO544 のレジスタ・アドレス的定は、このようなレジスタが通識したパイト位量に図名 で存在するように、構成されている。これにより、マイクロプロセッサ510は、 よーの32ビットレジスタとして、そのレジスタに書き込むことが出来、これに よって、合介のオーパヘッドを低減することが出来る。

パリティF1F0544は、それぞれ、アダプテック8250方式で権威され ている。付属書に関して、FIFO544は、データ輸送器成レジスタに次のよ うにビットを設定することにより、プログラムされる。

| <u> ۲ット</u> | <u></u> | 設定 |
|-------------|--------------------|-------|
| 0 | ₩D e -Y | 1 (0) |
| 1 | パリティチップ | (1) |
| ź | パリティ正モード | (0) |
| 8 | 8/18ビットCPUとポートA | (0) |
| | インタフェースISピット | |
| 4 | 反転ポート人プドレスロ | (1) |
| 5 | 反転ポート人プドレスト | (1) |
| 6 | 検査合計折返しけた上げ | (0) |
| 7 | リセット | (0) |
| | | |

データ転送制剤レジスタは、次のようにプログラムされる。

データ転送鉄面レジスタは、次のようにプログラムされる。

<u>ビット 定義 教定</u>

A ##7796-1-1-4-東京ノ広本 (1)

| 0 | 使用可能ポートA要求/応答 | (1) |
|---|---------------|-------|
| ĩ | 使用可能ポートB要求/応答 | (1) |
| 2 | データ転送命令 | 希望通り |
| 3 | CPUパリティ使用可能 | (0) |
| 4 | ポートAパリティ使用可能 | (1) |
| 5 | ポートBパリティ使用可能 | ' (I) |
| 8 | 検查合計使用可能 | (0) |
| 7 | ポート人マスタ | (0) |
| | | |

さらに、RAMアクセス制御レジスタ(ロングパースト)の4ビットは、8パ イトパーストに関してプログラムされる。

F1F0554のポートAは、16ビット朝鮮パス518へ接続し、ポートB は、共通データバス550へ後伏する。F1F0554は、以降に詳しく説明す るように、マイクロプロセッサ510がVMEバス120と症境に通信出来る一 つの手段を提供している。

マイクロプロセッサ510は、16チャンネルの1組を使用して、データ移動 を普通し、各チャンネルは、現在の状態を示す車・のステータスを有する。チャ ンネルは、いずれも割割べス518に接続したテャンネル使用可能レジスタ500 とチャンネルステータス、レジスタ562とそ使用して、実行される、チャンネ ル使用可能レジスタ550は、16ビット書込み専用レジスタであるが、チャン ネルステータス・レジスタ562とは、競取り専用レジスタである。二つのレジス タが、マイクロプロセッサ510と同じアドレスに存在する。マイクロプロセッ サは、各ビットモティンネル使用可能レジスタ580に設定することにより、特 定のチャンネルを使用可能にし、チャンネルステータスレジスタ5820第7。 ビットについて検索することにより、特定された作業の完了を経過する。次に、 マイクロプロセッサ510は、使用可能ビットをリセットし、これにより、チャ ンネルステータスレジスタ58220条。第25 ビットはクリアされる。

チャンネルは次のように定義される。

待表平5-502525 (13)

| <u> ۲ット</u> | <u>.</u> | <u></u> |
|-------------|---------------|---------|
| 0 | 使用可能ポート人要求/応答 | (1) |
| 1 | 使用可能ポートA要求/応答 | (1) |
| 2 | データ転送命令 | 希望通り |
| 8 | CPUパリティ使用可能 | (0) |
| 4 | ポートAパリティ使用可能 | (1) |
| 5 | ポートBパリティ使用可能 | (1) |
| 6 | 検査合計使用可能 | (0) |
| 7 | ポートAマスタ | (0) |
| | | |

そのほかに、RAMアクセス朝鮮レジスタ(ロングパースト)の4ビットは、 8パイトパーストに踊してプログラムされる。

SCS1アダブタ542は、それぞれ、各朝込み信号を発生し、その状態は、 18ビットSCS1新込みレジスタ556の10ビットとして、マイクロプロセ ッサ510へ扱られる。SCS1新込みレジスタ558は、新額バス518へ換 装する。さらに、資金SCS1新込みは、SCS1アダブタ542のいずれか-つが知道を必要とするときはいつでも、MPP524により形成される。 ほかのバリティPIPO5546。また、メッセージ酸しのために、SPII44 に数けられている。再度、付置者に関して、パリティドIPO554は、データ 形法構成レジスタの次のビット設定によりプログラムされる。

| ピット | 定義 | 設定 |
|----------|-----------------|-----|
| <u> </u> | WD-E-F | (0) |
| 1 | パリティチップ | (1) |
| 2 | パリティ正モード | (0) |
| 3 | 8/16ビットCPUとポートA | (1) |
| | インタフェース | |
| 4 | 反転ポート人 アドレス 0 | (1) |
| 5 | 反転ポート人プドレス! | (1) |
| 6 | 検査合計折返しけた上げ | (0) |
| 7 | Utry h . | (0) |

チャンネル ファンクション

- 0:9 共選データバス850を経て各PIF0554に対し前後するこ れらのチャンネル約割データの客動。FIF0が使用可能であり また要求がそれから受信されると、チャンネルは実行可能になる。 チャンネルが処理されると、完了のステータスが生成する。
- 11:10 ローカルデータバッフア564(進点)とVMEバス120との 関のこれらチャンネル制御デーダ事動。使用可能になると、チャ ンネルは実行可能になる。チャンネルが処理されると、充了のス テータスが生成する。
 - 12 使用可能になると、このチャンネルにより、ローカルデータパッ フア584内のDRAMは、MFP524により生成したクロッ クにもとずいて復元する。この復元は、18列のパーストから成 っている。このチャンネルは、先下のステータスを発生しない。
 - 13 マイクロプロセッサの通信FIFO554は、このチャンネルに より処遇される。使用可能が設定されまたFIFO554が要求 を主張すると、テャンネルは実行可能になる。このティンネルは、 充了のステータスを生成する。
 - 14 マイクロプロセッサ510からVMEパス120への短い待ち時 面の書込みは、このチャンネルにより刻面される。このチャンネ ルが使用可能になると、データは、特殊な32ビットレジスタ (登述)からVMEパス120へ等動する。このチャンネルは、 売下のステータスを生成する。
 - 16 これは、実行可能スチータスと完了ステータスは生成されない空 白チャンネルである。

チャンネルは、最初に、よりクリティカルな要求の実行そ可能にするため、環 位づけられる。テャンネルの現住は、テャンネル14から始まる時頃であり曲で られる。すなわち、すべてのテャンネルがサービスを要求している場合、チャン ネル14は、処理される1番目のチャンネルである。

共盪データバス550は、双方向性レジスタ570を経て、36ピットジャン

-13-

クションパス572~様純している。もう一つの取方肉性レジスタ574は、ジ ヤンクションパス572をローカルデータパス532に推設している。1メガバ イトのDRAMを育し、パリティ付のローカルデータバッフア584は、ジヤン クションパス572~取方向に接接している。パッフア584は、パイトパリデ ィ付で256K32ビットワードを有するように臨皮されている。SP114a は、ページモードでDRAMを作動して非常に早いデータ速度を支援する。これ は、ランダム車一ワードアウセスの代りに、データを連結配近することを必要と する。ローカルデータバッフア584は、安いディスクの重な配列(RAID) アルゴリズムを要行するために使用され、VMBバス120とSCS1バス540 の一つにある局辺装置との間を直接の税取り及び書込みするために使用されい ことは明らかであろう。

すべてゼロを有する純取り専用レジスタ578もまた、ジヤンクションパス 572へ接続している。このレジスタは、システムメモリ」18の大型ブロック のデータの後折、初期設定、クリアに主に使用される。

P1PO544と554、ローカルデータバッフア584、VMEバス120 上のシステムメモリ118などの遺稿機改要素との相互間のデータ移動は、すべ て、VME/P1PO DMA制抑装置580により制御される。VME/PIPO DMA制抑装置680は、NP1108のVME/F1PO DMA制抑装置 272と似ており、付置者に述べられている。簡単に書えば、この装置は、ビッ トスライス型エンジン582とデュアルボート静止RAM584を備えている。 デュアルボート静止RAM584の一つのボートは、32ビットマイクロプロセ ッサデータバス512を基てマイクロプロセッサ510と通信し、また、ほかの ポートは、別の18ビットバスを基てビットスライス型エンジン582と通信す る。マイクロプロセッサ510は、コマンド変数をデュアルボートRAM584 に設定し、チャンネルイネーブル580を使用して、VME/P1PO DMA 制約装置580へ信号を送り、コマンドにより通行させる。VME DMA的制 電量は、チャンネルステータスとサービス要求を定差し、また終了ステータス デュアルボートRAM584に要すを話って、18ビットボートにAM584

している。高速レジスタ5901は、最小のオーバヘッドで、単一32ビットワードをVMEバス目標へ書き込むために使用される。このレジスタは、マイクロブ ロセッサから見て、音込み事用である。ワードをVMEバス120へ書き込むた めに、マイクロブロセッサ510は、最初に、ワードをレジスタ580へ、また、 所望のVME目録アドレスモデュアルボートRAM584へ書き込む。マイクロ ブロセッサ510がチャンネル実行可能レジスタ580の対応するチャンネルを 実行可能にすると、DMA新聞設置580は、データモレジスタ580から、デ ュアルポートRAM584に置き80は、データモレジスタ580から、次 エアルポートRAM584に置き80は、データモレジスタ580から、次 をチャンネルステータスとジスタ582をセットする。

この手続きは、単一ワードのデータの転送には非常に効率がよいが、大きいブ ロックデータには不効率になる。1ワードより大きいデータの転送は、一般にメ ッセージ送りの場合、FIFO554により通常行われる。

SP114aは、また、一種のレジスタ592を有しており、これは、NC 119aのレジスタ282(図3)とFC112aのレジスタ282(図4)と 似ている。これらのレジスタの即相は、本発明を運解する上で重要ではない。 記様プロセッサー動作

SP114の各々により支援される30個のSCS1ディスクドライブは、構成によって、三つの大きい範囲ディスクもしくは30個の独立SCS1ドライブ として、ファイルコントローラー1120一つのようなクライエントプロセッサ ーにより管理される。これらドライブが三つの管理ディスクとして管理される場合は、SPは、ディスクアーム競会を扱わにするためつの管理ディスクをして管理される場合は、SPは、ディスクアーム競会を扱わにするため力つの管理ドライブの手換 服ドライブへデータを分配するようにRA1D5の設計アルゴリズムを使用して いる。10個目のドライブは手畳として残されている。RA1D5アルゴリズム (redundant array of Inaspensive drives. revision 5)は Pattersam指によう ACM SIGMO Conference, Chicaga, (11., June 1 – 3発行の"A Case For a Redundant Arrays of Inaspensive Disks (RAID) にて説明されている。これ は参加なたいたる。CA1D5の設計では、ディスクデータはス トライブに分割される。データストライブに入つの長なったディスクドライブに

特表平5-502525(14)

いて2K×18ビットとして確認されている。マイクロプロセッサ610か908 /FIFO DMA転期度置580を約割する方法を示す一例は次の通りである。 最初に、所望のコマンドと所望のチャンネルの図道変数とも、デュアルボートR AMへ寄き込む。例えば、コマンドは、「データブロックをFIFO5(41か ら、指定されたVMETドレスで始まるシステムメモリ1180プロック電写 する。ことである。原2に、マイクロプロセッサは、チャンネルイ契行可能ビッ トを研留チャンネルのチャンネル契行可能レジスグ580にセットする。

チャンネル政行可能ビットがセットされる時点では、対応するF1F0は、ま だ、データを転送する単価が出来ていない。VME/F1F0 DMA朝回放置 580が、"単業元"、ステータスをチャンネルから受信したときにのみ、朝知 装置580はコマンドを実行することとなる。この間に、朝臨放置580は、自 由にコマンドを実行し、データをほかのチャンネルへ、または、そこから移動す る。

DMA 約隣装置580が、"単留充了"ステータスを指定のチャンネルから受 値すると、制御装置は、チャンネルコマンドと皮数をデュアルボートRAM584 から受信して、実行する。コマンドが完了すると、例えば、要求されたデータが すべて復写されると、DMA 執御装置は、ステータスモデュアルボートRAM 584 へ書き戻し、チャンネルステータスレジスタ562のチャンネルに関し

"先了"を姿明する。次に、マイクロブロセッサ510は創り込まれ、その時点 で、チャンネルステータスレジスタ562を彼ら取り、どのチャンネルが割り込 んだかを快定する。次に、マイクロブロセッサ510は、対応するチャンネルの チャンネルイネーブルモクリアして、デュアルポートRAM584の終了チャン ネルステータスをチェックする。

このようにして、高速度データ転送は、マイクロプロセッサ510により行わ れているほかの活動と完全に並行して、DMA前期鉄度580の前部のもとで行 われる。データ転送は、マイクロプロセッサデータバス512と異なるバスを通 して行われ、これによって、マイクロプロセッサ会合の取出しとのすべての干券 を防止する。SP114aはまた、高速レジスタ580を有しており、これは、 マイクロプロセッサデータバス512とローカルデータバス582との間に接供

取次、書も込まれる。九番目のパリティーストライブ、即ち、八つのデータスト ライブの部位論理和、は九章日のドライブに書き込まれる。もし、ストライブの サイズが8 Kバイトに設定されると、データ8 Kの読み込みには一つのドライブ のみを必要とする。データ8 Kの書き込みには、データドライブおよびパリティ ードライブの二つのドライブを必要とする。書き込みは新パリティーストライブ を生成するために旧データを扱み込む必要があるので、書き込みは、修正書き込 みとも呼ばれる。SPは114aは、九つのSCS1ドライブに対する九つの小 旗段読み込みの支援を回時に行う。ストライブのサイズが8 Kに設定されると、 データ84 Kの読み込みにはパつのSCS1ドライブを読が成的し、各ドライブ かデータの8 Kストラィブを読み込む。並列動作は呼出クライエントには見えな い

パリティーストライブは、書き込み動作物、ドライブ観合を避けるため、九つ のドライブ面で回転する。パリティーストライブは、データの可用性を高めるた めに用いられる。ドライブの一つが故障すると、SP114 gはパリティースト ライブより、ミッシングデータモ再現する。このような場合は、SPセエラー回 進モードで動作する。不良ドライブの修道路、SPは、システムがオンラインに ある間、修道先了ドライブに於いてデータモ回復するような命令を受け付ける。 SP114 gが80億の公式CS1ドライブを付加すると、パリティースト

ライブは生成されず、クライエントは各ドライブを直体、アドレス指定する。 SP114aは、複数メッセージ(トランザクション、コマンド)を、200 メッセージ/砂で、一种に処理する。SPは114aは、初期システム構成後は、

いかなるメッセージも勉強しない。以下のSP1148の動作が定義されている。 01 ノーオペレーション

- 02 構成データ送信
- 08 構成データ受信
- 0.5 セクター読み込みおよび書き込み
- 0.8 キャシュページ読み込みおよび書き込み
- 07 10CTL#ペレーション
- 08 SP1148ローカルデータパフアーのダンプ

-14-

0℃ 服会

QE メッセージログパフアーの読みとり

OF SPI14aの割り込みセット

上記トランザクションは ULTIPLE PACILITY GPERATING SYSTEM ARCHETECTURE の表描の安料で上記の名前の示すアプリケーションで詳細に説明される。本発明 の理解には、上記の内の二つのコマンド、即ち、セクター説み込みおよび書き込 みならびにキャシュページ読み込みおよび書き込みの機能と動作の説明が有益で あろう。

セクター脱み込みおよび書き込み

このコマンドは激素、FC112により発せられ、SP114aがシステムメ モリーの作定プロックとSCS1ディスクの腐合ったセクターの指定のシリーズ との間のデータ転送を発行するように作動する。ファイルコントローラー112 に関して既に述べたように、個々のセクターは勉強項目で離別される。特に、個 々のディスクセクターはSCS1ティンネル番号(0-9)、指定ドライブのセ クターアドレスで始まる。モのチャンネル番号(0-9)、指定ドライブのセ クターアドレスで始まる。モのチャンネル番号のSCS1 1D(0-2)、お よび読み込みまたは書き込みのセクター番号のカウントにより観別される。SCS1 チャンネル番号は、SP114aがRA1D5で動作している場合は、ゼロであ る。

SP114aは、30回のSCS1ドライブで同時に30までのメッセージを 実行する。コマンドF1F0534に見れるとすぐにマイクロブロセッサー510 により処理される、SF114aへのコマンドの大牛とは異なって、読み込みお よび書き込みセクコマンド(または読み込みおよび書き込みキャシュメモリ ーコマンドもまた)初めに分類され、符ち行列にいれられる。従って、これらは 調査知にを知られない。

ディスクアクセスコマンドが到着すると、マイクロプロセッサ510はどのデ イスクドライブを目標とするかを決定し、そのメッセージを、目標セクターアド レスにより分類されたそのディスクドライブの持ち行列に挿入する。マイ クロプロセッサ510は各ディスクドライブの持ち行列に存在する現字でもって、 特表平5-502525 (15)

金持ち行列のコマンドを実行する。ディスクアームの移動を最小規にするため、 マイクロプロセッサ510はエレベーターの様な動作で除ち行列エントリーの間 そ行き来する。

SCS1ディスクドライブより何のエラー状態も検出されない場合は、コマン ドは過常通り気行充了する。データチェックエラー状態が発生し、SP1148 がRA1D5に構成されている場合は、元長データを用いて、回復動作が自動的 に開始される。SP114sがRA1D5に構成されて、ドライブが故障した場 合は、データチェック回復に類似した回復動作が行われる。

鉄み込み/書き込みキャシュページ

このコマンドは、多重VMBTドレスがディスクデータをシステムメモリー 118からまたはシステムメモリー118へ転送すくために提供されていること 以外は、読み込みおよび着き込みセクターと同様である。各VMETドレスはシ ステムメモリー118でのキャシュページを示し、このサイズもまたこのコマン ドにて指定される。ディスクよりシステムメモリー118ヘデータを転送すると きは、データは異なったキャシュページへ分散され、ディスクヘデータを書き込 なときは、システムメモリー118内の異なったキャシュページから集められる。

SCS1ディスク上の目標セクターは、読み込みおよび書き込みセクターコマ ンドのためにそれらが指定されと回嫌に、コマンドに許いて教理項目で構成され る。コマンドの終了時のエラー状態の有板に騙しては、読み込みおよび書き込み セクターコマンドと回答である。

DMAコントローラー580のデュアルボートRAMは、ビットスライスエン ジン582により朝鮮のされる各チャンネル用の分類コマンドの一級を記憶する。 各チャンネルはその前の状態を終了すると、マイクロプロセッサー510は、デ イスクレベーター待ち行列上の次のオペレーションを開足するために、そのチ ャンネルのデュアルボートRAM584へ新規DMAオペレーションと書き込む。 DMAコントローラー580に書き込まれたコマンドは、オペレーションコー ドならびに、称ブロックモード、標準VMEプロックモードまたはエンハーンス ドブロックモードにこそのオペレーションが実行されるかどうかを示すコードを

| 合む。 | , DMAコントローラー5 8 | 0かサポートしているオペレーションコードを | |
|------------|-----------------|--------------------------|-----|
| U T | に示す。 | | |
| * | ピー オペレーション | | |
| 2- | <u>K</u> | | |
| 0 | ノーオペレーション | | 7 |
| 1 | * ゼロ→パフアー | ゼロレジスター576よりゼロをローカルデ | B |
| | | ータパフアー584に転送 | |
| 2 | ₩¤→FIF0 | ゼロレジスター 5 7'8 よりゼロを共通データ | |
| | | バス上で現在選択されているFIFOへ転送 | |
| 8 | ゼロ→VMEバス | ゼロレジスター576よりゼロをVMEパス | 9 |
| • | | 120へ転送。システムメモリー116のキ | |
| | | ャシュバファーを初期化するの使用。 | |
| 4 | VMEバスーパファー | VMEバス120からデータをローカルデー | A |
| • | | タパファー584へ転送。このオペレーショ | |
| | • | ンは、冗長発生に参入するために、ダウンド | |
| | | ライブ用の目傷データをパファーに転送する | в |
| | • | ために、書き込み期間中に使用される。BAID | |
| | | 5のアプリケーションに対してのみ用いられ | |
| | | ō. | |
| 6 | VME/X→F I FO | VMEパスより新規データがドライブに書き | |
| | | 込まれる。RAIDBでは、ローカルデータ | 2 |
| | | パファー584で緩鬱配位されたデータから | I |
| | | 元長データを発生することか必要なので、こ | プ |
| | | のオペレーションは、SP114mが RAID | ÷ |
| | | 5に構成されていない場合にのみ、使用され | T. |
| | | δ. | 2 |
| 8 | VMBバスーパファーキ | LUF I FO | 12 |
| | | 目標データはVMEパス120よりSCS! | ~ ~ |
| | | デバイスへ転送され、また冗長発生に参入す | - |

るためにローカルデータパファー 5 8 4で論 掻きれる。SP1l4aがRA1D5のオペ レーションに構成されいる場合のみ、使用さ no. パファー→VMEバス このオペレーションは使用されない。 参入データは、ディスクドライブにて冗長デ N77-→FIFO ータ、即ち、回復データを生成するために転 送される。RAID5のアプリケーションで のみ使用される。 FIPO→VMEバス このオペレーションは目標データを直接、デ イスクドライブからVMEパスし20へ転送 するのに使用される。 参入データを、回復、修正オペレーションに F1F0→バファー 使用するため、転送。RAID5のアプリケ ーションでのみ使用される。 FIFO→VMBパスおよびパファー このオペレーションはデータ回復に参入する ため、目気データをセーブするのに使用され る。RAID5のアプリケーションでのみ使 用される。 システムメモリー 図6はシステムメモリー基板116aの一つの好道なアーキテクテャーの放略 プロック図である。他のシステムメモリー基板の各々もこれと同じである。各メ モリー基礎は、エンハーンスドVMEパス120上でスレープとして動作するの

で、 <u>新校上</u>でC P U を必要としない。 タイミングコントロールブロック 8 1 0 は、 必要とするスレーブコントロールのオペレーションを提供するに十分でなければ ならない。 とくに、エンハーンスドVMBバス120のコントロール部からのコ ントロール信号に応答して、タイミングコントロールブロック 8 1 0 は、エンハ ーンスドVMBバス120とマルチブレクッサーユニット 8 1 4の間で 8 2 ビッ

-15-

トのデータの適切な転送方向設定のために、32ビットのパファー812をイキ ーブルする。データの転送方向により、マルチプレクッサー814は、8Mビッ ト×72ビット語メモリーアレー820のためのマルチプレクスおよびデマルチ プレクス機能を育す。エラー訂正コード発生(BCC)およびテストユニット 822は、マルチプレクッサー814へ接続され、またこの場合も、転送方向に よって、8ビットのBCCデータを発生するかまたは前記する。ECC情認の状 起はタイミングコントロールプロック810へ送り返される。

エンハーンスドVMEバスプロトコル

VMEバス1201は勉強的には、通常のVMEバスと変わらないが、NCおよ びSPの各々は、エンハーンスドVMEプロック転送プロトコルを用いてデータ を送信するための付加回路およびファームウェアーを含む。エンハーンスドプロ トコルは RRINCED WEBUS FROTOCOL UTI LIZING PSELDOSYNCKRONOUS KNROSHKING NO BLOCK KODE DATA TRANSFERO 実施の実行にて上記名前の示す了

プリケーションに詳細に、数明されていて、この付録にその契約が数せられてい る。代表的には、LNPSファイルデータを、NCとシステムメモリー間、SP とシステムメモリー間で転送、ならびにシステムメモリーを経由して一つのNC からもう一つのNCへ経費作定されているパケットの転送がサーバー100でエ ンハーンスドプロトコルを使用する唯一の転送のタイプである。VMEバス120 上の他のすべてのデータ転送は従来のVMEプロック転送プロトコルかまたは通 常誌プロック転送プロトコルを用いている。

メッセージパス

上記で明らかなように、サーバー100の異なったプロセッサーは互いにある タイプのメッセージで通信する。ソフトウェアーでは、これらのメッセージは、 メッセージカーネルにより取り扱われ、既に述べた WLTIPLE PACILITY OPERATING SYSTEM ARCHITECTURE アプリケージョンに詳述されている。ハードウ

エアーでは、以下にように実現されている。

NC110の各々、FC112の各々、およびSP114の各々はNC110 aの290のようなコマンドF1FO、即ち、遺像F1FOを含む。ホスト118 もまたコマンドF1FOを含むが、このホストが未改造の購入品プロセッサー基

ローラー112aに送出するには、パファー284、VMEパス120およびパ ファー884を極迫しFC CPUメモリー314へ向かう、NC CPUメモ リー214からの通常VMEプロックモード転送もしくは抑プロックモード転送 による方法がある。FCマイクロプロセッサー310は、VMEパス120上で この目的のために、直接、NC CPUメモリー214へアクセスする。

受信プロセッサーがコマンドを受信し、その仕事を実行すると、応答メッセー ジを送信プロセッサーに進る。応答メッセージは、解存正のもとのコマンドメッ セージでも良いし、もとのメッセージを施正したメッセージ、あるいは、まった く新しいメッセージでも良い。もし、応答メッセージかもとのコマンドメッセー ジと同一でないなら、受信プロセッサーは、もとの迷信側の共用メモリーに直接、 フセスし、もとのコマンドメッセージを施正するかあるいは交全にもとのコマ ンドメッセージを上書書する。FC112aよりNC110aへの応答は、パフ ァー384、VMEパス120、パファー284を編白し、そしてNC CPU メモリー214への、送着VMEプロックモード転送もしくは弁プロックモード 転送を必要とする。ここでも、FCマイクロプロセッサー310は、VMEパス 120上でこの目的のために、直接、NC CPUメモリー214へアフセスす る。

もとのコマンドメッセージが変更されたかどうかによって、受信プロセッサー は、応ぎメッセージに過子を直接、もとの温で第コマンドドIPOに書き込みを する。広告メッセージに過子と聞ーのWE アドレスを含み、その一部の下位2ビットは、これが応毒メッセージであること を示すように変更される。PC112aよりNC110aへの応害の目的で、メ ッセージ記述子の書き込みは、パファー384、VMEパス120およびNC上 のパファー280を最近して、コマンドPIPO280へ直接アクセスするマイ クロプロセッサー310によりなされる。これが、いったんなされると、受信プ ロセッサーは、コマンドメモージのコピーを記述しているそのローカルメモリ ーのパファーを、解放する。

もとの受信プロセッサーがそのコマンドPIFOの応答メッセージ記述子に選 すると、そのメッセージの送信を可能としたもとのプロセスを呼び覚まし、それ

特表平5-502525(16)

板なので、FJFOはソフトウェアー上でアミュレートきれる。各プロセッサー のコマンドFIFOの書き込みポートはVMEバスI20上で他のどのプロセッ サーからも回聴、アドレス指定できる。

図様に、SP114を除き、プロセッサーの各々はNC1101≋のCPUメ モリーを14のような共用メモリーを含む。この共用メモリーもまたサーバー 1000休のプロセッサーのどれからもアドレス指定可能である。

もし、一つのプロセッサー、例えば、ネットワークコントローラー110 aが、 第二のプロセッサー、例えば、ファイルコントローラー112 aにメッセージも しくはコマンドを送信すると、次のようになる。第一に、自身の共用メモリー

(例えば、NC110aのCPUメモリー214にて)にメッセージを形成する。 第二に、法信プロセッサー側のマイクロプロセッサーが直接、メッセージに述子 を、受賞プロセッサー例のコマンドP1FOに書き込む。コマンドがネットワー クコントローラー110aよりファイルコントローラー112aへ送られるよう に、マイクロプロセッサー210は、書き込みを、NC110aのパファー284 と、ファイルコントローラー112aのVMEバス120およびパファー384 により気行する。

コマンド記述子は、その上位30ビットに、送信側の共用メモリーでのく倍長 合わせされたメッセージの始まりを示すVMEアドレスを含む32ビット勝であ る。下位2ビットは、次の如く、メッセージのタイプを示す。

タイプ 内容

- 0 送信されている新潟メッセージを示すポインター
- 応答メッセージを示すポインター
- 2 正方向へ転送するメッセージを示すポインター
- 3 解放されるメッセージを示すポインター;またはメッセージ 肯定応答

全メッセージは128パイト長である。

受信プロセッサーがそのコマンドFIFOのコマンド記述子に逾すると、直接、 送信朝の共用メモリーにアクセスし、それを受信前自身のローカルメモリーにコ ビーする。コマンドをネットワークコントローラー110 aからファイルコント

を報慮させる。応答メッセージを検査した後、もとの法信プロセッサーは、それ 自身のローカル共用メモリーのもとのコマンドメッセージパファーを解放する。 以上述べたように、ネットワークコントローラー110 aはVMEパス120 メッセージ配法子を書き込むためにパファー284データ経路を使用し、VME パス120よりのメッセージをCPUメモリー214にコピーするため、パリテ ィーP1F0270と共にVME/P1P0 DMAコントローラー272を使 用する。他のプロセッサーは、パファー284データ経路を使用して、CPUメ キリー214から読み込みをする。

ファイルコントローラー112aは、パファー384のデータ基路を利用して、 メッセージ配述予をVMEパス120へ書き込み、同じデータ基路を使用して、 他のプロセッサーの決用メモリーからメッセージをコピーする。同者ともにマイ クロプロセッサー310のコントロールのもとに、実行される。ほかのプロセッ サーまたはパファー384データ基路により、CPUメモリー314からメッセ ージモッビーする。

記憶メモリー1148は、上記のような方法で、高速レジスター590年用い て、メッセージ記述手をVMBバスへ書き込み、DMAコントローラー580年 よびPIPO554年制用して、他のブロセッサーからメッセージをコビーする。 SPI148は共用メモリーを有さないので、その機能をエミュレートするため、 ソステムメモリー118のパファーを使用する。即ち、メッセージ記述手に低の 一つのブロセッサーコマンドPIPOへ書き込む前に、SPI144は、第一に DMAコントローラー580日よびPIFO554を用いて、ジステムメモリー 118の以前自身におり付けられたパファーにメッセージをコピーする。メッセ ージ記述手に含まれるVMETドレスは、システムメモリー118に設けるメッ ージ記述手になり取りす。

本発明は特定の実施例を用いて説明していて、使って、多くの変形、変更が、 本発明の創<u>業を越え</u>ないで可能であること食明であろう。

持表平5-502525(17)

て、違択される。サブルーチンを呼び出すときは、呼出ルーチンは同じページに なければならない。 復帰時、サブルーチンまたは間違ったページが選択されるか らである。

記憶プロセッサー114 aで、DMAコントローラー580はマイクロプロセ ッサー510の制御のもとデータ猛略を管理している。DMAコントローラー 580は625m毎にパイプライン向命を実行するマイクロコード化された18 ビットのビットスライスデバイスである。これはチャンネルステイタス582を 建重し、マイクロプロセッサー510によってデュアルボートのRAM584に 記憶されるパラメーターを持つリクエストを処理する責任がある。許了ステイタ スはRAM584に起され、割り込みがマイクロプロセッサー510にたいして 裂生する。

付#A

VME/FIFO DMASSHO-5-

創助記憶 利助記憶は、DMAコントローラー580を創加するマイクロコード 化された命令を含む。創創記憶は、LK×48ビットマイクロフードとなるよう に様成された8億四01K×8PROMよりなる。創創記憶内の位置はシーケンサ ーによりアドレス指定され、データはパイプラインレジスターの人力部に提供さ れる。

シーケンサー

シーケンサーはパイプラインデータおよび種々のステイタスピットに基づいた 創動配位アドレスを発生することによりプログラムフローを利用する。創面配位 アドレスは10ビットよりなる。利期配位アドレスの8:0ビットは、人しUB かもしくはインクリメンターの出力を、その入力とするマイクロプレクッサーか ら得られる。インクリメンターは、パイプラインレジスターの8:0ビットでプ レローディングすることができるか、またはテストコンディションの結果として、 知分することができる。1Kアドレス範囲は、ラッチフラグで二つのページに分 割され、マイクロプログラムがいずれのページからも実行されるようになってい る。ブランチは、しかし、遊訳されたページ内にある。条件切序付けは、パイプ ラインが与えたアドレスをテストコンディションが紹分するようにして実行され る。偽コンディションによりパイプラインアドレスよりの実行がなされ、真コン デイションによりアドレスト よりの実行がなされる。人し口の出力ルーチンへ 度後、向けるかまたは平出ルーチンへ復帰するかするたいめにアドレスソースとし らである。 <u>ALU</u> ALUは単一の集装回路IDT49C402Aを含む。これは18ビッ トで84のレジスターを持つ四つの2901に急も開催している。ALUは主に、 インクリメンティング、デクリメンティング、加集、ビット操作に作用される。 必要なすべての動動信号は創即記憶で生成される。ここに、参考文料として引用 した、IDT HIGH PERPFORMACE CADS 1988 DATA BOOKはALUに減して、よらに付

加的な情報を載せている。 <u>マイクロフード</u> 48ビットのマイクロワードは、DMAコントローラー580 の種々の機能を観測するいくつかのフィールドを含む。マイクロワードのフォー マットが定義され、ニーモニックおよび各価地の説明と共に以下に示される。

| A I < 8 : 0 > | 47:89 | (人しひ命令ビット8:0) AIビットは |
|---------------|-------|------------------------|
| | | 49C402A ALU用に命令を提供する。 |
| | | ALUの命令の完全な定義についてはIDT |
| | | データブックを尊風。40C402Aの19 |
| | | の信号入力は常時ロウであることに注意。 |
| CIN | 38 | (キャリー入力)このピットはキャリー入力 |
| | | をALUに強制している。 |
| RA<5:0> | 38:32 | (レジスター人アドレスピット5:0)これ |
| | | らのビットは8 (レジスターの一つをALU |
| | | の"A"オペランドとして選択する。これら |
| | | ピットはまた、ALUパスのリテラルピット |
| | | 15:10モ提供する。 |
| RB<5:0> | 31:26 | (レジスターBアドレスピット5:0)これ |
| | | らのビットはもイレジスターの一つをALU |
| | | の *B* オペランドとして選択する。これら |
| | | ピットはまた、ALUパスのリテラルビット |
| | | 9.: 4 を提供する。 |

- ジ0を選択する。 LTD (ラッチフラグデータ) セットされると、こ 25 SRC<1:0> 20:21 (ALUパスソース選択ピット1:0)これ のビットは選択されたラッチフラグをセット らのビットはデータソースを選択し、ALU するように働く。リセットされると、このビ パスでイネーブルされるようにする。 ットは最択されたラッチフラグがクリヤーさ <u>SRC<1:0></u> れるように働く。このピットもまたALUパ 豊沢ソース ALU 0 スのためのリテラルビット3として複起する。 1 デュアルポートRAM LFS<8:0> 24:22 (ラッチフラグ選択ピット2:0)これらビ 2 リテラル ットの意味は、Aしびバスに何かソースとし 予約:未定書 9 て差沢されるかに依存する。パスソースとし 19:17 (パルスフラグ選択ピット2:0) これら PR<2:0> てリテラルフィールドが選択されると、LPS ビットはパルス出力されるフラグノ信号を通 <2:0>はリテラルビット<2:0>とし 訳する。 て動作し、それ以外はこれらピットはラッチ PF<2:0> <u>フラグ</u> フラグの一つを選択するの用いられる。 ۵ 氡 遊訳フラグ LFS<2:0> この値は空フラグを表示する。 1 SCL_GLK ò パファークロックの単一クロックの転送 1 セットされると、このビットはパファークロ SET VB ックモイネーブルにする。 リセットされると、 VMEおよびパファーイネーブルをセットに パファークロックモディスエーブルにする。 このビットがクリヤーされると、VMEパス 強制する。 2 CL_PERR 8 転送、パファーオペレーションおよびRAS パファーパリティーエラーステイタスをクリ がすべてディスエーブルされる。 +-\$8. 使用されていない。 8 SET_DN セットされると、このビットはVMEパス転 現在選択中のチャンネルのチャンネルダンス

送をイキーブルする。 5 セットされると、このビットはパファーオペ レーションをイネーブルする。

8 セットされると、このビットは行了ドレスストローブをDRAMパファーにアサートする。

7 セットされると、このピットは鉄御記憶のべ

6:7

-17-

NetApp Ex. 1002, pg. 1081

ティタスをセットする。

デュアルポートRAMアドレスを開分する。

INC_ADR

予約:朱定體

BEST<8:0> 18:18 (宛先君訳ピット8:0) これらピットは

| | | 转表 |
|----------|---------------------------|----------------------------|
| | 10の宛先の一つをALUパスからロードす | ワードカウン |
| | るように選択する。 | D15 -3 |
| DEST<3:0 | > 宛先 | D<14:8> |
| 0 | Ž | 7 WR_CO |
| 1 | WR_RAM | コチャンネル |
| | デュアルポートRAMへALUバスのデータ | D<7:4>-> |
| | を書き込ませる。 | B WR NX |
| • | D<15:0> -> RAM<15:0> | */77 |
| 2 | WR BADD | Ťô. |
| | | D<8:9>->1 |
| | カンターヘロードする。 | 9 WR_CU |
| | D<14:7> -> mux addr<8:0> | カレントチー |
| 3 | WR VADL | † 3. |
| | ALUバスからデータをVMEアドレスレジ | D<8:0>->0 |
| | スターの最下位2パイトヘロードする。 | 10:14 予約:5 |
| D< | 15:2> -> VME addr < 15:2> | 15 JUMP |
| DI | ->ENB_レジスター | 朝御記律シー |
| D< | 15:2> -> VME addr < 15:2> | 選択させる。 |
| DI | ->ENB_ENH | D<8:0>-> |
| Do | ->ENB_BLK | TEST<3:0> 12:8 (72) |
| 4 | WR_VADH | インクリメ |
| | VMBアドレスレジスターの最上位2パイト | て、テスト |
| | モロードする。 | 16の入力 |
| D < | 15:0> ->VME addr<31:16> | <u>TEST<1:0></u> =>F |
| 5 | WR_RADD | 0 44 |
| | デュアルポートRAMア ドレスカウンターを | j 1 🚊 🦈 |
| | ロードする。 | 2 ALU_C |
| D < | 10:0> ->ram_addr<10:0> | 3 ALU_E |
| 6 | WR_WCNT | 4 ALU_0 |
| | | |
| 5 | ALU_NEG -ALU*#717 | オフセット 31 |
| . 6 | XFR_DONE~転送完了 | 0 カレントポインター0 1 ス |
| 7 | PAR_ERR ーパファーパリティーエラ | 4 イニシャルポインター0 |
| | - | |
| 8 | TIMOUT ーパスオペレーションタイ | 58 カレントポインター目 ス |
| | 479F | 50 イニジャルポインターB |
| 9 | ANY_ERR -I | 60 1 4004 |
| 14:10 | アリン本化構 | 64 不使用 7 |
| 15 | CH_RDY ーネクストチャンネルレデ | 68 カレントポインターD 3 |
| | 4- | BC イニシャルポインターD |


NEXT_A<8:0> 8:0 (ネクストアドレスピット8:0) 朝鮮記憶 の現在のページより命令を選択し、実行する。

デュアルポートRAM デュアルポートRAMは、それによってDMAコント ローラー580とマイクロプロセッサー510の間で、コマンド、パラメーター、 およびステイタスが遺信される媒体である。RAMはマスターポートでは1K× 32として紙成され、DMAボートでは2K×18として紙成される。RAMの 書き込みおよび読み込みはいずれのボートでも可能である。

RAMは、IIビットのアドレスモアドレスカウンターにロードして、DMA コントローラー580によりアドレス指定される。データは双方向レジスターに 読み込まれ、アドレスタウンターは次の位置を読みとるために、耐分される。

RAMの書き込みは、RAM7ドレスをロートした後、データをプロセッサー からレジスターにロードすることによって、なされる。このような書き込みは他 のすべてのプロセッサーサイクルで実行される。

RAMはカウントプロックポインター、終了ステイタス、高速パスアドレスお よびパラメータープロックを含む。以下は、RAMのフィーマットである。



| オフセット | 31 | 0 |
|-------|---------------------|----|
| 0 | カレントポインター0 ! スティタス0 | I. |
| 4 | イニジャルポインターロ | ł |
| 58 | カレントポインターB ステイタスB | ï |
| 5 C | イニシャルポインターB | 1 |
| 6 0 | 不使用 不使用 | I. |
| 64 | 不使用 不使用 | 1 |
| 6 8 | カレントポインターD スティタスD | Т |
| 80 | イニシャルポインターD | Т |
| 7.0 | 不使用 ステイタスE | 1 |
| 74 | 高級パスアドレス31:200 | 1 |
| 78 | 1 153-9-74+70 | 1 |
| 77 | パラメータープロックロ | i. |

イニシャルポインターはチェインの第しコマンドブロックを示す32ピットの 住である。カレントポインターは、カレントコマンドプロックを示すためにJEA コントローラー580によって使用される16ピットの性である。カレントコマ ンドブロックポインターは、テャンネルモイネーブルする町に、マイクロプロセ ッサー510によって0x0000に初期化されなければならない。 カレントプ ロックポインターにて0x0000を検出すると、DMAコントローラー580 は、イニシャルポインターよりカレントポインターに下位18ピットモコピーす る。DMAコントローラー5 8 0 がパラメーターブロックの指定オペレーション を充了すると、カレントポインターは次のブロックを示すように更新される。パ ラメーターブロックがもうない場合には、ポインターは0x0000にセットさ ns.

ステイタスパイトは、実行された最終チャンネルオペレーションの終了ステイ タスを示す。以下のステイタスパイトが定意されている。

-18-

ステイタス 意味

0 エラー飯し

は 違法オペレーションコード

2 パスオペレーションタイムアウト

バスオペレーションエラー

データ経路パリティーエラー パラメーターブロックのフォーマット

オフセット31

3

| 不使 | | | | | | ワードカ | カント | |
|----|-----|------|--------|----------|-----------|-------------|-----------------|----------------------|
| , | | | | | | | | |
| | VMC | 57 | ドレ | 23 | 1:2. | ENH, | BLK | |
| TE | RM | 0 | 0 | P | 0 | BUP | ADDR | 0 |
| | • | | | | | | • | |
| | • | | | | | | | |
| | TE | TERM | TERM 0 | TERM 0 O | TERM 0 OP | TERM 0 OP 0 | TERM 0 OP 0 BUP | TERM (OP) BUP ADDR |

C+ (4Xn) TERM n OP n BUP ADDR n

騒方向リンクー筋方向リンクは次のパラメーターブロックの第一語を、実行す るために示す。また、これにより、いくつかのパラメーターブロックを初期化さ れ、実行用のオペレーションのシーケンスを生成するように連鎖される。既方向 ポインターは次のフォーマットを有す。

. A\$1:A2, 0. 0

パファーアドレスを指定する。16ビットのみが、1Mパイトパファーのために、 利用できる。従って、開始アドレスは常味、18パイト境界の範囲に入る。プロ グラマーは開始アドレスはモデュロ128パイト境界に従うことを確実にしなけ ればならない。パファーアドレスは、各データバーストの完了時、DMAコント ローラー580によって更新される。

| A 1 8 | A 1 8 | A 1 7 | A 1 8 | A 1 5 | A 1 4 | A 1 3 | A 1 2 | A 1 1 | A 1 0 | A 8 | A 8 | A 7 | A 8 | A 5 | A 4 |

TBRM-パラメータープロックの最終パファーアドレスおよびオペレーショ ンはターミナルビットにより、戦別される。DMAコントローラー580(は、こ のビットに出会うまで、パファーアドレスおよびオペレーションが充下すると、ワ ードカウンターは更新され、もしぜロに等しくないなら、オペレーンョンのジ ーズが魅り返される。ワードカウンターがぜつとなると、以下の成方向リンクポ インターが次のパラメーターにアクセスするために、使用される。

0 0 0 0 0 0 0 T

OP-オペレーションはopコードで指定される。 opコードバイトは次のフ ォーマットを有する。

0 0 0 0 OPS OP2 OP1 OP0

opコードは以下に列挙される("FIFO"はFIFO544または554 のどの一つでもかまわない)。 特表平5-502525(19)

このフォーマットは、パラメーターブロックが4 街長バイト焼発で開始するこ とを規定している。ポインター0 x 0 0 0 0 0 0 0 0 0 は硬方向リンクが存在しな いことを示す税別例である。

ワードカウント-ワードカウントは、各パフォーアドレスよりまたは各パフォ ーアドレスへ、ならびに、VMEアドレスよりまたはVMEアドレスへ転送され る4倍長パイトワードの数を示す。85Kワードのワードカウントは、ワードカ ウントをゼロで初期化して、指定される。ワードカウントは次のフォーマットを 持つ。

1 D 1 5 | D 1 4 1 D 1 8 | D 1 2 | D 1 1 | D 1 0 | D 8 | D 8 | D 7 | D 8 | D 5 | D 4 | D 8 | D 2 | D 1 | D 0 |

ワードカウントは、最後に指定されたパファーアドレスよりまたは最後に指定 されたパファーアドレスへの転送の完了時、DMA580により更新される。ワ ードカウントは、さパファーアドレスよりまたはさパファーアドレスへの転送売 了時には、更新されず、従って、パファーへのまたはパファーよりの転送の総デ ータ量の正確な指標にはならない。ワードカウントはVMBパスへまたはF(F0 544または554の一つへ転送されたデータの最を意味する。

ENH-このビットがセットされると、上述の EXANCED WEBLE PROTICOL UTILIZING PSEUDOSING HARMOUS HANDSHAKING AND BLOCK MODE OATA TRANSFEF ア ブリケーションに説明されていて、VMEバス伝送時に使用されるエンハンース ドブロック起送プロトコルを選択する。24ビットされは18ビットのアドレス スペースからまたは24ビットまたは18ビットのアドレススペースよりの転送 を実行しているとき、開始アドレスが8パイトに整測されていないとき、あるい は、ワードカウントが実数でないとき、エンハーンスドプロトコルは自動的にデ イスエーブルされる。

BしKーセットされていると、このビットは、VMEバス転送時に使用される 従来のVMEブロックモードプロトコルを選択する。ブロックモードは、10ビ ットスペースよりまたは10ビットスペースへ転送が実行されているときは、自 動的にディスエーブルされる。

BUF ADDR-バファーアドレスは、隣接のオペレーションのため、開始

| <u>0P=-1</u> | オペレーション |
|--------------|---------------------|
| ٥ | ノーオペレーション |
| 1 | ゼロ ーン パファー |
| 2 | to −> FIFO |
| S . | ゼロ -> VMEバス |
| 4 | VMEパスーンパファー |
| 5 | VME/X->FIFO |
| 8 | VMEパスー>パファーおよびP1P0 |
| 7 | パファー ->VMEパス |
| 8 | NTT>FIFO |
| 9 | FIFO ->VMEX'A |
| ۸ | FIFO ->パファー |
| в | FIFO ->VMEバスおよびパファー |
| с | 保留 |
| D | 保留 |
| E | 保留 |
| F | 保留 |

-19-

付錄日

エンハーンスドVMEプロック転送プロトコル

エンハーンスドVMEプロック転送プロトコルは、マスター機能モジュールと、 データ転送べなにより運動的に接続されるスレーブをジュールとを有するVME バックブレーンバスでの使用を意図したVMEバスコンパチブル最似回算高速能 送ハンドシェイクプロトコルである。デーク転送べスは、データストローブ登号 ラインおよびデータ駆送肯定応答信号ラインを含む。パンドシェイクを実行する ために、マスターはデータストローブライン上で、一定の間隔のデータストロー ブ信号を送信する。マスターは次に、データ転送肯定応答信号ライン上で、スレ ーブモジュールより、データ転送肯定応答信号の受信を持つ。スレーブは、デー タ転送肯定応答信号ライン上で、この履属のデータ転送肯定応答信号を送信す ることによって、応答する。

ハンドシュイクブロトコルの疑望同期性に不良しないように、転送データは、 転送オペレーションが書き込みか読み込みかによって、ただ一つの信号に対して 参照される。

データをマスター観絶ユニットからスレープに転送する場合、マスターは送信 するデータを同時通信する。マスターはデータストローブ信号をアサートし、ス レーブは、そのデータストローブ信号に応答して、マスターによって同時通信さ れたデータを描述する。同様に、スレーブからマスターにデータを転送する場合、 スレーブはマスターユニットに転送すべきデータを同時通信する。スレーブはデ ータ転送肯定応答信号でサートし、マスターは、このデータ転送肯定応答信号 に応答して、スレーブによって同時通信されたデータを描述する。

高速転送プロトコルは、本発明にとって不可欠ではないが、データ転送速度を 大幅に高速化して、VMEパスパックプレーンバスを領断する多量のデータの高 速転送を容易にする。これらデータ速度は、データストローブ信号およびデータ 転送性定応害信号を機能的に切り放されたハンドシェイクを用いることによって、 また、会データおよびコントロールラインの高位カレントドライバーを指定する ことによって達成される。

データ転送のエンハーンスド變似問題法(以後"高速転送モード"と呼称)は

Q間期として特徴すけられる。高速転送モードプロトコルは、DS0#か、スレーブよりの広害に範疇像にアサートされ、ゲアレートされるということによれば、同期方式である。高速転送モードプロトコルの年間期の特徴は、マスターか、町のストローブに対する広客がスレープより受信されるまで、次にDS0#モアサートしないということによる。結局、このプロトコルは同期および部同期成分を 神つので、正確には、低低同期。として分割される。

高速転送プロトコルのプロック書き込みサイクル期間のデータの転送はDS 0 + に対してのみ参照される。マスターはまず有効なデータをスレープに面特通信 し、DS 0 をスレープに対してアサートする。スレープには、その間データを描 僅するDS 0 * のフサートの後、あらかじめ起定された期面が与えられる。従っ て、スレープモジュールは、いかなるときも、データ構造に増えなければならな い、DTACK*は、転送サイクル中に、参照されないからである。

□操に、高速転送プロトコルのプロック読み込み期間のデータ転送は DTACK # に対してのみ参照される。マスターはまずDS0#アサートする。スレープはマ スターにデータを印除通信し、次にDTACK#モアサートする。マスターには、 その間データを捕獲するDTACKのアサートの後、あらかじめ設定された原面 が与えられる。従って、DS0は転送サイクルで参照されないので、マスターそ ジュールはいかなるときるデータを捕獲する用意がなければならない。

図7の人からCまでは、高速転送プロトコルプロック書き込みサイクルを気行 するオペレーションを示すフローチャートである。プロック書き込みサイクルを 駅始するために、マスターは転送するデータのメモリーアドレスおよびアドレス 変更子をDTBバスにより回時放送する。マスターはまた割り込み応答像号

(1ACK*)をトイにし、LWORD*信号をロウ701にする。マスターに よって同時通信される特別なアドレス仮更子、例えば"1F"、は、スレーブを ジュールに対して、高速転送プロトコルはブロック書き込みを実行するのに使用 されるということを表示している。

転送データの開始メモリーアドレスは、84ビット境界になければならず、転 送データのブロックのサイズは、84ビットの倍数でなければならない。VME パス環象に率熱するためには、ブロックは、新規アドレスサイクルを実行しない

特表平5-502525 (20)

IEEE VMEバックプレーンバス規格に合数するように実現される。このプ ロトコルは、高速転送モードの使用していることを示すために、VMEバス環準 で定義された、ユーザー定意のアドレス安定千を使用する。領車VMEバスプロ トコル実現可能であるだけの、従来のVMEバス機能ユニットは、高速転送モー ドを用いてれされる転送を推載すのるので、結果として、高速転送モードを実現 する能力のある機能ユーットと完全にコンバチブルである。高速転送モードは、 ハンドシェイクを実行するのに必要なバス伝播の数を、従来のVMEバスプロト コルで必要な回つより、単に二つに減じる。向像に、プロック使み込みおよびプ ロック書き込みデータ転送を実行するのに必要なバス伝播の数も載らすことが可 能である。ハンドシェイクおよびデータ転送機能を確成するVMEバスを選送す る伝播を続くすことによって、転送法機能を確成するVMEバスを選送す る伝播を続くすことによって、転送法機能を確成するVMEバスを選送す

エンハーンスドプロトコルは上述の ENHANCED WEERUS PROTOCOL アプリケーシ ョンに詳述されていて、ここで簡単に説明する。従来のVMEバス標準の知識は あるものと認定する。

高速転送モードハンドシェイクプロトコルでは、ハンドシェイクを実行するた めに二つのバス伝播のみが使用されて、従来のプロトコルによる四つとは異なる。 データ転送サイクルの関始にて、マスターは、ある一定の間隔のパルスの形で、 DS0×をアサートし、デアサートする。DS0×のデアサートはスレーブより 定容が受信されたかどうかに拘らず取行される。マスターは次にスレーブより貫 定応客を持つ。彼岐のDS0×バルスは、応答DTACK×信号がスレーブより 受信されるまでは、生成されない。スレーブのDTACK×信号がスレーブより 受信されるまでは、生成されない。スレーブのDTACK×信号がスレーブよう 受信されるまでは、生成されない。スレーブのDTACK×信号がスレーブよう びきる。高速転送モードプロトコルでは、後岐のDS0×のアサートを受信す ると、マスターは、希望すれば、すぐにデータストローブを将アサート+を受信す ると、マスターは、毎望すれば、すぐにデータストローブを得アサートを受信す ると、マスターは、毎望すれば、すぐにデータストローブを得アサートを持つことを必 死したい。高速転送モードでは、信号のリーディングエッジ(即ち、アサート) のろか有効である。このように、DS0×またはDTACK×のどちらかのデア サートはハンドシェイクの完了にまったく新聞係である。高速転送プロトコルは DS1×ラインをデータストローブの目的に、一切使用していない。

高速転送モードプロトコルは、両期および非同期の両方の面を有するので、繰

で、256パイト境界を超えてはならない。

DTBに接続されているスレーブモジュールは、パス上でマスターによって両 時通信されるアドレスおよびアドレス変更子を受信し、LWORDキロつおよび IACKキハイを受信する708。アドレスおよびアドレス変更子を同時通信し たすぐ後701、マスターはASキ信号をロウとする705。スレーブモジュー ルはASキロウ信号を受信する707。各スレーブは、同時通信のアドレスはそ の各スレーブにとって有効かどうか決定することによってデータ転送に参加する か否かを信例に決定する709。もし、アドレスが有効ではなければ、データ転 送れそのスレーブに展録せず、それは致りのデータ転送サイクルを無望する。

マスターはWRITE*をロウにして、実行されようとしている転送サイクル はWRITE*ベレーションであることを表示する711。スレープは 取III* ロウ信号を受信し713、データ転送オペレーションがWRITE*ベレーショ ンであることを確認し、DS0*信号ラインのハイからロウへの変化を示す信号 の受信を持つ715。マスターはDTACK*とBERR*がハイになるまで等 5718、これは以前のスレープからはやDTBをドライブしていないことを意 まする。

マスターは、転送データの第1セグメントをデータラインD00からD81ま でに起産できるようにする719。データをD00からD81に配置した後、マ スターはDS0キをロウとし721、あらかじめ設定された時間の後、DS0キ をハイとする723。

それぞれ721および723に対応する、DS0*のハイよりロウへの変化に 応答して、スレーブはデータラインD00からD31のデータライン上、マスタ ーによって設備されているデータモラッチする725。マスターは、転送データ の次のセグメントを、D00からD31へ配置し727、図78で示されるハイ よりロウへの変化する信号の形としてのDTACK*信号の受信を持つ728。 図78が示すように、スレーブはDTACK*信号の受信を持つ728。 認定された時間の後、DTACをハイとする733。スレーブによってラッチを れた、725、データは、データを記憶するように選択されたデバイスへ着き込 される785。スレーブはたデバイスでドレスを開めする735。スレーブは、

-20-

さらにまたほかのDSUキのハイからロウへの変化を持つ787。

転送データのブロックの次のセグメントの転送を開始するため、マスターは DS0*をロウ730とし、あらかじめ設定された時間の後、DS0*をハイと する741。それぞれ730および741で示される、DS0*のハイからロウ への変化に応答して、スレーブは、データラインD00からD31上でマスター によって同時通信れるデータをラッチする743。マスターは、データライン D00からD31上に、転送データの次のセグメントを配置し745、ハイより ロウへの変化の応をとるDTACK*値号の受信をやつ747。

スレープは次に、DTACK*モロウとし、748、あらかじめ設定された時 間の後、DTACK*モハイとする751。スレープによってラッチされた、 748、データは、データを記憶するために選択されたデバイスに書き込まれ、 そのデハイスは増分される753。スレープはDS0*のハイからロウへの次の 変化を持つ737。

データの転送は、データの全てがマスターよりスレープに転送されるまで、上 配のように能換する。データの全てが転送されると、マスターはアドレスライン、 アドレス変更子ライン、データライン、1人CKキライン、LWORDキライン およびDS0キラインを解放する755。マスターはハイからロウへ変化する DTACKキの受信を得つ757。スレープはDTACKキをロウにし759、 あらかじめ設定された時間の後、DTACKキモハイとする761。ハイからロ ウへ変化するDTACKキの受信に応答して、マスターはASキモハイとし、 763、次にASキラインを解放する785。

図8の人からCは高速転送プロトコルプロック扱み込みサイクルを実行するオ ペレーションを示すフローチャートである。プロック扱み込みサイクルを開始す るため、マスターは、転送データのメモリーアドレスおよびアドレス変更子を DTBバスで、同時通信する。マスターはLWORD#信号をロウとし、IACX* 信号をハイとする801。すでに、並べたように、特別なアドレス変更子は、ス

レーブモジュールに、高速転送ブロトコルがブロック読み込みを契約するのに使 用されるということを表示する。

DTBに接続されているスレープモジュールは、バス上でマスターによって同

843.

スレープはDTACKまをロウとし、845、おらかじぬ設定された時間の後、 DTACKまをハイとする847。

それぞれ839および841に対応する、DTACK*のハイよりロウへの変化に応答して、マスターはデータラインD00からD31のデータライン上、スレープによって送信されているデータをラッサする845。マスターによってラッナされている、845、データは、図8Cが示すようにデータを記憶するために選択されたデバイスに参払まれ、851、そのデバイスアドレスは協分される。スレープは、転送データの次のセグメントをデータラインD00からD31 へを置する849。

データの転送は、マスターよりスレーブに転送されるデータの全てがデータを 記録するために選択されたデバイスへ書き込まれるまで、上記のように超続する。 転送データの全てが記憶デバイスに書き込まれるまで、上記のように超続する。 転送データの全てが記憶デバイスに書き込まれると、マスターはアドレスライン、 アドレス数更子ライン、データライン、IACK=ライン、LWORD=ライン およびDS0=ラインを研究する852。マスターはアイからロウへ変化する DTACK=の受信を持つ853。スレープはDTACK=そロウにし855。 あらかじめ設定された時間の後、DTACK=をハイとする857。ハイからロ ウへ変化するDTACK=の受信に応答して、マスターはAS=をハイとし、 859、次にAS=ラインを構成する881。

高速転送プロトコルを実現するために、 従来の65 MNトライステイトドライバ →を、DTACK+6ドライバする目的で、 VMEスレーブモジュールに従来よ り使用されている (8 Mt ーブンコレクターの代わりにど用している。 図様に、 従来のVMEパスデータドライバーの代わりにSO型パッケージの84 MAトライ ステイトドライバーが用いられている。 彼者の変更は実悪のドライバーパッケー ジ目身のグランド場子のインダクタンスを稼じ、 従って、 データ、DS0 * 、 よびDTACK*回てのスキュウに専与している 'グランドパウンス' の影響を 能しる効果がある。 さらに、パスパックブレーンに沿った信号のリターンライン のインダクタンスは、 多数のグランドピンを持つコキクターンステムを使用して 低下でき、 従って、 信号のリターンおよび組み合わせたビンのインダクタンスも 特表平5-502525(21)

時通信されるアドレスおよびアドレス変更子を受信し、しWORDキロウおよび IACKキハイを受信する808。アドレスおよびアドレス変更子を同時通信し たすぐ後801、マスターはASキ信号をロウとする805。スレーブモジュー ルはASキロウ信号を受信する807。各スレーブは、同時通信のアドレスはそ の各スレーブにとって育効かどうか決定することによってデータ転送に参加する か否かを値刻に決定する809。もし、アドレスが有効ではなければ、データ転 送はそのスレーブに関係せず、それは残りのデータ転送サイクルを振視する。

マスターはWRITE*をハイにして、実行されようとしている転送サイクル はRBADEオペレーションであることを展示する811。スレーブは 昭旧# ハイ信号を受信し813、データ転送オペレーションがREADオペレーション であることを確認し、データラインD00からD31へ転送データの第一セプメ ントを促置する819。マスターはDRACK*とBERR#がハイになるまで 特ち818、これは以前のスレーブがもはやDTBをドライブしていないことを 意味する。

マスターは次に、DS0*をロウとし、821、あらかじめ設定された間隔の 後、DS0*をハイとする823。マスターはDTACK*信号ラインがハイよ りロウとなるのを持つ824。図8Bに示されるように、スレープはDTACK *信号をロウとし、825、あらかじめ設定された時間の後、DTACK*信号 モハイとする827。

それぞれき25および821に対応する、DTACK#のハイよりロウへの皮 化に応答して、マスターはデータラインD00からD31のデータライン上、ス レーブによって透信されているデータをラッチする831。マスターによってラ ッチされている、831、データは、データを記憶するために選択されたデバイ スに書き込まれ、そのデバイスは開分される833。

スレープは転送データの次のヤグメントをデータラインD00からD31へ起 愛し、828、次のDS0*のハイからロウへの変化の待つ887。

転送データのブロックの次のセグメントの転送を開始するため、マスターは DS 0 まをロウ8 3 8 とし、あらかじぬ設定された特別の後、DS 0 まそハイと する8 4 1 。マスターはDTACKまラインがハイよりロウに変化するのを持つ

表小にしている。そのようなコネクターシステムの例は、Teradyme Corporation 社区の "High Density Plus" コネクターモデルRait 20-8015-000であ る。

> . .

•

-21-

付降C

MUF4-FIFO

パリティーPIPO240、280および270(ネットワークコントローラ ー110の)ならびに544および554(配位プロセッサー114の)は各々 SICとして実現されている。会パリティーPIPOは等価であり、電気投入時、 または必要な特定の機能のオペレーションの周囲に構成される。パリティーPIPO は、異なったスピードのパス間のスピードのマッチングを行うため、パラレル SCSIドライバーのパリティーの生成および町正を実行するために設計される。 PIPOは、ポートAおよびポートBの二つの双方向のデータポートを有し、 これらの個には33×84ビットのRAMパファーがある。ポートAは8ビット であり、ポートBは32ビットである。RAMパファーがある。ポートAは8ビット であり、ポートBは32ビットである。RAMパファーは二つの部分に分割され、 RAM XさよびRAM Yと呼ばれ、ちゃが38×32ビットである。二つの ポートはパファーの具なった二つの半分にアクセスし、利用可能な場合は、他の 半分に文代にアクセスする。チョブがいちレパリティーチップとして構成され る場合は(例えば、SP114aのFIPO5440~つ)、ポートBへの全ア クセスがモニターされ、パリティーはRAM XおよびRAM Yに交互に実算

される。 チップはまたCPUインタフェースを有し、それはほビットかまたは16ビッ トである。18ビットのモードでは、ボートAのビンはCPUインタフェースの 最上位データビットとして使用され、チップ中のP1POのデータレジスターへ 書き込みまたはこれより読み込みがなされる場合に実際に使用されるのみである。 REQ、ACKハンドシェイクはポートAおよびポートBの両方でデータ転送

に利用される。チップは、マスターモードでポート人のACK/RDY出力はチ ップがポート人でデータ転送可能であることを意味し、ポート人のREQ入力は スレーブが広答するということを条件して指定しているということからは、チッ プはポート人でマスターまたはスレーブに構成可能である。スレーブモードでは、 しかし、ポート人のREQ入力が、マスターがデータ転送が必要であることを指 定していて、データが利用できるとき、チップはポート人のACK/RDYで応 等する。チップはポート日のRWQをたて、データを送の次下を示すためポート

をストローブするの使われる。パリティー truc 信号は、パリティー果酸に関与 するデータの最後のワードがポート日にあることを示す目的で、パリティーテッ プとして構成されたテップに指示するために使用される。ポート日のデータライ ンは、以下の条件が会て満足された場合のみ、Fifo チップによって駆動される。

a. データ転送がポートAよりポートBへなされ、

- b、 ポートB選択信号が真であり、
- c. ポートB出力イネーブル信号が真であり、そして、

c. チップがパリティーチップとして構成されていないか、または、 チップがパリティー修正モードであり、かつパリティーSync 信号が貫てある。 リセット

この信号はチップ内の金レジスターをリセットし、金双方向ビンを高インビー ダンス状態におく。

動作説明

通常動作 テップは通常、簡単なPIPOテップとして動作する。PIPOは、 二つのRAMパファーを単純なビンポンモードで用いてシミュレートされる。デ ータがポートBのFIPOへまたはFIFOよりパーストで入出力されることは、 望ましいが必要な条件ではない。これは、ポートB道訳信号をロウとし、ポート BAは信号を出力することで実行される。データをポートBよりポートAへ転 送するとき、データはまずRAM Xに響き込まれ。これがいっぱいになると、 データ経路を、ポートBが、RAM Yへの書き込みを開始するように切り望え される。一方、チャブは、RAM Xの内容をポートAへ出力して、空にする。 RAM Yが満杯で、RAM Xが空の場合は、データ経路は、ポートBか、 RAM Xに属ロードし、ポートAがRAM Yをからにするように、再度切り 考えられる。

<u>ポートAスレープモード</u> これはデフォールトモードであり、チップはこの状態にリセットされる。このモードでは、チップは、SCSIアダプター5420 一つのようなマスターが、データ転送のため、ポートA Requestをたてるのそ 行つ。もし、データがあれば、Fifa チップは、ポートA Act/Rdyでは苦す る。

持表平5-502525(22)

BのACKを持つので、ラップはポートBではマスターである。

<u>信号仕様</u> ポートA Q-7、P

ポートAは8ビットのデータボートである。ポートA Pは、もし、使用され れば、このポートではオッドパリティーである。

A Req. A Ack/Rdy

これらの二つの信号は、ポートAのハンドシェイクを創創するため、データ転 送モードで使用される。

これらの復号は、チップ内のプログラマブルレジスターのアドレス指定をする ために、マイクロプロセッサーにより使用される。データが Pifa データまたは チェックサムレジスターに書き込まれるとき、オッドパリティー信号 u P データ PiG、チェックのみされ、マイクロプロセッサーバリティーはイネーブルされる。 C 1 k

クロック入力はチップタイミングを発生するの使用される。10-20MBzの レンジと思われる。

Read En. Write En

マイクロプロセッサーアクセス時、CSが真のときは、これらの留号はマイク ロプロセッサーアクセスの方向を決定する。データ転送時、WDモードでは、こ れらの留号は、ポートA 人CKと共に使用されるデータストローブとなる。 ポートB 00-07、10-17、20-27、80-87、OP-3P ポートBは32ビッチデータポートである。各パイトに一つのオッドパリティ ーがある。ポートB 0Pはビット00-07のパリティー、ポートB 1Pは ビット10-17のパリティー、ポートB 2Pはビット20-27のパリティ ー、ポートB 8Pはビット30-37のパリティーである。

B連訳、B Req. B Ack, パリティーSync, B出カイネーブル

これらの信号はポートBでデータのハンドシェイクを制御するために、データ 転送モードで使用される。ポートB ReqおよびポートB Ackは両方ポートB 週沢とゲートされる。ポートB Ack信号は、ポートBデータライン上でデータ

<u>ポートA WD モード</u> チップはWDモード、即ちウュスターンディジタル モードで定ちように構成される。このモードでは、チップはポートAでスレーブ モードとして構成されなければならない。これは、チップが読み込みイネーブル もしくは書き込みイネーブルで、ポートA Ack/Rかで応害すると両様に、応 等するという意味では、デフィールトスレーブモードとは異なっている。このモ ードはチップがウュスターンディジタル8 8 C 8 3 A S C 8 I チップあるいは NCR 5 8 C 9 0 S C 8 I チップとインタフュース可能なようになっている。 <u>ポートAマスターモード</u> チップがマスターとして構成される場合、データ 転送可能時には、チップはポートA Ack/Rのそたてる。この信号は、データ があ場合は、ポートA Ack/Rかで応害するDMAコントローラーのリクエス ト入力へ換読することを想定している。DMAコントローラーのパースト可能な ように、ポートA Ack/Rか信号は、8 または18パイトが転送される使に否 定される。

<u>ポートBパラレル書食込みモード</u>パラレル書き込みモードでは、チップは、 ポートAよりポートBへのパラレル転送のため、パリティーチップに構成される。 このモードで、ポートB選択およびポートBリクエストがアサートされた場合、 データは、ポートB 置沢およびポートBリクエストがアサートされた場合、 データは、ポートB 石は優分が受信される度に、RAM XまたはRAM Y 単にコピーされる。ポートBで転勤される次の128パイトは、初述め0128パ イトとの好色論題和がとられる。この手提は、パリティーがこのチップに累積す るように、金ドライブにたいして通り送される。パリティーSync 信号は、128 パイトの最後のブロックと共に、パラレルチップへアサートされる。これにより、 チップは他のRAMへのアクセス切り替え可能となり、新想128パイトのパリ ティーの男愛を開始できる。

<u>ポートBパワレル読み込みモードーチェックデータ</u> このモードは、もし、会 ドライブが読み込まれると、セットされ、パリティーがチェックされる。この場 合、データ転送コンフィギュレーションレジスターのパリティー確正ビットは、 セットされていない、パリティーチップはポートAで、まず、通常読み込みモー ドでのように128パイトを読み、次に、ポートBリクエストをたてる。それに より、この信号がアサートされ、チップは、ボートB Aは信号をモニターし、 ボートBのそのデータとその選択したRAM中のデータとの胡勉論運動を求める。 パリティーSync は、最終プロックの128パイトと共に、再度アサートされな ければなられい。このモードで、チップは、ボートBデータラインを転動せず、 その娘勉強難和の出力がゼロでないかチェックする。このとち、セットされてい るビットがあれば、パラレルパリティーエラーのフラグがたつ。

<u>ポートBパラレル税券込みモードーデータ値正</u>このモードは、データ転送コ ンフィギュレージョンレジスターのパリティー値正ピットをセットすることによって、セットされる。この場合、チップは、次に述べることを除いては、チェッ クモードとまったく回復に動作する:ポートB出力イネーブル、ポートB遅折お よびパリティーSync の真の時、データがポートBデータラインへ駆動され、ゼ ロのパラレルパリティーチェックが実行されない。

バイトスワップ 通常モードでは、ポートBのビット00-07の第一バイト、 ビット10-17が第二バイト、ビット20-27が第三バイト、およびビット S0-37が各ワードの数株バイトである。これらバイトの庭床は、バイトアド レスビットが側置されるように、コンフィギュレーションレジスターにバイトス フップビットを書き込むことになって、数更される。バイトの書込みおよび説 み込みの方法はCPUインタフェースが18ビットに構成されていらか、8ビッ には成されていらかに定き。以下の表は、ポートAリクエスト/応答のハンド ジェイクを用い、データ転送の具なった可能性を示すバイト配料である。

待表平5-502525 (28)

lavert ポートB ポートB ポートB ポートB CPU lovert 00-07 10-17 20-27 30-37 L/F Addr 1 Addr 0 **ポートA ポートA ポートA ポートA** 8 4 MALO MALI MALE MALI *- FY *- FY *- FY *- FY 8 94 Ŧ MAPT WALO WALS WALS #-+A #-+A #-+A #-+A 8 ж 4 x4+2 x4+3 x4+0 x4+1 #-+A #-+A #-+A #-+A ×. ÷ 8 X413 X412 X411 X410 #-+A uProc #-+A uProc 16 4 4 NATO NATO NATI NATI uproc dt-t uproc dt-t 16 A × MAND MAND MAN1 MAN1 st−⊢A uProc st−⊢A uProc ж 16 X4+1 X4+1 X4+0 X4+0 menac - +A uproc - +A × 18 × x4+1 x4+1 x4+0 x4+0

8ビットモードで、マイクロブロセッサーボートより下ifa データレジスター を読み込んだり、寄き込んだりすることによって、Fifa がアクセスされるとき、 パイトは上の表に示される違りの順序であるが、ポートAの替わりに、iProc デ ータボートが思いられている。18ビットモードでは、上のテーブルが当てはま る。

半端县転送

データ転送が32ワード、または128パイトでない場合は、マイクロブロセ ッサーは、全データが転送されるように、チップの内部レジスターを操作しなけ ればならない。ポートA AはおよびポートB Regは通常、選択されたRAM の全32ワードが利用できるまで、アサートされない、これらの信号は、データ

転送ステイタスレジスターの違当なR AMステイタスピットに書き込みを実行し、 映画的に版動させられる。

半端長の転送が発生した場合、マイクロプロセッサーは、どのレジスターを接 作するより前に、両ボートが特止状態になるまで、特徴しなければならない。そ

・ して、データ転送コントロールレジスターの、ボート人およびボートB用のイネ ーブルデータ転送ビットの両方をりセットする。マイクロプロセッサーはまた、 それらのアドレスレジスターおよびRAMアクセスコントロールレジスターを読 み込み、RAM、XまたはRAM、Yが、半塩長データを保持していることを確 招する。また、マイクロプロセッサーは対応するアドレスレジスターを、18進

、数20に設定し、RAMをフルビットに独刻し、アドレスを第一ワードにセット する。最後に、マイクロプロセッサーは、チップに転送を終了させるため、イネ ープルゲータ転送ビットをセットする。

この時点で、Fifo チップは、RAMには金128パイトのデータがあると料 新し、許可された場合は、128パイトを転送する。これら128パイトのある らのは、有効ではないという事実は、FIFOチップに、外部より認識されなけ ればならない。

<u>プログラマブルレジスター</u>

<u>アータ転流コンフィギュレーションレジスター(読み込み/集合込み)</u> レジスターアドレス0。このレジスターはリセット信号でクリヤーされる。

- ビット0 <u>WDモード</u>。 データ転送がウェスターンディジタAWD 3 8 C 9 8 A プロトコルモ使用していれば、セットする。 そうでなければ、Adapter 8 2 5 0 プロトコルが使用され る。
 - ビット1 <u>パリティーチップ</u>。 ニのチップがポートBパリティーを 男性するのなら、セットする。
 - ビット2 <u>パリティー等正モード</u>。 パリティーチップがポートBで パラレルパリティーを修正するのなら、セットする。
 - ビット3 <u> $j \in U_{7}$ トの大きさのCPUインタフェース</u>。 もし、セ ットされると、マイクロプロセッサーデータビットはボー

: .

トムデータビットと結合され、16ビットボートが効率的 よ作り出される。マイクロプロセッサーによる全てのアク セスならびにボートムリクエストおよび応答ハンドシェイ クを使用して転送された金データは16ビットにより転送 される。

- ビットも <u>反転ポートAバイトアドレス0</u>。 ポートAバイトアドレ スの最下位ビットを反転させるために、セットされる。
- ビット5 <u>変紀ポートAバイトアドレス1</u>。 ポートAバイトアドレ スの<u>巻上位</u>ビットを反転せせるために、セットされる。
- ビット8 <u>チェックサムラップ</u>。 アダーの最下位ビットへの桁上げ する目的で、18ビットチェックサムアダーの桁上げをイ ネーブルするように、セットされる。
- ビット? リセット。 このビットへ1を養き込むと、他のレジスタ ーをリセットする。このビットは、最大2クロックサイク ル後、自身をリセットし使って、通常0として読まれる。 このビットへ着き込まれた後、最小1クロックサイクルの 期間は、他のレジスターは書き込まれてはならない。

データ転送コントロールレジスター(読み込み/書き込み)

レジスターアドレス1。このレジスターはリセット信号によるか、リセットビットへ書き込むことによって、クリヤーされる。

- ビットロ <u>ポートAのイネーブルデータ転換。</u> ポートA Rea/ Aはハンドシュイクをイネーブルするために、セットする。
 - ビット1 <u>ポート日のイネーブルデータ転送</u>。 ポートB Rev/ Aはハンドシュイクをイネーブルするために、セットする。
 - ビット2 <u>ポートAからポートB。</u> セットされると、データ転送は ポートAからポートBへなされる。 もし、リセットされる と、データ転送はポートBからポートAへなされる。リク エストラインの故障を超けるために、このビットは、上記 のイネーブルデーダ転送ビットもまたは1と同時に転更さ

れてはならない。

ビット3 <u>マイクロプロセッサーバリティーイネーブル</u>。 マイクロ プロセッサーインタフェースでパリティーをチェックする には、セットする。 Pilo データレジスターへ書き込むと ち、 Pilo データレジスターまたはチェックサムレジンスタ ーより扱み込むとき、または18ビットでポート人リクエ スト/応答の伝送期間中に、パリティーチェックはなされ る。チップは、しかし、パリティーを含ゆ、再生成して、 正しいパリティーがRANに書き込れ、マイクロプロセッ サーインタフェーズで読み取れるようにしている。

ビット4 <u>ボートAパリティーイネーブル</u>。 パリティーがポートA でチェックされるときは、セットされる。Pilo データレ ジスターに18ビットモードでアクセスするとき、または ポートAリクエスト/広客の転送周期中に、チェックされ る。チップは、しかし、パリティーを常ゆ、将生成して、 正しいパリティーがRAMに書き込まれ、ポートAインタ フェースで見る及れるようにしている。

ビット5 <u>ポートBパリティーネーブル</u>。 ボートBデータが有効な バイトパリティーを持てば、セットされる。もし、セット されないと、RAMに書き込まれないとき、バイトパリテ ィーが内部的に生成される。パイトパリティーは、ポート Bより書き込まれるとさは、チェックされないが、ポート Bへ切み込まれるとさは、いつもチェックされる。

ビット8 <u>チェックサムイネーブル。</u> 18ビットのチェックサムレ ジスターへの書き込みをイネーブルするために、セットき れる。このレジスターは、Fife データレジスターへのア クセスおよびチェックサムレジスターへの全書を込みを含 む、全RAMアクセスに関し、18ビットチェックサムを 累徴する。このビットは、チェックサムレジスターよりの

<u>RAM7クセスコントロールレジスター(読み込み/書き込み</u>)

レジスターアドレス3。このレジスターはリセット信号によるか、リセットピ ットへ書き込むことによって、クリヤーされる。データ転送コントロールレジス ターのイネーブルデータ転送ビットは、このレジスターに書き込みをしようとす る款に、リセットされていなければならない、そうでなければ、書き込みは新規 される。

- ビットロ <u>ポートAバイトアドレスロ</u>。 このビットは最下位のバイ トアドレスビットである。これは、¹データ転送コンフィギ ュレーションレジスターでの、反転ビットによってなされ るいかなる反転をバイバスして、直接説み取れる。
- ビット1: ボート<u>Aバイトアドレス1</u>。 このビットは最上位のバイ トアドレスビットである。これは、データ転送コンフィギ ュレーションレジスターでの、反転ビットによってなされ るいかなる反配をバイパスして、直接踏み取れる。
- ビット2 <u>ポートムからRAM Y</u>, ポートムがRAM Yへ7ク セスしていれば、セットされ、RAM Xへアクセスして いれば、リセットされる。
- ビットS <u>ボートBからRAM X</u>。 ボートBがRAM Yへアク セスしていれば、セットきれ、RAM Xへアクセスして いれば、リセットきれる。

ビット4 <u>ロングパースト</u>。 もし、チップが、ボートAでマスター としてデータを転送するように構成され、このビットがり セットされると、18ビットモードで8パイト、または4 ワードで転送先元でするほに、チップはボートA Ack/ Rofe答定する。このビットがセットされると、ポートA Ack/Rofit、18ビットモードで、18パイト毎または 8ワード編に方定される。

ビット5 - 7 <u>不使用</u> <u>RAM X アドレスレジスター(彼み込み/書き込み</u>)

特表平5-502525 (24)

彼み込みをする前に、リセットされなければならない。 ビット? <u>ポートAマスター</u>。データ転送時、ポートAがマスター モードで動作するために、セットされる。

データステイタスレジスター (読みとりのみ)

レジスタアドレス2。このレジスタはリセット使号によるか、リセットビット へ書き込むことによって、クリヤーされる。

- ビット0 <u>RAN XまたはRAM Yのデータ</u>。 RAM X、 RAM YまたはポートAバイトアドレスレジスターでい かなるビットが**英**でも、セットされる。
- ビット1 マイクロプロセッサーボートパリティーエラー。マイク ロプロセッサーバリティーイネーブルビットがセットされ、 かつRAM7クセス時またはチェックサムレジスターへ 18ビットモードで書き込み原因中に、パリティーエラー が、マイクロプロセッサーインタフェースに検出されると、 セットされる。
- ビット2 <u>ポート人パリティーエラー</u>。 ポート人パリティーエラー がセットされ、かつ、いかなるRAMアクセス時、またチ ェックサムレジスターへの書き込み時に、パリティーエラ ーがポート人インタフェースに検出されると、セットされ る。
- ビット3 <u>ポートBパラレルパリティーエラー</u>。パリティーチップ として視点されたチップが、パリティー修正モードになく、 かつ、パリティーSynt 信号が真のとき、非ぜ口の結果が 彼出されると、セットされる。また、データがポートBへ 読み込まれ、収力肉のパファーで読み返されたデータが一 致しない場合はいつでも、セットされる。
- ビット4ー7 <u>ポートBバイトロー3パリティーエラー</u>。 ポートBサイ ドでRAMより読み出されたデータが不良パリティーを有 するときは余に、セットされる。

レジスターアドレス4。このレジスターはりセット信号によるか、リセットビ ットへ書き込むことによって、クリヤーされる。データ販送コントロールレジス ターのイネーブルデータ転送ビットは、このレジスターに書き込みをしようとす る町に、リセットされていなければならない。そうでなければ、書き込みは無限 される。

ビット0-4 RAM X ワードアドレス ビット5 RAM X フル ビット6-7 不使用

RAM Y アドレスレジスター(読み込み/書き込み)

レジスターアドレスち。このレジスターはリセット信号によるか、リセットビ ットへ書き込むことによって、クリヤーされる。データ転送コントロールレジス ターのイネーブルデータ転送ビットは、このレジスターに書き込みをしようとす る前に、リセットされていなければならない。そうでなければ、書き込みは無限 される。

ビットロー4 RAM Y ワードアドレス ビット5 RAM Y フル

ビットミー7 不使用

Fifa データレジスター(読み込み/書き込み)

レジスターアドレス8。データ転送コントロールレジスターのイネーブルデー タ転送ビットは、このレジスターに書き込みをしようとする我に、リセットされ ていなければならない。そうでなければ、書き込みに無視される。データ転送コ ントロールレジスターのポートAよりポートBビットは、このレジスターを要き 込むまえにセットされなければならない。そうしなければ、RAMコントロール は、置分されるが、データは、RAMに書き込まれない。一貫性をもたせるため に、ポートAよりポートBは、このレジスターを読み込む方に、リセットされる ことが好きしい。

ビットローブはア!fu データである。マイクロプロセッサーは、このレジスタ ーを読み込むかまたはこのレジスターに書き込むかして、ア!fu にアクセスをす る。RAMコントロールレジスターは、あたかもアクセスがポートAを用いたが

なく、更好される。チップが18ビットのCPUインタフェースで構成されると、 豊上位バイトはポート人 0−7データラインを用い、各ポート人アクセスは、 ポート人バイトアドレスを2だけ輝分する。

ポートAチェックサムレジスター(読み込み/書き込み)

レジスターアドレス7。このレジスターはリセット信号によるか、リセットビ ットへ書き込むことによって、クリヤーされる。

ビットロー7はチェックサムデータである。チップは、ボートAアクセスの全 てにつき、18ビットのチェックサムを累積する。チップが18ビットCPUイ ンタフェースと共に構成されていれば、登上位パイトはボートA ロー7のデー タラインで説める。6し、データがこのレジスターに直接、書き込まれると、現 在の内容に上書きされず、現在の内容に追加される。データ転送コントロールレ ジスターのチェックサムイネーブルビットは、このレジスターに書き込むために は、セットされていなければならず、読み込むためには、リセットされていなけ ればならない。

<u>FIFOf, Joja754</u>

一般には、1110チップは、データ伝送を可能とするため、データ転送コン フィギュレーションレジスターおよびコントロールレジスターに書き込むことに よって、また完了ステイタスをチェックするために、低写の放了時、データ転送 ステイタスレジスターを読み込むことによって、プログラムされる。通常、デー タ転送自身は、ポート人とポートBのハンドジェイクをイネーブルにして、実行 される。この場合、データ転送自身は、他のいかなるマイクロプロセッサーとの 対話もなしで、実行されるべきである。いくつかのアブリケージョンでは、ポー ト人ハンドジェイクは、イネーブルされず、F110データレジスターを振り返 し、書き込みまたは読み込むことによって、マイクロプロセッサーが110を 働たすかまたは空にすることが必要である。

1110チップはいかなるパイトカウントの情報も持っていなので、このチッ プ内のどのレジスターを扱むことによっても、どのデータ転送が発了したと示す ことは不可能である。データ転送が完了したかどうかの決定は従ってこのチップ 外の他の回路によってなされなければならない。

fdefine PORT_B_TO_RAM_Y(fife)((fife->ram_access_control)& 0x08)

- conflg_data これはコンフィギュレーションレジスターへ書き込まれるデー タである。
- catrol_data これはデータ転送コントロールレジスターに書き込まれるデー タである。データ転送が、ボート人とボートBのハンドシェイ タを用いて、自動的に実行される場合、両方のデータ転送イネ ーブルビットはこのパラメーターでセットされなければならな い。

(FIFO->config = config_data | FIFO- REST: /*Set

Configuration value & Resot*/

PIPO->control = control-date & (~PIFO-PORT-ENABLES); /*Set everything but enabols*/ FIFO->control = control-date : /*Set date transfer

enables*/

特表平5-502525 (25)

次のC言語ルーチンは、パリティーFIFOチップがどのようにプログラムさ れるかを示す。これらのルーチンは、次の気定に基づく:ポート人およびマイク ロプロセッサーボートがシステムマイクロプロセッサーと接続されていて、16 ビットの大会なコードを戻しているが、ハードウェアはFIIoチップを長ろる ビットのレジスターとしてアドレス役定する。 struct FIF0-regs { unsigned char cosfig. al. a2. a3; unsigned char coafig. bl. b2 b3; unsigned char status. cl. c2, c3; unsigned thar res_access _control. dl. d2, d3: maigned that ran.X.addr. el. e2. e3: unsigned thar res-Y-addr, fl. f2. f3: unsigned long data; unsigned int checksun, h1;): #define FIP01((strunt FIP0_ress+)FIP0_BASE_ADDRESS) #define FIFO_RESET 0x80 #define FIPO-18 BITS 0x80 Adefine FIFO_CARRY_WEAP 0x40 #define FIFO_PORT_A_ENABLE 0x01 #define FIFO_PORT_B_ENABLE 0102 Idefine PIPO_PORT_EVABLES 0x03 #defice PIPO_PORT_A_TO_8 0x08 Idefine PIPO_CENCKSLM_BNABLE 0x03 Idefine PIPO-DATA-IN-RAM OxOL Adefine FIFO_PORCE-RAN_FULL 0x20 Idefine PORT_A_TO_PORT_B(fifa)((fifa-> control)& 0x04) fdefine PORT_A_BYTE_ADDRESS(fife)((fife->ram_access_control)& 0x03) #define PORT_A_TO_RAM_Y(fife)((fife->ram_access_control)& 0x04)

FIPO->controls---PIPO-PORT-ENABLES: /*Disable Ports A & B */ ((CPORT_A_TO_PORT_BCPIEQI)) { IT (PORT_A_TO_BAN_YCPIPO)) (PIF01->ram_Y_addr = PIP0_POBCE_RAM_FULL: /* Set RAW Y full*/ } else PIFOI->ram_X_addr = PIFO_PORCE_RAM_PULL:/#Set RAN X full*/ FIF01->control | . FIF0_PORT_B_ENABLE: /* Re-Enable Cort 64/ 1 cise (If (PORT_B_TO_RAW_Y(PIFO)) { PIPO1->ran_Y-addr = PIFO_PORCE_RAM_PULL:/* Set RAN Y full#/ -} eise FiF01->rnm_X_addr = FiF01_PORCE_RAM_PULL:/*Set RAN X full#/ PIFOI->control | = PIFO_PORT_A_ENABLE: /* Re-Enable Port A#/ ł 3 /*********************** 次のルーチンは、データ転送装了時、FIIo中に豊つの半端パイトが残った かを、戻している。 int PIPO_count_odd-bytes O

ist sumber_odd-bytes :

-25-

sumber_odd_bytes=0: If (FIFO->status & FIFO_DATA_IN_PAND 4 IF CPORT_A -TO_PORT_B(PIPO1)) (number_odd_bytes = (CPORT_A_BYTE_ADDRESS(PIPO1)); IT (PORT-A -TO-RAM-YCPIPOL)) number_edd-bytes + = (FIF01->ram_Y_addr)* 4; else number-odd-bytes + = (P[F0]->ram-Y-addr)+4: 3 else ((FOPORT_B _TO_RAM_Y(FIF01)) aumber_odd_bytes + = (F1F01->ram-Y_addr)+4; else number-odd-bytes + = (PiPO)->ram_X-addr)+4: ł 3 return(number-odd-bytes): ١

次のルーチンは、チップのマイクロプロセッサーインタフェースモテストする。 まず、第一の8個のレジスターを書き込み読み込む。そして1、0およびアドレ スパターンをRAMに書き込み、読みとってチェックする。 テストは、故障したレジスターのアドレスを各ビットが表すビットングニフィ カントエラーコードを戻す。 ピット0ーコンフィギュレーションレジスター故障 ピットしニコントロールレジスター故輝 ビット2=ステイタスレジスター放肆 ビット3=RAMアクセスコントロールレジスター故障 ビットチーネス州 Xアドレスレジスター故障

```
/wnow test Ram data & checksum registers
        test is throughout Ran & then test 0s#/
        for(test_data =-1: test_data |=1: test data ++) {/*test
        for ist Os#/
       FIF01->config = FIF0_RESET | FIF0_16_BITS:
       FIF01->config = FIF0_PORT_A_T0_B;
       for(i=0; iCRAM-DEPTH; i++) /*write data to EAN*/
       P(PO1->data = test_data;
       FIF01-12control = 0:
       for(1=0: (<RAM_DEPTH; I++)
       if(FIF01->data ! = test_data)error | =j: /#read & chech data#/
    if(FIF01->checksum)error | = 0x80: /*checksum should = 0*/
   /*now test Ram data with address mattern
   uses a different pattern for every bytes#/
    test data= 0x00010203: /#address pattern start#/
   PIRO1->config = PIPO_RESET | FIFO_16_BITS |
FIFO-CARRY-WARP:
   FIPO1->control + FIPO_PORT_A_TO_8
PIFO-CHECKSUM-ENABLE:
   for(1=0: ICRAN_DEPTH; 1++) {
         FIFOI->data = test_data: /*write address pattern*/
         test.data + = 0x04040404:
   1
```

test dais= 0x00010203: /#address pattern start#/ FIF01->control * FIF0-CHECKSLM_ENABLE; for(i=0; idRAM_DEPTH; i++) (if (PIFO->status] - PIFO-DATA-IN-RAID error | =0x04: /*should be data in ram*/

特表平5-502525 (26) ビット5=RAM ソアドレスレジスター故障

ビット6=データレジスター故障 ビットアニチェックサムレジスター故障 idefine RAK_DEPTH 64 /*number of long words in Fifo RAM*/ reg - expected_ data[6] = {0x7F. 0xFP. 0x00. 0x1F. 0x3P. 0x3F } ; char PIFO-sprocessor-interface-testO unsigned long test data; char* register_add; int I: char j. error: PIPOI->config = FIPO-RESET: /*reaet the chip*/ error-0: register_addr *(char*)PIF01: j=1: /#first test registers 0 thru 5#/ for (i=0: i(8:i++) { *register-addr=0xPP: /*write test data*/ if(*register_addr[*reg-expected_dats[])orror [*j; \$register_addr=0: /#write 0s to registers#/ if(*register_addr)error [=j: *register-addr=0xFF; /*write test data again*/ if(#register_addr[=reg_expected_data[i])error [=j; FIF01->config = FIF0-RESET: /*reset the chip*/ if(*register_addr)error [=]: /*register should be 0*/ *register_addr ++; /*go to next data register*/ Kel:

if(FIFO->data | = test_data)error | -]: /*read & chech address pattern*/

test_data + = 0x04040404; ¥

ł

ł


ł


if(FIF01->checksum | =0x0102) error | =0x80; /#test checksum of address pattern#/


PIPOJ->config=FIPO_RESET | FIPO_15-BITS: /*inhibit carry wrap*/ FIF01->checksum = 0xFEFE; /swrite adds to checksum #) if(FIF01->checksum)error | =0x80: /*checksum should be 0*/ return(error);


-26-

待表平5-502525(**27)**












-27-

特表平5-502525 (28)












FIG.-7B


-28-

特表平5-502525 (29)














-29-

特表平5-502525(30)

| 手 続 補 正 書(方式) |
|--|
| 4.12.10 ^上 平成 牟 月 日 |
| 特許庁長官 麻 生 波 殿 、 |
| ・ 1. 準件の表示 平成 2 年特許顧賞 5 2 9 8 8 号 (PCT/US 9 0 / 0 4 7 1 1) |
| 2.発明の名称 並列入出力ネットワーク・ファイル・ サーバ・アーキテクチャ |
| 3. 捕正をする者 |
| 事件との関係 出 顧 人 |
| 名 称 オースペックス システムズ インコーポレイテッド |
| 4.代 理 人 |
| 住所 東京都千代田区丸の内 3.丁目 3 香 1 号 電話(代) 3211-8741 |
| ふみ会、 氏名(5995)弁理士中村 お にに変え したがな |
| 5. 補正命令の日付 平成4年11月17日 |
| &.補正の対象 特許法第184条の5第1項の 規定による音面の出職人の働 |
| 代理権を証明する書面 弊 許 疗 |
| 図 道 の 翻 訳 文 (-4.12.1 1) |
| 7.補正の内容 別紙のとおり |
| 図面の翻訳文の浄書(内容の変更なし) |

.

| 1. 61.4.8- | MATHE A | COSF 15/16 364/200 | Contrational Applement Ito p | CT/0590/04211 |
|-------------|------------------|--|---|-------------------------|
| Attenting t | a halperidential | Patient Chronologram EPC or to page that | terinis by Bhars south, subjects all 1 | |
| ZPĊ | (5) 1 | CO6F 15/16 | | |
| 0.6. | | 364/200 | | |
| a outras | ELAPCH4D | | | |
| Charlestow | | Stream Decision | Classifications Rendmits | |
| | | | | |
| D.S. | | 364/200,900 | | |
| | | Generation fourtais offer to the front that such Documents | ten fromen Der einenstehn ern fecturer in Die Pitte Bestehet * | |
| | | | | |
| | | POSILI TO OF HELEVANT IS | | |
| · | Cleine | ti Dooumen, 11 with failletine, and t opp | represe, of the original passages " | Retreat in Cisto A |
| ۷ ۲ | US,A | 4,897,781 (CHANG) See the entire document | 30 January 1990 rt. | 1-8 |
| ¥ 7 | US,A | 4,887,204 (JOHRSON) See the entire documen | 12 December 1989 st. | 1-8 |
| Y | US , A | 4,819,139 (SHIPLEY) See the entire document | | 1-8 |
| Y | US,A | 4,710,858 (COCCE) See the entire documen | Q1 December 1987 st. | 1-6 |
| | | | | |
| • 6,000 | of spanse of | aliad discontrits; 15 | | Per international films |
| | | for persons state of the set which is not | discriment. | |
| | dele . | al periode en el site de entreteriori | | ness the classed tra |
| · * # | | na firm tottle er prede digtelet ar | | anto; the defined for |
| | | i 19 ge and distingent, with antifallies of | Contract to performed to method | a an anne aller far |
| | | ad garan ka sha inda agtiyangi Allang data kut. Mg dina cinamad | a the pit | , |
| | | de date staaraad | | وكسية الجاجو و |
| IN. CENTS | | want of the International Second | Date of institut at the later automat | Annual Descent 5 |
| | | | 24 JAN 19 | |
| X) N | NAME A PR | 1990 | | |
| | d Baurshapp A | - phases I | Simplers of Antonina Office 10 | |
| | | | Perrice La | |

第1頁の続き アメリカ合衆国 カリフオルニア州 95070 サラトガ モンタル パウチャー ローレンス ピー 仓発 明 者 ヴオ ハイツ ドライヴ 20605 アメリカ合衆国 カリフオルニア州 94022 ロス アルトス モ の免 明 者 ピッツ ウイリアム エム ーラ ドライヴ 780 アメリカ合衆国 カリフオルニア州 95133 サン ホセ ソルト 明者 プライトマン ステイーヴン ወች レイク ドライヴ 775 イー •

-30-

١

(12) **公開特許公報(A)** (11) 特許出願公開番号

(19)日本国特許庁(JP)

...

特開平5-181609

(43)公開日 平成5年(1993)7月23日

 (51)Int.Cl.⁵
 識別記号
 庁内整理番号
 FI
 技術表示箇所

 C06F
 3/06
 301
 Z
 7165-5 B
 技術表示箇所

審査請求 未請求 請求項の数 1

平成4年(1992)1月6日

特願平4-333

(21)出願番号 (22)出願日 (全4頁)


 (71)出願人 000004237
 日本電気株式会社 東京都港区芝五丁目7番1号
 (72)発明者 平井 秀生 東京都港区芝五丁目7番1号 日本電気株式 会社内
 (74)代理人 弁理士 若林 忠

(54)【発明の名称】パーソナルコンピュータシステム

(57)【要約】

【目的】 複数の磁気ディスク装置を複数のパーソナル コンピュータで共用できるパーソナルコンピュータシス テムを提供する。

【構成】 複数の磁気ディスク装置8~12を、それら の全記憶領域を記憶領域とする1個の仮想磁気デイスク 装置とみなして制御する磁気ディスク制御機構6と、仮 想磁気ディスク装置の記憶領域のパーティションごとに 指定する各パーソナルコンピュータ1,2,・・・のア クセス権を管理するパーティション・コントロール・テ ーブル7とを備えた磁気ディスク共有装置3を有し、各 パーソナルコンピュータはそれぞれのアクセス権にした がって仮想磁気ディスク装置にアクセスする。



特開平5-181609

【特許請求の範囲】

2 .

【請求項1】 複数のパーソナルコンピュータと複数の 磁気ディスク装置を含むパーソナルコンピュータシステ ムにおいて、

1

前記複数の磁気ディスク装置を、該複数の磁気ディスク 装置の全記憶領域をその記憶領域とする1個の仮想磁気 ディスク装置とみなして制御する磁気ディスク装置の制 御手段と、当該仮想磁気ディスク装置の記憶領域におけ る前記複数のパーソナルコンピュータそれぞれの利用可 能な権利を管理するセキュリティ管理手段とを備えた磁 10 気ディスク共有装置を有し、

前記複数のパーソナルコンピュータはそれぞれ利用可能 な前記権利にしたがって前記仮想磁気ディスク装置にア クセスすることを特徴とするパーソナルコンピュータシ ステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数のパーソナルコン ピュータと複数の磁気ディスク装置を含むパーソナルコ ンピュータシステムに関する。

[0002]

【従来の技術】従来、パーソナルコンピュータシステム における磁気ディスク制御装置は1個の論理磁気ディス ク装置に対して1個の物理磁気ディスク装置しか対応で きず、上位ソフトウェア(オペレーティングシステム) の磁気ディスク管理も同様となっている。

【0003】また、磁気ディスク装置を複数のパーソナ ルコンピュータで共用できなかった。

[0004]

【発明が解決しようとする課題】上述した従来の磁気デ ィスク制御装置は、1個の論理磁気ディスク装置に1個 の物理磁気ディスク装置しか対応できない仕様となって いるため、1個の磁気ディスク装置の容量を超えるデー タを扱うことができないという欠点があり、また磁気デ ィスク装置を複数のパーソナルコンピュータによって共 用することができないという欠点があた。

【0005】本発明の目的は、複数の磁気ディスク装置 の全記憶領域をあたかも1個の磁気ディスク装置の記憶 領域として個々のパーソナルコンピュータからアクセス することにより、一台の磁気ディスク装置の容量を超え 40 る大きさのデータを扱うことを可能にするとともに、個 々のパーソナルコンピュータのアクセス権を管理しつ つ、複数のマイクロコンピュータによって複数の磁気デ ィスク装置を共用することのできる磁気ディスク制御装 置を有するマイクロコンピュータシステムを提供するこ とである。

[0006]

【課題を解決するための手段】本発明のパーソナルコン ピュータシステムは、複数の磁気ディスク装置を、それ 2

とする1個の仮想磁気ディスク装置とみなして制御する 磁気ディスク装置の制御手段と、その仮想磁気ディスク 装置の記憶領域における複数のパーソナルコンピュータ それぞれの利用可能な権利を管理するセキュリティ管理 手段とを備えた磁気ディスク共有装置を有し、複数のパ ーソナルコンピュータはそれぞれ利用可能な権利にした がって仮想磁気ディスク装置にアクセスする。

[0007]

【作用】個々のパーソナルコンピュータにとり、複数の 磁気ディスク装置の全記憶領域をあたかも1個の磁気デ ィスク装置の記憶領域であるかのようにアクセスするこ とを可能とし、その1個の仮想磁気ディスク装置の記憶 領域に対する複数のパーソナルコンピュータそれぞれの 利用可能な権利は個々のマイクロコンピュータごとに指 定され管理される。

[0008]

【実施例】次に、本発明の実施例について図面を参照し て説明する。

【0009】図1は本発明の、磁気ディスク共用装置を 20 含むパーソナルコンピュータシステムの一実施例の構成 を示すブロック図である。

【0010】図1において、パーソナルコンピュータ本 体1,2,・・・はインタフェースボード4,5,・・ ・を介して磁気デイスク共用装置3に接続されている。 また、磁気ディスク共用装置3には磁気ディスク装置8 ~12が接続されている。磁気ディスク共用装置3は、 磁気ディスク制御機構6とパーティション・コントロー ル・テーブル7から構成されている。

【0011】パーソナルコンピュータ1,2,・・・か ら磁気ディスク装置8~12へのアクセス要求は、磁気 30 ディスク用インタフェースボード4,5,・・・を通じ 磁気ディスク制御機構6に通知され、磁気ディスク制御 機構6において磁気ディスク装置8~12にまたがる仮 想的な磁気ディスク装置に対するアクセス要求に変換さ れる。以上の処理によりパーソナルコンピュータ本体か らは、磁気ディスク装置8~12を、磁気ディスク装置 8~12の全記憶領域を自らの記録領域とする仮想化さ れた一つの磁気ディスク装置として扱うことが可能とな る。

【0012】セキュリティ管理は、上述の仮想磁気ディ スク装置の記憶領域を区分けし、区分けされた各部分 (パーティションと云う) に、個々のパーソナルコンピ ュータごとの利用可能な権利を設定し、不正なアクセス を防ぐためのもので、パーティション・コントロール・ テーブル7を作成して行われる。パーティションへのア クセス権には、R(読み出し)、W(書き込み)、C (作成)、D(消去)、X(実行)がある。 【0013】図2はパーティション・コントロール・テ ーブルの例である。パーソナルコンピュータ1は、パー ら複数の磁気ディスク装置の全記憶領域をその記憶領域 50 ティション1に対し読み出し、書き込み、作成、実行が

特開平5-181609

可能であり、パーテイション2に対し読み出し、書き込 みが可能であり、パーテイション3に対し読み出しが可 能である。パーソナルコンピュータ2は、パーテイショ ン1に対し読み出し、書き込み、作成、実行が可能であ り、パーティション3に対し読み出しが可能である。パ ーソナルコンピュータ3は、パーティション1に対し読 み出し、書き込み、作成、実行が可能であり、パーティ ション2に対し読み出しが可能である。上記セキュリテ ィ管理手段により、パーソナルコンピュータからの利用 の許されていない不正なアクセスを防止することが可能 10 である。 となる。

3

[0014]

【発明の効果】以上説明したように、本発明の磁気ディ スク共用装置を有するパーソナルコンピュータシステム は、複数の磁気ディスク装置の全記憶領域をあたかも1 個の磁気ディスク装置の記憶領域として個々のパーソナ ルコンピュータからアクセスし、かつ各パーソナルコン ピュータのアクセス権を管理することにより、1個の磁 気ディスク装置の記憶容量を超える大きさのデータを扱 4


うことを可能にするとともに、複数のマイクロコンピュ ータにより複数の磁気ディスク装置を共用することを可 能にし、データを個々のパーソナルコンピュータで保管 することなく一括して管理することができる効果があ る。

【図面の簡単な説明】

【図1】本発明のパーソナルコンピュータシステムの一 実施例である。

【図2】パーティション・コントロール・テーブルの例

- 【符号の説明】
- パーソナルコンピュータ本体1 1
- パーソナルコンピュータ本体2 2
- 3 磁気ディスク共有装置
- 4~5 インタフェースボード
- 磁気ディスク制御機構 6
- 7 パーティション・コントロトロール・テーブル
- 8~12 磁気ディスク装置



【図1】



(4)

| עֿבּלַּדִיּדי וּא | コンビューヲ名 | アクセス権 |
|-------------------|----------------------|-------|
| ג -דֿראַב | A" -Ythayt 2-91 | RWCX |
| | A" -Ythick 1-92 | RWCX |
| | A" -YtBJyt 1-93 | RWCX |
| л" -таўзу2 | A" -Yt#772 1-91 | RW |
| | パーツナル コンピ1-93 | R |
| N° −74ÿ∃>3 | A* - Yナルコンと* 1-91 | R |
| | R"-YT#372" 1-92 | R |
| እ° −ティỳ∃ンn | 1 | : |

(R:読みだし可 W:書き込み可 C:作成可 X:実行可)

⁽¹²⁾公開特許公報(A)

(19)日本国特許庁(JP)

£ .

特開平7-20994

(11)特許出願公開番号

(43)公開日 平成7年(1995)1月24日

| (51) Int. C 1.6 | | 識別記号 | 庁内整理番号 | FI | 技術表示箇所 |
|-----------------|-------|-------|-----------|----|--------|
| G 0 6 F | 3/06 | 301 B | | • | |
| | 12/08 | 320 | 7608-5 B | | |
| | 13/12 | 330 T | 8133— 5 B | | |


| | 審査請求 未請求 請求項の数 9 | OL | (全21頁) |
|----------|------------------|-------|--|
| (21)出願番号 | 特願平5-162021 | (71)出 | , , |
| (22)出願日 | 平成5年(1993)6月30日 | | 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地 |
| | | (72)発 | 明者 二宮 龍也 神奈川県小田原市国府津2880番地 株式会 |
| | | (72)発 | |
| | | | 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 |
| | | (72)発 | 神奈川県小田原市国府津2880番地 株式会 |
| | | (74)代 | 社日立製作所ストレージシステム事業部内 理人 弁理士 武 顕次郎 |
| | | | 最終頁に続く |

(54)【発明の名称】記憶システム

(57)【要約】

【目的】 大形計算機の記憶システムで、システム規模 を容易に拡張変更でき、システムの縮退及び活線挿抜に よる保守を可能とする。

【構成】 上位CPUと接続される複数のホストアダプ タ(上位側インタフェース)1と、アレイディスク5と 接続される複数のディスクアダプタ(記憶装置側インタ フェース)2と、これらのアダプタに共用される一時記 憶用キャッシュメモリ3とは、これらアダプタ及びキャ ッシュメモリに共用されるコモンバス4上に挿抜自在に 取り付けられる。規模を拡大するには、必要な数だけこ れらアダプタ1,2及びキャッシュメモリ3を付加する だけでよい。アダプタ1,2,キャッシュメモリ及びコ モンバスは二重化され、障害時の縮退運転を可能とし、 また各アダプタ及びキャッシュメモリとコモンバスとの 結合部は、活線挿抜可能としシステム無停止で保守点検 部品交換を可能とする。 【図1】



【特許請求の範囲】

【請求項1】 上位装置に対するインタフェースを構成 する複数の上位側接続論理装置と、記憶装置と、前記記 憶装置に対するインタフェースを構成する複数の記憶装 置側接続論理装置と、前記複数の上位側接続論理装置及 び前記複数の記憶装置側接続論理装置間で転送されるデ ータを一時記憶するキャッシュメモリ装置とを有する記 憶システムにおいて、前記複数の上位側接続論理装置, 前記複数の記憶装置側接続論理装置、及び前記キャッシ ュメモリ装置は、これらの装置に共用されるコモンバス 10 により相互に接続されるように構成したことを特徴とす る記憶システム。

1

【請求項2】 前記複数の上位側接続論理装置,前記複 数の記憶装置側接続論理装置、及び前記キャッシュメモ リ装置は、いずれもモジュールで構成し、前記モジュー ルは、それぞれ、前記コモンバスに対し挿抜自在に取付 けられるように構成したことを特徴とする請求項1記載 の記憶システム。

【請求項3】 前記コモンバスは、プラッタ上に配設さ れ、前記上位側接続論理装置,前記複数の記憶装置側接 20 **続論理装置,及び前記キャッシュメモリ装置を構成する** モジュールの各々は、前記プラッタに対し挿抜自在に取 付けられるように構成したことを特徴とする請求項1ま たは2記載の記憶システム。

【請求項4】 前記上位側接続論理装置,前記記憶装置 側接続論理装置,前記キャッシュメモリ装置,及び前記 コモンバスは、いずれも少なくとも二重化されており、 前記上位側接続論理装置, 前記記憶装置側接続論理装 置、前記キャッシュメモリ装置、及び前記コモンバスの 一方により縮退運転が可能となるように構成したことを 30 特徴とする請求項1ないし3のいずれか1記載の記憶シ ステム。

【請求項5】 前記二重化された上位側接続論理装置、 記憶装置側接続論理装置、キャッシュメモリ装置は、い ずれも活線挿抜ができるように構成したことを特徴とす る請求項4記載の記憶システム。

【請求項6】 前記記憶装置は、二重化された電源部を 備えたことを特徴とする請求項1ないし6のいずれか1 記載の記憶システム。

【請求項7】 前記記憶装置は、複数の小形記憶装置を 40 ホストアダプタ及びディスクアダプタにそれぞれ専用線 組み合わせたアレイ記憶装置で構成したことを特徴とす る請求項1ないし3のいずれか1記載の記憶システム。 【請求項8】 前記キャッシュメモリ装置は、キャッシ ュメモリ本体を持ち、前記コモンバスに直接取り付けら れるキャッシュメモリモジュールと、キャッシュメモリ を持つ増設用のキャッシュユニットとを有しており、前 記キャッシュユニットは、前記コモンバスに直接挿抜自 在に取り付けられる増設用のキャッシュポートパッケー ジを介して接続されるように構成したことを特徴とする 請求項1~7のいずれか1記載の記憶システム。

特開平7-20994

2

【請求項9】 前記上位側接続論理装置及び前記記憶装 置側接続論理装置は、それぞれ、二重化されたマイクロ プロセッサを有し、両マイクロプロセッサによりデータ の比較チェックを行なうように構成したことを特徴とす る請求項1ないし8のいずれか1記載の記憶システム。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、大形計算機システムや ネットワークシステム等に接続される磁気ディスク装

置、磁気テープ装置、半導体記憶装置、または光ディス ク装置等の記憶装置を制御する記憶制御装置を含む記憶 システムに係り、特に、システムの拡張性が高く縮退運 転や活線挿抜対応の可能な記憶システムに関する。 [0002]

【従来の技術】従来、大形計算機に接続される記憶シス テムとして、例えば特開昭61-43742号公報に記 載されているように、上位装置(CPU)に対するイン タフェース(ホストアダプタ),キャッシュメモリ,及 び磁気ディスク装置等の記憶装置に対するインタフェー

ス (ディスクアダプタ)の相互間をホットライン (専用 線)で接続しているものが知られている。 【0003】図20は、従来の記憶システムの構成の概 要を示す図である。同図において、201-1~201 nはそれぞれ複数の上位ホスト(CPU)に接続される ホストアダプタ(対上位論理モジュール)、202-1 ~202-nは、共有の大形ディスク装置205に接続 されるディスクアダプタ(記憶媒体接続用論理モジュー ル)、203は、複数のホストアダプタに共有のキャッ シュメモリ、206は同様に共有の管理メモリである。

従来装置では、各ホストアダプタ201-1~201nとキャッシュメモリ203の間、キャッシュメモリ2 03と各ディスクアダプタ202-1~202-nの 間、各ホストアダプタ201-1~201-nと管理メ モリ206の間、並びに管理メモリ206と各ディスク アダプタ201-2~201-nの間は、それぞれ別々 のホットライン207-1~207-n及び208-1 ~208-nによって接続されている。また、これらの ホストアダプタ及びディスクアダプタの監視及び保守を 行なう保守用プロセッサ(SVP、図示せず)も各々の

を介して接続されている。

[0004]

【発明が解決しようとする課題】上記従来技術では、上 位装置に対するホストアダプタ(対上位接続論理モジュ ール)と、記憶装置に対するディスクアダプタ(対記憶 媒体接続論理モジュール)と、キャッシュメモリ(キャ ッシュメモリモジュール)との各間がホットラインで接 続されているため、装置構成が複雑になると共に、ホス トアダプタ、キャッシュメモリ、ディスクアダプタ、デ 50 ィスク装置等、装置としての拡張性に乏しくいわゆるス ケーラブル(拡張及び縮小自在)なシステム構成が得ら れなかった。また、システムを多重化することにより障 害発生時等に縮退運転(2台のうち1台を停止し他の1 台だけで運転するなど)や活線挿抜対応(システムを動 作したままで基板や回路の部品等を挿しかえるなど)を 可能とすることがなにも配慮されておらず、このため、 障害発生時の部品交換やシステムの制御プログラムをグ レードアップするときには、システムを一時停止し対応 しなければならない等の問題があった。

3

【0005】従って、本発明の目的は、上記従来技術の 10 問題点を解決し、コモンバス方式を採用することによ

り、システム構成(規模)に応じてホストアダプタ,記 憶装置アダプタ等の各論理モジュールやキャッシュメモ リ及び記憶媒体を接続することでスケーラブルなシステ ムを実現することができるようにすると共に、各論理モ ジュール,記憶媒体及びコモンバスの多重化により、縮 退運転と各論理モジュール及び記憶媒体の活線挿抜対応 とを可能とし、無停止で保守することができる記憶シス テムを提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するた め、本発明は、上位装置に対するインタフェースを構成 する複数の上位側接続論理装置と、記憶装置と、前記記 憶装置に対するインタフェースを構成する複数の記憶装 置側接続論理装置と、前記複数の上位側接続論理装置及 び前記複数の記憶装置側接続論理装置間で転送されるデ ータを一時記憶するキャッシュメモリ装置しを有する記 憶システムにおいて、前記複数の上位側接続論理装置, 前記複数の記憶装置側接続論理装置,及び前記キャッシ ュメモリ装置は、これらの装置に共用されるコモンバス により相互に接続されるように構成する。

【0007】前記複数の上位側接続論理装置,前記複数 の記憶装置側接続論理装置,及び前記キャッシュメモリ 装置は、いずれもモジュールで構成し、前記モジュール は、それぞれ、前記コモンバスに対し挿抜自在に取付け られるように構成する。

【0008】前記コモンバスは、プラッタ上に配設され、前記上位側接続論理装置,前記複数の記憶装置側接 続論理装置,及び前記キャッシュメモリ装置を構成する モジュールの各々は、前記プラッタに対し挿抜自在に取 40 付けられるように構成する。

【0009】前記上位側接続論理装置,前記記憶装置側 接続論理装置,前記キャッシュメモリ装置,及び前記コ モンバスは、いずれも少なくとも二重化されており、前 記上位側接続論理装置,前記記憶装置側接続論理装置, 前記キャッシュメモリ装置,及び前記コモンバスの一方 により縮退運転が可能となるように構成する。

【0010】前記二重化された上位側接続論理装置、記 憶装置側接続論理装置、キャッシュメモリ装置は、いず れも活線挿抜ができるように構成する。 4

【0011】前記記憶装置についても、同様に二重化さ れた電源部を備えることができる。

【0012】前記記憶装置は、複数の小形記憶装置を組 み合わせたアレイ記憶装置で構成することができる。 【0013】前記キャッシュメモリ装置は、キャッシュ メモリ本体を持ち、前記コモンバスに直接取り付けられ るキャッシュメモリモジュールと、キャッシュメモリを 持つ増設用のキャッシュユニットとを有しており、前記 キャッシュユニットは、前記コモンバスに直接挿抜自在 に取り付けられる増設用のキャッシュポートパッケージ

を介して接続されるように構成することができる。 【0014】前記上位側接続論理装置及び前記記憶装置 側接続論理装置は、それぞれ、二重化されたマイクロプ ロセッサを有し、両マイクロプロセッサによりデータの 比較チェックを行なうように構成することができる。 【0015】なお、コモンバス上には、上記上位側接続 論理モジュールとは別の形式の上位側インタフェース や、上記記憶装置側接続論理モジュールとは別の形式の 記憶装置側インタフェースを置き換えたり増設したりす 20 ることもできる。

[0016]

100101

【作用】上記構成に基づく作用を説明する。

【0017】本発明によれば、上位装置に対するインタ フェースを構成する複数の上位側接続論理装置と、記憶 装置と、前記記憶装置に対するインタフェースを構成す る複数の記憶装置側接続論理装置と、これらの装置間で 転送されるデータを一時記憶するキャッシュメモリ装置 (複数の上位側接続論理装置及び複数の記憶装置側接続

論理装置に共有されるキャッシュメモリ装置)とを有す 30 る記憶システムにおいて、前記複数の上位装置側接続論 理装置,複数の記憶側接続論理装置,及びキャッシュメ モリ装置は、これらの装置に共有されるコモンバスによ り相互に接続されるように構成したので、上位側接続論 理装置と記憶装置側接続論理装置とキャッシュメモリの 増設または変更は、単にこれらをコモンバス上に追加し または変更して行くだけでよく、増設によるアップグレ ードが容易に達成できスケーラブルなシステム構成を得 ることができる。

【0018】また、これらの上位側接続論理装置,記憶 装置側接続論理装置及びキャッシュメモリ装置は、モジ ュール化されて、コモンバスの配設されたプラッタに挿 抜(着脱)自在に取り付けるようにしたので、これらの 装置の必要な数量の増設作業も簡単である。

【0019】また、上位側接続論理装置,記憶装置側接 続論理装置、キャッシュメモリ装置,及びこれらの間を 接続するコモンバスは、二重化され、2系統に分けて配 線されているので。これらの装置の一方に障害が発生し たときでも、他方の装置を用いて縮退運転が可能であ る。なお、障害発生時に縮退運転状況を示す情報は、共 50 有メモリに書き込まれる。

【0020】この場合、上位側接続論理装置,記憶装置 側接続論理装置,及びキャッシュメモリ装置は、いずれ も活線挿抜対応のコネクタ部を具備しているので、シス テムを停止することなく保守点検を行なって故障部品の 交換を行なったり、増設用の部品を追加したりすること が可能である。

5

【0021】電源部も二重化され、それにより無停電電 源装置を実現する。

【0022】記憶装置は、複数の小形記憶装置を組み合 わせたアレイ形とされ、これにより従来の大形ディスク 10 装置1台を用いたものに比べてアクセスタイムを短縮で きる。

【0023】キャッシュメモリ装置は、コモンバスに直 接取り付けられるキャッシュメモリモジュール(キャッ シュメモリパッケージ)と、増設用のキャッシュユニッ トとで構成され、増設用のキャッシュユニットは、コモ ンバスに直接挿抜自在に取り付けられる増設用のキャッ シュポートパッケージを介して必要数接続されるように なっているので、簡単に増減することができる。

【0024】異常により、高信頼性の記憶システムを得 20 の一時格納場所であるキャッシュメモリの容量が変化 ることができる。 し、記憶媒体の総容量に対するキャッシュメモリの容量

[0025]

【実施例】以下に、本発明の実施例を図面の図1から図 18により説明する。

【0026】図1は本発明の概念図を示す。図1により、本実施例の概要を説明する。

【0027】1は、対上位CPU(ホスト)接続用論理 モジュールであるホストアダプタ部、2は、対記憶媒体 接続用論理モジュールであるディスクアダプタ部、3 は、両モジュール間で転送されるデータを一時記憶する 30 キャッシュメモリパッケージ (キャッシュメモリモジュ ール)、4はホストアダプタ1、ディスクアダプタ2、 キャッシュメモリパッケージ3の間のデータ転送制御を 司るコモンバス、5は、縦横にアレイ状に配置した記憶 媒体である磁気ディスク群(以下「アレイディスク」と いう) である。ホストアダプタ1は、上位インタフェー ス側のデータ形式及びアドレス形式を記憶媒体インタフ ェース用のデータ形式及びアドレス形式に変換する手段 と、これらを制御管理する二重化したマイクロプロセッ サとを有している。ディスクアダプタ2は、記憶媒体へ 40 データを格納するためのアドレス演算機能と、記憶デー タ保証用冗長データの生成機能と、記憶媒体構成情報を 認識する機能と、これらを制御管理するマイクロプロセ ッサとを有している。

【0028】図1において、上位装置(CPU)から送 られてきた書き込みデータは、ホストアダプタ1からコ モンバス4を介して一度キャッシュメモリパッケージ3 に書き込むことにより上位に終了報告を行い、その後の 空き時間でキャッシュメモリパッケージ3からディスク アダプタ2を経由してアレイディスク5に書き込む。 6

【0029】また、上位装置からのデータ読み出し命令 に対しては、キャッシュメモリパッケージ3上にデータ が存在する場合はアレイディスク5からは読み出さず、 キャッシュメモリパッケージ3上のデータを上位装置に 転送する。一方キャッシュメモリパッケージ3上にデー タが存在しない場合は、アレイディスク5からディスク アダプタ2によりコモンバス4を経由して一度キャッシ ュメモリパッケージ3に書き込まれた後同様にホストア ダプタ1を経由して上位装置へ転送する。

- 【0030】コモンバス4上のホストアダプタ1、ディ スクアダプタ2、キャッシュメモリパッケージ3各々は その接続数を任意に変えることができる。ホストアダプ タ1の実装数を変えれば対上位接続パス数が変化し、上 位ホストに対するデータ転送能力を高めることができ る。ディスクアダプタ2の実装数を変えれば記憶媒体に 対する接続パス数が変化し、記憶媒体に対するデータの 書き込み/読み出しの転送能力を高めることができる。 また、同時に記憶媒体の数も増加することができる。キ ャッシュメモリパッケージ3の実装数を変えればデータ
- の一時福納場所であるキャッシュスモリの各重が変化 し、記憶媒体の総容量に対するキャッシュメモリの容量 の比率を高めることができるので、対上位装置からアク セスするデータがキャッシュメモリ上に存在する確率 (以下「キャッシュヒット率」という)を高める等スケ ーラブルな装置構成を実現できる。

【0031】図2は、図1の概念図の詳細な構成図を示 したものである。図2は、図1の複数台のホストアダプ タ及び複数台のディスクアダプタのうち、それぞれ1台 だけを示し、他は図示を省略している。

こ 【0032】ホストアダプタ1において、6はホストインターフェイスの光信号を電気信号に変換する信号変換部、7は上位データフォーマットをアレイディスク5用フォーマットに変換するフォーマットを変換部である。8はコモンバス4とのデータの授受を司るデータ転送制御部で、内部にパケット転送単位のデータを格納する記憶バッファを内蔵している。9は活線挿抜対応可能な小振幅電流駆動形バスドライバ(以下「BTL」という)である。

【0033】ホストからのデータ転送要求は10のマイ クロプロセッサ(以下「MP」という)に引継がれ、ホ ストアダプタ1内のデータ転送制御は当MP10の管理 下で行われる。

【0034】MP10はMP内の障害発生を検出するな ど高信頼性を確保するために2重化されており、11の チェッカ部で同じ動作をする2重化されたMP10とM P10'を比較チェックしている。

【0035】12はMP10の制御プログラムを格納す るブートデバイスで、このブートデバイス12には書き 替え可能な大容量フラッシュメモリを採用しており、ま 50 たMP10は必要に応じて13のローカルメモリに制御 プログラムをコピーして使用することにより、MP10 のメモリアクセス時間の高速化を実現しており、図中破 線で囲まれた部分29がチャネルアダプタモジュールで あり、ホストアダプタ1には当モジュール29が2回路 搭載してある。

7

【0036】ディスクアダプタ2において、14はアレ イディスクに書き込むデータをセクタ単位に格納するバ ッファメモリ、15はバッファメモリ14の制御及びデ ータ転送制御を行なうデータ制御バッファ部、16はア レイディスク5に書き込むデータを保証するための冗長 10 データを生成する冗長データ生成部、17はアレイディ スク5 (ターゲット)に対するイニシエータ (SCSI のマスタ側インタフェース)である。

【0037】またディスクアダプタ2内のデータ転送制 御は、ホストアダプタ1と同じ構成をとるMP周辺部 (MP10, MP10', チェッカ11、プートデバイ ス12、ローカルメモリ13からなりディスクアダプタ 用の制御プログラムを搭載する)の管理下で行なわれ る。

【0038】アレイディスク5は、図2では4つのディ 20 スク(ターゲット)しか示してないが、実際には1台の ディスクアダプタ2に対し例えば4(横)×4(縦)~ 4(横)×7(縦)つのディスクで構成される。横列は ECCグループ(ErrorCorrection G roup)を構成し、各ECCグループは例えば3つの データディスクと1つのパリティディスクで構成され る。更に、後述のように、このようなアレイディスク5 の1組に対し、二重化されたホストアダプタト二重化さ れたホストアダプタと二重化されたディスクアダプタを 通じて、あるCPUからアクセスできるようになってい 30 る。そして、ホストアダプタの一方に障害が発生したと きには、ホストアダプタの他方もしくはディスクアダプ タの他方を通じて、同じCPUから同じアレイディスク にアクセスすることができる。

【0039】キャッシュメモリパッケージ3において、 18は各アダプタのMP10が共通にアクセス可能で種 々の管理情報を記憶する共有メモリ部、19は共有メモ リ制御部、20はキャッシュメモリ部、21はキャッシ ュメモリ制御部であり、両メモリ制御部19、21は共 にメモリ書き込みデータ保証の為のECC生成回路、読 み出しデータの検査及び訂正回路を内蔵し、キャッシュ メモリパッケージ3全体で最大1GBのキャッシュ容量 を実現しており、装置構成上は2面化して実装してい る。

【0040】キャッシュメモリ容量を更に増設する場合 は、キャッシュメモリパッケージ3の代わりに(また は、キャッシュメモリパッケージ3に加えて)22で示 すキャッシュポートパッケージを実装し、23で示すプ ラッタ(基板差し込み板)間接続ケーブルを介して24 で示すキャッシュユニットに接続し、(すなわち、増設 50 8

ユニット24内のキャッシュメモリには、キャッシュポ ートパッケージ22及びケーブル23を介してアクセス できるように構成され)、これによって、最大8GB2 面までキャッシュ容量を増設することができる。図2で は、キャッシュメモリパッケージ2を2面設けたのに加 えて、キャッシュポートパッケージ22を実装し、これ にケーブル24を介していくつかのキャッシュユニット 24を接続した場合を示している。

【0041】以上述べたホストアダプタ1、ディスクア ダプタ2、キャッシュメモリパッケージ3はコモンバス 4を介してつながっているが、このコモンバス中、25 は各アダプタのMP10が共有メモリをアクセスするた めのマルチプロセッサバス(以下「Mバス」という)、 26は高速データ転送を行う高速1/0バス(以下「F バス」という)である。

【0042】高速 I / Oバス26は通常は64ビット幅 で2系統同時に動作しているが、障害発生時はどちらか 1系統のみでの縮退動作が可能であり、またMバス25 に障害が発生した場合はFバス26のどちらか1系統を 使用して動作可能である。

【0043】更に活線挿抜対応(挿抜の際、挿抜部品の 負荷を小さくして挿抜を行なうことで、システムを稼動 状態のまま挿抜を可能とする)のBTL9をコモンパス 4のインターフェイスにすることで、ホストアダプタ1 に障害が発生した場合、システムは自動的に本障害パス を閉塞し他のホストアダプタのパスを用いてアレイディ スク5に対し対上位(同じCPU)からのアクセスを継 続する。保守員は、システム稼働状態において障害の発 生したホストアダプタ1を取り除き、正常なホストアダ

30 プタ1をシステムに挿入し、27の保守用プロセッサ (以下「SVP」という)から28のLANを介して復 旧の指示を与え、システムは交換されたホストアダプタ 1の動作をチェックし正常であれば閉塞パスを復旧させ ることにより、無停止運転を実現している。なお、図中 LANCは、LAN Controller(SVPイ ンタフェースコントローラ)である。SVP27は、他 のホストアダプタ及びディスクアダプタにも同様に接続 され、監視及び保守が行なわれるようになっている。 【0044】また、各アダプタの制御プログラムに変更

40 がある場合は、SVP27からLAN28を介してブートデバイス12内にある制御プログラムの内容を書き替えることにより無停止のアップグレードが可能である。 【0045】即ち、システムの制御プログラムをアップグレードを実施する場合は、まずホストアダプタ/ディスクアダプタの各モジュールを1モジュールずつ閉塞し、制御プログラムのアップグレードを行い再接続する。以上のように1モジュールずつの制御プログラムの入れ換え操作を繰り返すことにより、系全体の制御プログラム入れ換えが実施される。

【0046】図3は、図2に示した構成図に沿ってデー

9

タの流れとデータの保証を示した図である。

【0047】上位からアレイディスクにデータを書き込 む場合、例えばESCON(光チャネルの商標名、IB M社)から、先ず書き込み先の記憶空間上の物理アドレ ス情報(以下「PA」という)が送られて来た後、デー タ (CKD (Count Key Data) フォーマ ット)+CRCコードが送られてくる。これらの光信号 は信号変換部6で電気信号に変換すると共にパリティを 生成し、フォーマット変換部7ではデータフォーマット をFBA(Fired Blocked Archit 10 ecture)フォーマットに変換すると共にLRC (Longitudinal Redundancy Check, 長手方向冗長度チェック) コードを付加 し、更にPAをデータの一部として取り込んでアレイデ ィスク上の論理アドレス(以下「LA」という)を生成 した後これら総ての情報に対してパリティを付加してF バス26に送られる。

【0048】キャッシュパッケージ3では、Fバス26 からのデータに対して誤り訂正可能なECCを付加して キャッシュメモリ20に書き込む。

【0049】ディスクアダプタ2では、Fバスからのデ ータに対して更にCRCコードが付加され、該データS CSIインターフェースを介してアレイディスク5に送 られ、磁気ディスク装置個々にECCを付加して書き込 みデータを保証している。

【0050】アレイディスク5からのデータ読み出しに おいても同様に、各チェックコードを元に読み出しデー タの検査/訂正を行い信頼性を高めている。

【0051】以上のように、チェックコードはデータの 長さ方向に対してはある長さ毎の水平チェック、データ の垂直(幅)方向に対しては(例えばバイト単位の)垂 直チェックで2重化されており、また転送が行われる領 域間(図中一点鎖線)では当該2重化チェックコードの うち1つを必ずデータとして受け渡すことによりデータ 保証に万全を期している。

【0052】図4は図1で述べたスケーラビリティを実 現するための装置外観図であり、41はアレイディスク を制御する制御ユニット部、42はアレイディスクを実 装するアレイユニット部で、本装置はこの2つのユニッ トで構成される。

【0053】図5は制御ユニット41の実装図で(a) は正面図、(b)は側面図を表わす。51はホストアダ プタ1、ディスクアダプタ2、キャッシュメモリパッケ ージ3を実装する論理架部、52は停電時に揮発メモリ であるキャッシュメモリ部に電源を供給するバッテリ 部、53はキャッシュメモリ増設時にキャッシュユニッ ト24及び増設メモリ用の追加バッテリを実装するキャ ッシュメモリ増設部、54はSVP実装部、55は論理 架に電源を供給する論理架用スイッチング電源、56は アレイディスクの構成(容量)が小規模の場合のアレイ 50 10

ディスク実装部、57はアレイディスク部に電源を供給 するアレイディスク用スイッチング電源、58は両スイ ッチング電源55、57に電源を供給する商用電源制御 部である。

【0054】図6は大容量アレイディスクを構成すると きのアレイユニット部の実装図で(a)は正面図、

(b)は側面図を表わす。

【0055】アレイディスク実装部56は、磁気ディス ク装置を最大112台(8行x7列x2)実装可能であ

り、各磁気ディスク装置に障害が発生した場合の装置の 入れ替えを容易にするために、装置の正面と背面の両面 から挿抜可能となるような実装方式をとっている。 【0056】61はユニット全体の発熱を逃がすための 冷却ファンで、冷却効果を高めると共に、騒音抑止の観 点から小さな冷却ファンを使って小区分化し、床面より

天井へ送風する構造をとっている。 【0057】図7は図5で説明した論理架部の接続方式 図である。

【0058】71はコモンバス4をプリント配線したプ 20 ラッタ(基板の挿し込み用の板)であり、72は各アダ

プタ、パッケージとプラッタ71を接続するためのコネ クタである。

【0059】ホストアダプタ1、ディスクアダプタ2、 キャッシュメモリパッケージ3の間のデータ転送はコモ ンバス4を介して行うため、各アダプタ、パッケージは コネクタ72上の任意のどの位置でも接続可能となり、 ホストアダプタ1の実装数、ディスクアダプタ2の実装 数を自由に変えることができる。

【0060】一方、キャッシュ容量を増設する場合はキ 30 ャッシュメモリパッケージ3をキャッシュポートパッケ ージ22に変えて実装するか、または図7に示すよう に、キャッシュメモリパッケージ3に加えてキャッシュ ポートパッケージ21を実装し、これに、接続ケーブル 23を介してキャッシュユニット43(図2の24に相 当)に接続することにより、もとの2GBの容量に加え て更に最大8GB2面分のキャッシュメモリ容量を拡張 できる。

【0061】図8は図5で示した論理架部の実装イメージ図である。

40 【0062】図8で、コモンバス4は、プラッタ71上 を左右方向にプリント配線されており、このプラッタ7 1に対して、キャッシュポートパッケージ22の基板 (CP)の取付部、キャッシュメモリパッケージ3の基 板(C)の取付部、ホストアダプタモジュールの基板 (H)の取付部、及びディスクアダプタモジュールの基 板(D)の取付部が設けられ、図の矢印84で示すよう に、各基板は、挿抜操作面側から着脱されるようになっ ていて、プラッタ71に差し込まれるとコモンバス4と 電気接続されるものである。

【0063】81は、ホストアダプタ1の基板上の下方

10

11

部に実装されて、対上位インターフェイスを司る光コネ クタ部、82はディスクアダプタ2の基板上の下方部に 実装されて、アレイディスク5と接続するSCSIコネ クタ部、83はキャッシュポートパッケージ22を実装 したときの接続ケーブル23用の接続コネクタ部であ る。85は、キャシュメモリパッケージ3の基板(C) の下方部に取付けたキャッシュメモリ本体(図2のキャ ッシュメモリ20)である。

【0064】各コネクタ部は、障害発生等で各アダプ タ、パッケージを挿抜する際の操作性を向上させるた め、接続コネクタ83を除き、操作面84側へは実装せ ず、プラッタ71の接続側に集中実装している。

【0065】図9は本発明のソフトウエア構成を示した 図である。

【0066】91はホストアダプタ1のブートデバイス 12に書き込まれるチャネルアダプタ制御プログラム (以下「CHP」という),である。また、ディスクア ダプタ2のブートデバイス12に書き込まれるディスク アダプタ制御プログラムのうち、92はアレイディスク 固有の処理およびキャッシュメモリとアレイディスク間 20 のデータ転送制御を受け持つディスクアダプタマスタ制 御プログラム(以下「DMP」という),93はDMP 92の制御管理下でキャッシュメモリ20とアレイディ スク5の間のデータ転送制御を受け持つディスクアダプ タスレープ制御プログラム(以下「DSP」という)で ある。

【0067】ディスクアダプタ2のブートデバイス12 には、DMP92とDSP93の2種類が書き込まれて いるが、装置構成上nセットのディスクアダプタでアレ イディスクにアクセスする場合、そのうちの2セットが 30 DMP92として動作(2重化)し、残るn-2のディ スクアダプタがDSP93として動作する。

【0068】94はSVP27に搭載するSVP制御プ ログラムで、CHP91, DMP92, DSP93を監 視及び保守するとともに、各制御プログラムの更新時は SVP27から更新したいMPの制御プログラムを直 接、または他のMPから当該MPの制御プログラムを更 新することができる。

【0069】図10はデータの流れに基づいた図9で示 したソフトウエア構成の機能分担を示した図である。 【0070】CHP91は、上位からのアドレス形式及 びデータ形式を下位アドレス形式及びデータ形式に変換 し、キャッシュメモリに書き込む。101はセグメン ト、102はブロック、103はアレイディスク5上の 磁気ディスク1台当りに書き込むデータ量を表すストラ イプである。DMP92は、キャッシュメモリ上からス トライプ単位にデータを読み出し、下位アドレスをアレ イディスクの行NO,列NO,FBA,ブロック数に変 換し、DSP93でアレイディスクにデータを書き込 む。 12

【0071】また、DMP92はアレイディスク5の構 成情報も管理している。

【0072】以上のように、各制御プログラムを機能分 担することにより、上位インタフェースをSCSIやフ ァイパーチャネル等に変更する場合はCHP91のみ、 またアレイディスク構成を変更(ディスクの行数/列 数、RAID(Redundant Array In expensive Disk)方式等)する場合はD MP92のみの変更で対応可能であり、ホストアダプタ 1、ディスクアダプタ2の接続変更に合わせて各制御プ ログラムを書き替えることで、スケーラビリティを実現 するとともに、ソフトウエア開発の負荷も軽減してい

る。

【0073】図11はコモンバス4の2重化の考え方と 縮退動作を説明した図である。

【0074】111はコモンバス4の使用権を獲得する ことのできるバスマスタ(MP10を搭載しているホス トアダプタ1又はディスクアダプタ2)、112はバス マスタ111からのアクセス要求を受けるバススレーブ (キャッシュメモリパッケージ)である。

【0075】Fバス26は通常動作状態では64ビット バス(200MB/S)2系統を同時に動作させ400 MB/Sを実現しており、各バス系統はパリティチェッ ク又はタイムアウトで障害を検出可能である。障害発生 時はバスマスタ111は各自縮退状態に入り、残る1系 統を使ってバススレーブをアクセスすると共に、この時 の縮退情報は共有メモリ18上の管理エリアに登録され る。

【0076】またコモンバス内のシステム制御信号(バ スリセット等)は信号線を3重化しており、通常動作時 は3線一致、縮退動作時は2線一致(多数決)方式を採 用することにより信頼性を高めている。

【0077】図12は装置各部位における多重化と縮退 運転を示した図である。

【0078】121は2ポート化されたチャネルパスで あり、ホストアダプタ1にはチャネルアダプタ29が2 モジュール、対上位用のチャネルパスが4パス実装して おり、障害発生時は交替チャネルアダプタ(CHP)、 交替チャネルパスを使用して縮退運転に入る。

40 【0079】122はディスクアダプタ2とアレイディ スク5の間のインタフェースを司るSCSIパスで、1 行の磁気ディスク群に対して別のディスクアダプタ2か らもアクセス可能なように2重化しており、当パスに障 害が発生した場合は交替SCSIパスを使用して縮退運 転に入る。また、アレイディスクマスタ制御を行うDM P92も2重化しており、障害発生時は交替DMP92 を使用して縮退運転に入る。

【0080】共有メモリ18、キャッシュメモリ20も 2重化しており、共有メモリに障害が発生した場合は残 50 るもう一方の使用して縮退運転に入り、キャッシュメモ

リに障害が発生した場合はライトペンディングデータ (キャッシュメモリ上に残っているデータ)をディスク にデステージし障害発生メモリ部位を除いたメモリで縮 退運転を行う。

【0081】アレイディスク5上の磁気ディスクに障害 が発生した場合は、当該磁気ディスクを切り離し予備の 磁気ディスクに修復しながら読み出し書き込み動作を行 う。

【0082】図13は装置の電源系の多重化と縮退運転 を示した図である。

【0083】商用電源制御部58は各々独立したAC入 力で2重化して、論理架用スイッチング電源55及びア レイディスク用スイッチング電源57にそれぞれ供給し ているため、障害発生時はもう片方の商用電源制御部5 8で縮退運転に入る。

【0084】131は上位ホストからの電源ON/OF Fの遠隔制御や商用電源制御部58、両スイッチング電 源等の電源回路を制御する電源制御回路(以下「PC

I」という)である。

用として必要数より2回路多く実装し電源コモンバスを 介して論理架51及びバッテリ52に供給することによ り、当スイッチング電源55が2回路故障しても動作可 能である。

【0086】同様に列単位の磁気ディスク群に供給する にアレイディスク用スイッチング電源57も、冗長運転 用として2回路多く実装し電源コモンバスを介して供給 することにより、当スイッチング電源57が2回路故障 しても動作可能であり、さらに両スイッチング電源5

5、57を2重化するよりも安価な構成に仕上げること 30 ができる。

【0087】また停電時においては、2重化されたバッ テリ52から電源コモンバスを介して論理架内の揮発メ モリであるキャッシュメモリ及びPCI131に供給さ れ、片方のバッテリが故障しても動作可能である。

【0088】図14及び図15はアレイディスクに使用 する磁気ディスク装置単体の記憶容量別にアレイディス クを構成したときのシステム性能を比較した図である。 【0089】図14はそれぞれ異なる磁気ディスク装置 を使用して同一容量のアレイディスクを実現した場合の 40 構成を示しており、項番141が3GBの磁気ディスク 装置(3.5インチ径のディスクを使用)、項番142 が4.0GBの磁気ディスク装置(5インチ径のディス クを使用)、項番143が8.4GBの磁気ディスク装 置(6.4インチ径のディスクを使用)を使用してい る。アレイ構成は、ディスク装置141が14枚のデー タディスクの2枚のパリティディスク、ディスク装置1 42が14枚のデータディスクと4枚のパリティディス ク、ディスク装置143が14枚のデータディスクと2 枚のパリティディスクで構成した場合である。

特開平7-20994

14

【0090】図15は各磁気ディスク装置141、14 2、143についての毎秒当りの1/0命令発行件数と 平均応答時間の関係を示しており、アレイディスクシス テムとしてのトランザクション性能を向上させるために は、小容量(小径)の磁気ディスク装置を使用してアレ イ構成を大きくすることが最も性能を引き出せることか。 ら、本発明に於ては3.5インチ磁気ディスク装置14 1を採用してアレイディスクシステムを実現している。 従って、同じ記憶容量の磁気ディスク装置を、従来のよ

うに大形磁気ディスク装置1台で構成するのと、複数台 10 の小形磁気ディスク装置のアレイで構成するのとでは、 後者の小形磁気ディスク装置を多数用いたアレイ構成の ものの方が、平均アクセスタイムを短縮できる点で有利 である。

【0091】以上説明してきたスケーラブルなアーキテ クチャを使用して実現できる装置モデル構成例を図16 ~図19にしめす。

【0092】図16は、コモンバス4上のディスクアダ プタ2の実装数を減らし、更にキャッシュポートパッケ 【0085】論理架用スイッチング電源55は冗長運転 20 ージ22を実装し、接続ケーブル23を介してキャッシ ュユニット24に接続することにより、キャッシュヒッ ト率の高める高性能大容量キャッシュメモリ付小形ディ スクアレイを実現した時の構成図である。

> 【0093】またディスクアダプタ2を実装しないで、 ホストアダプタ1とキャッシュメモリのみで構成した場 合(図中の破線内の構成)は、記憶媒体が磁気ディスク から半導体メモリに代わり、更に高速データ転送可能な 髙性能の半導体ディスク装置を実現する。

【0094】図17はディスクアダプタ2を最大構成と し、キャッシュパッケージ3を実装し又はキャッシュポ ート22を実装し接続ケーブル23を介してキャッシュ ユニットを接続することにより、高性能大容量キャッシ ュメモリ付大形ディスクアレイを実現した時の構成図で ある。

【0095】図18はホストアダプタ1の対上位インタ ーフェースをSCSI/ファイバーチャネル等のインタ ーフェースに変えて、ディスクアダプタ2の実装数を減 らし、更にFバス26のビット幅を半分に縮小した2系 統で構成することにより、オープン市場をターゲットに

した無停止運転の高性能フォールトトレラント(高信頼 性)サーバシステムを実現した時の構成図である。 【0096】図19は図18の構成を元に2重化、活線 挿抜を考慮せずに、最もシンプルな構成をとることによ って安価なオープン市場向けのサーバシステムを実現し た時の構成図である。なお、図中、4D+1Pは、デー タディスク4枚とパリティディスク1枚の趣旨である。 【0097】以上の実施例において、コモンバス4上 に、更に光ディスクアダプタ(光ディスク用接続論理モ ジュール)を介して光ディスク装置を接続し、磁気テー 50 プ制御装置(磁気ディスク接続論理モジュール)を介し て磁気テープ装置を接続し、あるいは半導体記憶装置接 続論理モジュールを介して半導体記憶装置を接続するこ とができる。また、コモンバス4上に別の形式のホスト アダプタを介してワークステーションを接続することも できる。このように、コモンバス上に、種々の形式の記 憶装置に対する記憶媒体アダプタを接続することができ る。

[0098]

【発明の効果】以上詳しく説明したように、本発明によ れば、上位装置に対するインタフェースを構成する複数 の上位側接続論理装置と、記憶装置と、前記記憶装置に 対するインタフェースを構成する複数の記憶装置側接続 論理装置と、これらの装置間で転送されるデータを一時 記憶するキャッシュメモリ装置(複数の上位側接続論理 装置及び複数の記憶装置側接続論理装置に共有されるキ ャッシュメモリ装置)とを有する記憶システムにおい て、前記複数の上位装置側接続論理装置、複数の記憶装 置側接続論理装置、及びキャッシュメモリ装置は、これ らの装置に共有されるコモンバスにより相互に接続され るように構成したので、上位側接続論理装置と記憶装置 20 側接続論理装置とキャッシュメモリの増設または変更 は、単にコモンバス上にこれらの装置等を追加しまたは 変更して行くだけでよく、増設によるアップグレードが 容易に達成できスケーラブルなシステム構成を得ること ができる。また、これらの上位側接続論理装置、記憶装 置側接続論理装置及びキャッシュメモリ装置は、モジュ ール化されて、コモンバスの配設されたプラッタに挿抜 (着脱) 自在に取り付けるようにしたので、これらの装 置の必要な数量の増設作業も簡単であるという効果があ る。

【0099】また、上位側接続論理装置,記憶装置側接 続論理装置、キャッシュメモリ装置,及びこれらの間を 接続するコモンバスは、二重化され、2系統に分けて配 線されているので、これらの装置の一方に障害が発生し たときでも、他方の装置を用いて縮退運転が可能であ る。この場合、上位側接続論理装置,記憶装置側接続論 理装置,及びキャッシュメモリ装置は、いずれも活線挿 抜対応のコネクタ部を具備しているので、システムを停 止することなく保守点検を行なって故障部品の交換を行 なったり、増設用の部品を追加したりすることが可能で 40 あるという効果がある。

【0100】更に、記憶装置は、複数の小形記憶装置を 組み合わせたアレイ形とされ、これにより従来の大形デ ィスク装置1台を用いたものに比べてアクセスタイムを 短縮できるという効果がある。

【0101】また、キャッシュメモリ装置は、コモンバ

16

スに直接取り付けられるキャッシュメモリモジュール (キャッシュメモリパッケージ)と、増設用のキャッシ ュユニットとで構成され、増設用のキャッシュユニット は、コモンバスに直接挿抜自在に取り付けられる増設用 のキャッシュポートパッケージを介して必要数接続され るようになっているので、簡単に増減することができる という効果も得られる。

【0102】以上により、高信頼性の記憶システムを得ることができる。

10 【図面の簡単な説明】

【図1】本発明の実施例の概要を示す概念図である。

【図2】本発明の一実施例の記憶システムの詳細な構成 図である。

【図3】図2の構成図に沿ったデータの流れとデータ形 式を示した図である。

【図4】本発明の一実施例の装置外観図である。

【図5】本発明の一実施例の装置における制御ユニット 部の実装方式図である。

【図6】本発明の一実施例の装置におけるアレイディス クユニット部の実装方式図である。

【図7】本発明の一実施例の装置における論理架部の接 続方式図である。

【図8】本発明の一実施例の装置における論理架部の実 装方式図である。

【図9】本発明の実施例に適用されるソフトウエア構成 図である。

【図10】本発明の実施例によるデータの流れとソフト ウエアの機能分担を示した図である。

【図11】本発明の実施例によるコモンバスの2重化と 30 縮退動作を示した図である。

【図12】本発明の実施例による装置各部位の2重化と 縮退運転を示した図である。

【図13】本発明の実施例による装置の電源系の多重化 と縮退運転を示した図である。

【図14】アレイディスクに使用する磁気ディスク装置 単体のディスク構成を示す図である。

【図15】磁気ディスク装置の記憶容量とアレイディス クのシステム性能を示した図である。

【図16】高性能大容量キャッシュメモリ付小形ディス クアレイの構成図である。

【図17】高性能大容量キャッシュメモリ付大形ディス クアレイの構成図である。

【図18】高性能フォールトトレラントサーバシステム の構成図である。

【図19】低価格サーバシステムの構成図である。

【図20】従来の記憶システムの概略構成図である。







(10)

[図4]


















..




【図2】





NetApp Ex. 1002, pg. 1109

•



【図3】

(12)


【図5】


【図5】

• .

(a) 正面図

(b) 僶 面 図






【図14】

【閏14]

| 項書 | 磁気ディスク単体容量 | アレイ構成 | アレイ客量 |
|-----|-------------------|------------|----------------|
| 141 | 8. 0GB (3. 5インチ) | (14D+2) ×5 | |
| 142 | 4. OGB (5127) | (14D+2) ×4 | Й22 0GB |
| 143 | 8. 4GB (6. 4インチ) | (14D+2) ×2 | |

【図15】


【図15】





【図7】

【図7】




.



【図9】









91 -101 セグメント FBA FBA CDKフォーマット フォー フォー マット マット セグメント 92 Jayy ブロック 102 ストライブ ストライプ アレイ構成情報管理 103 ストライプ1 ストライプ2 DSP DSP -93


【図18】


【図17】

【図18】

【図17】


•






[図10]





【図19】

【図19】



NetApp Ex. 1002, pg. 1115




÷

•


.

【図12】



【図13】


【図13】




【図16】

(20)

【図16】







フロントページの続き

€.

•

1

:

- (72)発明者 高橋 直也 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
- (72)発明者 井上 靖雄 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

| (72)発明者 | 岩崎 秀彦 |
|---------|-----------------------|
| | 神奈川県小田原市国府津2880番地 株式会 |
| | 社日立製作所ストレージシステム事業部内 |
| (72)発明者 | 星野政行 |
| | 神奈川県小田原市国府津2880番地 株式会 |
| | 社日立製作所ストレージシステム事業部内 |
| (72)発明者 | 磯野 聡一 |
| | 神奈川県小田原市国府津2880番地 株式会 |
| | 社日立製作所ストレージシステム事業部内 |

NetApp Ex. 1002, pg. 1119



WORLD INTELLECTUAL PROPERTY ORGANIZATION PCI International Burea INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT) (51) International Patent Classification 5 : (11) International Publication Number: WO 91/03788 G06F 15/16 **A1** (43) International Publication Date: 21 March 1991 (21.03.91) (21) International Application Number: PCT/US90/04711 (74) Agents: FLIESLER, Martin, C. et al.; Fliesler, Dubb, Meyer & Lovejoy, 4 Embarcadero Center, Suite 400, San Francisco, CA 94111 (US). (22) International Filing Date: 20 August 1990 (20.08.90) (81) Designated States: AT (European patent), AU, BE (European patent), CA, CH (European patent), DE (European patent), FR (European patent), ES (European patent), FR (European patent), GB (European patent), IT (European patent), JP, KR, LU (European patent), NL (European patent), SE (European patent). (30) Priority data: 404,959 8 September 1989 (08.09.89) US (71) Applicant: AUSPEX SYSTEMS, INC. [US/US]; 2952 Bunker Hill Lane, Santa Clara, CA 95054 (US). (72) Inventors: ROW, Edward, John ; 468 Mountain Laurel Court, Moutain View, CA 94064 (US). BOUCHER, Laurence, B. ; 20605 Montalvo Heights Drive, Saratoga, CA 95070 (US). PITTS, William, M. ; 780 Mora Drive, Los Altos, CA 94022 (US). BLIGHTMAN, Stephen, E. ; 775 Salt Lake Drive, San Jose, CA 95133 (US). Published With international search report. Before the expiration of the time limit for amending the claims and to be republished in the event of the receipt of amendments. (54) Title: PARALLEL I/O NETWORK FILE SERVER ARCHITECTURE 1100 1160 1101 100 116b 110 116c · 1226 NETVORK SYSTEM 1226 CONTROL | FE MEMORY LOCAL 122d 122F HOST 114b 1140 FILE STORAGE CONTROLLET PROCESSO 1120 (57) Abstract A file server architecture is disclosed, comprising as separate processors, a network controller unit (110), a file controller

unit (112) and a storage processor unit (114). These units incorporate their own processors, and operate in parallel with a local Unix host processor (118). All networks are connected to the network controller unit (110), which performs all protocol processing up through the NFS layer. The virtual file system is implemented in the file controller unit (112) and the storage processor (114) provides high-speed multiplexed access to an array of mass storage devices. The file controller unit (112) controls file information caching through its own local cache buffer, and controls disk data caching through a large system memory which is accessible on a bus by any of the processors.

* See back of page

ē

ŧ

DESIGNATIONS OF "DE"

÷

Until further notice, any designation of "DE" in any international application whose international filing date is prior to October 3, 1990, shall have effect in the territory of the Federal Republic of Germany with the exception of the territory of the former German Democratic Republic.

FOR THE PURPOSES OF INFORMATION ONLY

Codes used to identify States party to the PCT on the front pages of pamphlets publishing international applications under the PCT.

| AT | Austria | ES | Spain | MC | Monaco |
|----------|--------------------------|-----|------------------------------|------|---------------------|
| AU | Australia | 61 | Finland | MG | Madagascar |
| BB | Barbados | FR | France | ML | Mali |
| BE | Belgium | GA | Gabon | MR | Mauritania |
| BF | Burkina Fasso | GB | United Kingdom | MW | Malawi |
| BG | Bulgaria | GR | Greece | NL | Netherlands |
| BJ | Benin | HU | Hungary | NO | Norway |
| BR | Brezil | IT | Italy | PL | Poland |
| CA | Canada | 9L | Japan | RO | Romania |
| CF CF | Central African Republic | KP | Democratic People's Republic | SD | Sudan . |
| | | | of Korea | SE | Sweden |
| CG | Congo | KR | Republic of Korca | SN | Senegal |
| CH | | | Liechteostoin | SU | Soviet Union |
| CM | Cameroon | LK | Sri Lanka | , TD | Chad |
| DB | Germany | นี้ | Lunumbourg | TC | Togo |
| DK | Denmark | | Ethornoong | US | United States of Ar |
| | • | | | | |

T

5

10

PCT/US90/04711

PARALLEL I/O NETWORK FILE SERVER ARCHITECTURE

The present application is related to the following U.S. Patent Applications, all filed concurrently herewith:

1. MULTIPLE FACILITY OPERATING SYSTEM ARCHITECTUPE, invented by David Hitz, Allan Schwartz, James Lau 1d Guy Harris;

2. ENHANCED VMEBUS PROTOCOL UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER, invented by Daryl Starr; and

3. BUS LOCKING FIFO MULTI-PROCESSOR COMMUNICATIONS SYSTEM UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER invented by Daryl D. Starr, William Pitts and Stephen Blightman.

The above applications are all assigned to the assignee of the present invention and are all expressly incorporated herein by reference.

SUBSTITUTE SHEET

15

25

1

5

10

15

3

-2-

BACKGROUND OF THE INVENTION

Field of the Invention

The invention relates to computer data networks, and more particularly, to network file server architectures for computer networks.

Description of the Related Art

Over the past ten years, remarkable increases in hardware price/performance ratios have caused a startling shift in both technical and office computing environments. Distributed workstation-server networks are displacing the once pervasive dumb terminal attached to mainframe or minicomputer. To date, however, network I/O limitations have constrained the potential performance available to workstation users. This situation has developed in part because dramatic jumps in microprocessor performance have exceeded increases in network I/O performance.

In a computer network, individual user workstations are referred to as clients, and shared resources for filing, printing, data storage and wide-area communications are referred to as servers. Clients and servers are all considered nodes of a network. Client nodes use standard communications protocols to exchange service requests and responses with server nodes.

Present-day network clients and servers usually run the DOS, MacIntosh OS, OS/2, or Unix operating systems. Local networks are usually Ethernet or Token Ring at the high end, Arcnet in the midrange, or LocalTalk or StarLAN at the low end. The clientserver communication protocols are fairly strictly dictated by the operating system environment -usually one of several proprietary schemes for PCs (NetWare, 3Plus, Vines, LANManager, LANServer); AppleTalk for MacIntoshes; and TCP/IP with NFS or RFS

SUBSTITUTE SHEET

20

25

35

for Unix. These protocols are all well-known in the industry.

Unix client nodes typically feature a 16- or 32bit microprocessor with 1-8 MB of primary memory, a 640 x 1024 pixel display, and a built-in network interface. A 40-100 MB local disk is often optional. Low-end examples are 80286-based PCs or 68000-based MacIntosh I's; mid-range machines include 80386 PCs, MacIntosh II's, and 680X0-based Unix workstations; high-end machines include RISC-based DEC, HP, and Sun Unix workstations. Servers are typically nothing more than repackaged client nodes, configured in 19-inch racks rather than desk sideboxes. The extra space of a 19-inch rack is used for additional backplane slots, disk or tape drives, and power supplies.

Driven by RISC CISC and microprocessor developments, client workstation performance has increased by more than a factor of ten in the last few Concurrently, these extremely fast clients years. have also gained an appetite for data that remote servers are unable to satisfy. Because the I/O shortfall is most dramatic in the Unix environment, the description of the preferred embodiment of the present invention will focus on Unix file servers. The architectural principles that solve the Unix server I/O problem, however, extend easily to server performance bottlenecks in other operating system environments as well. Similarly, the description of the preferred embodiment will focus on Ethernet implementations, though the principles extend easily to other types of networks.

In most Unix environments, clients and servers exchange file data using the Network File System ("NFS"), a standard promulgated by Sun Microsystems and now widely adopted by the Unix community. NFS is defined in a document entitled, "NFS: Network File

SUBSTITUTE SHEET

10

5

15

20

25

30

System Protocol Specification," Request For Comments (RFC) 1094, by Sun Microsystems, Inc. (March 1989). This document is incorporated herein by reference in its entirety.

-4-

While simple and reliable, NFS is not optimal. Clients using NFS place considerable demands upon both networks and NFS servers supplying clients with NFS data. This demand is particularly acute for socalled diskless clients that have no local disks and therefore depend on a file server for application binaries and virtual memory paging as well as data. For these Unix client-server configurations, the tento-one increase in client power has not been matched by a ten-to-one increase in Ethernet capacity, in disk speed, or server disk-to-network I/O throughput.

The result is that the number of diskless clients that a single modern high-end server can adequately support has dropped to between 5-10, depending on client power and application workload. For clients containing small local disks for applications and paging, referred to as dataless clients, the clientto-server ratio is about twice this, or between 10-20.

Such low client/server ratios cause piecewise network configurations in which each local Ethernet contains isolated traffic for its own 5-10 (diskless) and dedicated server. For overall clients connectivity, these local networks are usually joined together with an Ethernet backbone or, in the future, with an FDDI backbone. These backbones are typically connected to the local networks either by IP routers or MAC-level bridges, coupling the local networks together directly, or by a second server functioning as a network interface, coupling servers for all the local networks together.

35

SUBSTITUTE SHEET

10

15

5



25

-5-

In addition to performance considerations, the low client-to-server ratio creates computing problems in several additional ways:

1. Sharing. Development groups of more than 5-10 people cannot share the same server, and thus cannot easily share files without file replication and manual, multi-server updates. Bridges or routers are a partial solution but inflict a performance penalty due to more network hops.

2. Administration. System administrators must maintain many limited-capacity servers rather than a few more substantial servers. This burden includes network administration, hardware maintenance, and user account administration.

3. <u>File System Backup</u>. System administrators or operators must conduct multiple file system backups, which can be onerously time consuming tasks. It is also expensive to duplicate backup peripherals on each server (or every few servers if slower network backup is used).

4. <u>Price Per Seat</u>. With only 5-10 clients per server, the cost of the server must be shared by only a small number of users. The real cost of an entrylevel Unix workstation 's therefore significantly greater, often as much a: .40% greater, than the cost of the workstation alone.

The widening I/O gap, as well as administrative and economic considerations, demonstrates a need for higher-performance, larger-capacity Unix file servers. Conversion of a display-less workstation into a server may address disk capacity issues, but does nothing to address fundamental I/O limitations. As an NFS server, the one-time workstation must sustain 5-10 or more times the network, disk, backplane, and file system throughput than it was designed to support as a client. Adding larger disks, more network adaptors,

SUBSTITUTE SHEET

10

15

5

20

25

30

5

10

15

extra primary memory, or even a faster processor do not resolve basic architectural I/O constraints; I/O throughput does not increase sufficiently.

-6-

Other prior art computer architectures, while not specifically designed as file servers, may potentially be used as such. In one such well-known architecture, a CPU, a memory unit, and two I/O processors are connected to a single bus. One of the I/O processors operates a set of disk drives, and if the architecture is to be used as a server, the other I/O processor would be connected to a network. This architecture is not optimal as a file server, however, at least because the two I/O processors cannot handle network file requests without involving the CPU. All network file requests that are received by the network I/O processor are first transmitted to the CPU, which makes appropriate requests to the disk-I/O processor for satisfaction of the network request.

In another such computer architecture, a disk controller CPU manages access to disk drives, and several other CPUs, three for example, may be clustered around the disk controller CPU. Each of the other CPUs can be connected to its own network. The network CPUs are each connected to the disk controller CPU as well as to each other for interprocessor One of the disadvantages of this communication. computer architecture is that each CPU in the system runs its own complete operating system. Thus, network file server requests must be handled by an operating system which is also heavily loaded with facilities and processes for performing a large number of other, Additionally, the tasks. file-server non interprocessor communication is not optimized for file server type requests.

35

30

In yet another computer architecture, a plurality of CPUs, each having its own cache memory for data and

SUBSTITUTE SHEET

20

25

NetApp Ex. 1002, pg. 1127

5

10

15

-7-

instruction storage, are connected to a common bus with a system memory and a disk controller. The disk controller and each of the CPUs have direct memory access to the system memory, and one or more of the CPUs can be connected to a network. This architecture is disadvantageous as a file server because, among other things, both file data and the instructions for the CPUs reside in the same system memory. There will be instances, therefore, in which the CPUs must stop running while they wait for large blocks of file data to be transferred between system memory and the network CPU. Additionally, as with both of the previously described computer architectures, the entire operating system runs on each of the CPUs, including the network CPU.

In yet another type of computer architecture, a large number of CPUs are connected together in a hypercube topology. One of more of these CPUs can be connected to networks, while another can be connected to disk drives. This architecture is also disadvantageous as a file server because, among other things, each processor runs the entire operating system. Interprocessor communication is also not optimal for file server applications.

SUMMARY OF THE INVENTION

The present invention involves a new, serverspecific I/O architecture that is optimized for a Unix file server's most common actions -- file operations. Roughly stated, the invention involves a file server architecture comprising one ór more network controllers, one or more file controllers, one or more storage processors, and a system or buffer memory, all connected over a message passing bus and operating in parallel with the Unix host processor. The network controllers each connect to one or more network, and

SUBSTITUTE SHEET

20

25

30

PCT/US90/04711

WO 91/03788

5

10

15

20

25

-8-

.1

provide all protocol processing between the network layer data format and an internal file server format for communicating client requests to other processors in the server. Only those data packets which cannot be interpreted by the network controllers, for example client requests to run a client-defined program on the server, are transmitted to the Unix host for processing. Thus the network controllers, file controllers and storage processors contain only small parts of an overall operating system, and each is optimized for the particular type of work to which it is dedicated.

Client requests for file operations are transmitted to one of the file controllers which, independently of the Unix host, manages the virtual file system of a mass storage device which is coupled to the storage processors. The file controllers may also control data buffering between the storage processors and the network controllers, through the system memory. The file controllers preferably each include a local buffer memory for caching file control information, separate from the system memory for caching file data. Additionally, the network controllers, file processors and storage processors are all designed to avoid any instruction fetches from the system memory, instead keeping all instruction memory separate and local. arrangement eliminates contention on This the backplane between microprocessor instruction fetches and transmissions of message and file data.

BRIEF DESCRIPTION OF THE DRAWINGS

The invention will be described with respect to

particular embodiments thereof, and reference will be made to the drawings, in which:

Fig. 1. is a block diagram of a prior art file server architecture;

SUBSTITUTE SHEET

30

Fig. 2 is a block diagram of a file server architecture according to the invention;

Fig. 3 is a block diagram of one of the network controllers shown in Fig. 2;

Fig. 4 is a block diagram of one of the file controllers shown in Fig. 2;

Fig. 5 is a block diagram of one of the storage processors shown in Fig. 2;

Fig. 6 is a block diagram of one of the system memory cards shown in Fig. 2;

Figs. 7A-C are a flowchart illustrating the operation of a fast transfer protocol BLOCK WRITE cycle; and

Figs. 8A-C are a flowchart illustrating the operation of a fast transfer protocol BLOCK READ cycle.

DETAILED DESCRIPTION

For comparison purposes and background, an illustrative prior-art file server architecture will first be described with respect to Fig. 1. Fig. 1 is an overall block diagram of a conventional prior-art Unix-based file server for Ethernet networks. It consists of a host CPU card 10 with a single microprocessor on board. The host CPU card 10 connects to an Ethernet #1 12, and it connects via a memory management unit (MMU) 11 to a large memory array 16. The host CPU card 10 also drives a keyboard, a video display, and two RS232 ports (not shown). It also connects via the MMU 11 and a standard 32-bit VME bus 20 to various peripheral devices, including an SMD disk controller 22 controlling one or two disk drives 24, a SCSI host adaptor 26 connected to a SCSI bus 28, a tape controller 30 connected to a quarter-inch tape drive 32, and possibly a network #2 controller 34 connected

SUBSTITUTE SHEET

10

15

5

20

25

30

PCT/US90/04711

WO 91/03788

-10-

to a second Ethernet 36. The SMD disk controller 22 can communicate with memory array 16 by direct memory access via bus 20 and MMU 11, with either the disk controller or the MMU acting as a bus master. This configuration is illustrative; many variations are available.

The system communicates over the Ethernets using industry standard TCP/IP and NFS protocol stacks. A description of protocol stacks in general can be found in Tanenbaum, "Computer Networks" (Second Edition, Prentice Hall: 1988). File server protocol stacks are described at pages 535-546. The Tanenbaum reference is incorporated herein by reference.

Basically, the following protocol layers are implemented in the apparatus of Fig. 1:

Network Layer. The network layer converts data packets between a formal specific to Ethernets and a format which is independent of the particular type of network used. the Ethernet-specific format which is used in the apparatus of Fig. 1 is described in Hornig, "A Standard For The Transmission of IP Datagrams Over Ethernet Networks," RFC 894 (April 1984), which is incorporated herein by reference.

The Internet Protocol (IP) Layer. This layer provides the functions necessary to deliver a package of bits (an internet datagram) from a source to a destination over an interconnected system of networks. For messages to be sent from the file server to a client, a higher level in the server calls the IP providing the internet address of the module, destination client and the message to transmit. The IP module performs any required fragmentation of the message to accommodate packet size limitations of any intervening gateway, adds internet headers to each fragment, and calls on the network layer to transmit the resulting internet datagrams. The internet header

SUBSTITUTE SHEET

15

5

20

25

35

5

10

15

20

25

30

includes a local network destination address (translated from the internet address) as well as other parameters.

For messages received by the IP layer from the network layer, the IP module determines from the internet address whether the datagram is to be forwarded to another host on another network, for example on a second Ethernet such as 36 in Fig. 1, or whether it is intended for the server itself. If it is intended for another host on the second network, the IP module determines a local net address for the destination and calls on the local network layer for that network to send the datagram. If the datagram is intended for an application program within the server, the IP layer strips off the header and passes the remaining portion of the message to the appropriate next higher layer. The internet protocol standard used in the illustrative apparatus of Fig. 1 is specified in Information Sciences Institute, "Internet Protocol, DARPA Internet Program Protocol Specification," RFC 791 (September 1981), which is incorporated herein by reference.

TCP/UDP Layer. This layer is a datagram service with more elaborate packaging and addressing options than the IP layer. For example, whereas an IP datagram can hold about 1,500 bytes and be addressed to hosts, UDP datagrams can hold about 64KB and be addressed to a particular port within a host. TCP and UDP are alternative protocols at this layer; applications requiring ordered reliable delivery of streams of data may use TCP, whereas applications (such as NFS) which do not require ordered and reliable delivery may use UDP.

35

The prior art file server of Fig. 1 uses both TCP and UDP. It uses UDP for file server-related services, and uses TCP for certain other services

SUBSTITUTE SHEET

2

5

10

15

20

25

30

-12-

which the server provides to network clients. The UDP is specified in Postel, "User Datagram Protocol," RFC 768 (August 28, 1980), which is incorporated herein by reference. TCP is specified in Postel, "Transmission Control Protocol," RFC 761 (January 1980) and RFC 793 (September 1981), which is also incorporated herein by reference.

provides layer functions XDR/RPC Laver. This level programs to run а callable from higher designated procedure on a remote machine. It also provides the decoding necessary to permit a client machine to execute a procedure on the server. For example, a caller process in a client node may send a The call call message to the server of Fig. 1. message includes a specification of the desired procedure, and its parameters. The message is passed up the stack to the RPC layer, which calls the appropriate procedure within the server. When the procedure is complete, a reply message is generated and RPC passes it back down the stack and over the network to the caller client. RPC is described in Sun Microsystems, Inc., "RPC: Remote Procedure Call Protocol Specification, Version 2," RFC 1057 (June 1988), which is incorporated herein by reference.

RPC uses the XDR external data representation standard to represent information passed to and from the underlying UDP layer. XDR is merely a data encoding standard, useful for transferring data between different computer architectures. Thus, on the network side of the XDR/RPC layer, information is machine-independent; on the host application side, it may not be. XDR is described in Sun Microsystems, Inc., "XDR: External Data Representation Standard," RFC 1014 (June 1987), which is incorporated herein by reference.

SUBSTITUTE SHEET

35

NetApp Ex. 1002, pg. 1133

5

NFS Layer. The NFS ("network file system") layer is one of the programs available on the server which an RPC request can call. The combination of host address, program number, and procedure number in an RPC request can specify one remote NFS procedure to be called.

Remote procedure calls to NFS on the file server of Fig. 1 provide transparent, stateless, remote access to shared files on the disks 24. NFS assumes a file system that is hierarchical, with directories as all but the bottom level of files. Client hosts can call any of about 20 NFS procedures including such procedures as reading a specified number of bytes from a specified file; writing a specified number of bytes to a specified file; creating, renaming and removing specified files; parsing directory trees; creating and removing directories; and reading and setting file attributes. The location on disk to which and from which data is stored and retrieved is always specified in logical terms, such as by a file handle or Inode designation and a byte offset. The details of the actual data storage are hidden from the client. The NFS procedures, together with possible higher level modules such as Unix VFS and UFS, perform all conversion of logical data addresses to physical data addresses such as drive, head, track and sector identification. NFS is specified in Sun Microsystems, Inc., "NFS: Network File System Protocol Specification," RFC 1094 (March 1989), incorporated herein by reference.

With the possible exception of the network layer, all the protocol processing described above is done in software, by a single processor in the host CPU card 10. That is, when an Ethernet packet arrives on Ethernet 12, the host CPU 10 performs all the protocol processing in the NFS stack, as well as the protocol

.

35

SUBSTITUTE SHEET

10

15

20

25

5

10

15

20

25

30

PCT/US90/04711

2

-14-

processing for any other application which may be running on the host 10. NFS procedures are run on the host CPU 10, with access to memory 16 for both data and program code being provided via MMU 11. Logically specified data addresses are converted to a much more physically specified form and communicated to the SMD disk controller 22 or the SCSI bus 28, via the VME bus 20, and all disk caching is done by the host CPU 10 through the memory 16. The host CPU card 10 also runs procedures for performing various other functions of the file server, communicating with tape controller 30 via the VME bus 20. Among these are client-defined remote procedures requested by client workstations.

If the server serves a second Ethernet 36, packets from that Ethernet are transmitted to the host CPU 10 over the same VME bus 20 in the form of IP datagrams. Again, all protocol processing except for the network layer is performed by software processes running on the host CPU 10. In addition, the protocol processing for any message that is to be sent from the server out on either of the Ethernets 12 or 36 is also done by processes running on the host CPU 10.

It can be seen that the host CPU 10 performs an enormous amount of processing of data, especially if 5-10 clients on each of the two Ethernets are making file server requests and need to be sent responses on a frequent basis. The host CPU 10 runs a multitasking Unix operating system, so each incoming request need not wait for the previous request to be completely processed and returned before being processed. Multiple processes are activated on the host CPU 10 for performing different stages of the processing of different requests, so many requests may be in process at the same time. But there is only one CPU on the card 10, so the processing of these requests is not accomplished in a truly parallel manner. The

35

NetApp Ex. 1002, pg. 1135

processes are instead merely time sliced. The CPU 10 therefore represents a major bottleneck in the processing of file server requests.

Another bottleneck occurs in MMU 11, which must transmit both instructions and data between the CPU card 10 and the memory 16. All data flowing between the disk drives and the network passes through this interface at least twice.

Yet another bottleneck can occur on the VME bus 20, which must transmit data among the SMD disk controller 22, the SCSI host adaptor 26, the host CPU card 10, and possibly the network #2 controller 24.

PREFERRED EMBODIMENT-OVERALL HARDWARE ARCHITECTURE

In Fig. 2 there is shown a block diagram of a network file server 100 according to the invention. It can include multiple network controller (NC) boards, one or more file controller (FC) boards, one or more storage processor (SP) boards, multiple system memory boards, and one or more host processors. The particular embodiment shown in Fig. 2 includes four network controller boards 110a-110d, two file controller boards 112a-112b, two storage processors 114a-114b, four system memory cards 116a-116d for a total of 192MB of memory, and one local host processor 118. The boards 110, 112, 114, 116 and 118 are connected together over a VME bus 120 on which an enhanced block transfer mode as described in the ENHANCED VMEBUS PROTOCOL application identified above may be used. Each of the four network controllers 110 shown in Fig. 2 can be connected to up to two Ethernets 122, for a total capacity of 8 Ethernets 122a-122h. Each of the storage processors 114 operates ten parallel SCSI busses, nine of which can each support up to three SCSI disk drives each. The tenth SCSI channel on each of the storage processors

SUBSTITUTE SHEET

10

5

20

15

•

25

30

5

10

15

-16-

÷,

114 is used for tape drives and other SCSI peripherals.

The host 118 is essentially a standard SunOs Unix processor, providing all the standard Sun Open Network Computing (ONC) services except NFS and IP routing. Importantly, all network requests to run a userdefined procedure are passed to the host for execution. Each of the NC boards 110, the FC boards 112 and the SP boards 114 includes its own independent 32-bit microprocessor. These boards essentially offload from the host processor 118 virtually all of the NFS and disk processing. Since the vast majority of messages to and from clients over the Ethernets 122 involve NFS requests and responses, the processing of these requests in parallel by the NC, FC and SP processors, with minimal involvement by the local host 118, vastly improves file server performance. Unix is explicitly eliminated from virtually all network, file, and storage processing.

OVERALL SOFTWARE ORGANIZATION AND DATA FLOW

Prior to a detailed discussion of the hardware subsystems shown in Fig. 2, an overview of the software structure will now be undertaken. The software organization is described in more detail in the above-identified application entitled MULTIPLE FACILITY OPERATING SYSTEM ARCHITECTURE.

Most of the elements of the software are well known in the field and are found in most networked Unix systems, but there are two components which are not: Local NFS ("LNFS") and the messaging kernel ("MK") operating system kernel. These two components will be explained first.

The Messaging Kernel. The various processors in file server 100 communicate with each other through the use of a messaging kernel running on each of the

SUBSTITUTE SHEET

20

25

30

processors 110, 112, 114 and 118. These processors do not share any instruction memory, so task-level communication cannot occur via straightforward procedure calls as it does in conventional Unix. Instead, the messaging kernel passes messages over VME bus 120 to accomplish all necessary inter-processor communication. Message passing is preferred over remote procedure calls for reasons of simplicity and speed.

Messages passed by the messaging kernel have a fixed 128-byte length. Within a single processor, messages are sent by reference; between processors, they are copied by the messaging kernel and then delivered to the destination process by reference. The processors of Fig. 2 have special hardware, discussed below, that can expediently exchange and buffer inter-processor messaging kernel messages.

The LNFS Local NFS interface. The 22-function NFS standard was specifically designed for stateless operation using unreliable communication. This means that neither clients nor server can be sure if they hear each other when they talk (unreliability). In practice, an in an Ethernet environment, this works well.

Within the server 100, however, NFS level datagrams are also used for communication between processors, in particular between the network controllers 110 and the file controller 112, and between the host processor 118 and the file controller 112. For this internal communication to be both efficient and convenient, it is undesirable and impractical to have complete statelessness or unreliable communications. Consequently, a modified form of NFS, namely LNFS, is used for internal communication of NFS requests and responses. LNFS is used only within the file server 100; the external network protocol supported by the SUBSTITUTE SHEET

10

15

5

20

25

30

-18-

server is precisely standard, licensed NFS. LNFS is described in more detail below.

The Network Controllers 110 each run an NFS server which, after all protocol processing is done up to the NFS layer, converts between external NFS requests and responses and internal LNFS requests and responses. For example, NFS requests arrive as RPC requests with XDR and enclosed in a UDP datagram. After protocol processing, the NFS server translates the NFS request into LNFS form and uses the messaging kernel to send the request to the file controller 112.

The file controller runs an LNFS server which handles LNFS requests both from network controllers and from the host 118. The LNFS server translates LNFS requests to a form appropriate for a file system server, also running on the file controller, which manages the system memory file data cache through a block I/O layer.

An overview of the software in each of the processors will now be set forth.

Network Controller 110

The optimized dataflow of the server 100 begins with the intelligent network controller 110. This processor receives Ethernet packets from client It quickly identifies NFS-destined workstations. packets and then performs full protocol processing on them to the NFS level, passing the resulting LNFS requests directly to the file controller 112. This processing includes IP routing and protocol reassembly, UDP demultiplexing, XDR decoding, and NFS request dispatching. The reverse steps are used to Importantly, send an NFS reply back to a client. these time-consuming activities are performed directly in the Network Controller 110, not in the host 118.

SUBSTITUTE SHEET

10

5

15

20

25

30

5

10

15

20

-19-

The server 100 uses conventional NFS ported from Sun Microsystems, Inc., Mountain View, CA, and is NFS protocol compatible.

Non-NFS network traffic is passed directly to its destination host processor 118.

The NCs 110 also perform their own IP routing. Each network controller 110 supports two fully parallel Ethernets. There are four network controllers in the embodiment of the server 100 shown in Fig. 2, so that server can support up to eight Ethernets. For the two Ethernets on the same network controller 110, IP routing occurs completely within the network controller and generates no backplane traffic. Thus attaching two mutually active Ethernets to the same controller not only minimizes their internet transit time, but also significantly reduces backplane contention on the VME bus 120. Routing table updates are distributed to the network controllers from the host processor 118, which runs either the gated or routed Unix demon.

While the network controller described here is designed for Ethernet LANs, it will be understood that the invention can be used just as readily with other network types, including FDDI.

File Controller 112

In addition to dedicating a separate processor for NFS protocol processing and IP routing, the server 100 also dedicates a separate processor, the intelligent file controller 112, to be responsible for all file system processing. It uses conventional Berkeley Unix 4.3 file system code and uses a binary-compatible data representation on disk. These two choices allow all standard file system utilities (particularly blocklevel tools) to run unchanged.

SUBSTITUTE SHEET

30

25

PCT/US90/04711

WO 91/03788

5

10

15

20

25

30

-20-

The file controller 112 runs the shared file system used by all NCs 110 and the host processor 118. Both the NCs and the host processor communicate with the file controller 112 using the LNFS interface. The NCs 110 use LNFS as described above, while the host processor 118 uses LNFS as a plug-in module to SunOs's standard Virtual File System ("VFS") interface.

When an NC receives an NFS read request from a client workstation, the resulting LNFS request passes to the FC 112. The FC 112 first searches the system memory 116 buffer cache for the requested data. If found, a reference to the buffer is returned to the NC If not found, the LRU (least recently used) 110. cache buffer in system memory 116 is freed and reassigned for the requested block. The FC then directs the SP 114 to read the block into the cache buffer from a disk drive array. When complete, the SP so notifies the FC, which in turn notifies the NC 100. The NC 110 then sends an NFS reply, with the data from the buffer, back to the NFS client workstation out on the network. Note that the SP 114 transfers the data into system memory 116, if necessary, and the NC 110 transferred the data from system memory 116 to the The process takes place without any networks. involvement of the host 118.

Storage Processor

The intelligent storage processor 114 manages all disk and tape storage operations. While autonomous, storage processors are primarily directed by the file controller 112 to move file data between system memory 116 and the disk subsystem. The exclusion of both the host 118 and the FC 112 from the actual data path helps to supply the performance needed to service many remote clients.

SUBSTITUTE SHEET

5

10

15

20

Additionally, coordinated by a Server Manager in the host 118, storage processor 114 can execute server backup by moving data between the disk subsystem and tape or other archival peripherals on the SCSI channels. Further, if directly accessed by host processor 118, SP 114 can provide a much higher performance conventional disk interface for Unix, virtual memory, and databases. In Unix nomenclature, the host processor 118 can mount boot, storage swap, and raw partitions via the storage processors 114.

Each storage processor 114 operates ten parallel, fully synchronous SCSI channels (busses) simultaneously. Nine of these channels support three arrays of nine SCSI disk drives each, each drive in an array being assigned to a different SCSI channel. The tenth SCSI channel hosts up to seven tape and other SCSI peripherals. In addition to performing reads and writes, SP 114 performs device-level optimizations such as disk seek queue sorting, directs device error recovery, and controls DMA transfers between the devices and system memory 116.

Host Processor 118

25

The local host 118 has three main purposes: to run Unix, to provide standard ONC network services for clients, and to run a Server Manager. Since Unix and ONC are ported from the standard SunOs Release 4 and ONC Services Release 2, the server 100 can provide identically compatible high-level ONC services such as the Yellow Pages, Lock Manager, DES Key Authenticator, Auto Mounter, and Port Mapper. Sun/2 Network disk booting and more general IP internet services such as Telnet, FTP, SMTP, SNMP, and reverse ARP are also supported. Finally, print spoolers and similar Unix demons operate transparently.

SUBSTITUTE SHEET

30

PCT/US90/04711

WO 91/03788

5

10

-22-

The host processor 118 runs the following software modules:

<u>TCP and socket layers</u>. The Transport Control Protocol ("TCP"), which is used for certain server functions other than NFS, provides reliable bytestream communication between two processors. Socket are used to establish TCP connections.

<u>VFS interface</u>. The Virtual File System ("VFS") interface is a standard SunOs file system interface. It paints a uniform file-system picture for both users and the non-file parts of the Unix operating system, hiding the details of the specific file system. Thus standard NFS, LNFS, and any local Unix file system can coexist harmoniously.

UFS interface. The Unix File System ("UFS") interface is the traditional and well-known Unix interface for communication with local-to-theprocessor disk drives. In the server 100, it is used to occasionally mount storage processor volumes directly, without going through the file controller 112. Normally, the host 118 uses LNFS and goes through the file controller.

<u>Device layer</u>. The device layer is a standard software interface between the Unix device model and different physical device implementations. In the server 100, disk devices are not attached to host processors directly, so the disk driver in the host's device layer uses the messaging kernel to communicate with the storage processor 114.

<u>Route and Port Mapper Demons</u>. The Route and Port Mapper demons are Unix user-level background processes that maintain the Route and Port databases for packet routing. They are mostly inactive and not in any performance path.

35

30

<u>Yellow Pages and Authentication Demon</u>. The Yellow Pages and Authentication services are Sun-ONC standard

SUBSTITUTE SHEET

15

20

-23--

network services. Yellow Pages is a widely used multipurpose name-to-name directory lookup service. The Authentication service uses cryptographic keys to authenticate, or validate, requests to insure that requestors have the proper privileges for any actions or data they desire.

Server Manager. The Server Manager is an administrative application suite that controls configuration, logs error and performance reports, and provides a monitoring and tuning interface for the system administrator. These functions can be exercised from either system console connected to the host 118, or from а system administrator's workstation.

The host processor 118 is a conventional OEM Sun central processor card, Model 3E/120. It incorporates a Motorola 68020 microprocessor and 4MB of on-board memory. Other processors, such as a SPARC-based processor, are also possible.

The structure and operation of each of the hardware components of server 100 will now be described in detail.

NETWORK CONTROLLER HARDWARE ARCHITECTURE

Fig. 3 is a block diagram showing the data path and some control paths for an illustrative one of the network controllers 110a. It comprises a 20 MHz 68020 microprocessor 210 connected to 32-bit а microprocessor data bus 212. Also connected to the microprocessor data bus 212 is a 256K byte CPU memory 214. The low order 8 bits of the microprocessor data bus 212 are connected through a bidirectional buffer 216 to an 8-bit slow-speed data bus 218. On the slowspeed data bus 218 is a 128K byte EPROM 220, a 32 byte PROM 222, and a multi-function peripheral (MFP) 224. The EPROM 220 contains boot code for the network

SUBSTITUTE SHEET

10

5

20

15

25

30

35

PCT/US90/04711

WO 91/03788

-24-

controller 110a, while the PROM 222 stores various operating parameters such as the Ethernet addresses assigned to each of the two Ethernet interfaces on the board. Ethernet address information is read into the corresponding interface control block in the CPU memory 214 during initialization. The MFP 224 is a Motorola 68901, and performs various local functions such as timing, interrupts, and general purpose I/O. The MFP 224 also includes a UART for interfacing to an RS232 port 226. These functions are not critical to the invention and will not be further described herein.

The low order 16 bits of the microprocessor data bus 212 are also coupled through a bidirectional buffer 230 to a 16-bit LAN data bus 232. A LAN controller chip 234, such as the Am7990 LANCE Ethernet controller manufactured by Advanced Micro Devices, Inc. Sunnyvale, CA., interfaces the LAN data bus 232 with the first Ethernet 122a shown in Fig. 2. Control and data for the LAN controller 234 are stored in a 512K byte LAN memory 236, which is also connected to the LAN data bus 232. A specialized 16 to 32 bit FIFO chip 240, referred to herein as a parity FIFO chip and described below, is also connected to the LAN data bus 232. Also connected to the LAN data bus 232 is a LAN DMA controller 242, which controls movements of packets of data between the LAN memory 236 and the The LAN DMA controller 242 may be a FIFO chip 240. Motorola M68440 DMA controller using channel zero only.

The second Ethernet 122b shown in Fig. 2 connects to a second LAN data bus 252 on the network controller card 110a shown in Fig. 3. The LAN data bus 252 connects to the low order 16 bits of the microprocessor data bus 212 via a bidirectional buffer 250, and has similar components to those appearing on

SUBSTITUTE SHEET

10

5

15

20

25

30

-25-

the LAN data bus 232. In particular, a LAN controller 254 interfaces the LAN data bus 252 with the Ethernet 122b, using LAN memory 256 for data and control, and a LAN DMA controller 262 controls DMA transfer of data between the LAN memory 256 and the 16-bit wide data port A of the parity FIFO 260.

The low order 16 bits of microprocessor data bus 212 are also connected directly to another parity FIFO 270, and also to a control port of a VME/FIFO DMA controller 272. The FIFO 270 is used for passing messages between the CPU memory 214 and one of the remote boards 110, 112, 114, 116 or 118 (Fig. 2) in a manner described below. The VME/FIFO DMA controller 272, which supports three round-robin non-prioritized channels for copying data, controls all data transfers between one of the remote boards and any of the FIFOs 240, 260 or 270, as well as between the FIFOs 240 and 260.

32-bit data bus 274, which is connected to the 32bit port B of each of the FIFOs 240, 260 and 270, is the data bus over which these transfers take place. Data bus 274 communicates with a local 32-bit bus 276 via a bidirectional pipelining latch 278, which is also controlled by VME/FIFO DMA controller 727, which in turn communicates with the VME bus 120 via a bidirectional buffer 280.

The local data bus 276 is also connected to a set of control registers 282, which are directly addressable across the VME bus 120. The registers 282 are used mostly for system initialization and diagnostics.

The local data bus 276 is also coupled to the microprocessor data bus 212 via a bidirectional buffer 284. When the NC 110a operates in slave mode, the CPU memory 214 is directly addressable from VME bus 120. One of the remote boards can copy data directly from

SUBSTITUTE SHEET

10

5

20

15

25

30

35

-26-

2 V.

the CPU memory 214 via the bidirectional buffer 284. LAN memories 236 and 256 are not directly addressed over VME bus 120.

5

10

The parity FIFOs 240, 260 and 270 each consist of an ASIC, the functions and operation of which are described in the Appendix. The FIFOs 240 and 260 are configured for packet data transfer and the FIFO 270 is configured for massage passing. Referring to the Appendix, the FIFOs 240 and 260 are programmed with the following bit settings in the Data Transfer Configuration Register:

| <u>Bit Definition Setting</u> | |
|--|----|
| 0 WD Mode N/A | |
| 1 Parity Chip N/A | |
| 15 2 Parity Correct Mode N/A | |
| 3 8/16 bits CPU & PortA interface 16 bits(1) | |
| 4 Invert Port A address 0 no (0 |) |
| 5 Invert Port A address 1 yes (| 1) |
| 6 Checksum Carry Wrap yes (| 1) |
| 20 7 Reset no (0 |) |

The Data Transfer Control Register is programmed as follows:

| <u>Bit</u> | Definition | Setting |
|------------|-------------------------|--------------|
| 0 | Enable PortA Req/Ack | yes (1) |
| . 1 | Enable PortB Req/Ack | yes (1) |
| 2 | Data Transfer Direction | (as desired) |
| 3 | CPU parity enable | no (0) |
| 4 | PortA parity enable | no (0) |
| 5 | PortB parity enable | no (0) |
| 6 | Checksum Enable | yes (1) |
| 7 | PortA Master | yes (1) |
| | | |

Unlike the configuration used on FIFOs 240 and 260, the microprocessor 210 is responsible for loading and unloading Port A directly. The microprocessor 210 reads an entire 32-bit word from port A with a single instruction using two port A access cycles. Port A

SUBSTITUTE SHEET

NetApp Ex. 1002, pg. 1147

25

30

5

10

data transfer is disabled by unsetting bits 0 (Enable PortA Reg/Ack) and 7 (PortA Master) of the Data Transfer Control Register.

The remainder of the control settings in FIFO 270 are the same as those in FIFOs 240 and 260 described above.

The NC 110a also includes a command FIFO 290. The command FIFO 290 includes an input port coupled to the local data bus 276, and which is directly addressable across the VME bus 120, and includes an output port connected to the microprocessor data bus 212. Aб explained in more detail below, when one of the remote boards issues a command or response to the NC 110a, it does so by directly writing a 1-word (32-bit) message descriptor into NC 110a's command FIFO 290. Command FIFO 290 generates a "FIFO not empty" status to the microprocessor 210, which then reads the message descriptor off the top of FIFO 290 and processes it. If the message is a command, then it includes a VME address at which the message'is located (presumably an address in a shared memory similar to 214 on one of the remote boards). The microprocessor 210 then programs the FIFO 270 and the VME/FIFO DMA controller 272 to copy the message from the remote location into the CPU memory 214.

Command FIFO 290 is a conventional two-port FIFO, except that additional circuitry is included for generating a Bus Error signal on VME bus 120 if an attempt is made to write to the data input port while the FIFO is full. Command FIFO 290 has space for 256 entries.

A noteworthy feature of the architecture of NC 110a is that the LAN buses 232 and 252 are independent of the microprocessor data bus 212. Data packets being routed to or from an Ethernet are stored in LAN memory 236 on the LAN data bus 232 (or 256 on the LAN data

SUBSTITUTE SHEET

15

20

25

30

PCT/US90/04711

WO 91/03788

5

10

15

20

25

-28-

bus 252), and not in the CPU memory 214. Data transfer between the LAN memories 236 and 256 and the Ethernets 122a and 122b, are controlled by LAN controllers 234 and 254, respectively, while most data transfer between LAN memory 236 or 256 and a remote port on the VME bus 120 are controlled by LAN DMA controllers 242 and 262, FIFOs 240 and 260, and VME/FIFO DMA controller 272. An exception to this rule occurs when the size of the data transfer is small, e.g., less than 64 bytes, in which case microprocessor 210 copies it directly without using DMA. The microprocessor 210 is not involved in larger transfers except in initiating them and in receiving notification when they are complete.

The CPU memory 214 contains mostly instructions for microprocessor 210, messages being transmitted to or from a remote board via FIFO 270, and various data blocks for controlling the FIFOs, the DMA controllers and the LAN controllers. The microprocessor 210 accesses the data packets in the LAN memories 236 and directly addressing them through the 256 by bidirectional buffers 230 and 250, respectively, for protocol processing. The local high-speed static RAM in CPU memory 214 can therefore provide zero wait state memory access for microprocessor 210 independent of network traffic. This is in sharp contrast to the prior art architecture shown in Fig. 1, in which all data and data packets, as well as microprocessor instructions for host CPU card 10, reside in the memory 16 and must communicate with the host CPU card 10 via the MMU 11.

While the LAN data buses 232 and 252 are shown as separate buses in Fig. 3, it will be understood that they may instead be implemented as a single combined bus.

SUBSTITUTE SHEET

35

-29-

NETWORK CONTROLLER OPERATION

In operation, when one of the LAN controllers (such as 234) receives a packet of information over its Ethernet 122a, it reads in the entire packet and stores it in corresponding LAN memory 236. The LAN controller 234 then issues an interrupt to microprocessor 210 via MFP 224, and the microprocessor 210 examines the status register on LAN controller 234 (via bidirectional buffer 230) to determine that the event causing the interrupt was a "receive packet completed." In order to avoid a potential lockout of the second Ethernet 122b caused by the prioritized interrupt handling characteristic of MFP 224, the microprocessor 210 does not at this time immediately process the received packet; instead, such processing is scheduled for a polling function.

When the polling function reaches the processing of the received packet, control over the packet is passed to a software link level receive module. The link level receive module then decodes the packet according to either of two different frame formats: standard Ethernet format or SNAP (IEEE 802 LCC) format. An entry in the header in the packet specifies which frame format was used. The link level driver then determines which of three types of messages is contained in the received packet: (1) IP, (2) ARP packets which can be handled by a local ARP module, or (3) ARP packets and other packet types which must be forwarded to the local host 118 (Fig. 2) for processing. If the packet is an ARP packet which can be handled by the NC 110a, such as a request for the address of server 100, then the microprocessor 210 assembles a response packet in LAN memory 236 and, in a conventional manner, causes LAN controller 234 to transmit that packet back over Ethernet 122a. It is noteworthy that the data manipulation for

SUBSTITUTE SHEET

10

5

20

15

25

30

35

5

10

15

20

25

30

-30-

accomplishing this task is performed almost completely in LAN memory 236, directly addressed by microprocessor 210 as controlled by instructions in CPU memory 214. The function is accomplished also without generating any traffic on the VME backplane 120 at all, and without disturbing the local host 118.

If the received packet is either an ARP packet which cannot be processed completely in the NC 110a, or is another type of packet which requires delivery to the local host 118 (such as a client request for the server 100 to execute a client-defined procedure), microprocessor 210 programs LAN DMA then the controller 242 to load the packet from LAN memory 236 into FIFO 240, programs FIFO 240 with the direction of data transfer, and programs DMA controller 272 to read the packet out of FIFO 240 and across the VME bus 120 into system memory 116. In particular, the microprocessor 210 first programs the LAN DMA controller 242 with the starting address and length of the packet in LAN memory 236, and programs the controller to begin transferring data from the LAN memory 236 to port A of parity FIFO 240 as soon as the FIFO is ready to receive data. Second, microprocessor 210 programs the VME/FIFO DMA controller 272 with the destination address in system memory 116 and the length of the data packet, and instructs the controller to begin transferring data from port B of the FIFO 260 onto VME bus 120. Finally, the microprocessor 210 programs FIFO 240 with the direction of the transfer to take place. The transfer then proceeds entirely under the control of DMA 242 and 272, without any further controllers involvement by microprocessor 210.

35

The microprocessor 210 then sends a message to host 118 that a packet is available at a specified system memory address. The microprocessor 210 sends such a

SUBSTITUTE SHEET

message by writing a message descriptor to a softwareemulated command FIFO on the host, which copies the message from CPU memory 214 on the NC via buffer 284 and into the host's local memory, in ordinary VME block transfer mode. The host then copies the packet from system memory 116 into the host's own local memory using ordinary VME transfers.

If the packet received by NC 110a from the network is an IP packet, then the microprocessor 210 determines whether it is (1) an IP packet for the server 100 which is not an NFS packet; (2) an IP packet to be routed to a different network; or (3) an NFS packet. If it is an IP packet for the server 100, but not an NFS packet, then the microprocessor 210 causes the packet to be transmitted from the LAN memory 236 to the host 118 in the same manner described above with respect to certain ARP packets.

If the IP packet is not intended for the server 100, but rather is to be routed to a client on a different network, then the packet is copied into the LAN memory associated with the Ethernet to which the destination client is connected. If the destination client is on the Ethernet 122b, which is on the same NC board as the source Ethernet 122a, then the microprocessor 210 causes the packet to be copied from LAN memory 236 into LAN 256 and then causes LAN controller 254 to transmit it over Ethernet 122b. (0f course, if the two LAN data buses 232 and 252 are combined, then copying would be unnecessary; the microprocessor 210 would simply cause the LAN controller 254 to read the packet out of the same locations in LAN memory to which the packet was written by LAN controller 234.)

35

30

The copying of a packet from LAN memory 236 to LAN memory 256 takes place similarly to the copying described above from LAN memory to system memory. For

SUBSTITUTE SHEET

10

5

15

20

PCT/US90/04711

-32-

transfer sizes of 64 bytes or more, the microprocessor 210 first programs the LAN DMA controller 242 with the starting address and length of the packet in LAN memory 236, and programs the controller to begin transferring data from the LAN memory 236 into port A of parity FIFO 240 as soon as the FIFO is ready to receive data. Second, microprocessor 210 programs the LAN DMA controller 262 with a destination address in LAN memory 256 and the length of the data packet, and instructs that controller to transfer data from parity Third, 256. LAN memory FIFO 260 into the VME/FIFO DMA the 210 programs microprocessor controller 272 to clock words of data out of port B of the FIFO 240, over the data bus 274, and into port B of FIFO 260. Finally, the microprocessor 210 programs the two FIFOs 240 and 260 with the direction of the The transfer then proceeds transfer to take place. entirely under the control of DMA controllers 242, 262 and 272, without any further involvement by the microprocessor 210. Like the copying from LAN memory to system memory, if the transfer size is smaller than 64 bytes, the microprocessor 210 performs the transfer directly, without DMA.

When each of the LAN DMA controllers 242 and 262 complete their work, they so notify microprocessor 210 by a respective interrupt provided through MFP 224. When the microprocessor 210 has received both interrupts, it programs LAN controller 254 to transmit the packet on the Ethernet 122b in a conventional manner.

Thus, IP routing between the two Ethernets in a single network controller 110 takes place over data bus 274, generating no traffic over VME bus 120. Nor is the host processor 118 disturbed for such routing, in contrast to the prior art architecture of Fig. 1. Moreover, all but the shortest copying work is

SUBSTITUTE SHEET

NetApp Ex. 1002, pg. 1153

10

5

15

20

25

30

5

10

-33- -

performed by controllers outside microprocessor 210, requiring the involvement of the microprocessor 210, and bus traffic on microprocessor data bus 212, only for the supervisory functions of programming the DMA controllers and the parity FIFOs and instructing them to begin. The VME/FIFO DMA controller 272 is programmed by loading control registers via microprocessor data bus 212; the LAN DMA controllers 242 and 262 are programmed by loading control registers on the respective controllers via the microprocessor data bus 212, respective bidirectional buffers 230 and 250, and respective LAN data buses 232 and 252, and the parity FIFOs 240 and 260 are programmed as set forth in the Appendix.

If the destination workstation of the IP packet to be routed is on an Ethernet connected to a different one of the network controllers 110, then the packet is copied into the appropriate LAN memory on the NC 110 to which that Ethernet is connected. Such copying is accomplished by first copying the packet into system memory 116, in the manner described above with respect certain ARP packets, and then notifying the to destination NC that a packet is available. When an NC is so notified, it programs its own parity FIFO and DMA controllers to copy the packet from system memory 116 into the appropriate LAN memory. It is noteworthy that though this type of IP routing does create VME bus traffic, it still does not involve the host CPU 118.

If the IP packet received over the Ethernet 122a and now stored in LAN memory 236 is an NFS packet intended for the server 100, then the microprocessor 210 performs all necessary protocol preprocessing to extract the NFS message and convert it to the local NFS (LNFS) format. This may well involve the logical concatenation of data extracted from a large number of

SUBSTITUTE SHEET

20

15

.

25

30

PCT/US90/04711

-34-

individual IP packets stored in LAN memory 236, resulting in a linked list, in CPU memory 214, pointing to the different blocks of data in LAN memory 236 in the correct sequence.

The exact details of the LNFS format are not important for an understanding of the invention, except to note that it includes commands to maintain a directory of files which are stored on the disks attached to the storage processors 114, commands for reading and writing data to and from a file on the and various configuration management and disks, The directory control messages. diagnostics maintenance commands which are supported by LNFS include the following messages based on conventional NFS: get attributes of a file (GETATTR); set attributes of a file (SETATTR); look up a file (LOOKUP); created a file (CREATE); remove a file (REMOVE); rename a file (RENAME); created a new linked file (LINK); create a symlink (SYMLINK); remove a directory (RMDIR); and return file system statistics The data transfer commands supported by (STATFS). LNFS include read from a file (READ); write to a file (WRITE); read from a directory (READDIR); and read a link (READLINK). LNFS also supports a buffer release command (RELEASE), for notifying the file controller that an NC is finished using a specified buffer in system memory. It also supports a VOP-derived access command, for determining whether a given type access is legal for specified credential on a specified file.

If the LNFS request includes the writing of file data from the LAN memory 236 to disk, the NC 110a first requests a buffer in system memory 116 to be allocated by the appropriate FC 112. When a pointer to the buffer is returned, microprocessor 210 programs LAN DMA controller 242, parity FIFO 240 and VME/FIFO DMA controller 272 to transmit the entire block of

SUBSTITUTE SHEET

10

5

20

15

25

35

5

10

15

file data to system memory 116. The only difference between this transfer and the transfer described above for transmitting IP packets and ARP packets to system memory 116 is that these data blocks will typically have portions scattered throughout LAN memory 236. The microprocessor 210 accommodates that situation by programming LAN DMA controller 242 successively for each portion of the data, in accordance with the linked list, after receiving notification that the previous portion is complete. The microprocessor 210 can program the parity FIFO 240 and the VME/FIFO DMA controller 272 once for the entire message, as long as the entire data block is to be placed contiguously in system memory 116. If it is not, then the microprocessor 210 can program the DMA controller 272 for successive blocks in the same manner LAN DMA controller 242.

If the network controller 110a receives a message from another processor in server 100, usually from file controller 112, that file data is available in system memory 116 for transmission on one of the Ethernets, for example Ethernet 122a, then the network controller 110a copies the file data into LAN memory 236 in a manner similar to the copying of file data in the opposite direction. In particular, the microprocessor 210 first programs VME/FIFO DMA controller 272 with the starting address and length of the data in system memory 116, and programs the controller to begin transferring data over the VME bus 120 into port B of parity FIFO 240 as soon as the FIFO is ready to receive data. The microprocessor 210 then programs the LAN DMA controller 242 with a destination address in LAN memory 236 and then length of the file data, and instructs that controller to transfer data from the parity FIFO 240 into the LAN memory 236. Third, microprocessor 210 programs the parity FIFO 240 SUBSTITUTE SHEET

20

25

30

5

10

15

-36-

with the direction of the transfer to take place. The transfer then proceeds entirely under the control of DMA controllers 242 and 272, without any further involvement by the microprocessor 210. Again, if the file data is scattered in multiple blocks in system memory 116, the microprocessor 210 programs the VME/FIFO DMA controller 272 with a linked list of the blocks to transfer in the proper order.

When each of the DMA controllers 242 and 272 complete their work, they so notify microprocessor 210 through MFP 224. The microprocessor 210 then performs all necessary protocol processing on the LNFS message in LAN memory 236 in order to prepare the message for transmission over the Ethernet 122a in the form of Ethernet IP packets. As set forth above, this protocol processing is performed entirely in network controller 110a, without any involvement of the local host 118.

It should be noted that the parity FIFOs are designed to move multiples of 128-byte blocks most efficiently. The data transfer size through port B is always 32-bits wide, and the VME address corresponding to the 32-bit data must be quad-byte aligned. The data transfer size for port A can be either 8 or 16 For bus utilization reasons, it is set to 16 bits. bits when the corresponding local start address is double-byte aligned, and is set at 8 bits otherwise. The TCP/IP checksum is always computed in the 16 bit Therefore, the checksum word requires byte mode. swapping if the local start address is not doublebyte aligned.

Accordingly, for transfer from port B to port A of any of the FIFOs 240, 260 or 270, the microprocessor 210 programs the VME/FIFO DMA controller to pad the transfer count to the next 128-byte boundary. The extra 32-bit word transfers do not involve the VME

SUBSTITUTE SHEET

20

25

њ.,

30

-37-

bus, and only the desired number of 32-bit words will be unloaded from port A.

For transfers from port A to port B of the parity FIFO 270, the microprocessor 210 loads port A wordby-word and forces a FIFO full indication when it is finished. The FIFO full indication enables unloading from port B. The same procedure also takes place for transfers from port A to port B of either of the parity FIFOs 240 or 260, since transfers of fewer than 128 bytes are performed under local microprocessor control rather than under the control of LAN DMA controller 242 or 262. For all of the FIFOs, the VME/FIFO DMA controller is programmed to unload only the desired number of 32-bit words.

FILE CONTROLLER HARDWARE ARCHITECTURE

The file controllers (FC) 112 may each be a standard off-the-shelf microprocessor board, such as one manufactured by Motorola Inc. Preferably, however, a more specialized board is used such as that shown in block diagram form in Fig. 4.

Fig. 4 shows one of the FCs 112a, and it will be understood that the other FC can be identical. Jπ many aspects it is simply a scaled-down version of the NC 110a shown in Fig. 3, and in some respects it is Like the NC 110a, FC 112a comprises a scaled up. 20MHz 68020 microprocessor 310 connected to a 32-bit microprocessor data bus 312. Also connected to the microprocessor data bus 312 is a 256K byte shared CPU memory 314. The low order 8 bits of the microprocessor data bus 312 are connected through a bidirectional buffer 316 to an 8-bit slow-speed data bus 318. On slow-speed data bus 318 are a 128K byte PROM 320, and a multifunction peripheral (MFP) 324. The functions of the PROM 320 and MFP 324 are the same as those described above with respect to EPROM 220 and

SUBSTITUTE SHEET

10

5

20

15

25

30

35

PCT/US90/04711

-38-

MFP 224 on NC 110a. FC 112a does not include PROM like the PROM 222 on NC 110a, but does include a parallel port 392. The parallel port 392 is mainly for testing and diagnostics.

Like the NC 110a, the FC 112a is connected to the VME bus 120 via a bidirectional buffer 380 and a 32bit local data bus 376. A set of control registers 382 are connected to the local data bus 376, and directly addressable across the VME bus 120. The local data bus 376 is also coupled to the microprocessor data bus 312 via a bidirectional buffer 384. This permits the direct addressability of CPU memory 314 from VME bus 120.

FC 112a also includes a command FIFO 390, which includes an input port coupled to the local data bus 376 and which is directly addressable across the VME bus 120. The command FIFO 390 also includes an output port connected to the microprocessor data bus 312. The structure, operation and purpose of command FIFO 390 are the same as those described above with respect to command FIFO 290 on NC 110a.

The FC 112a omits the LAN data buses 323 and 352 which are present in NC 110a, but instead includes a 4 megabyte 32-bit wide FC memory 396 coupled to the microprocessor data bus 312 via a bidirectional buffer 394. As will be seen, FC memory 396 is used as a cache memory for file control information, separate from the file data information cached in system memory 116.

The file controller embodiment shown in Fig. 4 does not include any DMA controllers, and hence cannot act as a master for transmitting or receiving data in any block transfer mode, over the VME bus 120. Block transfers do occur with the CPU memory 314 and the FC memory 396, however, with the FC 112a acting as an VME bus slave. In such transfers, the remote master

SUBSTITUTE SHEET

30

35

10

5

15

20

addresses the CPU memory 314 or the FC memory 396 directly over the VME bus 120 through the bidirectional buffers 384 and, if appropriate, 394.

5

FILE CONTROLLER OPERATION

The purpose of the FC 112a is basically to provide virtual file system services in response to requests provided in LNFS format by remote processors on the VME bus 120. Most requests will come from a network controller 110, but requests may also come from the local host 118.

The file related commands supported by LNFS are identified above. They are all specified to the FC 112a in terms of logically identified disk data blocks. For example, the LNFS command for reading data from a file includes a specification of the file from which to read (file system ID (FSID) and file ID (inode)), a byte offset, and a count of the number of bytes to read. The FC 112a converts that identification into physical form, namely disk and sector numbers, in order to satisfy the command.

The FC 112a runs a conventional Fast File System (FFS or UFS), which is based on the Berkeley 4.3 VAX release. This code performs the conversion and also performs all disk data caching and control data caching. However, as previously mentioned, control data caching is performed using the FC memory 396 on FC 112a, whereas disk data caching is performed using the system memory 116 (Fig. 2). Caching this file control information within the FC 112a avoids the VME bus congestion and speed degradation which would result if file control information was cached in system memory 116. The memory on the FC 112a is directly accessed over the VME bus 120 for three main First, and by far the most frequent, are purposes. accesses to FC memory 396 by an SP 114 to read or

SUBSTITUTE SHEET

10

20

15

25

30

. 35

PCT/US90/04711

-40-

.÷ •

write cached file control information. These are accesses requested by FC 112a to write locally modified file control structures through to disk, or to read file control structures from disk. Second, the FC's CPU memory 314 is accessed directly by other processors for message transmissions from the FC 112a For example, if a data to such other processors. block in system memory is to be transferred to an SP 114 for writing to disk, the FC 112a first assembles a message in its local memory 314 requesting such a transfer. The FC 112a then notifies the SP 114, which copies the message directly from the CPU memory 314 and executes the requested transfer.

A third type of direct access to the FC's local memory occurs when an LNFS client reads directory entries. When FC 112a receives an LNFS request to read directory entries, the FC 112a formats the requested directory entries in FC memory 396 and notifies the requestor of their location. The requestor then directly accesses FC memory 396 to read the entries.

The version of the UFS code on FC 112a includes some modifications in order to separate the two caches. In particular, two sets of buffer headers are maintained, one for the FC memory 396 and one for the system memory 116. Additionally, a second set of the system buffer routines (GETBLK(), BRELSE(), BREAD(), BWRITE(), and BREADA()) exist, one for buffer accesses to FC Mem 396 and one for buffer accesses to system memory 116. The UFS code is further modified to call the appropriate buffer routines for FC memory 396 for accesses to file control information, and to call the appropriate buffer routines for the system memory 116 for the caching of disk data. A description of UFS may be found in chapters 2, 6, 7 and 8 of "Kernel Structure and Flow," by Rieken and Webb of .sh

SUBSTITUTE SHEET

10

15

5

20

25

30

-41-

consulting (Santa Clara, California: 1988), incorporated herein by reference.

When a read command is sent to the FC by a requestor such as a network controller, the FC first converts the file, offset and count information into disk and sector information. It then locks the system memory buffers which contain that information, instructing the storage processor 114 to read them from disk if necessary. When the buffer is ready, the FC returns a message to the requestor containing both the attributes of the designated file and an array of buffer descriptors that identify the locations in system memory 116 holding the data.

After the requestor has read the data out of the buffers, it sends a release request back to the FC. The release request is the same message that was returned by the FC in response to the read request; the FC 112a uses the information contained therein to determine which buffers to free.

A write command is processed by FC 112a similarly to the read command, but the caller is expected to write to (instead of read from) the locations in system memory 116 identified by the buffer descriptors returned by the FC 112a. Since FC 112a employs writethrough caching, when it receives the release command from the requestor, it instructs storage processor 114 to copy the data from system memory 116 onto the appropriate disk sectors before freeing the system memory buffers for possible reallocation.

The READDIR transaction is similar to read and write, but the request is satisfied by the FC 112a directly out of its own FC memory 396 after formatting the requested directory information specifically for this purpose. The FC 112a causes the storage processor read the requested directory information from disk if it is not already locally cached. Also,

SUBSTITUTE SHEET

10

15

5

20

25

30

5

10

-42-

.1

the specified offset is a "magic cookie" instead of a byte offset, identifying directory entries instead of an absolute byte offset into the file. No file attributes are returned.

The READLINK transaction also returns no file attributes, and since links are always read in their entirety, it does not require any offset or count.

For all of the disk data caching performed through system memory 116, the FC 112a acts as a central authority for dynamically allocating, deallocating and keeping track of buffers. If there are two or more FCs 112, each has exclusive control over its own assigned portion of system memory 116. In all of these transactions, the requested buffers are locked during the period between the initial request and the release request. This prevents corruption of the data by other clients.

Also in the situation where there are two or more FCs, each file system on the disks is assigned to a particular one of the FCs! FC #0 runs a process called FC_VICE_PRESIDENT, which maintains a list of which file systems are assigned to which FC. When a client processor (for example an NC 110) is about to make an LNFS request designating a particular file system, it first sends the fsid in a message to the FC_VICE_PRESIDENT asking which FC controls the specified file system. The FC VICE_PRESIDENT responds, and the client processor sends the LNFS request to the designated FC. The client processor also maintains its own list of fsid/FC pairs as it discovers them, so as to minimize the number of such requests to the FC_VICE_PRESIDENT.

STORAGE PROCESSOR HARDWARE ARCHITECTURE

35

In the file server 100, each of the storage processors 114 can interface the VME bus 120 with up

SUBSTITUTE SHEET

15

20

25

to 10 different SCSI buses. Additionally, it can do so at the full usage rate of an enhanced block transfer protocol of 55MB per second.

Fig. 5 is a block diagram of one of the SPs 114a. SP 114b is identical. SP 114a comprises а microprocessor 510, which may be a Motorola 68020 microprocessor operating at 20MHz. The microprocessor 510 is coupled over a 32-bit microprocessor data bus 512 with CPU memory 514, which may_include up to 1MB of static RAM. The microprocessor 510 accesses instructions, data and status on its own private bus 512, with no contention from any other source. The microprocessor 510 is the only master of bus 512.

The low order 16 bits of the microprocessor data bus 512 interface with a control bus 516 via a bidirectional buffer 518. The low order 8 bits of the control bus 516 interface with a slow speed bus 520 via another bidirectional buffer 522. The slow speed bus 520 connects to an MFP 524, similar to the MFP 224 in NC 110a (Fig. 3), and with a PROM 526, similar to PROM 220 on NC 110a. The PROM 526 comprises 128K bytes of EPROM which contains the functional code for SP 114a. Due to the width and speed of the EPROM 526, the functional code is copied to CPU memory 514 upon reset for faster execution.

MFP 524, like the MFP 224 on NC 110a, comprises a Motorola 68901 multifunction peripheral device. It provides the functions of a vectored interrupt controller, individually programmable I/O pins, four timers and a UART. The UART functions provide serial communications across an RS 232 bus (not shown in Fig. 5) for debug monitors and diagnostics. Two of the four timing functions may be used as general-purpose timers by the microprocessor 510, either independently or in cascaded fashion. A third timer function provides the refresh clock for a DMA controller

10

15

5

20

25

30

5

10

15

20

25

30

35

40

45

.

PCT/US90/04711

-44-

described below, and the fourth timer generates the UART clock. Additional information on the MFP 524 can be found in "MC 68901 Multi-Function Peripheral Specification," by Motorola, Inc., which is incorporated herein by reference. The eight general-purpose I/O bits provided by MFP 524 are configured according to the following table:

<u>Bit</u> <u>Direction</u> <u>Definition</u>

J.

- 7 input Power Failure is Imminent This functions as an early warning.
 - 6 input SCSI Attention A composite of the SCSI. Attentions from all 10 SCSI channels.
- 5 input Channel Operation Done A composite of the channel done bits from all 13 channels of the DMA controller, described below.
 - 4 output DMA Controller Enable. Enables the DMA Controller to run.
- 3 input VMEbus Interrupt Done Indicates the completion of a VMEbus Interrupt.
- 2 input Command Available Indicates that the SP'S Command Fifo, described below, contains one or more command pointers.
- 1 output External Interrupts Disable. Disables externally generated interrupts to the microprocessor 510.
- 0 output Command Fifo Enable. Enables operation of the SP'S Command Fifo. Clears the Command Fifo when reset.

Commands are provided to the SP 114a from the VME bus 120 via a bidirectional buffer 530, a local data bus 532, and a command FIFO 534. The command FIFO 534 is similar to the command FIFOs 290 and 390 on NC 110a and FC 112a, respectively, and has a depth of 256 32bit entries. The command FIFO 534 is a write-only register as seen on the VME bus 120, and as a readonly register as seen by microprocessor 510. If the

SUBSTITUTE SHEET

5

10

15

20

25

30

35

-45-

FIFO is full at the beginning of a write from the VME bus, a VME bus error is generated. Pointers are removed from the command FIFO 534 in the order received, and only by the microprocessor 510. Command avai_able status is provided through I/O bit 4 of the MFP 524, and as a long as one or more command pointers are still within the command FIFO 534, the command available status remains asserted.

As previously mentioned, the SP 114a supports up to 10 SCSI buses or channels 540a-540j. In the typical configuration, buses 540a-540i support up to 3 SCSI disk drives each, and channel 540j supports other SCSI peripherals such as tape drives, optical disks, and so Physically, the SP 114a connects to each of the on. SCSI buses with an ultra-miniature D sub connector and round shielded cables. Six 50-pin cables provide 300 conductors which carry 18 signals per bus and 12 grounds. The cables attach at the front panel of the SP 114a and to a commutator board at the disk drive array. Standard 50-pin cables connect each SCSI device to the commutator board. Termination resistors are installed on the SP 114a.

The SP 114a supports synchronous parallel data transfers up to 5MB per second on each of the SCSI buses 540, arbitration, and disconnect/reconnect services. Each SCSI bus 540 is connected to a respective SCSI adaptor 542, which in the present embodiment is an AIC 6250 controller IC manufactured by Adaptec Inc., Milpitas, California, operating in the non-multiplexed address bus mode. The AIC 6250 is described detail in "AIC 5250 in Functional Specification," by Adaptec Inc., which is incorporated herein by reference. The SCSI adaptors 542 each provide the necessary hardware interface and lowlevel electrical protocol to implement its respective SCSI channel.

SUBSTITUTE SHEET

PCT/US90/04711

WO 91/03788

5

10

15

20

25

30

-46-

The 8-bit data port of each of the SCSI adaptors 542 is connected to port A of a respective one of a set of ten parity FIFOS 544a-544j. The FIFOS 544 are the same as FIFOS 240, 260 and 270 on NC 110a, and are connected and configured to provide parity covered data transfers between the 8-bit data port of the respective SCSI adaptors 542 and a 36-bit (32-bit plus 4 bits of parity) common data bus 550. The FIFOS 544 provide handshake, status, word assembly/disassembly and speed matching FIFO buffering for this purpose. The FIFOS 544 also generate and check parity for the 32-bit bus, and for RAID 5 implementations they accumulate and check redundant data and accumulate recovered data.

All of the SCSI adaptors 542 reside at a single location of the address space of the microprocessor 510, as do all of the parity FIFOs 544. The microprocessor 510 selects individual controllers and FIFOs for access in pairs, by first programming a pair select register (not shown) to point to the desired pair and then reading from or writing to the control register address of the desired chip in the pair. The microprocessor 510 communicates with the control registers on the SCSI adaptors 542 via the control bus 516 and an additional bidirectional buffer 546, and communicates with the control registers on FIFOs 544 via the control bus 516 and a bidirectional buffer 552. Both the SCSI adaptors 542 and FIFOs 544 employ 8-bit control registers, and register addressing of the FIFOs 544 is arranged such that such registers alias in consecutive byte locations. This allows the microprocessor 510 to write to the registers as a single 32-bit register, thereby reducing instruction overhead.

35

The parity FIFOs 544 are each configured in their Adaptec 6250 mode. Referring to the Appendix, the

5

10

FIFOs 544 are programmed with the following bit settings in the Data Transfer Configuration Register:

| Bit | Definition | <u>Setting</u> |
|-----|---------------------------------|----------------|
| 0 | WD Mode | (0) |
| 1 | Parity Chip | (1) |
| 2 | Parity Correct Mode | (0) |
| 3 | 8/16 bits CPU & PortA interface | (0) |
| 4 | Invert Port A address 0 | (1) |
| 5 | Invert Port A address 1 | (1) |
| 6 | Checksum Carry Wrap | (0) |
| 7 | Reset | (0) |
| | | |

The Data Transfer Control Register is programmed as follows:

| <u>Bit</u> | Definition | <u>Setting</u> |
|------------|-------------------------|----------------|
| 0 | Enable PortA Req/Ack | (1) |
| 1 | Enable PortB Req/Ack | (1) |
| 2 | Data Transfer Direction | as desired |
| 3 | CPU parity enable | (0) |
| 4 | PortA parity enable | (1) |
| 5 | PortB parity enable | (1) |
| 6 | Checksum Enable | (0) |
| . 7 | PortA Master | (0) |
| | | |

25

30

20

Register (Long Burst) is programmed for 8-byte bursts. SCSI adaptors 542 each generate a respective interrupt signal, the status of which are provided to microprocessor 510 as 10 bits of a 16-bit SCSI interrupt register 556. The SCSI interrupt register 556 is connected to the control bus 516. Additionally, a composite SCSI interrupt is provided through the MFP 524 whenever any one of the SCSI adaptors 542 needs servicing.

In addition, bit 4 of the RAM Access Control

35

An additional parity FIFO 554 is also provided in the SP 114a, for message passing. Again referring to the Appendix, the parity FIFO 554 is programmed with

SUBSTITUTE SHEET

5

10

15

PCT/US90/04711

-48-

the following bit settings in the Data Transfer Configuration Register:

| · · · · · · · · · · · · · · · · · · · | | |
|---------------------------------------|---------------------------------|----------------|
| <u>Bit</u> | Definition | <u>Setting</u> |
| 0 | WD Mode | (0) |
| 1 | Parity Chip | (1) |
| 2 | Parity Correct Mode | (0) |
| 3 | 8/16 bits CPU & PortA interface | (1) |
| 4 | Invert Port A address 0 | (1) |
| 5 | Invert Port A address 1 | (1) |
| 6 | Checksum Carry Wrap | (0) |
| 7 | Reset | (0) |
| | | |

The Data Transfer Control Register is programmed as follows:

| Bit | Definition | Setting |
|-----|-------------------------|------------|
| 0 | Enable PortA Req/Ack | (0) |
| 1 | Enable PortB Req/Ack | (1) |
| 2 | Data Transfer Direction | as desired |
| 3 | CPU parity enable | (0) |
| 4 | PortA parity enable | (0) |
| 5 | PortB parity enable | (1) |
| 6 | Checksum Enable | (0) |
| 7 | PortA Master | (0) |

In addition, bit 4 of the RAM Access Control Register (Long Burst) is programmed for 8-byte bursts. Port A of FIFO 554 is connected to the 16-bit control bus 516, and port B is connected to the common data bus 550. FIFO 554 provides one means by which the microprocessor 510 can communicate directly with the VME bus 120, as is described in more detail below.

The microprocessor 510 manages data movement using a set of 15 channels, each of which has an unique status which indicates its current state. Channels are implemented using a channel enable register 560 and a channel status register 562, both connected to the control bus 516. The channel enable register 560

SUBSTITUTE SHEET

20

25

30

is a 16-bit write-only register, whereas the channel status register 562 is a 16-bit read-only register. The two registers reside at the same address to microprocessor 510. The microprocessor 510 enables a particular channel by setting its respective bit in channel enable register 560, and recognizes completion of the specified operation by testing for a "done" bit in the channel status register 562. The microprocessor 510 then resets the enable bit, which causes the respective "done" bit in the channel status register 562 to be cleared.

The channels are defined as follows: CHANNEL FUNCTION

15

0:9

These channels control data movement to and from the respective FIFOs 544 via the comm n data bus 550. When a FIFO is enabled and a request is received from it, the channel becomes ready. Once the channel has been serviced a status of done is generated.

- 11:10 These channels control data movement between a local data buffer 564, described below, and the VME bus 120. When enabled the channel becomes ready. Once the channel has been serviced a status of done is generated.
 - 12 When enabled, this channel causes the DRAM in local data buffer 564 to be refreshed based on a clock which is generated by the MFP 524. The refresh consists of a burst of 16 rows. This channel does not generate a status of done.
 - 13 The microprocessor's communication FIFO 554 is serviced by this channel. When enable is set and the FIFO 554 asserts a request then the channel becomes ready. This channel generates a status of done.
 - 14 Low latency writes from microprocessor 510 onto the VME bus 120 are controlled by this channel. When this channel is enabled data is moved from a special 32 bit register, described below, onto the VME bus 120. This channel generates a done status.

SUBSTITUTE SHEET

10

5

20

- 25
- 30
- 35

40

PCT/US90/04711

-50-

15 This is a null channel for which neither a ready status nor done status is generated.

Channels are prioritized to allow servicing of the more critical requests first. Channel priority is assigned in a descending order starting at channel 14. That is, in the event that all channels are requesting service, channel 14 will be the first one served.

The common data bus 550 is coupled via a bidirectional register 570 to a 36-bit junction bus 572. A second bidirectional register 574 connects the junction bus 572 with the local data bus 532. Local data buffer 564, which comprises 1MB of DRAM, with parity, is coupled bidirectionally to the junction bus 572. It is organized to provide 256K 32-bit words with byte parity. The SP 114a operates the DRAMs in page mode to support a very high data rate, which requires bursting of data instead of random singleword accesses. It will be seen that the local data buffer 564 is used to implement a RAID (redundant array of inexpensive disks) algorithm, and is not used for direct reading and writing between the VME bus 120 and a peripheral on one of the SCSI buses 540.

A read-only register 576, containing all zeros, is also connected to the junction bus 572. This register is used mostly for diagnostics, initialization, and clearing of large blocks of data in system memory 116.

The movement of data between the FIFOs 544 and 554, the local data buffer 564, and a remote entity such as the system memory 116 on the VME bus 120, is all controlled by a VME/FIFO DMA controller 580. The VME/FIFO DMA controller 580 is similar to the VME/FIFO DMA controller 272 on network controller 110a (Fig. 3), and is described in the Appendix. Briefly, it includes a bit slice engine 582 and a dual-port static RAM 584. One port of the dual-port static RAM 584 communicates over the 32-bit microprocessor data bus

SUBSTITUTE SHEET

15

5

20

25

30

512 with microprocessor 510, and the other port communicates over a separate 16-bit bus with the bit slice engine 582. The microprocessor 510 places command parameters in the dual-port RAM 584, and uses the channel enables 560 to signal the VME/FIFO DMA controller 580 to proceed with the command. The VME/FIFO DMA controller is responsible for scanning the channel status and servicing requests, and returning ending status in the dual-port RAM 584. The dual-port RAM 584 is organized as 1K x 32 bits at the 32-bit port and as 2K x 16 bits at the 16-bit port. A example showing the method by which the microprocessor 510 controls the VME/FIFO DMA controller 580 is as First, the microprocessor 510 writes into follows. the dual-port RAM 584 the desired command and associated parameters for the desired channel. For example, the command might be, "copy a block of data from FIFO 544h out into a block of system memory 116 beginning at a specified VME address." Second, the microprocessor sets the channel enable bit in channel enable register 560 for the desired channel.

At the time the channel enable bit is set, the appropriate FIFO may not yet be ready to send data. Only when the VME/FIFO DMA controller 580 does receive a "ready" status from the channel, will the controller 580 execute the command. In the meantime, the DMA controller 580 is free to execute commands and move data to or from other channels.

When the DMA controller 580 does receive a status of "ready" from the specified channel, the controller fetches the channel command and parameters from the dual-ported RAM 584 and executes. When the command is complete, for example all the requested data has been copied, the DMA controller writes status back into the dual-port RAM 584 and asserts "done" for the channel in channel status register 562. The microprocessor

SUBSTITUTE SHEET

10

15

5

20

25

30

35

510 is then interrupted, at which time it reads channel status register 562 to determine which channel interrupted. The microprocessor 510 then clears the channel enable for the appropriate channel and checks the ending channel status in the dual-port RAM 584.

-52-

In this way a high-speed data transfer can take place under the control of DMA controller 580, fully in parallel with other activities being performed by microprocessor 510. The data transfer takes place over busses different from microprocessor data bus 512, thereby avoiding any interference with microprocessor instruction fetches.

The SP 114a also includes a high-speed register 590, which is coupled between the microprocessor data bus 512 and the local data bus 532. The high-speed register 590 is used to write a single 32-bit word to an VME bus target with a minimum of overhead. The register is write only as viewed from the microprocessor 510. In order to write a word onto the VME bus 120, the microprocessor 510 first writes the word into the register 590, and the desired VME target into dual-port RAM 584. When the address microprocessor 510 enables the appropriate channel in channel enable register 560, the DMA controller 580 transfers the data from the register 590 into the VME bus address specified in the dual-port RAM 584. The DMA controller 580 then writes the ending status to the dual-port RAM and sets the channel "done" bit in channel status register 562.

This procedure is very efficient for transfer of a single word of data, but becomes inefficient for large blocks of data. Transfers of greater than one word of data, typically for message passing, are usually performed using the FIFO 554.

35

The SP 114a also includes a series of registers 592, similar to the registers 282 on NC 110a (Fig. 3)

SUBSTITUTE SHEET

10

15

5

WO 91/03788

20

25

30

and the registers 382 on FC 112a (Fig. 4). The details of these registers are not important for an understanding of the present invention.

5

10

15

20

25

STORAGE PROCESSOR OPERATION

The 30 SCSI disk drives supported by each of the SPs 114 are visible to a client processor, for example one of the file controllers 112, either as three large, logical disks or as 30 independent SCSI drives, depending on configuration. When the drives are visible as three logical disks, the SP uses RAID 5 design algorithms to distribute data for each logical drive on nine physical drives to minimize disk arm contention. The tenth drive is left as a spare. The RAID 5 algorithm (redundant array of inexpensive drives, revision 5) is described in "A Case For a Redundant Arrays of Inexpensive Disks (RAID)", by Patterson et al., published at ACM SIGMOD Conference, Chicago, Ill., June 1-3, 1988, incorporated herein by reference.

In the RAID 5 design, disk data are divided into stripes. Data stripes are recorded sequentially on eight different disk drives. A ninth parity stripe, the exclusive-or of eight data stripes, is recorded on a ninth drive. If a stripe size is set to 8K bytes, a read of 8K of data involves only one drive. A write of 8K of data involves two drives: a data drive and a parity drive. Since a write requires the reading back of old data to generate a new parity stripe, writes are also referred to as modify writes. The SP 114a supports nine small reads to nine SCSI drives concurrently. When stripe size is set to 8K, a read of 64K of data starts all eight SCSI drives, with each drive reading one 8K stripe worth of data. The parallel operation is transparent to the caller client.

30

35

SUBSTITUTE SHEET

PCT/US90/04711

-54-

The parity stripes are rotated among the nine drives in order to avoid drive contention during write operations. The parity stripe is used to improve availability of data. When one drive is down, the SP 114a can reconstruct the missing data from a parity stripe. In such case, the SP 114a is running in error recovery mode. When a bad drive is repaired, the SP 114a can be instructed to restore data on the repaired drive while the system is on-line.

10

5

When the SP 114a is used to attach thirty independent SCSI drives, no parity stripe is created and the client addresses each drive directly.



:

The SP 114a processes multiple messages (transactions, commands) at one time, up to 200 messages per second. The SP 114a does not initiate any messages after initial system configuration. The following SP 114a operations are defined:

The above transactions are described in detail in

the above-identified application entitled MULTIPLE

understanding of the invention, it will be useful to describe the function and operation of only two of these commands: read and write sectors, and read and

01 No Op

02 Send Configuration Data

- 03 Receive Configuration Data
- 05 Read and Write Sectors
- 06 Read and Write Cache Pages
- 07 IOCTL Operation
- 08 Dump SP 114a Local Data Buffer

FACILITY OPERATING SYSTEM ARCHITECTURE.

- 09 Start/Stop A SCSI Drive
- OC Inquiry

write cache pages.

OE Read Message Log Buffer

OF Set SP 114a Interrupt

30

35

SUBSTITUTE SHEET



25

NetApp Ex. 1002, pg. 1175

For and

-55-

Read and Write Sectors

This command, issued usually by an FC 112, causes the SP 114a to transfer data between a specified block of system memory and a specified series of contiguous sectors on the SCSI disks. As previously described in connection with the file controller 112, the particular sectors are identified in physical terms. In particular, the particular disk sectors are identified by SCSI channel number (0-9), SCSI ID on that channel number (0-2), starting sector address on the specified drive, and a count of the number of sectors to read or write. The SCSI channel number is zero if the SP 114a is operating under RAID 5.

The SP 114a can execute up to 30 messages on the 30 SCSI drives simultaneously. Unlike most of the commands to an SP 114, which are processed by microprocessor 510 as soon as they appear on the command FIFO 534, read and write sectors commands (as well as read and write cache memory commands) are first sorted and queued. Hence, they are not served in the order of arrival.

When а disk access command arrives, the microprocessor 510 determines which disk drive is targeted and inserts the message in a queue for that disk drive sorted by the target sector address. The microprocessor 510 executes commands on all the queues simultaneously, in the order present in the queue for each disk drive. In order to minimize disk arm movements, the microprocessor 510 moves back and forth among queue entries in an elevator fashion.

If no error conditions are detected from the SCSI disk drives, the command is completed normally. When a data check error condition occurs and the SP 114a is configured for RAID 5, recovery actions using redundant data begin automatically. When a drive is down while the SP 114a is configured for RAID 5,

SUBSTITUTE SHEET

10

15

5

20

25

30

10

-56-

recovery actions similar to data check recovery take place.

Read/Write Cache Pages

ą.

This command is similar to read and write sectors, except that multiple VME addresses are provided for transferring disk data to and from system memory 116. Each VME address points to a cache page in system memory 116, the size of which is also specified in the command. When transferring data from a disk to system memory 116, data are scattered to different cache pages; when writing data to a disk, data are gathered from different cache pages in system memory 116. Hence, this operation is referred to as a scattergather function.

The target sectors on the SCSI disks are specified in the command in physical terms, in the same manner that they are specified for the read and write sectors command. Termination of the command with or without error conditions is the same as for the read and write sectors command.

The dual-port RAM 584 in the DMA controller 580 maintains a separate set of commands for each channel controlled by the bit slice engine 582. As each channel completes its previous operation, the microprocessor 510 writes a new DMA operation into the dual-port RAM 584 for that channel in order to satisfy the next operation on a disk elevator queue.

The commands written to the DMA controller 580 include an operation code and a code indicating whether the operation is to be performed in non-block mode, in standard VME block mode, or in enhanced block mode. The operation codes supported by DMA controller 580 are as follows:

SUBSTITUTE SHEET

15

20

25

30

PCT/US90/04711

| | OP CODE OPER | ATION | |
|-----------|--------------|--------------------------------------|---|
| | 0 | NO-OP | |
| 5 | 1 | ZEROES -> BUFFER | Move zeros from zeros register 576 to local data buffer 564. |
| 10 | 2 | ZEROES -> FIFO | Move zeros f. teros register 57: 5 the currently selected FIFO on common data bus 550. |
| 15 20 | 3 | ZEROES -> VMEbus | Move zeros from zeros register 576 out onto the VME bus 120. Used for initializing cache buffers in system memory 116. |
| | 4 | VMEbus -> BUFFER | Move data from the VME bus 120 to the |
| 25 | | | local data buffer 564. This operation is used during a write, to move target data intended for a |
| 30 | | | down drive into the buffer for participation in redundancy generation. Used |
| 35 | | | only for RAID 5 application. |
| 40 | 5 | VMEbus -> FIFO | New data to be written from VME bus onto a drive. Since RAID 5 requires redundancy data to be generated from data that is buffered in |
| 45 | | | local data buffer 564, this operation will be used only if the SP 114a is not configured for RAID 5. |
| 50 | 6 | VMEbus -> BUFFER & F Targe VME | t data is moved from |
| | | SU | BSTITUTE SHEET |

-57-

5

10

15

20

25

30

35

-58-

÷

device and is also captured in the local data buffer 564 for participation in redundancy generation. Used only if SP 114a is configured for RAID 5 operation. BUFFER -> VMEbus This operation is not 7 used. BUFFER -> FIFO Participating data is 8 transferred to create redundant data or recovered data on a Used disk drive. only in RAID 5 applications. This operation 9 FIFO -> VMEbus is used to move target data directly from a disk drive onto the VME bus 120. -> BUFFER Used to move A FIFO data participating recovery for and modify operations. Used only in RAID 5 applications. -> VMEbus & BUFFER FIFO B This operation is used to save target data for participation in data Used only in recovery. RAID 5 applications.

SYSTEM MEMORY

Fig. 6 provides a simplified block diagram of the preferred architecture of one of the system memory cards 116a. Each of the other system memory cards are the same. Each memory card 116 operates as a slave on the enhanced VME bus 120 and therefore requires no onboard CPU. Rather, a timing control block 610 is sufficient to provide the necessary slave control operations. In particular, the timing control block

SUBSTITUTE SHEET

40

610, in response to control signals from the control portion of the enhanced VME bus 120, enables a 32-bit wide buffer 612 for an appropriate direction transfer of 32-bit data between the enhanced VME bus 120 and a multiplexer unit 614. The multiple: er 614 provides a multiplexing and demultiplexing function, depending on data transfer direction, for a six megabit by seventytwo bit word memory array 620. An error correction code (ECC) generation and testing unit 622 is also connected to the multiplexer 614 to generate or verify, again depending on transfer direction, eight bits of ECC data. The status of ECC verification is provided back to the timing control block 610.

ENHANCED VME BUS PROTOCOL

VME bus 120 is physically the same as an ordinary VME bus, but each of the NCs and SPs include additional circuitry and firmware for transmitting data using an enhanced VME block transfer protocol. The enhanced protocol is described in detail in the above-identified application entitled ENHANCED VMEBUS PROTOCOL UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER, and summarized in the Appendix hereto. Typically transfers of LNFS file data between NCs and system memory, or between SPs and system memory, and transfers of packets being routed from one NC to another through system memory, are the only types of transfers that use the enhanced protocol in server 100. All other data transfers on VME bus 120 use either conventional VME block transfer protocols or ordinary non-block transfer protocols.

MESSAGE PASSING

35

30

As is evident from the above description, the different processors in the server 100 communicate with each other via certain types of messages. In

SUBSTITUTE SHEET

10

5

20

15

-60-

software, these messages are all handled by the messaging kernel, described in detail in the MULTIPLE FACILITY OPERATING SYSTEM ARCHITECTURE application cited above. In hardware, they are implemented as follows.

Each of the NCs 110, each of the FCs 112, and each of the SPs 114 includes a command or communication FIFO such as 290 on NC 110a. The host 118 also includes a command FIFO, but since the host is an unmodified purchased processor board, the FIFO is emulated in software. The write port of the command FIFO in each of the processors is directly addressable from any of the other processors over VME bus 120.

Similarly, each of the processors except SPs 114 also includes shared memory such as CPU memory 214 on NC 110a. This shared memory is also directly addressable by any of the other processors in the server 100.

If one processor, for example network controller 110a, is to send a message or command to a second processor, for example file controller 112a, then it does so as follows. First, it forms the message in its own shared memory (e.g., in CPU memory 214 on NC 110a). Second, the microprocessor in the sending processor directly writes a message descriptor into the command FIFO in the receiving processor. For a command being sent from network controller 110a to file controller 112a, the microprocessor 210 would perform the write via buffer 284 on NC 110a, VME bus 120, and buffer 384 on file controller 112a.

The command descriptor is a single 32-bit word containing in its high order 30 bits a VME address indicating the start of a quad-aligned message in the sender's shared memory. The low order two bits indicate the message type as follows:

SUBSTITUTE SHEET

10

5

20

15

25

30

TypeDescription0Pointer to a new message being sent1Pointer to a reply message2Pointer to message to be forwarded3Pointer to message to be freed; also
message acknowledgment

-61-

All messages are 128-bytes long.

When the receiving processor reaches the command descriptor on its command FIFO, it directly accesses the sender's shared memory and copies it into the receiver's own local memory. For a command issued from network controller 110a to file controller 112a, this would be an ordinary VME block or non-block mode transfer from NC CPU memory 214, via buffer 284, VME bus 120 and buffer 384, into FC CPU memory 314. The FC microprocessor 310 directly accesses NC CPU memory 214 for this purpose over the VME bus 120.

When the receiving processor has received the command and has completed its work, it sends a reply message back to the sending processor. The reply message may be no more than the original command message unaltered, or it may be a modified version of that message or a completely new message. If the reply message is not identical to the original command message, then the receiving processor directly accesses the original sender's shared memory to modify the original command message or overwrite it completely. For replies from the FC 112a to the NC 110a, this involves an ordinary VME block or nonblock mode transfer from the FC 112a, via buffer 384, VME bus 120, buffer 284 and into NC CPU memory 214. Again, the FC microprocessor 310 directly accesses NC CPU memory 214 for this purpose over the VME bus 120.

35

Whether or not the original command message has been changed, the receiving processor then writes a reply message descriptor directly into the original sender's command FIFO. The reply message descriptor

SUBSTITUTE SHEET

10

15

5

20

25

PCT/US90/04711

-62-

contains the same VME address as the original command message descriptor, and the low order two bits of the word are modified to indicate that this is a reply message. For replies from the FC 112a to the NC 110a, the message descriptor write is accomplished by microprocessor 310 directly accessing command FIFO 290 via buffer 384, VME bus 120 and buffer 280 on the NC. Once this is done, the receiving processor can free the buffer in its local memory containing the copy of the command message.

When the original sending processor reaches the reply message descriptor on its command FIFO, it wakes up the process that originally sent the message and permits it to continue. After examining the reply message, the original sending processor can free the original command message buffer in its own local shared memory.

As mentioned above, network controller 110a uses the buffer 284 data path in order to write message descriptors onto the VME bus 120, and uses VME/FIFO DMA controller 272 together with parity FIFO 270 in order to copy messages from the VME bus 120 into CPU memory 214. Other processors read from CPU memory 214 using the buffer 284 data path.

File controller 112a writes message descriptors onto the VME bus 120 using the buffer 384 data path, and copies messages from other processors' shared memory via the same data path. Both take place under the control of microprocessor 310. Other processors copy messages from CPU memory 314 also via the buffer 384 data path.

Storage processor 114a writes message descriptors onto the VME bus using high-speed register 590 in the manner described above, and copies messages from other processors using DMA controller 580 and FIFO 554. The SP 114a has no shared memory, however, so it uses a

10

5

WO 91/03788

15

20

25

30

-63-

buffer in system memory 116 to emulate that function. That is, before it writes a message descriptor into another processor's command FIFO, the SP 114a first copies the message into its own previously allocated buffer in system memory 116 using DMA controller 580 and FIFO 554. The VME address included in the message descriptor then reflects the VME address of the message in system memory 116.

In the host 118, the command FIFO and shared memory are both emulated in software.

The invention has been described with respect to particular embodiments thereof, and it will be understood that numerous modifications and variations are possible within the scope of the invention.

10

5

SUBSTITUTE SHEET

10

-64-

APPENDIX A

VME/FIFO DMA Controller

In storage processor 114a, DMA controller 580 manages the data path under the direction of the microprocessor 510. The DMA controller 580 is a microcoded 16-bit bit-slice implementation executing pipelined instructions at a rate of one each 62.5ns. It is responsible for scanning the channel status 562 and servicing request with parameters stored in the dual-ported ram 584 by the microprocessor 510. Ending status is returned in the ram 584 and interrupts are generated for the microprocessor 510.

15

20

25

<u>Control Store</u>. The control store contains the microcoded instructions which control the DMA controller 580. The control store consists of 6 1K x 8 proms configured to yield a 1K x 48 bit microword. Locations within the control store are addressed by the sequencer and data is presented at the input of the pipeline registers.

Sequencer. The sequencer controls program flow by generating control store addresses based upon pipeline The control store data and various status bits. address consists of 10 bits. Bits 8:0 of the control store address derive from a multiplexer having as its inputs either an ALU output or the output of an The incrementer can be preloaded with incrementer. pipeline register bits 8:0, or it can be incremented as a result of a test condition. The 1K address range is divided into two pages by a latched flag such that the microprogram can execute from either page. Branches, however remain within the selected page. Conditional sequencing is performed by having the test condition increment the pipeline provided address. A false condition allows execution from the pipeline address while a true condition causes execution from

SUBSTITUTE SHEET

30

35

the address + 1. The alu output is selected as an address source in order to directly vector to a routine or in order to return to a calling routine. Note that when calling a subroutine the calling routine must reside within the same page as the subroutine or the wrong page will be selected on the return.

ALU. The alu comprises a single IDT49C402A integrated circuit. It is 16 bits in width and most closely resembles four 2901s with 64 registers. The alu is used primarily for incrementing, decrementing, addition and bit manipulation. All necessary control signals originate in the control store. The IDT HIGH PERFORMANCE CMOS 1988 DATA BOOK, incorporated by reference herein, contains additional information about the alu.

<u>Microword</u>. The 48 bit microword comprises several fields which control various functions of the DMA controller 580. The format of the microword is defined below along with mnemonics and a description of each function.

| AI<8:0> 47:39 | (Alu Instruction bits 8:0) The AI bits provide the instruction for the 49C402A alu. Refer to the IDT data book for a complete definition of the alu instructions. Note that the I9 signal input of the 49C402A is always low. |
|---------------|---|
| | |

CIN 38 (Carry INput) This bit forces the carry input to the alu.

RA<5:0> 37:32 (Register A address bits 5:0) These bits select one of 64 registers as the "A" operand for the alu. These bits also provide literal bits 15:10 for the alu bus.

RB<5:0> 31:26 (Register B address bits 5:0) These bits select one of 64 registers as the "B" operand for the alu. These bits also provide literal bits 9:4 for the alu bus.

SUBSTITUTE SHEET

10

5

15

20

25

30

35

| WO 91/03788 | | | PCT/US90/04711 | |
|--------------------|---------------|--|---|-----|
| · · | | | -66- | |
| 5 | LFD 25 | causes the set. When selected 1 | Flag Data) When set this bit e selected latched flag to be a reset this bit causes the atched flag to be cleared. This functions as literal bit 3 for | • |
| 10 | LFS<2:0> 24:2 | meani upon bus. field then bits | ched Flag Select bits 2:0) The ing of these bits is dependent the selected source for the alu In the event that the literal i is selected as the bus source LFS<2:0> function as literal <2:0> otherwise the bits are | • |
| 15 | | used flags | to select one of the latched | |
| | | <u>LFS<2:0></u> | SELECTED FLAG | |
| 20 | | 0 | This value selects a null flag. | • |
| 25 | | 1 | When set this bit enables the buffer clock. When reset this bit disables the buffer clock. | |
| 30 | | 2 | When this bit is cleared VME bus transfers, buffer operations and RAS are all disabled. | |
| , | | 3 | NOT USED | · · |
| 35 | | 4 | When set this bit enables VME bus transfers. | • |
| · · · | | 5 | When set this bit enables buffer operations. | |
| 40 | | 6 | When set this bit asserts the row address strobe to the dram buffer. | |
| 45 | | | When set this bit selects page 0 of the control store. | • |
| 50 | SRC<1,0> 20, | Thes | bus SouRCe select bits 1,0) e bits select the data source to nabled onto the alu bus. | |

•

-

.

SUBSTITUTE SHEET

10

15

20

25

30

35

40

45

50

PCT/US90/04711

SRC<1.0> Selected Source

| 0 | alu |
|---|----------------------|
| 1 | dual ported ram |
| 2 | literal |
| 3 | reserved-not defined |

PF

PF<2:0> 19:17 (Pulsed Flag select bits 2:0) These bits select a flag/signal to be pulsed.

PF<2:0> Flag

1

2

3

4

5

0 null

SGL_CLK generates a single transition of buffer clock.

SET_VB forces vme and buffer enable to be set.

CL_PERR clears buffer parity error status.

SET_DN set channel done status for the currently selected channel.

INC_ADR increment dual ported ram address.

6:7 RESERVED - NOT DEFINED

DEST<3:0> 16:13 (DESTination select bits 3:0) These bits select one of 10 destinations to be loaded from the alu bus.

DEST<3:0> Destination

0 null

1 WR_RAM causes the data on the alu bus to be written to the dual ported ram. D<15:0> -> ram<15:0>

2 WR_BADD

SUBSTITUTE SHEET

| WO 91/03788 | | PCT/US90/04711 | |
|-------------|-------------|--|----------|
| | | | |
| | | -68- | |
| | | · · · · · · · · · · · · · · · · · · · | |
| . · | | loads the data from the alu bus into the dram address counters. | |
| - | 2 | D<14:7> -> mux addr<8:0> | ٠ |
| 5 | 3 | WR_VADL loads the data from the alu bus | |
| | | into the least significant 2 bytes of the VME address | • |
| 10 | | register. D<15:2> -> VME addr<15:2> | |
| | · | D1 -> ENB_tional registers D<15:2> -> VME addr<15:2> | |
| | | D1 -> ENB_ENH D0 -> ENB_BLK | - |
| 15 | | — | |
| | 4 | WR_VADH loads the most significant 2 | · · · |
| | | bytes of the VME address register. | |
| 20 | | D<15:0> -> VME addr<31:16> | |
| | 5 | WR_RADD loads the dual ported ram | · |
| 25 | | address counters. D<10:0> -> ram addr <10:0> | • • • • |
| | 6 | WR WCNT | |
| | | loads the word counters. | |
| 30 | | D15 -> count enable* D<14:8> -> count <6:0> | |
| | 7 | WR_CO | |
| | | loads the co-channel select register. | • |
| 35 | | D<7:4> -> CO<3:0> | |
| | . 8 | WR_NXT | · · |
| | | loads the next-channel select register. | |
| 40 | | D<3:0> -> NEXT<3:0> | |
| | 9 | WR_CUR loads the current-channel | |
| | | select register. | • |
| 45 | | D<3:0> -> CURR <3:0> | |
| | 10:14 | RESERVED - NOT DEFINED | . |
| 50 | 15 | JUMP causes the control store | • |
| | | sequencer to select the alu | • |
| | | data bus. D<8:0> -> CS_A<8:0> | : |
| | | _ | · · · |
| | CIID | STITUTE SHEET | · · . · |
| | 90 0 | UIIIUIL OHLLI | |

40

45

-69-

TEST<3:0> 12:9 (TEST condition select bits 3:0) Select one of 16 inputs to the test multiplexor to be used as the carry 5 input to the incrementer. TEST<3:0> Condition 0 FALSE -always false 10 -always true 1 TRUE 2 ALU COUT -carry output of alu 3 ALU_EQ -equals output of alu 15 4 ALU_OVR -alu overflow 5 ALU_NEG -alu negative 20 6 XFR DONE -transfer complete 7 PAR ERR -buffer parity error TIMOUT -bus 8 operation timeout 25 9. ANY ERR -any error status 14:10 RESERVED -NOT DEFINED 30 15 CH_RDY -next channel ready

NEXT_A<8:0> 8:0 (NEXT Address bits 8:0) Selects an instructions from the current page of the control store for execution.

<u>Dual Ported Ram</u>. The dual ported ram is the medium by which command, parameters and status are communicated between the DMA controller 580 and the microprocessor 510. The ram is organized as 1K x 32 at the master port and as 2K x 16 at the DMA port. The ram may be both written and read at either port.

The ram is addressed by the DMA controller 580 by loading an 11 bit address into the address counters. Data is then read into bidirectional registers and the address counter is incremented to allow read of the next location.

SUBSTITUTE SHEET

ຸ5

10

15

20

25

30

35

40

0

NetApp Ex. 1002, pg. 1191

÷,

Writing the ram is accomplished by loading data from the processor into the registers after loading the ram address. Successive writes may be performed on every other processor cycle.

The ram contains current block pointers, ending status, high speed bus address and parameter blocks. The following is the format of the ram:

| | | T 31 |
|---|----|---------------------------------|
| | 0 | CURR POINTER 0 STATUS 0 |
| | 4 | INITIAL POINTER 0 |
| | | |
| ļ | 58 | CURR POINTER B STATUS B |
| ! | 5C | INITIAL POINTER B |
| (| 60 | not used not used |
| (| 54 | not used not used |
| (| 58 | CURR POINTER D STATUS D |
| (| 5C | INITIAL POINTER D |
| - | 70 | not used STATUS E |
| - | 74 | HIGH SPEED BUS ADDRESS 31:2 0 0 |
| | 78 | PARAMETER BLOCK 0 |
| | | • |
| | | • |

?? | PARAMETER BLOCK n

The Initial Pointer is a 32 bit value which points the first command block of a chain. The current pointer is a sixteen bit value used by the DMA controller 580 to point to the current command block. The current command block pointer should be initialized to 0x0000 by the microprocessor 510 before enabling the channel. Upon detecting a value of 0x0000

SUBSTITUTE SHEET

10

15

20

25

-71-

in the current block pointer the DMA controller 580 will copy the lower 16 bits from the initial pointer to the current pointer. Once the DMA controller 580 has completed the specified operations for the parameter block the current pointer will be updated to point to the next block. In the event that no further parameter blocks are available the pointer will be set to 0x0000.

The status byte indicates the ending status for the last channel operation performed. The following status bytes are defined:

STATUS MEANING

| 5 MDANING |
|-----------------------------------|
| NO ERRORS |
| ILLEGAL OF CODE |
| BUS OPERATION TIMEOUT |
| BUS OPERATION ERROR |
| DATA PATH PARITY ERROR |
| format of the parameter block is: |
| 31 |
| FORWARD LINK |
| NOT USED WORD COUNT |
| VME ADDRESS 31:2, ENH, BLK |
| |
| |

30

35

40

C+(4Xn) TERM n OP n BUF ADDR n 1 ł

FORWARD LINK - The forward link points to the first word of the next parameter block for execution. It allows several parameter blocks to be initialized and chained to create a sequence of operations for execution. The forward pointer has the following format:

SUBSTITUTE SHEET

Ο.

-72-

A31:A2,0,0

The format dictates that the parameter block must start on a quad byte boundary. A pointer of 0x00000000 is a special case which indicates no forward link exists.

WORD COUNT - The word count specifies the number of quad byte words that are to be transferred to or from each buffer address or to/from the VME address. A word count of 64K words may be specified by initializing the word count with the value of 0. The word count has the following format:

D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

The word count is updated by the DMA controller 580 at the completion of a transfer to/from the last specified buffer address. Word count is not updated after transferring to/from each buffer address and is therefore not an accurate indicator of the total data moved to/from the buffer. Word count represents the amount of data transferred to the VME bus or one of the FIFOs 544 or 554.

VME ADDRESS - The VME address specifies the starting address for data transfers. Thirty bits allows the address to start at any quad byte boundary.

25

WO 91/03788

5

10

15

20

ENH - This bit when set selects the enhanced block transfer protocol described in the above-cited ENHANCED VMEBUS PROTOCOL UTILIZING PSEUDOSYNCHRONOUS HANDSHAKING AND BLOCK MODE DATA TRANSFER application, to be used during the VME bus transfer. Enhanced automatically when protocol will be disabled performing any transfer to or from 24 bit or 16 bit address space, when the starting address is not 8 byte aligned or when the word count is not even.

35

30

BLK - This bit when set selects the conventional VME block mode protocol to be used during the VME bus transfer. Block mode will be disabled automatically

SUBSTITUTE SHEET

10

15

20

when performing any transfer to or from 16 bit address space.

BUF ADDR - The buffer address specifies the starting buffer address for the adjacent operation. Only 16 bits are available for a 1M byte buffer and as a result the starting address always falls on a 16 byte boundary. The programmer must ensure that the starting address is on a modulo 128 byte boundary. The buffer address is updated by the DMA controller 580 after completion of each data burst.

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4

TERM - The last buffer address and operation within a parameter block is identified by the terminal bit. The DMA controller 580 continues to fetch buffer addresses and operations to perform until this bit is encountered. Once the last operation within the parameter block is executed the word counter is updated and if not equal to zero the series of operations is repeated. Once the word counter reaches zero the forward link pointer is used to access the next parameter block.

|0|0|0|0|0|0|0|0|T|

OP - Operations are specified by the op code. The op code byte has the following format:

25

The op codes are listed below ("FIFO" refers to any of the FIFOs 544 or 554):

SUBSTITUTE SHEET

PCT/US90/04711

-74-

| | • | |
|----|---------|-------------------------|
| | OP CODE | OPERATION |
| | 0 | NO-OP |
| | 1 | ZEROES -> BUFFER |
| | 2 | ZEROES -> FIFO |
| 5 | 3 | ZEROES -> VMEbus |
| - | 4 | VMEbus -> BUFFER |
| | 5 | VMEbus -> FIFO |
| | 6 | VMEbus -> BUFFER & FIFO |
| | 7 | BUFFER -> VMEbus |
| 10 | 8 | BUFFER -> FIFO |
| | 9 | FIFO -> VMEbus |
| | Α. | FIFO -> BUFFER |
| | в | FIFO -> VMEbus & BUFFER |
| | С | RESERVED |
| 15 | D | RESERVED |
| | E | RESERVED |
| | F | RESERVED |
| | | |

÷

SUBSTITUTE SHEET

~75-

APPENDIX B

Enhanced VME Block Transfer Protocol

The enhanced VME block transfer protocol is a VMEbus compatible pseudo-synchronous fast transfer handshake protocol for use on a VME backplane bus having a master functional module and a slave functional module logically interconnected by a data transfer bus. The data transfer bus includes a data strobe signal line and a data transfer acknowledge signal line. To accomplish the handshake, the master transmits a data strobe signal of a given duration on the data strobe line. The master then awaits the reception of a data transfer acknowledge signal from the slave module on the data transfer acknowledge signal line. The slave then responds by transmitting data transfer acknowledge signal of a given duration on the data transfer acknowledge signal line.

Consistent with the pseudo-synchronous nature of the handshake protocol, the data to be transferred is referenced to only one signal depending upon whether the transfer operation is a READ or WRITE operation.

In transferring data from the master functional unit to the slave, the master broadcasts the data to be transferred. The master asserts a data strobe signal and the slave, in response to the data strobe signal, captures the data broadcast by the master. Similarly, in transferring data from the slave to the master, the slave broadcasts the data to be transferred to the master unit. The slave then asserts a data transfer acknowledge signal and the master, in response to the data transfer acknowledge signal, captures the data broadcast by the slave.

The fast transfer protocol, while not essential to the present invention, facilitates the rapid transfer of large amounts of data across a VME backplane bus by substantially increasing the data transfer rate.

SUBSTITUTE SHEET

10

5

20

15

25

30

10

15

20

These data rates are achieved by using a handshake wherein the data strobe and data transfer acknowledge signals are functionally decoupled and by specifying high current drivers for all data and control lines. The enhanced pseudo-synchronous method of data transfer (hereinafter referred to as "fast transfer mode") is implemented so as to comply and be compatible with the IEEE VME backplane bus standard. The protocol ütilizes user-defined address modifiers, defined in the VMEbus standard, to indicate use of the fast transfer mode. Conventional VMEbus functional units, capable only of implementing standard VMEbus protocols, will ignore transfers made using the fast transfer mode and, as a result, are fully compatible with functional units capable of implementing the fast transfer mode.

-76-

The fast transfer mode reduces the number of bus propagations required to accomplish a handshake from four propagations, as required under conventional VMEbus protocols, to only two bus propagations. Likewise, the number of bus propagations required to effect a BLOCK READ or BLOCK WRITE data transfer is reduced. Consequently, by reducing the propagations across the VMEbus to accomplish handshaking and data transfer functions, the transfer rate is materially increased.

The enhanced protocol is described in detail in the above-cited ENHANCED VMEBUS PROTOCOL application, and will only be summarized here. Familiarity with the conventional VME bus standards is assumed.

In the fast transfer mode handshake protocol, only two bus propagations are used to accomplish a handshake, rather than four as required by the conventional protocol. At the initiation of a data transfer cycle, the master will assert and deassert DSO* in the form of a pulse of a given duration. The

SUBSTITUTE SHEET

35

-77-

deassertion of DSO* is accomplished without regard as to whether a response has been received from the The master then waits for an acknowledgement slave. from the slave. Subsequent pulsing of DSO* cannot occur until a responsive DTACK* signal is received from the slave. Upon receiving the slave's assertion of DTACK*, the master can then immediately reassert data strobe, if so desired. The fast transfer mode protocol does not require the master to wait for the deassertion of DTACK* by the slave as a condition precedent to subsequent assertions of DSO*. In the fast transfer mode, only the leading edge (i.e., the assertion) of a signal is significant. Thus, the deassertion of either DSO* or DTACK* is completely irrelevant for completion of a handshake. The fast transfer protocol does not employ the DS1* line for data strobe purposes at all.

The fast transfer mode protocol may be characterized as pseudo-synchronous as it includes both synchronous and asynchronous aspects. The fast transfer mode protocol is synchronous in character due to the fact that DSO* is asserted and deasserted without regard to a response from the slave. The asynchronous aspect of the fast transfer mode protocol is attributable to the fact that the master may not subsequently assert DSO* until a response to the prior strobe is received from the slave. Consequently, because the protocol includes both synchronous and asynchronous components, it is most accurately classified as "pseudo-synchronous."

The transfer of data during a BLOCK WRITE cycle in the fast transfer protocol is referenced only to DSO*. The master first broadcasts valid data to the slave, and then asserts DSO to the slave. The slave is given a predetermined period of time after the assertion of DSO* in which to capture the data. Hence, slave

SUBSTITUTE SHEET

10

5

20

15

25

.30

PCT/US90/04711

modules must be prepared to capture data at any time, as DTACK* is not referenced during the transfer cycle.

Similarly, the transfer of data during a BLOCK READ cycle in the fast transfer protocol is referenced only to DTACK*. The master first asserts DSO*. The slave then broadcasts data to the master and then asserts DTACK*. The master is given a predetermined period of timeafter the assertion of DTACK in which to capture the data. Hence, master modules must be prepared to capture data at any time as DSO is not referenced during the transfer cycle.

is a flowchart 7, parts A through C, Fig. illustrating the operations involved in accomplishing the fast transfer protocol BLOCK WRITE cycle. To initiate a BLOCK WRITE cycle, the master broadcasts the memory address of the data to be transferred and the address modifier across the DTB bus. The master also drives interrupt acknowledge signal (IACK*) high and the LWORD* signal low 701. A special address modifier, for example "1F," broadcast by the master indicates to the slave module that the fast transfer protocol will be used to accomplish the BLOCK WRITE.

The starting memory address of the data to be transferred should reside on a 64-bit boundary and the size of block of data to be transferred should be a multiple of 64 bits. In order to remain in compliance with the VMEbus standard, the block must not cross a 256 byte boundary without performing a new address cycle.

The slave modules connected to the DTB receive the address and the address modifier broadcast by the master across the bus and receive LWORD* low and IACK* high 703. Shortly after broadcasting the address and address modifier 701, the master drives the AS* signal low 705. The slave modules receive the AS* low signal 707. Each slave individually determines whether it

SUBSTITUTE SHEET

35

30

10

5

20

15

will participate in the data transfer by determining whether the broadcasted address is valid for the slave in question 709. If the address is not valid, the data transfer does not involve that particular slave and it ignores the remainder of the data transfer cycle.

The master drives WRITE* low to indicate that the transfer cycle about to occur is a WRITE operation 711. The slave receives the WRITE* low signal 713 and, knowing that the data transfer operation is a WRITE operation, awaits receipt of a high to low transition on the DSO* signal line 715. The master will wait until both DTACK* and BERR* are high 718, which indicates that the previous slave is no longer driving the DTB.

The master proceeds to place the first segment of the data to be transferred on data lines D00 through D31, 719. After placing data on D00 through D31, the master drives DS0* low 721 and, after a predetermined interval, drives DS0* high 723.

In response to the transition of DSO* from high to low, respectively 721 and 723, the slave latches the data being transmitted by the master over data lines DOO through D31, 725. The master places the next segment of the data to be transferred on data lines DOO through D31, 727, and awaits receipt of a DTACK* signal in the form of a high to low transition signal, 729 in Fig. 7B.

Referring to Fig. 7B, the slave then drives DTACK* low, 731, and, after a predetermined period of time, drives DTACK high, 733. The data latched by the slave, 725, is written to a device, which has been selected to store the data 735. The slave also increments the device address 735. The slave then waits for another transition of DSO* from high to low 737.

SUBSTITUTE SHEET

10

15

5

20

25

30

35